KR20060041909A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20060041909A
KR20060041909A KR1020050011833A KR20050011833A KR20060041909A KR 20060041909 A KR20060041909 A KR 20060041909A KR 1020050011833 A KR1020050011833 A KR 1020050011833A KR 20050011833 A KR20050011833 A KR 20050011833A KR 20060041909 A KR20060041909 A KR 20060041909A
Authority
KR
South Korea
Prior art keywords
lead
tab
wire
semiconductor device
tab suspension
Prior art date
Application number
KR1020050011833A
Other languages
English (en)
Other versions
KR101103871B1 (ko
Inventor
요시히코 시마누키
코지 츠치야
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20060041909A publication Critical patent/KR20060041909A/ko
Application granted granted Critical
Publication of KR101103871B1 publication Critical patent/KR101103871B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B3/00—Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04—Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/12—Revetment of banks, dams, watercourses, or the like, e.g. the sea-floor
    • E02B3/14—Preformed blocks or slabs for forming essentially continuous surfaces; Arrangements thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K61/00—Culture of aquatic animals
    • A01K61/10—Culture of aquatic animals of fish
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Geometry (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ocean & Marine Engineering (AREA)
  • Marine Sciences & Fisheries (AREA)
  • Zoology (AREA)
  • Animal Husbandry (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체장치에서 핀수의 저감 및 소형화.
반도체장치는 상면 및 상기 상면의 반대면이 되는 하면 및 상기 상면과 상기 하면을 잇는 측면을 가지는 절연성수지로 이루어진 밀봉체와, 상기 밀봉체 내에 밀봉되는 도전성의 탭과, 상기 탭에 연속하여 일부가 상기 밀봉체의 상기 하면 및 상기 측면에 노출하는 탭 현수리드와, 상기 탭의 하면에 고정되는 반도체칩과, 내단부(內端部)가 상기 밀봉체 내에 위치하고 외단부(外端部)가 상기 밀봉체의 하면 및 측면에 노출하고 또 측면으로부터 밀봉체 내로 돌출하는 돌출부를 가지는 복수의 도전성의 리드와, 상기 탭 현수리드의 측면으로부터 돌출해서 상기 밀봉체 내에 위치하는 돌출부와, 상기 밀봉체 내에 위치하고, 상기 반도체칩의 하면의 각 전극과 상기 리드 및 상기 탭 현수리드의 각 돌출부를 접속하는 도전성의 와이어를 가진다.
밀봉체, 탭, 리드, 현수리드, 와이어, 전극.

Description

반도체장치 및 그 제조방법{A SEMICONDUCTOR DEVICE AND THE SAME METHOD}
도 1은 본 발명의 실시예 1인 반도체장치의 리드, 와이어 및 반도체칩 등을 투시한 모식적 저면도이다.
도 2는 본 발명의 실시예 1인 반도체장치의 평면도이다.
도 3은 도 2의 대략 A-A선에 따르는 모식적 단면도이다.
도 4는 도 2의 대략 B-B선에 따르는 모식적 단면도이다.
도 5는 상기 반도체장치에서, 와이어를 접속하는 리드 부분을 나타내는 뒤집은 상태의 모식적 사시도이다.
도 6은 상기 반도체장치에서, 와이어를 접속하는 리드 부분을 나타내는 뒤집은 상태의 각 도면이다.
도 7은 상기 반도체장치에서, 와이어를 접속하는 탭 현수리드 부분을 나타내는 뒤집은 상태의 모식적 사시도이다.
도 8은 상기 반도체장치에서, 와이어를 접속하는 탭 현수리드 부분을 나타내는 뒤집은 상태의 각 도면이다.
도 9는 상기 반도체장치의 실장상태를 나타내는 모식적 단면도이다.
도 10은 본 실시예 1의 반도체장치의 제조에서 이용하는 리드 프레임의 평면도이다.
도 11은 본 실시예 1의 반도체장치의 제조에서, 탭 상에 반도체칩을 고정하고, 반도체칩의 각 전극과 리드 및 탭 현수리드를 와이어로 접속한 상태를 나타내는 리드 프레임의 평면도이다.
도 12는 본 실시예 1의 반도체장치의 제조에서, 탭 현수리드 및 리드의 일부와, 반도체칩, 와이어, 탭 등을 밀봉체로 덮은 상태를 나타내는 리드 프레임의 평면도이다.
도 13은 본 실시예 1의 반도체장치의 제조에서, 밀봉체의 하면에 노출하는 탭의 표면에 부착된 수지를 폴리싱하여 제거하는 상태를 나타내는 모식도이다. 상기 반도체장치의 밀봉체의 일부를 제외한 모식적 평면도이다.
도 14는 본 발명의 실시예 2인 반도체장치에서, 리드, 와이어 및 반도체칩 등을 투시한 상태를 나타내는 모식적 저면도이다.
도 15는 본 실시예 2의 반도체장치에서, 와이어를 접속하는 돌출부를 한쪽에 가지는 편익(片翼) 리드 부분의 반대 상태의 각 도면이다.
도 16은 본 실시예 2의 반도체장치에서, 와이어를 접속하는 돌출부를 양측에 가지는 양익(兩翼) 리드 부분의 반대 상태의 각 도면이다.
도 17은 본 발명의 실시예 3인 반도체장치에서, 리드, 와이어 및 반도체칩 등을 투시한 상태를 나타내는 모식적 저면도이다.
도 18은 본 실시예 3의 반도체장치에서의 탭 현수리드의 연재방향에 따르는 모식적 단면도이다.
도 19은 본 실시예 3의 반도체장치에서, 내단측에 와이어를 접속하는 돌출부 를 양측에 가지는 내익(內翼) 리드에서의 와이어 접속 상태를 나타내는 모식적 단면도이다.
도 20은 본 실시예 3의 반도체장치에서, 내단측에 와이어를 접속하는 돌출부를 양측에 가지는 내익 리드 부분의 반대 상태의 각 도면이다.
도 21은 본 실시예 3의 반도체장치에서, 중간정도에 와이어를 접속하는 돌출부를 양측에 가지는 중익(中翼) 리드에서의 와이어 접속 상태를 나타내는 모식적 단면도이다.
도 22는 본 실시예 3의 반도체장치에서, 중간정도에 와이어를 접속하는 돌출부를 양측에 가지는 중익 리드의 부분의 뒤집은 상태의 각 도면이다.
도 23은 본 실시예 3의 반도체장치에서, 내익 리드와 중익 리드에서의 와이어의 루프 높이의 차이를 나타내는 모식도이다.
도 24는 본 발명의 실시예 4인 반도체장치에서 리드, 와이어 및 반도체칩 등을 투시한 상태를 나타내는 모식적 저면도이다.
도 25은 본 실시예 4의 반도체장치에서, 내측에 와이어를 접속하는 돌출부를 양측에 가지는 내익 리드 부분의 반대 상태의 각 도면이다.
도 26은 본 실시예 4의 반도체장치에서, 중간정도에 와이어를 접속하는 돌출부를 양측에 가지는 중익 리드 부분의 반대 상태의 각 도면이다.
도 27은 본 발명의 실시예 5인 반도체장치의 리드, 와이어 및 반도체칩 등을 투시한 상태를 나타내는 모식적 저면도이다.
도 28은 본 실시예 5의 반도체장치에서의 탭 현수리드의 연재방향에 따르는 모식적 단면도이다.
도 29는 본 실시예 5의 반도체장치에서, 와이어를 접속하는 돌출부를 양측에 가지는 탭 현수리드 부분의 뒤집은 상태의 각 도면이다.
도 30은 본 실시예 5의 반도체장치에서, 내단에 와이어를 접속하는 리드에서의 와이어 접속 상태를 나타내는 모식적 단면도이다.
도 31은 본 실시예 5의 반도체장치에서, 내단에 와이어를 접속하는 리드 부분의 뒤집은 상태의 각 도면이다.
도 32은 본 실시예 5의 반도체장치의 제조에서 이용하는 리드 프레임의 평면도이다.
도 33은 본 실시예 5의 변형예에 의한 반도체장치에서의 탭 현수리드의 연재방향에 따르는 모식적 단면도이다.
도 34는 본 실시예 5의 변형예에 의한 반도체장치에서의 와이어를 접속하는 돌출부를 양측에 가지는 탭 현수리드 부분의 뒤집은 상태의 각 도면이다.
도 35은 본 실시예 4의 변형예인 반도체장치에서의 인접하는 2개의 리드(7)을 나타내는 모식적 평면도이다.
*부호의 설명*
1 …반도체장치, 2…밀봉체,
2a…경사면, 3…반도체칩,
4…탭, 5…접착제,
6…탭 현수리드, 7…리드,
7d…양익 리드, 7e…편익 리드,
7f…편익 리드, 7g…내익 리드,
7h… 중익 리드, 9…전극(전극 패드),
10…와이어, 11…와이어 접속면,
11a…와이어 접속부, 15…고정변,
16… 오목부, 17, 18…돌출부,
20…광폭부, 21, 22… 오목부,
30 …실장기판, 31 … 전극(랜드),
32…접합재, 33…접착제,
34…방열핀, 35…방열체,
40…리드 프레임, 41…제품형성부,
42…가이드 구멍, 43…슬릿,
45…테이블, 46…연마체, 47…수지 버(burr).
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 특히, SON(Small Outline Non-Leaded Package), QFN(Quad Flat Non-Leaded Package)와 같이, 패키지의 측방에 의도적으로 외부전극 단자를 길게 돌출시키지 않고 실장면 측에 노출시키는 반도체장치(논 리드형 반도체장치)의 제조에 적용하여 유효한 기술에 관한 것 이다.
수지밀봉형 반도체장치는, 그 제조에서 리드 프레임이 사용된다. 리드 프레임은, 금속판을 정밀 프레스에 의해 펀칭이나 에칭에 의해 소망 패턴으로 형성함으로써 제조된다. 리드 프레임은 반도체소자(반도체칩)를 고정하기 위한 탭, 다이 패드 등으로 호칭되는 지지부나, 상기 지지부의 주위에 선단(내단)을 향해보는 복수의 리드를 가진다. 상기 탭은 리드 프레임의 주변부에서 연재하는 탭 현수리드에 의해 지지되어 있다.
이러한 리드 프레임을 사용해서 수지밀봉형 반도체장치를 제조할 경우, 상기 리드 프레임의 탭에 반도체칩을 고정하는 동시에, 상기 반도체칩의 전극과 상기 리드의 선단을 도전성의 와이어로 접속하고, 그 후 와이어나 반도체칩을 포함하는 리드 내단 (內端)측을 절연성의 수지(레진)로 밀봉해서 밀봉체(패키지)를 형성하고, 이어서 불필요한 리드 프레임 부분을 절단 제거한다. 또한, 필요에 따라서 밀봉체로부터 돌출하는 리드의 성형을 행한다.
한편, 리드 프레임을 이용해서 제조하는 수지밀봉형 반도체장치의 하나로서, 리드 프레임의 일면측에 편면 몰드를 행하여 패키지를 형성하고, 패키지의 한면에 외부전극 단자인 리드를 노출시켜, 패키지의 주면(周面)에서 의도적으로 리드를 돌출시키지 않는 반도체장치 구조(논 리드형 반도체장치)가 알려져 있다. 이 반도체장치는, 패키지의 일면의 양측 테두리에 리드를 노출시키는 SON이나, 사각형상의 패키지의 일면의 4변측에 리드를 노출시키는 QFN이 알려져 있다. 또한, 밀봉체의 상면에 탭의 상면을 노출시킨 반도체장치도 알려져 있다(예컨대, 특허문헌 1).
특허문헌 1에는, 수지 캡슐(밀봉체)의 하면 주위에 리드의 하면이 노출한 반도체 패키지가 개시되어 있다. 또한, 리드의 내단 하면이 하프 에칭되고, 그 하프 에칭된 면과, 반도체칩의 하면의 전극이 와이어로 접속된 구조로 되어 있다. 또한, 반도체칩의 전극과 패드가 그랜드 와이어로 전기적으로 접속되어 있다.
[특허문헌 1] 특개 2002-134676호 공보
반도체장치는, 기능 향상 등에 의해 외부전극 단자(핀)의 새로운 증대가 더욱 도모되고 있다. 또한, 반도체장치는 각종 전자기기에 탑재하는 것이므로, 보다 소형화가 요청되고 있다.
IC(Integrated Circuit)에서는, 회로 상 그랜드 등의 전원전위를 안정하기 위해서, 복수 개소에 그랜드 단자를 배치하고 있다. 그랜드 단자의 증대는, 핀수의 증대가 되고, 반도체장치가 대형화한다. 또한, 반도체칩이 탑재되는 탭을 그랜드 전위로 하는 반도체장치에서는, 반도체칩의 그랜드 전극에 접속하는 와이어를 반도체칩의 외측에 위치하는 탭 부분에 접속해서 그랜드 단자수를 적게 하는 방법도 있지만, 이 경우, 탭이 커지고, 반도체장치가 대형화한다.
본 발명의 목적은, 반도체칩의 전원전위 전극수가 많아도 소형화를 도모할 수 있는 반도체장치 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은, 밀봉체의 상면측에서 방열이 가능한 논 리드형의 반도체장치 및 그 제조방법을 제공하는 것이다.
본 발명의 상기 및 그 밖의 목적과 신규한 특징은, 본 명세서의 기술 및 첨 부 도면으로부터 명백해질 것이다.
본원에 있어서 개시되는 발명 중 대표적이지만 개요를 간단히 설명하면, 다음과 같다.
(1) 반도체장치는, 상면 및 상기 상면의 반대면이 되는 하면 및 상기 상면과 상기 하면을 잇는 측면을 가지는 절연성 수지로 이루어진 밀봉체와, 상기 밀봉체 내에 밀봉되는 도전성의 탭과, 상기 탭에 연속되어 일부가 상기 밀봉체의 상기 하면 및 상기 측면에 노출하는 탭 현수리드와, 상기 탭의 하면에 고정되는 반도체칩과, 내단부가 상기 밀봉체 내에 위치하고 외단부가 상기 밀봉체의 하면 및 측면에 노출하고 또 측면으로부터 밀봉체 내로 돌출하는 돌출부를 가지는 복수의 도전성의 리드와, 상기 탭 현수리드의 측면으로부터 돌출해서 상기 밀봉체내에 위치하는 돌출부와, 상기 밀봉체 내에 위치하고, 상기 반도체칩의 하면의 각 전극과 상기 리드 및 상기 탭 현수리드의 각 돌출부를 접속하는 도전성의 와이어를 가진다.
상기 와이어가 접속되는 상기 리드 및 상기 탭 현수리드의 상기 돌출부는, 그 하면이 소정 두께 에칭 제거되어 얇게 되고, 이 얇아진 하면에 상기 와이어가 접속되어 있다. 또한, 상기 탭 현수리드에 상기 와이어를 통해서 접속되는 상기 반도체칩의 전극은 전원전위가 되는 전극이다. 또한, 상기 탭 현수리드는 도중에 굴곡해서 상기 탭의 상면은 상기 밀봉체의 상면에 노출하고 있다. 상기 밀봉체의 상면에 노출하는 상기 탭의 표면은 폴리싱에 의한 부착수지 제거처리가 실시된 면이다.
이러한 반도체장치는,
제1 면과 상기 제1 면의 반대면이 되는 제2 면을 각각 가지는, 측면에 돌출부를 가지는 복수의 리드, 반도체칩을 고정하는 탭, 상기 탭에 연속해서 측면에 돌출부를 가지는 복수의 탭 현수리드, 상기 리드 및 상기 탭 현수리드를 연결하는 주변부를 가지고, 또 상기 제2 면에서 상기 리드 및 상기 탭 현수리드의 상기 돌출부의 적어도 일부는 다른 부분과 비교해서 상기 제1 면측에 가까이 위치하는 와이어 접속면을 가지는 리드 프레임을 형성하는 공정과,
상기 탭의 상기 제2 면에 반도체소자를 고정하는 공정과,
상기 반도체소자의 전극과 상기 제2 면측이 되는 상기 리드 및 상기 탭 현수리드의 상기 와이어 접속면을 도전성의 와이어를 통해서 전기적으로 접속하는 공정과,
상기 반도체소자, 상기 와이어, 상기 리드, 상기 리드 및 상기 탭 현수리드의 돌출부를 절연성 수지로 밀봉하고, 또 상기 리드 및 상기 탭 현수리드의 제2 면을 상기 절연성 수지로부터 노출하도록 상기 절연성 수지에 의한 밀봉체를 형성하는 공정과,
상기 주변부에서 상기 리드 및 탭 현수리드를 절단 분리하는 공정에 의해 제조된다.
또한, 상기 리드 프레임을 형성하는 공정에 있어서, 상기 리드 및 탭 현수리드의 상기 돌출부에 상당하는 표면을 소정 두께 에칭하여 와이어 접속부를 형성한다. 또한, 와이어 접속에서 반도체칩의 그랜드 전위가 되는 전극과 상기 탭 현수리 드의 상기 돌출부를 상기 와이어로 접속한다. 또한, 상기 밀봉체의 형성 후, 상기 밀봉체의 표면에 노출하는 상기 탭의 표면에 대하여 부착된 수지를 폴리싱에 의해 제거한다.
(2) 상기 (1)의 구성에서 상기 돌출부는 상기 리드 및 상기 탭 현수리드의 양측면에서 각각 돌출하고 있다.
이러한 반도체장치의 제조에서는, 상기 리드 프레임의 형성 시, 상기 돌출부를 상기 리드의 양측면에 형성한다.
(3) 상기 (1)의 구성에서 상기 리드의 상기 돌출부는 리드의 양측면에서 각각 돌출하고 있다. 또한, 상기 인접하는 리드에서의 상기 각 돌출부는, 리드의 교차 방향에 일렬로 나열되지 않도록 리드의 연재방향에 어긋나게 배열되어 있다. 그리고, 상기 인접하는 리드에서의 상기 각 돌출부와 상기 반도체칩의 전극을 접속하는 상기 와이어가 그리는 루프 높이는 접촉하지 않도록 다른 루프 형상으로 되어 있다.
이러한 반도체장치의 제조에 있어서는, 상기 리드 프레임의 형성 시, 상기 돌출부를 상기 리드의 양측면에 형성한다. 또한, 상기 인접하는 리드에서, 상기 각 돌출부가 리드의 교차 방향에 일렬로 나열되지 않도록 리드의 연재방향에 어긋나게 형성한다. 그리고, 상기 인접하는 리드에서의 상기 각 돌출부와 상기 반도체칩의 전극을 접속하는 상기 와이어가 그리는 루프 높이는 접촉하지 않도록 다른 루프 형상이 되도록 와이어 접속을 행한다.
이하, 도면을 참조해서 본 발명의 실시형태를 상세하게 설명한다. 또, 발명 의 실시형태를 설명하기 위한 전체 도면에서, 동일 기능을 갖는 것은 동일 부호를 붙이고, 그 반복의 설명은 생략한다.
(실시예 1)
도 1 내지 13은 본 발명의 실시예 1인 반도체장치에 관한 도면이다. 도 1 내지 도 8은 반도체장치의 구조에 관한 도면이며, 도 9은 반도체장치의 실장상태를 나타내는 도면이다. 도 10 내지 도 13은 반도체장치의 제조방법에 관한 도면이다.
본 실시예 1에서는, 4각형의 밀봉체의 상면에 탭의 상면을 노출시켜, 밀봉체의 하면의 주위 4변에 각각 리드의 하면을 노출시키는 논 리드형의 반도체장치(QFN)에 본 발명을 적용한 예에 대해 설명한다.
QFN 형의 반도체장치(1)는, 도 1 내지 도 4에서 나타내는 바와 같이, 편평의 사각형체(구형체)로 이루어진 절연성 수지로 형성되는 밀봉체(패키지)(2)를 가지고 있다. 밀봉체(2)의 네 구석은 면형성(面取) 가공이 실시되어 경사면(2a)(도 2 내지 도 4 참조)이 마련되어 있다. 밀봉체(2)의 내부에는 사각형상의 반도체칩(반도체소자)(3)이 매립되어 있다. 이 반도체칩(3)은 4각형의 탭(4)의 하면에 접착제(5)에 의해 고정되어 있다(도 3 및 도 4 참조).
탭(4)의 네 구석에는 각각 가는 탭 현수리드(6)가 마련되어 있다. 이들 탭 현수리드(6)는 사각형상의 탭(4)의 대각선방향에 연재하고, 외단을 밀봉체(2)의 경사면(2a)에 노출하는 구조로 되어 있다. 이것은, 반도체장치(1)의 제조시, 밀봉체(2)의 경사면(2a)으로부터 돌출하는 탭 현수리드(6)를 경사면(2a)의 돌출 개소에서 절단하는 것에 의한다.
또한, 탭(4)은 반도체칩(3)보다도 약간 크게 되어 있다. 반도체칩(3)의 각 변의 외측에 탭(4)의 각 변이 연재하고, 또 그 외측에 밀봉체(2)의 각 변에 따라 연재하도록 되어 있다.
도 3 및 도 4에서 나타내는 바와 같이, 밀봉체(2)의 하면은 반도체장치(1)를 실장기판에 실장할 때의 실장면이 된다. 패키지(2)의 실장면에는, 도 3 및 도 4에서 나타내는 바와 같이, 상기 탭(4)에 연속해있는 탭 현수리드(6) 및 리드(7)의 하면이 노출하는 구조로 되어 있다. 이 밀봉체(2)의 하면에 노출하는 리드(7) 및 탭 현수리드(6) 부분은, 반도체장치(1)를 실장기판에 실장할 때의 실장면이 된다. 탭 현수리드(6)는, 그 내단측이 밀봉체(2)의 상면에 상면이 노출하는 탭(4)에 연속해있고, 그 외단부분은 그 하면을 밀봉체(2)의 하면에 노출시키기 위해서, 도 4에서 나타내는 바와 같이, 그 도중 부분은 계단 모양에 일단(一段) 굴곡시켜진 구조로 되어 있다.
여기에서, 설명의 편의상, 탭(4), 탭 현수리드(6), 리드(7) 및 밀봉체(2)의 상면을 제1 면이라 호칭하고, 하면을 제2 면이라 호칭한다. 또한, 후술하지만, 반도체장치(1)는 리드 프레임을 사용해서 제조되어, 상기 탭(4), 탭 현수리드(6) 및 리드(7)는 이 1장의 리드 프레임의 소정 부분의 절단에 의해 형성된다. 리드 프레임은 1장의 금속판을 에칭에 의해, 또는 프레스에 의한 펀칭에 의해 소정의 리드 패턴으로 형성된다. 이 리드 패턴으로부터 반도체장치(1)가 제조된다. 본 실시예 1에서는, 리드 프레임은, 예컨대, 두께 0.2mm의 동판으로 형성된다.
반도체칩(3)의 전극(전극 패드)(9)과 리드(7)는 도전성의 와이어(10)로 전기 적으로 접속되어 있다. 반도체칩(3)은 이면전극이 접착제(5)을 통해서 탭(4)의 하면(제2 면)에 접속되는 구조로 되어 있기 때문에, 반도체칩(3)의 하면에 복수의 전극(전극 패드)(9)이 위치하게 된다(도 1 참조). 이 때문에, 전극(9)에 접속하는 와이어의 접속은 리드(7)의 하면(제2 면)을 뒤집어 상면으로 한 상태에서, 반도체칩(3)의 전극(9)과 리드(7)와의 사이를 상용의 와이어 본딩장치를 사용해서 와이어 본딩하게 된다. 또한, 와이어는 밀봉체(2)의 하면(제2 면)측에서 돌출하거나, 혹은 표면(제2 면)에 노출하는 것은, 내습성이나 외관적인 점에 있어서도 바람직하지 않다. 따라서, 리드(7)의 선단부분은 일면(제2 면)에서 소정 깊이 에칭하고, 이 에칭면(제2 면)을 와이어 접속면으로서 와이어를 접속한다. 예컨대, 두께 0.2mm의 리드 프레임의 리드(7)를 제2 면측에서 소정 두께 에칭하고, 접속된 와이어의 높이(와이어 루프 높이)를 에칭 깊이보다도 낮게 하면, 와이어의 밀봉체(2)의 하면(제2 면)으로부터의 노출은 방지할 수 있다. 또, 도시하지 않지만, 상기 와이어의 접속성을 양호하게 하기 위해서, 와이어 접속면에는 도금막이 형성된다. 이 도금막은, 예컨대, Au, Ag, Pd 등으로 형성한다.
도 5 및 도 6에 리드(7)를 나타낸다. 도 5는 와이어(10)가 접속된 뒤집은 상태의 리드(7)의 일부를 나타내는 사시도이다. 도 6(a)은 리드(7)의 정면도, 도 6(b)은 리드(7)의 평면도, 도 6(c)은 리드(7)의 측면도이다. 도 5에서 상면은 제2 면이 된다. 선단부분은 그 일부가 일측방으로 구부려지고, 일측방으로 튀어 나오는 와이어 접속부(11a)를 형성하고 있다. 이 와이어 접속부(11a)는 제2 면측에서 에칭되어 얇게 되고 있다. 에칭에 의해 박혀 있는 면이 와이어 접속면(11)을 형성하고 있다. 이 와이어 접속면(11)에 와이어(10)가 접속되어 있다. 일면으로부터의 에칭에 의한 것으로, 리드(7)의 와이어 접속면(11)의 반대면이 되는 제1 면은 리드(7)의 제1 면은 동일 평면 상에 위치하게 된다. 리드(7)의 선단부분은 일측방으로 구부려지고, 또 일측방으로 튀어 나와 있기 때문에, 밀봉체(2)를 형성하는 수지에 파고 들어가고, 이 결과, 리드(7)가 밀봉체(2)로부터 탈락하지 않게 되어 있다.
본 실시예 1에서는, 리드(7)의 밀봉체(2)로부터의 탈락을 방지하기 위해서, 또 리드(7)의 양측에 돌출하는 얇은 고정변(15)을 설치하는 동시에, 제1 면에는 홈(16)을 형성하고 있다. 고정변(15)은 밀봉체 내에 파고 들어가고, 홈(16)내에는 수지가 들어가므로, 리드(7)가 밀봉체(2)로부터 탈락하기 어려워진다.
한편, 도 1 및 도 7 내지 도 8에서 나타내는 바와 같이, 탭 현수리드(6)의 양측에는, 돌출부(17)가 마련되어 있다. 도 8(a)는 탭 현수리드(6)의 정면도, 도 8(b)는 탭 현수리드(6)의 평면도, 도 8(c)는 탭 현수리드(6)의 측면도이다. 도 7에서 나타내는 바와 같이, 탭 현수리드(6)의 외단부분은, 일부가 폭이 넓어지는 광폭부(20)가 형성되어, 이 광폭부(20)의 양측으로부터 탭 현수리드(6)의 두께보다도 얇은 돌출부(17)가 돌출 형성되어 있다. 이 돌출부(17)는, 리드 프레임의 제2 면측에서 소정깊이 탭 현수리드(6) 부분을 에칭하는 것에 의해 형성된다. 따라서, 돌출부(17)의 제1 면은 탭 현수리드(6)의 제1 면과 연속해있고, 동일 평면 상에 위치하고 있다.
또한, 돌출부(17)가 있으므로, 돌출부(17)가 밀봉체(2)를 형성하는 수지내에 파고 들어가기 위해서, 탭 현수리드(6)가 밀봉체(2) 내에 강고하게 유지된다. 탭 현수리드(6)의 광폭부(20)의 제1 면측 및 외단 테두리에는 홈(21, 22)이 마련되어 있다. 이 홈(21, 22)에는 밀봉체(2)를 형성하는 수지가 들어간다. 이 결과, 탭 현수리드(6)의 광폭부(20)는 수지로 강고하게 유지된다.
본 실시예 1의 반도체장치(1)에서는, 탭(4)이 그랜드 전위가 되기 때문에, 당연하게 탭 현수리드(6)도 그랜드 전위가 된다. 그래서, 탭 현수리드(6)에 설치되는 돌출부(17)에 접속되는 와이어(10)는 반도체칩(3)의 그랜드 전위가 되는 전극(9)에 접속된다. 탭 현수리드(6)의 돌출부(17)의 와이어 접속면도 와이어의 접속성을 양호하게 하기 위해서, 와이어 접속면에는 도금막이 형성된다. 이 도금막은, 예컨대, Au, Ag, Pd 등으로 형성한다.
본 실시예 1에서는 리드(7)의 와이어 접속면(11)을 가지는 와이어 접속부(11a) 및 고정변(15) 및 돌출부(17)를 에칭에 의해 형성했지만, 프레스에 의한 압궤(押潰) 가공(코이닝)으로 형성해도 된다. 프레스 성형은 에칭과 비교해서 대량생산에 알맞아 코스트의 저감을 달성할 수 있다.
리드(7)의 외단은, 반도체장치(1)의 제조에 있어서의 밀봉체(2)의 형성 후, 프레스에 의한 리드 부분의 절단가공에 의해 형성된다. 따라서, 리드(7)는 밀봉체(2)로부터 0.1mm 정도의 돌출 길이로 절단된다.
여기에서, 반도체장치(1)의 높이 방향의 치수의 일예를 나타낸다. 리드(7) 및 탭 현수리드(6)의 두께는 0.2mm, 에칭에 의해 낮아지는 와이어 접속면(11)의 깊이는 0.1mm, 와이어(10)의 루프 높이는 80㎛ 정도, 반도체칩(3)의 두께는 280㎛ 정도이며, 반도체장치(1)의 두께는 0.5~0.8mm 정도가 된다.
도 9은 반도체장치(1)를 배선기판으로 이루어지는 실장기판(30)에 실장한 단면도이다. 실장기판(30)의 일면에는, 상기 반도체장치(1)의 외부전극 단자가 되는 리드(7)나 탭 현수리드(6)에 대응하여, 전극(랜드)(31)이 설치되어 있다. 그리고, 이들 랜드(31) 상에 반도체장치(1)의 외부전극 단자가 되는 리드(7)나 탭 현수리드(6)가 포개지고, 또 땜납 등에 의한 접합재(32)를 통해서 전기적으로 접속되어 있다. 또한, 밀봉체(2)의 상면에 노출하는 탭(4)의 상면에는 열전도성의 양호한 접착제(33)에 의해 방열핀(34)을 가지는 방열체(35)가 고정되어 있다. 이 방열체(35)에 의해, 반도체칩(3)에서 발생한 열은 대기중에 효율적으로 방산되어, 반도체장치(1)의 안정 동작이 가능하게 된다.
그 다음에, 본 실시형태 1의 반도체장치(1)의 제조방법에 대해서, 도 10 내지 도 13을 참조하면서 설명한다.
처음에, 도 10에서 나타내는 바와 같이 리드 프레임(40)이 형성된다. 도 10은 본 실시예 1에 의한 QFN형의 반도체장치(1)를 제조할 때 사용하는 매트릭스 구성의 리드 프레임(40)의 모식적 평면도이다.
이 리드 프레임(40)은, 특히 한정되지 않지만, 도 10에서 나타내는 바와 같이, 단위 리드 패턴으로 이루어진 제품형성부(41)가 리드 프레임(40)의 직사각형 방향(X방향)에 따라 5행, 리드 프레임(40)의 폭방향(Y방향)에 따라 3열배치되어, 1장의 리드 프레임(40)로부터 15개의 반도체장치(1)를 제조할 수 있게 되어 있다. 본 실시예 1에서는, 각 제품형성부(41) 마다 밀봉체(2)를 형성하므로, 각 제품형성부(41) 사이는 비교적 넓게 되어 있다.
리드 프레임(40)의 각 부에는, 리드 프레임(40)의 반송이나 위치결정 등에 사용하는 가이드 구멍(42)이 마련되어 있다. 또한, 각 행의 사이에는 가느다란 슬릿(43)이 마련되어, 열변형을 완화할 수 있게 되어 있다.
리드 프레임(40)은, 예컨대, 두께 0.2mm의 동합금판을 에칭 혹은 프레스의 펀칭에 의해 원하는 리드 패턴을 형성하는 것이다. 제품형성부(41)의 리드 패턴은, 도 10에서 나타내는 바와 같이, 구형상의 주변부의 각 구석에서 탭 현수리드(6)가 돌출하고, 주변부의 중앙에 위치하는 사각형상의 탭(4)의 각 각(角)부를 지지하는 구조로 되어 있다. 또한, 주변부의 내변(內邊)의 각 4변으로부터 복수의 리드(7)가 돌출하는 구조로 되어 있다. 탭 현수리드(6) 및 리드(7)의 구조는, 이미 도 5 내지 도 8을 참조해서 설명한 것과 같으므로 그 설명은 생략한다. 탭 현수리드(6)의 돌출부(17), 리드(7)의 고정변(15) 및 와이어 접속부(11a)는 에칭에 의해 형성되어 있다. 그리고, 도시하지 않지만, 탭 현수리드(6) 및 리드(7)의 와이어 접속면에는, 와이어의 접속성을 양호하게 하기 위해서 도금막이 형성되어 있다. 이 도금막은 예컨대, Au, Ag, Pd 등으로 형성되어 있다.
다음에, 도 11에서 나타내는 바와 같이, 각 제품형성부(41)의 탭(4)의 일면, 예컨대, 제2 면에 반도체칩(3)을 접착제(5)(도 3 및 도 4 참조)에 의해 고정(탑재)한다. 반도체칩(3)의 주면에는 복수의 전극(전극 패드)(9)이 형성되고, 이면에는 이면전극이 형성되어 있다. 그래서, 이 이면전극이 탭(4)의 제2 면에 대면하도록 해서 접착제(5)에 의해 반도체칩(3)을 탭(4)에 접속한다. 접착제(5)는, 예컨대, Ag 페이스트를 사용한다. 따라서, Ag 페이스트에 의한 고정 후, Ag 페이스트를 베이크 하여 경화시켜서 반도체칩(3)을 탭(4)에 고정한다.
다음에, 도 11에서 나타내는 바와 같이, 반도체칩(3)의 전극(9)과 리드(7)의 와이어 접속면(11)을 도전성의 와이어(10)로 접속한다. 와이어(10)는 예컨대, 금선이다. 이 때, 그랜드 전위가 되는 전극(9)과 탭 현수리드(6)의 돌출부(17)를 와이어(10)로 접속한다.
다음에, 상용의 트랜스퍼 몰딩에 의해 리드 프레임(40)의 제1 면측을 편면 몰딩하고, 도 12에서 나타내는 바와 같이, 밀봉체(2)를 형성한다. 각 제품형성부(41)에서, 반도체칩(3), 와이어(10), 탭(4), 탭 현수리드(6) 및 리드(7)의 일부가 밀봉체(2)로 밀봉된다.
다음에, 도 13에서 나타내는 바와 같이, 밀봉체(2)를 형성한 리드 프레임(40)을 폴리싱장치의 테이블(45) 상에 고정하고, 연마체(46)을 회전시켜, 도시하지 않는 연마재 및 세정수를 공급하면서 밀봉체(2)의 상면에 노출하는 탭(4)의 표면을 폴리싱한다. 이 폴리싱에 의해, 트랜스퍼 몰딩 시, 탭(4)의 표면으로 스며나와 부착된 수지 버(burr)(47)를 제거할 수 있다. 이 폴리싱에 의해, 경사면(2a)의 상면에 노출하는 탭(4)의 표면(상면)은 깨끗해져, 효율적인 열방산면이 된다.
또, 폴리싱를 생략하는 방법으로서, 수지밀봉체(2)의 형성시에, 상금형의 캐비티 내벽면과 탭(4)의 사이에 플렉시블 시트를 이용한 트랜스퍼 몰드기술을 사용할 수 있다. 상기 플렉시블 시트는, 금형과의 이형성, 트랜스퍼 몰드 시의 수지누설을 고려하고, 예컨대, 불소계 수지 시트를 이용할 수 있다. 이러한 플렉시블 시트를 이용하는 트랜스퍼 몰드기술은, 일반적으로, 라미네이트 몰드나, 시트 몰드라 불려지고 있다.
다음에, 밀봉체(2)의 주위로부터 돌출하는 리드(7)를 절단하는 동시에, 밀봉체(2)의 경사면(2a)로부터 돌출하는 탭 현수리드(6)를 절단시켜, 도 2 내지 도 4에 나타내는 반도체장치(1)를 복수 제조한다.
본 실시예 1에 의하면, 이하의 효과를 갖는다.
(1) 그랜드 전위로 되는 탭(4)에 연속해있는 탭 현수리드(6)의 측면에 형성한 돌출부(17)와, 반도체칩(3)의 그랜드 전위로 되는 전극(9)을 와이어(10)로 접속하므로, 그랜드 전위로서 준비하는 리드(7)의 수를 저감할 수 있어, 반도체장치(1)의 소형화를 달성할 수 있다.
(2) 그랜드 전위로 되는 탭(4)에 연속해있는 탭 현수리드(6)의 측면에 형성한 돌출부(17)와, 반도체칩(3)의 그랜드 전위로 되는 전극(9)을 와이어(10)로 접속하고, 상기 와이어(10)를 반도체칩(3)로부터 벗어난 탭 부분에 접속하지 않으므로, 탭(4)의 소형화를 달성할 수 있어, 반도체장치의 소형화를 달성할 수 있다.
(3) 리드(7)에서는, 선단(내단)에 와이어(10)가 접속되지만, 이 와이어 접속부(11a)는 폭이 넓어지는 동시에 일측방으로 튀어나온다. 따라서, 이 튀어나온 부분이 밀봉체(2)를 형성하는 수지 안으로 파고 들어가고, 리드(7)의 밀봉체(2)로부터의 탈락을 방지하고 있다. 또한, 리드(7)에는, 그 측면에 돌출한 고정변(15)이 마련되고, 또 제2 면에 홈(16)이 마련되어 있으므로, 이들 고정변(15) 및 홈(16)은 밀봉체(2)를 형성하는 수지와 서로 파고 들어간다. 따라서, 리드(7)의 밀봉체(2)로부터의 탈락을 방지하게 된다. 이 결과, 반도체장치(1)의 신뢰성이 높아진다. 또, 리드(7)에서 직선 형상의 리드가 되고, 고정변(15)을 설치하는 것만으로도 리드(7)의 탈락 방지가 가능하게 된다.
(4) 밀봉체(2)의 상면에 반도체칩(3)을 고정한 탭(4)의 상면이 노출하기 때문에, 이 탭(4)에 방열체(35)를 설치할 수 있어, 방열성 높은 반도체장치(1)를 제공할 수 있다.
(5) 밀봉체(2)의 상면에 노출하는 탭(4)의 표면은 폴리싱에 의해 부착되는 수지의 제거가 도모되고 있기 때문에, 열저항물질도 존재하지 않게 되어, 더 방열성을 향상한다.
(실시예 2)
도 14 내지 도 16은 본 발명의 실시예 2인 반도체장치에 관한 도면이다. 본 실시예 2의 반도체장치(1)는, 실시예 1의 반도체장치(1)에서, 리드(7)를 짧게 하고, 리드(7)의 한 방향의 측면 또는 양측면에 와이어 접속부가 되는 얇은 돌출부(18)를 돌출 형성한 구조로 되어 있다.
도 14는 리드, 와이어 및 반도체칩 등을 저면으로부터 투시한 상태를 나타내는 반도체장치의 모식적 저면도이다. 도 15 및 도 16은 뒤집은 상태, 즉 제2 면이 상면이 되는 상태로 한 리드(7)를 나타내는 도면이다. 도 15는 일측면에 돌출부(18)를 설치한 리드(7)이며, 도 15(a)는 리드의 정면도, 도 15(b)는 리드의 평면도, 도 15(c)는 리드의 측면도이다.
도 14에서 나타내는 바와 같이, 밀봉체(2)의 각 변에 나열한 리드(7)에서, 거의 중앙에 위치하는 리드(7)는 도 16에서 나타내는 바와 같이, 리드(7)의 양측면 에서 돌출부(18)을 돌출시키는 구조가 되고, 다른 리드(7)는 리드(7)의 우측면 또는 좌측면에 돌출부(18)를 돌출시키는 구조로 되어 있다. 리드 피치는, 실시예 1의 반도체장치(1)와 같다. 모든 리드(7)의 양측면에 돌출부(18)를 설치하면, 인접하는 리드가 접촉해버린다.
그래서, 도 14에서 나타내는 바와 같이, 중앙의 리드(7)는 좌우의 측면으로부터 돌출부(18)를 돌출시키는 리드, 즉 양익 리드(7d)가 된다. 그리고, 이 양익 리드(7d)의 우측에 배치되는 리드(7)는 우측면에만 돌출부(18)를 배치하지 않는 편익 리드(7e)가 되고, 이 양익 리드(7d)의 좌측에 배치되는 리드(7)는 좌측면에만 돌출부(18)를 배치하지 않는 편익 리드(7f)가 된다.
도 16은 양익 리드(7d)를 나타내는 도면이며, 도 15는 편익 리드(7f)를 나타내는 도면이다. 돌출부(18)는 리드(7)의 내단면에서 리드(7)의 도중부분에 걸쳐 형성되어 있다. 돌출부(18)의 형성방법은 실시예 1의 탭 현수리드(6)에서의 돌출부(17)의 형성과 같은 방법이며, 리드 프레임의 형성시에 에칭에 의해 형성된다. 그리고, 에칭면이 와이어 접속면(11)이 된다.
도 15에서 나타내는 바와 같이, 편익 리드에서도, 실시예 1의 리드(7)와 같이 돌출부(18)가 마련되지 않는 측면에 고정변(15)이 형성되고, 제2 면에는 홈(16)이 형성된다. 또한, 도 16에서 나타내는 바와 같이, 양익 리드(7d)의 제2 면에도 실시예 1의 리드(7)와 같이 홈(16)이 형성되어 있다.
본 실시예 2에서는, 실시예 1의 경우와 같은 효과를 얻을 수 있지만, 리드의 길이가 실시예 1의 반도체장치(1)에 비교해서 짧아지기 때문에, 리드(7)를 탭(4)에 접근시킬 수 있고, 반도체장치(1)의 소형화나 단(短) 와이어화에 의한 원가저감 및 방열성의 향상을 도모할 수 있다.
(실시예 3)
도 17 내지 도 23은 본 발명의 실시예 3의 반도체장치에 관한 도면이다. 본 실시예 3의 반도체장치(1)는, 실시예 2의 반도체장치(1)에서, 모든 리드(7)를 양익 리드(7d)로 하고 또 인접하는 리드 사이의 돌출부(18)가 서로 접촉하지 않도록, 인접하는 리드에서의 리드 연재방향의 위치를 변화시키는(어긋나게 한) 구조이다.
하나의 리드(7)는, 도 20(a)~(c)에서 나타내는 바와 같이, 리드(7)의 내단측의 양측면에 사각형상의 돌출부(18)를 각각 설치한 구조가 되고(내익 리드(7g)), 다른 하나의 리드(7)는, 도 22(a)~(c)에서 나타내는 바와 같이, 리드(7) 중간 정도(도중)의 양측면에 돌출부(18)를 각각 설치한 구조로 되어 있다(중익 리드(7h)). 그리고, 본 실시예 3의 반도체장치(1)는, 도 17에서 나타내는 바와 같이, 밀봉체(2)의 각 변에 내익 리드(7g)와 중익 리드(7h)를 교대로 배치한 구조로 되어 있다. 중익 리드(7h)의 돌출부(18)와, 인접하는 내익 리드(7g)의 돌출부(18)는, 리드의 연재방향에 어긋나게 배치되어 있기 때문에, 양자는 접촉하는 일이 없다. 도 20(a)~(c) 및 도 22(a)~(c)에서, 에칭에 의해 형성된 면이 와이어 접속면(11)이 된다. 내익 리드(7g) 및 중익 리드(7h) 모두 제2의 주면에는 홈(16)이 마련되어져 있다.
반도체칩(3)의 전극(9)과 탭 현수리드(6) 및 리드(7)는 와이어(10)로 접속된다. 도 18은 탭 현수리드(6)의 돌출부(17)와 반도체칩(3)을 와이어(10)로 접속하는 상태를 나타낸다. 또한, 도 19에 반도체칩(3)과 내익 리드(7g)의 돌출부(18)를 접속하는 와이어(10)의 접속상태를 나타내고, 도 21에 반도체칩(3)과 중익 리드(7h)의 돌출부(18)를 접속하는 와이어(10)의 접속 상태를 나타낸다.
본 실시예 3의 반도체장치(1)의 제조에 있어서는, 인접하는 리드(7)에서의 각 돌출부(18)는, 리드(7)의 교차 방향에 일렬로 나열되지 않도록 리드의 연재방향에 어긋나게 배열되어 있다. 즉, 인접하는 리드(7)에서의 돌출부(18)의 배열이 리드의 배열 방향에 일렬로 나열되지 않는 배열로 되어 있기 때문에, 와이어 본딩 시, 인접하는 리드에서의 각 돌출부(18)와 반도체칩의 전극(9)을 접속할 때, 와이어(10)가 그리는 루프 높이를 인접하는 와이어와 접촉하지 않는 다른 루프 형상으로 형성할 수 있다. 인접하는 리드에서의 와이어(10)는, 도 17 및 도 23에서 나타내는 바와 같이, 접촉하는 일없이 연재하고 있다. 도 23은 내익 리드(7g)와 중익 리드(7h)를 병기하고, 양자의 리드에서의 와이어(10)의 형상 및 루프 높이의 차이를 나타내는 모식도이다.
본 실시예 3에서는, 실시예 1 및 실시예 2가 가지는 효과에 더하여, 더 리드(7)에서의 와이어 접속부가 많아지고, 보다 복잡한 배선 레이아웃에 대처할 수 있다. 또한, 그랜드 전위가 되는 반도체칩의 전극을 모두 탭 현수리드(6)에 접속할 수 없고, 몇개인가의 리드를 그랜드 리드로 하는 경우에, 리드에서의 와이어 접속부가 많아지기 때문에 그랜드 리드 수를 적게 할 수 있어, 반도체장치(1)의 소형화가 가능하게 된다.
(실시예 4)
도 24 내지 도 26은 본 발명의 실시예 4의 반도체장치에 관한 도면이다. 도 24는 리드, 와이어 및 반도체칩 등을 투시한 상태를 나타내는 모식적 저면도, 도 25는 내단측에 돌출부 가지는 내익 리드 부분의 뒤집은 상태의 각 도면, 도 26은 리드 중간 정도에 돌출부를 가지는 중익 리드 부분의 뒤집은 상태의 각 도면이다.
본 실시예 4는 실시예 3의 반도체장치(1)에서, 리드(7)에 설치하는 돌출부(18)의 평면형상을 바꾼 것이다. 도 25(a), (b), (c) 및 도 26(a), (b), (c)에서 나타내는 바와 같이, 내익 리드(7g) 및 중익 리드(7h)에 설치하는 돌출부(18)를 부들기(付根) 부분이 가늘게 되고 선단이 굵어지도록 형성하고 있다. 그리고, 예컨대, 선단은 원형상으로 되어 있다.
이렇게 돌출부(18)의 부들기 부분을 가늘게 함으로써, 돌출부(18)와 밀봉체(2)를 형성하는 수지와의 파고 들어가는 상태가 양호해지고, 리드(7)가 밀봉체(2)로부터 탈락하기 어려워진다.
도 35는 본 실시예 4의 변형예이다. 도 35는 인접하는 2개의 리드(7)를 나타내는 모식도이다. 본 변형예에서는, 인접하는 리드(7)의 돌출부(18)는, 도 35에서 나타내는 바와 같이 파선이 연장되는 방향과 수직방향에서, 오버랩해도 된다. 이 경우, 인접하는 돌출부(18)의 오버랩량만큼 인접하는 리드(7) 사이의 피치를 좁게 하는 것이 가능하다.
(실시예 5)
도 27 내지 도 34은 본 발명의 실시예 5의 반도체장치에 관한 도면이다. 본 실시예 5에서는, 반도체장치(1)의 제조에 있어서 도 32에 나타내는 것 같은 리드 프레임(40)을 사용한다. 이 리드 프레임(40)은, 반도체장치(1)를 제조할 수 있는 제품형성부(41)를, 리드 프레임(40)의 직사각형 방향에 따라 9행, 리드 프레임(40)의 폭방향에 3열 배열되기 때문에, 1장의 리드 프레임(40)로부터 27개의 반도체장치(1)를 제조할 수가 있게 되어 있다.
본 실시예 5의 리드 프레임(40)은, 제품형성부(41)의 주변이 인접하는 제품형성부(41)의 주변과 공용되어 있는 결과, 칩 본딩, 와이어 본딩이 종료한 후, 리드 프레임(40)의 일면에 수지층을 형성하고, 리드 프레임(40)과 수지층을 함께 절단함으로써, 도 27에 나타내는 것 같은 사각형상의 반도체장치(1)를 제조할 수 있다.
절단은, 소정두께의 다이싱 블레이드로 행하고, 이 절단에 의해 가느다란 주변부분은 절단되어 소멸하고, 절단면에는 리드(7) 및 탭 현수리드(6)의 단면이 노출하게 된다. 또한, 절단에 즈음해서는, 수지층의 표면에 지지 테이프를 붙이고, 절단에서는 지지 테이프의 도중 깊이까지 절단을 행하여 리드 프레임(40) 및 수지층의 절단을 행한다. 그 후, 지지 테이프를 벗겨서 반도체장치(1)를 얻는다.
또, 도시는 하지 않지만, 상기 리드 프레임(40)에서의 와이어 접속면은, 와이어의 접속성을 양호하게 하기 위해서 도금막이 형성되어 있다. 이 도금막은, 예컨대, Au, Ag, Pd 등으로 형성한다.
본 실시예 5의 반도체장치(1)는, 실시예 1의 반도체장치(1)에서, 탭(4)이 반도체칩(3)보다도 작은 원형으로 되어 있는 점이 다르다. 또한, 이 예에서는, 탭 현수리드(6)의 돌출부(17) 및 리드(7)의 선단의 굴곡한 폭이 넓은 와이어 접속부 (11a)는, 프레스에 의한 구부림 가공에 의해 형성하고 있는 점이 다르다. 도 28은 탭 현수리드의 연재방향에 따르는 반도체장치(1)의 모식적 단면도이며, 도 29(a)~(c)가 프레스에 의해 굴곡시켜 형성한 돌출부(17)를 양측에 갖는 탭 현수리드 부분의 뒤집은 상태의 도면이며, 도 29(a)가 정면도, 도 29(b)가 평면도, 도 29(c)가 측면도이다.
또한, 도 30은 리드(7)의 연재방향에 따르는 반도체장치(1)의 모식적 단면도이며, 도 31(a)~(c)가 프레스에 의해 굴곡시켜 형성한 와이어 접속부(11a)를 내단측에 가지는 리드(7)의 뒤집은 상태의 도면이며, 도 31(a)가 정면도, 도 31(b)가 평면도, 도 31(c)가 측면도이다.
이렇게, 와이어 접속면을 리드나 탭 현수리드의 제2 면에 대하여 단차를 붙이는 경우, 에칭 이외에 프레스에 의한 구부림(굴곡)가공이라고 하는 방법도 채용할 수 있다. 프레스에 의한 구부림 가공은 대량생산에 알맞고, 제조 코스트의 저감이 가능하게 된다.
도 33 및 도 34은 본 실시예 5의 변형예에 의한 것이며, 탭 현수리드(6)의 돌출부(17)를 프레스에 의한 압궤가공(코이닝)으로 형성한 예이다. 즉, 탭 현수리드(6)의 밀봉체와의 각부(角部) 부분에 대응하는 부분에, 탭 현수리드(6)의 양측면에 돌출부를 형성하여 두고, 그 후 이 돌출부를 프레스로 압궤하고, 도 34에 나타내는 돌출부(17)를 형성한다. 도 34는, 탭 현수리드(6)의 뒤집은 상태의 도면이며, 도 34(a)가 정면도, 도 34(b)가 평면도, 도 34(c)가 측면도이다.
본 실시예의 변형예에서도 프레스로 탭 현수리드(6)의 돌출부(17)를 형성하 기 때문에, 제조 코스트의 저감이 가능하게 된다.
또, 탭(4)의 형상은 원형에 한정되는 것이 아니고, 칩의 면적보다 작은 범위에서, 사각형상, 십자형상이여도 된다.
이상 본 발명자에 의해 이루어질 발명을 실시 형태에 근거해 구체적으로 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 여러가지 변경가능한 것은 말할 필요도 없다. 예컨대, 실시예의 반도체 장치에서는, 단자 배열은 1열의 QFN이 모델이지만, 복수열의 외부단자를 가지는 QFN(LLGA:Leadframe Land Grid Array)에 관해서도 동일한 효과를 얻을 수 있다.
본원에 있어서 개시되는 발명 중 대표적인 것에 의해 얻을 수 있는 효과를 간단히 설명하면, 아래와 같다.
상기 (1)의 수단에 의하면, (a) 그랜드 전위로 되는 탭에 연속해있는 탭 현수리드의 측면에 형성한 돌출부와, 반도체칩의 그랜드 전위로 되는 전극을 와이어로 접속하므로, 그랜드 전위로서 준비하는 리드의 수를 저감할 수 있고, 반도체장치의 소형화를 달성할 수 있다.
(b) 그랜드 전위로 되는 탭에 연속해있는 탭 현수리드의 측면에 형성한 돌출부와, 반도체칩의 그랜드 전위로 되는 전극을 와이어로 접속하고, 상기 와이어를 반도체칩에서 벗어난 탭 부분에 접속하지 않기 때문에, 탭의 소형화를 달성할 수 있고, 반도체장치의 소형화를 달성할 수 있다.
(c) 리드에서는, 와이어 접속을 행하는 와이어 접속부를 리드의 측면에 돌출 시킨 돌출부에 설치하기 때문에, 밀봉 후, 밀봉체로부터 리드가 빠지기 어려워져, 반도체장치의 신뢰성이 높아진다.
(d) 밀봉체의 상면에 반도체칩을 고정한 탭의 상면이 노출하기 때문에, 이 탭에 방열체를 설치할 수 있고, 방열성 높은 반도체장치를 제공할 수가 있다. 또한, 노출하는 탭의 표면은 폴리싱에 의해 부착되는 수지의 제거가 도모되고 있기 때문에, 방열의 열저항물질도 존재하지 않게 되고, 더 방열성을 향상된다.
상기 (2)의 수단에 의하면, 상기 리드 및 상기 탭 현수리드의 양측에 각각 상기 돌출부가 설치되어 있기 때문에, 와이어 접속 개소가 많아지고, 핀수의 저감을 달성할 수 있다.
상기 (3)의 수단에 의하면, 상기 리드에 설치되는 돌출부는, 인접 리드 사이에서, 리드의 교차 방향에 일렬로 나열되지 않도록 리드의 연재방향에 어긋나 배열되어 있다. 또한, 상기 인접하는 리드에서의 상기 각 돌출부와 상기 반도체칩의 전극을 접속하는 상기 와이어가 그리는 루프 높이는 접촉하지 않도록 다른 루프 형상으로 되어 있다. 이것에 의해, 반도체장치의 신뢰성이 높아진다.

Claims (29)

  1. 상면 및 상기 상면의 반대면이 되는 하면 및 상기 상면과 상기 하면을 잇는 측면을 가지는 절연성 수지로 이루어지는 밀봉체와,
    상기 밀봉체 내에 밀봉되는 도전성 탭과,
    상기 탭에 연속하여 일부가 상기 밀봉체의 상기 하면 및 상기 측면에 노출하는 탭 현수리드와,
    상기 탭의 하면에 고정되는 반도체칩과,
    내단부(內端部)가 상기 밀봉체 내에 위치하고 외단부(外端部)가 상기 밀봉체의 하면 및 측면에 노출하는 복수의 도전성 리드와,
    상기 탭 현수리드의 측면으로부터 돌출하여 상기 밀봉체 내에 위치하는 돌출부와,
    상기 밀봉체 내에 위치하고, 상기 반도체칩의 하면의 각 전극과 상기 리드 및 상기 돌출부를 접속하는 도전성의 와이어를 가지는 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서,
    상기 와이어가 접속되는 상기 리드의 와이어 접속부 및 상기 돌출부는 상기 리드 및 상기 탭 현수리드보다도 얇게 되어 있는 것을 특징으로 하는 반도체장치.
  3. 제 1 항에 있어서,
    상기 와이어가 접속되는 상기 리드의 와이어 접속부 및 상기 돌출부는 상기 리드 및 상기 탭 현수리드보다도 얇게 되고, 상기 와이어 접속부 및 상기 돌출부의 상면은 상기 탭 현수리드 및 상기 리드의 상면과 동일한 높이로 되어 있는 것을 특징으로 하는 반도체장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 와이어 접속부 및 상기 돌출부는 상기 리드 및 상기 탭 현수리드를 에칭 또는 프레스에 의한 압궤(押潰)에 의해 형성되어 있는 것을 특징으로 하는 반도체장치.
  5. 제 1 항에 있어서,
    상기 와이어가 접속되는 상기 리드의 와이어 접속부 및 상기 돌출부는 상기 리드 및 상기 탭 현수리드로부터 굴곡하여 연재(延在)하고 있는 것을 특징으로 하는 반도체장치.
  6. 제 1 항에 있어서,
    상기 반도체칩의 하면의 전극에 접속되는 상기 와이어는 상기 리드 및 상기 탭 현수리드의 하면측의 면에 접속되어 있는 것을 특징으로 하는 반도체장치.
  7. 제 1 항에 있어서,
    상기 탭 현수리드의 양측에 각각 상기 돌출부가 설치되어 있는 것을 특징으로 하는 반도체장치.
  8. 제 1 항에 있어서,
    상기 탭 현수리드에 상기 와이어를 통하여 접속되는 상기 반도체칩의 전극은 전원전위가 되는 전극인 것을 특징으로 하는 반도체장치.
  9. 제 1 항에 있어서,
    상기 와이어가 접속되는 상기 리드의 와이어 접속부는 상기 리드의 내단부에 형성되어 있는 것을 특징으로 하는 반도체장치.
  10. 제 1 항에 있어서,
    상기 와이어가 접속되는 상기 리드의 와이어 접속부는 상기 리드의 측면으로부터 상기 밀봉체 내에 연재하는 돌출부에 의해 형성되어 있는 것을 특징으로 하는 반도체장치.
  11. 제 10 항에 있어서,
    상기 돌출부는 상기 리드의 양측면으로부터 각각 돌출하고 있는 것을 특징으로 하는 반도체장치.
  12. 제 11 항에 있어서,
    상기 돌출부는 상기 리드의 내단부 측면에 설치되어 있는 것을 특징으로 하는 반도체장치.
  13. 제 10 항 또는 제 11 항에 있어서,
    상기 인접하는 리드에서 상기 각 돌출부는 리드의 교차방향에 일렬로 나열되지 않도록 리드의 연재방향에 어긋나 배열되어 있는 것을 특징으로 하는 반도체장치.
  14. 제 13 항에 있어서,
    상기 인접하는 리드에서 상기 각 돌출부와 상기 반도체칩의 전극을 접속하는 상기 와이어가 그리는 루프 높이는 접촉하지 않도록 다른 루프 형상으로 되어 있는 것을 특징으로 하는 반도체장치.
  15. 제 10 항에 있어서,
    상기 돌출부는 상기 리드 및 상기 탭 현수리드의 부들기(付根) 부분이 좁게 되고 선단은 굵게 되어 있는 것을 특징으로 하는 반도체장치.
  16. 제 15 항에 있어서,
    상기 돌출부의 선단은 원형상으로 되어 있는 것을 특징으로 하는 반도체장치.
  17. 제 1 항에 있어서,
    상기 탭의 상면은 상기 밀봉체의 상면에 노출하고, 노출하는 상기 탭의 표면은 부착수지 제거처리가 시행된 면인 것을 특징으로 하는 반도체장치.
  18. 제 1 항에 있어서,
    상기 탭 현수리드는 도중에 굴곡하고 상기 탭의 상면은 상기 밀봉체의 상면에 노출하고 있는 것을 특징으로 하는 반도체장치.
  19. 제1 면과 상기 제1 면의 반대면이 되는 제2 면을 각각 가지고, 복수의 리드, 반도체칩을 고정하는 탭, 상기 탭에 연속하여 측면에 돌출부를 가지는 복수의 탭 현수리드, 상기 리드 및 상기 탭 현수리드를 연결하는 주변부를 가지고, 또 상기 제2 면에 있어서 상기 리드 및 상기 돌출부의 적어도 일부는 다른 부분에 비교하여 상기 제1 면측에 가까이 위치하는 와이어 접속면을 가지는 리드 프레임을 형성하는 공정과,
    상기 탭의 상기 제2 면에 반도체 소자를 고정하는 공정과,
    상기 반도체소자의 전극과 상기 제2 면측이 되는 상기 리드 및 상기 돌출부의 상기 와이어 접속면을 도전성의 와이어를 통하여 전기적으로 접속하는 공정과,
    상기 반도체소자, 상기 와이어, 상기 리드, 상기 탭 현수리드 및 상기 탭 현수리드의 돌출부를 절연성 수지로 밀봉하고, 또 상기 리드 및 상기 탭 현수리드의 제2 면을 상기 절연성 수지에서 노출하도록 상기 절연성 수지에 의한 밀봉체를 형성하는 공정과,
    상기 주변부에서 상기 리드 및 탭 현수리드를 절단 분리하여 반도체장치를 형성하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  20. 제 19 항에 있어서,
    상기 리드 프레임을 형성하는 공정에 있어서, 상기 리드, 상기 탭, 상기 탭 현수리드, 상기 돌출부 및 상기 주변부를 포함하는 제품형성부를 종횡으로 정렬배치한 리드 프레임을 형성하고,
    상기 밀봉체의 형성공정에서, 상기 각 제품형성부를 상기 절연성 수지로 덮어 수지층을 형성하고,
    상기 리드 및 상기 탭 현수리드의 절단분리 공정에서, 상기 제품형성부의 가장자리에 따르게 상기 리드 프레임을 상기 수지층과 함께 종횡으로 절단하여 복수의 반도체장치를 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  21. 제 19 항에 있어서,
    상기 리드 프레임을 형성하는 공정에서, 상기 리드 프레임의 상기 제2 면을 소정의 두께 에칭하여 상기 와이어를 접속하는 상기 리드 부분 및 상기 돌출부 부 분을 얇게 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  22. 제 19 항에 있어서,
    상기 리드 프레임을 형성하는 공정에서, 상기 리드 프레임을 상기 제2 면측으로부터 프레스에 의해 압궤하여 상기 와이어를 접속하는 상기 리드 부분 및 상기 돌출부 부분을 얇게 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  23. 제 19 항에 있어서,
    상기 리드 프레임을 형성하는 공정에서, 상기 리드 프레임을 상기 제2 면측으로부터 상기 제1 면측에 걸쳐 프레스에 의해 굴곡시켜 상기 와이어를 접속하는 상기 리드 부분 및 상기 돌출부 부분을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  24. 제 19 항에 있어서,
    상기 리드 프레임을 형성하는 공정에서, 와이어를 접속하기 위한 돌출부를 상기 리드의 측면에 형성하고, 또 상기 돌출부의 상기 제2 면이 되는 와이어 접속면은 상기 리드의 상기 제2 면으로부터 움푹 패인 면에 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  25. 제 24 항에 있어서,
    상기 돌출부는 상기 리드의 내단부의 측면에 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  26. 제 25 항에 있어서,
    상기 돌출부를 상기 리드의 양측면에 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  27. 제 24 항 또는 제 26 항에 있어서,
    상기 인접하는 리드에서, 상기 각 돌출부가 리드의 교차방향으로 일렬로 나열되지 않도록 리드의 연재방향에 어긋나게 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  28. 제 19 항 또는 제 24 항에 있어서,
    상기 돌출부의 상기 리드 및 상기 탭 현수리드의 부들기 부분이 좁게 되고 선단은 굵게 되도록 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  29. 제 19 항에 있어서,
    상기 탭 현수리드를 도중에 굴곡시켜 상기 탭의 상면이 상기 밀봉체의 상면에 노출하도록 형성하고, 상기 밀봉체의 형성 후, 상기 밀봉체의 상면에 노출하는 상기 탭의 표면에 대하여 부착한 수지를 제거하는 처리를 행하는 것을 특징으로 하 는 반도체장치의 제조방법.
KR1020050011833A 2004-03-23 2005-02-14 반도체장치 및 그 제조방법 KR101103871B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00084170 2004-03-23
JP2004084170A JP4417150B2 (ja) 2004-03-23 2004-03-23 半導体装置

Publications (2)

Publication Number Publication Date
KR20060041909A true KR20060041909A (ko) 2006-05-12
KR101103871B1 KR101103871B1 (ko) 2012-01-12

Family

ID=34988807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050011833A KR101103871B1 (ko) 2004-03-23 2005-02-14 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US7176557B2 (ko)
JP (1) JP4417150B2 (ko)
KR (1) KR101103871B1 (ko)
CN (1) CN100466241C (ko)
TW (2) TWI505418B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
JP4942020B2 (ja) * 2006-05-12 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
JP2008071927A (ja) * 2006-09-14 2008-03-27 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP5180495B2 (ja) 2007-03-14 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7847376B2 (en) * 2007-07-19 2010-12-07 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JP5155644B2 (ja) * 2007-07-19 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置
US7851897B1 (en) * 2008-06-16 2010-12-14 Maxim Integrated Products, Inc. IC package structures for high power dissipation and low RDSon
JP5549066B2 (ja) * 2008-09-30 2014-07-16 凸版印刷株式会社 リードフレーム型基板とその製造方法、及び半導体装置
JP2010258159A (ja) * 2009-04-23 2010-11-11 Renesas Electronics Corp 半導体装置
JP5380244B2 (ja) * 2009-10-22 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5255009B2 (ja) * 2010-02-26 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
US8390103B2 (en) * 2010-07-12 2013-03-05 Analog Devices, Inc. Apparatus for integrated circuit packaging
JP2012227445A (ja) * 2011-04-21 2012-11-15 Renesas Electronics Corp 半導体装置及びその製造方法
JP5204271B2 (ja) * 2011-06-16 2013-06-05 株式会社東芝 内視鏡装置および基板
JP2013093483A (ja) * 2011-10-27 2013-05-16 Semiconductor Components Industries Llc 半導体装置及びその製造方法
JP5798021B2 (ja) * 2011-12-01 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置
JP5817513B2 (ja) * 2011-12-27 2015-11-18 大日本印刷株式会社 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP5947107B2 (ja) * 2012-05-23 2016-07-06 ルネサスエレクトロニクス株式会社 半導体装置
JP6011083B2 (ja) * 2012-07-09 2016-10-19 日亜化学工業株式会社 発光装置用リードフレームおよびその製造方法ならびに発光装置の製造方法
TWI570858B (zh) * 2014-12-23 2017-02-11 揚智科技股份有限公司 半導體封裝結構
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US9847283B1 (en) * 2016-11-06 2017-12-19 Nexperia B.V. Semiconductor device with wettable corner leads

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2888183B2 (ja) * 1995-11-13 1999-05-10 ヤマハ株式会社 樹脂封止型半導体装置
US6909179B2 (en) * 1996-03-18 2005-06-21 Renesas Technology Corp. Lead frame and semiconductor device using the lead frame and method of manufacturing the same
US5936837A (en) * 1997-08-11 1999-08-10 Motorola, Inc. Semiconductor component having leadframe with offset ground plane
JP2000236060A (ja) * 1999-02-16 2000-08-29 Matsushita Electronics Industry Corp 半導体装置
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3786339B2 (ja) * 2000-03-23 2006-06-14 株式会社三井ハイテック 半導体装置の製造方法
JP3640601B2 (ja) 2000-07-11 2005-04-20 セントラル硝子株式会社 フッ素含有化合物ガスの検出方法
TW508774B (en) * 2000-09-15 2002-11-01 Samsung Techwin Co Ltd Lead frame, semiconductor package having the same, method of manufacturing semiconductor package, molding plates and molding machine for manufacturing semiconductor package
JP2002184927A (ja) * 2000-12-19 2002-06-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2004022725A (ja) * 2002-06-14 2004-01-22 Renesas Technology Corp 半導体装置
JP4149439B2 (ja) * 2002-07-01 2008-09-10 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
TWI359484B (ko) 2012-03-01
TW201222744A (en) 2012-06-01
CN1674268A (zh) 2005-09-28
US20070108563A1 (en) 2007-05-17
TWI505418B (zh) 2015-10-21
CN100466241C (zh) 2009-03-04
KR101103871B1 (ko) 2012-01-12
US7176557B2 (en) 2007-02-13
US7339261B2 (en) 2008-03-04
US20050212116A1 (en) 2005-09-29
JP2005276890A (ja) 2005-10-06
JP4417150B2 (ja) 2010-02-17
TW200536088A (en) 2005-11-01

Similar Documents

Publication Publication Date Title
KR101103871B1 (ko) 반도체장치 및 그 제조방법
JP3521758B2 (ja) 半導体装置の製造方法
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
US6498392B2 (en) Semiconductor devices having different package sizes made by using common parts
JP4159431B2 (ja) 半導体装置の製造方法
JP3526788B2 (ja) 半導体装置の製造方法
KR100299384B1 (ko) 볼 그리드 어레이 패키지
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JP2003031730A (ja) 半導体装置の製造方法
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2012212897A (ja) 半導体装置
US20130017652A1 (en) Method of manufacturing a semiconductor device package with a heatsink
JP4522049B2 (ja) 半導体装置
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000223622A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
JP4987041B2 (ja) 半導体装置の製造方法
JP2004207275A (ja) 回路装置およびその製造方法
JP7486065B1 (ja) リードフレーム及びその製造方法
JP5066971B2 (ja) モールドパッケージの実装構造
WO2024106469A1 (ja) リードフレーム及びその製造方法
JP2002261193A (ja) 半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法
KR100575859B1 (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 8