KR20050093666A - 불휘발성 메모리 평가 방법 및 불휘발성 메모리 - Google Patents

불휘발성 메모리 평가 방법 및 불휘발성 메모리 Download PDF

Info

Publication number
KR20050093666A
KR20050093666A KR1020040065834A KR20040065834A KR20050093666A KR 20050093666 A KR20050093666 A KR 20050093666A KR 1020040065834 A KR1020040065834 A KR 1020040065834A KR 20040065834 A KR20040065834 A KR 20040065834A KR 20050093666 A KR20050093666 A KR 20050093666A
Authority
KR
South Korea
Prior art keywords
nonvolatile memory
gate voltage
holes
normal
normal operation
Prior art date
Application number
KR1020040065834A
Other languages
English (en)
Other versions
KR100649995B1 (ko
Inventor
마쓰이노리유키
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20050093666A publication Critical patent/KR20050093666A/ko
Application granted granted Critical
Publication of KR100649995B1 publication Critical patent/KR100649995B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시킴으로써, 정공에 대한 동작 평가를 단시간에 행할 수 있도록 하는 것을 목적으로 한다.
정상 동작시의 동작 온도보다도 낮은 온도 조건하에서 평가 대상인 불휘발성 메모리(100)에 대한 기록을 행하거나 또는 정상 동작시의 동작 전압보다도 낮은 전압으로 기록을 행함으로써, 불휘발성 메모리(100)의 플로팅 게이트와 드레인 사이에, 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시킨 후에, 불휘발성 메모리(100)를 정상 동작시의 동작 온도로 방치하여, 정공에 대한 불휘발성 메모리(100)의 동작을 평가한다.

Description

불휘발성 메모리 평가 방법 및 불휘발성 메모리{NON VOLATILE MEMORY EVALUATING METHOD AND NON VOLATILE MEMORY}
본 발명은 예컨대 플래시 메모리를 대표로 하는 불휘발성 메모리의 평가(신뢰도 시험), 특히 정공(hoy hole)에 대한 불휘발성 메모리의 동작 평가를 행하기 위한 방법과, 이 불휘발성 메모리 평가 방법을 실현하는데 필요한 기능을 구비한 불휘발성 메모리에 관한 것이다.
도 8은 일반적인 불휘발성 메모리(예컨대 플래시 메모리)의 구성을 도시한 블록도로서, 이 도 8에 도시된 불휘발성 메모리(100)는 다수의 메모리 셀(110)을 매트릭스형으로 배치하여 구성된 셀 어레이(101)를 구비하는 동시에, 워드선 선택부(120), 기록 제어부(130), 감지 증폭부(140), 데이터 선택기부(150) 및 제어부(160)를 구비하여 구성되어 있다.
여기서, 메모리 셀(110)은, 예컨대, 반도체 기판 상에 형성된 플로팅 게이트(111), 제어 게이트(게이트 단자 G에 대응), 소스 확산 영역(소스 단자 S에 대응) 및 드레인 확산 영역(드레인 단자 D에 대응)으로 구성되어 있다. 그리고, 플로팅 게이트(111)와 반도체 기판(도시 생략) 사이의 산화막 두께는 얇고, 터널 현상을 이용하여 플로팅 게이트(111)로 전자의 이동이 가능하게 되어 있다.
또한, 워드선 선택부(120)는 어드레스 디코더(도 8에서는 도시 생략; 도 6의 부호 122 참조)를 포함하여 구성되고, 워드선(121)을 통하여 열 단위로 메모리 셀(110)의 게이트 단자 G에 접속되며, 어드레스 입력을 받아 디코딩을 행하고, 기록/판독 대상인 메모리 셀(110)이 접속된 워드선(121)을 선택 지정하는 것이다. 기록 제어부(130)는 비트선(131)을 통하여 행 단위로 메모리 셀(110)의 드레인 단자 D에 접속되고, 기록 대상인 메모리 셀(110)에 대한 데이터 기록을 제어하는 것이다. 감지 증폭부(140)는 각 메모리 셀(110)로부터 판독된 데이터 신호를 증폭하는 것으로, 데이터 선택기부(150)는 감지 증폭부(140)에서 증폭후의 데이터 신호를 선택하여 출력하는 것이다. 그리고, 제어부(160)는 외부로부터의 제어 신호에 따라 기록 제어부(130), 감지 증폭부(140) 및 데이터 선택기부(150)의 동작을 제어하는 것이다.
이러한 불휘발성 메모리(100)에 있어서 각 메모리 셀(110)의 동작 원리에 대해서, 도 9 및 도 10을 참조하면서 설명한다. 도 9는 메모리 셀(110)에 대한 데이터 기록의 동작 원리를 설명하기 위한 도면이고, 도 10은 메모리 셀(110)의 데이터 소거의 동작 원리를 설명하기 위한 도면이다.
메모리 셀(110)에 대하여 데이터를 기록할 때에는, 예컨대 도 9에 도시한 바와 같이, 메모리 셀(110)의 게이트 단자 G, 드레인 단자 D 및 소스 단자 S에 각각 워드선(Word Line; 121), 비트선(Bit Line; 131) 및 소스선(Source Line)을 통해 10 V, 5 V, 0 V를 인가함으로써, 메모리 셀(110)의 플로팅 게이트(111)에 전자(e-; 열 전자)를 충전한다. 이와 같이 플로팅 게이트(111)에 전자(e-)가 충전된 상태에서 메모리 셀(110)은 오프 상태로 되며 예컨대 데이터 “0”을 유지한 상태로 된다. 반대로, 플로팅 게이트(111)에 전자(e-)가 충전하고 있지 않은 상태에서 메모리 셀(110)은 온 상태가 되며, 예컨대 데이터 “1”을 유지한 상태가 된다.
메모리 셀(110)에서 데이터를 소거할 때[플로팅 게이트(111)에 충전된 전자를 제거할 때]에는 예컨대 도 10에 도시한 바와 같이, 메모리 셀(110)의 게이트 단자 G 및 드레인 단자 D에 각각 워드선(121) 및 비트선(131)을 통해 0 V, 10 V를 인가함으로써, 플로팅 게이트(111)로부터 전자(e-)를 제거하고 있다.
이러한 불휘발성 메모리(100)의 평가(신뢰도 시험), 보다 구체적으로는 메모리 셀(110)의 데이터 보존 특성의 평가를 행할 때, 플로팅 게이트(111)의 전자의 충전 손실은 시간과 함께 진행하기 때문에, 메이커 출하 시험 또는 사용자의 수납 시험에 있어서 전자의 충전 손실(플로팅 게이트막의 결함이나 파티클 등에 기인한 전하 누설)을 가속시키는 수단을 이용함으로써, 단시간에 데이터 보존 특성을 평가 또는 스크리닝하는 것이 행해지고 있다. 일반적으로 전하 누설은 분위기 온도가 고온일수록 가속된다고 하는 원리가 알려져 있고, 이 원리에 기초하여 통상 가속 수단으로서는, 불휘발성 메모리(100)를 고온 방치하거나 불휘발성 메모리(100)를 고온 하에서 동작 시험하거나 하는 수법이 이용되고 있다(예컨대 특허문헌 1, 2 참조).
[특허문헌 1] 특허 제2865456호
[특허문헌 2] 특허 공개 제2000-131398호 공보
[특허문헌 3] 특허 공개 평성 제5-205491호 공보
그런데, 불휘발성 메모리에서는, 최근, 이하와 같은 새로운 장해 모드(현상)가 확인되고 있다. 즉, 불휘발성 메모리(100)에 있어서는, 전술한 바와 같이 고전압으로 기록/소거가 행해지지만, 이 때, 도 11에 도시한 바와 같이, 플로팅 게이트(111)의 산화막 내에 핫 홀이라고 불리는 정공(e+)이 트랩되고, 이 정공이 매체가 되어 플로팅 게이트(111)에 충전된 전자(e-)가 방출되는 현상이 생기고 있다. 보다 구체적으로 설명하면, 프로그래밍시(또는 데이터 소거시)에 플로팅 게이트(111)와 드레인 사이에 정공(e+)이 집중하여, 이 정공(e+)에 의해 플로팅 게이트(111)에 충전되어 있는 전하(e-)가 포획되어, 전하가 빠져 메모리 셀(110)에 유지되는 논리가 반전하는 현상이 새로운 장해 모드로서 확인되고 있다.
이러한 현상의 발생 원인으로서는, 이하와 같은 3가지 점을 들 수 있다. 우선 제1 점으로서는, 변동이나 그 밖의 이유에 의해 프로그래밍 전위가 설계 사양보다도 높아지면, 정공(e+)이 발생하기 쉬워진다. 제2 점으로서는, 대기 상태에서에 워드선(121)으로부터 높은 전압이 소스 또는 드레인에 인가되어 있으면, 플로팅 게이트(111)에 충전되어 있는 전하(e-)가 정공(e+)을 통해 보다 많이 빠지기 쉬워진다. 그리고, 제3 점으로서는, 최근, 불휘발성 메모리{100; 메모리 셀(110)}의 소형화에 따라 플로팅 게이트(111)도 작아졌기 때문에, 플로팅 게이트(111)에 충전되는 전하(e-)의 양이 적어지고, 정공(e+)의 영향을 보다 크게 받도록 되어 있다.
이러한 새로운 장해 모드의 발견에 따라, 정공(e+)에 대한 불휘발성 메모리(100)의 동작을 평가할 필요가 생기고 있지만, 전술한 일반적인 데이터 보존 특성의 평가 수법을 이용하여 고온 시험에 의해 현상 진행을 가속하고자 하면, 핫 홀(정공)이 확산 소실되어 버리고, 핫 홀에 대한 동작 평가를 행할 수 없게 되어 버린다. 일반적으로, 불휘발성 메모리를 125℃의 분위기 하에서 168시간 방치하면 핫 홀은 소실되어 버리고, 핫 홀에 의한 현상을 전혀 확인할 수 없게 된다. 특허 문헌 1∼3에 있어서는, 불휘발성 메모리의 시험에 관한 기술에 대해서 개시하고 있지만, 어느 것에 있어서도, 전술한 바와 같이 핫 홀에 대한 동작 평가 수법에 대해서는 아무런 개시도 되어 있지 않다.
따라서, 현상의 기술을 이용하여 핫 홀에 대한 동작 평가를 행하기 위해서는 실시간 평가를 행하지 않을 수 없다. 즉, 예컨대 3년 걸려 전하 누설이 진행하여, 데이터 변형(논리 반전)이 되는 현상의 평가에는 3년이나 되는 시간이 걸리는 것이다. 이 때문에, 핫 홀을 소실시키지 않고 반대로 핫 홀의 양을 증대시켜 핫 홀에 대한 동작 평가를 단시간에 행할 수 있도록 하는 것이 요구되고 있다.
본 발명은 이러한 과제를 감안하여 창안된 것으로, 정상적인 기록/소거로 발생하는 핫 홀(정공)보다도 많은 핫 홀을 발생시킴으로써, 핫 홀에 대한 동작 평가를 단시간에 행할 수 있도록 하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위해서, 본 발명의 불휘발성 메모리 평가 방법(청구항 1)은 정상 동작시의 동작 온도보다도 낮은 온도 조건하에서 평가 대상인 불휘발성 메모리에 대한 기록을 행함으로써, 불휘발성 메모리의 플로팅 게이트와 드레인 사이에, 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시키고 나서, 상기 불휘발성 메모리를 상기 정상 동작시의 동작 온도에 방치하여, 상기 정공에 대한 상기 불휘발성 메모리의 동작을 평가하는 것을 특징으로 한다. 이 때, 상기 불휘발성 메모리에 대한 기록/소거를 정상 동작시의 동작 온도로 소정 횟수 반복 실행한 후에 정상 동작시의 동작 온도보다도 낮은 온도 조건하에서 적어도 1회만 불휘발성 메모리에 대한 기록을 행함으로써, 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시켜도 좋다.
또한, 본 발명의 불휘발성 메모리 평가 방법(청구항 2)은 정상 동작시의 게이트 전압보다 낮은 임계치 부근의 중간 전위를 게이트 전압으로서 인가하면서 평가 대상인 불휘발성 메모리에 대한 기록을 행함으로써, 불휘발성 메모리의 플로팅 게이트와 드레인 사이에, 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시키고 나서, 불휘발성 메모리를 정상 동작시의 동작 온도에 방치하여, 정공에 대한 불휘발성 메모리의 동작을 평가하는 것을 특징으로 한다. 이 때, 불휘발성 메모리에 대한 기록/소거를 정상 동작시의 게이트 전압으로 소정 횟수 반복 실행하고 나서 중간 전위를 게이트 전압으로서 인가한 상태에서 적어도 1회만 상기 불휘발성 메모리에 대한 기록을 행함으로써, 정상적인 기록/소거로 발생하는 정공보다 많은 상기 정공을 발생시켜도 좋다.
더욱이, 본 발명의 불휘발성 메모리 평가 방법(청구항 3)은 정상 동작시의 동작 온도보다도 낮은 온도 조건하에서 또한 정상 동작시의 게이트 전압보다도 낮은 임계치 부근의 중간 전위를 게이트 전압으로서 인가하면서 평가 대상인 불휘발성 메모리에 대한 기록을 행함으로써, 불휘발성 메모리의 플로팅 게이트와 드레인 사이에, 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시키고 나서, 상기 불휘발성 메모리를 정상 동작시의 동작 온도로 방치하여, 정공에 대한 불휘발성 메모리의 동작을 평가하는 것을 특징으로 한다. 이 때, 불휘발성 메모리에 대한 기록/소거를 정상 동작시의 동작 온도 및 게이트 전압으로 소정 횟수 반복 실행하고 나서, 정상 동작시의 동작 온도보다도 낮은 온도 조건하에서 또한 중간 전위를 게이트 전압으로서 인가한 상태에서 적어도 1회만 불휘발성 메모리에 대한 기록을 행함으로써, 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시켜도 좋다(청구항 4).
또, 전술한 불휘발성 메모리 평가 방법에 있어서, 불휘발성 메모리를 저온조에 넣음으로써 정상 동작시의 동작 온도보다도 낮은 온도 조건하에 두어도 좋고, 불휘발성 메모리상에, 정상 동작시의 게이트 전압과 상기 중간 전위 중 어느 한쪽을 선택적으로 전환하여 게이트 전압으로서 인가하기 위한 게이트 전압 전환 수단을 미리 구비해 두고, 정공에 대한 불휘발성 메모리의 동작을 평가할 때에는 게이트 전압 전환 수단을 이용하여 중간 전위를 게이트 전압으로서 인가시켜도 좋다.
한편, 본 발명의 불휘발성 메모리(청구항 5)는 정상 동작시의 게이트 전압을 인가하기 위한 제1 전원과, 동작 평가시에 플로팅 게이트와 드레인 사이에 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시키기 위해서 이용되고, 정상 동작시의 게이트 전압보다도 낮은 임계치 부근의 중간 전위를 게이트 전압으로서 인가하기 위한 제2 전원과, 제1 전원에 의한 상기 정상 동작시의 게이트 전압과 제2 전원에 의한 중간 전위 중 어느 한쪽을 선택적으로 전환하여 게이트 전압으로서 인가하기 위한 게이트 전압 전환 수단을 구비한 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 실시 형태를 설명한다.
[1] 제1 실시 형태(제1 수법)의 설명
전자나 정공(핫 홀)은 저온일수록 높은 에너지를 가지며 에너지 장벽을 뛰어넘어 이동하기 쉬운 성질을 갖는다. 따라서, 불휘발성 메모리에 대한 기록/소거시에 저온 상태(예컨대 -40℃∼-20℃)로 함으로써 핫 홀의 발생이 증가한다. 본 발명의 제1 실시 형태로서의 불휘발성 메모리 평가 방법(제1 수법)은 이러한 점에 착안한 것으로, 저온 상태에서 불휘발성 메모리에 대한 기록을 행함으로써, 정상적인 기록/소거로 발생하는 핫 홀보다도 많은 핫 홀을 인위적으로 또한 가속적으로 생기게 하여, 그 후의 비고온 방치 시험에 있어서, 고온 가속을 행하지 않고 실시간 시험을 단축한 것이다.
이러한 본 발명의 제1 실시 형태로서의 불휘발성 메모리 평가 방법(제1 수법)에 대해서, 도 1 및 도 2를 참조하면서 설명한다.
우선, 도 1을 참조하면서 본 발명의 제1 실시 형태로서의 불휘발성 메모리 평가 방법(제1 수법)의 순서를 개략적으로 설명한다.
제1 수법에서는, 불휘발성 메모리(피시험 소자; 100)에 대한 기록/소거를, 기록/판독 제어부(200)에 의해 정상 동작시의 동작 온도(상온)에서 소정 횟수(예컨대 50만회) 반복 실행하고 나서(화살표 A1 참조), 그 불휘발성 메모리(100)를 저온조(300)에 넣는다(화살표 B1 참조). 이와 같이 저온조(300)에 불휘발성 메모리(100)를 넣은 상태, 즉 정상 동작시의 동작 온도보다도 낮은 온도 조건하(예컨대-40℃∼-20℃)에서 기록/판독 제어부(200)에 의해 적어도 1회만 불휘발성 메모리(100)에 대한 기록을 행한다(화살표 A2 참조). 이에 따라, 정상적인 기록/소거로 발생하는 핫 홀보다도 많은 핫 홀이 불휘발성 메모리(100)의 플로팅 게이트(도 8∼도 11의 부호 111 참조)와 드레인 사이에 발생하게 된다.
이와 같이 하여 인위적으로 많은 핫 홀을 발생시키고 나서, 불휘발성 메모리(100)를 저온조(300)로부터 꺼내어 정상 동작시의 동작 온도(상온)로 방치하면서(화살표 B2 참조), 기록/판독 제어부(200)에 의해 규정 시간마다 불휘발성 메모리(100)의 판독 점검을 행하고(화살표 A3 참조), 핫 홀에 대한 불휘발성 메모리(100)의 동작을 평가한다.
다음에, 도 2에 도시된 흐름도(단계 S11∼S25)에 따라 본 발명의 제1 실시 형태로서의 불휘발성 메모리 평가 방법(제1 수법)의 순서를 보다 상세히 설명한다.
우선, 불휘발성 메모리(100)에 대한 기록/소거를 상온에서 소정 횟수(예컨대 50만회)반복 실행하고 나서(단계 S11, S12), 그 불휘발성 메모리(100)를 저온조(300)에 넣는다(단계 S13). 이와 같이 저온조(300)에 불휘발성 메모리(100)를 넣은 상태, 즉 상온보다도 낮은 온도 조건하(예컨대 -40℃∼-20℃)에서 1회만 불휘발성 메모리(100)에 대한 기록을 행한다(단계 S14).
이 후, 불휘발성 메모리(100)를 저온조(300)로부터 꺼내어, 상온에서 불휘발성 메모리(100)의 판독 점검을 행한다(단계 S15). 이 판독 점검로 판독 데이터가 정상이 아니라고 판단된 경우에는, 불휘발성 메모리(100)에 어떠한 문제가 있는 것으로 판단하여 이하의 평가 처리를 행하는 일없이 종료하거나, 다시, 단계 S14에 의한 기록을 행한다. 한편, 단계 S15의 판독 점검로 판독 데이터가 정상이라고 판단된 경우, 불휘발성 메모리(100)의 상온 방치를 시작하는 동시에, 상온 방치를 시작하고 나서 경과 시간의 시간 측정도 시작한다(단계 S16).
그리고, 상온 방치 및 계시를 시작한 후, 도 2에 도시하는 예에서는, 제1∼제N 규정 시간(N은 2 이상의 자연수)의 각각으로 판독 점검을 행한다(단계 S17∼S23). 제1∼제N 규정 시간을 각각 예컨대 50시간, 100시간, 150시간, 200시간, …과 같이 설정함으로써, 50시간마다 불휘발성 메모리(100)의 판독 점검이 행해지도록 되어 있다.
즉, 상온 방치 및 계시를 시작한 후, 우선 초기 값으로서 i=0으로 설정하고 나서(단계 S17), 불휘발성 메모리(100)의 상온 방치 시간이 순차 제i 규정 시간(i=1, 2, …, N)에 도달했는지 여부를 판단한다(단계 S18, S19). 상온 방치 시간이 제i 규정 시간에 도달하지 않은 경우(단계 S19의 NO 루트), 불휘발성 메모리(100)를 계속해서 방치하는 한편(단계 S20), 상온 방치 시간이 제i 규정 시간에 도달한 경우(단계 S19의 YES 루트), 상온에서 불휘발성 메모리(100)의 판독 점검을 행한다(단계 S21).
이 판독 점검로, 제i 규정 시간에서의 판독 데이터가 정상이라고 판단된 경우(단계 S22의 YES 루트), i=N인지 여부를 판단하고(단계 S23), i=N이 아니면(단계 S23의 NO 루트), 단계 S18로 되돌아가고, i를 i+1로 대체하여, 상온 방치 시간이 다음 규정 시간에 도달하는 것을 대기하게 된다(단계 S19, S20).
한편, 제i 규정 시간에서의 판독 데이터가 정상이 아니라고 판단된 경우(단계 S22의 NO 루트)에는 판독 데이터가 정상이던 직전의 제(i-1) 규정 시간에 미리 요구되고 있는 가속 계수를 곱셈한 시간을 실시간 유지력으로서 산출하고, 그 시간을 실제로 불휘발성 메모리(100)를 통상 상태로 사용한 경우의 내용(耐用) 시간[핫 홀에 대한 불휘발성 메모리(100)의 평가 결과]으로 간주한다(단계 S24).
또한, 단계 S23에서 i=N이라고 판단된 경우(단계 S23의 YES 루트), 상온 방치 시간이 규정 시간의 최대치(제N 규정 시간)에 도달할 때까지 판독 데이터가 정상이었던 것이 되어, 제N 규정 시간에 상기 가속 계수를 곱셈한 시간을 실시간 유지력으로서 산출하고, 그 시간을 상기 내용 시간{핫 홀에 대한 불휘발성 메모리(100)의 평가 결과}로 간주한다(단계 S25).
이와 같이, 본 발명의 제1 실시 형태로서의 불휘발성 메모리 평가 방법(제1 수법)에 따르면, 상온보다도 낮은 온도 조건하에서 불휘발성 메모리(100)에 대한 기록을 행함으로써, 플로팅 게이트와 드레인 사이의 핫 홀을 인위적으로 증대시킬 수 있고, 정상적인 기록/소거로 발생하는 핫 홀보다도 많은 핫 홀이 발생한다. 이러한 상태의 불휘발성 메모리(100)를 상온에서 방치하여 동작 평가를 행함으로써, 핫 홀에 의한 현상(전하 누설에 따른 데이터 변형 등의 현상)의 진행을 가속시킬 수 있기 때문에, 핫 홀에 대한 동작 평가(신뢰도 시험)를 매우 단시간에 행할 수 있다.
그 때, 전술한 바와 같이, 제1 실시 형태에서는, 기록/소거를 상온에서 소정 횟수(예컨대 50만회)만 반복 실행하여, 어느 정도 혹사한 상태의 불휘발성 메모리(100)에 대하여, 상온보다도 낮은 온도 조건하에서 한번 기록을 행하는 것만으로, 많은 핫 홀을 효율적으로 발생시킬 수 있다.
[2] 제2 실시 형태(제2 수법)의 설명
본 발명의 제2 실시 형태로서의 불휘발성 메모리 평가 방법(제2 수법)은 후술하는 바와 같은 애벌런치 효과를 이용하는 것이다. 도 4에 도시한 바와 같이, 메모리 셀(도 5, 도 8∼도 11의 부호 110 참조)의 게이트 전압(전위) Vg가 낮고 임계치 부근의 중간 전위에 있으면, 핫 홀이 증가하는 경향이 있다. 따라서, 본 발명의 제2 실시 형태로서의 불휘발성 메모리 평가 방법(제2 수법)에서는, 불휘발성 메모리에 있어서 게이트 전압 Vg가 통상의 동작 전압이 아닌 중간 전위가 되도록 제어하고, 저전압에서 불휘발성 메모리에 대한 기록을 행함으로써, 정상적인 기록/소거로 발생하는 핫 홀보다도 많은 핫 홀을 인위적으로 또한 가속적으로 생기게 하여, 그 후의 비고온 방치 시험에 있어서, 고온 가속을 행하는 일없이 실시간 시험을 단축한 것이다. 또, 도 4는 제2 실시 형태에 있어서 인가되는 게이트 전압 Vg(정상 동작시의 게이트 전압 및 중간 전위)에 대해서 설명하기 위한 그래프이다.
여기서, 애벌런치 효과에 대해서 설명한다. 메모리 셀에 있어서 게이트 전압보다도 높은 전위가 드레인에 인가되어 있는 상태에서는, PN 접합의 경계의 공핍층의 전계에서 전자(e-)와 정공(e+)의 쌍이 발생한다. 분리된 전자는 별도의 Si 원자에 충돌하여 애벌런치 방식으로 전자와 정공 쌍이 발생한다. 이것을 애벌런치 효과라고 한다. 한번, 애벌런치 영역으로 들어가면 동작 저항은 매우 작은 값이 되어 전류가 급격히 증가하는 현상이다. 게이트 전압이 높은 경우는, 전자가 지배적으로 행동하지만, 게이트 전압이 낮은 영역에서는, 정공이 지배적으로 행동한다. 또한, 고온이라고 하면 전자의 누설이 증가하여 정공은 중화되기 때문에, 저온 쪽이 정공이 보다 발생하기 쉬운 조건이 된다.
다음에, 도 3에 도시하는 흐름도(단계 S31∼S45)에 따라 본 발명의 제2 실시 형태로서의 불휘발성 메모리 평가 방법(제2 수법)의 순서를 보다 상세히 설명한다. 단, 이 제2 실시 형태에서는, 도 5 및 도 6을 참조하면서 후술하는 바와 같이, 게이트 전압을 정상 동작시의 전위와 상기 중간 전위 중 어느 한쪽을 선택적으로 전환하는 기능을 갖은 불휘발성 메모리(100A)를 피시험 소자로 하고 있다.
도 3에 도시한 바와 같이, 제2 실시 형태에 있어서도, 우선, 불휘발성 메모리(100A)에 대한 기록/소거를 상온 상압(정상 동작시의 동작 온도 또한 정상 동작시의 게이트 전압)으로 소정 횟수(예컨대 50만회) 반복 실행하고 나서(단계 S31, S32), 그 불휘발성 메모리(100A)의 게이트 전압을 저전압(상기 중간 전위)으로 전환 설정한다(단계 S33). 그리고, 이와 같이 게이트 전압을 저전압으로 전환한 상태에서 1회만 불휘발성 메모리(100A)에 대한 기록을 행한다(단계 S34). 이에 따라, 전술과 같은 애벌런치 효과에 의해 정상적인 기록/소거로 발생하는 핫 홀보다도 많은 핫 홀이 불휘발성 메모리(100A)에 있어서의 플로팅 게이트와 드레인 사이에 발생하게 된다.
이와 같이 하여 인위적으로 많은 핫 홀을 발생시키고 나서, 불휘발성 메모리(100A)의 게이트 전압을 저전압으로부터 정상 동작시의 게이트 전압으로 전환 설정하고, 상온 상압에서 불휘발성 메모리(100A)의 판독 점검을 행한다(단계 S35). 이후, 제2 실시 형태에 있어서의 단계 S35∼S45의 처리는 각각 제1 실시 형태에 있어서의 단계 S15∼S25의 처리에 대응하고 있기 때문에, 그 상세한 설명은 생략한다.
단계 S36∼S43의 처리에 의해, 제2 실시 형태에 있어서도, 제1 실시 형태와 거의 마찬가지로 불휘발성 메모리(100A)를 상온에서 방치하면서 규정 시간마다 불휘발성 메모리(100A)의 판독 점검이 행해지고, 핫 홀에 대한 불휘발성 메모리(100A)의 동작이 평가된다. 그리고, 최종적으로는, 단계 S44 또는 S45에 있어서, 판독 데이터가 정상이던 직전의 제(i-1) 규정 시간, 또는, 제N 규정 시간에 미리 요구되고 있는 가속 계수를 곱셈한 시간이 실시간 유지력으로서 산출되고, 그 시간이 실제로 불휘발성 메모리(100A)를 통상 상태로 사용한 경우의 내용 시간{핫 홀에 대한 불휘발성 메모리(100A)의 평가 결과}으로 간주된다.
다음에, 도 5 및 도 6을 참조하면서, 제2 실시 형태에서 이용되는 전압 전환 기능을 갖는 불휘발성 메모리(100A)의 구성에 대해서 설명한다. 여기서, 도 5는 그 불휘발성 메모리(100A)의 구성을 도시한 도면, 도 6은 도 5에 도시된 불휘발성 메모리(100A)의 주요부{워드선 선택부(120A)}의 구성을 도시한 도면이다. 또, 도 5 및 도 6 중, 도 8에 있어서 이미 설명한 부호와 동일한 부호는 동일 또는 거의 동일한 부분을 도시하고 있기 때문에, 그 상세한 설명은 생략한다.
도 5 및 도 6에 도시된 불휘발성 메모리(피시험 소자; 100A)는 전술한 애벌런치 효과를 보다 효과적으로 실현하기 위해 워드 라인 전압(즉, 게이트 전압)을 소자 내부에서 전환 제어 가능하게 구성된 것으로, 2 종류의 게이트 전압을 각각 공급할 수 있는 2 종류의 전원계(123, 124)가 준비되어, 통상 동작과 특수 조건(소자 평가시)을 전환하는 기능(후술하는 게이트 전압 전환 수단)을 갖고 있다.
도 5에 도시한 바와 같이, 제2 실시 형태의 불휘발성 메모리(100A)도 도 5에 도시한 불휘발성 메모리(100)와 마찬가지로 다수의 메모리 셀(110)을 매트릭스형으로 배치하여 구성된 셀 어레이(101)를 구비하는 동시에, 워드선 선택부(120A), 기록 제어부(130), 감지 증폭부(140), 데이터 선택기부(150) 및 제어부(160)를 구비하여 구성되어 있지만, 제2 실시 형태의 불휘발성 메모리(100A)에서는, 불휘발성 메모리(100)의 워드선 선택부(120)로 바꿔 후술하는 게이트 전압 전환 수단을 갖는 워드선 선택부(120A)가 구비되어 있다.
워드선 선택부(120A)는, 도 6에 도시한 바와 같이, 어드레스 디코더1(22)을 포함하여 구성되고, 이 어드레스 디코더(122)가 워드선(121)을 통해 열 단위로 메모리 셀(110)의 게이트 단자 G에 접속되고, 어드레스 입력을 받아 디코드를 행하며, 기록/판독 대상인 메모리 셀(110)이 접속된 워드선(121)을 선택 지정하도록 되어 있다.
또한, 워드선 선택부(120A)는 불휘발성 메모리(100A)에 설치된 테스트 핀(도시 생략)에 접속되어 있고, 이 테스트 핀으로부터의 전환 신호가 후술하는 게이트 전압 전환 수단에 입력되도록 되어 있다.
더욱이, 불휘발성 메모리(100A)에는, 도 6에 도시한 바와 같이, 2 종류의 제1 전원계(123) 및 제2 전원계(124)가 구비되어 있다. 제1 전원계(123)는 정상 동작시의 게이트 전압(예컨대 5 V)을 게이트 전압 Vg로서 각 메모리 셀(110)의 게이트에 인가하기 위한 것으로, 제2 전원계(124)는 동작 평가시에 플로팅 게이트와 드레인 사이에 정상적인 기록/소거로 발생하는 핫 홀보다도 많은 핫 홀을 애벌런치 효과에 의해 발생시키기 위해서 이용되고, 상기 정상 동작시의 게이트 전압보다도 낮은 임계치 부근의 중간 전위(예컨대 2 V)를 게이트 전압 Vg로서 각 메모리 셀(110)의 게이트에 인가하기 위한 것이다.
그리고, 워드선 선택부(120A)에 있어서의 게이트 전압 전환 수단은 제1 전원계(123)에 의한 정상 동작시의 게이트 전압과 제2 전원계(124)에 의한 중간 전위 중 어느 한쪽을 선택적으로 전환하여 게이트 전압 Vg로서 각 메모리 셀(110)의 게이트에 인가하기 위한 것으로, 도 6에 도시한 바와 같이, 비교기(125), FET(Field Effect Transistor; 126, 127) 및 인버터(128)로 구성되어 있다. 이 게이트 전압 전환 수단을 이용하여, 핫 홀에 대한 불휘발성 메모리(100A)의 동작을 평가할 때에는 중간 전위를 게이트 전압 Vg로서 각 메모리 셀(110)의 게이트에 인가시킨다.
여기서, 비교기(125)는 테스트 핀으로부터의 전환 신호와 미리 설정되어 있는 기준 전압 Vref를 비교하고, 전환 신호가 기준 전압 Vref를 초과한 경우에 출력 신호를 Low 상태에서 High 상태로 전환하는 것이다.
FET(126, 127)는 각각 전원계(123, 124)를 워드선(121)으로 접속하기 위한 것으로, FET(126, 127)의 게이트에 High 상태의 신호가 입력되면, 각각 전원계(123, 124)가 워드선(121)에 접속되고, 정상 동작시의 게이트 전압 또는 중간 전위가 게이트 전압 Vg로서 각 메모리 셀(110)의 게이트에 인가되도록 되어 있다.
그리고, 비교기(125)의 출력 신호는 FET(127)의 게이트에 직접 입력되는 동시에, 인버터(128)를 통해 FET(126)의 게이트에 입력되어 있다. 이에 따라, 테스트 핀으로부터의 전환 신호가 오프(Low) 상태인 경우에는, 비교기(125)의 출력 신호는 Low 상태이고, FET(127)의 게이트에는 Low 상태의 신호가 입력되는 동시에, FET(126)의 게이트에는 인버터(128)를 통해 High 상태의 신호가 입력되고, 제1 전원계(123)에 의한 정상 동작시의 게이트 전압이 게이트 전압 Vg로서 각 메모리 셀(110)의 게이트에 인가되게 된다. 반대로, 테스트 핀으로부터의 전환 신호가 온(High) 상태인 경우에는, 비교기(125)의 출력 신호는 High 상태가 되고, FET(127)의 게이트에는 High 상태의 신호가 입력되는 동시에, FET(126)의 게이트에는 인버터(128)를 통해 Low 상태의 신호가 입력되며, 제2 전원계(124)에 의한 중간 전위가 게이트 전압 Vg로서 각 메모리 셀(110)의 게이트에 인가되게 된다.
전술한 본 실시 형태에 있어서의 불휘발성 메모리(100A)에 따르면, 핫 홀에 대한 동작 평가를 행할 때에는, 테스트 핀으로부터 입력되는 전환 신호를 온(High) 상태로 하여, 전술한 게이트 전압 전환 수단을 이용하여 중간 전위를 게이트 전압으로서 인가하도록 게이트 전압의 전환을 행하는 것만으로, 매우 용이하게, 플로팅 게이트와 드레인 사이의 핫 홀을 애벌런치 효과에 의해 증대시킬 수 있고, 정상적인 기록/소거로 발생하는 핫 홀보다도 많은 핫 홀이 발생하게 된다.
또, 여기서는, 게이트 전압 전환 수단으로서, 비교기(125), FET(126, 127) 및 인버터(128)로 구성된 것을 이용하여, 불휘발성 메모리(100A)에 설치한 테스트 핀으로부터의 전환 신호에 의해 전환을 행하고 있지만, 게이트 전압 전환 수단의 구성은 이것에 한정되는 것이 아니다. 예컨대, 게이트 전압 전환 수단으로서는, 어드레스선에 고전압을 인가하여 전환을 행하는 수단이나, 모드 레지스터를 불휘발성 메모리에 내장하여 소프트웨어적으로 전환하는 수단 등을 이용하여도 좋다.
이와 같이, 본 발명의 제2 실시 형태로서의 불휘발성 메모리 평가 방법(제2 수법)이나 불휘발성 메모리(100A)에 따르면, 정상 동작시의 게이트 전압보다도 낮은 임계치 부근의 중간 전위를 게이트 전압 Vg로서 인가하면서 불휘발성 메모리(100A)에 대한 기록을 행함으로써, 플로팅 게이트와 드레인 사이의 핫 홀을 애벌런치 효과에 의해 증대시킬 수 있고, 정상적인 기록/소거로 발생하는 핫 홀보다도 많은 핫 홀이 발생하게 된다. 이러한 상태의 불휘발성 메모리(100A)를 상온에서 방치하여 동작 평가를 행함으로써, 핫 홀에 의한 현상(전하 누설에 따른 데이터 변형 등의 현상)의 진행을 가속시킬 수 있기 때문에, 핫 홀에 대한 동작 평가를 매우 단시간에 행할 수 있다.
그 때, 전술한 바와 같이, 제2 실시 형태에서는, 기록/소거를 상온에서 또한 정상 동작시의 게이트 전압으로 소정 횟수(예컨대 50만회) 반복 실행하여, 어느 정도 혹사한 상태의 불휘발성 메모리(100A)에 대하여, 중간 전위를 게이트 전압 Vg로서 인가한 상태에서 1회 기록을 행하는 것만으로, 많은 핫 홀을 효율적으로 발생시킬 수 있다.
[3] 제3 실시 형태의 설명
본 발명의 제3 실시 형태로서의 불휘발성 메모리 평가 방법은 제1 실시 형태에서 설명한 제1 수법과 제2 실시 형태에서 설명한 제2 수법을 조합한 것이다.
도 7에 도시된 흐름도(단계 S51∼S65)에 따라 본 발명의 제3 실시 형태로서의 불휘발성 메모리 평가 방법의 순서를 상세히 설명한다. 단, 이 제3 실시 형태에 있어서도, 제2 실시 형태와 마찬가지로 도 5 및 도 6을 참조하면서 설명한 불휘발성 메모리(100A)를 피시험 소자로 하고 있다.
도 7에 도시한 바와 같이, 제3 실시 형태에 있어서도, 우선, 불휘발성 메모리(100A)에 대한 기록/소거를 상온 상압(정상 동작시의 동작 온도 또한 정상 동작시의 게이트 전압)에서 소정 횟수(예컨대 50만회) 반복 실행하고 나서(단계 S51, S52), 그 불휘발성 메모리(100A)를 저온조(300; 도 1 참조)에 넣는 동시에, 그 불휘발성 메모리(100A)의 게이트 전압을 저전압(상기 중간 전위)으로 전환 설정한다(단계 S53). 이와 같이 저온조(300)에 불휘발성 메모리(100)를 넣은 상태, 즉 상온보다도 낮은 온도 조건하(예컨대 -40℃∼-20℃)에서 또한, 게이트 전압을 저전압으로 전환한 상태에서 1회만 불휘발성 메모리(100)에 대한 기록을 행한다(단계 S54). 이에 따라, 저온 상태인 것에 부가하여, 전술과 같이 애벌런치 효과가 작용하여 정상적인 기록/소거로 발생하는 핫 홀보다도 많은 핫 홀이 불휘발성 메모리(100A)의 플로팅 게이트와 드레인 사이에 발생하게 된다.
이와 같이 하여 인위적으로 많은 핫 홀을 발생시키고 나서, 불휘발성 메모리(100A)를 저온조(300)로부터 꺼내어 불휘발성 메모리(100A)의 게이트 전압을 저전압으로부터 정상 동작시의 게이트 전압으로 전환 설정하고, 상온 상압에서 불휘발성 메모리(100A)의 판독 점검을 행한다(단계 S55). 이후, 제3 실시 형태에 있어서의 단계 S55∼S65의 처리는 각각 제1 실시 형태에 있어서의 단계 S15∼S25의 처리에 대응하고 있기 때문에, 그 상세한 설명은 생략한다.
단계 S56∼S63의 처리에 의해, 제3 실시 형태에 있어서도, 제1 실시 형태나 제2 실시 형태와 거의 마찬가지로 불휘발성 메모리(100A)를 상온에서 방치하면서 규정 시간마다 불휘발성 메모리(100A)의 판독 점검이 행해지고, 핫 홀에 대한 불휘발성 메모리(100A)의 동작이 평가된다. 그리고, 최종적으로는, 단계 S64 또는 S65에 있어서, 판독 데이터가 정상이던 직전의 제(i-1) 규정 시간, 또는, 제N 규정 시간에 미리 요구되어 있는 가속 계수를 곱셈한 시간이 실시간 유지력으로서 산출되고, 그 시간이 실제로 불휘발성 메모리(100A)를 통상 상태로 사용한 경우의 내용 시간{핫 홀에 대한 불휘발성 메모리(100A)의 평가 결과}으로 간주된다.
이와 같이 본 발명의 제3 실시 형태로서의 불휘발성 메모리 평가 방법에 따르면, 상온보다도 낮은 온도 조건하에서 또한 정상 동작시의 게이트 전압보다도 낮은 임계치 부근의 중간 전위를 게이트 전압 Vg로서 각 메모리 셀(110)의 게이트에 인가하면서 불휘발성 메모리(100A)에 대한 기록을 행함으로써, 플로팅 게이트와 드레인 사이의 핫 홀을 제1 실시 형태나 제2 실시 형태보다도 효율적으로 증대시킬 수 있고, 정상적인 기록/소거로 발생하는 정공보다 많은 정공이 발생하게 된다. 이러한 상태의 불휘발성 메모리(100A)를 상온에서 방치하여 동작 평가를 행함으로써, 핫 홀에 의한 현상(전하 누설에 따른 데이터 변형 등의 현상)의 진행을 가속시킬 수 있기 때문에, 핫 홀에 대한 동작 평가를 매우 단시간에 행할 수 있다.
그 때, 전술한 바와 같이, 제3 실시 형태에 있어서는, 기록/소거를 상온에서 또한 정상 동작시의 게이트 전압으로 소정 횟수(예컨대 50만회) 반복 실행하여, 어느 정도 혹사한 상태의 불휘발성 메모리(100A)에 대하여, 상온보다도 낮은 온도 조건하에서, 또한, 상기 중간 전위를 게이트 전압 Vg로서 인가한 상태에서 1회 기록을 행하는 것만으로, 많은 핫 홀을 보다 효율적으로 발생시킬 수 있다.
[4] 기타
또, 본 발명은 전술한 실시 형태에 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위에서 여러 가지 변형하여 실시할 수 있다.
예컨대, 전술한 각 실시 형태의 단계 S14, S34, S54에서는, 피시험 소자에 대하여 1회만 기록을 행하고 있지만, 본 발명은 이것에 한정되는 것이 아니라, 기록/소거를 복수 회 반복하여 행하여도 좋다.
[5] 부기
(부기 1)
정상 동작시의 동작 온도보다도 낮은 온도 조건하에서 평가 대상인 불휘발성 메모리에 대한 기록을 행함으로써, 불휘발성 메모리의 플로팅 게이트와 드레인 사이에, 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시키고 나서,
상기 불휘발성 메모리를 정상 동작시의 동작 온도로 방치하여, 정공에 대한 불휘발성 메모리의 동작을 평가하는 것을 특징으로 하는 불휘발성 메모리 평가 방법.
(부기 2)
상기 불휘발성 메모리에 대한 기록/소거를 정상 동작시의 동작 온도로 소정 횟수 반복 실행하고 나서 정상 동작시의 동작 온도보다도 낮은 온도 조건하에서 적어도 1회만 불휘발성 메모리에 대한 기록을 행함으로써, 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시키는 것을 특징으로 하는 불휘발성 메모리 평가 방법.
(부기 3)
정상 동작시의 게이트 전압보다도 낮은 임계치 부근의 중간 전위를 게이트 전압으로서 인가하면서 평가 대상인 불휘발성 메모리에 대한 기록을 행함으로써, 불휘발성 메모리의 플로팅 게이트와 드레인 사이에, 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시키고 나서,
상기 불휘발성 메모리를 정상 동작시의 동작 온도로 방치하여, 정공에 대한 불휘발성 메모리의 동작을 평가하는 것을 특징으로 하는 불휘발성 메모리 평가 방법.
(부기 4)
상기 불휘발성 메모리에 대한 기록/소거를 정상 동작시의 게이트 전압으로 소정 횟수 반복 실행하고 나서 중간 전위를 게이트 전압으로서 인가한 상태에서 적어도 1회만 상기 불휘발성 메모리에 대한 기록을 행함으로써, 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시키는 것을 특징으로 하는 부기 3에 기재한 불휘발성 메모리 평가 방법.
(부기 5)
정상 동작시의 동작 온도보다도 낮은 온도 조건하에서 또한 정상 동작시의 게이트 전압보다도 낮은 임계치 부근의 중간 전위를 게이트 전압으로서 인가하면서 평가 대상인 불휘발성 메모리에 대한 기록을 행함으로써, 불휘발성 메모리에 있어서의 플로팅 게이트와 드레인 사이에, 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시키고 나서,
상기 불휘발성 메모리를 정상 동작시의 동작 온도로 방치하여, 정공에 대한 불휘발성 메모리의 동작을 평가하는 것을 특징으로 하는 불휘발성 메모리 평가 방법.
(부기 6)
불휘발성 메모리에 대한 기록/소거를 정상 동작시의 동작 온도 및 게이트 전압으로 소정 횟수 반복 실행하고 나서, 정상 동작시의 동작 온도보다도 낮은 온도 조건하에서 또한 중간 전위를 게이트 전압으로서 인가한 상태에서 적어도 1회만 불휘발성 메모리에 대한 기록을 행함으로써, 정상적인 기록/소거로 발생하는 정공보다 많은 상기 정공을 발생시키는 것을 특징으로 하는 부기 5에 기재한 불휘발성 메모리 평가 방법.
(부기 7)
상기 불휘발성 메모리를 저온조에 넣음으로써 정상 동작시의 동작 온도보다도 낮은 온도 조건하에 두는 것을 특징으로 하는 부기 1, 부기 2, 부기 5, 부기 6 중 어느 한 항에 기재한 불휘발성 메모리 평가 방법.
(부기 8)
상기 불휘발성 메모리상에, 정상 동작시의 게이트 전압과 중간 전위 중 어느 한쪽을 선택적으로 전환하여 게이트 전압으로서 인가하기 위한 게이트 전압 전환 수단을 미리 구비해 두고,
정공에 대한 불휘발성 메모리의 동작을 평가할 때에는 게이트 전압 전환 수단을 이용하여 중간 전위를 게이트 전압으로서 인가시키는 것을 특징으로 하는 부기 3∼부기 6 중 어느 한 항에 기재한 불휘발성 메모리 평가 방법.
(부기 9)
정상 동작시의 게이트 전압을 인가하기 위한 제1 전원과,
동작 평가시에 플로팅 게이트와 드레인 사이에 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시키기 위해서 이용되고, 정상 동작시의 게이트 전압보다도 낮은 임계치 부근의 중간 전위를 게이트 전압으로서 인가하기 위한 제2 전원과,
상기 제1 전원에 의한 정상 동작시의 게이트 전압과 제2 전원에 의한 중간 전위 중 어느 한쪽을 선택적으로 전환하여 게이트 전압으로서 인가하기 위한 게이트 전압 전환 수단을 구비한 것을 특징으로 하는 불휘발성 메모리.
전술한 본 발명의 불휘발성 메모리 평가 방법에 따르면, 정상 동작시의 동작 온도보다도 낮은 온도 조건하에서 불휘발성 메모리에 대한 기록을 행함으로써, 플로팅 게이트와 드레인 사이의 정공을 증대시킬 수 있고, 정상적인 기록/소거로 발생하는 정공보다 많은 정공이 발생한다. 이러한 상태의 불휘발성 메모리를 정상 동작시의 동작 온도로 방치하여 동작 평가를 행함으로써, 정공에 의한 현상(전하 누설에 따른 데이터 변형 등의 현상)의 진행을 가속시킬 수 있기 때문에, 정공에 대한 동작 평가를 매우 단시간에 행할 수 있다. 그 때, 기록/소거를 정상 동작시의 동작 온도로 소정 횟수 반복 실행하여, 어느 정도 혹사한 상태의 불휘발성 메모리에 대하여, 정상 동작시의 동작 온도보다도 낮은 온도 조건하에서 적어도 1회만 기록을 행함으로써 많은 정공을 효율적으로 발생시킬 수 있다.
또한, 본 발명의 불휘발성 메모리 평가 방법에 따르면, 정상 동작시의 게이트 전압보다도 낮은 임계치 부근의 중간 전위를 게이트 전압으로서 인가하면서 불휘발성 메모리에 대한 기록을 행함으로써, 플로팅 게이트와 드레인 사이의 정공을 애벌런치 효과에 의해 증대시킬 수 있고, 정상적인 기록/소거로 발생하는 정공보다 많은 정공이 발생한다. 이러한 상태의 불휘발성 메모리를 정상 동작시의 동작 온도로 방치하여 동작 평가를 행함으로써, 정공에 의한 현상(전하 누설에 따른 데이터 변형 등의 현상)의 진행을 가속시킬 수 있기 때문에, 정공에 대한 동작 평가를 매우 단시간에 행할 수 있다. 그 때, 기록/소거를 정상 동작시의 게이트 전압으로 소정 횟수 반복 실행하여, 어느 정도 혹사한 상태의 불휘발성 메모리에 대하여, 상기 중간 전위를 게이트 전압으로서 인가한 상태에서 적어도 1회만 기록을 행함으로써 많은 정공을 효율적으로 발생시킬 수 있다.
더욱이, 본 발명의 불휘발성 메모리 평가 방법에 따르면, 정상 동작시의 동작 온도보다도 낮은 온도 조건하에서 또한 정상 동작시의 게이트 전압보다도 낮은 임계치 부근의 중간 전위를 게이트 전압으로서 인가하면서 불휘발성 메모리에 대한 기록을 행함으로써, 플로팅 게이트와 드레인 사이의 정공을 증대시킬 수 있고, 정상적인 기록/소거로 발생하는 정공보다 많은 정공이 발생한다. 이러한 상태의 불휘발성 메모리를 정상 동작시의 동작 온도로 방치하여 동작 평가를 행함으로써, 정공에 의한 현상(전하 누설에 따른 데이터 변형 등의 현상)의 진행을 가속시킬 수 있기 때문에, 정공에 대한 동작 평가를 매우 단시간에 행할 수 있다. 그 때, 기록/소거를 정상 동작시의 동작 온도 및 게이트 전압으로 소정 횟수 반복 실행하여, 어느 정도 혹사한 상태의 불휘발성 메모리에 대하여, 정상 동작시의 동작 온도보다도 낮은 온도 조건하에서 또한 상기 중간 전위를 게이트 전압으로서 인가한 상태에서 적어도 1회만 기록을 행함으로써 많은 정공을 보다 효율적으로 발생시킬 수 있다.
한편, 본 발명의 불휘발성 메모리에 따르면, 그 불휘발성 메모리상에 정상 동작시의 게이트 전압과 이 정상 동작시의 게이트 전압보다도 낮은 임계치 부근의 중간 전위 중 어느 한쪽을 선택적으로 전환하여 게이트 전압으로서 인가하기 위한 게이트 전압 전환 수단이 미리 구비되어 있고, 정공에 대한 동작 평가를 행할 때에는, 이 게이트 전압 전환 수단을 이용하여, 중간 전위를 게이트 전압으로서 인가하도록 게이트 전압의 전환을 행하는 것만으로, 매우 용이하게 플로팅 게이트와 드레인 사이의 정공을 애벌런치 효과에 의해 증대시킬 수 있고, 정상적인 기록/소거로 발생하는 정공보다 많은 정공이 발생하게 된다. 이러한 불휘발성 메모리라면, 정공에 대한 동작 평가시에, 정공에 의한 현상(전하 누설에 따른 데이터 변형 등의 현상)의 진행을 가속시킬 수 있고, 정공에 대한 동작 평가를 매우 단시간에 행할 수 있다.
도 1은 본 발명의 제1 실시 형태로서의 불휘발성 메모리 평가 방법의 순서를 개략적으로 설명하기 위한 도면.
도 2는 본 발명의 제1 실시 형태로서의 불휘발성 메모리 평가 방법의 순서를 설명하기 위한 흐름도.
도 3은 본 발명의 제2 실시 형태로서의 불휘발성 메모리 평가 방법의 순서를 설명하기 위한 흐름도.
도 4는 제2 실시 형태에 있어서 인가되는 게이트 전압(정상 동작시의 게이트 전압 및 중간 전위)에 대해서 설명하기 위한 그래프.
도 5는 제2 실시 형태에 있어서 이용되는 불휘발성 메모리의 구성을 도시한 도면.
도 6은 도 5에 도시된 불휘발성 메모리의 주요부(워드선 선택부)의 구성을 도시한 도면.
도 7은 본 발명의 제3 실시 형태로서의 불휘발성 메모리 평가 방법의 순서를 설명하기 위한 흐름도.
도 8은 일반적인 불휘발성 메모리의 구성을 도시한 블록도.
도 9는 메모리 셀에 대한 데이터 기록의 동작 원리를 설명하기 위한 도면.
도 10은 메모리 셀의 데이터 소거의 동작 원리를 설명하기 위한 도면.
도 11은 메모리 셀의 핫 정공(hot hole)의 발생 원리를 설명하기 위한 도면.
〈도면의 주요부분에 대한 부호의 설명〉
100, 100A : 불휘발성 메모리(피시험 소자)
101 : 셀 어레이
110 : 메모리 셀
111 : 플로팅 게이트
120, 120A : 워드선 선택부
121 : 워드선
122 : 어드레스 디코더
123 : 제1 전원계
124 : 제2 전원계
125 : 비교기(게이트 전압 전환 수단)
126, 127 : FET(게이트 전압 전환 수단)
128 : 인버터(게이트 전압 전환 수단)
130 : 기록 제어부
131 : 비트선
140 : 감지 증폭부
150 : 데이터 선택기부
160 : 제어부
200 : 기록/판독 제어부
300 : 저온조

Claims (5)

  1. 정상 동작 온도보다 낮은 온도 조건하에서 평가 대상인 불휘발성 메모리에 대한 기록을 행함으로써, 상기 불휘발성 메모리의 플로팅 게이트와 드레인 사이에 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시키는 단계와,
    상기 불휘발성 메모리를 상기 정상 동작 온도에 방치하는 동안, 상기 정공에 대한 상기 불휘발성 메모리의 동작을 평가하는 단계를 포함하는 것인 불휘발성 메모리 평가 방법.
  2. 정상 동작시의 게이트 전압보다도 낮은 임계치 부근의 중간 전위를 게이트 전압으로서 인가하면서 평가 대상인 불휘발성 메모리에 대한 기록을 행함으로써, 상기 불휘발성 메모리의 플로팅 게이트와 드레인 사이에 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시키는 단계와,
    상기 불휘발성 메모리를 상기 정상 동작 온도에 방치하는 동안, 상기 정공에 대한 상기 불휘발성 메모리의 동작을 평가하는 단계를 포함하는 것인 불휘발성 메모리 평가 방법.
  3. 정상 동작시의 동작 온도보다도 낮은 온도 조건하에서 또한 정상 동작시의 게이트 전압보다도 낮은 임계치 부근의 중간 전위를 게이트 전압으로서 인가하면서 평가 대상인 불휘발성 메모리에 대한 기록을 행함으로써, 상기 불휘발성 메모리의 플로팅 게이트와 드레인 사이에, 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시키는 단계와,
    상기 불휘발성 메모리를 상기 정상 동작시의 동작 온도에 방치하는 동안, 상기 정공에 대한 상기 불휘발성 메모리의 동작을 평가하는 단계를 포함하는 것인 불휘발성 메모리 평가 방법.
  4. 제3항에 있어서, 상기 불휘발성 메모리에 대한 기록/소거를 상기 정상 동작시의 동작 온도 및 게이트 전압으로 소정 횟수 반복 실행한 후에, 상기 정상 동작시의 동작 온도보다도 낮은 온도 조건하에서 또한 상기 중간 전위를 게이트 전압으로서 인가한 상태에서 적어도 1회만 상기 불휘발성 메모리에 대한 기록을 행함으로써, 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시키는 것인 불휘발성 메모리 평가 방법.
  5. 정상 동작시의 게이트 전압을 인가하기 위한 제1 전원과,
    동작 평가시에 플로팅 게이트와 드레인 사이에 정상적인 기록/소거로 발생하는 정공보다 많은 정공을 발생시키기 위해서 이용되고, 상기 정상 동작시의 게이트 전압보다 낮은 임계치 부근의 중간 전위를 게이트 전압으로서 인가하기 위한 제2 전원과,
    상기 제1 전원에 의한 정상 동작시의 게이트 전압과 상기 제2 전원에 의한 중간 전위 중 어느 한쪽을 선택적으로 전환하여 게이트 전압으로서 인가하기 위한 게이트 전압 전환 수단을 포함하는 것인 불휘발성 메모리.
KR1020040065834A 2004-03-18 2004-08-20 불휘발성 메모리 평가 방법 및 불휘발성 메모리 KR100649995B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004077649A JP4445299B2 (ja) 2004-03-18 2004-03-18 不揮発性メモリ評価方法
JPJP-P-2004-00077649 2004-03-18

Publications (2)

Publication Number Publication Date
KR20050093666A true KR20050093666A (ko) 2005-09-23
KR100649995B1 KR100649995B1 (ko) 2006-11-27

Family

ID=34987790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040065834A KR100649995B1 (ko) 2004-03-18 2004-08-20 불휘발성 메모리 평가 방법 및 불휘발성 메모리

Country Status (4)

Country Link
US (1) US7392444B2 (ko)
JP (1) JP4445299B2 (ko)
KR (1) KR100649995B1 (ko)
CN (1) CN100346461C (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101377958B (zh) * 2007-08-31 2010-12-15 上海华虹Nec电子有限公司 监控闪存擦写性能的方法
JP5787840B2 (ja) * 2012-07-26 2015-09-30 株式会社東芝 記憶システムおよび記憶システムのデータ書き込み方法
US20140167795A1 (en) * 2012-12-14 2014-06-19 Texas Instruments Incorporated Active feedback silicon failure analysis die temperature control system
US9653184B2 (en) * 2014-06-16 2017-05-16 Sandisk Technologies Llc Non-volatile memory module with physical-to-physical address remapping
CN109390031A (zh) * 2018-10-23 2019-02-26 江苏华存电子科技有限公司 一种半导体存储产品高温老化测试方法
CN109164329A (zh) * 2018-10-23 2019-01-08 江苏华存电子科技有限公司 一种半导体存储产品高低温老化测试方法
CN109461469A (zh) * 2018-10-30 2019-03-12 新华三技术有限公司 一种测试方法及装置
US11585703B2 (en) * 2019-12-02 2023-02-21 Globalfoundries Singapore Pte. Ltd. On-chip temperature sensing with non-volatile memory elements
CN117935893B (zh) * 2024-03-21 2024-07-16 成都佰维存储科技有限公司 一种eMMC四角测试方法、装置、可读存储介质及电子设备

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742491A (en) * 1985-09-26 1988-05-03 Advanced Micro Devices, Inc. Memory cell having hot-hole injection erase mode
JP2679152B2 (ja) * 1988-09-19 1997-11-19 株式会社日立製作所 情報処理装置の試験方法
US5010028A (en) * 1989-12-29 1991-04-23 Texas Instruments Incorporated Method of making hot electron programmable, tunnel electron erasable contactless EEPROM
JP2865456B2 (ja) 1991-08-07 1999-03-08 ローム株式会社 半導体記憶装置の試験方法
KR940009644B1 (ko) * 1991-11-19 1994-10-15 삼성전자 주식회사 불휘발성 반도체메모리장치 및 그 제조방법
US5321286A (en) * 1991-11-26 1994-06-14 Nec Corporation Non-volatile semiconductor memory device having thin film memory transistors stacked over associated selecting transistors
JPH05205491A (ja) 1992-01-28 1993-08-13 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP3613594B2 (ja) * 1993-08-19 2005-01-26 株式会社ルネサステクノロジ 半導体素子およびこれを用いた半導体記憶装置
US5710515A (en) * 1993-08-27 1998-01-20 Texas Instruments Incorporated Non-volatile memory in power and linear integrated circuits
JPH0817198A (ja) * 1994-06-28 1996-01-19 Mitsubishi Denki Semiconductor Software Kk フラッシュメモリのテスト方法
US5538141A (en) * 1994-09-27 1996-07-23 Intel Corporation Test flow assurance using memory imprinting
US5870407A (en) * 1996-05-24 1999-02-09 Advanced Micro Devices, Inc. Method of screening memory cells at room temperature that would be rejected during hot temperature programming tests
US6268623B1 (en) * 1997-03-20 2001-07-31 Altera Corporation Apparatus and method for margin testing single polysilicon EEPROM cells
US5978276A (en) * 1997-04-11 1999-11-02 Programmable Silicon Solutions Electrically erasable nonvolatile memory
IL125604A (en) * 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US5953255A (en) * 1997-12-24 1999-09-14 Aplus Flash Technology, Inc. Low voltage, low current hot-hole injection erase and hot-electron programmable flash memory with enhanced endurance
US6151693A (en) * 1998-06-19 2000-11-21 Lucent Technologies, Inc. Automated method of burn-in and endurance testing for embedded EEPROM
JP3366264B2 (ja) 1998-09-28 2003-01-14 エヌイーシーマイクロシステム株式会社 不揮発性メモリ、メモリ検査方法
US6405277B1 (en) * 1998-11-06 2002-06-11 International Business Machines Corporation Method and system for writing data to a magnetic storage device in a relatively cold or hot environment
JP3613072B2 (ja) * 1999-06-02 2005-01-26 株式会社デンソー 不揮発性半導体メモリの電荷保持寿命評価方法
JP4491870B2 (ja) * 1999-10-27 2010-06-30 ソニー株式会社 不揮発性メモリの駆動方法
JP3468730B2 (ja) 1999-12-03 2003-11-17 富士通株式会社 不揮発性半導体記憶装置の試験方法
JP3555859B2 (ja) * 2000-03-27 2004-08-18 広島日本電気株式会社 半導体生産システム及び半導体装置の生産方法
JP4493169B2 (ja) * 2000-07-04 2010-06-30 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP3901570B2 (ja) * 2002-04-23 2007-04-04 スパンション エルエルシー 電子冷却素子を利用した半導体装置の低温試験装置
JP2005072237A (ja) * 2003-08-25 2005-03-17 Renesas Technology Corp 半導体装置の製造方法
JP4492926B2 (ja) * 2003-11-28 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置
JP2005181222A (ja) * 2003-12-22 2005-07-07 Renesas Technology Corp 半導体装置の製造方法
US7360130B2 (en) * 2004-05-24 2008-04-15 Jed Margolin Memory with integrated programmable controller

Also Published As

Publication number Publication date
KR100649995B1 (ko) 2006-11-27
CN1670937A (zh) 2005-09-21
US7392444B2 (en) 2008-06-24
JP4445299B2 (ja) 2010-04-07
US20050210344A1 (en) 2005-09-22
CN100346461C (zh) 2007-10-31
JP2005267733A (ja) 2005-09-29

Similar Documents

Publication Publication Date Title
JP3346274B2 (ja) 不揮発性半導体記憶装置
US6201737B1 (en) Apparatus and method to characterize the threshold distribution in an NROM virtual ground array
KR100935948B1 (ko) 알고리즘 다이내믹 기준 프로그래밍
JP3980874B2 (ja) 半導体記憶装置及びその駆動方法
US8027200B2 (en) Reduction of quick charge loss effect in a memory device
US6909639B2 (en) Nonvolatile memory having bit line discharge, and method of operation thereof
JP2005506653A (ja) メモリセルを消去するための方法
TW200418036A (en) Semiconductor memory device and erase method for memory array
WO1998018132A1 (fr) Dispositif a memoire semi-conducteur remanente et son procede d'exploitation
JP4593159B2 (ja) 半導体装置
US6791880B1 (en) Non-volatile memory read circuit with end of life simulation
JP2006107711A (ja) 不揮発性メモリ装置及びそれのための高速検証方法
KR100649995B1 (ko) 불휘발성 메모리 평가 방법 및 불휘발성 메모리
KR100266521B1 (ko) 포획전하들을 추출하는 비휘발성 반도체 메모리장치
JP5300771B2 (ja) 不揮発性半導体記憶装置
US6870771B2 (en) Nonvolatile semiconductor memory device that can suppress effect of threshold voltage variation of memory cell transistor
US7843722B2 (en) Nonvolatile semiconductor memory device and programming method thereof
KR101060034B1 (ko) Ｈｃｉ 프로그래밍을 위하여 소스 전극 상에 바이어스를가지는 비휘발성 메모리
KR100933845B1 (ko) 전압 생성회로 및 이를 구비한 불휘발성 메모리 소자
JP2735498B2 (ja) 不揮発性メモリ
JP2009070531A (ja) 半導体装置及びその制御方法
KR20000004214A (ko) 플래쉬 메모리셀의 소거 방법 및 그 회로
CN101097779A (zh) 非易失性半导体存储器件
Scarpa et al. Tail bit implications in advanced 2 transistors-flash memory device reliability
JP2001291393A (ja) 不揮発性半導体記憶装置の消去方法および不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee