CN100346461C - 非易失性存储器评估方法和非易失性存储器 - Google Patents

非易失性存储器评估方法和非易失性存储器 Download PDF

Info

Publication number
CN100346461C
CN100346461C CNB2004100572539A CN200410057253A CN100346461C CN 100346461 C CN100346461 C CN 100346461C CN B2004100572539 A CNB2004100572539 A CN B2004100572539A CN 200410057253 A CN200410057253 A CN 200410057253A CN 100346461 C CN100346461 C CN 100346461C
Authority
CN
China
Prior art keywords
nonvolatile memory
hot hole
normal
temperature
intermediate potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100572539A
Other languages
English (en)
Other versions
CN1670937A (zh
Inventor
松井范幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1670937A publication Critical patent/CN1670937A/zh
Application granted granted Critical
Publication of CN100346461C publication Critical patent/CN100346461C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明生成比由正常的写/擦除操作所生成的更多的热空穴，从而使得可以针对热空穴来评估非易失性存储器的操作。本发明在比正常使用时的正常温度更低的温度下，或/和在比正常使用时的正常操作电压更低的操作电压下，对非易失性存储器进行写操作，以在该存储器的浮置栅极与漏极之间生成比由正常的写/擦除操作所生成的更多的热空穴，然后在将所述存储器暴露于正常工作温度期间评估该存储器的操作。本方法适用于诸如闪存之类的非易失性存储器的可靠性测试。

Description

非易失性存储器评估方法和非易失性存储器
技术领域
本发明涉及用于对诸如闪存之类的非易失性存储器进行评估(可靠性测试)的方法。本发明具体地说涉及针对热空穴(hot hole)来对这种非易失性存储器的操作进行评估的方法，还涉及具有实现所述评估方法所需的功能的非易失性存储器。
背景技术
图8是一个方框图，示出了典型非易失性存储器(例如闪存)的构造。非易失性存储器100包括：由排成类似矩阵形式的大量存储器单元(memory cell)110组成的单元阵列101；字线选择器120；写控制器130；读出放大器(sense amplifier)140；数据选择器150；以及控制器160。
这里，每个存储器单元110包括浮置栅极(floating gate)111、控制栅极(对应于栅极终端G)、源极扩散区(对应于源极终端S)和漏极扩散区(对应于漏极终端D)，这些都形成于一个半导体衬底上。而且，在浮置栅极111和半导体衬底(未示出)之间形成了氧化物膜，该氧化物膜足够薄以使得电子可以由于隧道现象(tunnel phenomenon)而移动到浮置栅极111中。
字线选择器120具有地址解码器(未在图8中示出；图6的项目122)，并经由字线121连接到排在每一行(row)中的每个存储器单元110的栅极终端G。响应于地址输入，字线选择器120执行解码操作，并选择/指定连接到目标存储器单元110的字线121，其中将要向所述目标存储器单元写数据，或从所述目标存储器单元读数据。写控制器130经由位线131连接到排在每一列(column)中的每个存储器单元110的漏极终端D，控制对目标存储器单元110的数据写。读出放大器140放大从存储器单元110中读出的数据信号；数据选择器150选择性地输出读出放大器140所放大的数据信号；控制器160响应于从外部装置接收到的控制信号，控制写控制器130、读出放大器140和数据选择器150的操作。
在下文中将参照图9和图10，对非易失性存储器100的每个存储器单元110的操作原理进行描述。图9用于描述对存储器单元110进行数据写的操作原理；图10描述了从存储器单元110擦除数据的操作原理。
例如，如图9所示，当对存储器单元110进行数据写时，分别经由字线121、位线131和源极线，向栅极终端G、漏极终端D和源极终端S施加10V、5V和0V的电压，从而用电子(e-；热电子)将存储器单元110的浮置栅极111充电。按此方式，存储在浮置栅极111中的电子(e-)将存储器单元110设定为OFF状态，从而例如将数据“0”保持在其中。与此形成对照的是，在浮置栅极111中没有存储这种电子(e-)的情况下，存储器单元110被设定为ON状态，从而例如将数据“1”保持在其中。
如图10所示，当擦除存储在存储器单元110中的数据时(当去除存储在浮置栅极111中的电子时)，分别经由字线121和位线131向存储器单元110的栅极终端G和漏极终端D施加0V和10V的电压，从而将电子(e-)从浮置栅极111中去除。
当对非易失性存储器100执行这种评估(可靠性测试)时，或者更准确地说，当执行对其数据保存特性的评估时，必须考虑到，浮置栅极111中电子电荷的丢失随时间而增加。因此，当这种非易失性存储器100在发货时由制造商测试或在安装时由用户测试时，会以某种方式加速所述丢失(由于浮置栅极膜中的缺陷、微粒等引起的电荷泄漏)，以在短时间内评估或筛选(screen)数据保存特性。一般而言，更高的大气温度会加速电荷泄漏。因而，基于这一原理，通过将非易失性存储器100暴露于高温之下，或者在高温下对其进行操作测试，来进行所述加速(例如，日本专利号2865456和日本专利申请公开号2000-131398)。
在非易失性存储器领域中，最近已经发现了以下的新故障模式(现象)。当非易失性存储器100在向其施加了高电压的情况下接受写/擦除操作时，如图11所示，在浮置栅极111之下的氧化物膜中陷入了空穴(e+)，即所谓的热空穴，并且这种热空穴作为媒介，通过去除存储在浮置栅极111中的电子而中和了浮置栅极111。更准确地说，在编程(或数据擦除)时，集中在浮置栅极111与漏极之间的热空穴(e+)捕获存储在浮置栅极111中的电荷(e-)，从而去除了电荷，使得保持在存储器单元110中的逻辑因而反转。
以下是造成这种现象的三种可能原因。首先，由于制造差异或任何其他原因引起的编程电位高于设计规格的情况增加了热空穴(e+)的生成。第二，由字线121施加到源极或漏极上的高电压增加了存储在浮置栅极111中的电荷(e-)的中和，所述中和是由热空穴(e+)引起的。第三，近来对非易失性存储器100(存储器单元110)的尺寸缩小使得浮置栅极111的尺寸缩小，这样浮置栅极111仅能存储更少量的电荷(e-)，使得浮置栅极111更容易受到热空穴(e+)的影响。
这种新发现的故障模式使得必须针对热空穴(e+)来评估非易失性存储器100的操作。然而，在尝试使用前述普通的数据保存特性评估方法，用热来加速所述现象以评估所述操作时，热空穴(e+)扩散并消失，因此不可能针对热空穴来评估非易失性存储器100的操作。一般而言，在将非易失性存储器暴露于125℃的大气下168个小时之后，热空穴会完全消失，因而根本无法检测到由于热空穴而产生的现象。日本专利号2865456、日本专利申请公开号2000-131398和日本专利申请公开号平5-205491公开了与非易失性存储器测试有关的技术，但它们都没有公开任何针对热空穴来评估非易失性存储器操作的方法。
因此，如果在针对热空穴的操作评估中使用现有技术，就必须进行实时评估。例如，需要花整整3年的时间来评估一个持续3年的现象，在该现象中，电荷逐渐泄漏3年之后才最终造成错误数据(逻辑反转)。在这种情况下，需要一种生成更多数量热空穴的技术，以便加速针对热空穴的非易失性存储器操作评估。
发明内容
考虑到上述问题，本发明的目的在于提供一种方法，其与正常的写/擦除操作相比，可生成的更多的热空穴，从而使得可以在短时间内针对热空穴而评估非易失性存储器的操作。
为了实现以上目标，根据本发明，提供了一种用于评估非易失性存储器的方法，该方法包括以下步骤：在比正常操作温度更低的温度下写非易失性存储器，以在浮置栅极与漏极之间生成比由正常的写/擦除操作所生成的更多的热空穴；以及在将所述非易失性存储器暴露于正常操作温度期间，针对热空穴来评估所述非易失性存储器的操作。此时，优选地在正常操作温度下将正常的写/擦除操作重复预定的次数，然后至少执行一次所述在更低温度下的写步骤，使得生成的热空穴比由正常的写/擦除操作所生成的更多。
作为一般特征，提供了一种用于评估非易失性存储器的方法，该方法包括以下步骤：在施加一个中间电位作为栅极电压期间写非易失性存储器，以在浮置栅极与漏极之间生成比由正常的写/擦除操作所生成的更多的热空穴，所述中间电位处于一个阈值附近，该阈值小于正常操作时所施加的正常栅极电压；以及在将所述非易失性存储器暴露于正常操作温度期间，针对热空穴来评估所述非易失性存储器的操作。此时，优选地在向所述非易失性存储器施加正常栅极电压的情况下将对所述非易失性存储器进行的正常的写/擦除操作重复预定的次数，然后至少执行一次所述的在施加中间电位作为栅极电压的情况下写非易失性存储器的步骤，使得生成的热空穴比由正常的写/擦除操作所生成的更多。
作为另一个一般特征，提供了一种用于评估非易失性存储器的方法，该方法包括以下步骤：在施加一个中间电位作为栅极电压期间，在比正常操作温度更低的温度下写非易失性存储器，以在浮置栅极与漏极之间生成比由正常的写/擦除操作所生成的更多的热空穴，所述中间电位处于一个阈值附近，该阈值小于正常操作时所施加的正常栅极电压；以及在将所述非易失性存储器暴露于正常操作温度期间，针对热空穴来评估所述非易失性存储器的操作。此时，优选地在向所述非易失性存储器施加正常栅极电压的情况下，在正常操作温度下将对所述非易失性存储器进行的正常的写/擦除操作重复预定的次数，然后至少执行一次所述的在施加中间电位作为栅极电压的情况下在更低温度下写所述非易失性存储器的步骤，使得生成的热空穴比由正常的写/擦除操作所生成的更多。
作为优选特征，将非易失性存储器置于低温容器中，以实现所述比正常操作温度更低的温度。作为另一优选特征，预先在非易失性存储器上设置栅极电压切换装置，用于选择性地施加正常栅极电压和所述中间电位之一作为栅极电压，当针对热空穴而评估所述非易失性存储器的操作时，使用所述栅极电压切换装置来施加中间电位作为栅极电压。
作为又一个一般特征，提供了一种非易失性存储器，该存储器包括：第一电源，用于施加正常操作时的正常栅极电压；第二电源，用于施加一个中间电位作为栅极电压，所述中间电位处于一个阈值附近，该阈值小于在正常操作时所施加的正常栅极电压，当评估所述非易失性存储器的操作时，使用所述第二电源在浮置栅极与漏极之间生成比由正常的写/擦除操作所生成的更多的热空穴；以及栅极电压切换装置，用于选择性地施加由所述第一电源生成的正常栅极电压和由所述第二电源生成的中间电位之一，作为栅极电压。
根据前述的非易失性存储器评估方法，在比正常操作温度更低的温度下对非易失性存储器进行数据写，从而增加了在所述非易失性存储器的浮置栅极与漏极之间生成的热空穴的数量，使得生成的热空穴比由正常的写/擦除操作所生成的更多。由于将这种非易失性存储器暴露于正常工作温度下以加速由热空穴所引起的现象(由于泄漏电荷而产生的错误数据等)，因此可以在非常短的时间内进行非易失性存储器的操作评估(可靠性测试)。此时，在常温下将写/擦除操作重复预定的次数以将非易失性存储器老化到一定程度之后，在低于常温的温度下仅对老化了的非易失性存储器进行一次数据写，从而高效地生成大量的热空穴。
另外，根据前述的非易失性存储器评估方法，在施加一个中间电位作为栅极电压的情况下对非易失性存储器进行写操作，所述中间电位处于一个低于正常栅极电压的阈值附近，从而增加在浮置栅极与漏极之间生成的热空穴的数量，使得生成的热空穴比由正常的写/擦除操作所生成的更多。然后，在将所述非易失性存储器暴露于正常温度期间，对这种条件下的所述存储器的操作进行评估。由于利用此技术加速了由热空穴所引起的现象(由于泄漏电荷而产生的错误数据等)的发展，因此可以在非常短的时间内针对热空穴而评估非易失性存储器的操作。此时，如上所述，在向所述非易失性存储器施加正常栅极电压的情况下，在正常工作温度下将对其的写/擦除操作重复预定的次数，以将所述非易失性存储器老化到一定程度。然后，在施加前述中间电压作为栅极电压的情况下仅对老化了的非易失性存储器进行一次数据写，使得可以高效地生成大量热空穴。
此外，预先在所述非易失性存储器上设置了栅极电压切换装置，该切换装置选择性地施加正常栅极电压或中间电位之一作为栅极电压，所述中间电位处于一个低于所述正常电压的阈值附近。当针对热空穴而评估非易失性存储器的操作时，使用所述电压切换装置来这样切换栅极电压，使得将前述中间电位施加为栅极电压。这种简单的设置将会通过雪崩效应而增加浮置栅极和漏极之间生成的热空穴的数量，使得生成的热空穴比由正常的写/擦除操作所生成的更多。由于利用此技术加速了由热空穴所引起的现象(由于泄漏电荷而产生的错误数据等)的发展，因此可以在非常短的时间内针对热空穴而评估非易失性存储器的操作。
当结合附图来阅读时，从以下具体实施方式中将会更清楚本发明的其他目的和进一步的特征。
附图说明
图1用于简要描述根据本发明第一实施例的非易失性存储器评估处理；
图2是一个流程图，示出了根据第一实施例的非易失性存储器评估处理；
图3是一个流程图，示出了根据本发明第二实施例的非易失性存储器评估处理；
图4表示在第二实施例中所施加的栅极电压(正常使用电压和中间电位)；
图5示出了在第二实施例中使用的非易失性存储器的构造；
图6示出了图5的非易失性存储器的关键部分(字线选择器)；
图7是一个流程图，示出了根据本发明第三实施例的非易失性存储器评估处理；
图8是一个方框图，示出了典型非易失性存储器的构造；
图9用于描述对存储器单元进行数据写的操作原理；
图10用于描述从存储器单元擦除数据的操作原理；以及
图11用于描述存储器单元中热空穴的生成原理。
具体实施方式
现在将参照附图来描述本发明的实施例。
[1]第一实施例(第一方法)
电子和热空穴在较低温度下更容易越过能垒(energy barrier)移动，这是因为下述事实，即电子和热空穴在较低温度下获得较高的能级。因此，在低温下(例如-40℃到-20℃)对非易失性存储器进行的写/擦除操作将会增加热空穴的产生。根据本发明第一实施例的用于评估非易失性存储器的方法(第一方法)就是考虑到这一特性而开发的，在该方法中，在低温下对非易失性存储器进行数据写，以便人为地以更快的速度生成比在常温下由写/擦除操作而生成的更多的热空穴。利用此方法，可以缩短对非易失性存储器进行实时测试所需的时间，所述实时测试是稍后在非高温的存储器暴露测试期间进行的，这样就无需在高温下加速热空穴生成。
在下文中将参照图1和图2，对根据第一实施例的用于评估非易失性存储器的方法(第一方法)进行描述。
首先将参照图1，给出对第一实施例的非易失性存储器评估的过程(第一方法)的简要描述。
在第一方法中，在正常使用时的正常操作温度(常温)下，由写/读控制器200将对非易失性存储器(要评估的目标器件)100的写/擦除操作重复预定的次数(例如500,000次)(见箭头A1)，然后将非易失性存储器100置于低温容器300中(见箭头B1)。在非易失性存储器100被置于低温容器300期间，或者在非易失性存储器100被保持在比正常操作温度更低的温度(例如-40℃到-20℃)期间，写/读控制器200对非易失性存储器100进行至少一次写操作(见箭头A2)。结果，就在非易失性存储器100的浮置栅极(图8到图11的项目111)与漏极之间生成了比在正常操作温度下由正常的写/擦除操作而生成的更多的热空穴。
在以人为方式生成了这种大量热空穴之后，将非易失性存储器100从低温容器300中拉出，然后在将非易失性存储器100暴露于正常操作温度(常温)期间(见箭头B2)，写/读控制器200以恒定的时间间隔对非易失性存储器100进行读出校验(见箭头A3)，以针对热空穴来评估非易失性存储器100的操作。
在下文中将参照图2的流程图(步骤S11到步骤S25)，更详细地给出根据第一实施例的用于评估非易失性存储器的方法(第一方法)。
在常温下将对非易失性存储器100的写/擦除操作重复预定的次数(例如500,000次)(步骤S11和S12)，然后将非易失性存储器100置于低温容器300中(步骤S13)。在将非易失性存储器100保持在低温容器300期间，或者在将非易失性存储器100保持在比常温更低的温度(例如-40℃到-20℃)期间，对非易失性存储器100进行至少一次写操作(步骤S14)。
此后，将非易失性存储器100从低温容器300中拉出，并在常温下对非易失性存储器100进行读出校验(步骤S15)。如果评估出所读出的数据不正确，则判断出非易失性存储器100有某种故障，并且该处理不进行随后的评估过程就结束，或者再次重复步骤S14处的写操作。另一方面，如果在步骤S15评估出所读出的数据正确，则开始将非易失性存储器100暴露在常温下，并且还开始测量所述暴露开始之后所经过的时间(步骤S16)。
然后，在常温暴露和时间测量开始之后，在单独的时间点上进行读出校验，所述时间点是从第1个到第N个(N是等于或大于2的自然数)时间点。所述第1个到第N个时间点例如是50小时、100小时、150小时、200小时，……，使得每50小时对非易失性存储器100进行一次读出校验。
具体而言，在常温暴露和时间测量开始之后，进行初始设定i＝0(步骤S17)，并且在非易失性存储器100被暴露于常温期间，评估暴露时间是否已达到第i个预定时间(i＝1，2，...，N)  (步骤S18和S19)。如果该评估结果是否定的(步骤S19的“否”路径)，则非易失性存储器100继续位于常温下(步骤S20)，而如果评估结果变为肯定的(步骤S19的“是”路径)，则在常温下对非易失性存储器100进行读出校验(步骤S21)。
在进行此读出校验时，如果在第i个预定时间读出的数据经检测是正确的(步骤S22的“是”路径)，则评估是否i＝N(步骤S23)。如果评估结果是否定的(步骤S23的“否”路径)，则过程返回到步骤S18，用i+1来取代i，然后等待暴露时间到达下一预定时间(步骤S19和S20)。
另一方面，如果判断出在第i个预定时间读出的数据不正确(步骤S22的“否”路径)，则计算实时数据保持能力，即，用紧接在前的第(i-1)个预定时间(当时读出数据是正确的)乘以先前获得的加速系数，将这样计算出的持续时间作为正常使用时非易失性存储器100的耐久时间(针对热空穴的非易失性存储器评估结果)(步骤S24)。
另外，如果在步骤S23判断出i＝N(步骤S23的“是”路径)，这表明直到暴露时间到达预定时间的最大值(第N个预定时间)，所读出的数据都一直是正确的，通过用第N个预定时间乘以前述的加速系数来计算实时数据保持能力，并将这样计算出的持续时间作为非易失性存储器100的前述耐久时间(针对热空穴的非易失性存储器100评估结果)(步骤S25)。
按此方式，根据第一实施例的非易失性存储器评估方法(第一方法)，在低于正常操作温度的温度下对非易失性存储器100进行数据写，从而人为地增加了在非易失性存储器100的栅极和漏极之间生成的热空穴的数量，使得生成的热空穴比正常的写/擦除操作所产生的更多。由于这种非易失性存储器100被暴露于正常操作温度下，从而加速了由热空穴引起的现象(由于泄漏电荷而产生的错误数据等)，因此可以在非常短的时间内进行对非易失性存储器100的操作评估(可靠性测试)。
此时，如上文第一实施例中所述，在常温下将写/擦除操作重复预定的次数(例如500,000次)，以将非易失性存储器100老化到一定程度，然后，在低于常温的温度下仅对老化了的非易失性存储器100进行一次数据写，从而有效地生成大量的热空穴。
[2]第二实施例(第二方法)
本发明第二实施例的用于评估非易失性存储器的方法(第二方法)利用了下述雪崩效应(avalanche effect)。如图4所示，如果施加在存储器单元(图5和图8到图11的项目110)上的栅极电压(电位)Vg低到处于所述阈值附近的一个中间电位，则热空穴的数量开始减少。因而，根据第二实施例的用于评估非易失性存储器的方法(第二方法)将非易失性存储器中的栅极电压Vg控制在前述的中间电位而非正常操作电压，并且在这样的低电压下对非易失性存储器进行数据写，从而人为地以更快的速度生成比由正常的写/擦除操作而生成的更多的热空穴。结果，就可以缩短在随后进行的非高温暴露测试期间进行的实时测试所需的时间，而无需在高温下加速热空穴生成。注意，图4表示在第二实施例中施加的栅极电压Vg(正常使用时的栅极电压和中间电位)。
在下文中将说明雪崩效应。在每个存储器单元中，如果向漏极施加高于栅极电压的电位，则在PN结的耗尽层的电场中生成成对的电子(e-)和热空穴(e+)。孤立的电子与其他Si原子相碰撞，从而以类似于雪崩的方式生成成对的电子和热空穴。这种现象称为雪崩效应。一旦达到了雪崩范围，工作电阻就被最小化到一个极小的值，从而造成电流的急剧增加。当栅极电压高时，电子的行为占主导地位，而当栅极电压低时，热空穴的行为占主导。此外，由于在高温下增加了电子泄漏，从而使得热空穴被中和，因此在低温下较易生成热空穴。
下面，将参照图3的流程图(步骤S31到步骤S45)，更详细地给出根据第二实施例的用于评估非易失性存储器的方法(第二方法)。应当注意的是，在第二实施例中，如后面将参照图5和图6而描述的那样，要评估的器件是这样一种非易失性存储器100A，其具有将栅极电压在正常工作时的正常电位和上述中间电位之间进行选择性切换的功能。
而且，如图3所示，在第二实施例中，在常温下向非易失性存储器100A施加正常电压(在正常使用时的正常操作温度下，施加正常使用时的正常栅极电压)，在这种情况下将对非易失性存储器100A的写/擦除操作重复预定的次数(例如500,000次)(步骤S31和S32)，并将非易失性存储器100A的栅极电压设定为一个低电压(前述的中间电位)(步骤S33)。在选择了这样一个低栅极电压的条件下，仅对非易失性存储器100A进行一次数据写(步骤S34)。结果，由于雪崩效应，在非易失性存储器100A的浮置栅极与漏极之间生成了比由正常的写/擦除操作所生成的更多的热空穴。
按此方式，在人为地生成了大量热空穴之后，将非易失性存储器100A的栅极电压从低电压切换到正常使用时的正常栅极电压，并在对非易失性存储器100A施加正常电压的情况下，在常温下进行对非易失性存储器100A的读出校验(步骤S35)。此后，第二实施例的步骤S35到步骤S45的过程与第一实施例的步骤S15到步骤S25的过程相对应，因此这里将省略其详细描述。
和第一实施例一样，第二实施例所进行的步骤S36到S43在将非易失性存储器100A暴露于正常操作温度(常温)期间，以恒定的时间间隔对非易失性存储器100A进行读出校验，以针对热空穴来评估非易失性存储器100A的操作。最终，在步骤S44或步骤S45，用紧接在前的第(i-1)个预定时间(当时读出数据是正确的)，或者第N个预定时间，来乘以先前获得的加速系数，从而计算出实时数据保持能力，并将这样计算出的持续时间作为正常使用时非易失性存储器100A的耐久时间(针对热空穴的非易失性存储器100A的评估结果)。
下面，将参照图5和图6，对用于第二实施例的具有电压切换功能的非易失性存储器100A的构造进行描述。这里，图5是非易失性存储器100A的构造的示意图，而图6是非易失性存储器100A的关键部分(字线选择器120A)的示意图。在图5、图6和图8中，与已经描述的相同的标号和符号指示相似的部件或元件，因此这里省略了其详细描述。
为了有效地实现前述雪崩效应，图5和图6的非易失性存储器100A(要评估的目标器件)是这样构造的，以使得能够在该器件中进行字线电压(或栅极电压)的切换。具体而言，非易失性存储器100A具有分别用于提供两种栅极电压的两类电源系统123和124，还具有在正常操作和特殊条件(在器件评估时)之间切换的功能模块(栅极电压切换装置；将在后面详述)。
根据第二实施例的图5的非易失性存储器100A和图8的非易失性存储器100的类似之处在于，非易失性存储器100A包括以下部件：由排成类似矩阵形式的大量存储器单元110形成的单元阵列101；字线选择器120A；写控制器130；读出放大器140；数据选择器150和控制器160。然而，第二实施例的非易失性存储器100A用具有栅极电压切换装置(将在后面描述)的字线选择器120A代替了图8的字线选择器120。
如图6所示，字线选择器120A包括地址解码器122，该地址解码器经由字线121连接到每一行的存储器单元110的栅极终端G。响应于地址输入，地址解码器122进行解码操作，并选择/指定连接到目标存储器单元110的字线121，其中将要向所述目标存储器单元进行写，或从所述目标存储器单元进行读。
字线选择器120A连接到为非易失性存储器100A设置的测试引脚(未示出)，从该引脚将切换信号输出到栅极电压切换装置(后面描述)。
如图6所示，非易失性存储器100A具有两类电源系统：第一电源123和第二电源124。第一电源123向每个存储器单元110施加正常使用时的正常栅极电压(例如5V)作为栅极电压Vg；第二电源124在操作评估时使用，用于引起雪崩效应以在浮置栅极与漏极之间生成比由正常的写/擦除操作所生成的更多的热空穴，第二电源124向每个存储器单元110的栅极施加中间电位(例如2V)作为栅极电压Vg，所述中间电位处于一个低于前述正常栅极电压的阈值附近。
字线选择器120A具有栅极电压切换装置，如图6所示，该栅极电压切换装置包括比较器125、FET(场效应晶体管)126和127，以及反相器128，所述切换装置在正常栅极电压和中间电位之间切换，以将所选择的栅极电压Vg施加到每个存储器单元110的栅极。当针对热空穴来评估非易失性存储器100A的操作时，用所述电压切换装置向每个存储器单元110的栅极施加前述的中间电位，作为栅极电压Vg。
这里，比较器125将从测试引脚输出的切换信号与预定的参考电压Vref相比较。如果切换信号超过了参考电压Vref，则比较器125将输出信号从“低”状态切换到“高”状态。
FET 126和127分别将电源系统123和124连接到字线121。如果“高”状态信号被输入到FET 126和127的栅极，则电源系统123和124被连接到字线121，并且正常使用时的正常栅极电压或前述中间电位被施加到每个存储器单元110的栅极，作为栅极电压Vg。
比较器125的输出信号被直接输入到FET 127的栅极，所述输出信号还经由反相器128而被输入到FET 126的栅极。利用这种设置，如果从测试引脚输出OFF状态(“低”状态)切换信号，则比较器125输出“低”状态信号，该信号然后被输入到FET 127的栅极，而FET 126的栅极经由反相器128接收到“高”状态信号，使得由第一电源系统123提供的正常使用时的正常栅极电压被施加到每个存储器单元110的栅极，作为栅极电压Vg。另一方面，如果从测试引脚输出ON状态(“高”状态)切换信号，则比较器125输出“高”状态信号，该信号然后被输入到FET 127的栅极，而FET 126的栅极经由反相器128接收到“低”状态信号，使得由第二电源系统124提供的中间电压被施加到每个存储器单元110的栅极，作为栅极电压Vg。
当针对热空穴对本实施例的非易失性存储器100A的操作进行评估时，从测试引脚输入ON状态(“高”状态)切换信号，并且用栅极电压切换装置来选择性地施加上述中间电位作为栅极电压。这些简单的过程通过雪崩效应而增加了在浮置栅极和漏极之间生成的热空穴的数量，使得生成的热空穴比由正常的写/擦除操作所生成的更多。
在本例中，栅极电压切换装置具有比较器125、FET 126和127，以及反相器128，并且响应于输出自为非易失性存储器100A而设置的测试引脚的切换信号，来执行切换操作。然而，栅极电压切换装置的构造决不应局限于此，通过向地址线施加高电压、或者通过使用包含在非易失性存储器中的模式寄存器(这使得可以实现软件切换)，也可以实现其切换功能。
根据本实施例的这种非易失性存储器评估方法(第二方法)和非易失性存储器100A，在施加中间电位作为栅极电压Vg的情况下对非易失性存储器100A进行写操作，所述中间电位处于一个低于正常栅极电压的阈值附近，从而由于雪崩效应而增加了在浮置栅极和漏极之间生成的热空穴的数量，使得比正常的写/擦除操作生成更多的热空穴。这种条件下的非易失性存储器100A的操作是在将非易失性存储器100A暴露于正常工作温度期间评估的。由于利用此技术加速了热空穴所引起的现象(由于泄漏电荷而产生的错误数据等)的发展，因此可以在非常短的时间内针对热空穴来评估非易失性存储器100A的操作。
此时，如上所述，在常温下向非易失性存储器100A施加正常栅极电压，并将对其的写/擦除操作重复预定的次数(例如500,000次)，以将非易失性存储器100A老化到一定程度。然后，在施加前述中间电位作为栅极电压的情况下仅对老化了的非易失性存储器100A进行一次数据写，从而以有效的方式生成大量的热空穴。
[3]第三实施例
根据本发明第三实施例的用于评估非易失性存储器的方法是在第一实施例中所描述的第一方法和在第二实施例中所描述的第二方法的组合。
在下文中将参照图7的流程图(步骤S51到S65)，详细描述根据本发明第三实施例的非易失性存储器评估过程。和第二实施例一样，已经参照图5和图6而描述的非易失性存储器100A被用在第三实施例中，作为要评估的器件。
如图7所示，在第三实施例中，同样，在常温下向非易失性存储器100A施加正常电压(在正常使用时的正常操作温度下，施加正常使用时的正常栅极电压)，在这种情况下将对非易失性存储器100A的写/擦除操作重复预定的次数(例如500,000次)(步骤S51和S52)，然后将非易失性存储器100A置于低温容器300中(见图1)，并将非易失性存储器100A的栅极电压切换/设定为一个低电压(前述中间电位)(步骤S53)。在将非易失性存储器100A保持在低温容器300中期间，或者在将非易失性存储器100A保持在比常温更低的温度(例如-40℃到-20℃)期间，同时一个低电压被选择为栅极电压，在这种情况下仅对非易失性存储器100A进行一次数据写(步骤S54)。结果，由于这种低温和雪崩效应，就在就在非易失性存储器100A的浮置栅极与漏极之间生成了比由正常的写/擦除操作生成的更多的热空穴。
在以这种人为方式生成大量热空穴之后，将非易失性存储器100A从低温容器300中拉出，并将非易失性存储器100A的栅极电压从低电压切换到正常使用时的正常栅极电压，并在对非易失性存储器100A施加正常电压的情况下，在常温下进行对非易失性存储器100A的读出校验(步骤S55)。此后，第三实施例的步骤S55到步骤S65的过程与第一实施例的步骤S15到步骤S25的过程相对应，因此这里将省略其详细描述。
和第一及第二实施例中一样，所进行的步骤S56到S63在将非易失性存储器100A暴露于常温期间，以恒定的时间间隔对非易失性存储器100A进行读出校验，以针对热空穴来评估非易失性存储器100A的操作。最终，在步骤S64或步骤S65，用紧接在前的第(i-1)个预定时间(当时读出数据是正确的)，或者第N个预定时间，来乘以先前获得的加速系数，从而计算出实时数据保持能力，并将这样计算出的持续时间作为正常使用时非易失性存储器100A的耐久时间(针对热空穴的非易失性存储器100A的评估结果)。
按此方式，根据第三实施例的非易失性存储器评估方法，在将处于一个低于正常栅极电压的阈值附近的中间电位作为栅极电压Vg而施加到每个存储器单元110的栅极期间，在低于正常操作温度的温度下对非易失性存储器100A进行写操作。此过程比第一和第二实施例更有效地增加了在浮置栅极与漏极之间生成的热空穴的数量，并且生成了比由正常的写/擦除操作所生成的更多的热空穴。由于这种非易失性存储器100A被暴露于正常操作温度下，从而加速了由热空穴引起的现象(由于泄漏电荷而产生的错误数据等)，因此可以在非常短的时间内进行对非易失性存储器100A的操作评估(可靠性测试)。
这里，如上所述，在第三实施例中，在常温下向非易失性存储器100A施加正常栅极电压，并将对其的写/擦除操作重复预定的次数(例如500,000次)，以将非易失性存储器100A老化到一定程度。然后，在施加前述中间电位作为栅极电压的情况下仅对老化了的非易失性存储器100A进行一次数据写，从而以有效的方式生成大量的热空穴。
[4]其他修改
另外，本发明决不应局限于上述实施例，而是在不脱离本发明要旨的情况下，可以想到多种变化或修改。
例如，在S14、S34和S54中的每一步，对要评估的器件仅进行一次写操作。然而，本发明决不应局限于此，而是可以重复进行写/擦除操作。

Claims (7)

1.一种用于评估非易失性存储器的方法，包括以下步骤：
在比正常操作温度更低的温度下写所述非易失性存储器，以在浮置栅极与漏极之间生成比由正常的写/擦除操作所生成的更多的热空穴；以及
在将所述非易失性存储器暴露于所述正常操作温度期间，针对所述热空穴来评估所述非易失性存储器的操作，其中
将所述非易失性存储器置于低温容器中，以实现所述比正常操作温度更低的温度。
2.如权利要求1所述的方法，其中，在所述正常操作温度下将所述正常的写/擦除操作重复预定的次数，然后至少执行一次所述在更低温度下的写步骤，从而生成比由所述正常的写/擦除操作所生成的更多的热空穴。
3.一种用于评估非易失性存储器的方法，包括以下步骤：
在施加一个中间电位作为栅极电压期间写所述非易失性存储器，以在浮置栅极与漏极之间生成比由正常的写/擦除操作所生成的更多的热空穴，所述中间电位处于一个阈值附近，该阈值小于正常操作时所施加的正常栅极电压；以及
在将所述非易失性存储器暴露于正常操作温度期间，针对所述热空穴来评估所述非易失性存储器的操作，其中
预先在所述非易失性存储器上设置栅极电压切换装置，用于选择性地施加所述正常栅极电压和所述中间电位之一作为栅极电压，当针对所述热空穴而评估所述非易失性存储器的操作时，使用所述栅极电压切换装置来施加所述中间电位作为栅极电压。
4.如权利要求3所述的方法，其中，在向所述非易失性存储器施加所述正常栅极电压的情况下将对所述非易失性存储器进行的正常的写/擦除操作重复预定的次数，然后在施加所述中间电位作为栅极电压的情况下，至少执行一次所述的写所述非易失性存储器的步骤，从而生成比由所述正常的写/擦除操作所生成的更多的热空穴。
5.一种用于评估非易失性存储器的方法，包括以下步骤：
在施加一个中间电位作为栅极电压期间，在比正常操作温度更低的温度下写所述非易失性存储器，以在浮置栅极与漏极之间生成比由正常的写/擦除操作所生成的更多的热空穴，所述中间电位处于一个阈值附近，该阈值小于正常操作时所施加的正常栅极电压；以及
在将所述非易失性存储器暴露于正常操作温度期间，针对所述热空穴来评估所述非易失性存储器的操作，其中
其中将所述非易失性存储器置于低温容器中，以实现所述比正常操作温度更低的温度，并且
其中预先在所述非易失性存储器上设置栅极电压切换装置，用于选择性地施加所述正常栅极电压和所述中间电位之一作为栅极电压，当针对所述热空穴而评估所述非易失性存储器的操作时，使用所述栅极电压切换装置来施加所述中间电位作为栅极电压。
6.如权利要求5所述的方法，其中，在向所述非易失性存储器施加所述正常栅极电压的情况下，在所述正常操作温度下将对所述非易失性存储器进行的正常的写/擦除操作重复预定的次数，然后在施加所述中间电位作为栅极电压的情况下，在所述更低温度下至少执行一次所述的写所述非易失性存储器的步骤，从而生成比由所述正常的写/擦除操作所生成的更多的热空穴。
7.一种非易失性存储器，包括：
第一电源，用于施加正常操作时的正常栅极电压；
第二电源，用于施加一个中间电位作为栅极电压，所述中间电位处于一个阈值附近，该阈值小于在所述正常操作时所施加的所述正常栅极电压，当评估所述非易失性存储器的操作时，使用所述第二电源在浮置栅极与漏极之间生成比由正常的写/擦除操作所生成的更多的热空穴；以及
栅极电压切换装置，用于选择性地施加由所述第一电源生成的所述正常栅极电压和由所述第二电源生成的所述中间电位之一，作为栅极电压。
CNB2004100572539A 2004-03-18 2004-08-26 非易失性存储器评估方法和非易失性存储器 Expired - Fee Related CN100346461C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004077649A JP4445299B2 (ja) 2004-03-18 2004-03-18 不揮発性メモリ評価方法
JP077649/2004 2004-03-18

Publications (2)

Publication Number Publication Date
CN1670937A CN1670937A (zh) 2005-09-21
CN100346461C true CN100346461C (zh) 2007-10-31

Family

ID=34987790

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100572539A Expired - Fee Related CN100346461C (zh) 2004-03-18 2004-08-26 非易失性存储器评估方法和非易失性存储器

Country Status (4)

Country Link
US (1) US7392444B2 (zh)
JP (1) JP4445299B2 (zh)
KR (1) KR100649995B1 (zh)
CN (1) CN100346461C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101377958B (zh) * 2007-08-31 2010-12-15 上海华虹Nec电子有限公司 监控闪存擦写性能的方法
JP5787840B2 (ja) * 2012-07-26 2015-09-30 株式会社東芝 記憶システムおよび記憶システムのデータ書き込み方法
US20140167795A1 (en) * 2012-12-14 2014-06-19 Texas Instruments Incorporated Active feedback silicon failure analysis die temperature control system
US9653184B2 (en) * 2014-06-16 2017-05-16 Sandisk Technologies Llc Non-volatile memory module with physical-to-physical address remapping
CN109390031A (zh) * 2018-10-23 2019-02-26 江苏华存电子科技有限公司 一种半导体存储产品高温老化测试方法
CN109164329A (zh) * 2018-10-23 2019-01-08 江苏华存电子科技有限公司 一种半导体存储产品高低温老化测试方法
CN109461469A (zh) * 2018-10-30 2019-03-12 新华三技术有限公司 一种测试方法及装置
US11585703B2 (en) * 2019-12-02 2023-02-21 Globalfoundries Singapore Pte. Ltd. On-chip temperature sensing with non-volatile memory elements
CN117935893A (zh) * 2024-03-21 2024-04-26 成都佰维存储科技有限公司 一种eMMC四角测试方法、装置、可读存储介质及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321286A (en) * 1991-11-26 1994-06-14 Nec Corporation Non-volatile semiconductor memory device having thin film memory transistors stacked over associated selecting transistors
US5326999A (en) * 1991-11-19 1994-07-05 Samsung Electronics, Co., Ltd. Non-volatile semiconductor memory device and manufacturing method thereof
CN1173044A (zh) * 1993-08-19 1998-02-11 株式会社日立制作所 半导体元件和采用其的数据处理设备
CN1310846A (zh) * 1998-08-20 2001-08-29 可编程硅咨询公司 电可擦除非易失性存储器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742491A (en) * 1985-09-26 1988-05-03 Advanced Micro Devices, Inc. Memory cell having hot-hole injection erase mode
JP2679152B2 (ja) * 1988-09-19 1997-11-19 株式会社日立製作所 情報処理装置の試験方法
US5010028A (en) * 1989-12-29 1991-04-23 Texas Instruments Incorporated Method of making hot electron programmable, tunnel electron erasable contactless EEPROM
JP2865456B2 (ja) 1991-08-07 1999-03-08 ローム株式会社 半導体記憶装置の試験方法
JPH05205491A (ja) 1992-01-28 1993-08-13 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5710515A (en) * 1993-08-27 1998-01-20 Texas Instruments Incorporated Non-volatile memory in power and linear integrated circuits
JPH0817198A (ja) * 1994-06-28 1996-01-19 Mitsubishi Denki Semiconductor Software Kk フラッシュメモリのテスト方法
US5538141A (en) * 1994-09-27 1996-07-23 Intel Corporation Test flow assurance using memory imprinting
US5870407A (en) * 1996-05-24 1999-02-09 Advanced Micro Devices, Inc. Method of screening memory cells at room temperature that would be rejected during hot temperature programming tests
US6268623B1 (en) * 1997-03-20 2001-07-31 Altera Corporation Apparatus and method for margin testing single polysilicon EEPROM cells
IL125604A (en) * 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US5953255A (en) * 1997-12-24 1999-09-14 Aplus Flash Technology, Inc. Low voltage, low current hot-hole injection erase and hot-electron programmable flash memory with enhanced endurance
US6151693A (en) * 1998-06-19 2000-11-21 Lucent Technologies, Inc. Automated method of burn-in and endurance testing for embedded EEPROM
JP3366264B2 (ja) * 1998-09-28 2003-01-14 エヌイーシーマイクロシステム株式会社 不揮発性メモリ、メモリ検査方法
US6405277B1 (en) * 1998-11-06 2002-06-11 International Business Machines Corporation Method and system for writing data to a magnetic storage device in a relatively cold or hot environment
JP3613072B2 (ja) * 1999-06-02 2005-01-26 株式会社デンソー 不揮発性半導体メモリの電荷保持寿命評価方法
JP4491870B2 (ja) * 1999-10-27 2010-06-30 ソニー株式会社 不揮発性メモリの駆動方法
JP3468730B2 (ja) 1999-12-03 2003-11-17 富士通株式会社 不揮発性半導体記憶装置の試験方法
JP3555859B2 (ja) * 2000-03-27 2004-08-18 広島日本電気株式会社 半導体生産システム及び半導体装置の生産方法
JP4493169B2 (ja) * 2000-07-04 2010-06-30 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP3901570B2 (ja) * 2002-04-23 2007-04-04 スパンション エルエルシー 電子冷却素子を利用した半導体装置の低温試験装置
JP2005072237A (ja) * 2003-08-25 2005-03-17 Renesas Technology Corp 半導体装置の製造方法
JP4492926B2 (ja) * 2003-11-28 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置
JP2005181222A (ja) * 2003-12-22 2005-07-07 Renesas Technology Corp 半導体装置の製造方法
US7360130B2 (en) * 2004-05-24 2008-04-15 Jed Margolin Memory with integrated programmable controller

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326999A (en) * 1991-11-19 1994-07-05 Samsung Electronics, Co., Ltd. Non-volatile semiconductor memory device and manufacturing method thereof
US5321286A (en) * 1991-11-26 1994-06-14 Nec Corporation Non-volatile semiconductor memory device having thin film memory transistors stacked over associated selecting transistors
CN1173044A (zh) * 1993-08-19 1998-02-11 株式会社日立制作所 半导体元件和采用其的数据处理设备
CN1310846A (zh) * 1998-08-20 2001-08-29 可编程硅咨询公司 电可擦除非易失性存储器

Also Published As

Publication number Publication date
US20050210344A1 (en) 2005-09-22
JP2005267733A (ja) 2005-09-29
KR20050093666A (ko) 2005-09-23
KR100649995B1 (ko) 2006-11-27
US7392444B2 (en) 2008-06-24
JP4445299B2 (ja) 2010-04-07
CN1670937A (zh) 2005-09-21

Similar Documents

Publication Publication Date Title
TWI238417B (en) Row decoder circuit for use in programming a memory device
US8432737B2 (en) Nonvolatile semiconductor memory device and method testing the same
CN107785051A (zh) 半导体存储装置
JP2006228406A (ja) １つ又はそれ以上の不揮発性メモリセルを消去する方法、回路及びシステム
CN1930632A (zh) 用于非易失性存储器的粗略/精细编程的有效验证
KR0145225B1 (ko) 블럭 단위로 스트레스 가능한 회로
CN100346461C (zh) 非易失性存储器评估方法和非易失性存储器
CN101558450A (zh) 用于对非易失性存储器单元进行低电压编程的方法及系统
US8085609B2 (en) Nonvolatile semiconductor memory and method for detecting leakage defects of the same
CN1196199C (zh) 非易失性半导体存储器件及其不良补救方法
JP5128177B2 (ja) 半導体集積回路およびそのテスト方法
US7489573B2 (en) Nonvolatile semiconductor memory device and method of testing thereof
JP2005518630A (ja) 不揮発性メモリテスト構造および方法
CN105575427B (zh) 一种非易失性存储器的擦除方法
JP5327900B2 (ja) 不揮発性メモリアレイを有する電子デバイスの使用方法
JP2006127582A (ja) 半導体装置の製造方法
KR100335779B1 (ko) 플래쉬 메모리 소자의 소거 방법
JP2010033682A (ja) 不揮発性半導体記憶装置
JP6451439B2 (ja) 不揮発性メモリーの検査方法及び集積回路装置
KR100255955B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
US6842381B2 (en) Method of marginal erasure for the testing of flash memories
KR100358059B1 (ko) 플래쉬 메모리 소자의 테스트 방법
JP6791230B2 (ja) 不揮発性メモリーの検査方法及び集積回路装置
CN110364215B (zh) 闪存htol测试方法
KR20090107769A (ko) 반도체 장치 및 그의 번-인 테스트 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071031

Termination date: 20150826

EXPY Termination of patent right or utility model