JPH11512208A - 電気的プログラマブル・メモリ並びに、そのプログラミング方法および読み出し方法 - Google Patents

Abstract

(57)【要約】 電気的プログラマブル・メモリは：ドレイン電極およびソース電極を有するフローティング・ゲートＦＥＴセル（１０）；前記ドレイン電極に、第１電圧（ＶＬＬ_PP）をプログラミング時間（Ｔ_P）だけ印加する手段；前記ソース電極に、第２電圧（Ｖ_ML）を前記プログラミング時間だけ印加する手段であって、前記第２電圧は、前記フローティング・ゲート上で発生される電荷の量を判定し、かつ前記プログラミング時間に実質的に関係なく前記セルにプログラムされるマルチレベル値を判定するように、２レベル以上の間で可変である、手段によって構成される。セルにプログラムされたマルチレベル値は、反復的にあるいは動的に変化する電圧をソース電極上に乗せることによって検出され、セルにおける電流は、フローティング・ゲート上の電圧を判定するために検出される。

Description

【発明の詳細な説明】 電気的プログラマブル・メモリ並びに、 そのプログラミング方法および読み出し方法 発明の分野 本発明は、電気的プログラマブル・メモリに関し、さらに詳しくは、ＥＥＰＲ ＯＭ(electrically erasable programmable read-only memory)すなわちＥ²ＰＲ ＯＭに関するが、それに制限されるものではない。 発明の背景 一般にメモリの分野、特にＥ²ＰＲＯＭの分野では、小型化，高密度化それに ダイの低コスト化への要求が絶えない。しかし、Ｅ²ＰＲＯＭは高電圧を要する ので、特定の物理的な破壊効果がＥ²ＰＲＯＭセルの小型化を制限し、そのため 標準的な５Ｖ論理ゲートについて小型化できない。 従来、Ｅ²ＰＲＯＭメモリ・セルは、バイナリ値、すなわち、「０」または「 １」のいずれかを格納していた。格納密度を向上させるために、マルチレベル・ セル・システムについて２つの方式が提唱されている。 第１の方式では、多数の異なるサイズの制御ゲートを有 する大型二重多結晶シリコン・セル(double-polysilicon cell)を利用して、セ ルの結合キャパシタンス比を変えることによりセルにマルチレベル値をプログラ ミングすることを可能にすることが提唱されている。しかし、このマルチレベル 方式では、非常に大きなセルを必要とし、そのため全体的には高密度化の効果が ないという欠点がある。 第２の方式では、多数の短いプログラミング・バーストを利用して異なる値を 標準的なフラッシュＥＥＰＲＯＭにプログラムし、これら多数のバーストがセル の閾値電圧、すなわち、プログラムすべき値を制御することが提唱されており、 このとき複雑な多重基準レベル比較器をセンス・アンプとして利用しなければな らない。しかし、このマルチレベル方式では、セル自体は小さいかもしれないが 、複雑なセンスアンプを必要とし、多くの正確な電圧レベルが必要になるという 欠点がある。 発明の概要 本発明の第１の態様に従って、請求項１で請求されるような電気的プログラマ ブル・メモリが提供される。 本発明の第２の態様に従って、請求項７で請求されるような、電気的プログラ マブル・メモリをプログラミングする方法が提供される。 本発明の第３の態様に従って、請求項８で請求されるような、電気的プログラ マブル・メモリを読み出す方法が提供される。 図面の簡単な説明 本発明の好適な実施例による一つのＥ²ＰＲＯＭについて、添付の図面を参照 して以下で一例としてのみ説明し、ここで： 第１図は、本発明において用いられるＥ²ＰＲＯＭセルの概略回路図である。 第２図は、第１図のセルの一部の断面図である。 第３図は、本発明において用いられ、かつ静的な反復検出方式を利用してプロ グラムされたセル・データを読み出すための追加回路を内蔵するＥ²ＰＲＯＭセ ルの概略回路図である。 第４図は、本発明において用いられ、かつ動的な検出方式を利用してプログラ ムされたセル・データを読み出すための追加回路を内蔵するＥ²ＰＲＯＭセルの 概略回路図である。 好適な実施例の詳細な説明 まず第１図を参照して、一般的な標準のＥ²ＰＲＯＭセル・ アレイにおいて、Ｅ²ＰＲＯＭセル１０は、電荷蓄積領域としてフローティング ・ゲートを有するＦＥＴＭＯＳ（fieldeffect transistor metal-oxide-semicon ductor)二重多結晶シリコン構造１２を含む。このアレイにおいてセルを個別に アドレス指定できるようにするためには、セルはアドレス指定用ＦＥＴＭＯＳト ランジスタ１４も含む。トランジスタ１２のソース電極は、「アレイ・グランド 」ノードＡＧに接続され、トランジスタ１２のゲート電極は、「制御ゲート」ノ ードＣＧに接続される。トランジスタ１２のドレイン電極は、トランジスタ１４ のソース電極に接続される。トランジスタ１４のドレイン電極は、「ビット・ラ イン」ノードＢＬに接続され、トランジスタ１４のゲート電極は、「ワード／行 ライン」ノードＷＬに接続される。 ここで特に第２図を参照して、トランジスタ１２は、ｐ−型シリコンの基板領 域１２．１と、ｎ＋型シリコンのドレイン領域１２．２およびソース領域１２． ３とを有する。また、トランジスタ１２は、第２多結晶シリコン材料の制御ゲー ト１２．５の上に載せる第１多結晶シリコン材料のフローティング・ゲート１２ ．４を有する。多結晶シリコンゲート１２．４，１２．５は、約１０ｎｍの厚さ を有する薄い酸化層１２．６によって基板から分離される。 トランジスタ１２のフローティング・ゲート１２．４上の電荷の極性は、トラ ンジスタとしてのＥ²ＰＲＯＭの動作モード、すなわち、エンハンスメント・モ ードまたは空乏 モードを決定する。フローティング・ゲート上の電荷は、ファウラ・ノルトハイ ム（ＦＮ）トンネル効果という量子力学的プロセスにより、薄い酸化層１２．６ を介してゲートと電子をやり取りすることによって制御される。しかし、このプ ロセスは、このトンネル効果を発生するために、Ｖ_pp（代表的に１５Ｖ以上）と 呼ばれる比較的高い電圧を必要とする。 このようなＥ²ＰＲＯＭセルのプログラミングは、本来自己制限的である。プ ログラミング中に、Ｖ_PP（＞１５Ｖ）がＢＬノードおよびＷＬノードに乗せられ 、Ｖ_PPより若干低い電圧がＣＧノードに印加される（例えば、Ｖ_SS−一般に０Ｖ ，あるいはＶ_DD−一般に５．５Ｖ〜２．７Ｖ，もしくはさらに低い）。電子はフ ローティング・ゲートから引き出され、フローティング・ゲートを正に帯電させ る、すなわち、負の閾値にする。プログラミング・イベント中に、電子はフロー ティング・ゲートから無限に引き出されることはなく、セル自体によって制限さ れる。フローティング・ゲートがより正に帯電されると（電子がなくなると）、 Ｖ_GS（フローティング・ゲートとソース間の電圧）がＮＭＯＳ閾値電圧（〜０． ７Ｖ）よりも大きくなる状況が生じる。この状態では、セルは「オン」トランジ スタとして機能し、導通する。これにより、Ｖ_PPでＢＬノードから電流が流れ、 そのためノードＢＬの電圧を、ＦＮトンネル効果に必要なレベル以下に低減し、 それによりプログラミングをオフに する。 ここで第３図および第４図を参照して、本発明を内蔵するＥ²ＰＲＯＭセル２ ０，３０は、この自己制限機構を利用して、異なる電圧レベルをフローティング ・ゲートにプログラムする。任意の所望の数の異なるレベルを選ぶことができる が、この例では簡単にするために、セル１０が蓄積できる異なるレベルの数は４ とする、すなわち、セル２０，３０はデータ値「０」，「１」，「２」および「 ３」に対応する固有のレベルを格納できる。従って、この例では、セル２０，３ ０のそれぞれは４つの異なる閾値を有する。 ここで特に第３図を参照して、マルチレベルＥ²ＰＲＯＭセル２０は、上記の 従来のセル１０と同様である。セル２０は、電荷蓄積用の二重多結晶シリコン・ フローティング・ゲートＦＥＴＭＯＳトランジスタ２２（セル１０のトランジス タ１２と同様）と、アドレス指定用のＦＥＴＭＯＳトランジスタ２４（セル１０ のトランジスタ１４と同様）とを有する。さらに、以下で説明するように、セル ２０は、選択可能なマルチレベル値の基準電圧を電荷蓄積用トランジスタ２２の ノードＡＧに印加するための選択可能な基準電圧源２６を有する。 セル２０は、以下のようにしてマルチレベル値にプログラムされる。 データ状態「３」の閾値電圧は、最も正となる（すなわち負のフローティング ・ゲートとなる）ように選択される。 これは、消去されたセルに対応する（Ｖ_PPをノードＣＧ，ＷＬに乗せ、Ｖ_SSをノ ードＡＧ，ＢＬに乗せることによって消去される）。データ状態「０」は、デー タ状態「３」の閾値電圧よりも低い閾値電圧を有するプログラム済みセルに対応 し、データ状態「１」および「２」の閾値電圧は、データ状態「３」と「０」の 閾値電圧の間であり、データ状態「０」の閾値電圧はデータ状態「１」の閾値電 圧よりも小さく、データ状態「１」の閾値電圧はデータ状態「２」の閾値電圧よ りも小さく、データ状態「２」の閾値電圧はデータ状態「３」の閾値電圧よりも 小さい。これは、プログラミング中にＡＧノード上の電圧Ｖ_MLを変えることによ って達成される。例えば、「０」状態をプログラムする場合、１０ＶのＡＧノー ド電圧が用いられ、これによりセルは高いフローティング・ゲート電圧（１０Ｖ ）までプログラムされる。「１」状態はＡＧノードの７Ｖを利用し、「２」状態 はＡＧノードの３Ｖを利用する。なお、異なる閾値間の広い帯域は、異なるデー タ状態間で広い余裕を与えることが理解される。 セル２０のプログラミングは上記の自己制限効果に依存するので、所望の電圧 がＡＧノードに印加されると、所望のマルチレベル値でセルをプログラミングす ることはプログラミング時間Ｔ_Pに関係なく行われる（ただし、もちろんプログ ラミング時間Ｔ_Pはプログラム済み値が所望のレベルで安定させるために十分で あるものとする）ことが理解さ れる。 また、選択可能な基準電圧源２６の詳細な構造は本発明にとって重要ではなく 、ノードＡＧに印加するために所望の電圧レベルを生成するための特定の基準電 圧源を決定することは一般的な集積回路設計者の通常の技術範囲内であることが 理解される。 本例では、マルチレベルＥ²ＰＲＯＭセル２０の検出／読み出しは２段階から なり、第１段階では、検出すべき閾値よりも１ボルト高くまでＢＬノードをプリ チャージし、第２段階では、Ｖ_DDをＷＬノードに印加し、Ｖ_SSをＣＧノードに印 加することによって、セルをオープンにする。 ２つの異なる検出方式、すなわち、静的な検出方式と動的な検出方式、が考え られるが、双方とも同じ原理を利用する。両方の方式は、読み出しサイクル中に ＡＧノードに、変化する電圧を乗せ、セルにおける電流を検出して、フローティ ング・ゲート上の電圧を判定する。 両方の方式において、ＢＬノード上の電圧は一定に維持してもよく、あるいは ＡＧノード上の変化する電圧（例えば、ＡＧノードに印加される電圧に等しい電 圧、もしくはこの電圧よりも１Ｖ上または下の電圧）を追跡するようにしてもよ い。 まず第３図を参照して、データ状態「１」にプログラムされた（すなわち、上 記の例では、ＡＧノード上の７Ｖでプログラムされた）セル２０について考える 。静的な検出 方式では、反復的検出方法が実行される。 最初に、３ＶがＡＧノードに乗せられ、ＢＬノードが４Ｖにプリチャージされ る。Ｖ_GS＞Ｖ_TNなので、セルは導通し、プリチャージされたＢＬノードは放電さ れる。センス・アンプ２８はこの電流を監視・検出し、セル２０にプログラムさ れた可能な値として「２」の値が加重データ・ラッチ(weighted data latch)２ ９に格納される。 次に、この手順はＡＧ＝７Ｖで繰り返され、これにより電流が生じ（Ｖ_GS＞Ｖ_TN なので）、そのためセル２０にプログラムされた可能な値として「１」の値が データ・ラッチ２９に格納される。次に、この手順はＡＧ＝１０Ｖで繰り返され るが、ここでＶ_GS＜Ｖ_TNなので、電流は流れない。そのため、反復検出の各段階 におけるセンス・アンプ出力を考慮して、セルは「１」の値でプログラムされた と判断される。 「３」データ状態（すなわち、消去）については、消去済みセルでは電流は決 して流れないので、最初のＡＧ＝３Ｖの検出のみでよい。「０」データ状態につ いては、ＡＧ＝３Ｖ，７Ｖ，１０Ｖで電流が流れる。 ここで第４図を参照して、マルチレベルＥ²ＰＲＯＭセル３０は上記のマルチ レベルＥ²ＰＲＯＭセル２０と同様である。セル３０は、電荷蓄積用の二重多結 晶シリコン・フローティング・ゲートＦＥＴＭＯＳトランジスタ３２（セル２０ のトランジスタ２２と同様）と、アドレス指定用のＦ ＥＴＭＯＳトランジスタ３４（セル２０のトランジスタ２４と同様）と、選択可 能なマルチレベル値の基準電圧を電荷蓄積用トランジスタ３２のノードＡＧに印 加するための選択可能な基準電圧源３６（セル２０の選択可能な基準電圧源２６ と同様）とを有する。 ただし、マルチレベルＥ²ＰＲＯＭセル３０では、第３図のマルチレベルＥ²Ｐ ＲＯＭセル２０について説明した静的な反復検出方式は動的になっている。マル チレベルＥ²ＰＲＯＭセル３０は、プログラム済みの電荷蓄積用トランジスタ３ ２のＡＧノードにランプ電圧を印加するためのランプ電圧発生器(ramp voltage generator)３８と、セルにおける電流を検出するためのセンス・アンプ３９とを 含む。 マルチレベルＥ²ＰＲＯＭセル３０における動的な検出は次のようにして行わ れる。 ＷＬノードはオープンになり、ランプ電圧発生器３８は、３Ｖから１０Ｖにラ ンプする電圧を、ＡＧノードに印加し、電流がセルに流れるのを待つ。電圧がラ ンプアップすると、センス・アンプ３９は、電流が生じるときにこの電流を監視 ・検出する。電流が検出されると、印加されたＡＧ電圧のレベルが測定される。 これは、セルがプログラムされたときの閾値、ひいてはセルのデータ状態に対応 する。 なお、上記の２つの異なる検出方式のそれぞれは固有の長所および短所を有す る。第３図で説明したような静的な反復検出方式では、単純なセンス・アンプ２ ８しか必要と しないが、データ状態を判定するために３つの読み出しサイクルが必要となるの で、高速なクロックを必要とする。第４図で説明したような動的な検出方式はよ り高速であるが、より複雑なセンス・アンプ３９を必要とする。 また、上記の選択可能な電圧発生器１８の場合と同様に、センス・アンプ２８ ，ランプ電圧発生器３８およびセンス・アンプ３９の詳細な構造は本発明にとっ て重要ではなく、上記のごとく実施するためにこれらの通常の機能について特定 の構造を決定することは一般的な集積回路設計者の通常の技術範囲内であること が理解される。 従って、本発明は、非常に正確な基準電圧や複雑なアナログ回路を必要とせず に、ＥＥＰＲＯＭセル密度を大幅に向上できることが理解される。 また、本発明は可変セル閾値（すなわち、データ状態）を判定するために堅牢 な自己制限的Ｅ²ＰＲＯＭプログラミング機構を利用するので、密なセル閾値分 散および再現性のある性能を部品の書き込み／消去の耐久寿命を通じて本質的に 提供することが理解される。 もちろん、上記の例ではマルチレベルＥ²ＰＲＯＭセルについて説明したが、 本発明はＥ²ＰＲＯＭセルに制限されず、電荷移動機構としてファウラ・ノルト ハイム（ＦＮ）トンネル効果を利用する、「フラッシュ」メモリなどの任意の電 気的プログラマブル・メモリに適用可能である。

Claims (1)

1. 【特許請求の範囲】 １．電気的プログラマブル・メモリであって： ドレイン電極と、 ソース電極と、 を有するフローティング・ゲートＦＥＴセル； 前記ドレイン電極およびソース電極のうちの一方に、第１電圧をプログラミン グ時間の間、印加する手段； 前記ドレイン電極およびソース電極のうちの他方に、第２電圧を前記プログラ ミング時間の間、印加する手段であって、前記第２電圧は、前記フローティング ・ゲート上に発生される電荷の量を判定するために、２つ以上のレベル間で可変 であり、それによって、前記プログラミング時間に実質的に関係なく前記セルに プログラムされるマルチレベル値を判定するようにする、ところの手段； によって構成されることを特徴とする電気的プログラマブル・メモリ。 ２．前記ＦＥＴの前記フローティング・ゲートとそれ以外の部分との間に配置さ れた薄い絶縁層をさらに含んで構成される、 ことを特徴とする請求項１記載の電気的プログラマブル・メモリ。 ３．前記フローティング・ゲートは、多結晶シリコン材料からなることを特徴と する請求項１記載の電気的プログラ マブル・メモリ。 ４．前記ドレイン電極およびソース電極のうちの前記一方は、ドレイン電極であ る、 ことを特徴とする請求項１記載の電気的プログラマブル・メモリ。 ５．前記ドレイン電極およびソース電極のうちの前記他方は、ソース電極である 、 ことを特徴とする請求項１記載の電気的プログラマブル・メモリ。 ６．前記メモリは、電気的に消去可能な読み出し専用メモリ（Ｅ²ＰＲＯＭ）で ある、 ことを特徴とする請求項１記載の電気的プログラマブル・メモリ。 ７．ドレイン電極と、ソース電極と、を有するフローティング・ゲートＦＥＴセ ルから成る電気的プログラマブル・メモリをプログラムする方法であって： 前記ドレイン電極およびソース電極のうちの一方に、第１電圧をプログラミン グ時間の間、印加する段階；および 前記ドレイン電極およびソース電極のうちの他方に、第２電圧を前記プログラ ミング時間の間、印加する段階であって、当該第２電圧は、前記フローティング ・ゲート上で発生される電荷の量を判定するために、２つ以上のレベル間で可変 であり、前記プログラミング時間に実質的に関 係なく前記セルにプログラムされるマルチレベル値を判定する、ところの段階； によって構成されることを特徴とする方法。 ８．ドレイン電極と、ソース電極と、を有するフローティング・ゲートＦＥＴセ ルから成る電気的プログラマブル・メモリを読み出す方法であって： 前記ドレイン電極およびソース電極のうちの一方に、第３電圧を印加する段階 ； 前記ドレイン電極およびソース電極のうちの他方に、第４の変化する電圧を印 加する段階；および 前記セルにプログラムされたマルチレベル値を判定するために前記セルにおけ る電流を検出する段階； によって構成されることを特徴とする方法。 ９．第４の変化する電圧を印加する前記段階は、所定の閾値よりも大きい電流が セルに生じるまでランプ電圧を印加する段階からなる、 ことを特徴とする請求項８記載の方法。 １０．第４の変化する電圧を印加する前記段階は、多重レベルを有する電圧を順 次印加し、各順次レベルにおいてセルにおける電流が所定の閾値よりも大きいか どうかを、前記セルにプログラムされたマルチレベル値が判定できるまで検出す る段階からなる、 ことを特徴とする請求項８記載の方法。