TWI679647B - 抹除方法 - Google Patents
抹除方法 Download PDFInfo
- Publication number
- TWI679647B TWI679647B TW108102650A TW108102650A TWI679647B TW I679647 B TWI679647 B TW I679647B TW 108102650 A TW108102650 A TW 108102650A TW 108102650 A TW108102650 A TW 108102650A TW I679647 B TWI679647 B TW I679647B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory cells
- soft
- procedure
- erasing
- item
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
一種抹除方法,適於半導體記憶體裝置,包括對半導體記憶體裝置執行預程式化程序,對半導體記憶體裝置執行抹除程序,對半導體記憶體裝置的多個記憶胞執行過抹除驗證程序,並偵測該些記憶胞的總消耗電流,依據總消耗電流決定執行軟程式化程序的記憶胞數量,以及基於記憶胞數量在該些記憶胞中進行軟程式化程序。
Description
本發明是有關於一種半導體記憶體裝置的操作方法,且特別是有關於一種適於半導體記憶體裝置的抹除方法。
一般來說,於半導體記憶體中執行抹除程式時,先選擇欲執行的記憶胞陣列區域,接著會依序執行預程式化(Pre Program)程序、抹除(Pure Erase)程序、抹除驗證程序(Erase verify)、過抹除驗證程序(Over-Erase verify)、軟程式化(Soft Program)程序以及更新(Refresh)。若抹除驗證程序驗證有至少一記憶胞尚未被抹除成功,則再次執行抹除程序;倘若所有記憶胞均已被抹除成功,則針對所有記憶胞進行過抹除驗證程序找出過抹除的記憶胞並且針對過抹除的所有記憶胞執行軟程式化程序,並驗證是否所有的記憶胞均已軟程式化成功。倘若有至少一記憶胞尚未被軟程式化成功,則再次執行軟程式化程序;倘若所有記憶胞均已被軟程式化成功,則針對所有未選擇到執行抹除程序的記憶胞進行更新(Refresh),當所有記憶胞均已更新完成,則結束抹除程式。
執行預程式化程序以及抹除程序所耗費的時間非常短,但執行軟程式化程序所耗費的時間會因記憶體晶片的額定供應電壓而有所差異。一般來說,若記憶體晶片的額定供應電壓越小時,則執行軟程式化程序所消耗的時間會越長。
另一方面,溫度也會對軟程式化程序有影響。例如,於室溫操作下,記憶體晶片執行軟程式化程序所花費的時間約為100~200ms,然而於低溫操作下(例如:-25℃),記憶體晶片執行軟程式化程序所花費的時間則會增加到900~950ms,這是由於溫度下降使得電荷泵的輸出電壓下降進而造成記憶胞的汲極端電壓下降的緣故。電荷泵的輸出電壓下降的原因是來自於執行軟程式化程序的記憶胞以及未執行軟程式化程序的記憶胞所產生的漏電流,在低溫時,產生的漏電流更鉅。如此一來,軟程式化程序所消耗的時間增加,大大降低了軟程式化程序的效率。
針對軟程式化程序效率降低的問題,一般的解決方法是加強電荷泵的能力。電荷泵的能力與泵電路的主動區域相關,若要加強,相對地也會擴大泵電路的主動區域,使得記憶體晶片的尺寸也會變大。這對於目前電子元件的尺寸微小化的趨勢下是一個考驗。
另一軟程式化程序效率降低的解決方法是以採用新的程式化或是軟程式化演算法來節省時間。其中一種作法是降低消耗的電流,作法上是使用大的負偏壓於未執行驗證程序的字元線,或是降低每次執行軟程式化程序的記憶胞數量。然而,這兩種作法都必須預先進行設定,並沒有辦法保證能夠提升軟程式化程序效率並減少軟程式化的時間。
本發明提供一種適於半導體記憶體裝置的抹除方法,以提升軟程式化程序的效率並減少軟程式化的時間。
在本發明的一實施例中,上述的抹除方法,適用於半導體記憶體裝置,包括對半導體記憶體裝置執行預程式化程序,對半導體記憶體裝置執行抹除程序,對半導體記憶體裝置的多個記憶胞執行過抹除驗證程序,並偵測該些記憶胞的總消耗電流,依據總消耗電流決定執行軟程式化程序的記憶胞數量,以及基於記憶胞數量在該些記憶胞中進行軟程式化程序。
基於上述,在本發明實施例所提出的抹除方法中,可依據總消耗電流的多寡來決定同時進行軟程式化程序的記憶胞數量,故可節省軟程式化程序的時間。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
一般來說,溫度會對軟程式化程序有所影響。例如,溫度下降使得電荷泵的輸出電壓下降進而造成記憶胞的汲極端電壓下降。電荷泵的輸出電壓下降的原因是來自於執行軟程式化程序的記憶胞以及未執行軟程式化程序的記憶胞所產生的漏電流。如此一來,軟程式化程序所消耗的時間增加,大大降低了軟程式化程序的效率。在對記憶胞執行軟程式化程序時,正在執行軟程式化程序的記憶胞與未執行軟程式化程序的記憶胞都會消耗電流,但正在執行軟程式化程序的記憶胞所消耗的電流是相對較大的。當所消耗的電流愈大時,汲極電荷泵的負擔將愈重,這也是低供應電壓的記憶體晶片在對記憶胞執行軟程式化程序時效率降低的原因。
於本發明的一實施例中,透過偵測所有記憶胞的總消耗電流來決定一次針對多少記憶胞執行軟程式化程序,以提升軟程式化程序效率並減少軟程式化的時間。
請參照圖1,所示之抹除方法適於半導體記憶體裝置,例如可為反或閘快閃記憶體晶片(NOR flash memory chip)。
在步驟11中,對半導體記憶體裝置執行預程式化程序。在步驟12中,對半導體記憶體裝置執行抹除程序並確認所有的記憶胞都通過抹除。在步驟13中,對半導體記憶體裝置的多個記憶胞執行過抹除驗證程序,紀錄未通過過抹除驗證程序的一或多個選中記憶胞並偵測這些記憶胞的總消耗電流。更詳細來說,過抹除驗證程序是在驗證並找出是否有過抹除的記憶胞。將未通過過抹除驗證程序的記憶胞記錄下來,以對這些記憶胞來執行軟程式化程序,並且在驗證的同時,偵測這些記憶胞的總消耗電流。例如,於WL0~WL255的記憶胞陣列中以一次進行8 bits的驗證時,總消耗電流=I
cell×8+I
off×255×8。其中,I
cell代表目前通電正在驗證的記憶胞的消耗電流,I
off代表其他未通電的記憶胞(即,字元線WL0~WL255)的漏電流。
之後,在步驟14中,依據總消耗電流決定執行軟程式化程序的記憶胞數量。在步驟15中,基於記憶胞數量在這些記憶胞中進行軟程式化程序。也就是說,基於決定出的記憶胞數量來導通字元線上對應數量的位元線,藉此進行軟程式化程序。例如,以一次導通一條字元線來執行軟程式程序而言,在決定執行軟程式化程序的記憶胞數量為2之後,於每一次執行軟程式化程序時,導通2條字元線,以此類推。
請參閱圖2,記憶胞陣列2包括256條字元線以及i條位元線。在本實施例中,對記憶胞陣列2執行預程式化程序及抹除程序/抹除驗證程序時,都是針對整個記憶胞陣列,而對記憶胞陣列2執行過抹除驗證程序與軟程式化程序則是一次針對一條字元線上的8位元來執行。
舉例來說,先對字元線WL0與位元線BL0~BL7上的記憶胞執行過抹除驗證程序,並偵測此時的總消耗電流。即,導通字元線WL0以及位元線BL0~BL7。接著,依據總消耗電流決定執行軟程式化程序的記憶胞數量。然後,再基於記憶胞數量導通對應數量的位元線來進行軟程式化程序。
例如,假設依據總消耗電流所決定的記憶胞數量為2時,則在軟程式化程序中會先導通位元線BL0、位元線BL1(即2個記憶胞)來執行軟程式化程序。待字元線WL0上的位元線BL0、位元線BL1完成軟程式化程序後,接著導通位元線BL2、位元線BL3執行軟程式化程序。以此類推,一次導通兩條位元線執行軟程式化程序,直到字元線WL0上的8條位元線完成軟程式化程序。
一旦字元線WL0上的位元線BL0~BL7均完成軟程式化程序之後,則接著對字元線WL1上與位元線BL0~BL7之間的記憶胞執行過抹除驗證程序,並偵測字元線WL1上的這些記憶胞的總消耗電流。依據字元線WL1上的總消耗電流決定執行軟程式化程序的記憶胞數量,基於記憶胞數量導通對應數量的位元線來進行軟程式化程序。以此類推,依序針對每一字元線執行過抹除驗證程序與軟程式化程序,直到字元線WL255上的位元線BL0~BL7均完成軟程式化程序。之後,再針對字元線BL8-BL15來進行過抹除驗證程序以及軟程式化程序。
圖3是本發明的另一實施例。請參照圖2、3,在步驟31中,執行過抹除驗證程序,並偵測總消耗電流。在此,步驟31的動作與步驟13的動作相同或相似,請參照步驟13描述,在此不再贅述。
接著,在步驟32中,將總消耗電流T
total與兩個臨界值(第一臨界值TH1、第二臨界值TH2)進行比對。在此,臨界值與記憶體裝置的製程相關聯。本實施例僅以兩個臨界值為例來進行說明,然,在此並不限制臨界值的數量。
於步驟33中,當總消耗電流T
total大於第一臨界值TH1時,決定記憶胞數量為第一數量。於步驟34中,當總消耗電流T
total小於或等於第一臨界值TH1且大於或等於第二臨界值TH2時,決定記憶胞數量為第二數量;於步驟35中,當總消耗電流T
total小於第二臨界值TH2時,決定記憶胞數量為第三數量。其中第一數量小於第二數量,第二數量小於第三數量。在此,第一數量、第二數量以及第三數量例如為2的冪次方。於本實施例中,第一數量為2,第二數量為4,第三數量為8。
另外,亦可以在執行過抹除驗證程序時,記錄下未通過驗證的選中記憶胞的數量,藉此來決定要導通幾條位元線。例如,倘若選中記憶胞的數量少,則表示耗電量小,可以在進行軟程式化時導通較多位元線。倘若選中記憶胞的數量多,則表示耗電量大,在進行軟程式化時導通較少位元線。
如前所述,一次針對一個字元線來執行過抹除驗證程序與軟程式化程序,每一個字元線的總消耗電流可能不同,因此,每一個字元線所決定執行軟程式化程序的記憶胞數量也會不同。
值得一提的是,由於執行過抹除驗證程序與軟程式化程序,是一次僅針對一個字元線來執行,因此記憶體裝置的記憶胞陣列2中的每一個字元線在執行過抹除驗證程序,均會按照步驟31~35來決定執行軟程式化程序的記憶胞數量(即,每次導通的位元線數量)。一旦對字元線WL0上的8條位元線執行完過抹除驗證程序以及軟程式化程序之後,則接著也同樣對字元線WL1上的8條位元線上的記憶胞執行過抹除驗證程序以及軟程式化程序。以此類推,依序針對每一字元線執行過抹除驗證程序與軟程式化程序,直到字元線WL255上的8條位元線均完成軟程式化程序。之後,再針對下一組位元線(例如位元線BL8~BL15)來進行過抹除驗證程序與軟程式化程序。
當記憶體裝置的記憶胞陣列2上每一字元線的所有記憶胞均已成功軟程式化,則針對記憶體裝置的記憶胞陣列2上的所有記憶胞進行更新。當所有記憶胞均已更新完成,則結束抹除程式。
綜上所述,本發明所揭露之抹除方法是在過抹除驗證程序中驗證哪些記憶胞須執行軟程式化程序,並且利用總消耗電流來決定軟程式化程序中所需導通的位元線數量。倘若總消耗電流是相對大的,則一次導通較少位元線(例如:2個)來執行軟程式化程序;反之,若總消耗電流是相對小的,則一次導通較多位元線(例如:8個)來執行軟程式化程序。據此,若視消耗的電流來調整執行軟程式化程序的記憶胞數量,便能有效地平衡汲極電荷泵的負擔,有效提升低供應電壓的記憶體晶片在對記憶胞執行軟程式化程序時的效率。如此一來,可提升軟程式化程序效率並減少軟程式化的時間。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
11~15‧‧‧記憶體裝置的抹除方法的步驟
2‧‧‧記憶胞陣列
31~35‧‧‧記憶體裝置的抹除方法的步驟
BL0~BLi‧‧‧位元線
WL0~WL255‧‧‧字元線
2‧‧‧記憶胞陣列
31~35‧‧‧記憶體裝置的抹除方法的步驟
BL0~BLi‧‧‧位元線
WL0~WL255‧‧‧字元線
圖1是本發明實施例所繪示的流程圖。
圖2是本發明實施例所繪示的記憶胞陣列的示意圖。
圖3是本發明實施例所繪示的抹除方法的另一流程圖。
圖2是本發明實施例所繪示的記憶胞陣列的示意圖。
圖3是本發明實施例所繪示的抹除方法的另一流程圖。
Claims (9)
- 一種抹除方法,適用於一半導體記憶體裝置,包括:對該半導體記憶體裝置執行一預程式化程序;對該半導體記憶體裝置執行一抹除程序;對該半導體記憶體裝置的多個記憶胞執行一過抹除驗證程序,並偵測該些記憶胞的一總消耗電流;依據該總消耗電流決定執行一軟程式化程序的一記憶胞數量;以及基於該記憶胞數量在該些記憶胞中進行該軟程式化程序。
- 如申請專利範圍第1項所述的抹除方法,其中在對該些記憶胞執行該過抹除驗證程序的步驟之後,更包括:記錄未通過該過抹除驗證程序的一或多個選中記憶胞。
- 如申請專利範圍第1項所述的抹除方法,其中依據該總消耗電流決定執行該軟程式化程序的該記憶胞數量的步驟包括:將該總消耗電流與多個臨界值進行比對,以決定執行該軟程式化程序的該記憶胞數量。
- 如申請專利範圍第3項所述的抹除方法,其中該些臨界值包括一第一臨界值以及一第二臨界值;當該總消耗電流大於該第一臨界值時,決定該記憶胞數量為一第一數量;當該總消耗電流小於或等於該第一臨界值且大於或等於該第二臨界值時,決定該記憶胞數量為一第二數量;以及當該總消耗電流小於該第二臨界值時,決定該記憶胞數量為一第三數量;其中該第一數量小於該第二數量,該第二數量小於該第三數量。
- 如申請專利範圍第4項所述的抹除方法,其中該第一數量、該第二數量以及該第三數量均為2的冪次方。
- 如申請專利範圍第1項所述的抹除方法,其中基於該記憶胞數量在該些記憶胞中進行該軟程式化程序的步驟包括:基於該記憶胞數量導通對應數量的位元線來進行該軟程式化程序。
- 如申請專利範圍第1項所述的抹除方法,更包括:一次針對一個字元線來執行該過抹除驗證程序與該軟程式化程序。
- 如申請專利範圍第1項所述的抹除方法,其中該半導體記憶體裝置為反或閘快閃記憶體晶片。
- 如申請專利範圍第1項所述的抹除方法,其中該總消耗電流包括一字元線的漏電流總和。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108102650A TWI679647B (zh) | 2019-01-24 | 2019-01-24 | 抹除方法 |
US16/684,591 US10878916B2 (en) | 2019-01-24 | 2019-11-15 | Erasing method |
CN201911135671.8A CN111477259B (zh) | 2019-01-24 | 2019-11-19 | 抹除方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108102650A TWI679647B (zh) | 2019-01-24 | 2019-01-24 | 抹除方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI679647B true TWI679647B (zh) | 2019-12-11 |
TW202029204A TW202029204A (zh) | 2020-08-01 |
Family
ID=69582196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108102650A TWI679647B (zh) | 2019-01-24 | 2019-01-24 | 抹除方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10878916B2 (zh) |
CN (1) | CN111477259B (zh) |
TW (1) | TWI679647B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997044791A1 (en) * | 1996-05-22 | 1997-11-27 | Macronix International Co., Ltd. | Flash memory erase with controlled band-to-band tunneling current |
US6587903B2 (en) * | 1998-02-27 | 2003-07-01 | Micron Technology, Inc. | Soft programming for recovery of overerasure |
TW200623129A (en) * | 2004-12-21 | 2006-07-01 | Winbond Electronics Corp | Method for erasing and soft-programming nonvolatile memory elements |
US20100226178A1 (en) * | 2009-03-05 | 2010-09-09 | Infineon Technologies Ag | Apparatus and methods for correcting over-erased flash memory cells |
US20110051524A1 (en) * | 2009-08-25 | 2011-03-03 | Aplus Flash Technology, Inc. | Method and apparatus for operation of a NAND-like dual charge retaining transistor NOR flash memory device |
TW201514998A (zh) * | 2013-10-14 | 2015-04-16 | Elite Semiconductor Esmt | 記憶體裝置及使用非揮發性記憶體元件對系統進行開機之方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5428578A (en) * | 1993-08-12 | 1995-06-27 | Texas Instruments Incorporated | Biasing circuit and method to achieve compaction and self-limiting erase in flash EEPROMs |
US5912845A (en) * | 1997-09-10 | 1999-06-15 | Macronix International Co., Ltd. | Method and circuit for substrate current induced hot e- injection (SCIHE) approach for VT convergence at low VCC voltage |
US6496417B1 (en) | 1999-06-08 | 2002-12-17 | Macronix International Co., Ltd. | Method and integrated circuit for bit line soft programming (BLISP) |
US7155164B1 (en) * | 2004-06-03 | 2006-12-26 | Marvell International Ltd. | Method and apparatus for performing transmit pre-emphasis |
US7355903B2 (en) * | 2005-07-15 | 2008-04-08 | Macronix International Co., Ltd. | Semiconductor device including memory cells and current limiter |
JP2007073093A (ja) * | 2005-09-05 | 2007-03-22 | Sharp Corp | 半導体記憶装置の読み出し回路 |
KR100725373B1 (ko) * | 2006-01-20 | 2007-06-07 | 삼성전자주식회사 | 플래쉬 메모리 장치 |
US7403430B2 (en) * | 2006-02-16 | 2008-07-22 | Macronix International Co., Ltd. | Erase operation for use in non-volatile memory |
US7554856B2 (en) * | 2006-10-06 | 2009-06-30 | Qimonda Flash Gmbh & Co. Kg | Memory cell |
US7764544B2 (en) * | 2008-11-25 | 2010-07-27 | Sandisk Corporation | All-bit-line erase verify and soft program verify |
US8327062B2 (en) * | 2008-12-09 | 2012-12-04 | Infineon Technologies Ag | Memory circuit and method for programming in parallel a number of bits within data blocks |
US8315079B2 (en) * | 2010-10-07 | 2012-11-20 | Crossbar, Inc. | Circuit for concurrent read operation and method therefor |
-
2019
- 2019-01-24 TW TW108102650A patent/TWI679647B/zh active
- 2019-11-15 US US16/684,591 patent/US10878916B2/en active Active
- 2019-11-19 CN CN201911135671.8A patent/CN111477259B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997044791A1 (en) * | 1996-05-22 | 1997-11-27 | Macronix International Co., Ltd. | Flash memory erase with controlled band-to-band tunneling current |
US6587903B2 (en) * | 1998-02-27 | 2003-07-01 | Micron Technology, Inc. | Soft programming for recovery of overerasure |
TW200623129A (en) * | 2004-12-21 | 2006-07-01 | Winbond Electronics Corp | Method for erasing and soft-programming nonvolatile memory elements |
US20100226178A1 (en) * | 2009-03-05 | 2010-09-09 | Infineon Technologies Ag | Apparatus and methods for correcting over-erased flash memory cells |
US20110051524A1 (en) * | 2009-08-25 | 2011-03-03 | Aplus Flash Technology, Inc. | Method and apparatus for operation of a NAND-like dual charge retaining transistor NOR flash memory device |
TW201514998A (zh) * | 2013-10-14 | 2015-04-16 | Elite Semiconductor Esmt | 記憶體裝置及使用非揮發性記憶體元件對系統進行開機之方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202029204A (zh) | 2020-08-01 |
US10878916B2 (en) | 2020-12-29 |
CN111477259A (zh) | 2020-07-31 |
US20200243143A1 (en) | 2020-07-30 |
CN111477259B (zh) | 2022-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9330784B2 (en) | Dynamic window to improve NAND endurance | |
TWI642058B (zh) | 半導體儲存裝置 | |
JP6081878B2 (ja) | 不揮発性メモリに関する保持ロジック | |
US8737129B2 (en) | Nonvolatile memory device and read method thereof | |
US7924610B2 (en) | Method for conducting over-erase correction | |
TWI285373B (en) | Nonvolatile semiconductor memory device which erases data in units of one block including a number of memory cells, and data erasing method of the nonvolatile semiconductor memory device | |
JP2002025283A (ja) | フラッシュメモリ素子の消去方法 | |
JP4593159B2 (ja) | 半導体装置 | |
JP3653248B2 (ja) | 外部トリガーによるリーク検出及び修復方法 | |
JP2000228094A (ja) | 不揮発性半導体記憶装置 | |
US20080285368A1 (en) | Method for nrom array word line retry erasing and threshold voltage recovering | |
TWI627631B (zh) | 記憶胞的操作方法及其應用 | |
JP2002251887A (ja) | フローティングゲートを利用した半導体不揮発性メモリ | |
KR20120006936A (ko) | 비휘발성 메모리 블록의 소프트 프로그램 | |
JP2004014086A (ja) | 不揮発性半導体記憶装置及びその消去方法 | |
JP2009134848A (ja) | 揮発性メモリ素子の消去方法 | |
TWI533303B (zh) | Nonvolatile memory and memory systems | |
US8462554B2 (en) | Over-erase verification and repair methods for flash memory | |
CN109872759B (zh) | 一种存储器擦除方法及装置 | |
WO2024032560A1 (zh) | 用于过擦除修复的方法和存储装置 | |
TWI679647B (zh) | 抹除方法 | |
TWI582775B (zh) | 記憶體裝置與其操作方法 | |
CN101174472A (zh) | 缺陷存储单元的筛选方法 | |
TWI658471B (zh) | 快閃記憶體儲存裝置及其操作方法 | |
CN113470730A (zh) | 一种提升Nor Flash存储器存储性能的方法及装置 |