KR20050040863A - 시트형 커넥터 및 그 제조 방법 및 그 응용 - Google Patents

시트형 커넥터 및 그 제조 방법 및 그 응용 Download PDF

Info

Publication number
KR20050040863A
KR20050040863A KR1020047018241A KR20047018241A KR20050040863A KR 20050040863 A KR20050040863 A KR 20050040863A KR 1020047018241 A KR1020047018241 A KR 1020047018241A KR 20047018241 A KR20047018241 A KR 20047018241A KR 20050040863 A KR20050040863 A KR 20050040863A
Authority
KR
South Korea
Prior art keywords
sheet
electrode
insulating sheet
metal layer
side metal
Prior art date
Application number
KR1020047018241A
Other languages
English (en)
Other versions
KR100595787B1 (ko
Inventor
사또가쯔미
이노우에가즈오
Original Assignee
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이에스알 가부시끼가이샤 filed Critical 제이에스알 가부시끼가이샤
Publication of KR20050040863A publication Critical patent/KR20050040863A/ko
Application granted granted Critical
Publication of KR100595787B1 publication Critical patent/KR100595787B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/523—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures by an interconnection through aligned holes in the boards or multilayer board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Non-Insulated Conductors (AREA)
  • Connecting Device With Holders (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Adhesive Tapes (AREA)
  • Professional, Industrial, Or Sporting Protective Garments (AREA)
  • Medicinal Preparation (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Saccharide Compounds (AREA)
  • Multi-Conductor Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

직경이 작은 표면 전극부를 갖는 전극 구조체를 형성하는 것이 가능하고, 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정된 전기적 접속 상태를 확실하게 달성할 수 있고, 게다가 전극 구조체가 절연성 시트로부터 탈락하는 일 없이 높은 내구성을 얻을 수 있는 시트형 커넥터 및 그 제조 방법 및 그 응용이 개시되어 있다. 본 발명의 시트형 커넥터는 절연성 시트와, 이 절연성 시트에 그 두께 방향으로 관통하여 신장하는 복수의 전극 구조체를 갖고, 전극 구조체의 각각은 절연성 시트의 표면으로 노출되고, 상기 표면으로부터 돌출되는 표면 전극부와, 절연성 시트의 이면으로 노출되는 이면 전극부와, 표면 전극부의 기단부로부터 연속해서 절연성 시트를 그 두께 방향으로 관통하여 신장되고 이면 전극부에 연결된 단락부와, 표면 전극부의 기단부 부분으로부터 연속해서 절연성 시트의 표면에 따라서 외측으로 신장하는 보유 지지부로 이루어지는 것이다.

Description

시트형 커넥터 및 그 제조 방법 및 그 응용 {SHEET-FORM CONNECTOR AND PRODUCTION METHOD AND APPLICATION THEREFOR}
본 발명은, 예를 들어 집적 회로 등의 회로의 전기적 검사에 있어서, 상기 회로에 대한 전기적 접속을 행하기 위한 프로우브 장치로서 적합한 시트형 커넥터 및 그 제조 방법 및 그 응용에 관한 것이다.
예를 들어, 다수의 집적 회로가 형성된 웨이퍼나, 반도체 소자 등의 전자 부품 등의 회로 장치의 전기적 검사에 있어서는 피검사 회로 장치의 피검사 전극의 패턴에 대응하는 패턴에 따라서 배치된 검사 전극을 갖는 검사용 프로우브가 이용되고 있다. 이러한 검사용 프로우브로서는, 종래, 핀 또는 블레이드로 이루어지는 검사 전극이 배열되어 이루어지는 것이 사용되고 있다.
그런데, 피검사 회로 장치가 다수의 집적 회로가 형성된 웨이퍼인 경우에 있어서, 상기 웨이퍼를 검사하기 위한 검사용 프로우브를 제작하는 경우에는 매우 다수의 검사 전극을 배열하는 것이 필요해지므로, 상기 검사용 프로우브는 매우 고가인 것이 되고, 또한 피검사 전극의 피치가 작은 경우에는 검사용 프로우브를 제작하는 것 자체가 곤란해진다. 또한, 웨이퍼에는 일반적으로 휘어짐이 생기고 있고, 그 휘어짐의 상태도 제품(웨이퍼)마다 다르기 때문에, 상기 웨이퍼에 있어서의 다수의 피검사 전극에 대해 검사용 프로우브의 검사 전극의 각각을 안정적이고 또한 확실하게 접촉시키는 것은 실제상 곤란하다.
이상과 같은 이유로부터, 최근, 웨이퍼에 형성된 집적 회로를 검사하기 위한 검사용 프로우브로서, 일면에 피검사 전극의 패턴에 대응하는 패턴에 따라서 복수의 검사 전극이 형성된 검사용 회로 기판과, 이 검사용 회로 기판의 일면 상에 배치된 이방 도전성 시트와, 이 이방 도전성 시트 상에 배치된 유연한 절연성 시트에 그 두께 방향으로 관통하여 신장하는 복수의 전극 구조체가 배열되어 이루어지는 시트형 커넥터를 구비하여 이루어지는 것이 제안되어 있다(예를 들어 하기 선행 문헌 1 참조).
도49는 검사용 회로 기판, 이방 도전성 시트 및 시트형 커넥터를 구비하여 이루어지는 종래의 회로 검사용 프로우브의 일예에 있어서의 구성을 도시하는 설명용 단면도이다. 이 회로 검사용 프로우브에 있어서는 일면에 피검사 회로 장치의 피검사 전극의 패턴에 대응하는 패턴에 따라서 형성된 다수의 검사 전극(86)을 갖는 검사용 회로 기판(85)이 설치되고, 이 검사용 회로 기판(85)의 일면 상에 이방 도전성 시트(80)를 거쳐서 시트형 커넥터(90)가 배치되어 있다.
이방 도전성 시트(80)는 두께 방향에만 도전성을 도시하는 것, 또는 두께 방향으로 가압되었을 때에 두께 방향에만 도전성을 도시하는 가압 도전성 도전부를 갖는 것이고, 이러한 이방 도전성 시트로서는 다양한 구조의 것이 알려져 있고, 예를 들어 하기 선행 문헌 2 등에는 금속 입자를 엘라스토머 중에 균일하게 분산하여 얻을 수 있는 이방 도전성 시트(이하, 이를「분산형 이방 도전성 시트」라 함)가 개시되고, 또한 하기 선행 문헌 3 등에는 도전성 자성체 입자를 엘라스토머 중에 불균일하게 분포시킴으로써 두께 방향으로 신장하는 다수의 도전부와, 이들을 서로 절연하는 절연부가 형성되어 이루어지는 이방 도전성 시트(이하, 이를「편재형 이방 도전성 시트」라 함)가 개시되고, 또한 하기 선행 문헌 4 등에는 도전부의 표면과 절연부 사이에 단차가 형성된 편재형 이방 도전성 시트가 개시되어 있다.
시트형 커넥터(90)는, 예를 들어 수지로 이루어지는 유연한 절연성 시트(91)를 갖고, 이 절연성 시트(91)에 그 두께 방향으로 신장하는 복수의 전극 구조체(95)가 피검사 회로 장치의 피검사 전극의 패턴에 대응하는 패턴에 따라서 배치되어 구성되어 있다. 이 전극 구조체(95)의 각각은 절연성 시트(91)의 표면으로 노출되는 돌기형의 표면 전극부(96)와, 절연성 시트(91)의 이면으로 노출되는 판형의 이면 전극부(97)가 절연성 시트(91)를 그 두께 방향으로 관통하여 신장하는 단락부(98)를 거쳐서 일체로 연결되어 구성되어 있다.
이와 같은 시트형 커넥터(90)는 일반적으로 이하와 같이 하여 제조된다.
우선, 도50의 (a)에 도시한 바와 같이 절연성 시트(91)의 일면에 금속층(92)이 형성되어 이루어지는 적층체(90A)를 준비하고, 도50의 (b)에 도시한 바와 같이 절연성 시트(91)에 그 두께 방향으로 관통하는 관통 구멍(98H)을 형성한다.
계속해서, 도50의 (c)에 도시한 바와 같이 절연성 시트(91)의 금속층(92) 상에 레지스트막(93)을 형성한 후, 금속층(92)을 공통 전극으로서 전해 도금 처리를 실시함으로써, 절연성 시트(91)의 관통 구멍(98H)의 내부에 금속의 퇴적체가 충전되어 금속층(92)에 일체로 연결된 단락부(98)가 형성되는 동시에, 상기 절연성 시트(91)의 표면에, 단락부(98)에 일체로 연결된 돌기형의 표면 전극부(96)가 형성된다.
그 후, 금속층(92)으로부터 레지스트막(93)을 제거하고, 또한 도50의 (d)에 도시한 바와 같이 표면 전극부(96)를 포함하는 절연성 시트(91)의 표면에 레지스트막(94A)을 형성하는 동시에, 금속층(92) 상에 형성해야 할 이면 전극부의 패턴에 대응하는 패턴에 따라서 레지스트막(94B)을 형성하고, 상기 금속층(92)에 대해 에칭 처리를 실시함으로써, 도50의 (e)에 도시한 바와 같이 금속층(92)에 있어서의 노출되는 부분이 제거되어 이면 전극부(97)가 형성되고, 또 이하 전극 구조체(95)가 형성된다.
그리고, 절연성 시트(91) 및 표면 전극부(96) 상에 형성된 레지스트막(94A)을 제거하는 동시에, 이면 전극부(97) 상에 형성된 레지스트막(94B)을 제거함으로써 시트형 커넥터(90)를 얻을 수 있다.
상기한 검사용 프로우브에 있어서는 피검사 회로 장치, 예를 들어 웨이퍼의 표면에 시트형 커넥터(90)에 있어서의 전극 구조체(95)의 표면 전극부(96)가 상기 웨이퍼의 피검사 전극 상에 위치하도록 배치되고, 이 상태에서 웨이퍼가 검사용 프로우브에 의해 가압됨으로써, 이방 도전성 시트(80)가 시트형 커넥터(90)에 있어서의 전극 구조체(95)의 이면 전극부(97)에 의해 압박되고, 이에 의해 상기 이방 도전성 시트(80)에는 상기 이면 전극부(97)와 검사용 회로 기판(85)의 검사 전극(86) 사이에 그 두께 방향에 도전로가 형성되고, 그 결과, 웨이퍼의 피검사 전극과 검사용 회로 기판(85)의 검사 전극(86)과의 전기적 접속이 달성된다. 그리고, 이 상태에서 상기 웨이퍼에 대해 소요의 전기적 검사가 실행된다.
그리고, 이와 같은 검사용 프로우브에 따르면, 웨이퍼가 검사용 프로우브에 의해 압박되었을 때에 상기 웨이퍼의 휘어짐의 크기에 따라서 이방 도전성 시트가 변형되므로, 웨이퍼에 있어서의 다수의 피검사 전극의 각각에 대해 양호한 전기적 접속을 확실하게 달성할 수 있다.
그러나, 상기한 검사용 프로우브에 있어서는 이하와 같은 문제가 있다.
상기한 시트형 커넥터의 제조 방법에 있어서의 단락부(98) 및 표면 전극부(96)를 형성하는 공정에 있어서는 전해 도금에 의한 도금층이 등방적으로 성장하므로, 도51에 도시한 바와 같이, 얻게 되는 표면 전극부(96)에 있어서는 상기 표면 전극부(96)의 주연으로부터 단락부(98)의 주연까지의 거리(w)는 상기 표면 전극부(96)의 돌출 높이(h)와 동등한 크기가 된다. 따라서, 얻게 되는 표면 전극부(96)의 직경(R)은 돌출 높이(h)의 2배를 넘어 상당히 큰 것이 된다. 그로 인해, 피검사 회로 장치에 있어서의 피검사 전극이 미소하고 매우 작은 피치로 배치되어 이루어지는 것인 경우에는 인접하는 전극 구조체(95) 사이의 이격 거리를 충분히 확보할 수 없고, 그 결과, 얻게 되는 시트형 커넥터에 있어서는 절연성 시트(91)에 의한 유연성을 잃게 되므로, 피검사 회로 장치에 대해 안정된 전기적 접속을 달성하는 것이 곤란해진다.
또한, 전해 도금 처리에 있어서, 금속층(92)의 전면에 대해 전류 밀도 분포가 균일한 전류를 공급하는 것은 실제상 곤란하고, 이 전류 밀도 분포의 불균일성에 의해 절연성 시트(91)의 관통 구멍(98H)마다 도금층의 성장 속도가 다르기 때문에, 형성되는 표면 전극부(96)의 돌출 높이(h)나, 표면 전극부(96)의 주연으로부터 단락부(98)의 주연까지의 거리(w), 즉 직경(R)에 큰 변동이 생긴다. 그리고, 표면 전극부(96)의 돌출 높이(h)에 큰 변동이 있는 경우에는 피검사 회로 장치에 대해 안정된 전기적 접속이 곤란해지고, 한편 표면 전극부(96)의 직경에 큰 변동이 있는 경우에는 인접하는 표면 전극부(96)끼리가 단락될 우려가 있다.
이상에 있어서, 얻게 되는 표면 전극부(96)의 직경을 작게 하는 수단으로서는, 상기 표면 전극부(96)의 돌출 높이(h)를 작게 하는 수단, 단락부(98)의 직경(단면 형상이 원형이 아닌 경우에는 최단의 길이를 나타냄)(r)을 작게 하는, 즉 절연성 시트(91)의 관통 구멍(98H)의 직경을 작게 하는 수단이 고려되지만, 전자의 수단에 의해 얻게 되는 시트형 커넥터에 있어서는 피검사 전극에 대해 안정된 전기적 접속을 확실하게 달성하는 것이 곤란해지고, 한편 후자의 수단에서는 전해 도금 처리에 의해 단락부(98) 및 표면 전극부(96)를 형성하는 것 자체가 곤란해진다.
이와 같은 문제를 해결하기 위해, 하기 선행 문헌 5 및 하기 선행 문헌 6에 있어서, 각각 기단부로부터 선단부를 향해 소경이 되는 테이퍼형의 표면 전극부를 갖는 다수의 전극 구조체가 배치되어 이루어지는 시트형 커넥터가 제안되어 있다.
하기 선행 문헌 5에 기재된 시트형 커넥터는 이하와 같이 하여 제조된다.
도52의 (a)에 도시한 바와 같이, 절연성 시트(91)의 표면에 레지스트막(93A) 및 표면측 금속층(92A)이 이 순서로 형성되고, 상기 절연성 시트(91)의 이면에 이면측 금속층(92B)이 적층되어 이루어지는 적층체(90B)를 준비하고, 도52의 (b)에 도시한 바와 같이 이 적층체(90B)에 있어서의 이면측 금속층(92B), 절연성 시트(91) 및 레지스트막(93A)의 각각에 서로 연통하는 두께 방향으로 신장하는 관통 구멍을 형성함으로써, 상기 적층체(90B)의 이면에 형성해야 할 전극 구조체의 단락부 및 표면 전극부에 적합한 테이퍼형의 형태를 갖는 전극 구조체 형성용 오목부(90K)를 형성한다. 계속해서, 도52의 (c)에 도시한 바와 같이 이 적층체(90B)에 있어서의 표면측 금속층(92A)을 전극으로서 도금 처리함으로써 전극 구조체 형성용 오목부(90K)에 금속을 충전하여 표면 전극부(96) 및 단락부(98)를 형성한다. 그리고, 이 적층체에 있어서의 이면측 금속층에 에칭 처리를 실시하여 그 일부를 제거함으로써, 도52의 (d)에 도시한 바와 같이 이면 전극부(97)를 형성하고, 또 시트형 커넥터를 얻을 수 있다.
또한, 하기 선행 문헌 6에 기재된 시트형 커넥터는 이하와 같이 하여 제조된다.
도53의 (a)에 도시한 바와 같이 형성해야 할 시트형 커넥터에 있어서의 절연성 시트보다 큰 두께를 갖는 절연성 시트재(91A)의 표면에 표면측 금속층(92A)이 형성되고, 상기 절연성 시트재(91A)의 이면에 이면측 금속층(92B)이 적층되어 이루어지는 적층체(90C)를 준비하고, 도53의 (b)에 도시한 바와 같이 이 적층체(90C)에 있어서의 이면측 금속층(92B) 및 절연성 시트재(91A)의 각각에 서로 연통하는 두께 방향으로 신장하는 관통 구멍을 형성함으로써, 상기 적층체(90C)의 이면에 형성해야 할 전극 구조체의 단락부 및 표면 전극부에 적합한 테이퍼형의 형태를 갖는 전극 구조체 형성용 오목부(90K)를 형성한다. 계속해서, 이 적층체(90C)에 있어서의 표면측 금속층(92A)을 전극으로서 도금 처리함으로써, 도53의 (c)에 도시한 바와 같이 전극 구조체 형성용 오목부(90K)에 금속을 충전하여 표면 전극부(96) 및 단락부(98)를 형성한다. 그 후, 이 적층체(90C)에 있어서의 표면측 금속층(92A)을 제거하는 동시에, 절연성 시트재(91A)를 에칭 처리하여 상기 절연성 시트의 표면측 부분을 제거함으로써, 도53의 (d)에 도시한 바와 같이 소요의 두께의 절연성 시트(91)를 형성하는 동시에, 표면 전극부(96)를 노출시킨다. 그리고, 이면측 금속층(92B)을 에칭 처리함으로써 이면 전극부를 형성하고, 또 시트형 커넥터를 얻을 수 있다.
이와 같은 시트형 커넥터에 따르면, 표면 전극부가 테이퍼형이므로, 직경이 작고 돌출 높이가 높은 표면 전극부를 인접하는 전극 구조체의 표면 전극부와의 이격 거리가 충분히 확보된 상태에서 형성할 수 있는 동시에, 상기 전극 구조체의 각각의 표면 전극부는 적층체에 형성된 전극 구조체 형성용 오목부를 캐비티로서 성형되므로, 표면 전극부의 돌출 높이의 변동이 작은 전극 구조체를 얻을 수 있다.
그러나, 이들 시트형 커넥터에 있어서는 전극 구조체에 있어서의 표면 전극부의 직경이 단락부의 직경, 즉 절연성 시트에 형성된 관통 구멍의 직경과 동등하거나 또는 그보다 작은 것이므로, 전극 구조체가 절연성 시트의 이면으로부터 탈락되어 버려 상기 시트형 커넥터를 실제상 사용하는 것은 곤란하다.
선행 문헌 1 : 일본 특허 공개 평7-231019호 공보
선행 문헌 2 : 일본 특허 공개 소51-93393호 공보
선행 문헌 3 : 일본 특허 공개 소53-147772호 공보
선행 문헌 4 : 일본 특허 공개 소61-250906호 공보
선행 문헌 5 : 일본 특허 공개 평11-326378호 공보
선행 문헌 6 : 일본 특허 공개 2002-196018호 공보
도1은 본 발명에 관한 시트형 커넥터의 제1 예에 있어서의 구성을 도시하는 설명용 단면도이다.
도2는 제1 예의 시트형 커넥터의 전극 구조체를 확대하여 도시하는 설명용 단면도이다.
도3은 제1 예의 시트형 커넥터를 제조하기 위한 적층체의 구성을 도시하는 설명용 단면도이다.
도4는 도3에 도시하는 적층체의 양면에 에칭용 레지스트막이 형성된 상태를 도시하는 설명용 단면도이다.
도5는 적층체에 있어서의 이면측 금속층에 관통 구멍이 형성된 상태를 도시하는 설명용 단면도이다.
도6은 적층체에 있어서의 절연성 시트에 관통 구멍이 형성된 상태를 도시하는 설명용 단면도이다.
도7은 적층체에 있어서의 제1 표면측 금속층에 관통 구멍이 형성된 상태를 도시하는 설명용 단면도이다.
도8은 적층체에 있어서의 절연층에 관통 구멍이 형성되고 전극 구조체 형성용 오목부가 형성된 상태를 도시하는 설명용 단면도이다.
도9는 전극 구조체 형성용 오목부가 형성된 적층체의 양면에 도금용 레지스트막이 형성된 상태를 도시하는 설명용 단면도이다.
도10은 전극 구조체 형성용 오목부에 금속이 충전되어 표면 전극부 및 단락부가 형성된 상태를 도시하는 설명용 단면도이다.
도11은 이면 전극부의 표면에 레지스트막이 형성된 상태를 도시하는 설명용 단면도이다.
도12는 이면측 금속층이 제거되어 서로 분리된 복수의 이면 전극부가 형성된 상태를 도시하는 설명용 단면도이다.
도13은 적층체로부터 절연층이 제거된 상태를 도시하는 설명용 단면도이다.
도14는 제1 표면측 금속층 및 표면 전극부의 표면 상에 에칭용 레지스트막이 형성된 상태를 도시하는 설명용 단면도이다.
도15는 제1 표면측 금속층이 에칭 처리되어 보유 지지부가 형성된 상태를 도시하는 설명용 단면도이다.
도16은 본 발명에 관한 시트형 커넥터의 제2 예에 있어서의 구성을 도시하는 설명용 단면도이다.
도17은 제1 예의 시트형 커넥터를 제조하기 위한 적층체를 도시하는 설명용 단면도이다.
도18은 도17에 도시하는 적층체에 있어서의 절연층에 관통 구멍이 형성된 상태를 도시하는 설명용 단면도이다.
도19는 적층체에 있어서의 표면측 금속층에 관통 구멍이 형성된 상태를 도시하는 설명용 단면도이다.
도20은 적층체에 있어서의 절연성 시트에 관통 구멍이 형성되고 전극 구조체 형성용 오목부가 형성된 상태를 도시하는 설명용 단면도이다.
도21은 전극 구조체 형성용 오목부에 금속이 충전되어 표면 전극부용 도체 및 단락부가 형성된 상태를 도시하는 설명용 단면도이다.
도22는 적층체로부터 절연층이 제거된 상태를 도시하는 설명용 단면도이다.
도23은 표면측 금속층 및 표면 전극부용 도체의 표면 상에 에칭용 레지스트막이 형성된 상태를 도시하는 설명용 단면도이다.
도24는 표면측 금속층이 에칭 처리되어 보유 지지부가 형성된 상태를 도시하는 설명용 단면도이다.
도25는 표면 전극부용 도체가 전해 에칭 처리되어 표면 전극부가 형성된 상태를 도시하는 설명용 단면도이다.
도26은 이면측 금속층의 표면에 패터닝된 에칭용 레지스트막이 형성되고, 절연성 시트, 표면 전극 및 보유 지지부의 표면에 에칭용 레지스트막이 형성된 상태를 도시하는 설명용 단면도이다.
도27은 이면측 금속층이 제거되어 이면 전극부가 형성된 상태를 도시하는 설명용 단면도이다.
도28은 본 발명에 관한 시트형 커넥터의 제3 예에 있어서의 구성을 도시하는 설명용 단면도이다.
도29는 제3 예의 시트형 커넥터를 제조하기 위한 적층체의 구성을 도시하는 설명용 단면도이다.
도30은 도29에 도시하는 적층체에 전극 구조체 형성용 오목부를 형성하는 공정을 도시하는 설명용 단면도이다.
도31은 전극 구조체 형성용 오목부가 형성된 적층체의 양면에 도금용 레지스트막이 형성된 상태를 도시하는 설명용 단면도이다.
도32는 전극 구조체 형성용 오목부에 금속이 충전된 상태를 도시하는 설명용 단면도이다.
도33은 제2 표면측 금속층, 이면 전극부 및 표면측 금속층의 각각의 표면 상에 에칭용 레지스트막이 형성된 상태를 도시하는 설명용 단면도이다.
도34는 제2 표면측 금속층이 에칭 처리되어 중앙 부분으로부터 돌출되는 선단부 부분을 갖는 표면 전극부용 도체가 형성된 상태를 도시하는 설명용 단면도이다.
도35는 제1 표면측 금속층 및 표면 전극부용 도체의 표면 상에 에칭용 레지스트막이 형성된 상태를 도시하는 설명용 단면도이다.
도36은 제1 표면측 금속층이 에칭 처리되어 보유 지지부가 형성된 상태를 도시하는 설명용 단면도이다.
도37은 표면 전극부용 도체가 전해 에칭 처리되어 표면 전극부가 형성된 상태를 도시하는 설명용 단면도이다.
도38은 이면 전극부의 표면에 에칭용 레지스트막이 형성되고, 절연성 시트, 표면 전극부 및 보유 지지부의 표면에 에칭용 레지스트막이 형성된 상태를 도시하는 설명용 단면도이다.
도39는 이면측 금속층이 제거되어 서로 분리된 이면 전극부가 형성된 상태를 도시하는 설명용 단면도이다.
도40은 본 발명에 관한 시트형 커넥터의 제4 예에 있어서의 구성을 도시하는 설명용 단면도이다.
도41은 본 발명에 관한 회로 장치의 검사 장치의 일예에 있어서의 구성을 도시하는 설명용 단면도이다.
도42는 도41에 도시하는 검사 장치에 있어서의 회로 검사용 프로우브를 확대하여 도시하는 설명용 단면도이다.
도43은 도42에 도시하는 회로 검사용 프로우브에 있어서의 이방 도전성 커넥터의 평면도이다.
도44는 실시예에서 제작한 시험용 웨이퍼를 도시하는 평면도이다.
도45는 도44에 도시하는 시험용 웨이퍼에 형성된 집적 회로의 피검사 전극 영역의 위치를 도시하는 설명도이다.
도46은 도44에 도시하는 시험용 웨이퍼에 형성된 집적 회로의 피검사 전극의 배치 패턴을 도시하는 설명도이다.
도47은 실시예에서 제작한 이방 도전성 커넥터에 있어서의 프레임판을 도시하는 평면도이다.
도48은 도47에 도시하는 프레임판의 일부를 확대하여 도시하는 설명도이다.
도49는 종래의 회로 검사용 프로우브의 일예에 있어서의 구성을 도시하는 설명용 단면도이다.
도50은 종래의 시트형 커넥터의 제조예를 나타내는 설명용 단면도이다.
도51은 도49에 도시하는 회로 검사용 프로우브에 있어서의 시트형 커넥터를 확대하여 도시하는 설명용 단면도이다.
도52는 종래의 시트형 커넥터의 다른 제조예를 나타내는 설명용 단면도이다.
도53은 종래의 시트형 커넥터의 또 다른 제조예를 나타내는 설명용 단면도이다.
[부호의 설명]
1 : 회로 검사용 프로우브
3 : 가압판
4 : 웨이퍼 적재대
5 : 가열기
6 : 웨이퍼
7 : 피검사 전극
10, 90 : 시트형 커넥터
10A, 10B, 90A, 90B, 90C : 적층체
10K, 90K : 전극 구조체 형성용 오목부
11, 91 : 절연성 시트
11H, 16H, 17H, 19H, 98H : 관통 구멍
12A, 12B, 12C, 12D, 12E, 13, 13A, 13R.13C, 13D, 14A, 14B, 14C, 93, 93A, 94A, 94B : 레지스트막
13K, 14K : 패턴 구멍
15, 95 : 전극 구조체
16, 96 : 표면 전극부
16B : 절연층
16A : 제2 표면측 금속층
16M : 표면 전극부용 도체
17, 97 : 이면 전극부
17A : 이면측 금속층
18, 98 : 단락부
19 : 보유 지지부
19A : 제1 표면측 금속층
19B : 표면측 금속층
20, 85 : 검사용 회로 기판
21, 86 : 검사 전극
30 : 이방 도전성 커넥터
31 : 프레임판
32 : 개구
33 : 공기 유입 구멍
35, 80 : 이방 도전성 시트
36 : 도전부
37 : 절연부
38 : 돌출부
91A : 절연성 시트재
92, 92A, 92B : 금속층
L : 집적 회로
P : 도전성 입자
본 발명은, 이상과 같은 사정을 기초로 하여 이루어진 것이며, 그 제1 목적은, 직경이 작은 표면 전극부를 갖는 전극 구조체를 형성하는 것이 가능하고, 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정된 전기적 접속 상태를 확실하게 달성할 수 있고, 게다가 전극 구조체가 절연성 시트로부터 탈락하는 일이 없어 높은 내구성을 얻을 수 있는 시트형 커넥터를 제공하는 데 있다.
본 발명의 제2 목적은, 직경이 작고 돌출 높이의 변동이 작은 표면 전극부를 갖는 전극 구조체를 형성할 수 있고, 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정된 전기적 접속 상태를 확실하게 달성할 수 있고, 게다가 전극 구조체가 절연성 시트로부터 탈락하는 일이 없어 높은 내구성을 얻을 수 있는 시트형 커넥터를 제조할 수 있는 방법을 제공하는 데 있다.
본 발명의 제3 목적은, 상기한 시트형 커넥터를 구비한 회로 검사용 프로우브를 제공하는 데 있다.
본 발명의 제4 목적은, 상기한 회로 검사용 프로우브를 구비한 회로 장치의 검사 장치를 제공하는 데 있다.
본 발명의 시트형 커넥터는 절연성 시트와, 이 절연성 시트에 그 면방향에 서로 이격하여 배치된 상기 절연성 시트의 두께 방향으로 관통하여 신장하는 복수의 전극 구조체를 갖는 시트형 커넥터이며,
상기 전극 구조체의 각각은 상기 절연성 시트의 표면으로 노출되고, 상기 절연성 시트의 표면으로부터 돌출되는 표면 전극부와, 상기 절연성 시트의 이면으로 노출되는 이면 전극부와, 상기 표면 전극부의 기단부로부터 연속해서 상기 절연성 시트를 그 두께 방향으로 관통하여 신장하고, 상기 이면 전극부에 연결된 단락부와, 상기 표면 전극부의 기단부 부분으로부터 연속해서 상기 절연성 시트의 표면에 따라서 외측으로 신장하는 보유 지지부로 이루어지는 것을 특징으로 한다.
본 발명의 시트형 커넥터에 있어서는, 전극 구조체에 있어서의 표면 전극부는 그 기단부로부터 선단부를 향함에 따라서 소경이 되는 형상의 것이 바람직하다.
또한, 전극 구조체에 있어서의 표면 전극부의 기단부의 직경(R1)에 대한 표면 전극부의 선단부의 직경(R2)의 비(R2/R1)의 값이 0.11 내지 0.55인 것이 바람직하다.
또한, 전극 구조체에 있어서의 표면 전극부의 기단부의 직경(R1)에 대한 표면 전극부의 돌출 높이(h)의 비(h/R1)의 값이 0.2 내지 3인 것이 바람직하다.
또한, 전극 구조체에 있어서의 단락부는 절연성 시트의 이면으로부터 표면을 향함에 따라서 소경이 되는 형상의 것이라도 좋다.
또한, 절연성 시트는 에칭 가능한 고분자 재료로 이루어지는 것이 바람직하고, 특히 폴리이미드로 이루어지는 것이 바람직하다.
본 발명의 시트형 커넥터의 제조 방법은 상기한 시트형 커넥터를 제조하는 방법이며,
적어도 절연성 시트와, 이 절연성 시트의 표면에 형성된 제1 표면측 금속층과, 이 제1 표면측 금속층의 표면에 형성된 절연층과, 이 절연층의 표면에 형성된 제2 표면측 금속층을 갖는 적층체를 준비하고,
이 적층체에 있어서의 절연성 시트, 제1 표면측 금속층 및 절연층의 각각에 서로 연통하는 두께 방향으로 신장하는 관통 구멍을 형성함으로써, 상기 적층체의 이면에 전극 구조체 형성용 오목부를 형성하고,
이 적층체에 대해 그 제2 표면측 금속층을 전극으로서 도금 처리를 실시하여 전극 구조체 형성용 오목부에 금속을 충전함으로써, 절연성 시트의 표면으로부터 돌출되는 표면 전극부 및 그 기단부로부터 연속해서 상기 절연성 시트를 그 두께 방향으로 관통하여 신장하는 단락부를 형성하고,
이 적층체로부터 상기 제2 표면측 금속층 및 상기 절연층을 제거함으로써 상기 표면 전극부 및 상기 제1 표면측 금속층을 노출시키고, 그 후, 상기 제1 표면측 금속층에 에칭 처리를 실시함으로써 상기 표면 전극부의 기단부 부분으로부터 연속해서 상기 절연성 시트의 표면에 따라서 외측으로 신장하는 보유 지지부를 형성하는 공정을 갖는 것을 특징으로 한다.
본 발명의 시트형 커넥터의 제조 방법에 있어서는 전극 구조체 형성용 오목부에 있어서의 절연층의 관통 구멍이 상기 절연층의 이면으로부터 표면을 향함에 따라서 소경이 되는 형상으로 형성되는 것이 바람직하다.
이와 같은 시트형 커넥터의 제조 방법에 있어서는 적층체로서 그 절연층이 에칭 가능한 고분자 재료로 이루어지는 것을 이용하여 전극 구조체 형성용 오목부에 있어서의 절연층의 관통 구멍이 에칭에 의해 형성되는 것이 바람직하다.
또한, 본 발명의 시트형 커넥터의 제조 방법에 있어서는 전극 구조체 형성용 오목부에 있어서의 절연성 시트의 관통 구멍이 상기 절연성 시트의 이면으로부터 표면을 향함에 따라서 소경이 되는 형상으로 형성되는 것이 바람직하다.
이와 같은 시트형 커넥터의 제조 방법에 있어서는 적층체로서 그 절연성 시트가 에칭 가능한 고분자 재료로 이루어지는 것을 이용하여 전극 구조체 형성용 오목부에 있어서의 절연성 시트의 관통 구멍이 에칭에 의해 형성되는 것이 바람직하다.
본 발명의 시트형 커넥터의 제조 방법은 상기한 시트형 커넥터를 제조하는 방법이며,
적어도 절연성 시트와, 이 절연성 시트의 표면에 형성된 표면측 금속층과, 이 표면측 금속층의 표면에 형성된 절연층과, 상기 절연성 시트의 이면에 형성된 이면측 금속층을 갖는 적층체를 준비하고,
이 적층체에 있어서의 절연층, 표면측 금속층 및 절연성 시트 각각에 서로 연통하는 두께 방향으로 신장하는 관통 구멍을 형성함으로써 상기 적층체의 표면에 전극 구조체 형성용 오목부를 형성하고,
이 적층체에 대해 이면측 금속층을 전극으로서 도금 처리를 실시하여 전극 구조체 형성용 오목부에 금속을 충전함으로써, 절연성 시트의 표면으로부터 돌출되는 표면 전극부 및 그 기단부로부터 연속해서 상기 절연성 시트를 그 두께 방향으로 관통하여 신장하는 단락부를 형성하고,
이 적층체로부터 절연층을 제거함으로써 상기 표면 전극부 및 상기 표면측 금속층을 노출시키고, 그 후, 상기 표면측 금속층에 에칭 처리를 실시함으로써 상기 표면 전극부의 기단부 부분으로부터 연속해서 상기 절연성 시트의 표면에 따라서 외측으로 신장하는 보유 지지부를 형성하는 공정을 갖는 것을 특징으로 한다.
본 발명의 회로 검사용 프로우브는 검사 대상인 회로 장치와 테스터의 전기적 접속을 행하기 위한 회로 검사용 프로우브이며,
검사 대상인 회로 장치의 피검사 전극에 대응하여 복수의 검사 전극이 형성된 검사용 회로 기판과, 이 검사용 회로 기판 상에 배치된 이방 도전성 커넥터와, 이 이방 도전성 커넥터 상에 배치된 상기한 시트형 커넥터를 구비하여 이루어지는 것을 특징으로 한다.
본 발명의 회로 검사용 프로우브에 있어서는 검사 대상인 회로 장치가 다수의 집적 회로가 형성된 웨이퍼인 경우에는, 이방 도전성 커넥터는 검사 대상인 웨이퍼에 형성된 모든 집적 회로 또는 일부의 집적 회로에 있어서의 피검사 전극이 배치된 전극 영역에 대응하여 복수의 개구가 형성된 프레임판과, 이 프레임판의 각 개구를 막도록 배치된 이방 도전성 시트를 갖고 이루어지는 것이 바람직하다.
본 발명의 회로 장치의 검사 장치는 상기한 회로 검사용 프로우브를 구비하여 이루어지는 것을 특징으로 한다.
이하, 본 발명의 실시 형태에 대해 상세하게 설명한다.
〔시트형 커넥터〕
도1은 본 발명에 관한 시트형 커넥터의 제1 예에 있어서의 구성을 도시하는 설명용 단면도이고, 도2는 제1 예의 시트형 커넥터에 있어서의 전극 구조체를 확대하여 도시하는 설명용 단면도이다.
본 제1 예의 시트형 커넥터(10)는 회로 장치의 전기적 검사를 행하기 위한 프로우브에 이용되는 것이며, 유연한 절연성 시트(11)를 갖고, 이 절연성 시트(11)에는 상기 절연성 시트(11)의 두께 방향으로 신장하는 금속으로 이루어지는 복수의 전극 구조체(15)가 검사 대상인 회로 장치의 피검사 전극의 패턴에 대응하는 패턴에 따라서 상기 절연성 시트(11)의 면방향으로 서로 이격하여 배치되어 있다.
전극 구조체(15)의 각각은 절연성 시트(11)의 표면으로 노출되고, 상기 절연성 시트(11)의 표면으로부터 돌출되는 돌기형의 표면 전극부(16)와, 절연성 시트(11)의 이면으로 노출되는 직사각형의 평판형의 이면 전극부(17)와, 표면 전극부(16)의 기단부로부터 연속해서 상기 절연성 시트(11)를 그 두께 방향으로 관통하고 신장하여 이면 전극부(17)에 연결된 단락부(18)와, 표면 전극부(16)의 기단부 부분의 주위면으로부터 연속해서 절연성 시트(11)의 표면에 따라서 외측으로 방사형으로 신장하는 원형 링 판형의 보유 지지부(19)에 의해 구성되어 있다. 본 예의 전극 구조체(15)에 있어서는 표면 전극부(16)가 단락부(18)에 연속해서 기단부로부터 선단부를 향함에 따라서 소경이 되는 테이퍼형이 되어 전체가 원추대형으로 형성되고, 상기 표면 전극부(16)의 기단부에 연속하는 단락부(18)가 절연성 시트(11)의 다른 면으로부터 일면을 향함에 따라서 소경이 되는 테이퍼형이 되고 전체가 원추대형으로 형성되어 있고, 표면 전극부(16)의 기단부의 직경(R1)이 상기 기단부에 연속하는 단락부(18)의 일단부의 직경(R3)과 동일하게 되어 있다.
절연성 시트(11)로서는 절연성을 갖는 유연한 것이면 특별히 한정되는 것은 아니고, 예를 들어 폴리이미드 수지, 액정 폴리머, 폴리에스테르, 불소계 수지 등으로 이루어지는 수지 시트, 섬유를 짠 크로스에 상기한 수지를 함침한 시트 등을 이용할 수 있지만, 단락부(18)를 형성하기 위한 관통 구멍을 에칭에 의해 쉽게 형성할 수 있는 점에서 에칭 가능한 재료로 이루어지는 것이 바람직하고, 특히 폴리이미드가 바람직하다.
또한, 절연성 시트(11)의 두께(d)는 상기 절연성 시트(11)가 유연한 것이면 특별히 한정되지 않지만, 10 내지 50 ㎛인 것이 바람직하고, 보다 바람직하게는 10 내지 25 ㎛이다.
전극 구조체(15)를 구성하는 금속으로서는 니켈, 구리, 금, 은, 팔라듐, 철 등을 이용할 수 있고, 전극 구조체(15)로서는 전체가 단일의 금속으로 이루어지는 것이라도, 2종 이상의 금속의 합금으로 이루어지는 것 또는 2종 이상의 금속이 적층되어 이루어지는 것이라도 좋다.
또한, 전극 구조체(15)에 있어서의 표면 전극부(16) 및 이면 전극부(17)의 표면에는 상기 전극부의 산화를 방지하는 동시에, 접촉 저항이 작은 전극부를 얻기 위해, 금, 은, 팔라듐 등의 화학적으로 안정되고 도전성을 갖는 급속 피막이 형성되어 있어도 좋다.
전극 구조체(15)에 있어서, 표면 전극부(16)의 기단부에 있어서의 직경(R1)에 대한 선단부에 있어서의 직경(R2)의 비(R2/R1)는 0.11 내지 0.55인 것이 바람직하고, 보다 바람직하게는 0.15 내지 0.4이다. 이와 같은 조건을 만족시킴으로써 접속해야 할 회로 장치가, 피치가 작고 미소한 전극을 갖는 것이라도 상기 회로 장치에 대해 안정된 전기적 접속 상태를 확실하게 얻을 수 있다.
또한, 표면 전극부(16)의 기단부의 직경(R1)은 상기 전극 구조체(15)의 피치의 30 내지 70 ％인 것이 바람직하고, 보다 바람직하게는 35 내지 60 ％이다.
또한, 표면 전극부(16)의 기단부에 있어서의 직경(R1)에 대한 돌출 높이(h)의 비(h/R1)는 0.2 내지 0.8인 것이 바람직하고, 보다 바람직하게는 0.25 내지 0.6이다. 이와 같은 조건을 만족시킴으로써 접속해야 할 회로 장치가, 피치가 작고 미소한 전극을 갖는 것이라도 상기 전극의 패턴에 대응하는 패턴의 전극 구조체(15)를 쉽게 형성할 수 있고, 상기 회로 장치에 대해 안정된 전기적 접속 상태를 한층 확실하게 얻을 수 있다.
표면 전극부(16)의 기단부의 직경(R1)은 상기한 조건이나 접속해야 할 전극의 직경 등을 감안하여 설정되지만, 예를 들어 30 내지 80 ㎛이고, 바람직하게는 30 내지 50 ㎛이다.
표면 전극부(16)의 돌출 높이(h)의 높이는 접속해야 할 전극에 대해 안정된 전기적 접속을 달성할 수 있는 점에서 15 내지 50 ㎛인 것이 바람직하고, 보다 바람직하게는 15 내지 30 ㎛이다.
또한, 이면 전극부(17)의 외부 직경(R5)은 상기 이면 전극부(17)에 연결된 단락부(18)의 타단부의 직경(R4)보다 크고, 또한 전극 구조체(15)의 피치보다 작은 것이면 좋지만, 가능한 한 큰 것이 바람직하고, 이에 의해, 예를 들어 이방 도전성 시트에 대해서도 안정된 전기적 접속을 확실하게 달성할 수 있다.
또한, 이면 전극부(17)의 두께(D2)는 강도가 충분히 높고 우수한 반복 내구성을 얻게 되는 점에서 10 내지 40 ㎛인 것이 바람직하고, 보다 바람직하게는 15 내지 35 ㎛이다.
또한, 단락부(18)의 타단부의 직경(R4)에 대한 일단부의 직경(R3)의 비(R3/R4)는 0.45 내지 1인 것이 바람직하고, 보다 바람직하게는 0.7 내지 0.9이다.
또한, 단락부(18)의 일단부의 직경(R3)은 상기 전극 구조체(15)의 피치의 30 내지 70 ％인 것이 바람직하고, 보다 바람직하게는 35 내지 60 ％이다.
또한, 보유 지지부(19)의 직경(R6)은 상기 전극 구조체(15)의 피치의 30 내지 70 ％인 것이 바람직하고, 보다 바람직하게는 40 내지 60 ％이다.
또한, 보유 지지부(19)의 두께(D1)는 3 내지 12 ㎛인 것이 바람직하고, 보다 바람직하게는 5 내지 9 ㎛이다.
이와 같은 시트형 커넥터(10)에 따르면, 전극 구조체(15)에는 표면 전극부(16)의 기단부 부분으로부터 연속해서 절연성 시트(11)의 표면에 따라서 외측으로 신장하는 보유 지지부(19)가 형성되어 있으므로, 상기 표면 전극부(16)의 직경이 작은 것이라도 상기 전극 구조체(16)가 절연성 시트(11)의 이면으로부터 탈락하는 일이 없어 높은 내구성을 얻을 수 있다.
또한, 직경이 작은 표면 전극부(16)를 가짐으로써 인접하는 표면 전극부(16) 사이의 이격 거리가 충분히 확보되므로, 절연성 시트(11)에 의한 유연성이 충분히 발휘되고, 그 결과, 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정된 전기적 접속 상태를 확실하게 달성할 수 있다.
상기한 제1 예의 시트형 커넥터(10)는, 예를 들어 이하와 같이 하여 제조할 수 있다.
우선, 도3에 도시한 바와 같이 절연성 시트(11)와, 이 절연성 시트(11)의 표면에 형성된 제1 표면측 금속층(19A)과, 이 제1 표면측 금속층(19A)의 표면에 형성된 절연층(16B)과, 이 절연층(16B)의 표면에 형성된 제2 표면측 금속층(16A)과, 절연성 시트(11)의 이면에 형성된 이면측 금속층(17A)으로 이루어지는 적층체(10A)를 준비한다.
이 적층체(10A)에 있어서, 제1 표면측 금속층(19A)은 형성해야 할 전극 구조체(15)에 있어서의 보유 지지부(19)의 두께와 동등한 두께를 갖는 것이 되고, 절연층(16B)은 상기 절연층(16B)의 두께와 제1 표면측 금속층(19A)의 두께와의 합계의 두께가 형성해야 할 전극 구조체(15)에 있어서의 표면 전극부(16)의 돌출 높이와 동등해지게 되고, 이면측 금속층(17A)은 형성해야 할 전극 구조체(15)에 있어서의 이면 전극부(17)의 두께보다 작은 두께를 갖게 된다.
또한, 절연성 시트(11)를 구성하는 재료로서는 에칭 가능한 고분자 재료를 이용하는 것이 바람직하고, 보다 바람직하게는 폴리이미드이다.
또한, 절연층(16B)을 구성하는 재료로서는 에칭 가능한 고분자 재료를 이용하는 것이 바람직하고, 보다 바람직하게는 폴리이미드이다.
이와 같은 적층체(10A)는 일반적으로 시판되고 있는 양면에, 예를 들어 구리로 이루어지는 금속층이 적층된 적층 폴리이미드 시트와, 일면에, 예를 들어 구리로 이루어지는 금속층이 적층된 적층 열가소성 폴리이미드 시트를 준비하고, 적층 폴리이미드 시트의 한 쪽 금속층의 표면에 적층 열가소성 폴리이미드 시트를 그 금속층이 적층되어 있지 않은 면이 대향 접촉하도록 배치하여 양자를 열압착 처리함으로써 얻을 수 있다.
이와 같은 적층체(10A)에 대해 도4에 도시한 바와 같이 그 제2 표면측 금속층(16A)의 표면 전면에 에칭용 레지스트막(12A)을 형성하는 동시에, 이면측 금속층(17A)의 표면에 형성해야 할 전극 구조체(15)의 패턴에 대응하는 패턴에 따라서 복수의 패턴 구멍(13K)이 형성된 에칭용 레지스트막(13)을 형성한다.
여기서, 레지스트막(12A, 13)을 형성하는 재료로서는 에칭용 포토레지스트로서 사용되고 있는 다양한 것을 이용할 수 있다.
계속해서, 이면측 금속층(17A)에 대해 레지스트막(13)의 패턴 구멍(13K)을 거쳐서 노출된 부분에 에칭 처리를 실시하여 상기 부분을 제거함으로써, 도5에 도시한 바와 같이 이면측 금속층(17A)에, 각각 레지스트막(13)의 패턴 구멍(13K)에 연통하는 복수의 관통 구멍(17H)이 형성된다. 그 후, 절연성 시트(11)에 대해 레지스트막(13)의 각 패턴 구멍(13K) 및 이면측 금속층(17A)의 각 관통 구멍(17H)을 거쳐서 노출된 부분에 에칭 처리를 실시하여 상기 부분을 제거함으로써, 도6에 도시한 바와 같이 절연성 시트(11)에, 각각 이면측 금속층(17A)의 관통 구멍(17H)에 연통하는 상기 절연성 시트(11)의 이면으로부터 표면을 향함에 따라서 소경이 되는 테이퍼형의 복수의 관통 구멍(11H)이 형성된다. 그 후, 제1 표면측 금속층(19A)에 대해 레지스트막(13)의 각 패턴 구멍(13K), 이면측 금속층(17A)의 각 관통 구멍(17H) 및 절연성 시트(11)의 각 관통 구멍(11H)을 거쳐서 노출된 부분에 에칭 처리를 실시하여 상기 부분을 제거함으로써, 도7에 도시한 바와 같이 제1 표면측 금속층(19A)에, 각각 절연성 시트(11)의 관통 구멍(11H)에 연통하는 복수의 관통 구멍(19H)이 형성된다. 또한, 절연층(16B)에 대해 레지스트막(13)의 각 패턴 구멍(13K), 이면측 금속층(17A)의 각 관통 구멍(17H), 절연성 시트(11)의 각 관통 구멍(11H) 및 제1 표면측 금속층(19A)의 각 관통 구멍(19H)을 거쳐서 노출된 부분에 에칭 처리를 실시하여 상기 부분을 제거함으로써, 도8에 도시한 바와 같이 절연층(16B)에, 각각 제1 표면측 금속층(19A)의 관통 구멍(19H)에 연통하는 절연층(16B)의 이면으로부터 표면을 향함에 따라서 소경이 되는 테이퍼형의 복수의 관통 구멍(16H)이 형성된다. 이에 의해, 적층체(10A)의 이면에, 각각 이면측 금속층(17A)의 관통 구멍(17H), 절연성 시트(11)의 관통 구멍(11H), 제1 표면측 금속층(19A)의 관통 구멍(19H) 및 절연층(16B)의 관통 구멍(16H)이 연통되어 이루어지는 복수의 전극 구조체 형성용 오목부(10K)가 형성된다.
이상에 있어서, 이면측 금속층(17A) 및 제1 표면측 금속층을 에칭 처리하기 위한 에칭제로서는 이들 금속층을 구성하는 재료에 따라서 적절하게 선택되고, 이들 금속층이, 예를 들어 구리로 이루어지는 것인 경우에는 염화제2철수용액을 이용할 수 있다.
또한, 절연성 시트(11) 및 절연층(16B)을 에칭 처리하기 위한 에칭액으로서는 히드라진계 수용액을 이용할 수 있고, 에칭 처리 조건을 선택함으로써 절연성 시트(11) 및 절연층(16B)에 각각 이면으로부터 표면을 향함에 따라서 소경이 되는 테이퍼형의 관통 구멍(11H, 16H)을 형성할 수 있다.
이와 같이 하여 전극 구조체 형성용 오목부(10K)가 형성된 적층체(10A)로부터 레지스트막(12A, 13)을 제거하고, 그 후, 도9에 도시한 바와 같이 상기 적층체(10A)에 그 제2 표면측 금속층(16A)의 표면 전면을 덮도록 도금용 레지스트막(12B)을 형성하는 동시에, 이면측 금속층(17A)의 표면에 형성해야 할 전극 구조체(15)에 있어서의 이면 전극부(17)의 패턴에 대응하는 패턴에 따라서 복수의 패턴 구멍(14K)이 형성된 도금용 레지스트막(14A)을 형성한다.
여기서, 레지스트막(12B, 14A)을 형성하는 재료로서는 도금용 포토레지스트로서 사용되고 있는 다양한 것을 이용할 수 있다.
계속해서, 적층체(10A)에 대해 제2 표면측 금속층(16A)을 전극으로서 전해 도금 처리를 실시하여 각 전극 구조체 형성용 오목부(10K) 및 레지스트막(14A)의 각 패턴 구멍(14K) 내에 금속을 충전함으로써, 도10에 도시한 바와 같이 절연성 시트(11)의 표면으로부터 돌출되는 돌기형의 복수의 표면 전극부(16), 상기 표면 전극부(16)의 각각의 기단부에 연속해서 절연성 시트(11)를 그 두께 방향으로 관통하여 신장하는 단락부(18) 및 상기 단락부(18)의 각각의 타단부에 연결된 이면 전극부(17)가 형성된다. 여기서, 이면 전극부(17)의 각각은 이면측 금속층(17A)을 거쳐서 서로 연결된 상태이다.
이와 같이 하여 표면 전극부(16), 단락부(18) 및 이면 전극부(17)가 형성된 적층체(10A)로부터 레지스트막(12B, 14A)을 제거하고, 그 후, 이면 전극부(17)를 덮도록 패터닝된 에칭용 레지스트막(14B)을 형성하여 제2 표면측 금속층(16A) 및 이면측 금속층(17A)에 에칭 처리를 실시함으로써, 도12에 도시한 바와 같이 제2 표면측 금속층(16A)의 전부를 제거하는 동시에, 이면측 금속층에 있어서의 노출된 부분을 제거하고, 이에 의해 서로 분리된 복수의 이면 전극부(17)가 형성된다.
계속해서, 절연층(16B)에 대해 에칭 처리를 실시하여 그 전부를 제거하는 동시에, 레지스트막(14B)을 제거함으로써 도13에 도시한 바와 같이 표면 전극부(16), 제1 표면측 금속층(19A) 및 이면 전극부(17)를 노출하고, 그 후, 도14에 도시한 바와 같이 표면 전극부(16) 및 제1 표면측 금속층(17A)에 있어서의 보유 지지부(19)가 되어야 할 부분을 덮도록 패터닝된 에칭용 레지스트막(12C)을 형성하는 동시에, 절연성 시트(11)의 이면 및 이면 전극부(17)의 전면을 덮도록 에칭용 레지스트막(14C)을 형성한다. 그 후, 제1 표면측 금속층(17A)에 에칭 처리를 실시하여 노출된 부분을 제거함으로써 표면 전극부(16)의 기단부 부분의 주위면으로부터 연속해서 상기 절연성 시트(11)의 표면에 따라서 외측으로 방사형으로 신장하는 보유 지지부(19)가 형성되고, 또 전극 구조체(15)가 형성된다.
그리고, 표면 전극부(16) 및 보유 지지부(19)로부터 레지스트막(12C)을 제거하는 동시에, 절연성 시트(11)의 이면 및 이면 전극부(17)로부터 레지스트막(14C)을 제거함으로써 도1에 도시하는 시트형 커넥터(10)를 얻을 수 있다.
이와 같은 방법에 따르면, 절연성 시트(11)를 갖는 적층체(10A)에 미리 전극 구조체 형성용 오목부(10K)를 형성하고, 상기 전극 구조체 형성용 오목부(10K)를 캐비티로서 표면 전극부(16)를 형성하므로, 직경이 작고 돌출 높이의 변동이 작은 표면 전극부(16)를 얻을 수 있다.
또한, 절연성 시트(11)의 표면에 형성된 제1 표면측 금속층(19A)을 에칭 처리함으로써 표면 전극부(16)의 기단부 부분으로부터 연속해서 절연성 시트의 표면에 따라서 외측으로 신장하는 보유 지지부(19)를 확실하게 형성할 수 있으므로, 상기 표면 전극부(16)의 직경이 작은 것이라도 상기 전극 구조체(15)가 절연성 시트(11)로부터 탈락하는 일이 없어 높은 내구성을 갖는 시트형 커넥터(10)를 제조할 수 있다.
도16은 본 발명에 관한 시트형 커넥터의 제2 예에 있어서의 구성을 도시하는 설명용 단면도이다.
본 제2 예의 시트형 커넥터(10)는 회로 장치의 전기적 검사를 행하기 위한 프로우브에 이용되는 것이며, 유연한 절연성 시트(11)를 갖고, 이 절연성 시트(11)에는 상기 절연성 시트(11)의 두께 방향으로 신장하는 금속으로 이루어지는 복수의 전극 구조체(15)가 검사 대상인 회로 장치의 피검사 전극의 패턴에 대응하는 패턴에 따라서 상기 절연성 시트(11)의 면방향에 서로 이격하여 배치되어 있다.
전극 구조체(15)의 각각은 절연성 시트(11)의 표면에 노출되고, 상기 절연성 시트(11)의 표면으로부터 돌출되는 돌기형의 표면 전극부(16)와, 절연성 시트(11)의 이면으로 노출되는 직사각형의 평판형의 이면 전극부(17)와, 표면 전극부(16)의 기단부로부터 연속해서 상기 절연성 시트(11)를 그 두께 방향으로 관통하고 신장하여 이면 전극부(17)에 연결된 원주형의 단락부(18)와, 표면 전극부(16)의 기단부 부분의 주위면으로부터 연속해서 절연성 시트(11)의 표면에 따라서 외측으로 방사형으로 신장하는 원형 링 판형의 보유 지지부(19)에 의해 구성되어 있다. 본 예의 전극 구조체(15)에 있어서는 표면 전극부(16)에 있어서의 선단부 부분이 선단부를 향함에 따라서 소경이 되는 대략 반구형으로 형성되어 있고, 표면 전극부(16)의 기단부의 직경이 상기 기단부에 연속하는 단락부(18)의 일단부의 직경과 동일하게 되어 있다.
상기한 제2 예의 시트형 커넥터(10)는, 예를 들어 이하와 같이 하여 제조할 수 있다.
우선, 도17에 도시한 바와 같이 에칭 가능한 고분자 재료, 예를 들어 폴리이미드로 이루어지는 절연성 시트(11)와, 이 절연성 시트(11)의 표면에 형성된 표면측 금속층(19B)과, 이 표면측 금속층(19B)의 표면에 형성된, 예를 들어 레지스트로 이루어지는 절연층(16B)과, 절연성 시트(11)의 이면에 형성된 이면측 금속층(17A)과, 이 이면측 금속층(17A) 상에 형성된 레지스트막(13A)으로 이루어지는 적층체(10B)를 준비한다.
이 적층체(10B)에 있어서, 표면측 금속층(19B)은 형성해야 할 전극 구조체(15)에 있어서의 보유 지지부(19)의 두께와 동등한 두께를 갖는 것이 되고, 절연층(16B)은 상기 절연층(16) 두께와 제1 표면측 금속층(19A) 두께의 합계의 두께가 형성해야 할 전극 구조체(15)에 있어서의 표면 전극부(19)의 돌출 높이와 동등해지는 것이 되고, 이면측 금속층(17A)은 형성해야 할 전극 구조체(15)에 있어서의 이면 전극부(17)의 두께와 동등한 두께를 갖는 것이 된다.
계속해서, 절연층(16B)에 대해 포토리소그래피(노광 처리 및 현상 처리)를 실시함으로써, 도18에 도시한 바와 같이 절연층(16B)에 형성해야 할 전극 구조체(15)에 있어서의 표면 전극부(16)의 패턴에 대응하는 패턴에 따라서 복수의 관통 구멍(16H)이 형성된다. 그 후, 표면측 금속층(19B)에 대해 절연층(16B)의 각 관통 구멍(16H)을 거쳐서 노출된 부분에 에칭 처리를 실시하여 상기 부분을 제거함으로써, 도19에 도시한 바와 같이 표면측 금속층(19B)에 각각 절연층(16B)의 관통 구멍(16H)에 연통하는 복수의 관통 구멍(19H)이 형성된다. 그 후, 절연성 시트(11)에 대해 절연층(16B)의 각 관통 구멍(16H) 및 표면측 금속층(19B)의 각 관통 구멍(19H)을 거쳐서 노출된 부분에 에칭 처리를 실시하여 상기 부분을 제거함으로써, 도20에 도시한 바와 같이 절연성 시트(11)에 각각 표면측 금속층(19B)의 관통 구멍(19H)에 연통하는 복수의 관통 구멍(11H)이 형성된다. 이에 의해, 적층체(10B)의 표면에 각각 절연층(16B)의 관통 구멍(16H), 표면측 금속층(19B)의 관통 구멍(19H) 및 절연성 시트(11)의 관통 구멍(11H)이 연통되어 이루어지는 복수의 전극 구조체 형성용 오목부(10K)가 형성된다.
이와 같이 하여 전극 구조체 형성용 오목부(10K)가 형성된 적층체(10B)에 대해 이면측 금속층(17A)을 전극으로서 전해 도금 처리를 실시하여 각 전극 구조체 형성용 오목부(10K) 내에 금속을 충전함으로써, 도21에 도시한 바와 같이 절연성 시트(11)의 표면으로부터 돌출되는 원주형의 복수의 표면 전극부용 도체(16M) 및 상기 표면 전극부용 도체(16M)의 각각의 기단부에 연속해서 절연성 시트(11)를 그 두께 방향으로 관통하고 신장하여 이면측 금속층(17A)에 연결된 단락부(18)가 형성된다.
이와 같이 하여 표면 전극부용 도체(16M) 및 단락부(18) 및 이면 전극부(17)가 형성된 적층체(10B)로부터 절연층(16B)을 제거함으로써, 도22에 도시한 바와 같이 표면 전극부용 도체(16M) 및 표면측 금속층(19B)을 노출하고, 그 후, 도23에 도시한 바와 같이 표면 전극부용 도체(16M) 및 표면측 금속층(19B)에 있어서의 보유 지지부(19)가 되어야 할 부분을 덮도록 패터닝된 레지스트막(13B)을 형성한다. 그 후, 표면측 금속층(19A)에 에칭 처리를 실시하여 노출된 부분을 제거함으로써, 도24에 도시한 바와 같이 표면 전극부용 도체(16M)의 기단부 부분의 주위면으로부터 연속해서 상기 절연성 시트(11)의 표면에 따라서 외측으로 방사형으로 신장하는 보유 지지부(19)가 형성된다. 그리고, 레지스트막(13B)을 제거하여 각 표면 전극부용 도체(16M) 및 각 보유 지지부(19)를 노출시킨 후, 전해 에칭 처리를 실시하여 상기 표면 전극부용 도체(16M)의 각각을 성형함으로써, 도25에 도시한 바와 같이 대략 반구형의 선단부 부분을 갖는 표면 전극부(16)가 형성된다.
계속해서, 절연성 시트(11)의 이면에 게재된 레지스트막(13A)에 포토리소그래피를 실시함으로써, 도26에 도시한 바와 같이 이면측 금속층(17A)에 있어서의 이면 전극부가 되어야 할 부분을 덮도록 패터닝된 레지스트막(13D)을 형성하는 동시에, 절연성 시트(11)의 표면, 표면 전극부(16) 및 보유 지지부(19)를 덮도록 레지스트막(13C)을 형성한다. 그 후, 이면측 금속층(17A)에 에칭 처리를 실시하여 노출된 부분을 제거함으로써, 도27에 도시한 바와 같이 단락부(18)의 타단부에 연결된 이면 전극부(17)가 형성되고, 또 전극 구조체(15)가 형성된다.
그리고, 절연성 시트(11), 표면 전극부(16) 및 보유 지지부(19)로부터 레지스트막(13C)을 제거하는 동시에, 이면 전극부(17)로부터 레지스트막(13D)을 제거함으로써 도16에 나타내는 제2 예의 시트형 커넥터(10)를 얻을 수 있다.
이와 같은 제2 예의 시트형 커넥터에 따르면, 제1 예의 시트형 커넥터와 같은 효과를 얻을 수 있다.
도28은 본 발명에 관한 시트형 커넥터의 제3 예에 있어서의 구성을 도시하는 설명용 단면도이다.
본 제3 예의 시트형 커넥터(10)는 회로 장치의 전기적 검사를 행하기 위한 프로우브에 이용되는 것이며, 유연한 절연성 시트(11)를 갖고, 이 절연성 시트(11)에는 상기 절연성 시트(11)의 두께 방향으로 신장하는 금속으로 이루어지는 복수의 전극 구조체(15)가 검사 대상인 회로 장치의 피검사 전극의 패턴에 대응하는 패턴에 따라서 상기 절연성 시트(11)의 면방향에 서로 이격하여 배치되어 있다.
전극 구조체(15)의 각각은 절연성 시트(11)의 표면에 노출되고, 상기 절연성 시트(11)의 표면으로부터 돌출되는 돌기형의 표면 전극부(16)와, 절연성 시트(11)의 이면으로 노출되는 이면 전극부(17)와, 표면 전극부(16)의 기단부로부터 연속해서 상기 절연성 시트(11)를 그 두께 방향으로 관통하고 신장하여 이면 전극부(17)에 연결된 원주형의 단락부(18)와, 표면 전극부(16)의 기단부 부분의 주위면으로부터 연속해서 절연성 시트(11)의 표면에 따라서 외측으로 방사형으로 신장하는 원형 링 판형의 보유 지지부(19)에 의해 구성되어 있다. 본 예의 전극 구조체(15)에 있어서, 표면 전극부(16)는 기단부측으로부터 선단부측을 향해 소경이 되는 대략 반구형의 중앙 부분과, 이 중앙 부분으로부터 돌출되는 상기 중앙 부분의 직경보다 작은 직경을 갖는 선단부를 향해 소경이 되는 대략 반구형의 선단부 부분을 갖고, 표면 전극부(16)의 기단부의 직경이 상기 기단부에 연속하는 단락부(18)의 일단부의 직경과 동일하게 되어 있다. 또한, 이면 전극부(17)는 직사각형의 평판형의 기단부 부분과, 이 기단부 부분으로부터 돌출되는 상기 기단부 부분보다 작은 치수의 직사각형의 평판형의 선단부 부분을 갖는다.
상기한 제3 예의 시트형 커넥터(10)는, 예를 들어 이하와 같이 하여 제조할 수 있다.
우선, 도29에 도시한 바와 같이 에칭 가능한 고분자 재료, 예를 들어 폴리이미드로 이루어지는 절연성 시트(11)와, 이 절연성 시트(11)의 표면에 형성된 제1 표면측 금속층(19A)과, 이 제1 표면측 금속층(19A)의 표면에 형성된 에칭 가능한 고분자 재료, 예를 들어 폴리이미드로 이루어지는 절연층(16B)과, 이 절연층(16B)의 표면에 형성된 제2 표면측 금속층(16A)과, 절연성 시트(11)의 이면에 형성된 이면측 금속층(17A)으로 이루어지는 적층체(10A)를 준비한다.
이 적층체(10A)에 있어서, 제1 표면측 금속층(19A)은 형성해야 할 전극 구조체(15)에 있어서의 보유 지지부(19)의 두께와 동등한 두께를 갖게 되고, 절연층(16B)은 형성해야 할 전극 구조체(15)에 있어서의 표면 전극부(19)의 중앙 부분의 두께(높이)와 동등한 두께를 갖는 것이 되고, 제2 표면측 금속층(16A)은 형성해야 할 전극 구조체(15)에 있어서의 표면 전극부(19)의 선단부 부분의 두께(높이)와 동등한 두께를 갖는 것이 되고, 이면측 금속층(17A)은 형성해야 할 전극 구조체(15)에 있어서의 이면 전극부(17)의 기단부 부분과 동등한 두께를 갖는 것이 된다.
이와 같은 적층체(10A)에 대해 도30의 (a)에 도시한 바와 같이 그 제2 표면측 금속층(16A)의 표면 전면에 에칭용 레지스트막(12A)을 형성하는 동시에, 이면측 금속층(17A)의 표면에 형성해야 할 전극 구조체(15)의 패턴에 대응하는 패턴에 따라서 복수의 패턴 구멍(13K)이 형성된 에칭용 레지스트막(13)을 형성한다.
계속해서, 이면측 금속층(17A)에 대해 레지스트막(13)의 각 패턴 구멍(13K)을 거쳐서 노출된 부분에 에칭 처리를 실시하여 상기 부분을 제거함으로써, 도30의 (b)에 도시한 바와 같이 이면측 금속층(17A)에 복수의 관통 구멍(17H)이 형성된다. 그 후, 절연성 시트(11)에 대해 레지스트막(13)의 각 패턴 구멍(13K) 및 이면측 금속층(17A)의 각 관통 구멍(17H)을 거쳐서 노출된 부분에 에칭 처리를 실시하여 상기 부분을 제거함으로써, 도30의 (c)에 도시한 바와 같이 절연성 시트(11)에 각각 이면측 금속층(17A)의 관통 구멍(17H)에 연통하는 복수의 관통 구멍(11H)이 형성된다. 그 후, 제1 표면측 금속층(19A)에 대해 레지스트막(13)의 각 패턴 구멍(13K), 이면측 금속층(17A)의 각 관통 구멍(17H) 및 절연성 시트(11)의 각 관통 구멍(11H)을 거쳐서 노출된 부분에 에칭 처리를 실시하여 상기 부분을 제거함으로써, 도30의 (d)에 도시한 바와 같이 제1 표면측 금속층(19A)에, 각각 절연성 시트(11)의 관통 구멍(11H)에 연통하는 복수의 관통 구멍(19H)이 형성된다. 또한, 절연층(16B)에 대해 레지스트막(13)의 패턴 구멍(13K), 이면측 금속층(17A)의 각 관통 구멍(17H), 절연성 시트(11)의 각 관통 구멍(11H) 및 제1 표면측 금속층(19A)의 각 관통 구멍(19H)을 거쳐서 노출된 부분에 에칭 처리를 실시하여 상기 부분을 제거함으로써, 도30의 (e)에 도시한 바와 같이 절연층(16B)에, 각각 제1 표면측 금속층(19A)의 관통 구멍(19H)에 연통하는 복수의 관통 구멍(16H)을 형성한다. 이에 의해, 각각 적층체(10A)의 이면에 이면측 금속층(17A)의 관통 구멍(17H), 절연성 시트(11)의 관통 구멍(11H), 제1 표면측 금속층(19A)의 관통 구멍(19H) 및 절연층(16B)의 관통 구멍(16H)이 연통되어 이루어지는 복수의 전극 구조체 형성용 오목부(10K)가 형성된다.
이와 같이 하여 전극 구조체 형성용 오목부(10K)가 형성된 적층체(10A)로부터 레지스트막(12A, 13)을 제거하고, 그 후, 도31에 도시한 바와 같이 상기 적층체(10A)에 그 제2 표면측 금속층(16A)의 표면 전면을 덮도록 도금용 레지스트막(12B)을 형성하는 동시에, 이면측 금속층(17A)의 표면에 형성해야 할 전극 구조체(15)에 있어서의 이면 전극부(17)의 패턴에 대응하는 패턴에 따라서 복수의 패턴 구멍(14K)이 형성된 도금용 레지스트막(14A)을 형성한다.
계속해서, 적층체(10A)에 대해 제2 표면측 금속층(16A)을 전극으로서 전해 도금 처리를 실시하여 각 전극 구조체 형성용 오목부(10K) 및 레지스트막(14A)의 각 패턴 구멍(14K) 내에 금속을 충전함으로써, 도32에 도시한 바와 같이 절연성 시트(11)의 표면으로부터 돌출되는 돌기형의 복수의 표면 전극부용 도체(16M), 이 표면 전극부용 도체(16M)의 각각의 기단부에 연속해서 절연성 시트(11)를 그 두께 방향으로 관통하고 신장하는 복수의 단락부(18) 및 이 단락부(18)의 각각의 타단부에 연결된 복수의 이면 전극부(17)가 형성된다. 여기서, 표면 전극부용 도체(16M)의 각각은 제2 표면측 금속층(16A)을 거쳐서 서로 연결된 상태이고, 이면 전극부(17)의 각각은 이면측 금속층(17A)을 거쳐서 서로 연결된 상태이다.
이와 같이 하여 표면 전극부용 도체(16M), 단락부(18) 및 이면 전극부(17)가 형성된 적층체(10A)로부터 레지스트막(12B, 14A)을 제거하고, 그 후, 도33에 도시한 바와 같이 이면 전극부(17) 및 이면측 금속층(17A)을 덮도록 에칭용 레지스트막(14C)을 형성하는 동시에, 제2 표면측 금속층(16A)의 표면에 형성해야 할 표면 전극부(16)의 선단부 부분의 패턴에 대응하는 패턴에 따라서 패터닝된 에칭용 레지스트막(12D)을 형성하고, 제2 표면측 금속층(16A)에 에칭 처리를 실시하여 노출된 부분을 제거함으로써, 도34에 도시한 바와 같이 각각 원주형의 중앙 부분과 이 중앙 부분의 직경보다 작은 직경을 갖는 원주형의 선단부 부분을 갖는 서로 분리된 복수의 표면 전극부용 도체(16M)가 형성된다.
계속해서, 레지스트막(12D)을 제거하는 동시에, 절연층(16B)에 에칭 처리를 실시하여 그 전부를 제거함으로써 표면 전극부용 도체(16M) 및 제1 표면측 금속층(19A)을 노출하고, 그 후, 도35에 도시한 바와 같이 표면 전극부용 도체(16M) 및 제1 표면측 금속층(17A)에 있어서의 보유 지지부(19)가 되어야 할 부분을 덮도록 패터닝된 에칭용 레지스트막(12C)을 형성한다. 그 후, 제1 표면측 금속층(19A)에 에칭 처리를 실시하여 노출된 부분을 제거함으로써, 도36에 도시한 바와 같이 각각 표면 전극부용 도체(16M)의 기단부 부분의 주위면으로부터 연속해서 상기 절연성 시트(11)의 표면에 따라서 외측으로 방사형으로 신장하는 복수의 보유 지지부(19)가 형성된다. 그리고, 레지스트막(12C)을 제거하여 표면 전극부용 도체(16M) 및 보유 지지부(19)를 노출시킨 후, 전해 에칭 처리를 실시하여 상기 표면 전극부용 도체(16M)를 성형함으로써, 도37에 도시한 바와 같이 대략 반구형의 중앙 부분과 이 중앙 부분으로부터 돌출되는 대략 반구형의 선단부 부분을 갖는 표면 전극부(16)가 형성된다.
계속해서, 레지스트막(14C)에 포토리소그래피를 실시함으로써, 도38에 도시한 바와 같이 이면 전극부(17)를 덮도록 패터닝된 에칭용 레지스트막(14B)을 형성하는 동시에, 절연성 시트(11)의 표면, 표면 전극부(16) 및 보유 지지부(19)를 덮도록 에칭용 레지스트막(12E)을 형성하고, 이면측 금속층(17A)에 에칭 처리를 실시하여 노출된 부분을 제거함으로써, 도39에 도시한 바와 같이 서로 분리된 복수의 이면 전극부(17)가 형성되고, 또 전극 구조체(15)가 형성된다.
그리고, 레지스트막(12E) 및 레지스트막(14B)을 제거함으로써 도28에 나타내는 제3 예의 시트형 커넥터(10)를 얻을 수 있다.
이와 같은 제3 예의 시트형 커넥터에 따르면, 제1 예의 시트형 커넥터와 같은 효과를 얻을 수 있다.
도40은 본 발명에 관한 시트형 커넥터의 제4 예에 있어서의 구성을 도시하는 설명용 단면도이다.
본 제4 예의 시트형 커넥터(10)는 전극 구조체(15)가 원주형의 표면 전극부(16)를 갖는 것인 점을 제외하고, 제2 시트형 커넥터와 같은 구성이고, 표면 전극부용 도체에 대한 전해 에칭 처리를 행하지 않고 표면 전극부용 도체를 그대로 표면 전극부(16)로 하는 것을 제외하고, 제2 예의 시트형 커넥터의 제조 방법과 마찬가지로 하여 제조할 수 있다.
본 제4 시트형 커넥터에 따르면, 제1 예의 시트형 커넥터와 같은 효과를 얻을 수 있다.
〔회로 검사용 프로우브 및 회로 장치의 검사 장치〕
도41은 본 발명에 관한 회로 장치의 검사 장치의 일예에 있어서의 구성을 도시하는 설명용 단면도이고, 이 회로 장치의 검사 장치는 웨이퍼에 형성된 복수의 집적 회로의 각각에 대해 상기 집적 회로의 전기적 검사를 웨이퍼의 상태에서 행하기 위한 것이다.
이 회로 장치의 검사 장치는 피검사 회로 장치인 웨이퍼(6)의 피검사 전극(7)의 각각과 테스터의 전기적 접속을 행하는 회로 검사용 프로우브(1)를 갖는다. 이 회로 검사용 프로우브(1)에 있어서는, 도42에도 확대하여 도시한 바와 같이 웨이퍼(6)에 형성된 모든 집적 회로에 있어서의 피검사 전극(7)의 패턴에 대응하는 패턴에 따라서 복수의 검사 전극(21)이 표면(도면에 있어서 하면)에 형성된 검사용 회로 기판(20)을 갖고, 이 검사용 회로 기판(20)의 표면에는 이방 도전성 커넥터(30)가 배치되고, 이 이방 도전성 커넥터(30)의 표면(도면에 있어서 하면)에는 웨이퍼(6)에 형성된 모든 집적 회로에 있어서의 피검사 전극(7)의 패턴에 대응하는 패턴에 따라서 복수의 전극 구조체(15)가 배치된 도1에 도시하는 구성의 시트형 커넥터(10)가 배치되어 있다.
또한, 회로 검사용 프로우브(1)에 있어서의 검사용 회로 기판(20)의 이면(도면에 있어서 상면)에는 상기 회로 검사용 프로우브(1)를 하방으로 가압하는 가압판(3)이 설치되고, 회로 검사용 프로우브(1)의 하방에는 웨이퍼(6)가 적재되는 웨이퍼 적재대(4)가 설치되어 있고, 가압판(3) 및 웨이퍼 적재대(4)의 각각에는 가열기(5)가 접속되어 있다.
검사용 회로 기판(20)을 구성하는 기판 재료로서는 종래 공지의 다양한 기판 재료를 이용할 수 있고, 그 구체예로서는 유리 섬유 보강형 에폭시 수지, 유리 섬유 보강형 페놀 수지, 유리 섬유 보강형 폴리이미드 수지, 유리 섬유 보강형 비스머레이미드트리아딘 수지 등의 복합 수지 재료, 유리, 이산화규소, 알루미나 등의 세라믹스 재료 등을 들 수 있다.
또한, WLBI 시험을 행하기 위한 검사 장치를 구성하는 경우에는 선열 팽창계수가 3 × 10-5/K 이하인 것을 이용하는 것이 바람직하고, 보다 바람직하게는 1 × 10-7 내지 1 × 10-5/K, 특히 바람직하게는 1 × 10-6 내지 6 × 10-6 /K이다.
이와 같은 기판 재료의 구체예로서는, 파일렉스(등록 상표) 유리, 석영 유리, 알루미나, 베릴리어, 탄화규소, 질화알루미늄, 질화붕소 등을 들 수 있다.
이방 도전성 커넥터(30)는, 도43에 도시한 바와 같이 피검사 회로 장치인 웨이퍼에 형성된 모든 집적 회로에 있어서의 피검사 전극이 배치된 전극 영역에 대응하여 복수의 개구(32)가 형성된 프레임판(31)과, 이 프레임판(31)에 각각 하나의 개구(32)를 막도록 배치되어 상기 프레임판(31)의 개구 모서리부에 고정되어 지지된 복수의 이방 도전성 시트(35)에 의해 구성되어 있다.
프레임판(31)을 구성하는 재료로서는 상기 프레임판(31)이 쉽게 변형되지 않고, 그 형상이 안정적으로 유지될 정도의 내성을 갖는 것이면 특별히 한정되지 않고, 예를 들어 금속 재료, 세라믹스 재료, 수지 재료 등의 다양한 재료를 이용할 수 있고, 프레임판(31)을, 예를 들어 금속 재료에 의해 구성하는 경우에는 상기 프레임판(31)의 표면에 절연성 피막이 형성되어 있어도 좋다.
프레임판(31)을 구성하는 금속 재료의 구체예로서는 철, 구리, 니켈, 크롬, 코발, 마그네슘, 망간, 몰리브덴, 인듐, 납, 팔라듐, 티탄, 텅스텐, 알루미늄, 금, 백금, 은 등의 금속 또는 이들을 2종 이상 조합한 합금 혹은 합금강 등을 들 수 있다.
프레임판(31)을 구성하는 수지 재료의 구체예로서는 액정 폴리머, 폴리이미드 수지 등을 들 수 있다.
또한, 이 검사 장치가 WLBI(Wafer Lebel Burn-in) 시험을 행하기 위한 것인 경우에는, 프레임판(31)을 구성하는 재료로서는 선열 팽창계수가 3 × 10-5/K 이하인 것을 이용하는 것이 바람직하고, 보다 바람직하게는 -1 × 10-7 내지 1 × 10-5/K, 특히 바람직하게는 1 × 10-6 내지 8 × 10-6/K이다.
이와 같은 재료의 구체예로서는 인바 등의 인 바형 합금, 에린바 등의 에린바형 합금, 슈퍼 인바, 코발, 42 얼로이 등의 자성 금속의 합금 또는 합금강 등을 들 수 있다.
프레임판(31)의 두께는 그 형상이 유지되는 동시에, 이방 도전성 시트(35)를 지지하는 것이 가능하면, 특별히 한정되는 것은 아니고, 구체적인 두께는 재질에 따라서 다르지만, 예를 들어 45 내지 600 ㎛인 것이 바람직하고, 보다 바람직하게는 40 내지 400 ㎛이다.
이방 도전성 시트(35)의 각각은 탄성 고분자 물질에 의해 형성되어 있고, 피검사 회로 장치인 웨이퍼(6)에 형성된 하나의 전극 영역의 피검사 전극(7)의 패턴에 대응하는 패턴에 따라서 형성된 각각 두께 방향으로 신장하는 복수의 도전부(36)와, 이들 도전부(36)의 각각을 서로 절연하는 절연부(37)에 의해 구성되어 있다. 또한, 나타낸 예에서는, 이방 도전성 시트(35)의 양면에는 도전부(36) 및 그 주변 부분이 위치하는 부위에 그 이외의 표면으로부터 돌출되는 돌출부(38)가 형성되어 있다.
이방 도전성 시트(35)에 있어서의 도전부(36)의 각각에는 자성을 나타내는 도전성 입자(P)가 두께 방향에 늘어서도록 배향한 상태에서 밀하게 함유되어 있다. 이에 대해, 절연부(37)는 도전성 입자(P)가 전혀 혹은 거의 함유되어 있지 않은 것이다.
이방 도전성 시트(35)의 전체 두께[나타낸 예에서는 도전부(36)에 있어서의 두께]는 50 내지 2000 ㎛인 것이 바람직하고, 보다 바람직하게는 70 내지 1000 ㎛, 특히 바람직하게는 80 내지 500 ㎛이다. 이 두께가 50 ㎛ 이상이면, 상기 이방 도전성 시트(35)에는 충분한 강도를 얻을 수 있다. 한편, 이 두께가 2000 ㎛ 이하이면, 소요의 도전성 특성을 갖는 도전부(36)를 확실하게 얻을 수 있다.
돌출부(38)의 돌출 높이는 그 합계가 상기 돌출부(38)에 있어서의 두께의 10 ％ 이상인 것이 바람직하고, 보다 바람직하게는 15 ％ 이상이다. 이와 같은 돌출 높이를 갖는 돌출부(38)를 형성함으로써 작은 가압력으로 도전부(36)가 충분히 압축되므로, 양호한 도전성을 확실하게 얻을 수 있다.
또한, 돌출부(38)의 돌출 높이는 상기 돌출부(38)의 최단폭 또는 직경의 100 ％ 이하인 것이 바람직하고, 보다 바람직하게는 70 ％ 이하이다. 이와 같은 돌출 높이를 갖는 돌출부(38)를 형성함으로써 상기 돌출부(38)가 가압되었을 때에 좌굴되는 일이 없으므로, 소기의 도전성을 확실하게 얻을 수 있다.
이방 도전성 시트(35)를 형성하는 탄성 고분자 물질로서는 가교 구조를 갖는 내열성의 고분자 물질이 바람직하다. 이러한 가교 고분자 물질을 얻기 위해 이용할 수 있는 경화성의 고분자 물질 형성 재료로서는 다양한 것을 이용할 수 있지만, 액상 실리콘 고무가 바람직하다.
액상 실리콘 고무는 부가형의 것이라도, 축합형의 것이라도 좋지만, 부가형 액상 실리콘 고무가 바람직하다. 이 부가형 액상 실리콘 고무는 비닐기와 Si-H 결합의 반응에 의해 경화되는 것이며, 비닐기 및 Si-H 결합의 양방을 함유하는 폴리실록산으로 이루어지는 일액상(일성분형)의 것과, 비닐기를 함유하는 폴리실록산 및 Si-H 결합을 함유하는 폴리실록산으로 이루어지는 이액상(이성분형)의 것이 있지만, 본 발명에 있어서는 이액상의 부가형 액상 실리콘 고무를 이용하는 것이 바람직하다.
이방 도전성 시트(35)를 액상 실리콘 고무의 경화물(이하,「실리콘 고무 경화물」이라 함)에 의해 형성하는 경우에 있어서, 상기 실리콘 고무 경화물은 그 150 ℃에 있어서의 압축 영구 왜곡이 10 ％ 이하인 것이 바람직하고, 보다 바람직하게는 8 ％ 이하, 더욱 바람직하게는 6 ％ 이하이다. 이 압축 영구 왜곡이 10 ％를 넘는 경우에는, 얻을 수 있는 이방 도전성 커넥터를 다수회에 걸쳐서 반복해서 사용하였을 때, 혹은 고온 환경 하에 있어서 반복해서 사용하였을 때에는 도전부(36)에 영구 왜곡이 발생하기 쉽고, 이에 의해 도전부(36)에 있어서의 도전성 입자(P)의 연쇄에 흐트러짐이 생기는 결과, 소요의 도전성을 유지하는 것이 곤란해진다.
여기서, 실리콘 고무 경화물의 압축 영구 왜곡은 JIS K 6249에 준거한 방법에 의해 측정할 수 있다.
또한, 실리콘 고무 경화물은 그 23 ℃에 있어서의 듀로메타 A 경도가 10 내지 60의 것이 바람직하고, 더욱 바람직하게는 15 내지 55, 특히 바람직하게는 20 내지 50의 것이다.
이 듀로메타 A 경도가 10 미만인 경우에는 가압되었을 때에 도전부(36)를 서로 절연하는 절연부(37)가 과도하게 왜곡되기 쉽고, 도전부(36) 사이의 소요의 절연성을 유지하는 것이 곤란해지는 일이 있다. 한편, 이 듀로메타 A 경도가 60을 넘는 경우에는, 도전부(36)에 적정한 왜곡을 공급하기 위해 상당히 큰 하중에 의한 가압력이 필요해지므로, 피검사 회로 장치인 웨이퍼에 큰 변형이나 파괴가 생기기 쉬워진다.
또한, 실리콘 고무 경화물로서 듀로메타 A 경도가 상기한 범위 외인 것을 이용하는 경우에는, 얻을 수 있는 이방 도전성 커넥터를 다수회에 걸쳐서 반복해서 사용하였을 때에는 도전부(36)에 영구 왜곡이 생기기 쉽고, 이에 의해 도전부(36)에 있어서의 도전성 입자의 연쇄에 흐트러짐이 생기는 결과, 소요의 도전성을 유지하는 것이 곤란해진다.
또한, WLBI 시험을 행하기 위한 검사 장치를 구성하는 경우에는, 이방 도전성 시트(35)를 형성하는 실리콘 고무 경화물은 그 23 ℃에 있어서의 듀로메타 A 경도가 25 내지 40인 것이 바람직하다.
실리콘 고무 경화물로서 듀로메타 A 경도가 상기한 범위 외인 것을 이용하는 경우에는, WLBI 시험을 반복해서 행하였을 때에 도전부(36)에 영구 왜곡이 발생하기 쉽고, 이에 의해 도전부(36)에 있어서의 도전성 입자의 연쇄에 흐트러짐이 생기는 결과, 소요의 도전성을 유지하는 것이 곤란해진다.
여기서, 실리콘 고무 경화물의 듀로메타 A 경도는 JIS K 6249에 준거한 방법에 의해 측정할 수 있다.
또한, 실리콘 고무 경화물은 그 23 ℃에 있어서의 파열 강도가 8 kN/m 이상인 것이 바람직하고, 더욱 바람직하게는 10 kN/m 이상, 보다 바람직하게는 15 kN/m 이상, 특히 바람직하게는 20 kN/m 이상인 것이다. 이 파열 강도가 8 kN/m 미만인 경우에는 이방 도전성 시트(35)에 과도한 왜곡이 부여되었을 때에 내구성의 저하를 일으키기 쉽다.
여기서, 실리콘 고무 경화물의 파열 강도는 JIS K 6249에 준거한 방법에 의해 측정할 수 있다.
본 발명에 있어서는 부가형 액상 실리콘 고무를 경화시키기 위해 적절한 경화 촉매를 이용할 수 있다. 이와 같은 경화 촉매로서는 백금계의 것을 이용할 수 있고, 그 구체예로서는 염화백금산 및 그 염, 백금-불포화기 함유 실록산콤플렉스, 비닐실록산과 백금의 콤플렉스, 백금과 1, 3-디비닐테트라메틸디실록산의 콤플렉스, 트리올가노포스핀 혹은 포스파이트와 백금의 콤플렉스, 아세틸아세테이트 백금 킬레이트, 환형 디엔과 백금의 콤플렉스 등의 공지의 것을 들 수 있다.
경화 촉매의 사용량은 경화 촉매의 종류, 그 밖의 경화 처리 조건을 고려하여 적절하게 선택되지만, 통상 부가형 액상 실리콘 고무(100) 중량부에 대해 3 내지 15 중량부이다.
또한, 부가형 액상 실리콘 고무 중에는 부가형 액상 실리콘 고무의 틱소트로피성의 향상, 점도 조정, 도전성 입자의 분산 안정성의 향상, 혹은 높은 강도를 갖는 기재를 얻는 것 등을 목적으로 하여 필요에 따라서 통상의 실리카 가루, 콜로이드 실리카, 에어로겔 실리카, 알루미나 등의 무기 충전재를 함유시킬 수 있다.
도전부(36)에 함유되는 도전성 입자(P)로서는 자성을 나타내는 코어 입자(이하,「자성 코어 입자」라고도 함)의 표면에 고도전성 금속이 피복되어 이루어지는 것을 이용하는 것이 바람직하다.
여기서,「고도전성 금속」이라 함은, 0 ℃에 있어서의 도전율이 5 × 106 Ω-1m-1 이상인 것을 말한다.
도전성 입자(P)를 얻기 위한 자성 코어 입자는 그 수평균 입자 직경이 3 내지 40 ㎛인 것이 바람직하다.
여기서, 자성 코어 입자의 수평균 입자 직경은 레이저 회절 산란법에 의해 측정된 것을 말한다.
상기 수평균 입자 직경이 3 ㎛ 이상이면, 가압 변형이 쉽고, 저항치가 낮아 접속 신뢰성이 높은 도전부(36)를 얻기 쉽다. 한편, 상기 수평균 입자 직경이 40 ㎛ 이하이면, 미세한 도전부(36)를 쉽게 형성할 수 있고, 또한 얻게 되는 도전부(36)는 안정된 도전성을 갖는 것이 되기 쉽다.
또한, 자성 코어 입자는 그 BET 비표면적이 10 내지 500 ㎡/㎏인 것이 바람직하고, 보다 바람직하게는 20 내지 500 ㎡/㎏, 특히 바람직하게는 50 내지 400 ㎡/㎏이다.
이 BET 비표면적이 10 ㎡/㎏ 이상이면, 상기 자성 코어 입자는 도금 가능한 영역이 충분히 큰 것이므로, 상기 자성 코어 입자에 소요의 양의 도금을 확실하게 행할 수 있고, 따라서 도전성이 큰 도전성 입자(P)를 얻을 수 있는 동시에, 상기 도전성 입자(P) 사이에 있어서, 접촉 면적이 충분히 크기 때문에 안정되고 높은 도전성을 얻을 수 있다. 한편, 이 BET 비표면적이 500 ㎡/㎏ 이하이면, 상기 자성 코어 입자가 취약한 것이 되지 않고, 물리적인 응력이 가해졌을 때에 파괴되는 일이 적어, 안정되고 높은 도전성이 보유 지지된다.
또한, 자성 코어 입자는 그 입자 직경의 변동계수가 50 ％ 이하인 것이 바람직하고, 보다 바람직하게는 40 ％ 이하, 더욱 바람직하게는 30 ％ 이하, 특히 바람직하게는 20 ％ 이하인 것이다.
여기서, 입자 직경의 변동계수는 식 : (σ/Dn) × 100(단, σ는 입자 직경의 표준편차의 값을 나타내고, Dn은 입자의 수평균 입자 직경을 나타냄)에 의해 구할 수 있는 것이다.
상기 입자 직경의 변동계수가 50 ％ 이하이면, 입자 직경의 균일성이 크기 때문에, 도전성의 변동이 작은 도전부(36)를 형성할 수 있다.
자성 코어 입자를 구성하는 재료로서는 철, 니켈, 코발, 이들 금속을 구리, 수지에 의해 코팅한 것 등을 이용할 수 있지만, 그 포화 자화가 0.1 Wb/㎡ 이상인 것을 바람직하게 이용할 수 있고, 보다 바람직하게는 0.3 Wb/㎡ 이상, 특히 바람직하게는 0.5 Wb/㎡ 이상의 것이고, 구체적으로는 철, 니켈, 코발 또는 이들의 합금 등을 들 수 있다.
자성 코어 입자의 표면에 피복되는 고도전성 금속으로서는 금, 은, 로듐, 백금, 크롬 등을 이용할 수 있고, 이들 중에서는 화학적으로 안정되고 또한 높은 도전율을 갖는 점에서 금을 이용하는 것이 바람직하다.
도전성 입자(P)는 코어 입자에 대한 고도전성 금속의 비율〔(고도전성 금속의 질량/코어 입자의 질량) × 100〕이 15 질량 ％ 이상이 되고, 바람직하게는 25 내지 35 질량 ％가 된다.
고도전성 금속의 비율이 15 질량 ％ 미만인 경우에는, 얻게 되는 이방 도전성 커넥터를 고온 환경 하에서 반복해서 사용하였을 때, 상기 도전성 입자(P)의 도전성이 현저히 저하되는 결과, 소요의 도전성을 유지할 수 없다.
또한, 도전성 입자(P)는 그 BET 비표면적이 10 내지 500 ㎡/㎏인 것이 바람직하다.
이 BET 비표면적이 10 ㎡/㎏ 이상이면, 피복층의 표면적이 충분히 큰 것이기 때문에, 고도전성 금속의 총 중량이 큰 피복층을 형성할 수 있고, 따라서 도전성이 큰 입자를 얻을 수 있는 동시에, 상기 도전성 입자(P) 사이에 있어서 접촉 면적이 충분히 크기 때문에 안정되고 높은 도전성을 얻을 수 있다. 한편, 이 BET 비표면적이 500 ㎡/㎏ 이하이면, 상기 도전성 입자가 취약한 것이 되지 않고, 물리적인 응력이 가해졌을 때에 파괴되는 일이 적어 안정되고 높은 도전성이 보유 지지된다.
또한, 도전성 입자(P)의 수평균 입자 직경은 3 내지 40 ㎛인 것이 바람직하고, 보다 바람직하게는 6 내지 25 ㎛이다.
이와 같은 도전성 입자(P)를 이용함으로써 얻게 되는 이방 도전성 시트(35)는 가압 변형이 용이한 것이 되고, 또한 도전부(36)에 있어서 도전성 입자(P) 사이에 충분한 전기적 접촉을 얻을 수 있다.
또한, 도전성 입자(P)의 형상은 특별히 한정되는 것은 아니지만, 고분자 물질 형성 재료 중에 쉽게 분산시킬 수 있는 점에서 직사각형의 것, 별 형상의 것 혹은 이들이 응집한 2차 입자에 의한 덩어리형의 것이 바람직하다.
도전성 입자(P)의 함수율은 5 질량 ％ 이하인 것이 바람직하고, 보다 바람직하게는 3 질량 ％ 이하, 더욱 바람직하게는 2 질량 ％ 이하, 특히 바람직하게는 1 질량 ％ 이하이다. 이와 같은 조건을 만족시킴으로써 이방 도전성 시트(35)의 형성에 있어서 경화 처리할 때에 기포가 생기는 것이 방지 또는 억제된다.
또한, 도전성 입자(P)는 그 표면이 실란 커플링제 등의 커플링제로 처리된 것이라도 좋다. 도전성 입자(P)의 표면이 커플링제로 처리됨으로써 상기 도전성 입자(P)와 탄성 고분자 물질의 접착성이 높아지고, 그 결과, 얻을 수 있는 이방 도전성 시트(35)는 반복 사용에 있어서의 내구성이 높은 것이 된다.
커플링제의 사용량은 도전성 입자(P)의 도전성에 영향을 주지 않는 범위에서 적절하게 선택되지만, 도전성 입자(P)의 표면에 있어서의 커플링제의 피복 비율(도전성 입자의 표면적에 대한 커플링제의 피복 면적의 비율)이 5 ％ 이상이 되는 양인 것이 바람직하고, 보다 바람직하게는 상기 피복율이 7 내지 100 ％, 더욱 바람직하게는 10 내지 100 ％, 특히 바람직하게는 20 내지 100 ％가 되는 양이다.
이와 같은 도전성 입자(P)는, 예를 들어 이하의 방법에 의해 얻을 수 있다.
우선, 강자성체 재료를 통상적인 방법에 의해 입자화되거나, 혹은 시판의 강자성체 입자를 준비하고, 이 입자에 대해 분급 처리를 행함으로써 소요의 입자 직경을 갖는 자성 코어 입자를 조제한다.
여기서, 입자의 분급 처리는, 예를 들어 공기 분급 장치, 음파 거름 장치 등의 분급 장치에 의해 행할 수 있다.
또한, 분급 처리의 구체적인 조건은 목적으로 하는 자성 코어 입자의 수평균 입자 직경, 분급 장치의 종류 등에 따라서 적절하게 설정된다.
계속해서, 자성 코어 입자의 표면을 산에 의해 처리하고, 또한 예를 들어 순수(純水)에 의해 세정함으로써 자성 코어 입자의 표면에 존재하는 오염, 이물질, 산화막 등의 불순물을 제거하고, 그 후, 상기 자성 코어 입자의 표면에 고도전성 금속을 피복함으로써 도전성 입자를 얻을 수 있다.
여기서, 자성 코어 입자의 표면을 처리하기 위해 이용되는 산으로서는 염산 등을 예로 들 수 있다.
고도전성 금속을 자성 코어 입자의 표면에 피복하는 방법으로서는 무전해 도금법, 치환 도금법 등을 이용할 수 있지만, 이들 방법에 한정되는 것은 아니다.
무전해 도금법 또는 치환 도금법에 의해 도전성 입자를 제조하는 방법에 대해 설명하면, 우선 도금액 중에 산 처리 및 세정 처리된 자성 코어 입자를 첨가하여 슬러리를 조제하고, 이 슬러리를 교반하면서 상기 자성 코어 입자의 무전해 도금 또는 치환 도금을 행한다. 계속해서, 슬러리 중의 입자를 도금액으로부터 분리하고, 그 후, 상기 입자를, 예를 들어 순수에 의해 세정 처리함으로써 자성 코어 입자의 표면에 고도전성 금속이 피복되어 이루어지는 도전성 입자를 얻을 수 있다.
또한, 자성 코어 입자의 표면에 기초 도금을 행하여 기초 도금층을 형성한 후, 상기 기초 도금층의 표면에 고도전성 금속으로 이루어지는 도금층을 형성해도 좋다. 기초 도금층 및 그 표면에 형성되는 도금층을 형성하는 방법은 특별히 한정되지 않지만, 무전해 도금법에 의해 자성 코어 입자의 표면에 기초 도금층을 형성하고, 그 후, 치환 도금법에 의해 기초 도금층의 표면에 고도전성 금속으로 이루어지는 도금층을 형성하는 것이 바람직하다.
무전해 도금 또는 치환 도금에 이용되는 도금액으로서는 특별히 한정되는 것은 아니고, 다양한 시판의 것을 이용할 수 있다.
또한, 자성 코어 입자의 표면에 고도전성 금속을 피복할 때에 입자가 응집함으로써 입자 직경이 큰 도전성 입자가 발생하는 경우가 있으므로, 필요에 따라서 도전성 입자의 분급 처리를 행하는 것이 바람직하고, 이에 의해 소기의 입자 직경을 갖는 도전성 입자를 확실하게 얻을 수 있다.
도전성 입자의 분급 처리를 행하기 위한 분급 장치로서는 전술한 자성 코어 입자를 조제하기 위한 분급 처리에 이용되는 분급 장치로서 예시한 것을 예로 들 수 있다.
도전부(36)에 있어서의 도전성 입자(P)의 함유 비율은 체적분율 10 내지 60 ％, 바람직하게는 15 내지 50 ％가 되는 비율로 이용되는 것이 바람직하다. 이 비율이 10 ％ 미만인 경우에는 충분히 전기 저항치가 작은 도전부(36)를 얻을 수 없는 경우가 있다. 한편, 이 비율이 60 ％를 넘는 경우에는 얻을 수 있는 도전부(36)는 취약한 것이 되기 쉽고, 도전부(36)로서 필요한 탄성을 얻을 수 없는 경우가 있다.
이상과 같은 이방 도전성 커넥터는, 예를 들어 일본 특허 공개 2002-324600호 공보에 기재된 방법에 의해 제조할 수 있다.
상기한 검사 장치에 있어서는 웨이퍼 적재대(4) 상에 검사 대상인 웨이퍼(6)가 적재되고, 계속해서 가압판(3)에 의해 회로 검사용 프로우브(1)가 하방으로 가압됨으로써, 그 시트형 커넥터(10)의 전극 구조체(15)에 있어서의 표면 전극부(16)의 각각이 웨이퍼(6)의 피검사 전극(7)의 각각에 접촉하고, 또한 상기 표면 전극부(16)의 각각에 의해 웨이퍼(6)의 피검사 전극(7)의 각각이 가압된다. 이 상태에 있어서는, 이방 도전성 커넥터(30)의 이방 도전성 시트(35)에 있어서의 도전부(36)의 각각은 검사용 회로 기판(20)의 검사 전극(21)과 시트형 커넥터(10)의 전극 구조체(15)의 이면 전극부(17)에 의해 협압되어 두께 방향으로 압축되어 있고, 이에 의해 상기 도전부(36)에는 그 두께 방향에 도전로가 형성되고, 그 결과, 웨이퍼(6)의 피검사 전극(7)과 검사용 회로 기판(20)의 검사 전극(21)과의 전기적 접속이 달성된다. 그 후, 가열기(5)에 의해 웨이퍼 적재대(4) 및 가압판(3)을 거쳐서 웨이퍼(6)가 소정의 온도로 가열되고, 이 상태에서 상기 웨이퍼(6)에 있어서의 복수의 집적 회로의 각각에 대해 소요의 전기적 검사가 실행된다.
상기한 회로 검사용 프로우브에 따르면, 도1에 도시하는 시트형 커넥터(10)를 구비하여 이루어지므로, 작은 피치로 피검사 전극(7)이 형성된 웨이퍼(6)에 대해서도 안정된 전기적 접속 상태를 확실하게 달성할 수 있고, 게다가 시트형 커넥터(10)에 있어서의 전극 구조체(15)가 탈락하는 일이 없으므로, 높은 내구성을 얻을 수 있다.
그리고, 상기한 검사 장치에 따르면, 도1에 도시하는 시트형 커넥터(10)를 갖는 회로 검사용 프로우브(1)를 구비하여 이루어지므로, 작은 피치로 피검사 전극(7)이 형성된 웨이퍼(6)에 대해서도 안정된 전기적 접속 상태를 확실하게 달성할 수 있고, 게다가 회로 검사용 프로우브(1)가 높은 내구성을 갖기 때문에, 다수의 웨이퍼의 검사를 행하는 경우라도 장기간에 걸쳐서 신뢰성이 높은 검사를 실행할 수 있다.
본 발명의 회로 장치의 검사 장치는 상기한 예에 한정되지 않고, 이하와 같이 다양한 변경을 가하는 것이 가능하다.
(1) 도41 및 도42에 도시하는 회로 검사용 프로우브(1)는 웨이퍼(6)에 형성된 모든 집적 회로의 피검사 전극(7)에 대해 일괄하여 전기적 접속을 달성하는 것이지만, 웨이퍼(6)에 형성된 모든 집적 회로 중으로부터 선택된 복수의 집적 회로의 피검사 전극(7)에 전기적으로 접속되는 것이라도 좋다. 선택되는 집적 회로의 수는 웨이퍼(6)의 사이즈, 웨이퍼(6)에 형성된 집적 회로의 수, 각 집적 회로에 있어서의 피검사 전극의 수 등을 고려하여 적절하게 선택되고, 예를 들어 16개, 32개, 64개, 128개이다.
이와 같은 회로 검사용 프로우브를 갖는 검사 장치에 있어서는 웨이퍼(6)에 형성된 모든 집적 회로 중으로부터 선택된 복수의 집적 회로의 피검사 전극(7)에 회로 검사용 프로우브를 전기적으로 접속하여 검사를 행하고, 그 후, 다른 집적 회로 중으로부터 선택된 복수의 집적 회로의 피검사 전극(7)에 회로 검사용 프로우브를 전기적으로 접속하여 검사를 행하는 공정을 반복함으로써, 웨이퍼(6)에 형성된 모든 집적 회로의 전기적 검사를 행할 수 있다.
그리고, 이와 같은 검사 장치에 따르면, 직경이 8인치 또는 12인치인 웨이퍼에 높은 집적도로 형성된 집적 회로에 대해 전기적 검사를 행하는 경우에 있어서, 모든 집적 회로에 대해 일괄하여 검사를 행하는 방법과 비교하여 이용되는 검사용 회로 기판의 검사 전극 수나 배선 수를 적게 할 수 있고, 이에 의해 검사 장치의 제조 비용의 저감화를 도모할 수 있다.
(2) 이방 도전성 커넥터(30)에 있어서의 이방 도전성 시트(35)에는 피검사 전극(7)의 패턴에 대응하는 패턴에 따라서 형성된 도전부(36) 외에 피검사 전극(7)에 전기적으로 접속되지 않는 비접속용 도전부가 형성되어 있어도 좋다.
(3) 본 발명의 검사 장치의 검사 대상인 회로 장치는 다수의 집적 회로가 형성된 웨이퍼에 한정되는 것은 아니고, 반도체 칩이나, BGA, CSP 등의 패키지 LSI, CMC 등의 반도체 집적 회로 장치 등에 형성된 회로의 검사 장치로서 구성할 수 있다.
[실시예]
이하, 본 발명의 구체적인 실시예에 대해 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
[시험용 웨이퍼의 제작〕
도44에 도시한 바와 같이 직경이 8인치인 실리콘(선열 팽창계수 3.3 × 10-6/K)제의 웨이퍼(6) 상에 각각 치수가 6.5 ㎜ × 6.5 ㎜인 정사각형의 집적 회로(L)를 합계 596개 형성하였다. 웨이퍼(6)에 형성된 집적 회로(L)의 각각은, 도45에 도시한 바와 같이 그 중앙에 피검사 전극 영역(A)을 갖고, 이 피검사 전극 영역(A)에는, 도46에 도시한 바와 같이 각각 종방향(도46에 있어서 상하 방향)의 치수가 200 ㎛이고 횡방향(도46에 있어서 좌우 방향)의 치수가 80 ㎛인 직사각형의 26개의 피검사 전극(7)이 120 ㎛의 피치로 횡방향에 2열[1열의 피검사 전극(7)의 수가 13개]로 배열되어 있다. 종방향에 인접하는 피검사 전극(7) 사이의 이격 거리는 450 ㎛이다. 또한, 26개의 피검사 전극(7) 중 2개씩이 서로 전기적으로 접속되어 있다. 이 웨이퍼(6) 전체의 피검사 전극(7)의 총수는 15496개이다. 이하, 이 웨이퍼를「시험용 웨이퍼(W1)」라 한다.
<제1 실시예>
〔시트형 커넥터(M)(1-1) 내지 M(1-5)의 제작〕
두께가 12.5 ㎛인 폴리이미드 시트의 양면에 각각 두께가 5 ㎛인 구리층이 적층된 적층 폴리이미드 시트와, 열가소성 폴리이미드 시트의 일면에 두께가 5 ㎛인 구리층이 적층된 적층 열가소성 폴리이미드 시트를 준비하고, 적층 폴리이미드 시트의 한 쪽 구리층의 표면에 적층 열가소성 폴리이미드 시트를 그 구리가 적층되어 있지 않은 면이 대향 접촉하도록 배치하여 양자를 열압착 처리함으로써, 도3에 도시하는 구성의 적층체(10A)를 제작하였다.
이렇게 하여 얻게 된 적층체(10A)는 두께가 12.5 ㎛인 폴리이미드로 이루어지는 절연성 시트(11)의 표면에 두께가 5 ㎛인 구리로 이루어지는 제1 표면측 금속층(19A), 두께가 25 ㎛인 폴리이미드로 이루어지는 절연층(16B) 및 두께가 5 ㎛인 구리로 이루어지는 제2 표면측 금속층(16A)이 이 순서로 적층되고, 상기 절연성 시트(11)의 이면에 두께가 5 ㎛인 구리로 이루어지는 이면측 금속층(17A)이 적층되어 이루어지는 것이다.
상기한 적층체(10A)에 대해 두께가 25 ㎛인 드라이 필름 레지스트에 의해 제2 표면측 금속층(16A)의 표면 전면에 레지스트막(12A)을 형성하는 동시에, 이면측 금속층(17A)의 표면에 시험용 웨이퍼(W1)에 형성된 피검사 전극의 패턴에 대응하는 패턴에 따라서 직경이 60 ㎛인 원형의 15496개의 패턴 구멍(13K)이 형성된 레지스트막(13)을 형성하였다(도4 참조). 여기서, 레지스트막(13)의 형성에 있어서, 노광 처리는 고압 수은 등에 의해 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％ 수산화나트륨 수용액으로 이루어지는 현상제에 40초간 침지하는 조작을 2회 반복함으로써 행하였다.
계속해서, 이면측 금속층(17A)에 대해 염화제2철계 에칭액을 이용하여 50 ℃, 30초간의 조건으로 에칭 처리를 실시함으로써, 이면측 금속층(17A)에 각각 레지스트막(13)의 패턴 구멍(13K)에 연통하는 15496개의 관통 구멍(17H)을 형성하였다(도5 참조). 그 후, 절연성 시트(11)에 대해 히드라진계 에칭액을 이용하여 60 ℃, 120분간의 조건으로 에칭 처리를 실시함으로써, 절연성 시트(11)에 각각 이면측 금속층(17A)의 관통 구멍(17H)에 연통하는 15496개의 관통 구멍(11H)을 형성하였다(도6 참조). 이 관통 구멍(11H)의 각각은 절연성 시트(11)의 이면으로부터 표면을 향함에 따라서 소경이 되는 테이퍼형의 것이며, 이면측의 개구 직경이 60 ㎛, 표면측의 개구 직경이 45 ㎛인 것이었다.
그 후, 제1 표면측 금속층(19A)에 대해 염화제2철계 에칭액을 이용하여 50 ℃, 30초간의 조건으로 에칭 처리를 실시함으로써, 제1 표면측 금속층(19A)에 각각 절연성 시트(11)의 관통 구멍(11H)에 연통하는 15496개의 관통 구멍(19H)을 형성하였다(도7 참조). 또한, 절연층(16B)에 대해 히드라진계 에칭액을 이용하여 60 ℃, 120분간의 조건으로 에칭 처리를 실시함으로써, 절연층(16B)에 각각 제1 표면측 금속층(19A)의 관통 구멍(19H)에 연통하는 15496개의 관통 구멍(16H)을 형성하였다(도8 참조). 이 관통 구멍(16H)의 각각은 절연층(16B)의 이면으로부터 표면을 향함에 따라서 소경이 되는 테이퍼형의 것이며, 이면측의 개구 직경이 45 ㎛, 표면측의 개구 직경이 17 ㎛인 것이었다.
이와 같이 하여, 적층체(10A)의 이면에 각각 이면측 금속층(17A)의 관통 구멍(17H), 절연성 시트(11)의 관통 구멍(11H), 제1 표면측 금속층(19A)의 관통 구멍(19H) 및 절연층(16B)의 관통 구멍(16H)이 연통되어 이루어지는 15496개의 전극 구조체 형성용 오목부(10K)를 형성하였다.
계속해서, 전극 구조체 형성용 오목부(10K)가 형성된 적층체(10A)를 45 ℃의 수산화나트륨 용액에 2분간 침지시킴으로써 상기 적층체(10A)로부터 레지스트막(12A, 13)을 제거하고, 그 후 적층체(10A)에 대해 두께가 25 ㎛인 드라이 필름 레지스트에 의해 제2 표면측 금속층(16A)의 표면 전면을 덮도록 레지스트막(12B)을 형성하는 동시에, 이면측 금속층(17A)의 표면에 상기 이면측 금속층(17A)의 관통 구멍(17H)에 연통하는 치수가 150 ㎛ × 60 ㎛인 직사각형의 15496개의 패턴 구멍(14K)이 형성된 레지스트막(14A)을 형성하였다(도9 참조). 여기서, 레지스트막(14A)의 형성에 있어서, 노광 처리는 고압 수은 등에 의해 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％ 수산화나트륨 수용액으로 이루어지는 현상제에 40초간 침지하는 조작을 2회 반복함으로써 행하였다.
계속해서, 적층체(10A)를 설파민산니켈을 함유하는 도금욕 중에 침지하여 상기 적층체(10A)에 대해 제2 표면측 금속층(16A)을 전극으로서 전해 도금 처리를 실시하고 각 전극 구조체 형성용 오목부(10K) 및 레지스트막(14A)의 각 패턴 구멍(14K) 내에 금속을 충전함으로써, 표면 전극부(16), 단락부(18) 및 이면측 금속층(17A)을 거쳐서 서로 연결된 이면 전극부(17)를 형성하였다(도10 참조).
이와 같이 하여 표면 전극부(16), 단락부(18) 및 이면 전극부(17)가 형성된 적층체(10A)를 45 ℃의 수산화나트륨 용액에 2분간 침지시킴으로써 상기 적층체(10A)로부터 레지스트막(12B, 14A)을 제거하고, 그 후, 두께가 25 ㎛인 드라이 필름 레지스트에 의해 이면 전극부(17)를 덮도록 패터닝된 에칭용 레지스트막(14B)을 형성하였다(도11 참조). 여기서, 레지스트막(14B)의 형성에 있어서, 노광 처리는 고압 수은 등에 의해 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％ 수산화나트륨 수용액으로 이루어지는 현상제에 40초간 침지하는 조작을 2회 반복함으로써 행하였다. 그 후, 제2 표면측 금속층(16A) 및 이면측 금속층(17A)에 대해 암모니아계 에칭액을 이용하여 50 ℃, 30초간의 조건으로 에칭 처리를 실시함으로써, 제2 표면측 금속층(16A)의 전부를 제거하는 동시에, 이면측 금속층(17A)에 있어서의 노출된 부분을 제거하고, 이에 의해 이면 전극부(17)의 각각을 서로 분리시켰다(도12 참조).
계속해서, 절연층(16B)에 대해 히드라진계 에칭액을 이용하여 60 ℃, 120분간의 조건으로 에칭 처리를 실시함으로써 절연층(16B)을 제거하는 동시에, 레지스트막(14B)을 제거함으로써 표면 전극부(16), 제1 표면측 금속층(19A) 및 이면 전극부(17)를 노출시켰다(도13 참조). 그 후, 두께가 25 ㎛인 드라이 필름에 의해 표면 전극부(16) 및 제1 표면측 금속층(17A)에 있어서의 보유 지지부(19)가 되어야 할 부분을 덮도록 패터닝된 레지스트막(12C)을 형성하는 동시에, 절연성 시트(11)의 이면 및 이면 전극부(17)의 전면을 덮도록 레지스트막(14C)을 형성하였다(도14 참조). 여기서, 레지스트막(12c)의 형성에 있어서, 노광 처리는 고압 수은 등에 의해 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％ 수산화나트륨 수용액으로 이루어지는 현상제에 40초간 침지하는 조작을 2회 반복함으로써 행하였다. 그 후, 제1 표면측 금속층(19A)에 대해 염화제2철계 에칭액을 이용하여 50 ℃, 30초간의 조건으로 에칭 처리를 실시함으로써 표면 전극부(16)의 기단부 부분의 주위면으로부터 연속해서 절연성 시트(11)의 표면에 따라서 외측으로 방사형으로 신장하는 원판 링형의 보유 지지부(19)를 형성하고, 또 전극 구조체(15)를 형성하였다(도15 참조).
그리고, 표면 전극부(16) 및 보유 지지부(19)로부터 레지스트막(12C)을 제거하는 동시에, 절연성 시트(11)의 이면 및 이면 전극부(17)로부터 레지스트막(14C)을 제거함으로써 본 발명에 관한 시트형 커넥터(10)를 제조하였다(도1 참조).
이렇게 하여 얻게 된 시트형 커넥터(10)는 절연성 시트(11)의 두께(d)가 12.5 ㎛, 전극 구조체(15)의 표면 전극부(16)의 형상이 원추 다이형이고, 그 기단부의 직경(R1)이 45 ㎛, 그 선단부의 직경(R2)이 17 ㎛, 그 돌출 높이(h)가 25 ㎛, 단락부(18)의 형상이 원추 다이형이고, 그 표면측의 일단부의 직경(R3)이 45 ㎛, 이면측의 타단부의 직경(R4)이 60 ㎛, 이면 전극부(17)의 형상이 직사각형인 평판형이고, 그 횡폭[직경(R5)]이 60 ㎛, 종폭이 150 ㎛, 두께(D2)가 30 ㎛, 보유 지지부(19)의 형상이 원형 링 판형이고, 그 외경(R6)이 50 ㎛, 그 두께(D1)가 5 ㎛인 것이다.
이와 같이 하여 합계 5매의 시트형 커넥터를 제조하였다. 이들 시트형 커넥터를「시트형 커넥터(M)(1-1)」내지「시트형 커넥터(M)(1-5)」라 한다.
〔이방 도전성 커넥터의 제작〕
(1) 자성 코어 입자의 조제 :
시판의 니켈 입자(Westaim사제,「FC1000」)를 이용하여 이하와 같이 하여 자성 코어 입자를 조제하였다.
닛신엔지니어링가부시끼가이샤제의 공기 분급기「터보클래시파이어 TC-15N」에 의해 니켈 입자 2 ㎏을 비중이 8.9, 풍량이 2.5 ㎥/분, 회전자 회전수가 1600 rpm, 분급점이 25 ㎛, 니켈 입자의 공급 속도가 16 g/분인 조건으로 분급 처리하고, 니켈 입자 1.8 ㎏을 포집하고, 또한 이 니켈 입자 18 ㎏을 비중이 8.9, 풍량이 2.5 ㎥/분, 회전자 회전수가 3000 rpm, 분급점이 10 ㎛, 니켈 입자의 공급 속도가 14 g/분인 조건으로 분급 처리하여 니켈 입자 1.5 ㎏을 포집하였다.
계속해서, 즈쯔이이가까꾸 기기 가부시끼가이샤제의 음파 거름기「SW-20AT형」에 의해 공기 분급기에 의해 분급된 니켈 입자 120 g을 더욱 분급 처리하였다. 구체적으로는 각각 직경이 200 ㎜이고, 개구 직경이 25 ㎛, 20 ㎛, 16 ㎛ 및 8 ㎛인 4개의 체를 상부로부터 이 순서로 4단으로 포개어 체의 각각에 직경이 2 ㎜인 세라믹 볼 10 g을 투입하고, 최상단의 체(개구 직경이 25 ㎛)에 니켈 입자 20 g을 투입하고, 55 ㎐에서 12분간 및 125 ㎐에서 15분간의 조건으로 분급 처리하여 최하단의 체(개구 직경이 8 ㎛)에 수집된 니켈 입자를 회수하였다. 이 조작을 합계 25회 행함으로써 자성 코어 입자 110 g을 조제하였다.
이렇게 하여 얻게 된 자성 코어 입자는 수평균 입자 직경이 10 ㎛, 입자 직경의 변동계수가 10 ％, BET 비표면적이 0.2 × 103 ㎡/㎏, 포화 자화가 0.6 Wb/㎡이었다.
이 자성 코어 입자를「자성 코어 입자[A]」라 한다.
(2) 도전성 입자의 조제 :
분말 도금 장치의 처리 조 내에 자성 코어 입자[A] 100 g를 투입하고, 또한 0.32 N의 염산수용액(21)을 더하여 교반하여 자성 코어 입자[A]를 함유하는 슬러리를 얻었다. 이 슬러리를 상온에서 30분간 교반함으로써 자성 코어 입자[A]의 산 처리를 행하고, 그 후, 1분간 정치하여 자성 코어 입자[A]를 침전시켜 상등액을 제거하였다.
계속해서, 산 처리가 실시된 자성 코어 입자[A]에 순수(21)를 더하여 상온에서 2분간 교반하고, 그 후 1분간 정치하여 자성 코어 입자[A]를 침전시켜 상등액을 제거하였다. 이 조작을 또한 2회 반복함으로써 자성 코어 입자[A]의 세정 처리를 행하였다.
그리고, 산 처리 및 세정 처리가 실시된 자성 코어 입자[A]에 금의 함유 비율이 20 g/L인 금 도금액(21)을 더하고, 처리층 내의 온도를 90 ℃로 승온하여 교반함으로써 슬러리를 조제하였다. 이 상태에서 슬러리를 교반하면서 자성 코어 입자[A]에 대해 금의 치환 도금을 행하였다. 그 후, 슬러리를 방랭하면서 정치하고 입자를 침전시켜 상등액을 제거함으로써 도전성 입자를 조제하였다.
이와 같이 하여 얻게 된 도전성 입자에 순수(21)를 더하여 상온에서 2분간 교반하고, 그 후, 1분간 정치하여 도전성 입자를 침전시켜 상등액을 제거하였다. 이 조작을 또한 2회 반복하고, 그 후, 90 ℃로 가열한 순수(21)를 더하여 교반하고, 얻게 된 슬러리를 여과지에 의해 여과하여 도전성 입자를 회수하였다. 그리고, 이 도전성 입자를 90 ℃로 설정된 건조기에 의해 건조 처리하였다.
이렇게 얻게 된 도전성 입자는 수평균 입자 직경이 12 ㎛, BET 비표면적이 0.15 × 103 ㎡/㎏, (피복층을 형성하는 금의 질량)/(도전성 입자 전체의 질량)의 값이 0.3이었다.
이 도전성 입자를「도전성 입자(a)」라 한다.
(3) 프레임판의 제작 :
도47 및 도48에 도시하는 구성에 수반하여 하기의 조건에 의해 상기한 시험용 웨이퍼(W1)에 있어서의 각 피검사 전극 영역에 대응하여 형성된 596개의 개구(32)를 갖는 직경이 8인치인 프레임판(31)을 제작하였다.
이 프레임판(31)의 재질은 코발(선열 팽창계수 5 × 10-6/K)이고, 그 두께는 60 ㎛이다.
개구(32)의 각각은 그 횡방향(도47 및 도48에 있어서 좌우 방향)의 치수가 1800 ㎛이고 종방향(도47 및 도48에 있어서 상하 방향)의 치수가 600 ㎛이다.
종방향에 인접하는 개구(32) 사이의 중앙 위치에는 원형의 공기 유입 구멍(33)이 형성되어 있고, 그 직경은 1000 ㎛이다.
(4) 이방 도전성 시트용 성형 재료의 조제 :
부가형 액상 실리콘 고무(100) 중량부에 도전성 입자[a] 30 중량부를 첨가하여 혼합하고, 그 후, 감압에 의한 탈포 처리를 실시함으로써 이방 도전성 시트용 성형 재료를 조제하였다.
이상에 있어서, 사용한 부가형 액상 실리콘 고무는 각각 점도가 250 Paㆍs인 A액 및 B액으로 이루어지는 2액형의 것이며, 그 경화물의 압축 영구 왜곡이 5 ％, 듀로메타 A 경도가 32, 파열 강도가 25 kN/m인 것이다.
여기서, 부가형 액상 실리콘 고무 및 그 경화물의 특성은 이하와 같이 하여 측정된 것이다.
(i) 부가형 액상 실리콘 고무의 점도는 B형 점도계에 의해 23±2 ℃에 있어서의 값을 측정하였다.
(ⅱ) 실리콘 고무 경화물의 압축 영구 왜곡은 다음과 같이 하여 측정하였다.
2액형의 부가형 액상 실리콘 고무에 있어서의 A액과 B액을 등량이 되는 비율로 교배 혼합하였다. 계속해서, 이 혼합물을 금형으로 유입하고, 상기 혼합물에 대해 감압에 의한 탈포 처리를 행한 후, 120 ℃, 30분간의 조건으로 경화 처리를 함으로써 두께가 12.7 ㎜, 직경이 29 ㎜인 실리콘 고무 경화물로 이루어지는 원주체를 제작하고, 이 원주체에 대해 200 ℃, 4시간의 조건으로 포스트 큐어를 행하였다. 이와 같이 하여 얻게 된 원주체를 시험 부재로서 이용하여 JIS K 6249에 준거하여 150±2 ℃에 있어서의 압축 영구 왜곡을 측정하였다.
(ⅲ) 실리콘 고무 경화물의 파열 강도는 다음과 같이 하여 측정하였다.
상기 (ⅱ)와 같은 조건으로 부가형 액상 실리콘 고무의 경화 처리 및 포스트 큐어를 행함으로써 두께가 2.5 ㎜인 시트를 제작하였다. 이 시트로부터 펀칭에 의해 크레센트형의 시험 부재를 제작하고, JIS K 6249에 준거하여 23±2 ℃에 있어서의 파열 강도를 측정하였다.
(ⅳ) 듀로메타 A 경도는 상기 (ⅲ)과 마찬가지로 하여 제작된 시트를 5매 포개어 얻게 된 적중체를 시험 부재로서 이용하여 JIS K 6249에 준거하여 23±2 ℃에 있어서의 값을 측정하였다.
(5) 이방 도전성 커넥터의 제작 :
상기 (1)에서 제작한 프레임판(31) 및 상기 (4)에서 조제한 성형 재료를 이용하여 일본 특허 공개 2002-324600호 공보에 기재된 방법에 따라서, 프레임판(31)에 각각 하나의 개구(32)를 막도록 배치되고, 상기 프레임판(31)의 개구 모서리부에 고정되어 지지된 도42에 도시하는 구성의 596개의 이방 도전성 시트(35)를 형성함으로써 이방 도전성 커넥터를 제조하였다. 여기서, 성형 재료층의 경화 처리는 전자석에 의해 두께 방향에 2T의 자장을 작용시키면서 100 ℃, 1시간의 조건으로 행하였다.
이렇게 하여 얻게 된 이방 도전성 시트(35)에 대해 구체적으로 설명하면, 이방 도전성 시트(35)의 각각은 횡방향의 치수가 2500 ㎛, 종방향의 치수가 1400 ㎛이고, 26개의 도전부(36)가 120 ㎛의 피치로 횡방향에 2열(1열의 도전부의 수가 13개이고, 종방향에 인접하는 도전부 사이의 이격 거리가 450 ㎛)로 배열되어 있고, 도전부(36)의 각각은 횡방향의 치수가 60 ㎛, 종방향의 치수가 200 ㎛, 두께가 150 ㎛, 돌출부(38)의 돌출 높이가 25 ㎛, 절연부(37)의 두께가 100 ㎛이다. 또한, 횡방향에 있어서 가장 외측에 위치하는 도전부(36)와 프레임판의 개구 모서리와의 사이에는 비접속용 도전부가 배치되어 있다. 비접속용 도전부의 각각은 횡방향의 치수가 80 ㎛, 종방향의 치수가 300 ㎛, 두께가 150 ㎛이다.
또한, 각 이방 도전성 시트(35)에 있어서의 도전부(36) 중의 도전성 입자의 함유 비율을 조사한 바, 모든 도전부(36)에 대해 체적분률 약 30 ％였다.
이렇게 하여 얻게 된 이방 도전성 커넥터를「이방 도전성 커넥터(C1)」라 한다.
(6) 검사용 회로 기판의 제작 :
기판 재료로서 알루미나 세라믹스(선열 팽창계수 4.8 × 10-6/K)를 이용하여 시험용 웨이퍼(W1)에 있어서의 피검사 전극의 패턴에 대응하는 패턴에 따라서 검사 전극(21)이 형성된 검사용 회로 기판(20)을 제작하였다. 이 검사용 회로 기판(20)은 전체의 치수가 30 ㎝ × 30 ㎝의 직사각형이고, 그 검사 전극은 횡방향의 치수가 60 ㎛이고 종방향의 치수가 200 ㎛이다. 이렇게 하여 얻게 된 검사용 회로 기판을「검사용 회로 기판(T1)」이라 한다.
(7) 접속 안정성 시험 :
시트형 커넥터(M)(1-1) 내지 시트형 커넥터(M)(1-5)의 각각에 대해 이하와 같이 하여 접속 안정성 시험을 행하였다.
시험용 웨이퍼(W1)를 시험대에 배치하고, 이 시험용 웨이퍼(W1)의 표면 상에 시트형 커넥터를 그 표면 전극부의 각각이 상기 시험용 웨이퍼(W1)의 피검사 전극 상에 위치하도록 위치 맞춤하여 배치하고, 이 시트형 커넥터 상에 이방 도전성 커넥터(C1)를 그 도전부의 각각이 상기 시트형 커넥터의 이면 전극부 상에 위치하도록 위치 맞춤하여 배치하고, 이 이방 도전성 커넥터 상에 검사용 회로 기판(T1)을 그 검사 전극의 각각이 상기 이방 도전성 커넥터의 도전부 상에 위치하도록 위치 맞춤하여 배치하고, 또한 검사용 회로 기판(T1)을 하방에 12.4 ㎏의 하중(이방 도전성 커넥터의 도전부 1개당에 가해지는 하중이 평균 0.8 g)으로 가압하였다.
그리고, 실온(25 ℃) 하에 있어서, 검사용 회로 기판(T1)에 있어서의 15496개의 검사 전극에 대해 이방 도전성 커넥터(C1), 시트형 커넥터 및 시험용 웨이퍼(W1)를 거쳐서 서로 전기적으로 접속된 2개의 검사 전극 사이의 전기 저항을 차례로 측정하고, 측정된 전기 저항치의 2분의 1의 값을 검사용 회로 기판(T1)의 검사 전극과 시험용 웨이퍼(W1)의 피검사 전극 사이의 전기 저항(이하,「도통 저항」이라 함)으로서 기록하여 전체 측정점에 있어서의 도통 저항이 1 Ω 미만인 측정점의 비율을 구하였다.
또한, 검사용 회로 기판(T1)에 대한 하중을 12.4 ㎏ 내지 31 ㎏(이방 도전성 커넥터의 도전부 1개당에 가해지는 하중이 평균 2 g)으로 변경한 것 이외에는 상기와 마찬가지로 하여 전체 측정점에 있어서의 도통 저항이 1 Ω 미만인 측정점의 비율을 구하였다.
이상, 결과를 표 1에 나타낸다.
(8) 내구성 시험 :
시트형 커넥터(M)(1-1), 시트형 커넥터(M)(1-2) 및 시트형 커넥터(M)(1-4)의 각각에 대해 이하와 같이 하여 내구성 시험을 행하였다.
시험용 웨이퍼(W1)를, 전열 히터를 구비한 시험대에 배치하고, 이 시험용 웨이퍼(W1)의 표면 상에 시트형 커넥터를 그 표면 전극부의 각각이 상기 시험용 웨이퍼(W1)의 피검사 전극 상에 위치하도록 위치 맞춤하여 배치하고, 이 시트형 커넥터 상에 이방 도전성 커넥터(C1)를 그 도전부의 각각이 상기 시트형 커넥터의 이면 전극부 상에 위치하도록 위치 맞춤하여 배치하고, 이 이방 도전성 커넥터 상에 검사용 회로 기판(T1)을 그 검사 전극의 각각이 상기 이방 도전성 커넥터의 도전부 상에 위치하도록 위치 맞춤하여 배치하고, 또한 검사용 회로 기판(T1)을 하방으로 31 ㎏의 하중(이방 도전성 커넥터의 도전부 1개당에 가해지는 하중이 평균 2g)으로 가압하였다. 그리고, 시험대를 85 ℃로 가열하여 상기 시험대의 온도가 안정된 후, 검사용 회로 기판(T1)에 있어서의 15496개의 검사 전극에 대해 이방 도전성 커넥터(C1), 시트형 커넥터 및 시험용 웨이퍼(W1)를 거쳐서 서로 전기적으로 접속된 2개의 검사 전극 사이의 전기 저항을 차례로 측정하고, 측정된 전기 저항치의 2분의 1의 값을 검사용 회로 기판(T1)의 검사 전극과 시험용 웨이퍼(W1)의 피검사 전극 사이의 전기 저항(이하,「도통 저항」이라 함)으로서 기록하여 도통 저항이 1 Ω 이상인 측정점의 수를 구하였다. 그리고, 이 상태에서 30초간 보유 지지한 후, 시험대의 온도를 85 ℃로 보유 지지한 상태에서 검사용 회로 기판(T1)에 대한 가압을 해제하고, 이 상태에서 30초간 보유 지지하였다. 이상의 조작을 1 사이클로 하여 합계 5만 사이클을 행하였다.
결과를 표 2에 나타낸다.
상기한 내구성 시험이 종료된 후, 시트형 커넥터(M)(1-1), 시트형 커넥터(M)(1-2) 및 시트형 커넥터(M)(1-4)의 각각을 관찰한 바, 어떠한 전극 구조체도 절연성 시트로부터 탈락되지 않아, 높은 내구성을 갖는 것이 확인되었다.
<제1 비교예>
시트형 커넥터의 제작에 있어서, 제1 표면측 금속층의 전부를 에칭 처리에 의해 제거하고, 보유 지지부를 형성하지 않은 것 이외에는 제1 실시예와 마찬가지로 하여 시트형 커넥터를 제작하였다.
이렇게 하여 얻게 된 시트형 커넥터는 절연성 시트의 두께(d)가 12.5 ㎛, 전극 구조체의 표면 전극부의 형상이 원추 다이형이고, 그 기단부의 직경이 45 ㎛, 그 선단부의 직경이 17 ㎛, 그 돌출 높이가 25 ㎛, 단락부의 형상이 원추 다이형이고, 그 표면측의 일단부의 직경이 45 ㎛, 이면측의 타단부의 직경이 60 ㎛, 이면 전극부의 형상이 직사각형의 평판형이고, 그 횡폭이 60 ㎛, 종폭이 150 ㎛, 두께가 30 ㎛인 것이다.
이와 같이 하여 합계 5매의 시트형 커넥터를 제조하였다. 이들 시트형 커넥터를「시트형 커넥터(M)(2-1)」내지「시트형 커넥터(M)(2-5)」라 한다.
시트형 커넥터(M)(2-1) 내지 시트형 커넥터(M)(2-5)의 각각에 대해 제1 실시예와 마찬가지로 하여 접속 안정성 시험을 행하였다. 결과를 표1에 나타낸다.
또한, 시트형 커넥터(M)(2-1) 및 시트형 커넥터(M)(2-3)의 각각에 대해 제1 실시예와 마찬가지로 하여 내구성 시험을 행하였다. 결과를 표2에 나타낸다.
또한, 내구성 시험이 종료된 후, 시트형 커넥터(M)(2-1) 및 시트형 커넥터(M)(2-3)의 각각을 관찰한 바, 시트형 커넥터(M)(2-1)에 있어서 15496개의 전극 구조체 중 52개의 전극 구조체가 절연성 시트로부터 탈락되어 있고, 시트형 커넥터(M)(2-3)에 있어서 15496개의 전극 구조체 중 16개의 전극 구조체가 절연성 시트로부터 탈락되어 있었다.
<제2 비교예>
도50에 도시하는 공정에 따라서, 이하와 같이 하여 시트형 커넥터를 제조하였다.
두께가 12.5 ㎛인 폴리이미드로 이루어지는 절연성 시트의 일면에 두께가 5 ㎛인 구리층이 적층되어 이루어지는 적층 재료를 준비하고, 이 적층 재료에 있어서의 절연성 시트에 대해 레이저 가공을 실시함으로써 각각 절연성 시트의 두께 방향으로 관통하는 직경이 30 ㎛인 15496개의 관통 구멍을 시험용 웨이퍼(W1)에 있어서의 피검사 전극의 패턴에 대응하는 패턴에 따라서 형성하였다. 계속해서, 이 적층 재료에 대해 포토리소그래피 및 니켈 도금 처리를 실시함으로써 절연성 시트의 관통 구멍 내에 구리층에 일체로 연결된 단락부를 형성하는 동시에, 상기 절연성 시트의 표면에 단락부에 일체로 연결된 돌기형의 표면 전극부를 형성하였다. 이 표면 전극부의 기단부의 직경은 70 ㎛이고, 절연성 시트의 표면으로부터의 높이는 20 ㎛였다. 그 후, 적층 재료에 있어서의 구리층에 대해 포토 에칭 처리를 실시하고 그 일부를 제거함으로써, 60 ㎛ × 150 ㎛인 직사각형의 이면 전극부를 형성하고, 또한 표면 전극부 및 이면 전극부에 금 도금 처리를 실시함으로써 전극 구조체를 형성하고, 또 시트형 커넥터를 제조하였다.
이와 같이 하여 합계 5매의 시트형 커넥터를 제조하였다. 이들 시트형 커넥터를「시트형 커넥터(M)(3-1)」내지「시트형 커넥터(M)(3-5)」라 한다.
시트형 커넥터(M)(3-1) 내지 시트형 커넥터(M)(3-5)의 각각에 대해 제1 실시예와 마찬가지로 하여 접속 안정성 시험을 행하였다. 결과를 표 1에 나타내다.
또한, 시트형 커넥터(M)(3-1), 시트형 커넥터(M)(3-2) 및 시트형 커넥터(M)(3-4)의 각각에 대해 제1 실시예와 마찬가지로 하여 내구성 시험을 행하였다. 결과를 표 2에 나타낸다.
전체 측정점에 있어서의 도통 저항이 1 Ω 미만인 측정점의 비율(％)
하중 12.4 ㎏ 하중 31 ㎏
제1 실시예 시트형 커넥터(M)(1-1) 100 100
시트형 커넥터(M)(1-2) 100 100
시트형 커넥터(M)(1-3) 100 100
시트형 커넥터(M)(1-4) 100 100
시트형 커넥터(M)(1-5) 100 100
제1 비교예 시트형 커넥터(M)(2-1) 100 100
시트형 커넥터(M)(2-2) 96 100
시트형 커넥터(M)(2-3) 100 100
시트형 커넥터(M)(2-4) 99 99
시트형 커넥터(M)(2-5) 92 95
제2 비교예 시트형 커넥터(M)(3-1) 89 100
시트형 커넥터(M)(3-2) 93 100
시트형 커넥터(M)(3-3) 77 97
시트형 커넥터(M)(3-4) 90 100
시트형 커넥터(M)(3-5) 88 97
도통 저항이 1 Ω 이상인 측정점의 수(개)
사이클수 1회 1000회 5000회 10000회 30000회 50000회
제1 실시예 시트형 커넥터(M)(1-1) 0 0 0 0 0 0
시트형 커넥터(M)(1-2) 0 0 0 0 0 0
시트형 커넥터(M)(1-4) 0 0 0 0 0 0
제1 비교예 시트형 커넥터(M)(2-1) 0 2 4 38 74 128
시트형 커넥터(M)(2-3) 0 0 2 18 32 42
제2 비교예 시트형 커넥터(M)(3-1) 0 0 0 0 0 0
시트형 커넥터(M)(3-2) 0 0 0 0 4 16
시트형 커넥터(M)(3-4) 0 0 0 2 2 8
표 1의 결과로부터 명백한 바와 같이, 제1 실시예에 관한 시트형 커넥터(M)(1-1) 내지 시트형 커넥터(M)(1-5)에 따르면, 모든 피검사 전극에 대해 작은 하중으로 안정된 전기적 접속 상태가 확실하게 달성되는 것이 확인되었다.
또한, 제1 실시예에 관한 시트형 커넥터는 높은 내구성을 갖는 것이 확인되었다.
본 발명의 시트형 커넥터에 따르면, 전극 구조체에는 표면 전극부의 기단부 부분으로부터 연속해서 절연성 시트의 표면에 따라서 외측으로 신장하는 보유 지지부가 형성되어 있으므로, 상기 표면 전극부의 직경이 작은 것이라도 상기 전극 구조체가 절연성 시트로부터 탈락하는 일이 없어 높은 내구성을 얻을 수 있다.
또한, 작은 직경의 표면 전극부를 형성하는 것이 가능한 것에 의해, 인접하는 표면 전극부 사이의 이격 거리가 충분히 확보되므로, 절연성 시트에 의한 유연성이 충분히 발휘되고, 그 결과, 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정된 전기적 접속 상태를 확실하게 달성할 수 있다.
본 발명의 시트형 커넥터의 제조 방법에 따르면, 절연성 시트를 갖는 적층체에 미리 전극 구조체 형성용 오목부를 형성하고, 상기 전극 구조체 형성용 오목부를 캐비티로 하여 표면 전극부를 형성하므로, 직경이 작고 돌출 높이의 변동이 작은 표면 전극부를 얻을 수 있다.
또한, 절연성 시트의 표면에 형성된 표면측 금속층을 에칭 처리함으로써 표면 전극부의 기단부 부분으로부터 연속해서 절연성 시트의 표면에 따라서 외측으로 신장하는 보유 지지부를 확실하게 형성할 수 있으므로, 상기 표면 전극부의 직경이 작은 것이라도 상기 전극 구조체가 절연성 시트로부터 탈락하는 일이 없어 높은 내구성을 갖는 시트형 커넥터를 제조할 수 있다.
본 발명의 회로 검사용 프로우브에 따르면, 상기의 시트형 커넥터를 구비하여 이루어지므로, 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정된 전기적 접속 상태를 확실하게 달성할 수 있고, 게다가 시트형 커넥터에 있어서의 전극 구조체가 탈락하는 일이 없으므로, 높은 내구성을 얻을 수 있다.
본 발명의 회로 장치의 검사 장치에 따르면, 상기한 회로 검사용 프로우브를 구비하여 이루어지므로, 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정된 전기적 접속 상태를 확실하게 달성할 수 있고, 게다가 다수의 회로 장치의 검사를 행하는 경우에도 장기간에 걸쳐서 신뢰성이 높은 검사를 실행할 수 있다.

Claims (19)

  1. 절연성 시트와, 이 절연성 시트에 그 면방향에 서로 이격하여 배치된 상기 절연성 시트의 두께 방향으로 관통하여 신장하는 복수의 전극 구조체를 갖는 시트형 커넥터이며,
    상기 전극 구조체의 각각은 상기 절연성 시트의 표면으로 노출되고, 상기 절연성 시트의 표면으로부터 돌출되는 표면 전극부와, 상기 절연성 시트의 이면으로 노출되는 이면 전극부와, 상기 표면 전극부의 기단부로부터 연속해서 상기 절연성 시트를 그 두께 방향으로 관통하여 신장하여 상기 이면 전극부에 연결된 단락부와, 상기 표면 전극부의 기단부 부분으로부터 연속해서 상기 절연성 시트의 표면에 따라서 외측으로 신장하는 보유 지지부로 이루어지는 것을 특징으로 하는 시트형 커넥터.
  2. 제1항에 있어서, 전극 구조체에 있어서의 표면 전극부는 그 기단부로부터 선단부를 향함에 따라서 소경이 되는 형상인 것을 특징으로 하는 시트형 커넥터.
  3. 제1항 또는 제2항에 있어서, 전극 구조체에 있어서의 표면 전극부의 기단부의 직경(R1)에 대한 표면 전극부의 선단부의 직경(R2)의 비(R2/R1 )의 값이 0.11 내지 0.55인 것을 특징으로 하는 시트형 커넥터.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 전극 구조체에 있어서의 표면 전극부의 기단부의 직경(R1)에 대한 표면 전극부의 돌출 높이(h)의 비(h/R1)의 값이 0.2 내지 3인 것을 특징으로 하는 시트형 커넥터.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 전극 구조체에 있어서의 단락부는 절연성 시트의 이면으로부터 표면을 향함에 따라서 소경이 되는 형상인 것을 특징으로 하는 시트형 커넥터.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 절연성 시트는 에칭 가능한 고분자 재료로 이루어지는 것을 특징으로 하는 시트형 커넥터.
  7. 제6항에 있어서, 절연성 시트는 폴리이미드로 이루어지는 것을 특징으로 하는 시트형 커넥터.
  8. 청구의 범위 제1항에 기재된 시트형 커넥터를 제조하는 방법이며,
    적어도 절연성 시트와, 이 절연성 시트의 표면에 형성된 제1 표면측 금속층과, 이 제1 표면측 금속층의 표면에 형성된 절연층과, 이 절연층의 표면에 형성된 제2 표면측 금속층을 갖는 적층체를 준비하고,
    이 적층체에 있어서의 절연성 시트, 제1 표면측 금속층 및 절연층의 각각에 서로 연통하는 두께 방향으로 신장하는 관통 구멍을 형성함으로써 상기 적층체의 이면에 전극 구조체 형성용 오목부를 형성하고,
    이 적층체에 대해 그 제2 표면측 금속층을 전극으로서 도금 처리를 실시하여 전극 구조체 형성용 오목부에 금속을 충전함으로써, 절연성 시트의 표면으로부터 돌출되는 표면 전극부 및 그 기단부로부터 연속해서 상기 절연성 시트를 그 두께 방향으로 관통하여 신장하는 단락부를 형성하고,
    이 적층체로부터 상기 제2 표면측 금속층 및 상기 절연층을 제거함으로써 상기 표면 전극부 및 상기 제1 표면측 금속층을 노출시키고, 그 후, 상기 제1 표면측 금속층에 에칭 처리를 실시함으로써 상기 표면 전극부의 기단부 부분으로부터 연속해서 상기 절연성 시트의 표면에 따라서 외측으로 신장하는 보유 지지부를 형성하는 공정을 갖는 것을 특징으로 하는 시트형 커넥터의 제조 방법.
  9. 제8항에 있어서, 전극 구조체 형성용 오목부에 있어서의 절연층의 관통 구멍이 상기 절연층의 이면으로부터 표면을 향함에 따라서 소경이 되는 형상으로 형성되는 것을 특징으로 하는 커넥터의 제조 방법.
  10. 제9항에 있어서, 적층체로서 그 절연층이 에칭 가능한 고분자 재료로 이루어지는 것을 이용하여 전극 구조체 형성용 오목부에 있어서의 절연층의 관통 구멍이 에칭에 의해 형성되는 것을 특징으로 하는 시트형 커넥터의 제조 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서, 전극 구조체 형성용 오목부에 있어서의 절연성 시트의 관통 구멍이 상기 절연성 시트의 이면으로부터 표면을 향함에 따라서 소경이 되는 형상으로 형성되는 것을 특징으로 하는 시트형 커넥터의 제조 방법.
  12. 제11항에 있어서, 적층체로서 그 절연성 시트가 에칭 가능한 고분자 재료로 이루어지는 것을 이용하여 전극 구조체 형성용 오목부에 있어서의 절연성 시트의 관통 구멍이 에칭에 의해 형성되는 것을 특징으로 하는 시트형 커넥터의 제조 방법.
  13. 청구의 범위 제1항에 기재된 시트형 커넥터를 제조하는 방법이며,
    적어도 절연성 시트와, 이 절연성 시트의 표면에 형성된 표면측 금속층과, 이 표면측 금속층의 표면에 형성된 절연층과, 상기 절연성 시트의 이면에 형성된 이면측 금속층을 갖는 적층체를 준비하고,
    이 적층체에 있어서의 절연층, 표면측 금속층 및 절연성 시트의 각각에 서로 연통하는 두께 방향으로 신장하는 관통 구멍을 형성함으로써 상기 적층체의 표면에 전극 구조체 형성용 오목부를 형성하고,
    이 적층체에 대해 이면측 금속층을 전극으로서 도금 처리를 실시하여 전극 구조체 형성용 오목부에 금속을 충전함으로써, 절연성 시트의 표면으로부터 돌출되는 표면 전극부 및 그 기단부로부터 연속해서 상기 절연성 시트를 그 두께 방향으로 관통하여 신장하는 단락부를 형성하고,
    이 적층체로부터 절연층을 제거함으로써 상기 표면 전극부 및 상기 표면측 금속층을 노출시키고, 그 후, 상기 표면측 금속층에 에칭 처리를 실시함으로써 상기 표면 전극부의 기단부 부분으로부터 연속해서 상기 절연성 시트의 표면에 따라서 외측으로 신장하는 보유 지지부를 형성하는 공정을 갖는 것을 특징으로 하는 시트형 커넥터의 제조 방법.
  14. 검사 대상인 회로 장치와 테스터의 전기적 접속을 행하기 위한 회로 검사용 프로우브이며,
    검사 대상인 회로 장치의 피검사 전극에 대응하여 복수의 검사 전극이 형성된 검사용 회로 기판과, 이 검사용 회로 기판 상에 배치된 이방 도전성 커넥터와, 이 이방 도전성 커넥터 상에 배치된 청구의 범위 제1항 내지 제7항 중 어느 한 항에 기재된 시트형 커넥터를 구비하여 이루어지는 것을 특징으로 하는 회로 검사용 프로우브.
  15. 제14항에 있어서, 검사 대상인 회로 장치가 다수의 집적 회로가 형성된 웨이퍼이고,
    이방 도전성 커넥터는 검사 대상인 웨이퍼에 형성된 모든 집적 회로 또는 일부의 집적 회로에 있어서의 피검사 전극이 배치된 전극 영역에 대응하여 복수의 개구가 형성된 프레임판과, 이 프레임판의 각 개구를 막도록 배치된 이방 도전성 시트를 갖고 이루어지는 것을 특징으로 하는 회로 검사용 프로우브.
  16. 청구의 범위 제14항 또는 제15항에 기재된 회로 검사용 프로우브를 구비하여 이루어지는 것을 특징으로 하는 회로 장치의 검사 장치.
  17. 검사 대상인 회로 장치와 테스터의 전기적 접속을 행하기 위한 회로 검사용 프로우브이며,
    검사 대상인 회로 장치의 피검사 전극에 대응하여 복수의 검사 전극이 형성된 검사용 회로 기판과, 이 검사용 회로 기판 상에 배치된 이방 도전성 커넥터와, 이 이방 도전성 커넥터 상에 배치된 청구의 범위 제8항 내지 제13항 중 어느 한 항에 기재된 제조 방법에 의해 제조된 시트형 커넥터를 구비하여 이루어지는 것을 특징으로 하는 회로 검사용 프로우브.
  18. 제17항에 있어서, 검사 대상인 회로 장치가 다수의 집적 회로가 형성된 웨이퍼이고,
    이방 도전성 커넥터는 검사 대상인 웨이퍼에 형성된 모든 집적 회로 또는 일부의 집적 회로에 있어서의 피검사 전극이 배치된 전극 영역에 대응하여 복수의 개구가 형성된 프레임판과, 이 프레임판의 각 개구를 막도록 배치된 이방 도전성 시트를 갖고 이루어지는 것을 특징으로 하는 회로 검사용 프로우브.
  19. 청구의 범위 제17항 또는 제18항에 기재된 회로 검사용 프로우브를 구비하여 이루어지는 것을 특징으로 하는 회로 장치의 검사 장치.
KR1020047018241A 2002-10-28 2003-10-24 시트형 커넥터 및 그 제조 방법 및 그 응용 KR100595787B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002313457 2002-10-28
JPJP-P-2002-00313457 2002-10-28

Publications (2)

Publication Number Publication Date
KR20050040863A true KR20050040863A (ko) 2005-05-03
KR100595787B1 KR100595787B1 (ko) 2006-06-30

Family

ID=32171165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047018241A KR100595787B1 (ko) 2002-10-28 2003-10-24 시트형 커넥터 및 그 제조 방법 및 그 응용

Country Status (10)

Country Link
US (1) US7318729B2 (ko)
EP (1) EP1503216B1 (ko)
JP (3) JP2004172588A (ko)
KR (1) KR100595787B1 (ko)
CN (1) CN1692283A (ko)
AT (1) ATE464569T1 (ko)
AU (1) AU2003275649A1 (ko)
DE (1) DE60332106D1 (ko)
TW (1) TWI250600B (ko)
WO (1) WO2004038433A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1686655A4 (en) * 2003-11-17 2008-02-13 Jsr Corp ANISOTROPIC CONDUCTIVE SHEET, MANUFACTURING METHOD AND PRODUCT THEREFOR
KR20070010187A (ko) * 2004-04-27 2007-01-22 제이에스알 가부시끼가이샤 시트상 프로브, 그의 제조 방법 및 그의 용도
WO2005111632A1 (ja) * 2004-05-19 2005-11-24 Jsr Corporation シート状プローブおよびその製造方法並びにその応用
JP4618633B2 (ja) * 2004-09-01 2011-01-26 Ｈｏｙａ株式会社 プローブ部材及びその製造方法
JP4852236B2 (ja) * 2004-10-08 2012-01-11 パナソニック株式会社 バンプ付きメンブレンおよびその製造方法およびウエハの検査方法
TW200624817A (en) * 2004-11-11 2006-07-16 Jsr Corp Sheet-form probe, probe card, and wafer inspection method
TW200619635A (en) * 2004-11-11 2006-06-16 Jsr Corp Sheet-like probe, its manufacturing method, and its application
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
JP2006194620A (ja) * 2005-01-11 2006-07-27 Tokyo Electron Ltd プローブカード及び検査用接触構造体
KR20080015828A (ko) * 2005-05-19 2008-02-20 제이에스알 가부시끼가이샤 웨이퍼 검사용 시트형 프로브 및 그 응용
US7052290B1 (en) * 2005-08-10 2006-05-30 Sony Ericsson Mobile Communications Ab Low profile connector for electronic interface modules
EP1936387A4 (en) 2005-10-11 2011-10-05 Jsr Corp ANISOTROPIC CONDUCTOR CONNECTOR AND CIRCUIT DEVICE INSPECTION EQUIPMENT
JP4383487B2 (ja) * 2007-03-19 2009-12-16 古河電気工業株式会社 金属張積層体及び金属張積層体の製造方法
WO2008156162A1 (ja) * 2007-06-20 2008-12-24 Jsr Corporation ウエハ検査用プローブ部材およびプローブカード
US8097946B2 (en) * 2007-10-31 2012-01-17 Sanyo Electric Co., Ltd. Device mounting board, semiconductor module, and mobile device
JP5253972B2 (ja) * 2008-04-28 2013-07-31 富士フイルム株式会社 構造体およびその製造方法
JP5373809B2 (ja) 2008-10-21 2013-12-18 株式会社旭電化研究所 メスコネクタ、それに組付けるオスコネクタ、それらを用いた電気・電子機器
JP2010153263A (ja) * 2008-12-25 2010-07-08 Sumitomo Electric Ind Ltd 異方性導電シート、その製造方法、基板体、検査装置、部品モジュール、および電子製品
CN102273016B (zh) * 2009-01-15 2013-11-06 保力马科技株式会社 连接器
JP5435484B2 (ja) * 2010-03-24 2014-03-05 富士フイルム株式会社 金属充填微細構造体の製造方法
KR101688006B1 (ko) * 2010-11-26 2016-12-20 삼성전자주식회사 반도체 장치
CN104022378B (zh) * 2014-04-24 2016-04-27 东莞市宙辉电子科技有限公司 一种灯具连接装置的改良结构
KR102361639B1 (ko) 2017-07-10 2022-02-10 삼성전자주식회사 유니버설 테스트 소켓, 반도체 테스트 장비, 및 반도체 장치의 테스트 방법
IT201700100522A1 (it) * 2017-09-07 2019-03-07 Technoprobe Spa Elemento di interfaccia per un’apparecchiatura di test di dispositivi elettronici e relativo metodo di fabbricazione
JP2020027725A (ja) * 2018-08-10 2020-02-20 信越ポリマー株式会社 電気コネクター及びその製造方法
KR102587764B1 (ko) * 2018-11-21 2023-10-10 미쓰이 가가쿠 가부시키가이샤 이방 도전성 시트, 이방 도전성 복합 시트, 이방 도전성 시트 세트, 전기 검사 장치 및 전기 검사 방법
KR102280651B1 (ko) * 2018-12-26 2021-07-23 주식회사 아이에스시 전기접속용 커넥터 및 그 제조 방법
US11450626B2 (en) * 2020-08-25 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US11714105B2 (en) * 2021-03-30 2023-08-01 Enplas Corporation Socket and inspection socket
WO2023235616A1 (en) * 2022-06-02 2023-12-07 Atlas Magnetics Company Method and apparatus for reducing conductive metal thermal expansion while maintaining high-frequency performance in multiple-level semiconductor packaging

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5207585A (en) 1990-10-31 1993-05-04 International Business Machines Corporation Thin interface pellicle for dense arrays of electrical interconnects
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
US6064217A (en) 1993-12-23 2000-05-16 Epi Technologies, Inc. Fine pitch contact device employing a compliant conductive polymer bump
JPH07288271A (ja) * 1994-04-19 1995-10-31 Aging Tesuta Kaihatsu Kyodo Kumiai 集積回路用測定電極
US5531021A (en) * 1994-12-30 1996-07-02 Intel Corporation Method of making solder shape array package
JP2984205B2 (ja) * 1996-01-10 1999-11-29 日東電工株式会社 異方導電フィルム
JPH1123615A (ja) 1997-05-09 1999-01-29 Hitachi Ltd 接続装置および検査システム
EP1105942B1 (de) * 1998-08-17 2002-06-05 Infineon Technologies AG Kontaktiervorrichtung, insbesondere zum ankontaktieren von elektrischen bauelementen und schaltungsträgern, sowie verfahren zu deren herstellung
IL128997A (en) * 1999-03-15 2002-12-01 Aprion Digital Ltd Install electrical connection
EP1061608A3 (en) * 1999-05-10 2002-10-02 Hirose Electric Co., Ltd. Board to board electrical connectors
JP4288814B2 (ja) * 2000-01-28 2009-07-01 凸版印刷株式会社 半導体検査治具及びその製造方法
US6970005B2 (en) * 2000-08-24 2005-11-29 Texas Instruments Incorporated Multiple-chip probe and universal tester contact assemblage
WO2002065588A1 (fr) * 2001-02-09 2002-08-22 Jsr Corporation Connecteur conducteur anisotrope, son procede de fabrication et sonde
JP3788258B2 (ja) * 2001-03-27 2006-06-21 Ｊｓｒ株式会社 異方導電性コネクターおよびその応用製品
US6551112B1 (en) * 2002-03-18 2003-04-22 High Connection Density, Inc. Test and burn-in connector
JP2004031203A (ja) * 2002-06-27 2004-01-29 Shin Etsu Polymer Co Ltd 導電接点素子及び電気コネクタ
JP2004259530A (ja) * 2003-02-25 2004-09-16 Shinko Electric Ind Co Ltd 外部接触端子を有する半導体装置及びその使用方法

Also Published As

Publication number Publication date
CN1692283A (zh) 2005-11-02
EP1503216B1 (en) 2010-04-14
TW200423275A (en) 2004-11-01
KR100595787B1 (ko) 2006-06-30
DE60332106D1 (de) 2010-05-27
US20050215086A1 (en) 2005-09-29
JP2004172588A (ja) 2004-06-17
JP3649239B2 (ja) 2005-05-18
JP2005108861A (ja) 2005-04-21
ATE464569T1 (de) 2010-04-15
WO2004038433A1 (ja) 2004-05-06
AU2003275649A1 (en) 2004-05-13
JP3800235B2 (ja) 2006-07-26
US7318729B2 (en) 2008-01-15
EP1503216A4 (en) 2008-03-26
EP1503216A1 (en) 2005-02-02
JP2004172589A (ja) 2004-06-17
TWI250600B (en) 2006-03-01

Similar Documents

Publication Publication Date Title
KR100595787B1 (ko) 시트형 커넥터 및 그 제조 방법 및 그 응용
JP3685192B2 (ja) 異方導電性コネクターおよび導電性ペースト組成物、プローブ部材並びにウエハ検査装置およびウエハ検査方法
KR100756120B1 (ko) 이방 도전성 커넥터 및 도전성 페이스트 조성물, 프로브부재 및 웨이퍼 검사 장치 및 웨이퍼 검사 방법
KR100715751B1 (ko) 이방 도전성 커넥터 및 프로우브 부재 및 웨이퍼 검사장치 및 웨이퍼 검사 방법
KR100741228B1 (ko) 이방 도전성 커넥터 및 프로브 부재 및 웨이퍼 검사 장치및 웨이퍼 검사 방법
KR20070046033A (ko) 웨이퍼 검사용 이방 도전성 커넥터 및 그의 제조 방법 및응용
JP3736572B2 (ja) シート状プローブおよびその製造方法並びにその応用
KR101167748B1 (ko) 웨이퍼 검사용 탐침 부재, 웨이퍼 검사용 프로브 카드 및웨이퍼 검사 장치
JP3760950B2 (ja) シート状プローブの製造方法
JP3649245B2 (ja) シート状プローブの製造方法
JP2006351504A (ja) ウエハ検査用異方導電性コネクターおよびその製造方法、ウエハ検査用プローブカードおよびその製造方法並びにウエハ検査装置
JP4423991B2 (ja) 異方導電性コネクターおよびプローブ部材並びにウエハ検査装置およびウエハ検査方法
JP2009244096A (ja) シート状プローブおよびその製造方法
JP3788477B1 (ja) ウエハ検査用探針部材、ウエハ検査用プローブカードおよびウエハ検査装置
JP3685191B2 (ja) 異方導電性コネクターおよびプローブ部材並びにウエハ検査装置およびウエハ検査方法
JP3685190B2 (ja) 異方導電性コネクターおよび導電性ペースト組成物、プローブ部材並びにウエハ検査装置およびウエハ検査方法
JP2006098395A (ja) ウエハ検査用異方導電性コネクターおよびその製造方法並びにその応用
KR20070018064A (ko) 시트형 프로브, 그의 제조 방법 및 그의 응용
JP3781048B2 (ja) シート状プローブおよびその応用
JP2006038874A (ja) シート状プローブおよびその応用
JP4416619B2 (ja) シート状プローブおよびその製造方法
JP2007256060A (ja) シート状プローブの製造方法
JP2006216502A (ja) 異方導電性コネクター、プローブカード並びにウエハ検査装置およびウエハ検査方法
JP2006138777A (ja) シート状コネクターおよびその製造方法並びにその応用
JP2006140002A (ja) シート状プローブおよびその製造方法ならびにその応用

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180620

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 14