KR20050028817A - 비디오 데이터 스트림 제공 방법 및 비디오 프로세서 - Google Patents

비디오 데이터 스트림 제공 방법 및 비디오 프로세서 Download PDF

Info

Publication number
KR20050028817A
KR20050028817A KR1020040074369A KR20040074369A KR20050028817A KR 20050028817 A KR20050028817 A KR 20050028817A KR 1020040074369 A KR1020040074369 A KR 1020040074369A KR 20040074369 A KR20040074369 A KR 20040074369A KR 20050028817 A KR20050028817 A KR 20050028817A
Authority
KR
South Korea
Prior art keywords
video
video data
display
memory
unit
Prior art date
Application number
KR1020040074369A
Other languages
English (en)
Inventor
오사무 고바야시
Original Assignee
제네시스 마이크로칩 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제네시스 마이크로칩 인코포레이티드 filed Critical 제네시스 마이크로칩 인코포레이티드
Publication of KR20050028817A publication Critical patent/KR20050028817A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Details Of Television Systems (AREA)
  • Digital Computer Display Output (AREA)

Abstract

비디오 프로세서 유닛에서 화소 클럭 속도에 독립적인 클럭 속도로 비디오 데이터 스트림을 제공하는 방법이 공개된다. 이 방법은, 1) 원본 클럭 속도로 비디오 소스로부터 원본 비디오 데이터를 수신하고, 2) 상기 비디오 데이터를 메모리 유닛에 저장하며, 3) 상기 비디오 데이터 중 선택된 일부분을 메모리 클럭 속도로 독출하고, 4) 선택된 비디오 데이터를 라스터하며, 5) 라스터된 비디오 데이터를 패킷화하고, 6) 패킷화된 비디오 데이터를 링크 속도로 링크를 통해 디스플레이 유닛에 전달하는, 이상의 단계들로 구성된다. 이때, 상기 링크 속도는 메모리 클럭 속도에 직접 관련된다.

Description

비디오 데이터 스트림 제공 방법 및 비디오 프로세서{BYPASSING PIXEL CLOCK GENERATION AND CRTC CIRCUITS IN A GRAPHICS CONTROLLER CHIP}
본 발명은 디스플레이 장치에 관한 것이다. 특히 본 발명은 LCD 패널 구동 전자장치를 구동하는 방법 및 장치에 관한 것이다.
최근까지, 거의 대부분의 TV들은 이미지 디스플레이를 위해 CRT라고 알려진 장치에 의존하고 있다. 전체 스크린에 이미지를 디스플레이하기 위해, TV 내의 전자 회로들은 자기 편향 코일을 이용하여 전자 광선을 "라스터 스캔" 패턴으로 스크린 사이를 이동하게 한다. 도 1은 기존 CRT에서의 라스터(100)를 도시하는 데, 전자광선이 좌측에서 우측으로(102a) 스크린 사이의 한 라인을 주사하고, 이어서 다시 좌측(104)으로 재빨리 이동하여, 또다른 수평 라인(102b)을 주사하며, 이런 과정을 거치면서 주사선이 아래로 조금씩 내려간다. 광선이 하부 라인(107)의 우측부에 도달하면, 라인(106)에 의해 표시되는 바와 같이 다시 스크린 좌상부로 이동한다. 광선이 라인(102)을 그릴 때, 광선은 "온" 상태이다. 광선이 라인(104)을 되돌아갈 때(retrace), 광선은 오프 상태여서, 스크린에 자취를 남기지 않는다. "수평 리트레이스"라는 용어는 각 라인의 끝에서 좌측으로 광선이 다시 되돌아감을 의미하며, "수직 리트레이스"라는 용어는 라스터(106)의 하부로부터 상부로의 움직임을 의미한다.
CRT 디스플레이 스크린에 이미지를 디스플레이하기 위해, 각각의 이미지는 다수의 수평 스캔 라인들을 각각 포함하는 프레임들의 시퀀스로 전송된다. 일반적으로, 비디오 신호를 수평 스캔 라인 및 프레임들로 분할하기 위해 시간 기준 신호들이 제공된다. 이 기준 신호들은 프레임의 시작을 표시하는 VSYNC 신호와, 다음 소스 스캔 라인의 시작을 표시하는 HSYNC 신호를 포함한다. 이 방식으로, 이미지는 다수의 점들로 나누어지고, 각각의 점은 화소들이 발생되는 속도(초당 화소수)를 명시하는 대응 화소 클럭을 가지는 화소로 디스플레이된다. 따라서, CPU, DVD 플레이어, 등등과 같은 비디오 소스로부터 비디오 데이터를 디스플레이하기 위해, 비디오 데이터는 기존 비디오 프로세서 유닛(VPU)에 의해 처리된다. 이 유닛은 메모리 유닛에 의해 결정된 클럭 속도로 원본 포맷의 입력 비디오 데이터를 비디오 디스플레이 포맷의 비디오 데이터로 변환한다. 메모리 유닛은 데이터를 일시적으로 저장한다.
CRT 컨트롤러 유닛은, 디스플레이 유닛이 CRT 기반 디스플레이인지 또는 고정식 화소 디스플레이(가령, LCD)인 지에 상관없이, 타이밍 및 제어 신호(가령, Hsync와 Vsync)를 더함으로서 디스플레이 포맷 비디오 데이터를 CRT 호환 디스플레이 타이밍으로 변환한다. 이 방식으로, CRT 컨트롤러 유닛은 디스플레이가 CRT 형 신호를 요한다는 가정 하에 비디오 소스로부터 독출되는 비디오 데이터를 화소 클럭 속도 Φpixel로 변환한다. 따라서, CRT 고려사항을 바탕으로 하여, 입력 비디오 신호는 원본 비디오 클럭 Φnative로부터 화소 클럭 Φpixel로 변환되어 링크 속도 LR로 디스플레이 유닛에 전달된다. 이 링크 속도 LR은 화소 클럭 Φpixel보다 빨라야 한다. 디스플레이에서, 비디오 신호는 비디오 데이터를 적절하게 디스플레이하기 위해 화소 클럭 리제너레이터 회로에 의해 다시 처리되어야 한다.
따라서, 화소 클럭 속도가 별 의미가 없는 경우에도(가령, LCD같은 고정식 화소 디스플레이의 경우), 기존 비디오 프로세서들은 CRT 컨트롤러 유닛이 CRT형 디스플레이에 디스플레이되지 않을 비디오 신호를 종래의 CRT 요건에 순응하도록 강제하는 것을 요건으로 한다.
따라서, 디스플레이가 CRT 기반 디스플레이가 아닐 경우에, CRT 종래 요건들을 강제하지 않는 비디오 프로세서가 요망된다.
메모리 클럭 속도에 직접 관련되며 화소 속도에는 독립적인 비디오 신호를 제공하는 LCD같은 디지털 디스플레이로 구현하기 위한 방법, 장치, 시스템으로 구현되는 비디오 프로세서 구조가 제공된다.
비디오 프로세서 유닛에서, 화소 클럭 속도에 독립적인 클럭 속도로 비디오 데이터 스트림을 제공하는 방법이 제공된다. 원본 클럭 석도에서 비디오 소스로부터 원본 비디오 데이터를 수신하고, 비디오 데이터를 메모리 유닛에 저장하며, 메모리 클럭 석도에서 비디오 데이터 중 선택된 부분을 독출하고, 선택된 비디오 데이터를 라스터하며, 라스터된 비디오 데이터를 패킷화하고, 패킷화된 비디오 데이터를 한 링크 속도로 링크를 통해 디스플레이 유닛에 전달하며, 이때, 링크 속도는 메모리 클럭 속도에 직접 관련된다.
또하나의 실시예에서, 링크를 통해 연결된 비-CRT형 디스플레이 유닛에 비디오 데이터를 디스플레이하는 비디오 프로세서가 공개된다. 이 비디오 프로세서는 관련 메모리 클럭을 가진 비디오 메모리 유닛과, 한 링크 속도로 비디오 데이터 패킷들의 형태로 비디오 데이터를 비-CRT 형 디스플레이에 전송하는 비디오 패킷 송신기 유닛을 포함하며, 상기 링크 속도는 메모리 클럭 속도 Φmemory에 직접 관련된다. 따라서, 비디오 프로세서가 CRT 컨트롤러 유닛을 요건으로 하지 않는다.
또한가지 실시예에서, 디스플레이 유닛에 디스플레이가능한 비디오 데이터를 제공하는 편성가능한 비디오 프로세서가 공개된다. 이 비디오 프로세서는 CRTC 회로, 상기 CRTC 회로에 연결되는 선택형 CRT 컨트롤러 회로, 상기 선택형 CRT 컨트롤러 회로에 연결되는 라스터 엔진을 포함한다. 또한 이 프로세서는 디스플레이유닛에 대응하는 디스플레이 종류를 결정하기 위해 상기 선택형 CRT 컨트롤러 유닛과 상기 디스플레이 유닛에 연결된 디스플레이 인테로게이터 유닛을 또한 포함한다. 디스플레이 종류가 비-CRT형 디스플레이일 경우, 디스플레이 인테로게이터 유닛은 상기 선택형 CRT 컨트롤러 회로에 제 1 신호를 전송하여, CRTC 회로를 동작정지시키고, 따라서, 디스플레이가능한 비디오 데이터가 라스터 엔진으로부터 디스플레이 유닛에 직접 전달된다. 또한, 디스플레이가 CRT형 디스플레이라고 디스플레이 인테로게이터가 결정하면, 디스플레이 인테로게이터는 선택형 CRT 컨트롤러 회로에 제 2 신호를 전송하여, CRTC 회로를 동작하게 하고, 따라서, 디스플레이 가능한 비디오 데이터가 링크를 통해 디스플레이 유닛에 전달되기 전에 CRTC 회로에 의해 처리되도록 한다.
최근까지, 거의 대부분의 TV들은 이미지 디스플레이를 위해 CRT라고 알려진 장치에 의존하고 있다. 전체 스크린에 이미지를 디스플레아하기 위해, TV 내의 전자 회로들은 자기 편향 코일을 이용하여 전자 광선을 "라스터 스캔" 패턴으로 스크린 사이를 이동하게 한다. CPU, DVD 플레이어, 등등과 같은 비디오 소스로부터 비디오 데이터를 디스플레이하기 위해, 원본 클럭 속도 Φnative로 비디오 소스에 의해 제공되는 비디오 데이터는 기존 비디오 프로세서 유닛(VPU)에 의해, 그리고 라스터 엔진에 의해 처리된다. 즉, 비디오 프로세서 유닛은 비디오 데이터가 메모리 클럭 속도 Φmemory로 메모리로부터 독출될 때까지 비디오 메모리 유닛에 비디오 데이터를 저장하고, 상기 라스터 엔진은 비디오 데이터 원본 포맷을 이미지가 디스플레이될 디스플레이 유닛의 특성을 바탕으로 디스플레이가능한 포맷을 가진 비디오 신호로 변환한다.
CRT 컨트롤러 유닛은, 디스플레이 유닛이 CRT 기반 디스플레이인지 또는 고정식 화소 디스플레이(가령, LCD)인 지에 상관없이, 타이밍 및 제어 신호(가령, Hsync와 Vsync)를 더함으로서 디스플레이 포맷 비디오 데이터를 CRT 호환 디스플레이 타이밍으로 변환한다. 이 방식으로, CRT 컨트롤러 유닛은 디스플레이가 CRT 형 신호를 요한다는 가정 하에, 메모리 클럭 속도 Φmemory로 메모리 유닛으로부터 독출되는 비디오 데이터를 화소 클럭 속도 Φpixel로 변환한다. CRT 컨트롤러 유닛이 CRT 기반 제어 및 타이밍 신호들을 더할 경우, 비디오 신호는 링크를 통해 디스플레이 유닛에 링크 속도 LR로 전달된다. 따라서, 화소 클럭 속도가 별 의미가 없는 경우에도(가령, LCD같은 고정식 화소 디스플레이의 경우), 기존 비디오 프로세서들은 CRT 컨트롤러 유닛이 CRT형 디스플레이에 디스플레이되지 않을 비디오 신호를 종래의 CRT 요건에 순응하도록 강제하는 것을 요건으로 한다.
따라서, LCD 같은 비-CRT 형 디스플레이 유닛에 비디오가 디스플레이되는 경우에 CRT 요건을 강제하지 않는 방법, 시스템, 장치를 본원에서 기술한다. 특히, 발명에 따른 비디오 프로세서는 비디오 신호가 화소 클럭에 동조할 것을 강제하지 않으며, 단지, 메모리 클럭 속도에 직접 관련된 링크 속도로 비디오 데이터 패킷으로 비디오 데이터를 전송함으로서 메모리 클럭 속도를 보존할 뿐이다. 이 방식으로, 발명에 따른 비디오 프로세서는 디스플레이 유닛이 CRT형 디스플레이가 아닐 경우에 CRT 컨트롤러 유닛을 요하지 않는다. 일부 실시예에서, 발명에 따른 프로세서는 고정 화소 디스플레이에 전용으로 배치되며, 따라서, CRT 컨트롤러 및 관련 회로를 제거한다. 반면, 그 외 다른 실시예에서는 모든 가능한 디스플레이 환경과의 호환성을 유지하기 위해, 선택형 CRT 컨트롤러 회로가 포함된다. CRT 컨트롤러 및 관련 회로의 선택은 비디오 프로세서가 디스플레이에 CRT형 디스플레이인지의 여부를 질의하는 초기화 과정 중 디스플레이 속성들의 질의를 바탕으로 한다.
발명은 LCD 패널을 들어 설명될 것이다. 그러나, 디지털 고정식 화소 디스플레이가 LCD인지, 플라즈마인지, DLP 방식인 지에 상관없이 모두 적절하며, 따라서, LCD 패널의 이용이 발명의 범위를 제한하는 것으로 간주되어서는 안될 것이다. 2003년 12월 3일자 미국특허출원 "Packet Based Video Display Interface and Methods of Use Thereof"(발명자: Kobayashi)에서 기술한 패킷 기반 비디오 디스플레이 인터페이스와 연계하여 사용되기에 또한 적합할 것이며, 그 내용은 본원에서 참고로 인용된다.
따라서, 도 2는 발명의 한 실시예에 따른 일례의 비디오 프로세서 유닛(VPU)(200)을 도시한다. VPU(200)는 원본 클럭 속도 Φnative와 원본 비디오 포맷으로 비디오 신호 V1을 제공할 수 있는, CPU, DVD 플레이어 등등과 같은 비디오 소스(도시되지 않음)에 연결된 인터페이스(202)를 포함한다. 비디오 소스는 디지털 이미지 소스일 수도 있고 아날로그 이미지 소스일 수도 있다. 따라서, 비디오 소스는 컴포지트 비디오, 시리얼 디지털, 패럴렐 디지털, RGB, 또는 소비자 디지털 비디오 등등과 같이 잘 알려진 포맷들의 형태 및 수를 가질 수 있는 다양한 비디오 신호들을 제공한다. 비디오 소스가 아날로그 텔레비전 정지화상 카메라, 아날로그 VCR, DVD 플레이어, 캠코더, 레이저 디스크 플레이어, TV 튜너, 셋톱박스, 등등과 같은 일부 형태의 아날로그 비디오 소스를 포함한다고 가정할 경우 비디오 신호가 아날로그 비디오 신호일 수 있다. 비디오 소스가 디지털 텔레비전(DTV), 디지털 정지화상 카메라, 등등과 같은 디지털 이미지 소스를 포함할 수도 있다. 디지털 비디오 신호는 SMPTE 274M-1995(1920x1080 해상도, 프로그레시브 또는 인터레이스 스캔), SMPTE 296M-1997(1280x720 해상도, 프로그레시브 스캔), 그리고 표준 480 프로그레시브 스캔 비디오 등의 잘 알려진 비디오 포맷들의 종류와 수를 취할 수 있다.
수신되면, 디스플레이되는 비디오 윈도우에 대응하는 메모리 공간 위치에서 인터페이스(202)에 연결되는 비디오 메모리 유닛(204)에 비디오 데이터 V1이 (기입/수정 동작을 통해) 저장된다. 대부분의 경우에, 메모리 유닛(204)은 풀 프레임의 비디오 데이터를 저장하기에 충분한 크기를 지닌다. 메모리 유닛(204)에 저장된 비디오 데이터를 디스플레이하기 위해, 비디오 데이터 V1 중 선택된 부분들이 메모리 클럭 속도 Φmemory로 메모리(204)로부터 독출되고 라스터 엔진(206)에 의해 처리된다. 라스터 엔진(206)은 비디오 데이터 원본 포맷을, 디스플레이 유닛(208)의 특성을 바탕으로 디스플레이가능한 포맷을 가진 비디오 신호 V2로 변환한다. 예를 들어, 원본 포맷이 8비트 비디오 데이터이고 디스플레이 유닛(208)이 24비트 비디오 데이터를 요구할 경우, 라스터 엔진(206)은 변환 처리에서 칼라 탐색표(CLUT)(210)를 이용하는 옵션을 가진다.
비디오 신호 V2가 디스플레이 유닛(208)에 디스플레이되도록 적절히 포매팅될 경우, 패키타이저(212)가 비디오 신호 V2를 데이터 스트림(215) 형태의 다수의 데이터 패킷(214)으로 패킷화한다. 데이터 스트림(215)은 링크 속도 LR이라 불리는 전송 속도로 링크(216)를 통해 디스플레이(208)에 전송된다. 링크 속도 LR은 비디오 데이터의 원본 스트림 속도 Φnative에 독립적이지만, 메모리 클럭 속도 Φmemory에는 직접 관련된다. 즉, LR = α x Φmemory. 본 실시예에서, 링크(216)의 속도나 링크 속도는 다수의 로직 데이터 채널을 포함하도록 구성될 수 있다. 이 채널들은 링크 조건을 보상하도록 조정될 수 있다. 예를 들어, 채널 당 2.5Gbps의 경우에, 링크(216)는 단일 채널에 대해 화소당 18비트의 칼라 깊이로 SXGA 60Hz를 지원할 수 있다. 채널 수 감소는 상호연결 비용을 절감시킬 수 있을 뿐 아니라, 휴대용 장비 등과 같은 전력소비에 민감한 장비들에 대하여 중요한 고려사항인 전력 소모를 또한 감소시킨다. 그러나, 채널 수를 4까지 증가시킴으로서, 링크(216)는 60Hz에서 화소당 24비트의 칼라 깊이를 가지는 WQSXGA(3200 x 2048 이미지 해상도)나, 60Hz에서 화소당 18비트의 칼라 깊이를 가지는 QSXGA(2560x 2048 이미지 해상도)를 지원할 수 있다(데이터 압축없이). 채널당 최저 1.0 Gbps의 경우에도, 압축되지 않은 HDTV(즉, 1080i 또는 720p) 데이터 스트림을 지원하는 데 채널이 두 개만 요구된다.
그러나, 링크(216)의 대역폭은 링크(216) 상에서 전송되는 모든 데이터 스트림의 총괄 대역폭보다 커야만 한다. 이 방식으로, 데이터 패킷(214)들이 적절하게 설정된 디스플레이(208)에 의해 수신되어 적절하게 처리된다. 그 한 예가 VPU(200)나 디스플레이(208)에서 화소 클럭을 발생시킬 필요없이 아래 설명된다. 한 실시예에서, VPU(200)는 디스플레이가 종래의 CRT 형 디스플레이일 경우에만 필요한 CRT 제어 신호와 타이밍을 제공하는 CRT 컨트롤러 유닛에 연결된 스위치를 부가적으로 포함할 수 있다. 이 방식으로, VPU는 어떤 종류의 디스플레이에도 사용될 수 있다.
도 3은 VPU(200)와 함께 사용하기 위한 일례의 LCD 디스플레이(300)를 도시한다. 따라서, LCD 디스플레이(300)는 다수의 데이터 라인(308)과 다수의 게이트 라인(310)을 통해 데이터 드라이버(306)에 연결되는 매트릭스로 배열되는 다수의 화소(304)들을 구비한 LCD 패널(302)을 포함한다. 본 실시예에서, 이 화소(304)들은 데이터 라인(308)과 게이트 라인(310) 사이에 연결되는 다수의 박막 트랜지스터(TFT)(312)의 형태를 취한다. 동작 중에, 비디오 데이터가 저장되는 각각의 데이터 래치(314)는 데이터 라인(308)을 통해 관련 디지털-아날로그 컨버터(DAC)(316)에 디지털 데이터 신호를 출력한다. 이와 동시에, 게이트 드라이버(320)에 포함된 각각의 로직 회로(318)는 수평 동기화 신호와 동기화 상태인 타이밍에서 시퀀스에 따라 지정 스캐닝 신호를 게이트 라인(310)에 출력한다. 이 방식으로, 데이터 라인(408)을 통해 DAC(316)에 의해 공급되는 아날로그 데이터 신호를 전송하도록 지정 스캐닝 신호가 게이트 라인(310)에 공급될 때 TFT(312)가 온 상태가 된다. 결국 화소(304)들 중 선택된 화소들을 구동시킨다.
비디오 데이터 전송을 위해, VPU(200)는 다수의 데이터 패킷(214)들을 포함하는 데이터 스트림(215)을 형성한다. 데이터 패킷(214)들은 디스플레이 인터페이스(322)에서 수신되어 처리된다. 본 실시예에서, 데이터 패킷(214)들은 열 드라이버(306)에 포함된 데이터 래치(314)에 직접 전달된다. 즉, 비디오 프레임의 특정 프레임 라인 n의 디스플레이에 사용되는 모든 비디오 데이터(화소 데이터 형태)가 라인 주기 τ 내에서 데이터 래치(314)에 제공된다. 따라서, 각각의 데이터 래치(314)가 적절한 화소 데이터를 저장하고 있을 경우, 데이터 드라이버(306)는 LCD 어레이(302) 내 TFT(312) 중 적절한 TFT를 구동한다.
도 4는 단일 데이터 스트림(400)으로 멀티플렉싱되는 다수의 비디오 데이터 패킷(402)과 오디오 데이터 패킷(404)으로 구성되는, 링크(216) 상에서 전송을 위한 데이터 스트림(400)의 하이-레벨 도면이다. 본 예에서, 비디오 데이터 패킷(402)들은 오디오 패킷(404) 형태의 관련 오디오(스트림 ID=2)를 가진 UXGA 그래픽스 1280x720p 비디오(스트림 ID = 1)와 일관된다. 본 예에서, 각각의 프레임 라인은 적어도 1280개의 화소(또는 3840개의 서브화소)들로 형성되어, 라인 주기 τ 내에 단일 프레임 라인의 비디오 데이터를 저장하는 데 사용될 3840개의 데이터 래치들을 필요로한다. 예를 들어 한 실시예에서, 데이터 스트림(400)이 디스플레이 인터페이스(322)에서 수신될 때, 일군의(즉, 3840개의) 데이터 패킷들(대응하는 패킷 헤더(406)에 의해 규정됨)이 메모리(236)에 저장된다. 이 메모리(236)는 프레임 버퍼이거나 라인 버퍼일 수 있다. 그러나, 엄격한 파이프라인 구조가 요망될 경우 메모리(236)가 함께 사라지거나 바이패스될 수 있다.
도 5는 발명의 구현에 사용될 수 있는 시스템(500)을 도시한다. 이 시스템(500)은 그래픽스 시스템의 한 예에 지나지 않는다. 시스템(500)은 중앙 처리 유닛(CPU)(510), RAM(520), ROM(525), 한 개 이상의 주변 장치(530), 그래픽 컨트롤러(560), 주기억 장치(540, 550), 그리고 디지털 디스플레이 유닛(570)을 포함한다. CPU(510)는 한 개 이상의 입/출력 장치(590)에 연결된다. 그래픽 컨트롤러(560)는 이미지 데이터와 이에 대응하는 기준 신호들을 발생시키며, 이들을 디지털 디스플레이 유닛(570)에 제공한다. 이미지 데이터는 CPU(510)로부터 또는 외부 회로로부터 수신되는 화소 데이터를 바탕으로 발생될 수 있다.
따라서, LCD 같은 비-CRT 형 디스플레이 유닛에 비디오가 디스플레이되는 경우에 CRT 요건을 강제하지 않는 방법, 시스템, 장치를 본원에서 기술한다. 특히, 발명에 따른 비디오 프로세서는 비디오 신호가 화소 클럭에 동조할 것을 강제하지 않으며, 단지, 메모리 클럭 속도에 직접 관련된 링크 속도로 비디오 데이터 패킷으로 비디오 데이터를 전송함으로서 메모리 클럭 속도를 보존할 뿐이다. 이 방식으로, 발명에 따른 비디오 프로세서는 디스플레이 유닛이 CRT형 디스플레이가 아닐 경우에 CRT 컨트롤러 유닛을 요하지 않는다. 일부 실시예에서, 발명에 따른 프로세서는 고정 화소 디스플레이에 전용으로 배치되며, 따라서, CRT 컨트롤러 및 관련 회로를 제거한다. 반면, 그 외 다른 실시예에서는 모든 가능한 디스플레이 환경과의 호환성을 유지하기 위해, 선택형 CRT 컨트롤러 회로가 포함된다. CRT 컨트롤러 및 관련 회로의 선택은 비디오 프로세서가 디스플레이에 CRT형 디스플레이인지의 여부를 질의하는 초기화 과정 중 디스플레이 속성들의 질의를 바탕으로 한다.
도 1은 기존 CRT의 라스터 패턴 도면.
도 2는 발명의 한 실시예에 따른 비디오 프로세서 유닛(VPU)의 도면.
도 3은 도 2에 도시된 VPU와 함께 이용하기에 적합한 일례의 LCD 디스플레이의 도면.
도 4는 발명의 한 실시예에 따라 링크 상의 전송을 위한 데이터 스트림의 하이-레벨 도면.
도 5는 발명의 구현에 사용될 수 있는 시스템의 도면.

Claims (10)

  1. 비디오 프로세서 유닛에서 화소 클럭 속도에 독립적인 클럭 속도로 비디오 데이터 스트림을 제공하는 방법으로서, 이 방법은,
    - 원본 클럭 속도로 비디오 소스로부터 원본 비디오 데이터를 수신하고,
    - 상기 비디오 데이터를 메모리 유닛에 저장하며,
    - 비디오 데이터 중 선택된 부분들을 메모리 유닛에서 메모리 클럭 속도로 독출하고,
    - 선택된 비디오 데이터를 라스터하며,
    - 라스터된 비디오 데이터를 다수의 비디오 데이터 패킷으로 패킷화하고,
    - 메모리 클럭 속도에 직접 관련된 링크 속도로 링크를 통해 디스플레이 유닛에 패킷화된 비디오 데이터를 전송하는
    단계를 포함하는 것을 특징으로 하는 비디오 데이터 스트림 제공 방법.
  2. 제 1 항에 있어서, 상기 메모리 유닛은 단일 프레임 라인과 일관된 일부 비디오 데이터를 저장하도록 배열되는 라인 버퍼인 것을 특징으로 하는 비디오 데이터 스트림 제공 방법.
  3. 제 1 항에 있어서, 각각의 비디오 데이터 패킷은 패킷 헤더와 패킷 페이로드를 포함하고, 상기 패킷 헤더는 패킷 ID를 포함하며, 상기 패킷 페이로드는 대응하는 화소를 구동하기 위한 비디오 데이터를 포함하는 것을 특징으로 하는 비디오 데이터 스트림 제공 방법.
  4. 제 1 항에 있어서, 상기 라스터 기능을 하는 장치가 칼라 탐색표(color look up table)에 연결되는 것을 특징으로 하는 비디오 데이터 스트림 제공 방법.
  5. 링크를 통해 연결된 비-CRT형 디스플레이 유닛에 비디오 데이터를 디스플레이하는 비디오 프로세서로서, 상기 비디오 프로세서는
    - 관련 메모리 클럭 속도를 가진 비디오 메모리 유닛, 그리고
    - 비디오 프로세서가 CRT 컨트롤러 유닛을 요하지 않도록 메모리 클럭 속도 Φmemory에 직접 관련된 링크 속도로 비디오 데이터를 비디오 데이터 패킷 형태로 비-CRT 형 디스플레이에 전송하는 비디오 패킷 송신기 유닛
    을 포함하는 것을 특징으로 하는 비디오 프로세서.
  6. 제 5 항에 있어서, 상기 비-CRT형 디스플레이가 LCD형 디스플레이인 것을 특징으로 하는 비디오 프로세서.
  7. 제 5 항에 있어서, 상기 비디오 프로세서는,
    - 원본 클럭 속도 Φnative와 원본 비디오 포맷으로 비디오 신호 V1을 제공하도록 배열되는 비디오 소스에 연결된 인터페이스,
    - 디스플레이되는 비디오 윈도에 대응하는 메모리 공간 위치에서 비디오 메모리 유닛의 기입/수정 동작을 통해 저장되는 비디오 데이터를 수신하여 저장하도록 배열되는, 상기 인터페이스와 상기 비디오 메모리 유닛에 연결되는 메모리 컨트롤러 유닛, 그리고
    - 메모리 컨트롤러 유닛에 연결되는 라스터 엔진으로서, 메모리 유닛에 저장된 비디오 데이터를 디스플레이하기 위해, 저장된 비디오 데이터 중 선택된 일부분이 메모리 클럭 속도 Φmemory로 독출 동작을 통해 메모리 컨트롤러에 의해 비디오 메모리로부터 독출되어 라스터 엔진에 전달되며, 상기 라스터 엔진은 원본 비디오 포맷 Φnative의 비디오 신호 V1을 디스플레이 유닛의 특성을 바탕으로 디스플레이가능한 포맷을 가진 비디오 신호 V2로 변환하는, 이러한 라스터 엔진
    을 추가로 포함하는 것을 특징으로 하는 비디오 프로세서.
  8. 제 7 항에 있어서, 상기 비디오 프로세서는,
    - 비디오 신호 V2를 비디오 데이터 패킷들로 패킷화하도록 라스터 엔진에 연결되는 패키타이저, 그리고
    - 링크 속도 LR로 링크를 통해 디스플레이에 전송되는 비디오 데이터 스트림으로 비디오 데이터 패킷들을 형성하도록, 상기 패키타이저를 상기 링크에 연결하는 링크 인터페이스
    를 추가로 포함하며, 이때, 상기 링크 속도 LR은 원본 스트림 속도 Φnative에 독립적이고 메모리 클럭 속도 Φmemory에 직접 관련되는 것을 특징으로 하는 비디오 프로세서.
  9. 제 8 항에 있어서, 상기 링크는 다수의 링크 조건들을 보상하도록 조정될 수 있는 조정가능한 다수의 로직 데이터 채널들을 포함하도록 구성되는 것을 특징으로 하는 비디오 프로세서.
  10. 디스플레이가능한 비디오 데이터를 디스플레이 유닛에 제공하는 비디오 프로세서로서, 상기 비디오 프로세서는,
    - CRTC 회로,
    - 상기 CRTC 회로에 연결되는 선택형 CRT 컨트롤러 회로,
    - 상기 선택형 CRT 컨트롤러 회로에 연결되는 라스터 엔진, 그리고
    - 디스플레이 유닛에 대응하는 디스플레이 종류를 결정하기 위해 상기 디스플레이 유닛과 상기 선택형 CRT 컨트롤러 회로에 연결되는 디스플레이 인테로게이터 유닛
    을 포함하며, 이때, 디스플레이 종류가 비-CRT형 디스플레이일 경우, 디스플레이가능한 비디오 데이터가 라스터 엔진으로부터 디스플레이 유닛으로 직접 전달되도록 CRTC 회로를 동작정지시키는 제 1 신호를 상기 디스플레이 인테로게이터 유닛이 선택형 CRT 컨트롤러에 전송하고, 디스플레이가 CRT형 디스플레이라고 디스플레이 인테로게이터가 결정하면, 디스플레이가능한 비디오 데이터가 링크를 통해 디스플레이 유닛에 전달되기 전에 CRTC 회로에 의해 처리되도록, CRTC 회로를 동작시키는 제 2 신호를 상기 인테로게이터 유닛이 상기 선택형 CRT 컨트롤러 회로에 전달하는 것을 특징으로 하는 비디오 프로세서.
KR1020040074369A 2003-09-18 2004-09-17 비디오 데이터 스트림 제공 방법 및 비디오 프로세서 KR20050028817A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US50406003P 2003-09-18 2003-09-18
US60/504,060 2003-09-18
US56273704P 2004-04-15 2004-04-15
US60/562,737 2004-04-15
US10/909,027 US7800623B2 (en) 2003-09-18 2004-07-29 Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
US10/909,027 2004-07-29

Publications (1)

Publication Number Publication Date
KR20050028817A true KR20050028817A (ko) 2005-03-23

Family

ID=34199001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040074369A KR20050028817A (ko) 2003-09-18 2004-09-17 비디오 데이터 스트림 제공 방법 및 비디오 프로세서

Country Status (7)

Country Link
US (1) US7800623B2 (ko)
EP (1) EP1519349A3 (ko)
JP (1) JP2005143087A (ko)
KR (1) KR20050028817A (ko)
CN (1) CN100437724C (ko)
SG (1) SG110142A1 (ko)
TW (1) TWI390500B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114245029A (zh) * 2021-12-20 2022-03-25 北京镁伽科技有限公司 基于fpga的数据流处理方法、装置及pg设备

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992987B2 (en) * 2003-05-01 2006-01-31 Genesis Microchip Inc. Enumeration method for the link clock rate and the pixel/audio clock rate
US20040218624A1 (en) * 2003-05-01 2004-11-04 Genesis Microchip Inc. Packet based closed loop video display interface with periodic status checks
US20040221312A1 (en) * 2003-05-01 2004-11-04 Genesis Microchip Inc. Techniques for reducing multimedia data packet overhead
US7620062B2 (en) * 2003-05-01 2009-11-17 Genesis Microchips Inc. Method of real time optimizing multimedia packet transmission rate
US7088741B2 (en) 2003-05-01 2006-08-08 Genesis Microchip Inc. Using an auxilary channel for video monitor training
US7567592B2 (en) * 2003-05-01 2009-07-28 Genesis Microchip Inc. Packet based video display interface enumeration method
US7405719B2 (en) * 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
US8204076B2 (en) * 2003-05-01 2012-06-19 Genesis Microchip Inc. Compact packet based multimedia interface
US8059673B2 (en) * 2003-05-01 2011-11-15 Genesis Microchip Inc. Dynamic resource re-allocation in a packet based video display interface
US7424558B2 (en) * 2003-05-01 2008-09-09 Genesis Microchip Inc. Method of adaptively connecting a video source and a video display
US8068485B2 (en) 2003-05-01 2011-11-29 Genesis Microchip Inc. Multimedia interface
US7068686B2 (en) 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US20040221315A1 (en) * 2003-05-01 2004-11-04 Genesis Microchip Inc. Video interface arranged to provide pixel data independent of a link character clock
US7839860B2 (en) * 2003-05-01 2010-11-23 Genesis Microchip Inc. Packet based video display interface
US7733915B2 (en) * 2003-05-01 2010-06-08 Genesis Microchip Inc. Minimizing buffer requirements in a digital video system
US20040218599A1 (en) * 2003-05-01 2004-11-04 Genesis Microchip Inc. Packet based video display interface and methods of use thereof
US7800623B2 (en) 2003-09-18 2010-09-21 Genesis Microchip Inc. Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
US7487273B2 (en) * 2003-09-18 2009-02-03 Genesis Microchip Inc. Data packet based stream transport scheduler wherein transport data link does not include a clock line
US7613300B2 (en) * 2003-09-26 2009-11-03 Genesis Microchip Inc. Content-protected digital link over a single signal line
US7634090B2 (en) * 2003-09-26 2009-12-15 Genesis Microchip Inc. Packet based high definition high-bandwidth digital content protection
US7956856B2 (en) * 2007-02-15 2011-06-07 Parade Technologies, Ltd. Method and apparatus of generating or reconstructing display streams in video interface systems
US8248960B2 (en) 2007-05-01 2012-08-21 Sharp Kabushiki Kaisha Data transmission with dynamic modulation scheme and/or transfer rate
US20090094658A1 (en) * 2007-10-09 2009-04-09 Genesis Microchip Inc. Methods and systems for driving multiple displays
US20090219932A1 (en) * 2008-02-04 2009-09-03 Stmicroelectronics, Inc. Multi-stream data transport and methods of use
US20090262667A1 (en) * 2008-04-21 2009-10-22 Stmicroelectronics, Inc. System and method for enabling topology mapping and communication between devices in a network
WO2009147839A1 (ja) * 2008-06-03 2009-12-10 キヤノン株式会社 通信デバイス及び変換アダプタ
US20100183004A1 (en) * 2009-01-16 2010-07-22 Stmicroelectronics, Inc. System and method for dual mode communication between devices in a network
CN107257264B (zh) * 2009-04-14 2019-10-11 Ati技术无限责任公司 嵌入式时钟恢复
US8860888B2 (en) * 2009-05-13 2014-10-14 Stmicroelectronics, Inc. Method and apparatus for power saving during video blanking periods
US8760461B2 (en) 2009-05-13 2014-06-24 Stmicroelectronics, Inc. Device, system, and method for wide gamut color space support
US8156238B2 (en) 2009-05-13 2012-04-10 Stmicroelectronics, Inc. Wireless multimedia transport method and apparatus
US8429440B2 (en) * 2009-05-13 2013-04-23 Stmicroelectronics, Inc. Flat panel display driver method and system
US8468285B2 (en) * 2009-05-18 2013-06-18 Stmicroelectronics, Inc. Operation of video source and sink with toggled hot plug detection
US8582452B2 (en) 2009-05-18 2013-11-12 Stmicroelectronics, Inc. Data link configuration by a receiver in the absence of link training data
US8291207B2 (en) * 2009-05-18 2012-10-16 Stmicroelectronics, Inc. Frequency and symbol locking using signal generated clock frequency and symbol identification
US8370554B2 (en) * 2009-05-18 2013-02-05 Stmicroelectronics, Inc. Operation of video source and sink with hot plug detection not asserted
WO2011106049A1 (en) * 2010-02-23 2011-09-01 Rambus Inc. Time multiplexing at different rates to access different memory types
US8671234B2 (en) 2010-05-27 2014-03-11 Stmicroelectronics, Inc. Level shifting cable adaptor and chip system for use with dual-mode multi-media device
CN102375714A (zh) * 2010-08-16 2012-03-14 慧荣科技股份有限公司 计算机系统及相关的影像绘图装置和显示装置
US8379145B2 (en) * 2011-01-25 2013-02-19 Silicon Image, Inc. Conversion and processing of deep color video in a single clock domain
US9053673B2 (en) 2011-03-23 2015-06-09 Parade Technologies, Ltd. Scalable intra-panel interface
US9106770B2 (en) * 2011-06-21 2015-08-11 Parade Technologies, Ltd. Column drivers with embedded high-speed video interface timing controller
US8988416B2 (en) 2012-12-14 2015-03-24 Parade Technologies, Ltd. Power reduction technique for digital display panel with point to point intra panel interface

Family Cites Families (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4479142A (en) 1982-05-17 1984-10-23 M/A-Com Dcc, Inc. Interface apparatus and method for asynchronous encoding of digital television
US4868557A (en) * 1986-06-04 1989-09-19 Apple Computer, Inc. Video display apparatus
US4796203A (en) 1986-08-26 1989-01-03 Kabushiki Kaisha Toshiba High resolution monitor interface and related interfacing method
DE68924737T2 (de) 1988-08-09 1996-05-02 Seiko Epson Corp Anzeigesignalgenerator.
US5369775A (en) 1988-12-20 1994-11-29 Mitsubishi Denki Kabushiki Kaisha Data-flow processing system having an input packet limiting section for preventing packet input based upon a threshold value indicative of an optimum pipeline processing capacity
JPH02226416A (ja) 1989-02-28 1990-09-10 Toshiba Corp カラー液晶表示制御装置
KR910006834A (ko) * 1989-09-29 1991-04-30 아오이 죠이치 전원회로의 제조건에 의해 휘도를 변경시킬수 있는 디스플레이 제어장치
FR2670973B1 (fr) 1990-12-19 1994-04-15 Ouest Standard Telematique Sa Systeme de transmission par paquets a compression de donnees, procede et equipement correspondant.
AU636190B2 (en) 1991-01-21 1993-04-22 Nec Corporation Spread packet communication system
JPH04328919A (ja) 1991-04-26 1992-11-17 Fujitsu Ltd 無線呼出し信号方式
US5926155A (en) 1993-02-02 1999-07-20 Hitachi, Ltd. Digital video display system
US5838875A (en) 1993-02-05 1998-11-17 Goldstar Co., Ltd. Apparatus and method for discriminating between analog and digital video signals in high definition video cassette recorder
KR100363588B1 (ko) * 1993-03-25 2003-02-17 세이코 엡슨 가부시키가이샤 화상처리장치
EP0693210A4 (en) * 1993-04-05 1996-11-20 Cirrus Logic Inc METHOD AND DEVICE FOR COMPENSATING FOR IMAGE SPLIT IN LIQUID CRYSTAL DISPLAYS
US5506932A (en) 1993-04-16 1996-04-09 Data Translation, Inc. Synchronizing digital audio to digital video
AU7207994A (en) 1993-06-21 1995-01-17 Multimedia Design Corporation Integrated multimedia information management system
US5577203A (en) 1993-07-29 1996-11-19 Cirrus Logic, Inc. Video processing methods
US5508942A (en) 1993-11-24 1996-04-16 Intel Corporation Intra/inter decision rules for encoding and decoding video signals
US5425101A (en) 1993-12-03 1995-06-13 Scientific-Atlanta, Inc. System and method for simultaneously authorizing multiple virtual channels
US5739803A (en) 1994-01-24 1998-04-14 Arithmos, Inc. Electronic system for driving liquid crystal displays
EP0665527B1 (en) * 1994-01-28 1999-05-06 Sun Microsystems, Inc. Flat panel display interface for a high resolution computer graphics system
FI95756C (fi) 1994-03-21 1996-03-11 Nokia Technology Gmbh Menetelmä digitaalista informaatiota sisältävän bittivirran salaamiseksi ja salauksen purkamiseksi
FI97928C (fi) 1994-03-21 1997-03-10 Nokia Technology Gmbh Menetelmä digitaalisessa muodossa siirrettävän televisiolähetyksen salaamiseksi
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
US5621455A (en) 1994-12-01 1997-04-15 Objective Communications, Inc. Video modem for transmitting video data over ordinary telephone wires
US5541919A (en) 1994-12-19 1996-07-30 Motorola, Inc. Multimedia multiplexing device and method using dynamic packet segmentation
US5953350A (en) 1995-03-13 1999-09-14 Selsius Systems, Inc. Multimedia client for multimedia/hybrid network
US5745837A (en) 1995-08-25 1998-04-28 Terayon Corporation Apparatus and method for digital data transmission over a CATV system using an ATM transport protocol and SCDMA
US5805173A (en) * 1995-10-02 1998-09-08 Brooktree Corporation System and method for capturing and transferring selected portions of a video stream in a computer system
US5835498A (en) 1995-10-05 1998-11-10 Silicon Image, Inc. System and method for sending multiple data signals over a serial link
US6005861A (en) 1995-11-22 1999-12-21 Samsung Electronics Co., Ltd. Home multimedia network architecture
GB2309872A (en) 1996-02-05 1997-08-06 Ibm Digital display apparatus
US5940137A (en) 1996-03-01 1999-08-17 Trw Inc. Symbol timing generation and recovery for data transmission in an analog video signal
US5790083A (en) * 1996-04-10 1998-08-04 Neomagic Corp. Programmable burst of line-clock pulses during vertical retrace to reduce flicker and charge build-up on passive LCD display panels during simultaneous LCD and CRT display
US6154225A (en) 1996-10-11 2000-11-28 Silicon Motion, Inc. Virtual refresh™ architecture for a video-graphics controller
US6543053B1 (en) 1996-11-27 2003-04-01 University Of Hong Kong Interactive video-on-demand system
US5909465A (en) 1996-12-05 1999-06-01 Ericsson Inc. Method and apparatus for bidirectional demodulation of digitally modulated signals
JP3434653B2 (ja) 1996-12-05 2003-08-11 富士通株式会社 マルチメディアデータ蓄積伝送方法及び装置
US6038000A (en) 1997-05-28 2000-03-14 Sarnoff Corporation Information stream syntax for indicating the presence of a splice point
US6542610B2 (en) 1997-01-30 2003-04-01 Intel Corporation Content protection for digital transmission systems
DE69832691D1 (de) 1997-02-17 2006-01-12 Comm & Control Electronics Ltd Lokales kommunikationssystem
US5949437A (en) 1997-02-19 1999-09-07 Appian Graphics Corp. Dual video output board with a shared memory interface
US6104414A (en) 1997-03-12 2000-08-15 Cybex Computer Products Corporation Video distribution hub
US5918002A (en) 1997-03-14 1999-06-29 Microsoft Corporation Selective retransmission for efficient and reliable streaming of multimedia packets in a computer network
US6151632A (en) 1997-03-14 2000-11-21 Microsoft Corporation Method and apparatus for distributed transmission of real-time multimedia information
US6177922B1 (en) 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
JP3385301B2 (ja) 1997-04-23 2003-03-10 シャープ株式会社 データ信号線駆動回路および画像表示装置
US6219736B1 (en) 1997-04-24 2001-04-17 Edwin E. Klingman Universal serial bus (USB) RAM architecture for use with microcomputers via an interface optimized for integrated services device network (ISDN)
US6049316A (en) * 1997-06-12 2000-04-11 Neomagic Corp. PC with multiple video-display refresh-rate configurations using active and default registers
US6020901A (en) 1997-06-30 2000-02-01 Sun Microsystems, Inc. Fast frame buffer system architecture for video display system
US5852630A (en) 1997-07-17 1998-12-22 Globespan Semiconductor, Inc. Method and apparatus for a RADSL transceiver warm start activation procedure with precoding
GB2329741A (en) 1997-09-29 1999-03-31 Holtek Microelectronics Inc Liquid crystal display driver
JPH11175045A (ja) 1997-12-16 1999-07-02 Matsushita Joho System Kk 多画面映像表示制御装置及びその制御方法
US6353594B1 (en) 1998-03-04 2002-03-05 Alcatel Canada Inc. Semi-permanent virtual paths for carrying virtual channels
US6249319B1 (en) 1998-03-30 2001-06-19 International Business Machines Corporation Method and apparatus for finding a correct synchronization point within a data stream
US6356260B1 (en) 1998-04-10 2002-03-12 National Semiconductor Corporation Method for reducing power and electromagnetic interference in conveying video data
US6593937B2 (en) 1998-06-18 2003-07-15 Sony Corporation Method of and apparatus for handling high bandwidth on-screen-display graphics data over a distributed IEEE 1394 network utilizing an isochronous data transmission format
JP2000078573A (ja) 1998-09-03 2000-03-14 Hitachi Ltd 階層符号化データ配信装置
US6326961B1 (en) 1998-09-30 2001-12-04 Ctx Opto-Electronics Corp. Automatic detection method for tuning the frequency and phase of display and apparatus using the method
WO2000020974A1 (en) 1998-10-06 2000-04-13 Chen Huey Shiang A method for just-in-time retrieval of multimedia files over computer networks by transmitting data packets at transmission rate determined frame size
US6661422B1 (en) 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
US6330605B1 (en) 1998-11-19 2001-12-11 Volera, Inc. Proxy cache cluster
US6697376B1 (en) 1998-11-20 2004-02-24 Diva Systems Corporation Logical node identification in an information transmission network
US20040198386A1 (en) 2002-01-16 2004-10-07 Dupray Dennis J. Applications for a wireless location gateway
US7194554B1 (en) 1998-12-08 2007-03-20 Nomadix, Inc. Systems and methods for providing dynamic network authorization authentication and accounting
US7046631B1 (en) 1999-01-22 2006-05-16 Alcatel Canada Inc. Method and apparatus for provisioning traffic dedicated cores in a connection oriented network
US6441857B1 (en) 1999-01-28 2002-08-27 Conexant Systems, Inc. Method and apparatus for horizontally scaling computer video data for display on a television
JP3768712B2 (ja) 1999-02-09 2006-04-19 キヤノン株式会社 攪拌手段、現像装置、およびプロセスカートリッジ
US6223089B1 (en) 1999-03-15 2001-04-24 Raylar Design, Inc. Method and apparatus for controlling computers remotely
US6446130B1 (en) 1999-03-16 2002-09-03 Interactive Digital Systems Multimedia delivery system
US6973069B1 (en) 1999-03-23 2005-12-06 Motorola, Inc. Method for transporting multimedia information in a communication system
JP3816689B2 (ja) 1999-03-31 2006-08-30 株式会社東芝 情報配信装置、情報受信装置及び通信方法
US6542967B1 (en) 1999-04-12 2003-04-01 Novell, Inc. Cache object store
US6765931B1 (en) 1999-04-13 2004-07-20 Broadcom Corporation Gateway with voice
KR100336280B1 (ko) 1999-05-21 2002-05-13 유혁 중간 데이터 기반의 비디오/오디오 스트리밍 방법
US8266657B2 (en) 2001-03-15 2012-09-11 Sling Media Inc. Method for effectively implementing a multi-room television system
US6704310B1 (en) 1999-06-30 2004-03-09 Logitech Europe, S.A. Header encoding method and apparatus for packet-based bus
EP1069721B1 (en) 1999-07-12 2004-01-02 International Business Machines Corporation Apparatus and method for setting a data rate in a wireless communication system
JP2001036900A (ja) 1999-07-22 2001-02-09 Matsushita Electric Ind Co Ltd 光伝送装置とその光伝送方法と伝送フォーマットおよび光伝送素子と投射型表示装置と映像表示装置および液晶表示装置とその駆動方法
US6598161B1 (en) 1999-08-09 2003-07-22 International Business Machines Corporation Methods, systems and computer program products for multi-level encryption
US6477252B1 (en) 1999-08-29 2002-11-05 Intel Corporation Digital video content transmission ciphering and deciphering method and apparatus
US6614800B1 (en) 1999-09-02 2003-09-02 International Business Machines Corporation Method and system for virtual private network administration channels
US6633288B2 (en) 1999-09-15 2003-10-14 Sage, Inc. Pixel clock PLL frequency and phase optimization in sampling of video signals for high quality image display
US6608828B1 (en) 1999-09-15 2003-08-19 Ericsson Inc. Methods and systems for decoding headers that are repeatedly transmitted and received along with data on a radio channel
US6779037B1 (en) 1999-09-28 2004-08-17 Levan Roberto Djaparidze Method of obtaining optimum use of a shared transmission medium for multimedia traffic
JP3950926B2 (ja) 1999-11-30 2007-08-01 エーユー オプトロニクス コーポレイション 画像表示方法、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス
JP4277148B2 (ja) * 2000-01-07 2009-06-10 シャープ株式会社 液晶表示装置及びその駆動方法
JP2001218082A (ja) 2000-02-04 2001-08-10 Sony Corp ビデオインタフェースの画質改善方法及びビデオインタフェース回路装置
JP3349490B2 (ja) 2000-02-14 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示方法、画像表示システム、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス
JP4639420B2 (ja) 2000-03-08 2011-02-23 ソニー株式会社 信号伝送装置および信号伝送方法
KR100694034B1 (ko) * 2000-05-13 2007-03-12 삼성전자주식회사 데이터 전송률 자동 검출장치
US6647015B2 (en) 2000-05-22 2003-11-11 Sarnoff Corporation Method and apparatus for providing a broadband, wireless, communications network
JP2002049363A (ja) 2000-05-24 2002-02-15 Sharp Corp 画像表示システム
US6545688B1 (en) 2000-06-12 2003-04-08 Genesis Microchip (Delaware) Inc. Scanning an image within a narrow horizontal line frequency range irrespective of the frequency at which the image is received
KR100467240B1 (ko) * 2000-08-17 2005-01-24 주식회사 이노티브 영상 데이터 디스플레이 시스템 및 방법
JP3516206B2 (ja) 2000-08-21 2004-04-05 ソニー株式会社 データストリーム処理装置および方法、並びにプログラム格納媒体
DE10041772C2 (de) 2000-08-25 2002-07-11 Infineon Technologies Ag Taktgenerator, insbesondere für USB-Geräte
GB2366678B (en) 2000-09-09 2004-04-21 Ibm Optical amplitude demodulator
AU2001294142A1 (en) 2000-09-20 2002-04-02 Main.Net Communication Ltd. Multimedia communications over power lines
US20020075902A1 (en) 2000-09-22 2002-06-20 Abbas Syed Aun Optimum overhead framing techniques for ADSL DMT modems
EP1338128B1 (en) 2000-10-11 2006-06-07 Broadcom Corporation Efficiently transmitting RTP packets in a network
CN1148020C (zh) 2000-11-02 2004-04-28 北京算通数字技术研究中心有限公司 数字视音频广播与数据广播集成混播系统数据注入的方法
KR100349205B1 (ko) 2000-11-17 2002-08-21 삼성전자 주식회사 디지탈 영상표시기기의 디브이아이 커넥터 검출 장치 및방법
JP2002171449A (ja) 2000-11-30 2002-06-14 Sony Corp 表示装置および方法、並びに記録媒体
US6820614B2 (en) 2000-12-02 2004-11-23 The Bonutti 2003 Trust -A Tracheal intubination
CA2327898A1 (en) 2000-12-08 2002-06-08 Alcatel Canada Inc. System and method for establishing a communication path associated with an mpls implementation on an atm platform
KR100467643B1 (ko) 2000-12-28 2005-01-24 엘지전자 주식회사 무선 랜에서의 멀티미디어 데이터 전송 방법
WO2002057917A2 (en) 2001-01-22 2002-07-25 Sun Microsystems, Inc. Peer-to-peer network computing platform
US7161998B2 (en) 2001-01-24 2007-01-09 Broadcom Corporation Digital phase locked loop for regenerating the clock of an embedded signal
US20020163598A1 (en) 2001-01-24 2002-11-07 Christopher Pasqualino Digital visual interface supporting transport of audio and auxiliary data
KR100456367B1 (ko) 2001-02-13 2004-11-10 인피니온 테크놀로지스 아게 Ｘｄｓｌ데이터 전송 링크를 수립하기 위한 시스템 및 방법
US6934389B2 (en) 2001-03-02 2005-08-23 Ati International Srl Method and apparatus for providing bus-encrypted copy protection key to an unsecured bus
TW518844B (en) 2001-03-21 2003-01-21 Ind Tech Res Inst Transmission method of multimedia data packet in network system
JP3861614B2 (ja) 2001-03-29 2006-12-20 ティアック株式会社 インターフェース端子を具備する電子機器
US20020149617A1 (en) 2001-03-30 2002-10-17 Becker David F. Remote collaboration technology design and methodology
JP3781980B2 (ja) 2001-04-09 2006-06-07 Ｎｅｃディスプレイソリューションズ株式会社 データ転送システム
US7194009B2 (en) 2001-04-14 2007-03-20 John Wai Tsang Eng Full-service broadband cable modem system
US6970481B2 (en) 2001-04-17 2005-11-29 Microsoft Corporation Methods and systems for distributing multimedia data over heterogeneous networks
US20020184327A1 (en) 2001-05-11 2002-12-05 Major Robert Drew System and method for partitioning address space in a proxy cache server cluster
JP3744819B2 (ja) 2001-05-24 2006-02-15 セイコーエプソン株式会社 信号駆動回路、表示装置、電気光学装置及び信号駆動方法
US7295578B1 (en) 2001-09-12 2007-11-13 Lyle James D Method and apparatus for synchronizing auxiliary data and video data transmitted over a TMDS-like link
US7257163B2 (en) 2001-09-12 2007-08-14 Silicon Image, Inc. Method and system for reducing inter-symbol interference effects in transmission over a serial link with mapping of each word in a cluster of received words to a single transmitted word
JP4011320B2 (ja) 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
US20030076282A1 (en) 2001-10-19 2003-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US7589737B2 (en) 2001-10-31 2009-09-15 Hewlett-Packard Development Company, L.P. System and method for communicating graphics image data over a communication network
GB2383240B (en) 2001-12-17 2005-02-16 Micron Technology Inc DVi link with parallel test data
US7106757B2 (en) 2001-12-19 2006-09-12 Intel Corporation System and method for streaming multimedia over packet networks
JP3778079B2 (ja) 2001-12-20 2006-05-24 株式会社日立製作所 表示装置
US7088398B1 (en) 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
US7308059B2 (en) 2002-02-06 2007-12-11 Broadcom Corporation Synchronization of data links in a multiple link receiver
US7120203B2 (en) 2002-02-12 2006-10-10 Broadcom Corporation Dual link DVI transmitter serviced by single Phase Locked Loop
JP2003241724A (ja) 2002-02-15 2003-08-29 Rohm Co Ltd ディスプレイモニタ装置
US7099277B2 (en) 2002-02-20 2006-08-29 Mitsubishi Electric Research Laboratories, Inc. Dynamic optimal path selection in multiple communications networks
JP4218249B2 (ja) 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
JP4373111B2 (ja) 2002-03-14 2009-11-25 パナソニック株式会社 テスト回路
US7161557B2 (en) 2002-04-08 2007-01-09 Clearcube Technology, Inc. Selectively updating a display in a multi-display system
US7283566B2 (en) 2002-06-14 2007-10-16 Silicon Image, Inc. Method and circuit for generating time stamp data from an embedded-clock audio data stream and a video clock
DE10227199A1 (de) 2002-06-18 2004-01-08 Robert Bosch Gmbh Schnittstelle und Verfahren zur Bilddatenübertragung
KR100475060B1 (ko) 2002-08-07 2005-03-10 한국전자통신연구원 다시점 3차원 동영상에 대한 사용자 요구가 반영된 다중화장치 및 방법
US7319706B2 (en) 2002-08-12 2008-01-15 Broadcom Corporation Symmetrical clock distribution in multi-stage high speed data conversion circuits
US7634675B2 (en) 2002-09-05 2009-12-15 Gateway, Inc. Monitor power management
US7075987B2 (en) 2002-09-23 2006-07-11 Intel Corporation Adaptive video bit-rate control
US20060036788A1 (en) 2002-09-24 2006-02-16 Monster Cable Products, Inc. HDMI cable interface
US7286536B2 (en) 2002-10-28 2007-10-23 Nokia Corporation Method and system for early header compression
US7802049B2 (en) * 2002-10-30 2010-09-21 Intel Corporation Links having flexible lane allocation
US7203853B2 (en) 2002-11-22 2007-04-10 Intel Corporation Apparatus and method for low latency power management on a serial data link
US7555017B2 (en) 2002-12-17 2009-06-30 Tls Corporation Low latency digital audio over packet switched networks
US20040203383A1 (en) 2002-12-31 2004-10-14 Kelton James Robert System for providing data to multiple devices and method thereof
US7248590B1 (en) 2003-02-18 2007-07-24 Cisco Technology, Inc. Methods and apparatus for transmitting video streams on a packet network
US7525975B2 (en) 2003-03-07 2009-04-28 Rami Caspi System and method for integrated audio stream manager
JP2004297773A (ja) 2003-03-12 2004-10-21 Matsushita Electric Ind Co Ltd データ通信方法及びデータ通信装置
US7197680B2 (en) 2003-04-17 2007-03-27 Arm Limited Communication interface for diagnostic circuits of an integrated circuit
US7405719B2 (en) 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
US20040221312A1 (en) 2003-05-01 2004-11-04 Genesis Microchip Inc. Techniques for reducing multimedia data packet overhead
US20040218599A1 (en) 2003-05-01 2004-11-04 Genesis Microchip Inc. Packet based video display interface and methods of use thereof
US20040218624A1 (en) 2003-05-01 2004-11-04 Genesis Microchip Inc. Packet based closed loop video display interface with periodic status checks
US7620062B2 (en) 2003-05-01 2009-11-17 Genesis Microchips Inc. Method of real time optimizing multimedia packet transmission rate
US6992987B2 (en) 2003-05-01 2006-01-31 Genesis Microchip Inc. Enumeration method for the link clock rate and the pixel/audio clock rate
US7068686B2 (en) 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US7424558B2 (en) 2003-05-01 2008-09-09 Genesis Microchip Inc. Method of adaptively connecting a video source and a video display
US7088741B2 (en) 2003-05-01 2006-08-08 Genesis Microchip Inc. Using an auxilary channel for video monitor training
US7733915B2 (en) 2003-05-01 2010-06-08 Genesis Microchip Inc. Minimizing buffer requirements in a digital video system
US20040221315A1 (en) 2003-05-01 2004-11-04 Genesis Microchip Inc. Video interface arranged to provide pixel data independent of a link character clock
US7296204B2 (en) 2003-05-30 2007-11-13 Wegener Communications, Inc. Error correction apparatus and method
US7487273B2 (en) 2003-09-18 2009-02-03 Genesis Microchip Inc. Data packet based stream transport scheduler wherein transport data link does not include a clock line
US7800623B2 (en) 2003-09-18 2010-09-21 Genesis Microchip Inc. Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
US7634090B2 (en) 2003-09-26 2009-12-15 Genesis Microchip Inc. Packet based high definition high-bandwidth digital content protection
KR20050099305A (ko) 2004-04-09 2005-10-13 삼성전자주식회사 디스플레이시스템 및 그 제어방법
US8996603B2 (en) 2004-09-16 2015-03-31 Cisco Technology, Inc. Method and apparatus for user domain based white lists
US20060209890A1 (en) 2005-03-15 2006-09-21 Radiospire Networks, Inc. System, method and apparatus for placing training information within a digital media frame for wireless transmission
JP4596259B2 (ja) 2005-08-30 2010-12-08 株式会社デンソー 車載用電子機器の配線再構成システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114245029A (zh) * 2021-12-20 2022-03-25 北京镁伽科技有限公司 基于fpga的数据流处理方法、装置及pg设备
CN114245029B (zh) * 2021-12-20 2023-08-01 北京镁伽科技有限公司 基于fpga的数据流处理方法、装置及pg设备

Also Published As

Publication number Publication date
EP1519349A3 (en) 2006-04-12
TWI390500B (zh) 2013-03-21
TW200523868A (en) 2005-07-16
CN100437724C (zh) 2008-11-26
SG110142A1 (en) 2005-04-28
US7800623B2 (en) 2010-09-21
CN1601598A (zh) 2005-03-30
US20050062699A1 (en) 2005-03-24
EP1519349A2 (en) 2005-03-30
JP2005143087A (ja) 2005-06-02

Similar Documents

Publication Publication Date Title
KR20050028817A (ko) 비디오 데이터 스트림 제공 방법 및 비디오 프로세서
US7405719B2 (en) Using packet transfer for driving LCD panel driver electronics
US7030934B2 (en) Video system for combining multiple video signals on a single display
US6831634B1 (en) Image processing device
US10643298B2 (en) Video processing system and processing chip
US7880713B2 (en) Method of increasing efficiency of video display and related apparatus
US11837143B2 (en) Display apparatus and a method of driving the same
CN111124330A (zh) 影像控制装置以及使用该装置之电视墙系统与输出影像至电视墙的控制方法
KR101319068B1 (ko) 액정 표시 장치
KR100881142B1 (ko) 엘이디 디스플레이 장치
KR100468209B1 (ko) 다양한 영상소스와 스케일링 처리 고화질 전광판
US20080106641A1 (en) Method for controlling display device
KR20180059648A (ko) 표시 장치 및 이의 구동 방법
US20020105592A1 (en) System and method for processing HDTV format video signals
KR100676701B1 (ko) 디스플레이장치
KR20060092524A (ko) 평판 디스플레이장치
JP3157757B2 (ja) ディジタル信号切換装置
TWI772894B (zh) 視訊資料顯示裝置及其顯示方法
CN111314630B (zh) 显示设备及其显示方法
JPH08181956A (ja) 映像情報伝送方法および装置ならびに映像表示装置
KR200309953Y1 (ko) 다양한 영상소스와 스케일링 처리 고화질 전광판
JPH07306664A (ja) 表示制御装置
JP2014085473A (ja) 映像処理装置および映像処理方法
JP2001525157A (ja) 画像信号及びデータ信号のいずれか一方又は双方の処理
JPH0271687A (ja) 画像表示装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid