CN107257264B - 嵌入式时钟恢复 - Google Patents

嵌入式时钟恢复 Download PDF

Info

Publication number
CN107257264B
CN107257264B CN201710525256.8A CN201710525256A CN107257264B CN 107257264 B CN107257264 B CN 107257264B CN 201710525256 A CN201710525256 A CN 201710525256A CN 107257264 B CN107257264 B CN 107257264B
Authority
CN
China
Prior art keywords
rate
data
logical channel
crossfire
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710525256.8A
Other languages
English (en)
Other versions
CN107257264A (zh
Inventor
N·J·科尼
C·Q·卡特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Original Assignee
ATI Technologies ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC filed Critical ATI Technologies ULC
Publication of CN107257264A publication Critical patent/CN107257264A/zh
Application granted granted Critical
Publication of CN107257264B publication Critical patent/CN107257264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0262—Arrangements for detecting the data rate of an incoming signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Communication Control (AREA)
  • Multimedia (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Systems (AREA)

Abstract

本发明揭示嵌入式时钟恢复。一种用以由来源装置传输来源数据串流至接收装置的方法，该方法包括下列步骤：由该来源装置通过一第一实体链路至一第二实体链路，且通过该第二实体链路至该接收装置形成一逻辑通道，该逻辑通道配置成携载(i)该来源数据串流，以及(ii)两个或多个速率参数，其中，所述速率参数联系该来源数据串流的一数据速率与该逻辑通道的一数据速率，其中，该两个或多个速率参数的每一个是内含于在该逻辑通道中传输的一个或多个封包，且其中，该第一实体链路及该第二实体链路具有不同链路速率。

Description

嵌入式时钟恢复
本申请是申请号为201080022613.5,申请日为2010年4月12日，发明名称为“嵌入式时脉恢复”的中国专利申请的分案申请。
技术领域
本发明大体有关于来源装置(source device)与接收装置(sink device)的同步。
背景技术
发射器与接收器的时钟同步为数据通讯的重要方面。时钟同步常指透过连接发射器与接收器之实体链路(physical link)用来传输数据的时钟频率。不过，在有些数据通讯应用中，会要求接收器决定并非实体链路之时钟频率的时钟频率。例如，可能要求接收器(例如，电视显示器)决定数据源(例如，DVD译码器)在输出数据串流时的时钟频率。在接收器需要原始数据提供给发射器的时钟速率(clock rate)时，数据串流被称作同步数据串流(isochronous data stream)。
现有数种习知方法用于传输同步数据串流。有一习知方法要求来源装置传输用以联系来源数据速率(source data rate)与链路数据速率(link data rate)的一个或多个参数给接收装置。不过，取决于链路数据速率，当在来源及接收处的链路数据速率不同时，可能导致不兼容。另一习知方法系利用在接收装置的缓冲器，在此缓冲器的深度被接收装置用来决定时钟速率。不过，依赖缓冲器会引进可变延迟以及昂贵的缓冲器要求。又一习知方法要求任何中间装置可基于输入、输出链路速率的数据速率来重新产生来源装置所传输的速率参数。不过，要求中间装置重新产生速率参数会增加装置的复杂度及成本。
因此，亟须改良方法及系统使得接收装置可恢复来源数据串流的时钟速率。更特别的是，亟须改良方法用以在同步数据串流的传输期间使来源装置与接收装置同步。
发明内容
揭示数种用于同步来源及接收装置的设备及方法，在此一接收装置可有效决定来源数据速率，甚至在接收装置不直接耦合至来源装置的情形下。一种用以由来源装置传输来源数据串流至接收装置的方法，其系包括形成由一来源装置至一接收装置的一逻辑通道。该逻辑通道配置成可携载该来源数据串流，以及一个或多个速率参数。所述速率参数联系该来源数据串流之一数据速率与该逻辑通道之一数据速率。
一种供接收装置恢复来源数据速率的方法，其系包括下列步骤：检测在一接收数据串流之中的一逻辑通道，在此该逻辑通道系包含该来源数据串流，从该接收数据串流恢复一个或多个速率参数，决定该逻辑通道的一数据速率，以及基于该逻辑通道之该数据速率与该一个或多个速率参数来决定该来源数据串流之该数据速率。
一种使得接收装置能决定来源数据速率的数据传输系统系包含一来源装置以及直接或间接耦合至该来源装置的一接收装置。该来源装置配置成可形成由该来源装置至该接收装置的一逻辑通道，该逻辑通道配置成可携载(i)该来源数据串流，以及(ii)一个或多个速率参数，以及透过一传输链路传输该逻辑通道。所述速率参数联系该来源数据串流之一数据速率与该逻辑通道之一数据速率。该接收装置配置成可：检测一接收数据串流之中的逻辑通道，从该接收数据串流恢复该一个或多个速率参数，决定该逻辑通道之该数据速率，以及基于该逻辑通道之该数据速率与该一个或多个速率参数来决定该来源数据串流之该数据速率。
以下参考附图来详述本发明的其它具体实施例、特征及优点以及本发明各种具体实施例的结构与操作。
附图说明
并入本专利说明书且构成其中之一部份的附图系图解说明本发明的具体实施例，其系与上文给出的一般说明和下文给出的具体实施例详细说明一起用来解释本发明的原理。
图1根据本发明之一具体实施例图标包含来源装置及接收装置的系统。
图2根据本发明之一具体实施例图标包含来源装置、及多个接收装置的系统。
图3根据本发明之一具体实施例图标一来源装置。
图4根据本发明之一具体实施例图标一接收装置。
图5的流程图根据本发明之一具体实施例图标实作于来源装置之一方法的步骤。
图6的流程图根据本发明之一具体实施例图标实作于接收装置之一方法的步骤。
具体实施方式
本发明的具体实施例可致能在接收装置有效地恢复来源时钟速率。尽管本文以用于特殊应用的示范具体实施例来描述本发明，然而应了解，本发明不受限于此。取得本文所提供之教导的熟谙此艺者会认清其它的修改、应用及在其范畴内的具体实施例，以及本发明在其中有显着效用的其它领域。
本发明的具体实施例可用于任何计算机系统、计算装置、娱乐系统、媒体系统、游戏系统、或任何系统，在此有一个或多个传输链路耦合来源装置与接收装置。本发明特别有用于包含同步数据串流的系统。
同步数据串流要求接收器(亦即，接收装置)能够决定据以产生传输数据的时钟频率。
经解压缩的音频及视频数据串流为同步数据串流的例子。例如，由DVD播放器接收经解压缩之音频及视频串流的平板电视显示器会要求DVD播放器传输数据的速率，以便在显示器适当地渲染收到的数据串流。
工业标准，例如显示端口(DisplayPort)、高清晰度多媒体接口(HDMI)、数字视觉接口(DVI)及其类似者，系规定用以连接来源装置及一个或多个接收装置的接口。例如，DisplayPort规定一种方法用于使得接收装置能恢复应用于来源数据的时钟频率。在DisplayPort 1.1中，来源装置计算联系来源数据速率与链路速率的M参数及N参数，以及将算出的M、N参数传输至接收装置。接收装置接收由来源装置送出的M、N参数，以及藉由决定输入链路速率，该接收装置能够决定用在来源装置的来源数据速率。尽管DisplayPort 1.1所规定的方法适于来源装置直接耦合至接收装置的地方，然而数据串流在到达接收装置之前穿越多条链路时会失败。例如，在来源数据串流穿越多条链路时，在来源装置的链路速率可能与在接收装置的链路速率不同。本发明使得接收装置能决定来源数据速率，不论它是否直接或间接耦合至来源装置。本发明藉由提供一对嵌入式参数来加速及简化来源速率的恢复。根据一具体实施例，提供可稳健检测的数据通道与有管理良好的速率以由来源装置传输参考速率(reference rate)至接收装置。此外，也稳定准确地传输嵌入数据通道之数据相对于数据通道的速率测量值。
本发明，一般而言，排除剖析收到数据串流中之嵌入数据的需要。剖析嵌入数据可能产生各种减损。例如，视频数据有不传输数据的空白间隔(blank interval)，使得接收装置必须决定如何只藉由查看有效间隔(active interval)来重建速率。例如，可能无法追踪垂直空白区中的视频数据速率变化。此外，嵌入视频串流的音频数据通常为突发型(例如，由于它的传输会周期性地被活动视频数据阻断)以及以相对低的速率到达接收装置，这使得追踪有困难以及造成相对长的锁定时间(lock time)。在接收装置企图锁定音频数据速率时，这可能导致接通延迟(turn-on delay)变长及/或播放失真。如果接收装置的速率恢复逻辑追踪音频数据的突发，也有可能导致讯号失真。
习知方法也包括命令中间装置根据输入、输出接口链路速率来更新M、N参数以及命令该中间装置计算出输入链路速率与输出链路速率的某个缩放因子(scaling factor)。不过，命令中间装置执行所述功能会增加装置的复杂度及成本。另一方法包括命令串流接收装置把音频及/或视频数据放入缓冲器，例如先进先出(FIFO)缓冲器。然后，该串流接收装置监视缓冲程度以及使用该缓冲程度来增及/或减被恢复的时钟速率。当缓冲程度增加时，提高时钟速率使得缓冲接收速率(buffer drain rate)增加。当缓冲程度减少时，降低时钟速率使得该缓冲程度增加。此一方法会有问题，例如，监视器之间的音频相位失调，由音频时钟增减引起的音频讯号失真，音频/视频时钟的讯号锁定时间缓慢(例如，以秒为单元)，以及缓冲要求相对昂贵。
图1根据本发明之一具体实施例图标一系统。系统100包含来源装置101、接收装置102、主要链路110、及辅助链路(auxiliary link)112。来源装置101，例如，可为音频及/或视频串流装置，例如DVD译码器、CD播放器、数字相机、或MP3播放器。来源装置101也可为产生同步数据的计算机或其它计算装置。来源装置101包含下列功能：产生及/或接收来源数据的串流，以及直接或经由一个或多个中间装置(分支装置)传输来源数据至接收装置。来源装置101也可包含必要时在传输前处理来源数据的功能。图3根据本发明之一具体实施例更详细地图标来源装置。
接收装置102，例如，可为电视显示器、计算机显示器、或音频扬声器系统。接收装置102也可为中间装置，例如音频或视频接收器，在音频及/或视频串流送到渲染装置(例如，显示器)或扬声器系统之前，它可对于所述串流进行各种处理功能。在此，基于例如渲染来源数据串流及/或进一步处理来源数据串流的理由，接收装置102为需要来源数据串流及相关来源数据速率的装置。接收装置102包含以下功能：由来源装置101接收来源数据串流，以及恢复来源数据的时钟速率(亦即，来源数据速率)。图4根据本发明之一具体实施例更详细地图标接收装置。
主要链路110耦合来源装置101与接收装置102。主要链路110为传输链路，透过它，数据及控制信息可在来源装置101、接收装置102之间流动。主要链路110可包含一个或多个实体传输媒体，例如来源装置101与接收装置102之间的有线或无线连接。来源装置101的发射器与接收装置102的接收器可透过主要链路110来协调传输使得包含主要链路110的多条实体链路对于数据传输是透明的。例如，正被传输的数据可以符号等级分散于数条实体链路，例如，位数相等的每个符号可在可用实体链路中之一条上传输。
数据最好以基于封包的格式在主要链路110上传输。封包系封装有若干数量的数据以及有来源装置101、接收装置102两者皆知的格式。例如，封包可包含标头部份(headerportion)与数据部份(data portion)。标头部份包含控制信息，例如数据部份中之数据的种类，来源装置的识别码，接收装置的识别码，及其类似者。
本发明的一些具体实施例可包含在来源装置101、接收装置102之间的辅助链路112。辅助链路112可用来，例如，在来源装置101、接收装置102之间双向传送控制信息。在一具体实施例中，接收装置102可用辅助链路112来传达它的数据接收容量，例如最大接收速率，给来源装置101使得来源装置101可组态它的发射器以免超过特定速率。在一些具体实施例中，次要数据及控制信息也可通过主要链路110来传输，而不是通过个别的辅助链路112。
虚拟通道120为携载主要链路110上之数据串流的逻辑通道。虚拟通道120逻辑迭在主要链路110上，以及可使用主要链路110中之一个或多个别实体链路。在主要链路110上，可初始化一个或多个虚拟通道(有时也称作“逻辑通道”)，例如120。识别属于虚拟通道的数据可基于内含于该虚拟通道中之每个封包携载数据(packet carrying data)之标头部份的一个或多个识别码。例如，该标头部份可包含独一识别虚拟通道的通道-识别码。
在本发明的具体实施例中，虚拟通道120可用来携载来自来源装置101的同步数据串流至接收装置102。例如，一虚拟通道可用来携载来自DVD播放器的视频数据串流，以及另一虚拟通道可携载相关的音频串流。替换地，同一虚拟通道可携载音频及视频两者。虚拟通道，例如120，允许主要链路110的总频宽(total bandwidth)用于多条同时出现的数据串流，包括同步数据串流。
在本发明的一具体实施例中，来源装置101、接收装置102、主要链路110、辅助链路112及虚拟通道120系根据已知标准来操作，例如DisplayPort或它的变体之一。例如，DisplayPort规定主要链路110由来源装置101单向至接收装置102，以及主要链路110可包含1、2或4条实体链路。根据DisplayPort的规格，辅助链路112用于双向交换次要信息，其系包括诸如可由接收装置102处理的最大链路速率、最大通道速率(maximum channel rate)之类的信息。在其它具体实施例中，系统100可具有根据另一已知标准来操作的主要链路110，例如高清晰度多媒体接口(HDMI)、数字视觉接口(DVI)、视频图形数组(VGA)或是它的变体，以及低电压差分信号(LVDS)、或类似的客制数据传输标准。
图2根据本发明之一具体实施例图标另一系统200。系统200包含来源装置201、多个接收装置202及203，以及分支装置204。来源装置201与接收装置202及203可为在说明图1时所述的。分支装置204为中间装置，其输入为输入数据串流，以及输出该数据串流至一个或多个接收装置。相应至系统200的系统实施例为多通道音频扬声器系统，在此音频接收器分支装置系取得输入自来源装置(例如，DVD播放器)的音频串流以及分散该音频及视频至数个个别的接收装置(例如，每个音频通道的个别扬声器，以及视频的电视显示器)。另一实施例可为视频分割器系统(video splitter system)，其系允许输出自单一来源装置(例如，计算机)的视频分散至多个接收装置(例如，显示装置)。
系统200也可遵循DisplayPort标准、或是其变体中之一个或多个。因此，主要链路210、211及212可为用于传送同步数据串流的单向链路。每条同步数据串流，例如，可在虚拟通道内传输。例如，产生于来源装置201的同步数据串流(例如，视频串流)可由来源装置201传输至虚拟通道220中的分支装置204。然后，分支装置204分散视频串流至可为显示监视器的接收装置202及203。由分支装置204至每一接收装置的视频串流在虚拟通道中传输。主要链路210、211及212的链路速率彼此可不同。
相应至系统100、200及其类似者，本发明的说明需要区别数种时钟频率。用于本文的“符号”可指“数据符号”或“控制符号”。数据符号为待传输数据，其系根据为来源装置及接收装置所知的协议来编码。数据符号可包含有效数据(active data)，待显示的视频数据与空白间隔数据(blanking interval data)。控制符号为符号集合，其系用来框住数据符号以及根据为来源装置及接收装置所知的协议来编码。
链路速率系指符号在实体链路(例如，主要链路210、211及212)上传输的速率或频率。每个主要链路210、211及212各自可有不同的链路速率。与链路速率有关的是建立跨越个别链路之时序的链路符号时钟(link symbol clock)或LS_CLK。
来源数据速率为来源装置输出数据串流的速率或频率。例如，来自DVD译码器的视频来源数据速率为由译码器输出之视频数据的速率。来自DVD译码器的音源数据速率为由译码器输出之音频数据的速率。因此，来源数据速率包括诸如实际视频数据及空白间隔之类的有效数据。数据串流之来源数据速率的恢复为本发明的关键方面。
虚拟通道数据速率为输入包含来源数据之数据至接口发射器装置的速率或频率。它也可为接口接收装置输入收到之数据串流至待渲染接收装置的速率。以不同方式表达，虚拟通道数据速率为用于虚拟通道之数据输入至发射器的速率。因此，虚拟通道数据速率高于相应的来源数据速率以及低于链路速率。
图3根据本发明之一具体实施例图标来源装置201。来源装置201包含控制器301、存储器302、永久性存储所(persistent storage)303、通讯架构304、数据源310、链路模块(link module)320、传输接口330、时钟源340、通道分离器(channelizer)322、以及参考速率模块324。控制器301可为包含中央处理单元(CPU)或图形处理单元(GPU)的任何一个或多个处理器。控制器301控制来源装置201中之装置的操作。例如，控制器301可执行实作以下各物中之一个或多个的逻辑指令：链路模块320、传输接口330、时钟源340、通道分离器322、以及参考速率模块324。链路模块320、传输接口330、时钟源340、通道分离器322及参考速率模块324的逻辑指令可实作成软件、硬件、或彼等之组合。
存储器302包含一个或多个存储器装置，例如，动态随机存取存储器(DRAM)装置。存储器302用来按执行需要存储用于部份模块的逻辑，包括链路模块320、传输接口330、时钟源340、通道分离器322及参考速率模块324。存储器302也可用来缓冲来自数据源310的输入串流数据至传输接口330。
永久性存储所303可包含一个或多个永久性存储装置，例如磁盘、光盘、闪速存储器、及其类似者。永久性存储所303可按需要存储链路模块320、传输接口330、时钟源340、通道分离器322及参考速率模块324的逻辑。例如，在一具体实施例中，永久性存储所303存储链路模块320、传输接口330、时钟源340、通道分离器322及参考速率模块324中以可执行形式实作成在来源装置201激活时要加载存储器302之软件的所有部份。
通讯总线304耦合来源装置201的组件，例如301、302、303、310、320、322、324、320、330及340中之两个或更多。通讯总线304可包含周边组件接口(PCI)总线或它的变体之一、通用序列总线(USB)、Firewire、Ethernet、或类似装置。
数据源310可为产生来源数据串流的任何装置。例如，视频或音乐播放装置(例如，DVD、CD、MP3、数字相机及其类似者的播放装置或译码器)可内含于数据源310。在一具体实施例中，数据源310可为在存储于DVD之视频数据送到传输接口330之前译码及解压缩该数据的DVD播放装置。例如，用动态图像专家组第2版(MPEG2)视频压缩标准，可存储DVD视频数据。数据源310会根据MPEG2标准来解压缩MPEG2视频，以及将经解压缩之视频数据注入链路模块320供传输至接收装置202以渲染显示器。尽管在此未描述，熟谙此艺者了解，数据源310可包含可用来产生待输入链路模块320之来源数据串流的数个组件，例如但不受限于：帧缓冲器(frame buffer)、译码器、及时序控制器。
链路模块320包含可根据传输要求来提供服务的功能，例如包装及/或填充封包及/或帧。链路模块320也可提供可多路传送(multiplex)次要数据(例如，控制信息，及/或待与视频串流一起显示的其它信息)及进行加密的功能。
通道分离器322可实作成为链路模块320的部件或成为个别的模块。通道分离器322包含以下功能：接收来自数据源310之来源数据串流以及初始化一个或多个虚拟通道以使该来源数据以一个或多个来源数据串流的方式传输至接收装置。例如，接收来自数据源310之DVD视频及音频串流的通道分离器322可初始化用于视频及音频串流的一个或多个虚拟通道。通道的初始化可包括产生通道的识别码(identifier)，以及传递有相应串流数据的适当识别码至链路层。在本发明的一些具体实施例中，虚拟通道的初始化涉及用相应接收装置及分支装置交换讯息。例如，在设立虚拟通道之前交换讯息使得虚拟通道的组态有动态决定的通道速率。
例如，可将虚拟通道的通道速率设定成数据流(data flow)路径中之每个装置可支持的速率。在一具体实施例中，通道速率经决定成有大于相应来源数据串流之峰值速率(peak rate)以及映像至下层传输媒体之实体传输特性的数值。通道速率经设定成可由数据流路径上之实质所有中间装置支持的等级也较佳。通道分离器322或链路模块320可填充无效数据于虚拟通道数据串流中藉此使通道速率维持在设定的等级为较佳。
参考速率模块324包含以下功能：决定传达可传输至接收装置之时序关系的一个或多个参考参数。在一具体实施例中，参考速率模块324决定待传输至接收装置202的第一参数及第二参数。第一参数及第二参数经决定成可表达关系(来源数据速率)/(通道速率)。在一具体实施例中，第二参数可为相应虚拟通道时钟的预定周期数。然后，第一参数可为在由第二参数定义之虚拟通道时钟间隔内出现之来源数据串流时钟的周期数。一个或多个锁相环(phase lock loop)或其类似物可用来锁定例如源于时钟源340的时钟。
时钟源340可包含用来产生来源数据串流时钟、虚拟通道时钟及链路时钟的一个或多个时钟源。对于来源数据串流时钟、虚拟通道时钟及链路时钟中之每一，本发明的具体实施例可使用来自时钟源340的个别时钟，或所有都用单一时钟，或彼等之组合用单一时钟。例如，如果来源数据串流时钟及虚拟通道时钟使用相同的时钟，第一及第二参数在来源数据串流的传输期间不会改变数值。如果使用不同的时钟源，例如，第二参数可保持不变而第一参数可波动，因为它是相对于第二参数而定义的。用于时钟源340的时钟源可包含任何习知时钟产生装置，例如一个或多个晶体或硅振荡器。
传输接口330包含以下功能：接收例如来自链路模块320的输出数据串流以及透过传输链路，例如链路210，送到接收装置，例如202或送到分支装置，例如204。传输接口330也包含包含以下功能：必要时，在有主要链路及辅助链路两者的系统中，透过这两种链路来传输数据。在一具体实施例中，传输接口330包含以下规定于实体层的功能：例如，传输数据的实体传输及错误纠正。数据传输的出现系根据链路时钟。在一具体实施例中，传输接口330可包含差分发射器。例如，在一具体实施例中，传输接口330包含使用低电压差分信号接口标准(LVDS)透过主要链路210来传输视频数据帧及控制信息所需的功能。
熟谙此艺者了解，除了图标或彼等之不同组合以外，来源装置201可包含数个组件或模块。也应注意，数据源310、链路模块320、传输接口330、通道分离器322、参考速率模块324及时钟源340的功能可实作成软件、韧体、硬件、或彼等之组合。在一具体实施例中，例如，用硬件描述语言(例如，Verilog、RTL、网表(netlists))详细说明数据源310、链路模块320、传输接口330、通道分离器322、参考速率模块324及时钟源340的功能，使得最终可组态通过产生屏蔽/光罩的制程来产生本发明的硬件装置具体化方面。
图4根据本发明之一具体实施例图标接收装置202。接收装置202包含控制器401、存储器402、永久性存储所403、通讯架构404、数据接收装置(data sink)430、链路模块420、接收接口410、时钟源440、通道处理器422、以及速率推导器(rate deriver)424。控制器401可为包含中央处理单元(CPU)或图形处理单元(GPU)的任何一个或多个处理器。控制器401控制接收装置202中之装置的操作。例如，控制器401可执行可执行实作以下各物中之一个或多个的逻辑指令：链路模块420、接收接口410、时钟源440、通道处理器422、以及速率推导器424。链路模块420、接收接口410、时钟源440、通道处理器422及速率推导器424的逻辑指令可实作成软件、硬件、或彼等之组合。
存储器402包含一个或多个存储器装置，例如，动态随机存取存储器(DRAM)装置。存储器402用来按执行需要存储用于部份模块的逻辑，包括链路模块420、接收接口430、时钟源440、通道处理器422、以及速率推导器424。存储器402也可用来缓冲来自接收接口410的输入串流数据至数据接收装置430。
永久性存储所403可包含一个或多个永久性存储装置，例如磁盘、光盘、闪速存储器、及其类似者。永久性存储所403可按需要存储链路模块420、接收接口430、时钟源440、通道处理器422及速率推导器424的逻辑。例如，在一具体实施例中，永久性存储所403存储链路模块420、接收接口430、时钟源440、通道处理器422及速率推导器424中以可执行形式实作成在接收装置202激活时要加载存储器402之软件的所有部份。
通讯总线404耦合接收装置202的组件，例如401、402、403、410、420、422、424、420、430及440中之两个或更多。通讯总线404可包含周边组件接口(PCI)总线或它的变体之一、USB、Firewire、Ethernet、或类似装置。
接收接口410包含以下功能：由链路(例如，主要链路211)、来源装置或分支装置，接收输入数据串流。然后，收到的数据可送到链路模块420。接收接口410也包含以下功能：必要时，在有主要链路及辅助链路两者的系统中，透过这两种链路来接收数据。在一具体实施例中，接收接口410包含以下规定于实体层的功能：例如，传输数据的实体传输及错误纠正。在一具体实施例中，接收接口410可包含差分接收器。例如，在一具体实施例中，接收接口410用低电压差分信号接口标准(LVDS)透过主要链路211来接收视频数据帧及控制信息的功能。
链路模块420包含以下功能：根据来源装置或分支装置如何传输封包来提供诸如解包装及/或去填充封包及/或帧之类的服务。链路模块420也可提供以下功能：视实际需要，多路解编(demultiplex)次要数据(例如，控制信息，及/或待与视频串流一起显示的其它信息)以及进行输入串流的解密。
数据接收装置430可为可接收输入数据串流及加以处理及/或渲染的任何装置。例如，数据接收装置430可为视频及/或音频渲染装置(例如，电视显示器)、或音频渲染装置，例如扬声器系统。在一些具体实施例中，数据接收装置430可为连接至外部渲染装置的接口。在一具体实施例中，数据接收装置430可为接收经解压缩之视频数据及相关时序信息的显示装置。尽管在此未描述，熟谙此艺者了解，数据接收装置430可包含数个组件，例如但不受限于：帧缓冲器、译码器、及显示时序恢复模块(display timing recovery module)。
通道处理器422可实作成为链路模块420的部件或成为个别的模块。通道处理器422包含以下功能：接收来自链路模块420的来源数据串流以及检测包含为一个或多个来源数据串流之来源数据的一个或多个虚拟通道。例如，接收来自链路模块420之DVD视频及音频串流的通道处理器422可决定用于所述视频及音频串流的一个或多个虚拟通道。此决定可基于定义虚拟通道之独一识别码的检测。通道处理器422也可包含以下功能：接收及响应在设立虚拟通道时来自来源装置的讯息。通道处理器422及/或链路模块420也包含以下功能：识别及拋弃此类填充数据(fill data，例如，包含于分支装置可使虚拟通道之传输速率与预指定通道速率相对的数据)。
速率推导器424包含以下功能：检测传输自来源装置201的一个或多个参考速率参数，以及基于所述参数、该链路速率及该通道速率来决定来源数据速率。所述速率参数系定义来源数据速率与通道速率的时序关系。例如，由输入封包串流中之封包的标头信息可恢复传输自来源装置201的一个或多个速率参数。可就地决定链路速率及通道速率。一个或多个锁相环、振荡器及/或类似者可用来锁定收到后及检测过的时钟，例如链路时钟、虚拟通道时钟、及/或来源数据串流时钟。
时钟源440可包含用于锁定数据串流时钟、虚拟通道时钟及链路时钟中之一个或多个的一个或多个时钟源及/或时钟电路。对于来源数据串流时钟、虚拟通道时钟及链路时钟中之每一，本发明的具体实施例可使用来自时钟源440的个别时钟，或所有都用单一时钟，或彼等之组合用单一时钟。用于时钟源440的时钟源可包含任何习知时钟产生装置，例如一个或多个晶体或硅振荡器、或时钟锁定电路，例如锁相环电路。
熟谙此艺者了解，除了图标或彼等之不同组合以外，接收装置202可包含数个组件或模块。也应注意，数据接收装置430、链路模块420、接收接口410、时钟源440、通道处理器422及速率推导器424的功能可实作成软件、韧体、硬件、或彼等之组合。在一具体实施例中，例如，用硬件描述语言(例如，Verilog、RTL、网表)详细说明数据接收装置430、链路模块420、接收接口410、时钟源440、通道处理器422及速率推导器424的功能，使得最终可组态通过产生屏蔽/光罩的制程来产生本发明的硬件装置具体化方面。
图5图标方法500，藉此来源装置(例如，来源装置201)可传输接收装置(例如，接收装置202)所需的信息以重新产生来源数据速率。在步骤510，来源装置接收及/或产生来源数据串流。例如，来源装置可为数据源，例如产生视频及/或音频串流的DVD播放装置。由数据源产生的视频及/或音频串流被称作来源数据串流。数据源系以由数种因素(包括视频及音频数据(例如，MPEG2)的编码)决定的速率产生来源数据串流。例如，来自时钟源340的时钟源或时钟锁定电路可用来产生时钟或锁定由来源数据串流产生的时钟。决定来源数据串流之数据速率的时钟频率被称作来源数据串流时钟或来源数据串流速率。
在步骤520，将来源数据串流映像至一个或多个虚拟通道。如上述，虚拟通道为施加于实体传输链路的逻辑串流。虚拟通道与来源数据串流通常有一对一的映像。不过，在有些情形下，可将一来源数据串流映像至多个虚拟通道。在不失一般性下，为了便于说明，方法500的以下描述大体假设来源数据串流与虚拟通道有一对一的映像。例如，可将带有视频及多通道音频的来源数据串流映像至多个虚拟通道。在接收来源数据串流的第一数据时，通道分离器及/或链路模块判断需要新的虚拟通道。通道分离器可产生智在源于来源数据串流之每一封包携载数据之标头部份中的通道识别码。在一些具体实施例中，例如，利用通道分离器及/或链路模块，来源装置可通知接收装置及/或相应分支装置初始化新的虚拟通道。
在步骤530，决定用于虚拟通道的通道速率。通道速率或虚拟通道时钟速率为使虚拟通道充满来源数据及其它次要数据的速率。例如，通道速率可考虑到把来源数据及次要数据包装成封包、构成标头、把数据编码成符号以及添加任何控制符号至封包的速率。不过，应注意，本发明的具体实施例可具有涵盖通道速率的其它方面及/或有提及方面中把排除通道速率在外的一些方面。每个具体实施例可具有决定来源装置与相应一个或多个接收装置间之通道速率的一致方法。
在步骤540，通道化(channelize)该来源数据串流。例如，通道分离器322及/或链路模块320把来源数据串流的数据封包化。在本发明的一些具体实施例中，可把次要数据多任务化成虚拟通道。通道化包括把数据串流之数据及任何次要数据包装成有固定或可收大小的的封包，形成每个封包的标头部份，根据编码方案来编码数据串流之数据及次要数据，以及添加渲染装置渲染来源数据串流所需的控制符号。例如，可能需要包装有无效数据(inactive data)的视频来源数据串流使得可以预定通道数据速率来传输虚拟通道数据。
在步骤550，决定链路速率。例如，链路速率为链路模块320传输封包通过传输接口330的速率。通常来源装置、分支装置及接收装置各有它可操作的一个或多个链路速率。用于描述方法500的术语“链路速率”系指输出链路(例如，主要链路210)操作时的时钟速率。应注意，链路频宽系指包含主要链路210的所有实体链路之总容量。链路速率通常由例如源于时钟源340的预组态时钟决定。
在步骤560，决定将会与接收装置通讯的速率参数。在本发明的具体实施例中，决定第一速率参数(M)与第二速率参数(N)。根据本发明，参数M及N旨在传达来源数据串流时钟与虚拟通道时钟的关系。在一具体实施例中，N配置成可具有相应至虚拟通道时钟之预定周期数的数值，以及M的测量值为在由N定义之间隔期间出现的来源数据串流时钟之周期数。其它具体实施例可包含分开计算M与N同时仍传达来源数据速率与通道速率之关系的方法。用于每个虚拟通道的M、N参数系分开决定。用于不同类型之数据的M、N参数也可分开决定，例如音频及视频。例如，甚至在单一虚拟串流内，视频及音频可能需要以不同的速率渲染。
根据一具体实施例，在例如通过组态来决定N参数后，(1)可用来决定M：
在此N为相应至虚拟通道时钟之配置周期数的持续时间，Fsource_data_rate为来源数据串流的频率，Fvirtual_channel_rate为虚拟通道时钟的频率，以及M为用于来源数据串流的M参数。可各自依照在说明步骤510及530时提出的说明来决定Fsource_data_rate与Fvirtual_channel_rate。
在步骤570，将确定的M、N参数传输至接收装置。例如，如果只决定用于虚拟通道的一对M、N参数，则传输该对数值。如果决定用于虚拟通道的多对M、N值，例如视频及音频各自用一对，则可传输实质所有的所述多对数值。可将待传输的M、N数值编入由来源装置至接收装置的封包串流。在一具体实施例中，根据预定格式，将M、N数值编入来自来源数据串流的封包携载数据之标头栏。在另一具体实施例中，通过有预定格式的特定封包，可传达M、N数值。
在本发明的具体实施例中，可每隔一段时间重复方法500(步骤510至570)以更新正被传到接收装置的M、N参数。在重复方法500的间隔中，可在虚拟通道存在时的间隔传输最后一次算出的M、N数值。
图6根据本发明之一具体实施例图标推导来源数据串流速率的方法600。描述于此的方法600系在接收装置(例如，接收装置202)中执行。不过，如上述，如果需要恢复来源数据串流速率，方法600可在包括中间或分支装置的其它装置中执行。
在步骤610，接收来自数据串流的数据。例如，接收装置202的接收接口410可直接接收或通过一个或多个中间装置204来接收源于来源装置201的数据串流。接收接口可接收输入链路(例如，主要链路211)上的数据串流，执行任何实体层功能，例如错误纠正，以及传递经恢复之帧给另一模块，例如链路模块420。
在步骤620，模块(例如，链路模块420及/或通道处理器422)检测输入数据串流中的虚拟通道。例如，链路模块420可处理输入帧以恢复封包，以及检测及移除填充封包及符号。通道处理器422，例如，可处理来自相同虚拟通道其中标头栏有相同通道识别码的封包。
在步骤630，恢复传输自来源装置的速率参数。例如，可将第一及第二速率参数(M与N)编入一个或多个输入封包的标头部份。在另一具体实施例中，可从传输自来源装置的个别封包来恢复M、N参数。如在说明方法500时所述，一或更多对M、N参数可用来恢复相应的来源数据串流时钟。
在步骤640，决定链路速率。例如在有分支装置204在来源装置201、接收装置202之间的系统200中，可使接收装置的链路速率慢于来源装置的链路速率。藉由锁定于收到的时钟，可由接收装置来决定接收装置的链路速率。例如，藉由锁定输入数据串流的接收时钟，接收装置202可检测它的链路速率(亦即，主要链路211操作时的速率)。在一具体实施例中，时钟源及/或锁定电路(例如，锁相环)可用来检测及同步于据以接收链路上之数据的时钟。
在步骤650，决定虚拟通道的通道速率。例如，通道处理器422及/或链路模块420可决定接收虚拟通道数据的速率。在决定通道速率之前，链路模块420及/或通道处理器422剥去例如由中间装置插入以维持虚拟通道以预定通道速率传输的任何填充数据。例如，来源装置及/或中间装置可插入填充封包及填充数据以调整输出通道速率。通道速率的决定可基于锁定于由输入虚拟通道数据产生的时钟。在一具体实施例中，在藉由锁定于由输入虚拟通道数据产生的时钟来决定通道速率时，用链路时钟作为参考。
在步骤660，决定来源数据串流时钟或来源数据速率。例如，速率推导器424可接收通道处理器422所恢复的M、N参数值，由链路模块420决定的链路时钟，以及由通道处理器422及链路模块420决定的虚拟通道数据速率。收到的参数与确定的时钟速率可用来推导来源数据速率。在一具体实施例中，可用下列公式算出来源数据速率：
在此N为相应至虚拟通道时钟之预定周期数的持续时间，以及M为在由N定义之间隔内之来源数据时钟的周期数。N与M为由来源装置收到的参数。Fvirtual_channel_rate为在接收装置处决定的通道速率。Fls_clk为也在接收装置处决定的链路速率，如以上在说明步骤640时所述。Fsource_data_rate可用以上公式(2)算出。应注意，在公式(2)中，可用任何参考时钟来代替链路速率(链路时钟)。此外，在一些具体实施例中，例如可独立决定通道速率的具体实施例，只用M、N及通道速率即可决定来源数据速率。
可周期性地重复方法600以重新计算相关的来源数据串流时钟速率。也应注意，本发明的具体实施例可将方法600或类似方法实作可用由来源装置收到的一个或多个速率参数来算出相关的来源数据时钟速率。由来源装置收到的速率参数联系虚拟通道时钟速率与来源数据时钟速率。
如上述，本发明允许接收装置决定同步数据串流的来源数据速率，不论接收装置直接或者间接耦合至来源装置。藉由初始化用于来源数据串流的虚拟通道，然后传达联系通道速率与来源数据速率的一个或多个参数给接收装置，来源装置使得接收装置可重新建立相关的来源时钟，即使在来源装置与接收装置有不同的链路时钟时。
相较于习知的方法，本发明的优点包括降低分支装置及接收装置的成本及复杂度，缩短锁定的持续时间，提高信噪比(signal to noise ratio)，以及渲染装置之间的音频相位对准有可能。可简化分支装置，因为它们在传递之前不需要重新计算M、N参数。可简化接收装置，因为除了决定虚拟通道时钟及计算必要的来源速率以外，没有负担施加于接收装置。意外，收到讯号的信噪比比较高，因为本发明使得更精确地恢复来源数据速率成为有可能。此外，使得渲染装置间的相位对准成为有可能，因为本发明排除处理路径的可变延迟成分。
【发明内容】及【发明摘要】可阐述本案申请人所设想的一个或多个但并非所有的本发明示范具体实施例，因此不希望以任何方式限制本发明及随附的权利要求。
以上已藉助图解说明特定功能及其关系之具体实作的功能建立区块(functionalbuilding block)来说明本发明。所述功能建立区块的边界系任意定义以便说明。只要可适当地执行所述特定功能及其关系，可定义替代边界。
前面特定具体实施例的描述将完整地揭露本发明的一般性质，以致于他者藉由应用本技艺的知识，在不需过度实验下，可轻易修改所述特定具体实施例及/或改造成可用于各种应用系统，而不脱离本发明的一般概念。因此，希望基于本文提出的教导及指导的此类改造及修改都落在揭示具体实施例的等价意思及范围内。应了解，本文的用语或术语是用来说明而不是限制，使得熟谙此艺者可按照所述教导及指导来解释本专利说明书的用语或术语。
本发明的广度及范畴不应受限于上述示范具体实施例中之任一，反而应该只根据以下的权利要求及其等价陈述来定义。

Claims (20)

1.一种用以由来源装置传输来源数据串流至接收装置的方法，该方法包括下列步骤：
由该来源装置通过一第一实体链路至一第二实体链路，且通过该第二实体链路至该接收装置形成一逻辑通道，该逻辑通道配置成携载(i)该来源数据串流，以及(ii)两个或多个速率参数，其中，所述速率参数联系该来源数据串流的一数据速率与该逻辑通道的一数据速率，其中，该两个或多个速率参数的每一个是内含于在该逻辑通道中传输的一个或多个封包，且其中，该第一实体链路及该第二实体链路具有不同链路速率。
2.根据权利要求1所述的方法，其中，该形成步骤包括下列步骤：
基于不包括填充数据的一数据速率来决定该逻辑通道的该数据速率。
3.根据权利要求1所述的方法，其中，该形成步骤包括下列步骤：
决定相应至一逻辑通道时钟的一预定周期数的第一速率参数，其中，该逻辑通道时钟联系至该逻辑通道的该数据速率；以及
决定相应至在第一间隔内的一来源串流时钟的一周期数的第二速率参数，其中，基于该第一速率参数与该逻辑通道时钟来决定该第一间隔，以及其中，该来源串流时钟与该来源数据串流的该数据速率联系，
其中，该两个或多个速率参数包含该第一速率参数与该第二速率参数。
4.根据权利要求3所述的方法，进一步包括下列步骤：
嵌入该第一速率参数及该第二速率参数于该逻辑通道。
5.根据权利要求1所述的方法，进一步包括下列步骤：
在该来源装置处接收该来源数据串流；以及
基于收到的来源数据串流来决定该来源数据串流的数据速率。
6.根据权利要求1所述的方法，进一步包括下列步骤：
在该来源装置处产生该来源数据串流；以及
基于产生的来源数据串流来决定该来源数据串流的数据速率。
7.根据权利要求1所述的方法，进一步包括下列步骤：
经由一个或多个分支装置，传输该逻辑通道至该接收装置。
8.一种供接收装置恢复来源数据串流的数据速率的方法，包括下列步骤：
检测在一接收数据串流中的一逻辑通道，其中，该逻辑通道携载由来源装置通过一第一实体链路至一第二实体链路，且通过该第二实体链路至该接收装置的该来源数据串流，且其中，该第一实体链路及该第二实体链路具有不同链路速率；
从该接收数据串流恢复两个或多个速率参数，其中，该两个或多个速率参数的每一个是内含于在该逻辑通道中传输的一个或多个封包；
决定该逻辑通道的一数据速率；以及
基于该逻辑通道的该数据速率与该两个或多个速率参数来决定该来源数据串流的该数据速率。
9.根据权利要求8所述的方法，其中，进一步基于链路速率来决定该来源数据串流的该数据速率。
10.根据权利要求8所述的方法，其中，该恢复两个或多个速率参数的步骤包括下列步骤：
接收第一速率参数；以及
接收第二速率参数，
其中，该第一速率参数与该第二速率参数联系该来源数据串流的该数据速率与该逻辑通道的该数据速率。
11.根据权利要求8所述的方法，其中，决定该逻辑通道的一数据速率的步骤包括下列步骤：
基于不包括填充数据的一数据速率来决定该逻辑通道的该数据速率。
12.根据权利要求10所述的方法，其中，决定该来源数据串流的该数据速率的步骤包括下列步骤：
该逻辑通道的该数据速率乘以该第二速率参数与该第一速率参数的比例。
13.一种数据传输系统，包括：
一来源装置，其中，该来源装置包括电路，且配置成：
由该来源装置通过一第一实体链路至一第二实体链路，且通过该第二实体链路至接收装置形成一逻辑通道，该逻辑通道配置成携载(i)来源数据串流，以及(ii)两个或多个速率参数，其中，
所述速率参数联系该来源数据串流的一数据速率与该逻辑通道的一数据速率，其中，该两个或多个速率参数的每一个是内含于在该逻辑通道中传输的一个或多个封包，且其中，该第一实体链路及该第二实体链路具有不同链路速率；以及
透过该一个或多个实体链路的至少一个传输该逻辑通道；以及
直接或间接耦合至该来源装置的该接收装置，其中，该接收装置包括电路，且配置成：
检测在一接收数据串流中的逻辑通道；
从该接收数据串流恢复该两个或多个速率参数；
决定该逻辑通道的该数据速率；以及
基于该逻辑通道的该数据速率及该两个或多个速率参数来决定该来源数据串流的该数据速率。
14.根据权利要求13所述的数据传输系统，进一步包括：
直接或间接耦合至该来源装置及该接收装置的一分支装置，其中，该分支装置配置成：
接收该逻辑通道；以及
以该逻辑通道的该数据速率传输所接收到的该逻辑通道。
15.根据权利要求13所述的数据传输系统，其中，该来源装置进一步配置成：
决定相应至一逻辑通道时钟的一预定周期数的第一速率参数，其中，该逻辑通道时钟联系至该逻辑通道的该数据速率；
相应至在第一间隔内的一来源串流时钟的一周期数的第二速率参数，其中，基于该第一速率参数与该逻辑通道时钟来决定该第一间隔，以及其中，该来源串流时钟与该来源数据串流的该数据速率联系；以及
传输该第一速率参数及该第二速率参数至该接收装置。
16.根据权利要求13所述的数据传输系统，其中，
在该接收装置处的一输出实体链路与一输入实体链路遵循显示端口标准。
17.一种用以传输来源数据串流至接收装置的设备，该设备包括：
配置成用以形成通过一第一实体链路至一第二实体链路，且通过该第二实体链路至该接收装置的一逻辑通道的电路，该逻辑通道配置成携载(i)该来源数据串流，以及(ii)两个或多个速率参数，其中，所述速率参数联系该来源数据串流的一数据速率与该逻辑通道的一数据速率，其中，该两个或多个速率参数的每一个是内含于在该逻辑通道中传输的一个或多个封包，且其中，该第一实体链路及该第二实体链路具有不同链路速率。
18.根据权利要求17所述的设备，进一步包括：
配置成用以决定相应至一逻辑通道时钟的一预定周期数的第一速率参数的电路，其中，该逻辑通道时钟联系至该逻辑通道的该数据速率；
配置成用以相应至在第一间隔内的一来源串流时钟的一周期数的第二速率参数的电路，其中，基于该第一速率参数与该逻辑通道时钟来决定该第一间隔，以及其中，该来源串流时钟与该来源数据串流的该数据速率联系；以及
配置成用以传输该第一速率参数及该第二速率参数至该接收装置的电路。
19.一种用以恢复来源数据串流的数据速率的设备，该设备包括：
配置成用以检测在一接收数据串流中的一逻辑通道的电路，其中，该逻辑通道携载由来源装置通过一第一实体链路至一第二实体链路，且通过该第二实体链路的该来源数据串流，且其中，该第一实体链路及该第二实体链路具有不同链路速率；
配置成用以从该接收数据串流恢复两个或多个速率参数的电路，其中，该两个或多个速率参数的每一个是内含于在该逻辑通道中传输的一个或多个封包；
配置成用以决定该逻辑通道的一数据速率的电路；以及
配置成用以基于该逻辑通道的该数据速率及该两个或多个速率参数来决定该来源数据串流的该数据速率的电路。
20.根据权利要求19所述的设备，进一步包括：
配置成用以进一步基于链路速率来决定该来源数据串流的该数据速率的一电路。
CN201710525256.8A 2009-04-14 2010-04-12 嵌入式时钟恢复 Active CN107257264B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16913309P 2009-04-14 2009-04-14
US61/169,133 2009-04-14
CN2010800226135A CN102439926A (zh) 2009-04-14 2010-04-12 嵌入式时脉恢复

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2010800226135A Division CN102439926A (zh) 2009-04-14 2010-04-12 嵌入式时脉恢复

Publications (2)

Publication Number Publication Date
CN107257264A CN107257264A (zh) 2017-10-17
CN107257264B true CN107257264B (zh) 2019-10-11

Family

ID=42934396

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010800226135A Pending CN102439926A (zh) 2009-04-14 2010-04-12 嵌入式时脉恢复
CN201710525256.8A Active CN107257264B (zh) 2009-04-14 2010-04-12 嵌入式时钟恢复

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2010800226135A Pending CN102439926A (zh) 2009-04-14 2010-04-12 嵌入式时脉恢复

Country Status (6)

Country Link
US (2) US8161204B2 (zh)
EP (2) EP2420013B1 (zh)
JP (1) JP5694292B2 (zh)
KR (2) KR101627779B1 (zh)
CN (2) CN102439926A (zh)
WO (1) WO2010119326A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8429440B2 (en) 2009-05-13 2013-04-23 Stmicroelectronics, Inc. Flat panel display driver method and system
US8156238B2 (en) * 2009-05-13 2012-04-10 Stmicroelectronics, Inc. Wireless multimedia transport method and apparatus
US8671234B2 (en) 2010-05-27 2014-03-11 Stmicroelectronics, Inc. Level shifting cable adaptor and chip system for use with dual-mode multi-media device
US8611486B2 (en) * 2011-04-08 2013-12-17 Silicon Image, Inc. Adjustment of clock signals regenerated from a data stream
US9165537B2 (en) * 2011-07-18 2015-10-20 Nvidia Corporation Method and apparatus for performing burst refresh of a self-refreshing display device
US9712573B2 (en) 2011-09-13 2017-07-18 Qualcomm Incorporated Synchronized wireless display devices
US8730328B2 (en) 2011-10-06 2014-05-20 Qualcomm Incorporated Frame buffer format detection
WO2013089793A1 (en) * 2011-12-17 2013-06-20 Intel Corporation Audio/video streaming in a topology of devices with native wigig sink
KR102176504B1 (ko) * 2014-02-25 2020-11-10 삼성디스플레이 주식회사 표시장치와 그 구동방법
WO2015133249A1 (ja) * 2014-03-03 2015-09-11 ソニー株式会社 送信装置、送信方法、受信装置および受信方法
US9794979B2 (en) * 2015-04-13 2017-10-17 Qualcomm Incorporated Method for arbitration and adaptive power-cycling in a multi-channel network
US10148582B2 (en) * 2016-05-24 2018-12-04 Samsung Electronics Co., Ltd. Managing buffers for rate pacing
KR20180024616A (ko) * 2016-08-30 2018-03-08 삼성전자주식회사 디스플레이 장치 및 디스플레이 장치의 캘리브레이션 수행 방법
CN110710152B (zh) * 2017-06-29 2022-02-18 新唐科技日本株式会社 时钟恢复系统
JP6617388B1 (ja) * 2018-06-21 2019-12-11 レノボ・シンガポール・プライベート・リミテッド 情報処理装置、映像表示装置、および映像表示システム
CN116580680B (zh) * 2023-07-11 2024-02-20 苏州华星光电技术有限公司 显示面板的驱动方法、亮度补偿装置及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763319A (en) * 1986-05-19 1988-08-09 Bell Communications Research, Inc. Multi-rate synchronous virtual circuit network for voice and data communications
CN1573679A (zh) * 2003-05-01 2005-02-02 创世纪微芯片公司 用于链路时钟频率与像素/音频时钟频率的枚举法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544324A (en) 1992-11-02 1996-08-06 National Semiconductor Corporation Network for transmitting isochronous-source data using a frame structure with variable number of time slots to compensate for timing variance between reference clock and data rate
JPH08340350A (ja) * 1995-06-12 1996-12-24 Sony Corp データ伝送システム
JP3317140B2 (ja) * 1996-05-07 2002-08-26 ヤマハ株式会社 データ伝送方式
EP1102171A3 (en) * 1999-11-22 2004-09-08 Texas Instruments Incorporated Universal serial bus network peripheral device
KR100815128B1 (ko) * 2000-07-26 2008-03-20 톰슨 라이센싱 비동기 디지털 홈네트워크에서 멀티-미디어 지터 제거
US7123673B2 (en) * 2001-07-19 2006-10-17 Visteon Global Technologies, Inc. System and method for transmission of digital information of varying sample rates over a synchronous network
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
US7158596B2 (en) * 2002-08-14 2007-01-02 Standard Microsystems Corp. Communication system and method for sending and receiving data at a higher or lower sample rate than a network frame rate using a phase locked loop
JP2004153437A (ja) * 2002-10-29 2004-05-27 Murata Mfg Co Ltd 通信装置および通信状態最適化システム
US7800623B2 (en) * 2003-09-18 2010-09-21 Genesis Microchip Inc. Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
FR2898452A1 (fr) * 2006-03-13 2007-09-14 Thomson Licensing Sas Procede de generation d'un double descripteur temporel pour la transmission d'un signal genlock sur un reseau ip
US8766955B2 (en) * 2007-07-25 2014-07-01 Stmicroelectronics, Inc. Methods and apparatus for latency control in display devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763319A (en) * 1986-05-19 1988-08-09 Bell Communications Research, Inc. Multi-rate synchronous virtual circuit network for voice and data communications
CN1573679A (zh) * 2003-05-01 2005-02-02 创世纪微芯片公司 用于链路时钟频率与像素/音频时钟频率的枚举法

Also Published As

Publication number Publication date
US8626966B2 (en) 2014-01-07
KR101615296B1 (ko) 2016-04-25
EP2420013A4 (en) 2015-04-15
JP2012523784A (ja) 2012-10-04
KR20120004503A (ko) 2012-01-12
KR101627779B1 (ko) 2016-06-08
KR20150048253A (ko) 2015-05-06
EP3664323B1 (en) 2021-07-07
WO2010119326A1 (en) 2010-10-21
JP5694292B2 (ja) 2015-04-01
US20120236755A1 (en) 2012-09-20
EP3664323A1 (en) 2020-06-10
US20100260296A1 (en) 2010-10-14
CN102439926A (zh) 2012-05-02
US8161204B2 (en) 2012-04-17
EP2420013B1 (en) 2019-11-13
EP2420013A1 (en) 2012-02-22
CN107257264A (zh) 2017-10-17

Similar Documents

Publication Publication Date Title
CN107257264B (zh) 嵌入式时钟恢复
US8397272B2 (en) Multi-stream digital display interface
KR101514413B1 (ko) 정보 스큐 및 리던던트 콘트롤 정보에 의한 데이터 송신 장치 및 방법
KR101363696B1 (ko) 직렬 데이터 링크용으로 인코딩되는 비디오 데이터를통신하기 위한 병렬 인터페이스 버스
US9015357B2 (en) Method and device for providing high speed data transmission with video data
US10185621B2 (en) Method and apparatus for providing a display stream embedded with non-display data
KR101690260B1 (ko) 무선 네트워크에서 오디오 통신을 위한 무선 통신방법 및 시스템
US8098690B2 (en) System and method for transferring high-definition multimedia signals over four twisted-pairs
US8676362B2 (en) Encapsulation of high definition audio data over an input/output interconnect
US9769417B1 (en) Metadata transfer in audio video systems
CN108668144B (zh) 一种数据流控方法、装置及设备
US20150280895A1 (en) Apparatus and methods for flexible provision of control data in large data structures
CN105304001A (zh) 一种基于serdes的信号扩展盒
CN108174285A (zh) 一种接口转换方法及系统
JP2011160181A (ja) 信号伝送システム、ソース装置及びシンク装置
Oh et al. Design issues and optimization in DisplayPort link layer implementation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant