CN110710152B - 时钟恢复系统 - Google Patents

时钟恢复系统 Download PDF

Info

Publication number
CN110710152B
CN110710152B CN201880036700.2A CN201880036700A CN110710152B CN 110710152 B CN110710152 B CN 110710152B CN 201880036700 A CN201880036700 A CN 201880036700A CN 110710152 B CN110710152 B CN 110710152B
Authority
CN
China
Prior art keywords
clock
phase
signal
unit
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880036700.2A
Other languages
English (en)
Other versions
CN110710152A (zh
Inventor
新名亮规
加藤秀司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of CN110710152A publication Critical patent/CN110710152A/zh
Application granted granted Critical
Publication of CN110710152B publication Critical patent/CN110710152B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

时钟恢复系统(10)具备：采样器部(11)，以2N相的时钟对接收数据进行采样，输出2N×M个采样信号；数据选择部(102)，从2N×M个采样信号中选择n×M个复原信号并输出；相位比较部(101)，针对n×M个复原信号的每一个，基于复原信号、以比采样时钟提前一个以上相位的第1时钟进行了采样的第1采样信号、以及以比采样时钟延迟一个以上相位的第2时钟进行了采样的第2采样信号，输出相位比较信号；控制部(104)，基于接收数据的数据速率，指定n；以及多相时钟生成部(103)，基于相位比较信号和n，生成2N相的时钟并输出。

Description

时钟恢复系统
技术领域
本发明涉及时钟恢复系统。
背景技术
以往，已知接收从外部发送的信号的时钟恢复系统(例如，参照专利文献1、专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2006－109208号公报
专利文献2：美国专利第7505541B1号说明书
发明内容
发明要解决的课题
希望提供能够接收比以往更宽的频带的信号的时钟恢复系统。
解决课题所采用的手段
本公开的一个方式的时钟恢复系统，接收接收数据，该时钟恢复系统具备：采样器部，以2N(N为1以上的整数)相的时钟对上述接收数据进行采样，按照每一时钟周期，输出2N×M(M为1以上的整数)个采样信号；数据选择部，按照上述每一时钟周期，从上述2N×M个采样信号中选择n(n为1以上且N以下的整数)×M个复原信号并输出；相位比较部，按照上述每一时钟周期，针对上述n×M个复原信号中的每一个复原信号，基于该复原信号、以第1时钟进行采样的第1采样信号、以及以第2时钟进行采样的第2采样信号，输出上述2N相的时钟的相位的相位比较信号，上述第1时钟是比对该复原信号进行采样的采样时钟提前一个以上相位的时钟，上述第2时钟是比上述采样时钟延迟一个以上相位的时钟；控制部，基于上述接收数据的数据速率来指定n；以及多相时钟生成部，基于从上述相位比较部输出的相位比较信号和由上述控制部指定的n，生成由上述接收数据的数据速率的1/n的频率构成的上述2N相的时钟并输出。
发明效果
根据上述结构的时钟恢复系统，能够接收比以往更宽的频带的信号。
附图说明
图1是表示实施方式1的收发系统的结构的框图。
图2是表示实施方式1的收发系统的结构的框图。
图3是表示实施方式1的时钟恢复系统的结构的框图。
图4是表示相位比较部的相位比较动作的时间图。
图5A是表示相位比较部的相位比较动作的时间图。
图5B是表示相位比较部的相位比较动作的时间图。
图5C是表示相位比较部的相位比较动作的时间图。
图6A是表示相位比较模式1中的相位比较动作的时间图。
图6B是表示相位比较模式2中的相位比较动作的时间图。
图7A是表示相位比较动作例的示意图。
图7B是表示相位比较动作例的示意图。
图7C是表示相位比较动作例的示意图。
图8是表示多相时钟生成部的结构的框图。
图9是表示PLL部的结构的框图。
图10是表示移相部的结构的框图。
图11是表示变形例的时钟恢复系统的结构的框图。
图12是表示采样器部的结构的框图。
图13是表示实施方式2的时钟恢复系统的结构的框图。
图14A是表示相位比较部的相位比较动作的时间图。
图14B是表示相位比较部的相位比较动作的时间图。
图15是表示相位比较部反应的数据迁移的一部分被限制的情形的示意图。
具体实施方式
(得到本发明的一个方式的经纬)
近年来，随着影像的高画质化、声音的高音质化，在设备间传输的信息量增加，随之希望设备间的信号传输速度提高。例如，在依据HDMI(注册商标)(High DefinitionMultimedia Interface、高清晰度多媒体接口)的显示装置中、像素数为“7680×4320”的8K4K面板上显示运动图像的情况下，每一线路(lane)需要12Gbps的信号传输速度。另一方面，在HDMI(注册商标)中，低位兼容性受到重视，例如在连接了信号传输速度为250Mbps的DVD播放器的情况下也必须要正常输出画面。像这样，在近年的设备间通信中，不仅要应对超高速的数据传输，还必须要应对低速的数据传输。
专利文献1中公开了与高速数据接收对应的接收电路。该接收电路对数据、与数据的半速率的相位各错开90°的4相的第1至第4时钟之间的相位进行比较。此外，专利文献2中公开了与PAM4接收对应的接收电路。
但是，在专利文献1、专利文献2等中记载的现有技术的简单的组合中，接收电路的时钟的频率被限定为数据传输率的半速率，因此例如在接收12Gbps的数据的情况下，接收电路的时钟的频率成为6GHz的超高速，相位比较动作以及在后段连接的数字电路的动作定时变得非常严格。此外，在接收250Mbps的数据的情况下，接收电路的时钟的频率成为125MHz而比较慢，因此从接收数据后起到调整时钟的相位为止所需的延迟时间变得比较大，接收电路的追随速度变得比较慢。因此，在接收比较低的数据转发率的数据的情况下，导致接收特性恶化。
发明人鉴于上述课题，想到了下面的本公开的一个方式的时钟恢复系统。
本公开的一个方式的时钟恢复系统是将接收数据接收的时钟恢复系统，具备：采样器部，以2N(N为1以上的整数)相的时钟对上述接收数据进行采样，按照每一时钟周期，输出2N×M(M为1以上的整数)个采样信号；数据选择部，按照上述每一时钟周期，从上述2N×M个采样信号中选择n(n为1以上且N以下的整数)×M个复原信号并输出；相位比较部，按照上述每一时钟周期，针对上述n×M个复原信号中的每一个复原信号，基于该复原信号、以第1时钟进行采样的第1采样信号、以及以第2时钟进行采样的第2采样信号，输出上述2N相的时钟的相位的相位比较信号，上述第1时钟是比对该复原信号进行采样的采样时钟提前一个以上相位的时钟，上述第2时钟是比上述采样时钟延迟一个以上相位的时钟；控制部，基于上述接收数据的数据速率来指定n；以及多相时钟生成部，基于从上述相位比较部输出的相位比较信号和由上述控制部指定的n，生成由上述接收数据的数据速率的1/n的频率构成的上述2N相的时钟并输出。
根据上述结构的时钟恢复系统，控制部能够根据接收数据的数据速率，在接收数据的数据速率比较高的情况下，将n指定为比较大的值，在接收数据的数据速率比较低的情况下，将n指定为比较小的值。因而，上述结构的时钟恢复系统能够接收比以往更宽的频带的信号。
以下，参照附图对本公开的一个方式的时钟恢复系统的具体例进行说明。这里所示的实施方式都表示本公开的一具体例。因而，以下的实施方式中示出的数值、形状、构成要素、构成要素的配置以及连接形态、以及步骤(工序)及步骤的顺序等是一例，并不是限定本公开的。以下的实施方式中的构成要素之中的、在独立权利要求中没有记载的构成要素是能够任意地附加的构成要素。此外，各图是示意图，并不一定是严格图示。另外，以下的各实施方式中，关于具有与其他实施方式相同的功能的构成要素，附加相同的标号并省略说明。
(实施方式1)
图1、图2分别是表示包括实施方式1的时钟恢复系统而构成的收发系统1、收发系统2的结构的框图。
如图1所示，收发系统1包括实施方式1的时钟恢复系统10、传输路径20、传输路径30以及发送系统40。
发送系统40具备生成接收数据RXDATA(逻辑信号)的TX逻辑401a、以及将由TX逻辑401a生成的接收数据RXDATA输出至传输路径20的TX驱动器401b。此外，发送系统40还具备生成时钟的PLL401c，向TX逻辑401a供给时钟，并且通过TX驱动器401d向传输路径30输出时钟。
本系统是被称作时钟前拨系统的系统，是由发送侧的系统将生成接收数据RXDATA时利用的时钟与接收数据RXDATA一起传输的系统。
如图2所示，收发系统2包括时钟恢复系统10、传输路径20、传输路径60以及发送系统50。
与收发系统1的不同点是，收发系统2的发送系统50中代替收发系统1中的发送系统40的TX驱动器401d而具备AUX驱动器501d这一点、以及收发系统2的发送系统50不是向传输路径30输出时钟而是向传输路径60输出包含接收数据RXDATA的数据速率、使用线路数等的信息在内的AUX数据这一点。通常，AUX数据有比接收数据RXDATA低的数据速率。本系统是被称作时钟嵌入系统的系统，是由发送侧的系统将包含与接收数据RXDATA的数据速率有关的信息的AUX数据、与接收数据RXDATA一起传输的系统。
像这样，实施方式1的时钟恢复系统10能够适用于时钟前拨系统和时钟嵌入系统双方。
图3是表示时钟恢复系统10的结构的框图。
如图3所示，时钟恢复系统10具备采样器部11和时钟恢复部12。
采样器部11以2N(N为2以上的整数)相的时钟SMPCLK对经过了传输路径20的接收数据RXDATA进行采样，按照每一时钟周期输出2N个采样信号SMPDATA。
时钟恢复部12按照每一时钟周期，接收从采样器部11输出的2N个采样信号SMPDATA。并且，输出2N相的时钟SMPCLK，并且按照每一时钟周期，从2N个采样信号SMPDATA中选择n(n为1以上且N以下的整数)个复原信号RDOUT并输出。
时钟恢复部12具备相位比较部101、数据选择部102、多相时钟生成部103以及控制部104。2N个采样信号SMPDATA被供给至相位比较部101以及数据选择部102。
数据选择部102按照每一时钟周期，从2N个采样信号SMPDATA选择n个复原信号RDOUT并输出。
相位比较部101按照每一时钟周期，针对n个复原信号RDOUT中的每个复原信号RDOUT，基于复原信号RDOUT、以第1时钟CLKLAG进行了采样的第1采样信号、以及以第2时钟CKLEAD进行了采样的第2采样信号，输出2N相的时钟SMPCLK的相位的相位比较信号，上述第1时钟CLKLAG是比对复原信号RDOUT进行了采样的采样时钟CK提前一个以上相位的时钟，第2时钟CKLEAD是比采样时钟CK延迟一个以上相位的时钟。
控制部104基于接收数据RXDATA的数据速率来指定n。此外，控制部104从2N相的时钟SMPCLK之中，将比采样时钟CK提前了一个以上相位的时钟之中的某一个指定为第1时钟CLKLAG，将比采样时钟CK延迟一个以上相位的时钟之中的某一个指定为第2时钟CKLEAD。
多相时钟生成部103基于从相位比较部101输出的相位比较信号和由控制部104指定的n，生成由接收数据RXDATA的数据速率的1/n的频率构成的2N相的时钟SMPCLK并输出。
图4是表示相位比较部101的基本的相位比较动作的时间图。
相位比较部101在由第1时钟CKLAG和第2时钟CKLEAD规定的相位比较窗中存在接收数据RXDATA的数据迁移边沿的情况下，使相位比较信号激活。更详细地讲，相位比较部101基于复原信号和第1采样信号，输出在基于采样时钟CK的采样定时与基于第1时钟CKLAG的采样定时之间的第1期间存在接收数据RXDATA的数据迁移边沿的情况下被激活的第1相位比较信号LAG。并且，相位比较部101基于复原信号和第2采样信号，输出在基于采样时钟CK的采样定时与基于第2时钟CKLEAD的采样定时之间的第2期间存在接收数据RXDATA的数据迁移边沿的情况下被激活的第2相位比较信号LEAD。这里，第1相位比较信号是用于使采样时钟CK、第1时钟CKLAG、以及第2时钟CKLEAD的相位分别延迟的信号，第2相位比较信号是用于使采样时钟CK、第1时钟CKLAG、以及第2时钟CKLEAD的相位分别提前的信号。
第1期间以及第2期间被设定为，在接收数据RXDATA与采样时钟CK的相位一致的状态下不包含接收数据RXDATA的数据迁移边沿。
接着，使用图5A、图5B、图5C对相位比较部101的详细的动作进行说明。
图5A是表示接收数据RXDATA的数据速率相对较低的(这里是例如几百MHz左右)情况下的相位比较部101的相位比较动作的时间图。图5B是表示接收数据RXDATA的数据速率为相对中等程度(这里是例如几GHz左右)情况下的相位比较部101的相位比较动作的时间图。并且，图5C是表示接收数据RXDATA的数据速率相对较高的(这里是例如十几GHz左右)情况下的相位比较部101的相位比较动作的时间图。
如上所述，相位比较部101被赋予对接收数据RXDATA以2N相的时钟SMPCLK进行了采样的2N个采样信号SMPDATA。在将2N个采样信号SMPDATA中的n个选择为复原信号RDOUT的情况下，2N相的时钟SMPCLK的时钟频率为接收数据RXDATA的数据速率的1/n。
在接收数据RXDATA的数据速率为最快的情况下，时钟恢复系统10为了确保后段的数字电路的定时裕量，并且为了将PLL的最大振荡频率抑制得低，优选使数据的处理并行度比较高，将2N相的时钟SMPCLK的时钟频率抑制得比较低。因此，在该情况下，控制部104将n的值指定为作为最大值的N，相位比较部101进行由图5C的相位比较模式C所示的相位比较动作。相位比较模式C中，将2N个采样数据全部使用于相位比较。例如，在第k个(k为1以上且n以下的整数)采样时钟CK(k)与第k－1个采样时钟CKE(k－1)之间存在接收数据RXDATA的数据迁移边沿的情况下，使第1相位比较信号LAG(k－1)有效，在采样时钟CK(k)与采样时钟CKE(k)之间存在接收数据RXDATA的数据迁移边沿的情况下，使第2相位比较信号LEAD(k)有效。
另一方面，在接收数据RXDATA的数据速率变得最慢的情况下，时钟恢复系统10为了将进行相位比较动作之后起到2N相的时钟SMPCLK的相位被调整为止的延迟时间抑制得尽量小，优选使数据的处理并行度比较小，使2N相的时钟SMPCLK的时钟频率比较高。因此，在该情况下，控制部104将n的值指定为作为最小值的1，相位比较部101进行图5A的相位比较模式A所示的相位比较动作。相位比较模式A中，限定使用于2N个采样数据的内相位比较的数据。例如，在采样时钟CK与第1时钟CKLAG之间存在接收数据RXDATA的数据迁移边沿的情况下，将第1相位比较信号LAG激活。这里，在相位比较动作中使用的采样数据能够从2N个中选择。
图6A是表示将以与采样时钟CK的相位差比较小的时钟进行了采样的采样数据使用于相位比较动作的相位比较模式1中的相位比较动作的时间图，图6B是表示将以与采样时钟CK的相位差比较大的时钟进行了采样的采样数据使用于相位比较动作的相位比较模式2中的相位比较动作的时间图。
如图6A所示，在将以与采样时钟CK的相位差比较小的时钟进行了采样的采样数据使用到了相位比较动作的情况下，相位比较动作中的不灵敏区(不灵敏带、死区、静区)的大小变得比较大，因此对高频波动的耐性变大。
另一方面，如图6B所示，在将以与采样时钟CK的相位差比较大的时钟进行了采样的采样数据使用到了相位比较动作的情况下，相位比较动作中的不灵敏区变得比较小或没有，因此对低频波动的耐性变大。
像这样，控制部104根据发送系统40或50的波动特性，进行第1时钟CKLAG和第2时钟CKLEAD的指定，由此能够灵活地调整时钟恢复系统10的接收特性。
图5B所示的相位比较模式B是图5A所示的相位比较模式A与图5C所示的相位比较模式C之间的数据处理并行度。相位比较模式B中也能够选择在相位比较动作中使用的采样数据。另外，对相位比较模式而言，如果为多个，则不需要一定限定于上述相位比较模式A、相位比较模式B、相位比较模式C这三个的例子。
图7A、图7B、图7C是表示2N＝6的情况下的相位比较动作例的示意图。图7A是相位比较模式A中的相位比较动作例的示意图，图7B是相位比较模式B中的相位比较动作例的示意图，图7C是相位比较模式C中的相位比较动作例的示意图。图7A～图7C中，DATA0～DATA5分别表示六个采样数据。
如图7A所示，相位比较模式A中，例如根据DATA0与DATA2的异或来生成第1相位比较信号LAG，根据DATA2与DATA4的异或来生成第2相位比较信号LEAD。本例中，不使用DATA1、DATA3、DATA5。在该情况下，例如，DATA2被选择为复原信号。此外，作为其他例，也可以是例如根据DATA1与DATA2的异或来生成第1相位比较信号LAG，根据DATA2与DATA3的异或来生成第2相位比较信号LEAD。在该例的情况下，不灵敏区变得比较大，对高频波动的耐性变得比较大。
如图7B所示，相位比较模式B中，例如根据DATA0与DATA1的异或、以及DATA3与DATA4的异或来生成第1相位比较信号LAG信号，根据DATA1与DATA2的异或、以及DATA4与DATA5的异或来生成第2相位比较信号LEAD。在该情况下，例如DATA1和DATA4被选择为复原信号。
如图7C所示，相位比较模式C中，例如根据DATA0与DATA1的异或、以及DATA4与DATA5的异或来生成第2相位比较信号LEAD，根据DATA1与DATA2的异或、以及DATA3与DATA4的异或来生成第1相位比较信号LAG。在该情况下，例如DATA0、DATA2和DATA4被选择为复原信号。
图8是表示多相时钟生成部103的结构的框图。这里，设为多相时钟生成部103是图8所示的结构来说明。但是，图8所示的结构是一例，多相时钟生成部103并不一定限定于图8所示的结构。
如图8所示，多相时钟生成部13具备相位调整部201、频率调整部202、移相部203以及PLL部204。
相位调整部201基于第1相位比较信号LAG和第1相位比较信号LEAD，生成表示应输出的2N相的时钟SMPCLK的相位的相位调整信号PHADJ。
频率调整部202基于第1相位比较信号LAG和第2相位比较信号LEAD，生成表示应输出的2N相的时钟SMPCLK的频率的频率调整信号FRADJ。
PLL部204在从外部输入了与接收数据RXDATA同步的接收时钟RXCLK的情况下，通过与该接收时钟RXCLK同步，进行2N相的PLL时钟PLLCLK的生成，在没有从外部输入接收时钟RXCLK的情况下，进行由频率调整部202生成的频率调整信号FRADJ所示的频率的、基于第1相位比较信号LAG和第2相位比较信号LEAD的相位的2N相的PLL时钟PLLCLK的生成。
移相部203在从外部输入了接收时钟RXCLK的情况下，对由PLL部204生成的2N相的PLL时钟PLLCLK进行第1相位调整以使得成为由相位调整部201生成的相位调整信号所示的相位，并作为2N相的时钟SMPCLK来输出，在没有从外部输入接收时钟RXCLK的情况下，不对由PLL部204生成的2N相的PLL时钟PLLCLK进行相位调整，而作为2相的时钟SMPCLK来输出。
时钟恢复系统10通过利用图8所示的多相时钟生成部103，能够对应于图1所示的作为时钟前拨系统的收发系统1、以及图2所示的作为时钟嵌入系统的收发系统2双方的系统。
图1所示的收发系统1中，PLL部204利用接收时钟RXCLK进行频率锁定，停止基于第1相位比较信号LAG以及第2相位比较信号LEAD的相位调整，生成2N相的时钟PLLCLK并输出。并且，移相部203基于相位调整信号PHADJ对从PLL部204输出的2N相的时钟PLLCLK进行相位调整，作为2N相的时钟SMPCLK来输出。
另一方面，图2的收发系统2中，PLL部204利用频率调整信号FRADJ进行频率锁定，生成基于第1相位比较信号LAG以及第2相位比较信号LEAD进行相位调整后的2N相的时钟PLLCLK并输出。移相部203停止基于相位调整信号PHADJ的相位调整，将从PLL部204输出的2N相的时钟PLLCLK作为2N相的时钟SMPCLK原样输出。
图9是表示PLL部204的结构的框图。这里，设为PLL部204是图9所示的结构来说明。但是，图9所示的结构是一例，PLL部204不需要一定限定于图9所示的结构。
如图9所示，PLL部204具备相位频率比较部204a和振荡部204b。
相位频率比较部204a基于在从外部输入接收时钟RXCLK的情况下成为非有效、在不从外部输入接收时钟RXCLK的情况下成为有效的模式选择信号CHMOD，在模式选择信号CHMOD有效的情况下，将由频率调整部202生成的频率调整信号FRADJ作为相位频率比较结果信号PFDET输出，在模式选择信号CHMOD非有效的情况下，将接收时钟RXCLK与反馈时钟FBCLK的相位频率比较结果作为相位频率比较结果信号PFDET输出。
振荡部204b基于模式选择信号CHMOD，在模式选择信号CHMOD有效的情况下，进行基于第1相位比较信号LAG和第2相位比较信号LEAD的第2相位调整，进行反馈时钟FBCLK的生成以及2N相的PLL时钟的生成，在模式选择信号CHMOD非有效的情况下，不进行上述第2相位调整而进行上述反馈时钟FBCLK的生成以及上述2N相的PLL时钟PLLCLK的生成。
图10是表示移相部203的结构的框图。这里，设为移相部203是图10所示的结构进行说明。但是，图10所示的结构是一例，移相部203不需要一定限定于图10所示的结构。
如图10所示，移相部203具备时钟选择部203a和相位插补部203b。
相位插补部203b对由PLL部204生成的2N相的PLL时钟PLLCLK进行上述第1相位调整。
时钟选择部203a在模式选择信号CHMOD有效的情况下，选择由PLL部204生成的2N相的PLL时钟PLLCLK，作为2N相的时钟SMPCLK来输出，在模式选择信号CHMOD非有效的情况下，选择由相位插补部203b进行上述第1相位调整后的2N相的PLL时钟PLLCLK，作为2N相的时钟SMPCLK来输出。
移相部203在模式选择信号CHMOD有效的情况下，停止相位插补部203b的动作。
(变形例)
这里，对相对于实施方式1的时钟恢复系统10变更了其结构的一部分的变形例的时钟恢复系统进行说明。
图11是表示变形例的时钟恢复系统10a的结构的框图。
如图11所示，时钟恢复系统10a相对于实施方式1的时钟恢复系统10，采样器部11变更为采样器部11a。以下，关于变形例的时钟恢复系统10a，以与实施方式1的时钟恢复系统10的不同点为中心，参照附图进行说明。
图12是表示采样器部11a的结构的框图。
如图12所示，采样器部11a包括2N个采样电路61(图12中的采样电路61a～采样电路61d)而构成。这里，各采样电路61通过带使能输入的D双稳态多谐振荡电路实现。因此，各采样电路61在使能信号有效的情况下进行采样动作，在使能信号非有效的情况下停止采样动作。
如图12所示，各个采样电路61被输入2N相的时钟SMPCLK之中的的相互不同的一个时钟SMPCLK、以及2N个使能信号SMPEN之中的相互不同的一个使能信号SMPEN[i](i为0以上且2N－1以下的整数)。
根据该结构，通过将2N个使能信号SMPEN设定为适当的值，采样器部11a能够将要输出的采样信号限定为2N个采样信号之中的期望的j(j为1以上且2N以下的整数)个来进行采样信号的输出。
因此，采样器部11a通过被输入2N个使能信号SMPEN所构成的信号(以下，将该信号还称为“规定的信号”。)，将按照每一时钟周期输出的采样信号限定为由数据选择部102选择为复原信号的n个来输出，上述2N个使能信号将与由数据选择部102选择为复原信号的n个采样信号对应的采样电路61设定为启用、将其他采样电路61设定为禁用。
即，采样器部11a在从外部输入上述规定的信号的情况下，抑制对不被数据选择部102选择为n个复原信号的采样信号进行采样的采样电路61的动作，将按照每一时钟周期输出的采样信号限定为由数据选择部102选择为复原信号的n个来进行采样信号的输出。
像这样，上述结构的时钟恢复系统10a通过抑制对不被选择为复原信号的采样信号进行采样的采样电路61的采样动作，与实施方式1的时钟恢复系统10相比能够抑制消耗电力。
(实施方式2)
这里，对相对于实施方式1的时钟恢复系统10变更了其结构的一部分的实施方式2的时钟恢复系统进行说明。
实施方式1的时钟恢复系统10是接收数据RXDATA为能够取2值的逻辑值的信号的情况的结构例。
相对于此，实施方式2的时钟恢复系统是接收数据RXDATA为能够取(M+1)值(M为2以上的整数)的逻辑值的信号(以下，也称为“多值信号”。)的情况下的结构例。另外，实施方式1的时钟恢复系统也可以说是能够取M为1的情况下的(M+1)值(即2值)的逻辑值的信号的情况的结构例。
图13是表示实施方式2的时钟恢复系统10b的结构的框图。该时钟恢复系统10b是接收数据RXDATA为能够取4值(即，M为3的情况下的(M+1)值)的逻辑信号的多值信号的情况的结构例。
如图13所示，时钟恢复系统10b相对于实施方式1的时钟恢复系统10，采样器部11变更为采样器部11b，时钟恢复部12变更为时钟恢复部72。并且，时钟恢复部72相对于实施方式1的时钟恢复部12，相位比较部101变更为相位比较部701，数据选择部102变更为数据选择部702。以下，关于实施方式2的时钟恢复系统10b，以与实施方式1的时钟恢复系统10的不同点为中心，参照附图进行说明。
采样器部11b包括2N×M(该例中，M＝3)个采样电路61而构成，以2N(N为2以上的整数)相的时钟SMPCLK对穿过了传输路径20的接收数据RXDATA进行采样，按照每一时钟周期输出2N×M(该例中，M＝3)个采样信号SMPDATA。
数据选择部702b按照每一时钟周期，从2N×M(该例中，M＝3)个采样信号SMPDATA中选择n×M(该例中M＝3)个复原信号RCVDATA并输出。
相位比较部701按照每一时钟周期，针对n×M个复原信号RCVDATA的每一个复原信号RCVDATA，基于复原信号RCVDATA、以比对复原信号RCVDATA进行采样的采样时钟CK提前一个以上相位的第1时钟CLKLAG进行了采样的第1采样信号、以及以比采样时钟CK延迟一个以上相位的第2时钟CLKLEAD进行了采样的第2采样信号，输出2N相的时钟SMPCLK的相位的相位比较信号。
图14A是表示接收数据RXDATA的数据速率为相对中等程度(这里，例如是几GMHz左右)的情况下的相位比较部701的相位比较动作的时间图。并且，图14B是表示接收数据RXDATA的数据速率为相对较高的(这里，例如是十几GHz左右)情况下的相位比较部701的相位比较动作的时间图。
如图14A、图14B所示，相位比较部701在多值信号中进行相位比较。相位比较方法例如既可以基于多值信号的1数据的迁移来进行，也可以基于全部数据的迁移来进行。
此外，例如，相位比较部701也可以是在进行相位比较时，反应的数据迁移的一部分被限制的结构。
图15是表示在相位比较部701进行的相位比较中，相位比较部701所反应的数据迁移的一部分被限制的情形的一例的示意图。
如图15所示，在该例子中，相位比较部701的对数据迁移之中的在与数据的中心近的一侧产生的数据迁移的反应被限制。由此，该例子中的相位比较部701的对多值信号中的不需要的迁移波动的反应得到抑制。
(补充)
如以上那样，作为本申请中公开的技术的例示，对实施方式、变形例、以及实施方式2进行了说明。但是，本公开的技术并不限定于这些，也能够适用于适当进行了变更、替换、附加、省略等的实施方式。
以下，对本公开中的进一步的变形例的一例进行列举。
(1)变形例中，关于时钟恢复系统10a，设为2N个采样电路61的每一个被输入2N个使能信号SMPEN之中的相互不同的一个使能信号SMPEN的结构进行了说明。但是，时钟恢复系统10a不一定限定于上述结构。作为其他结构例，例如，可以考虑如下结构等：将2N个采样电路61分为L(L为2以上且小于2N的整数)个组，以各组单位向属于该组的采样电路61输入共通的使能信号SMPEN。该例子的情况下，使能信号SMPEN的数量为L。
(2)实施方式2中，关于时钟恢复系统10b，设为接收数据RXDATA为能够取4值(即，M为3的情况下的(M+1)值)的逻辑信号的多值信号的情况的结构例进行了说明。但是，时钟恢复系统10b不需要限定于接收数据RXDATA必须为能够取4值(即，M为3的情况下的(M+1)值)的逻辑信号的多值信号的情况的结构例。例如，时钟恢复系统10b在接收数据RXDATA为能够取3值(即，M为2的情况下的(M+1)值)的逻辑信号的多值信号的情况下，例如也可以由在实施方式2的记载中将M替换为2的结构例实现。
工业实用性
本发明能够广泛利用于接收从外部发送的信号的系统。
标号说明
1、2 收发系统
10、10a、10b 时钟恢复系统
11、11b 采样器部
61a、61b、61c、61d 采样电路
101、701 相位比较部
102、702 数据选择部
103 多相时钟生成部
104 控制部
201 相位调整部
202 频率调整部
203 移相部
203a 时钟选择部
203b 相位插补部
204 PLL部
204a 相位频率比较部
204b 振荡部

Claims (9)

1.一种时钟恢复系统，该时钟恢复系统接收接收数据，
该时钟恢复系统具备：
采样器部，以2N相的时钟对上述接收数据进行采样，按照每一时钟周期，输出2N×M个采样信号，其中，N为1以上的整数，M为1以上的整数；
数据选择部，按照上述每一时钟周期，从上述2N×M个采样信号中选择n×M个复原信号并输出，其中，n为1以上且N以下的整数；
相位比较部，按照上述每一时钟周期，针对上述n×M个复原信号中的每一个复原信号，基于该复原信号、以第1时钟进行了采样的第1采样信号、以及以第2时钟进行了采样的第2采样信号，输出上述2N相的时钟的相位的相位比较信号，上述第1时钟是比对该复原信号进行采样的采样时钟提前了一个以上相位的时钟，上述第2时钟是比上述采样时钟延迟了一个以上相位的时钟；
控制部，基于上述接收数据的数据速率来指定n；以及
多相时钟生成部，基于从上述相位比较部输出的相位比较信号和由上述控制部指定的n，生成由上述接收数据的数据速率的1/n的频率构成的上述2N相的时钟并输出，
上述多相时钟生成部具备：
相位调整部，基于上述相位比较信号，生成表示要输出的上述2N相的时钟的相位的相位调整信号；
频率调整部，基于上述相位比较信号，输出表示要输出的上述2N相的时钟的频率的频率调整信号；
PLL部，在从外部输入与上述接收数据同步的接收时钟的情况下，通过与该接收时钟同步而进行2N相的PLL时钟的生成，在不从外部输入上述接收时钟的情况下，进行由上述频率调整部生成的频率调整信号所示的频率的、基于上述相位比较信号的相位的上述2N相的PLL时钟的生成；以及
移相部，在从外部输入上述接收时钟的情况下，针对由上述PLL部生成的上述2N相的PLL时钟进行第1相位调整以使其成为由上述相位调整部生成的相位调整信号所示的相位，并作为上述2N相的时钟来输出，在不从外部输入上述接收时钟的情况下，针对由上述PLL部生成的上述2N相的PLL时钟不进行相位调整而作为上述2N相的时钟来输出。
2.如权利要求1所述的时钟恢复系统，
M为1。
3.如权利要求1或2所述的时钟恢复系统，
上述相位比较部，
基于上述复原信号和上述第1采样信号，输出在基于上述采样时钟的采样的定时与基于上述第1时钟的采样的定时之间的第1期间存在上述接收数据的数据迁移边沿的情况下被激活的第1相位比较信号，作为上述相位比较信号；
基于上述复原信号和上述第2采样信号，输出在基于上述采样时钟的采样的定时与基于上述第2时钟的采样的定时之间的第2期间存在上述接收数据的数据迁移边沿的情况下被激活的第2相位比较信号，作为上述相位比较信号，
上述多相时钟生成部在从上述相位比较部输出被激活的第1相位比较信号的情况下，使所生成的上述2N相的时钟的相位延迟而进行上述2N相的时钟的生成，在从上述相位比较部输出被激活的第2相位比较信号的情况下，使所生成的上述2N相的时钟的相位提前而进行上述2N相的时钟的生成。
4.如权利要求1或2所述的时钟恢复系统，
上述控制部从上述2N相的时钟之中，将比上述采样时钟提前了一个以上相位的时钟之中的某一个指定为上述第1时钟，将比上述采样时钟延迟了一个以上相位的时钟之中的某一个指定为上述第2时钟。
5.如权利要求3所述的时钟恢复系统，
上述PLL部具备输出相位频率比较结果信号的相位频率比较部、以及基于由上述相位频率比较部输出的相位频率比较结果信号来生成反馈时钟及上述2N相的PLL时钟的振荡部；
上述相位频率比较部基于在从外部输入上述接收时钟的情况下为非有效、在不从外部输入上述接收时钟的情况下为有效的模式选择信号，在该模式选择信号有效的情况下，将由上述频率调整部生成的频率调整信号作为上述相位频率比较结果信号来输出，在该模式选择信号非有效的情况下，将上述接收时钟与上述反馈时钟的相位频率比较结果作为上述相位频率比较结果信号来输出；
上述振荡部基于上述模式选择信号，在该模式选择信号有效的情况下，进行基于上述第1相位比较信号和上述第2相位比较信号的第2相位调整，并进行上述反馈时钟的生成以及上述2N相的PLL时钟的生成，在该模式选择信号非有效的情况下，不进行上述第2相位调整而进行上述反馈时钟的生成以及上述2N相的PLL时钟的生成。
6.如权利要求5所述的时钟恢复系统，
上述移相部具备：
相位插补部，针对由上述PLL部生成的上述2N相的PLL时钟进行上述第1相位调整；以及
时钟选择部，基于上述模式选择信号，在该模式选择信号有效的情况下，选择由上述PLL部生成的上述2N相的PLL时钟并作为上述2N相的时钟来输出，在该模式选择信号非有效的情况下，选择由上述相位插补部进行了上述第1相位调整后的上述2N相的PLL时钟，并作为上述2N相的时钟来输出。
7.如权利要求1或2所述的时钟恢复系统，
上述采样器部包括分别按照上述每一时钟周期对上述接收数据进行一次采样的2N×M个采样电路；
在从外部输入规定的信号的情况下，抑制针对没被上述数据选择部选择为上述n×M个复原信号的采样信号进行采样的采样电路的动作，将按照上述每一时钟周期输出的采样信号限定为由上述数据选择部作为复原信号而选择的n×M个，并进行上述采样信号的输出。
8.如权利要求1或2所述的时钟恢复系统，
上述控制部在接收上述接收时钟的情况下，将该接收时钟的周期作为上述数据速率进行上述n的指定。
9.如权利要求1或2所述的时钟恢复系统，
上述控制部在接收表示上述接收数据的最短的数据迁移周期的时钟信息信号的情况下，将该时钟信息信号所表示的数据迁移周期作为上述数据速率进行上述n的指定。
CN201880036700.2A 2017-06-29 2018-02-27 时钟恢复系统 Active CN110710152B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017127547 2017-06-29
JP2017-127547 2017-06-29
PCT/JP2018/007109 WO2019003493A1 (ja) 2017-06-29 2018-02-27 クロックリカバリシステム

Publications (2)

Publication Number Publication Date
CN110710152A CN110710152A (zh) 2020-01-17
CN110710152B true CN110710152B (zh) 2022-02-18

Family

ID=64741394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880036700.2A Active CN110710152B (zh) 2017-06-29 2018-02-27 时钟恢复系统

Country Status (4)

Country Link
US (1) US10644870B2 (zh)
JP (1) JP6945198B2 (zh)
CN (1) CN110710152B (zh)
WO (1) WO2019003493A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112737570B (zh) * 2020-12-15 2022-10-28 中国科学技术大学 一种基于软件锁相环的pam4信号时钟数据恢复方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322447A (zh) * 1999-09-21 2001-11-14 皇家菲利浦电子有限公司 时钟恢复
JP2006109208A (ja) * 2004-10-07 2006-04-20 Kawasaki Microelectronics Kk 位相比較器
US7424081B2 (en) * 2003-07-10 2008-09-09 Hitachi, Ltd. Semiconductor integrated circuit device
US7505541B1 (en) * 2003-01-17 2009-03-17 Xilinx, Inc. NRZ/PAM-4/PRML triple mode phase and data detector
CN103053140A (zh) * 2010-08-03 2013-04-17 松下电器产业株式会社 自适应型接收系统及自适应型收发系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7555089B2 (en) * 2005-05-20 2009-06-30 Honeywell International Inc. Data edge-to-clock edge phase detector for high speed circuits
WO2008012928A1 (fr) * 2006-07-28 2008-01-31 Panasonic Corporation Comparateur de phase, dispositif de comparaison de phase, et système de récupération de données d'horloge
JP5694292B2 (ja) * 2009-04-14 2015-04-01 エーティーアイ・テクノロジーズ・ユーエルシーＡｔｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｕｌｃ 埋め込まれたクロックの回復
US9312865B2 (en) 2013-12-05 2016-04-12 Samsung Display Co., Ltd. Bimodal serial link CDR architecture
JP6596234B2 (ja) * 2015-05-20 2019-10-23 ローム株式会社 発振回路、電圧制御発振器、シリアルデータレシーバ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322447A (zh) * 1999-09-21 2001-11-14 皇家菲利浦电子有限公司 时钟恢复
US7505541B1 (en) * 2003-01-17 2009-03-17 Xilinx, Inc. NRZ/PAM-4/PRML triple mode phase and data detector
US7424081B2 (en) * 2003-07-10 2008-09-09 Hitachi, Ltd. Semiconductor integrated circuit device
JP2006109208A (ja) * 2004-10-07 2006-04-20 Kawasaki Microelectronics Kk 位相比較器
CN103053140A (zh) * 2010-08-03 2013-04-17 松下电器产业株式会社 自适应型接收系统及自适应型收发系统

Also Published As

Publication number Publication date
US20200099507A1 (en) 2020-03-26
CN110710152A (zh) 2020-01-17
WO2019003493A1 (ja) 2019-01-03
JP6945198B2 (ja) 2021-10-06
JPWO2019003493A1 (ja) 2020-04-30
US10644870B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
CN113841334B (zh) 多相时钟占空比与时偏的测量和校正
US10168385B2 (en) Eye pattern measurement apparatus, and clock and data recovery system and method of the same
US7756232B2 (en) Clock and data recovery circuit
US7138837B2 (en) Digital phase locked loop circuitry and methods
CN111512369B (zh) 多通道数据接收器的时钟数据恢复装置及方法
US9036755B2 (en) Circuits and methods for time-average frequency based clock data recovery
JP4808769B2 (ja) 多ピンの非同期シリアル・インターフェースで転送されるデータを同期化するための方法及び装置
US7369068B2 (en) Method of recovering digital data from a clocked serial input signal and clocked data recovery circuit
US20050238126A1 (en) Multi rate clock data recovery based on multi sampling technique
US10476707B2 (en) Hybrid half/quarter-rate DFE
US7301996B1 (en) Skew cancellation for source synchronous clock and data signals
EP2988450A1 (en) Circuit arrangement and method for clock and data recovery
CN110710152B (zh) 时钟恢复系统
JP4448076B2 (ja) データ送受信回路のタイミング調整回路、ｌｓｉ及びデータ送受信システム
US8811559B1 (en) Timing recovery circuit and receiver circuit including the same
US9685962B2 (en) Clock data recovery apparatus and method and phase detector
US20070230646A1 (en) Phase recovery from forward clock
US20100239059A1 (en) Transmission method and transmission apparatus
US7436919B2 (en) Methods and apparatus for bit synchronizing data transferred across a multi-pin asynchronous serial interface
US20190214997A1 (en) Clock and data recovery of sub-rate data
US8659332B2 (en) Signal circuit
CN115441865A (zh) 一种相位插值器以及时钟信号的相位插值方法
JP5791090B2 (ja) 位相制御装置及び位相制御方法
US9136830B1 (en) Data signal receiver, transceiver system and method of receiving data signal
JP2015100017A (ja) 位相比較回路およびクロックデータリカバリ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200602

Address after: Kyoto Japan

Applicant after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Applicant before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: Kyoto Japan

Applicant after: Nuvoton Technology Corporation Japan

Address before: Kyoto Japan

Applicant before: Panasonic semiconductor solutions Co.,Ltd.

GR01 Patent grant
GR01 Patent grant