KR20050020356A - 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로 - Google Patents

상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로 Download PDF

Info

Publication number
KR20050020356A
KR20050020356A KR1020030058247A KR20030058247A KR20050020356A KR 20050020356 A KR20050020356 A KR 20050020356A KR 1020030058247 A KR1020030058247 A KR 1020030058247A KR 20030058247 A KR20030058247 A KR 20030058247A KR 20050020356 A KR20050020356 A KR 20050020356A
Authority
KR
South Korea
Prior art keywords
current
phase change
external temperature
reset
amount
Prior art date
Application number
KR1020030058247A
Other languages
English (en)
Other versions
KR100532462B1 (ko
Inventor
조백형
조우영
오형록
최병길
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0058247A priority Critical patent/KR100532462B1/ko
Priority to US10/921,797 priority patent/US6885602B2/en
Priority to JP2004242598A priority patent/JP4351121B2/ja
Publication of KR20050020356A publication Critical patent/KR20050020356A/ko
Priority to US11/079,198 priority patent/US7447092B2/en
Application granted granted Critical
Publication of KR100532462B1 publication Critical patent/KR100532462B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell

Abstract

상 변화 메모리 장치의 기입 전류 량을 제어하는 프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입 드라이버 회로가 개시된다. 본 발명의 실시예에 따른 상 변화 메모리 장치의 프로그래밍(programming) 방법은, 인가되는 전류 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치의 프로그래밍(programming) 방법에 있어서, 외부 온도가 증가될수록 상기 상 변화 물질의 상태를 고 저항 상태로 만들기 위한 리셋 전류의 양 및 상기 상 변화 물질의 상태를 저 저항 상태로 만들기 위한 셋 전류의 양을 증가시키는 단계를 구비한다. 제 1 실시예에 따른 상 변화 메모리 장치의 프로그래밍(programming) 방법은 상기 상 변화 물질의 고 저항 상태에서의 저항 값과 저 저항 상태에서의 저항 값의 비가 외부 온도 변화에 상관없이 일정하게 유지되도록 상기 리셋 전류의 전류 양과 상기 셋 전류의 전류 양이 외부 온도가 증가될수록 증가된다. 본 발명에 따른 상 변화 메모리 장치의 프로그래밍 방법 및 기입 드라이버 회로는 외부 온도가 증가할수록 상 변화 메모리 셀로 인가되는 기입 전류를 증가시켜 독출 동작시 리셋 저항과 셋 저항의 저항비를 일정하게 유지키고 독출 동작의 센싱 마진을 충분히 확보할 수 있는 장점이 있다.

Description

상 변화 메모리 장치의 기입 전류 량을 제어하는 프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입 드라이버 회로{Programming method of controlling the amount of writing current of phase change memory device and writing driver circuit thereof}
본 발명은 상 변화 메모리 장치에 관한 것으로서, 특히 외부 온도의 변화에 따라 상 변화 메모리 장치의 기입 전류를 제어하는 프로그래밍 방법 및 그러한 방법을 구현하는 기입 드라이버 회로에 관한 것이다.
상 변화 메모리(PRAM: Phase Random Access Memory)는 온도 변화에 의한 상 전이에 따라서 저항 값이 변화되는 상 변화 물질(Ge-Sb-Te)과 같은 물질을 이용하여 데이터를 저장하는 비휘발성 메모리 소자이다.
상 변화 메모리의 셀(Cell)의 상 변화 물질(Ge-Sb-Te)은 온도 및 가열시간에 따라 GTS를 결정화하거나 비결정화 시킴으로써 정보를 저장한다. 상 변화 물질의 상 변화를 위해서 일반적으로 900℃이상의 고온이 필요하며 이는 상 변화 메모리 셀에 흐르는 전류를 이용한 주울 열(Joule Heating)에 의하여 얻게 된다.
기입 동작을 설명한다. 상 변화 물질에 전류를 흐르게 하여 상 변화 물질을 용융점(Melting Temperature)이상으로 가열한 뒤 급속히 냉각시키면 상 변화 물질이 비결정화(Amorphous) 형태로 정보 "1"를 저장한다. 이러한 상태를 리셋(Reset) 상태라고 한다.
상 변화 물질을 결정화온도(Crystallization Temperature) 이상으로 가열하여 일정 시간동안 유지한 뒤 냉각을 시키면 상 변화 물질이 결정화 형태로 정보 "0"을 저장한다. 이를 셋(Set) 상태라고 한다.
독출 동작은 비트라인과 워드라인을 선택하여 특정 메모리 셀을 선택한 후, 외부에서 전류를 흘려 상 변화 물질의 저항 상태에 따른 전압 변화의 차이로서 "1"과 "0"을 구분한다.
상 변화 메모리의 셀(Cell)의 기입 동작은 외부 온도 변화에 큰 영향을 받는데 이는 외부 온도 변화에 따라 기입 전류(Write Current)의 전류 량이 변화되고 상 변화 물질의 다이나믹 저항(Dynamic Resistance) 값이 변하기 때문이다.
일반적으로 외부 온도가 증가할수록 기입 전류(Write current)를 구동하는 트랜지스터의 성능이 저하되어 기입 전류 량이 감소되고 상 변화 물질의 다이나믹 저항(Dynamic Resistance) 값도 감소된다.
따라서 상 변화 메모리 셀의 상 전이의 직접적인 원인인 주울 열(Joule Heating)에 의하여 발생되는 열 에너지(온도)가 크게 감소되고 이로 인하여 불완전한 GST의 결정화 또는 비결정화가 이루어진다. 그러면, 리셋(Reset) 저항과 셋(Set) 저항의 저항 값의 차이가 감소되어 독출(Read) 동작 시 결함(Fail)을 유발시키는 문제가 발생된다.
도 1은 외부 온도의 변화에 따른 리셋 저항 또는 셋 저항의 변화를 설명하는 도면이다.
도 1을 참조하면, 리셋 저항(R_RESET)과 셋 저항(R_SET)의 저항비가 외부 온도가 증가될수록 현저하게 감소됨을 알 수 있다. 저항 비의 감소는 기입 동작 시 외부 온도가 증가할수록 상 변화 물질이 결정화 온도나 비결정화 온도에 도달하지 못하였기 때문이다.
따라서, 독출 동작시 외부 온도가 증가할수록 리셋 상태와 셋 상태를 구별하는 센싱 마진(Sensing Margin)이 감소되어 오동작을 유발하게 된다.
도 2(a)는 외부 온도 변화에 따른 기입 전류의 변화를 설명하는 도면이다.
도 2(b)는 외부 온도 변화에 따른 상 변화 물질의 에너지 변화를 설명하는 도면이다.
도 2(a)를 참조하면, 외부 온도가 증가할수록 구동 드라이버의 트랜지스터의 특성 감소로 상 변화 메모리 셀에 인가되는 기입 전류가 감소됨을 알 수 있다. 도 2(b)에서 설명되는 에너지는 열 에너지를 의미하며 열 에너지는 주울 히팅(Joule Heating)에 의해서 발생된다.
주울 히팅에 의한 열 에너지는 상 변화 메모리 셀에 흐르는 전류의 제곱 과 상 변화 물질의 저항에 비례한다. 외부 온도가 증가할수록 상 변화 메모리 셀에 흐르는 전류는 감소되고 또한 상 변화 물질의 저항도 감소하게 되므로 상 변화 메모리 셀에서 발생되는 열 에너지는 급격히 감소된다.
상 변화 물질의 리셋 상태는 상 변화 물질에 녹는 온도(Melting temperature(Tm))이상으로 열을 가하여 상 변화 물질을 비결정(amorphous) 상태로 변환시킨다.
그런데, 외부 온도가 증가할수록 정해진 리셋 전류 범위(Reset Current range)에 리셋 전류가 도달하지 못하게 되어 상 변화 메모리 셀에 가해지는 온도가 녹는 온도보다 낮게 되면 불완전한 비결정(Amorphous)상태가 된다.
마찬가지로 셋 전류가 정해진 셋 전류 범위(Set Current Range)를 벗어나는 경우 상 변화 메모리 셀에 가해지는 온도가 결정화 온도(Crystallizing Temperature(TC))에 도달하지 못하게 되면 불완전한 결정(Crystalline) 상태가 된다.
이와 같이 상 변화 물질에 인가되는 온도가 녹는 온도(Tm)보다 작게 되면 상 변화 물질이 완벽한 비결정(Amorphous) 상태에 도달하지 못하게 되고, 상 변화 물질에 인가되는 온도가 결정화 온도(Tc)보다 작게 되면 상 변화 물질이 완벽한 결정(Crystalline) 상태에 도달하지 못하게 된다.
그러면 독출 동작 시 리셋 저항 및 셋 저항 값이 모두 낮아져서 리셋 상태를 셋 상태로 감지하는 동작 오류를 발생시키는 문제가 있다.
본 발명이 이루고자하는 기술적 과제는 외부 온도의 변화에 따라 상 변화 메모리 장치의 기입 전류를 제어하는 프로그래밍 방법을 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 외부 온도의 변화에 따라 상 변화 메모리 장치의 기입 전류를 제어하는 기입 드라이버 회로를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 따른 상 변화 메모리 장치의 프로그래밍(programming) 방법은, 인가되는 전류 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치의 프로그래밍(programming) 방법에 있어서, 외부 온도가 증가될수록 상기 상 변화 물질의 상태를 고 저항 상태로 만들기 위한 리셋 전류의 양 및 상기 상 변화 물질의 상태를 저 저항 상태로 만들기 위한 셋 전류의 양을 증가시키는 단계를 구비한다.
제 1 실시예에 따른 상 변화 메모리 장치의 프로그래밍(programming) 방법은 상기 상 변화 물질의 고 저항 상태에서의 저항 값과 저 저항 상태에서의 저항 값의 비가 외부 온도 변화에 상관없이 일정하게 유지되도록 상기 리셋 전류의 전류 양과 상기 셋 전류의 전류 양이 외부 온도가 증가될수록 증가된다.
증가되는 상기 리셋 전류의 전류 양은 상기 리셋 전류가 상기 상 변화 물질을 고 저항 상태로 만들 수 있는 정해진 범위 내에서 증가되며, 증가되는 상기 셋 전류의 전류 양은 상기 셋 전류가 상기 상 변화 물질을 저 저항 상태로 만들 수 있는 정해진 범위 내에서 증가된다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 2 실시예에 따른 상 변화 메모리 장치의 프로그래밍(programming) 방법은, 인가되는 전류 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치의 프로그래밍(programming) 방법에 있어서 외부 온도가 증가될수록 상기 상 변화 물질의 상태를 고 저항 상태로 만들기 위한 리셋 전류의 양을 증가시키는 단계를 구비한다.
본 발명의 제 2 실시예에 따른 상 변화 메모리 장치의 프로그래밍(programming) 방법은 외부 온도가 증가될수록 상기 상 변화 물질의 상태를 저 저항 상태로 만들기 위한 셋 전류의 양을 감소시키는 단계를 더 구비할 수 있다.
감소되는 상기 셋 전류의 전류 양은 상기 셋 전류가 상기 상 변화 물질을 저 저항 상태로 만들 수 있는 정해진 범위 내에서 감소된다.
상기 상 변화 물질의 고 저항 상태에서의 저항 값과 저 저항 상태에서의 저항 값의 비가 외부 온도가 증가될수록 커지도록 상기 리셋 전류의 전류 양은 외부 온도가 증가될수록 증가되고 상기 셋 전류의 전류 양은 외부 온도가 증가될수록 감소된다.
본 발명의 제 3 실시예에 따른 상 변화 메모리 장치의 기입 드라이버 회로는, 인가되는 전류 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치의 기입 드라이버 회로에 있어서, 전류 제어부 및 전류 구동부를 구비한다.
전류 제어부는 기입 활성 신호 및 데이터 또는 반전 데이터에 응답하여 상기 리셋 전류 또는 셋 전류의 발생을 제어한다. 전류 구동부는 상기 전류 제어부에 의하여 제어되어 상기 리셋 전류 또는 상기 셋 전류를 발생하며, 포지티브 제어 신호에 응답하여 상기 리셋 전류 또는 상기 셋 전류의 전류 량을 변동시킨다.
상기 포지티브 제어 신호는 외부 온도가 증가됨에 따라 전압 레벨이 증가되는 전압 신호이다. 상기 전류 구동부는 전류 미러부 및 포지티브 제어부를 구비한다.
전류 미러부는 상기 리셋 전류 또는 셋 전류를 출력한다. 포지티브 제어부는 상기 포지티브 제어 신호에 응답하여 상기 리셋 전류 또는 셋 전류의 전류 량을 증가시킨다.
상기 전류 미러부는 전원 전압에 제 1 단이 연결되고 게이트와 제 2 단이 공통으로 제 1 노드에 연결되는 제 1 트랜지스터 및 상기 전원 전압에 제 1 단이 연결되고 게이트가 상기 제 1 노드에 연결되며 제 2 단으로 상기 리셋 전류 또는 셋 전류를 출력하는 제 2 트랜지스터를 구비한다.
상기 전류 제어부는 상기 제 1 노드에 제 1 단이 연결되고 게이트에 상기 데이터가 연결되며 제 2 단이 제 2 노드에 연결되는 제 3 트랜지스터, 상기 제 1 노드에 제 1 단이 연결되고 게이트에 상기 반전 데이터가 연결되며 제 2 단이 상기 제 2 노드에 연결되는 제 4 트랜지스터 및 제 1단이 상기 제 2 노드에 연결되고 상기 기입 활성 신호가 게이트에 연결되며 제 2 단이 상기 접지 전압에 연결되는 제 5 트랜지스터를 구비한다.
상기 포지티브 제어부는 상기 제 1 노드에 제 1 단이 연결되고 게이트에 상기 포지티브 제어 신호가 인가되며 제 2 단이 상기 제 2 노드에 연결되는 제 6 트랜지스터이다.
상기 전류 구동부는 상기 제 1 노드에 제 1 단이 연결되고 게이트에 네거티브 제어 신호가 인가되며 제 2 단이 상기 제 2 노드에 연결되는 제 7 트랜지스터를 더 구비한다.
상기 네거티브 제어 신호는 외부 온도가 증가됨에 따라 전압 레벨이 감소되는 전압 신호이다.
상기 상 변화 메모리 장치의 기입 드라이버 회로는 외부 온도의 변화에 따라 상기 포지티브 제어 신호 및 상기 네거티브 제어 신호를 발생하는 온도 보상부를 더 구비한다. 상기 온도 보상부는 밴드 갭 레퍼런스(Band gap reference) 회로를 이용한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
본 발명의 제 1 실시예에 따른 상 변화 메모리 장치의 프로그래밍(programming) 방법은 외부 온도가 증가될수록 상 변화 물질의 상태를 고 저항 상태로 만들기 위한 리셋 전류의 양 및 상기 상 변화 물질의 상태를 저 저항 상태로 만들기 위한 셋 전류의 양을 증가시키는 단계를 구비한다.
즉, 종래의 경우와 달리 외부 온도가 증가될수록 셋 전류와 리셋 전류의 전류 량을 증가시킨다. 이 경우, 상기 상 변화 물질의 고 저항 상태에서의 저항 값과 저 저항 상태에서의 저항 값의 비가 외부 온도 변화에 상관없이 일정하게 유지되도록 리셋 전류의 전류 양과 상기 셋 전류의 전류 양을 증가시킨다.
전류 양을 증가시키는 방법은 여러 가지가 있으나 외부 온도의 증가를 감지하는 회로를 이용하여 외부 온도가 증가됨에 따라 기입 전류를 제어하는 방법을 이용할 수 있다. 이에 대해서는 후술한다.
증가되는 상기 리셋 전류의 전류 양은 상기 리셋 전류가 상기 상 변화 물질을 고 저항 상태로 만들 수 있는 정해진 범위 내에서 증가되어야 하며, 증가되는 상기 셋 전류의 전류 양은 상기 셋 전류가 상기 상 변화 물질을 저 저항 상태로 만들 수 있는 정해진 범위 내에서 증가되어야 한다.
도 3은 본 발명의 제 1 실시예에 따른 프로그래밍 방법에 있어서, 외부 온도의 변화에 따른 리셋 저항 또는 셋 저항의 변화를 설명하는 도면이다.
외부 온도의 변화에 상관없이 리셋 저항(R_RESET) 셋 저항(R_SET)의 저항비가 항상 일정하게 유지됨을 알 수 있다. 따라서 독출 동작 시 외부 온도의 변화에 상관없이 안정적인 센싱 동작을 보장할 수 있고 외부 온도 변화에 따른 독출 동작 결함을 방지 할 수 있다.
도 4(a)는 본 발명의 제 1 실시예에 따른 프로그래밍 방법에 있어서, 외부 온도의 변화에 따른 기입 전류의 변화를 설명하는 도면이다.
도 4(b)는 본 발명의 제 1 실시예에 따른 프로그래밍 방법에 있어서, 외부 온도의 변화에 따른 상 변화 물질의 에너지 변화를 설명하는 도면이다.
본 발명의 제 1 실시예에 따른 프로그래밍 방법은 도 4(a)와 같이 외부 온도가 증가할수록 리셋 전류(I_RESET) 및 셋 전류(I_SET)를 증가시킨다. 따라서 상 변화 메모리 셀에 인가되는 열 에너지도 도 4(b)에 나타난 것과 같이 외부 온도의 변화에 상관없이 항상 일정하게 유지될 수 있다.
도 5(a)는 본 발명의 제 2 실시예에 따른 프로그래밍 방법에 있어서, 외부 온도의 변화에 따른 리셋 저항 또는 셋 저항의 변화를 설명하는 도면이다.
도 5(b)는 본 발명의 제 2 실시예에 따른 프로그래밍 방법에 있어서, 외부 온도의 변화에 따른 기입 전류의 변화를 설명하는 도면이다.
외부 온도가 증가하더라도 리셋 저항(R_RESET)을 일정한 값으로 유지시킨다. 이를 위해서는 도 5(b)와 같이 리셋 전류(I_RESET)의 전류 양을 외부 온도가 높아질수록 증가시킨다.
그리고 셋 전류(I_SET)의 전류 량을 외부 온도가 높아질수록 감소시킨다. 따라서, 셋 저항(R_SET)도 외부 온도가 높아질수록 감소된다. 그러면 리셋 저항(R_RESET)과 셋 저항(R_SET)의 저항 비가 외부 온도가 증가될수록 더욱 커지게 되므로(ⅰ-->ⅱ) 독출 동작 시 센싱 마진을 더욱 좋게 할 수 있다.
도 5(b)에서 알 수 있듯이, 감소되는 셋 전류(I_SET)의 전류 양은 셋 전류가 상기 상 변화 물질을 저 저항 상태로 만들 수 있는 정해진 범위 내에서 감소시켜야 한다.
범위를 벗어나는 경우 상 변화 물질이 결정화(crystalline) 상태에 도달하지 못하므로 정해진 범위 안에서 외부 온도 증가에 따라 셋 전류(I_SET)의 전류 량을 감소시킨다.
도 6은 본 발명의 제 3 실시예에 따른 프로그래밍 방법을 구현하기 위한 기입 드라이버 회로를 설명하는 회로도이다.
도 6을 참조하면, 본 발명의 제 3 실시예에 따른 상 변화 메모리 장치의 기입 드라이버 회로(600)는 전류 제어부(640) 및 전류 구동부(610)를 구비한다.
전류 제어부(640)는 기입 활성 신호(WEN) 및 데이터(DATA) 또는 반전 데이터(/DATA)에 응답하여 리셋 전류(I_RESET) 또는 셋 전류(I_SET)의 발생을 제어한다. 전류 구동부(610)는 전류 제어부(640)에 의하여 제어되어 리셋 전류(I_RESET) 또는 셋 전류(I_SET)를 발생하며, 포지티브 제어 신호(PTEM)에 응답하여 리셋 전류(I_RESET) 또는 셋 전류(I_SET)의 전류 량을 변동시킨다.
도 7은 포지티브 제어 신호 및 네거티브 제어 신호를 나타내는 도면이다.
포지티브 제어 신호(PTEM)는 외부 온도가 증가됨에 따라 전압 레벨이 증가되는 전압 신호이다.
이하, 도 6 및 도 7을 참조하여 본 발명의 제 3 실시예에 따른 상 변화 메모리 장치의 기입 드라이버 회로의 동작이 상세히 설명된다.
전류 구동부(610)는 전류 미러부(620) 및 포지티브 제어부(630)를 구비한다. 전류 미러부(620)는 리셋 전류(I_RESET) 또는 셋 전류(I_SET)를 출력한다.
좀 더 설명하면, 전류 미러부(620)는 전원 전압(VDD)에 제 1 단이 연결되고 게이트와 제 2 단이 공통으로 제 1 노드(N1)에 연결되는 제 1 트랜지스터(TR1) 및 전원 전압(VDD)에 제 1 단이 연결되고 게이트가 제 1 노드에 연결되며 제 2 단으로 리셋 전류(I_RESET) 또는 셋 전류(I_SET)를 출력하는 제 2 트랜지스터를 구비한다.
전류 제어부(640)는 제 1 노드(N1)에 제 1 단이 연결되고 게이트에 데이터(DATA)가 연결되며 제 2 단이 제 2 노드(N2)에 연결되는 제 3 트랜지스터(TR3), 제 1 노드(N1)에 제 1 단이 연결되고 게이트에 반전 데이터(/DATA)가 연결되며 제 2 단이 제 2 노드(N2)에 연결되는 제 4 트랜지스터(TR4) 및 제 1단이 제 2 노드(N2)에 연결되고 기입 활성 신호(WEN)가 게이트에 연결되며 제 2 단이 접지 전압(VSS)에 연결되는 제 5 트랜지스터(TR5)를 구비한다.
제 3 트랜지스터(TR3)는 제 4 트랜지스터(TR4)보다 큰 사이즈를 가진다. 따라서 제 3 트랜지스터(TR3)와 제 5 트랜지스터(TR5)가 턴 온 되면 제 4 트랜지스터(TR4)와 제 5 트랜지스터(TR5)가 턴 온 되는 경우보다 제 1 노드(N1)의 전압 레벨이 더 많이 낮아질 수 있다.
기입 활성 신호(WEN)가 하이 레벨로 제 5 트랜지스터(TR5)의 게이트로 인가되면 전류 제어부(640)의 동작이 시작된다. 전류 제어부(640)의 동작이 시작되기 위하여 기입 활성 신호(WEN)가 반드시 하이 레벨로 한정되는 것은 아니다.
데이터(DATA)가 하이 레벨로 인가되고 반전 데이터(/DATA)가 로우 레벨로 인가된다고 가정한다. 즉, 상 변화 메모리 장치의 셀(미도시)에 데이터 "1"(리셋 상태)을 기입하는 경우이다. 제 3 트랜지스터(TR3)가 턴 온 되고 제 4 트랜지스터(TR4)는 턴 오프 된다.
제 3 트랜지스터(TR3)와 제 5 트랜지스터(TR5)가 턴 온 되므로 제 1 노드의 전압 레벨이 낮아진다. 그러면 제 1 트랜지스터(TR1)와 제 2 트랜지스터(TR2)가 턴 온 된다. 제 1 트랜지스터(TR1)와 제 2 트랜지스터(TR2)는 전류 미러(current mirror)를 형성하므로 제 1 트랜지스터(TR1)의 사이즈와 제 2 트랜지스터(TR2)의 사이즈의 비에 따라 제 2 트랜지스터(TR2)의 제 2 단에서 출력되는 전류의 양이 조절된다.
데이터(DATA)가 하이 레벨로 입력되어 제 3 트랜지스터(TR3)가 턴 온 되므로 제 2 트랜지스터(TR2)에서 출력되는 전류는 리셋 전류(I_RESET)이다. 그런데 외부 온도가 증가될 경우 전류 구동부(610)의 트랜지스터들의 성능이 저하되어 출력되는 리셋 전류(I_RESET)의 전류 량이 줄어든다. 이는 도 2(a)에서 이미 문제점으로서 설명된 바 있다.
이러한 문제점을 해결하기 위하여 포지티브 제어부(630)를 이용한다. 포지티브 제어부(630)는 포지티브 제어 신호(PTEM)에 응답하여 리셋 전류(I_RESET) 또는 셋 전류(I_SET)의 전류 량을 증가시킨다.
포지티브 제어부(630)는 제 1 노드(N1)에 제 1 단이 연결되고 게이트에 포지티브 제어 신호(PTEM)가 인가되며 제 2 단이 제 2 노드(N2)에 연결되는 제 6 트랜지스터(TR6) 이다. 도 7에서 알 수 있듯이, 포지티브 제어 신호(PTEM)는 외부 온도가 증가될수록 전압 레벨이 증가하는 전압 신호이다.
외부 온도가 증가되어 전류 구동부(610)의 트랜지스터들의 성능이 저하되는 경우 포지티브 제어 신호(PTEM)는 제 6 트랜지스터(TR6)를 턴 온 시킨다. 그러면 제 1 노드(N1)의 전압 레벨이 낮아진다.
외부 온도가 계속 증가되면 포지티브 제어 신호(PTEM)의 전압 레벨이 계속 높아지며 따라서 제 1 노드(N1)의 전압 레벨이 더욱 낮아진다. 그러면 제 2 트랜지스터(TR2)가 출력하는 리셋 전류(I_RESET)의 량이 증가된다.
상 변화 메모리 장치의 기입 드라이버 회로(600)는 외부 온도의 변화에 따라 포지티브 제어 신호(PTEM)를 발생하는 온도 보상부(650)를 더 구비할 수 있다. 온도 보상부(650)는 밴드 갭 레퍼런스(Band gap reference) 회로를 이용한다.
밴드 갭 레퍼런스 회로는 도 7과 같이 외부 온도를 감지하여 외부 온도가 증가될수록 전압 레벨이 증가하는 신호와 전압 레벨이 낮아지는 신호를 출력하는 회로이다. 밴드 갭 레퍼런스 회로는 당업자에게는 잘 알려진 회로이므로 상세한 설명을 생략한다.
온도 보상부(650)에서 발생되는 포지티브 제어 신호(PTEM)에 의해서 외부 온도가 증가될 수 록 제 2 트랜지스터(TR2)에서 출력되는 리셋 전류(I_RESET)의 전류 량도 증가되므로 상 변화 물질의 상태를 변화시키기 위한 열 에너지도 도 4(b)와 같이 일정하게 발생될 수 있다.
또한 상 변화 물질의 저항 상태도 도 3과 같이 일정하게 유지될 수 있다. 데이터(DATA)가 하이 레벨인 경우, 즉 리셋 전류(I_RESET)를 발생하는 경우에 대하여 설명되었으나 셋 전류(I_SET)를 발생하는 경우에도 기입 드라이버 회로(600)는 동일한 동작 원리에 의해서 동작된다. 따라서, 셋 전류(I_SET)를 발생하는 경우의 동작 설명은 생략한다.
도 8은 네거티브 제어 신호를 이용하는 기입 드라이버 회로를 설명하는 회로도이다.
도 8의 기입 드라이버 회로(800)는 도 6의 기입 드라이버 회로(600)에 네거티브 제어 신호(NTEM)에 의해서 제어되는 제 7 트랜지스터(TR7)를 더 구비한다. 즉, 전류 구동부(810)는 제 1 노드(N1)에 제 1 단이 연결되고 게이트에 네거티브 제어 신호(NTEM)가 인가되며 제 2 단이 상기 제 2 노드(N2)에 연결되는 제 7 트랜지스터(TR7)를 더 구비한다.
네거티브 제어 신호(NTEM)는 외부 온도가 증가됨에 따라 전압 레벨이 감소되는 전압 신호이다. 네거티브 제어 신호(NTEM)는 온도 보상부(850)에서 출력된다.
제 7 트랜지스터(TR7)는 피모스 트랜지스터이므로 외부 온도가 증가될수록 네거티브 제어 신호(NTEM)에 의하여 제 1 노드(N1)의 전압 레벨을 점점 낮춘다. 따라서, 제 2 트랜지스터(TR2)를 통하여 출력되는 전류의 전류 량이 외부 온도가 증가될수록 증가될 수 있다.
또한, 상 변화 물질의 상태를 변화시키기 위한 열 에너지도 도 4(b)와 같이 일정하게 발생될 수 있고 상 변화 물질의 저항 상태도 도 3과 같이 일정하게 유지될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 상 변화 메모리 장치의 프로그래밍 방법 및 기입 드라이버 회로는 외부 온도가 증가할수록 상 변화 메모리 셀로 인가되는 기입 전류를 증가시켜 독출 동작시 리셋 저항과 셋 저항의 저항비를 일정하게 유지키고 독출 동작의 센싱 마진을 충분히 확보할 수 있는 장점이 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 외부 온도의 변화에 따른 리셋 저항 또는 셋 저항의 변화를 설명하는 도면이다.
도 2(a)는 외부 온도 변화에 따른 기입 전류의 변화를 설명하는 도면이다.
도 2(b)는 외부 온도 변화에 따른 상 변화 물질의 에너지 변화를 설명하는 도면이다.
도 3은 본 발명의 제 1 실시예에 따른 프로그래밍 방법에 있어서, 외부 온도의 변화에 따른 리셋 저항 또는 셋 저항의 변화를 설명하는 도면이다.
도 4(a)는 본 발명의 제 1 실시예에 따른 프로그래밍 방법에 있어서, 외부 온도의 변화에 따른 기입 전류의 변화를 설명하는 도면이다.
도 4(b)는 본 발명의 제 1 실시예에 따른 프로그래밍 방법에 있어서, 외부 온도의 변화에 따른 상 변화 물질의 에너지 변화를 설명하는 도면이다.
도 5(a)는 본 발명의 제 2 실시예에 따른 프로그래밍 방법에 있어서, 외부 온도의 변화에 따른 리셋 저항 또는 셋 저항의 변화를 설명하는 도면이다.
도 5(b)는 본 발명의 제 2 실시예에 따른 프로그래밍 방법에 있어서, 외부 온도의 변화에 따른 기입 전류의 변화를 설명하는 도면이다.
도 6은 본 발명의 제 3 실시예에 따른 프로그래밍 방법을 구현하기 위한 기입 드라이버 회로를 설명하는 회로도이다.
도 7은 포지티브 제어 신호 및 네거티브 제어 신호를 나타내는 도면이다.
도 8은 네거티브 제어 신호를 이용하는 기입 드라이버 회로를 설명하는 회로도이다.

Claims (17)

  1. 인가되는 전류 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치의 프로그래밍(programming) 방법에 있어서,
    외부 온도가 증가될수록 상기 상 변화 물질의 상태를 고 저항 상태로 만들기 위한 리셋 전류의 양 및 상기 상 변화 물질의 상태를 저 저항 상태로 만들기 위한 셋 전류의 양을 증가시키는 단계를 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 프로그래밍 방법.
  2. 제 1항에 있어서,
    상기 상 변화 물질의 고 저항 상태에서의 저항 값과 저 저항 상태에서의 저항 값의 비가 외부 온도 변화에 상관없이 일정하게 유지되도록 상기 리셋 전류의 전류 양과 상기 셋 전류의 전류 양이 외부 온도가 증가될수록 증가되는 것을 특징으로 하는 상 변화 메모리 장치의 프로그래밍 방법.
  3. 제 1항에 있어서, 증가되는 상기 리셋 전류의 전류 양은,
    상기 리셋 전류가 상기 상 변화 물질을 고 저항 상태로 만들 수 있는 정해진 범위 내에서 증가되며,
    증가되는 상기 셋 전류의 전류 양은,
    상기 셋 전류가 상기 상 변화 물질을 저 저항 상태로 만들 수 있는 정해진 범위 내에서 증가되는 것을 특징으로 하는 상 변화 메모리 장치의 프로그래밍 방법.
  4. 인가되는 전류 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치의 프로그래밍(programming) 방법에 있어서,
    외부 온도가 증가될수록 상기 상 변화 물질의 상태를 고 저항 상태로 만들기 위한 리셋 전류의 양을 증가시키는 단계를 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 프로그래밍 방법.
  5. 제 4항에 있어서,
    외부 온도가 증가될수록 상기 상 변화 물질의 상태를 저 저항 상태로 만들기 위한 셋 전류의 양을 감소시키는 단계를 더 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 프로그래밍 방법.
  6. 제 5항에 있어서, 감소되는 상기 셋 전류의 전류 양은,
    상기 셋 전류가 상기 상 변화 물질을 저 저항 상태로 만들 수 있는 정해진 범위 내에서 감소되는 것을 특징으로 하는 상 변화 메모리 장치의 프로그래밍 방법.
  7. 제 5항에 있어서,
    상기 상 변화 물질의 고 저항 상태에서의 저항 값과 저 저항 상태에서의 저항 값의 비가 외부 온도가 증가될수록 커지도록 상기 리셋 전류의 전류 양은 외부 온도가 증가될수록 증가되고 상기 셋 전류의 전류 양은 외부 온도가 증가될수록 감소되는 것을 특징으로 하는 상 변화 메모리 장치의 프로그래밍 방법.
  8. 인가되는 전류 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치의 기입 드라이버 회로에 있어서,
    기입 활성 신호 및 데이터 또는 반전 데이터에 응답하여 상기 리셋 전류 또는 셋 전류의 발생을 제어하는 전류 제어부 ; 및
    상기 전류 제어부에 의하여 제어되어 상기 리셋 전류 또는 상기 셋 전류를 발생하며, 포지티브 제어 신호에 응답하여 상기 리셋 전류 또는 상기 셋 전류의 전류 량을 변동시키는 전류 구동부를 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 기입 드라이버 회로.
  9. 제 8항에 있어서, 상기 포지티브 제어 신호는,
    외부 온도가 증가됨에 따라 전압 레벨이 증가되는 전압 신호인 것을 특징으로 하는 상 변화 메모리 장치의 기입 드라이버 회로.
  10. 제 8항에 있어서, 상기 전류 구동부는,
    상기 리셋 전류 또는 셋 전류를 출력하는 전류 미러(mirror)부 ; 및
    상기 포지티브 제어 신호에 응답하여 상기 리셋 전류 또는 셋 전류의 전류 량을 증가시키는 포지티브 제어부를 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 기입 드라이버 회로.
  11. 제 10항에 있어서, 상기 전류 미러부는,
    전원 전압에 제 1 단이 연결되고 게이트와 제 2 단이 공통으로 제 1 노드에 연결되는 제 1 트랜지스터 ; 및
    상기 전원 전압에 제 1 단이 연결되고 게이트가 상기 제 1 노드에 연결되며 제 2 단으로 상기 리셋 전류 또는 셋 전류를 출력하는 제 2 트랜지스터를 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 기입 드라이버 회로.
  12. 제 11항에 있어서, 상기 전류 제어부는,
    상기 제 1 노드에 제 1 단이 연결되고 게이트에 상기 데이터가 연결되며 제 2 단이 제 2 노드에 연결되는 제 3 트랜지스터 ;
    상기 제 1 노드에 제 1 단이 연결되고 게이트에 상기 반전 데이터가 연결되며 제 2 단이 상기 제 2 노드에 연결되는 제 4 트랜지스터 ; 및
    제 1단이 상기 제 2 노드에 연결되고 상기 기입 활성 신호가 게이트에 연결되며 제 2 단이 상기 접지 전압에 연결되는 제 5 트랜지스터를 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 기입 드라이버 회로.
  13. 제 12항에 있어서, 상기 포지티브 제어부는,
    상기 제 1 노드에 제 1 단이 연결되고 게이트에 상기 포지티브 제어 신호가 인가되며 제 2 단이 상기 제 2 노드에 연결되는 제 6 트랜지스터인 것을 특징으로 하는 상 변화 메모리 장치의 기입 드라이버 회로.
  14. 제 12항에 있어서, 상기 전류 구동부는,
    상기 제 1 노드에 제 1 단이 연결되고 게이트에 네거티브 제어 신호가 인가되며 제 2 단이 상기 제 2 노드에 연결되는 제 7 트랜지스터를 더 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 기입 드라이버 회로.
  15. 제 14항에 있어서, 상기 네거티브 제어 신호는,
    외부 온도가 증가됨에 따라 전압 레벨이 감소되는 전압 신호인 것을 특징으로 하는 상 변화 메모리 장치의 기입 드라이버 회로.
  16. 제 15항에 있어서,
    외부 온도의 변화에 따라 상기 포지티브 제어 신호 및 상기 네거티브 제어 신호를 발생하는 온도 보상부를 더 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 기입 드라이버 회로.
  17. 제 16항에 있어서, 상기 온도 보상부는,
    밴드 갭 레퍼런스(Band gap reference) 회로를 이용하는 것을 특징으로 하는 상 변화 메모리 장치의 기입 드라이버 회로.
KR10-2003-0058247A 2003-08-22 2003-08-22 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로 KR100532462B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0058247A KR100532462B1 (ko) 2003-08-22 2003-08-22 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
US10/921,797 US6885602B2 (en) 2003-08-22 2004-08-20 Programming method of controlling the amount of write current applied to phase change memory device and write driver circuit therefor
JP2004242598A JP4351121B2 (ja) 2003-08-22 2004-08-23 相変化メモリ装置のプログラミング方法及びその書込みドライバ回路
US11/079,198 US7447092B2 (en) 2003-08-22 2005-03-15 Write driver circuit for controlling a write current applied to a phase change memory based on an ambient temperature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0058247A KR100532462B1 (ko) 2003-08-22 2003-08-22 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로

Publications (2)

Publication Number Publication Date
KR20050020356A true KR20050020356A (ko) 2005-03-04
KR100532462B1 KR100532462B1 (ko) 2005-12-01

Family

ID=34192187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0058247A KR100532462B1 (ko) 2003-08-22 2003-08-22 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로

Country Status (3)

Country Link
US (2) US6885602B2 (ko)
JP (1) JP4351121B2 (ko)
KR (1) KR100532462B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548451B2 (en) 2006-09-05 2009-06-16 Samsung Electronics, Co., Ltd. Phase change random access memory
US7830699B2 (en) 2006-04-12 2010-11-09 Samsung Electronics Co., Ltd. Resistance variable memory device reducing word line voltage
US8213254B2 (en) 2008-07-21 2012-07-03 Samsung Electronics Co., Ltd. Nonvolatile memory device with temperature controlled column selection signal levels
US8228720B2 (en) 2008-09-11 2012-07-24 Samsung Electronics Co., Ltd. Nonvolatile memory devices including variable resistive elements

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498493B1 (ko) * 2003-04-04 2005-07-01 삼성전자주식회사 저전류 고속 상변화 메모리 및 그 구동 방식
DE102004039977B4 (de) * 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
KR100532462B1 (ko) * 2003-08-22 2005-12-01 삼성전자주식회사 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
KR100564602B1 (ko) * 2003-12-30 2006-03-29 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
KR100618824B1 (ko) * 2004-05-08 2006-08-31 삼성전자주식회사 상 변화 메모리 장치의 전류 펄스 폭을 제어하는 구동회로 및 프로그래밍 방법
WO2006123305A1 (en) * 2005-05-19 2006-11-23 Koninklijke Philips Electronics N.V. Method for controlling the 'first-to-melt' region in a pcm cell and devices obtained thereof
US7897952B2 (en) * 2005-05-19 2011-03-01 Nxp B.V. Phase-change memory cell with a patterned layer
US7319608B2 (en) 2005-06-30 2008-01-15 International Business Machines Corporation Non-volatile content addressable memory using phase-change-material memory elements
US7460389B2 (en) * 2005-07-29 2008-12-02 International Business Machines Corporation Write operations for phase-change-material memory
CN101180683B (zh) * 2005-09-21 2010-05-26 株式会社瑞萨科技 半导体器件
CN101292299B (zh) * 2005-10-17 2013-02-06 瑞萨电子株式会社 半导体器件
US7723712B2 (en) * 2006-03-17 2010-05-25 Micron Technology, Inc. Reduced power consumption phase change memory and methods for forming the same
US8050084B2 (en) * 2006-09-05 2011-11-01 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device
US7505348B2 (en) * 2006-10-06 2009-03-17 International Business Machines Corporation Balanced and bi-directional bit line paths for memory arrays with programmable memory cells
US7719899B2 (en) 2007-02-13 2010-05-18 Micron Technology, Inc. Circuits, systems and methods for driving high and low voltages on bit lines in non-volatile memory
US7859036B2 (en) 2007-04-05 2010-12-28 Micron Technology, Inc. Memory devices having electrodes comprising nanowires, systems including same and methods of forming same
US8760938B2 (en) * 2007-10-03 2014-06-24 Intel Corporation Writing bit alterable memories
TWI347607B (en) 2007-11-08 2011-08-21 Ind Tech Res Inst Writing system and method for a phase change memory
KR101408876B1 (ko) * 2007-11-13 2014-06-18 삼성전자주식회사 상 변화 메모리 장치의 기입 드라이버 회로
US7890892B2 (en) * 2007-11-15 2011-02-15 International Business Machines Corporation Balanced and bi-directional bit line paths for memory arrays with programmable memory cells
US7882455B2 (en) * 2008-05-09 2011-02-01 International Business Machines Corporation Circuit and method using distributed phase change elements for across-chip temperature profiling
JP2010067332A (ja) * 2008-09-12 2010-03-25 Elpida Memory Inc 相補型相変化メモリセル及びメモリ回路
TWI402845B (zh) 2008-12-30 2013-07-21 Higgs Opl Capital Llc 相變化記憶體陣列之驗證電路及方法
TWI412124B (zh) 2008-12-31 2013-10-11 Higgs Opl Capital Llc 相變化記憶體
KR101086858B1 (ko) * 2009-04-15 2011-11-25 주식회사 하이닉스반도체 라이트 전압을 생성하는 비휘발성 반도체 메모리 회로
US8031518B2 (en) 2009-06-08 2011-10-04 Micron Technology, Inc. Methods, structures, and devices for reducing operational energy in phase change memory
KR101176503B1 (ko) * 2009-09-04 2012-08-24 에스케이하이닉스 주식회사 라이트 드라이버를 구비한 상변화 메모리 장치
US8203134B2 (en) * 2009-09-21 2012-06-19 Micron Technology, Inc. Memory devices with enhanced isolation of memory cells, systems including same and methods of forming same
KR101131552B1 (ko) * 2010-02-24 2012-04-04 주식회사 하이닉스반도체 상 변화 메모리 장치
US8520424B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
US8520425B2 (en) * 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
US8526227B2 (en) 2010-06-23 2013-09-03 Mosaid Technologies Incorporated Phase change memory word line driver
KR101212747B1 (ko) * 2010-10-28 2012-12-14 에스케이하이닉스 주식회사 커런트 제어 장치 및 이를 포함하는 상변화 메모리
KR20120045197A (ko) * 2010-10-29 2012-05-09 에스케이하이닉스 주식회사 온도에 의존하는 저장 매체를 포함하는 메모리 장치 및 그 구동방법
US8339843B2 (en) 2010-12-17 2012-12-25 Honeywell International Inc. Generating a temperature-compensated write current for a magnetic memory cell
KR102238647B1 (ko) 2014-10-01 2021-04-09 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US9672907B2 (en) 2015-01-27 2017-06-06 Brocere Electronics company limited Controlling both current and voltage of resistive random access memory device
US9928903B2 (en) 2015-03-30 2018-03-27 Toshiba Memory Corporation Semiconductor storage device with voltage generator which generates voltages and currents for read and write operations
KR102487550B1 (ko) 2018-06-29 2023-01-11 삼성전자주식회사 메모리 장치 및 그 동작 방법
KR102599662B1 (ko) * 2018-07-27 2023-11-07 삼성전자주식회사 주어진 동작 환경에 적합한 쓰기 전류에 기초하여 동작하는 메모리 장치 및 쓰기 전류를 구동하는 방법
US20230155590A1 (en) * 2020-04-07 2023-05-18 Technion Research & Development Foundation Limited Logic gates and stateful logic using phase change memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) * 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3699543A (en) * 1968-11-04 1972-10-17 Energy Conversion Devices Inc Combination film deposited switch unit and integrated circuits
US3846767A (en) * 1973-10-24 1974-11-05 Energy Conversion Devices Inc Method and means for resetting filament-forming memory semiconductor device
US3922648A (en) * 1974-08-19 1975-11-25 Energy Conversion Devices Inc Method and means for preventing degradation of threshold voltage of filament-forming memory semiconductor device
JP3237645B2 (ja) * 1999-02-26 2001-12-10 日本電気株式会社 位相差‐電流変換回路
JP3593646B2 (ja) * 1999-03-19 2004-11-24 富士通株式会社 バースト光送信回路
KR100564567B1 (ko) * 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
KR100532462B1 (ko) * 2003-08-22 2005-12-01 삼성전자주식회사 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
KR100618824B1 (ko) * 2004-05-08 2006-08-31 삼성전자주식회사 상 변화 메모리 장치의 전류 펄스 폭을 제어하는 구동회로 및 프로그래밍 방법
US7113424B2 (en) * 2004-11-23 2006-09-26 Infineon Technologies Ag Energy adjusted write pulses in phase-change memories

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830699B2 (en) 2006-04-12 2010-11-09 Samsung Electronics Co., Ltd. Resistance variable memory device reducing word line voltage
US7974118B2 (en) 2006-04-12 2011-07-05 Samsung Electronics Co., Ltd. Resistance variable memory device reducing word line voltage
US7548451B2 (en) 2006-09-05 2009-06-16 Samsung Electronics, Co., Ltd. Phase change random access memory
US7817465B2 (en) 2006-09-05 2010-10-19 Samsung Electronics Co., Ltd. Phase change random access memory
US8213254B2 (en) 2008-07-21 2012-07-03 Samsung Electronics Co., Ltd. Nonvolatile memory device with temperature controlled column selection signal levels
US8228720B2 (en) 2008-09-11 2012-07-24 Samsung Electronics Co., Ltd. Nonvolatile memory devices including variable resistive elements

Also Published As

Publication number Publication date
US7447092B2 (en) 2008-11-04
US6885602B2 (en) 2005-04-26
JP2005122875A (ja) 2005-05-12
US20050162303A1 (en) 2005-07-28
KR100532462B1 (ko) 2005-12-01
US20050041464A1 (en) 2005-02-24
JP4351121B2 (ja) 2009-10-28

Similar Documents

Publication Publication Date Title
KR100532462B1 (ko) 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
KR100618824B1 (ko) 상 변화 메모리 장치의 전류 펄스 폭을 제어하는 구동회로 및 프로그래밍 방법
JP4718134B2 (ja) 相変化メモリ装置におけるライトドライバ回路及びライト電流の印加方法
KR100564577B1 (ko) 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법
KR100541816B1 (ko) 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
KR100564567B1 (ko) 상 변화 메모리의 기입 드라이버 회로
KR100857742B1 (ko) 상 변화 메모리 장치 및 그것의 프로그램 전류 인가 방법
US7692979B2 (en) Memory readout circuit and phase-change memory device
JP4428284B2 (ja) 半導体記憶装置およびその書込み方法
US8077507B2 (en) Phase-change memory device
KR101150592B1 (ko) 상 변화 메모리 장치
US8134858B2 (en) Semiconductor device for supplying stable voltage to control electrode of transistor
KR20050046041A (ko) 상변화 메모리 소자에서의 라이트 드라이버 회로 및 그에따른 상변화 방법.
KR100939118B1 (ko) 상 변화 메모리 소자의 쓰기 드라이버
WO2020000231A1 (zh) 记忆体驱动装置
KR20100092299A (ko) 출력인에이블신호 펄스폭 조절회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 14