JP3593646B2 - バースト光送信回路 - Google Patents
バースト光送信回路 Download PDFInfo
- Publication number
- JP3593646B2 JP3593646B2 JP07502499A JP7502499A JP3593646B2 JP 3593646 B2 JP3593646 B2 JP 3593646B2 JP 07502499 A JP07502499 A JP 07502499A JP 7502499 A JP7502499 A JP 7502499A JP 3593646 B2 JP3593646 B2 JP 3593646B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- signal
- reset
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/564—Power control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/501—Structural aspects
- H04B10/503—Laser transmitters
- H04B10/504—Laser transmitters using direct modulation
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optics & Photonics (AREA)
- Optical Communication System (AREA)
- Semiconductor Lasers (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バーストデータを光信号に変換して送信するバースト光送信回路に関する。
近年のマルチメディア通信に対応して光信号による高速且つ大容量の通信が実用化されている。このような光通信システムに於いて、連続的なデータ通信と、光加入者システム等に於けるバーストデータ通信とがあり、本発明は、バーストデータを光信号に変換して安定に送信するバースト光送信回路に関する。
【０００２】
【従来の技術】
図１４は従来例の説明図であり、１０１は半導体レーザ、１０２はモニタ用のフォトダイオード、１０３は電流・電圧変換回路（Ｉ／Ｖ）、１０４はＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）増幅器、１０５は駆動回路、１０７は保持回路、Ｄはダイオード、Ｃはコンデンサを示す。
【０００３】
駆動回路１０５は、バースト的に入力されたデータＤＡＴＡに従って半導体レーザ１０１に駆動電流を供給するものであり、半導体レーザ１０１の光出力は図示を省略した光ファイバを介して受信側へ送信され、その光出力の一部をモニタ用のフォトダイオード１０２により検出し、電流・電圧変換回路１０４により電圧に変換し、ＡＰＣ増幅器１０４に入力する。ＡＰＣ増幅器１０４は、電圧・電流変換回路１０４の出力信号と基準値とを比較し、その比較差分に相当する信号を保持回路１０７に加える。
【０００４】
保持回路１０７は、ダイオードＤとコンデンサＣとからなるピークホールド回路に相当する場合を示し、このコンデンサＣにより保持した値を電流制御信号として駆動回路１０５に加える。それにより、半導体レーザ１０１の光出力が設定値より大きくなると、駆動回路１０５から半導体レーザ１０１に供給する駆動電流を低下させ、反対に、半導体レーザ１０１の光出力が設定値より小さくなると、駆動回路１０５から半導体レーザ１０１に供給する駆動電流を増加させて、光出力を安定化させる。
【０００５】
又バースト的に入力されるデータＤＡＴＡの中断期間中は、保持回路１０７のコンデンサＣに電流制御信号が保持されている。従って、中断期間後に入力されたデータＤＡＴＡに対しても、直ちに所定の光出力に制御して光信号を送信することができる。即ち、保持回路１０７は駆動回路１０５に入力する電流制御信号を、バーストデータの中断期間中保持するものである。
【０００６】
又半導体レーザ１０１は、例えば、図１５に示すように、駆動電流に対応した光出力となるものである。従って、前述のように、光出力をモニタして、駆動電流を制御することによって、光出力を安定化することができる。しかし、温度ＴがＴ１＜Ｔ２として示すように低下すると、同一の駆動電流でも光出力は著しく大きくなる特性を有するものである。そこで、半導体レーザ１０１の温度特性を補償する為の温度補償回路を設けることも提案されている。
【０００７】
【発明が解決しようとする課題】
バーストデータを光信号に変換して送信する場合、バーストデータの中断期間が比較的長い場合が多いものである。例えば、図１６に示すように、データＤＡＴＡがバースト的に入力された時、前述の制御により、ＬＤ電流（半導体レーザの駆動電流）が制御されて光出力が一定化され、データＤＡＴＡの中断期間後に再度入力された時に、温度変化が生じる可能性が大きく、特に温度が低下した場合、保持回路１０７に保持されている電流制御信号を基に駆動回路１０５から半導体レーザ１０１に駆動電流を供給した時、図１５の特性から判るように、半導体レーザ１０１の光出力は著しく大きくなることから、半導体レーザ１０１が破損する問題がある。
【０００８】
又半導体レーザの光出力をモニタし、それをサンプリングホールドし、そのホールド値を基準値と比較して制御電圧供給部に入力するＡＰＣ回路に於いて、温度補償電流発生部と温度補償電圧発生部とを設けて、温度補償電流発生部からの周囲温度に対応した電流を温度補償電圧発生部に入力し、電圧に変換して制御電圧供給部に入力して、温度変化が大きい場合のバーストデータ入力初期時の半導体レーザの駆動電流を制御し、過大な光出力とならないようにする構成が提案されている（例えば、特開平９−２６０７２０号公報参照）。しかし、構成が複雑化してコストアップとなる問題がある。
【０００９】
又半導体レーザの光出力をモニタし、それをサンプリングホールドし、そのホールド値と基準値とを比較して半導体レーザの駆動電流を制御するＡＰＣ回路に於いて、電源オン時又はオフ時に、サンプルホールド回路をリセットして、誤動作防止を行う構成が提案されている（例えば、特開平５−１３１６７５号公報参照）。しかし、バーストデータの送信に関するものではなく、そのバーストデータの中断期間に於ける温度変化が発生した場合の前述の問題点及びその解決手段については開示されていない。
【００１０】
本発明は、バーストデータが比較的長時間の中断期間を有する場合もあり、この中断期間内に温度変化が発生した場合でも、安定なバースト光送信を簡単な構成によって実現することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明のバースト光送信回路は、（１）バースト的に入力されるデータＤＡＴＡを光信号に変換する半導体レーザ１と、この半導体レーザ１の出力光をモニタするフォトダイオード２と、このフォトダイオード２による検出電流を電圧に変換する電流・電圧変換回路３と、この電流・電圧変換回路３の出力信号を基準値と比較するＡＰＣ増幅器４と、このＡＰＣ増幅器４の出力信号を保持して電流制御信号とする保持回路７と、この保持回路７に保持された電流制御信号と入力されたデータＤＡＴＡとに従って半導体レーザ１に供給する電流を制御する駆動回路５とを含み、保持回路７は、保持している電流制御信号をリセット可能の構成とし、駆動回路５に入力されるデータＤＡＴＡの中断期間を検出して、保持回路７をリセットするデータ断検出回路６を設けたものである。
【００１２】
又（２）保持回路７は、ＡＰＣ増幅器４の出力信号のピーク検出値を保持するピーク検出回路と、データ断検出回路６からのリセット信号によって、ピーク検出回路をリセットするスイッチ回路とを備えている。又ＡＰＣ増幅器４の出力信号に対応した値を電流制御信号とするように切替設定し、又データ断検出回路６からのリセット信号によりリセット値に切替設定するスイッチ回路により構成することもできる。又ディジタル値として保持し、リセット信号によってリセットする構成とすることできる。又リセット信号によって所定の初期設定値とするように構成することもできる。
【００１３】
又データ断検出回路６と保持回路７との間にタイマーを設け、データ断検出回路６からのリセット信号をタイマーの設定時間後に保持回路７に入力してリセット動作を行わせる構成とすることもできる。
【００１４】
又駆動回路５にデータＤＡＴＡとクロック信号とが入力される構成に於いて、データ断検出回路による断検出信号とクロック断検出回路による断検出信号との何れによっても保持回路７のリセットを行う構成とすることができる。又データ断検出回路と温度変化検出回路とを設け、データＤＡＴＡの中断期間中の温度変化を検出した場合のみ、保持回路７をリセットする構成とすることができる。
【００１５】
【発明の実施の形態】
図１は本発明の第１の実施の形態の説明図であり、１は半導体レーザ、２はモニタ用のフォトダイオード、３は電流・電圧変換回路（Ｉ／Ｖ）、４はＡＰＣ増幅器、５は駆動回路、６はデータ断検出回路、７はリセット付き保持回路を示す。なお、半導体レーザ１に光結合した光ファイバは図示を省略している。
【００１６】
駆動回路５にはバースト的にデータＤＡＴＡが入力される。又半導体レーザ１の光出力をモニタ用のフォトダイオード２により検出し、電流・電圧変換回路３により電圧に変換し、ＡＰＣ増幅器４に入力する。ＡＰＣ増幅器４は、基準値と比較して差分の信号をリセット付き保持回路７に入力し、サンプルホールド回路と同様にコンデンサ等によって保持して電流制御信号とし、この電流制御信号を駆動回路５に入力する。
【００１７】
又データ断検出回路６によりバースト的に入力されるデータＤＡＴＡの中断状態を検出し、リセット信号をリセット付き保持回路７に入力して、ＡＰＣ増幅器４の出力を保持した電流制御信号をリセットする。
【００１８】
従って、バーストデータの中断期間が長く、且つその間に温度変化が大きい場合でも、リセット付き保持回路７の保持内容はリセットされているから、駆動回路５は、データＤＡＴＡの入力初期の駆動電流を初期状態に制御することができる。即ち、バーストデータの中断期間に温度が低下しても、半導体レーザ１の光出力が過大になることを自動的に且つ確実に防止できる。
【００１９】
図２は本発明の第１の実施の形態の回路構成の説明図であり、図１と同一符号は同一部分を示し、Ｑ１〜Ｑ９は電界効果トランジスタ（ＦＥＴ）で、Ｑ７，Ｑ８はディプレッション型電界効果トランジスタを示す。以下トランジスタと略称する。又Ｃ１〜Ｃ３はコンデンサ、Ｒ１〜Ｒ７は抵抗、ＣＩ１〜ＣＩ４は定電流源、ＳＷ１はスイッチ回路、ＶＤＤ，ＶＳＳは電源電圧、Ｖｒは基準電圧、Ｇ１は相補出力のゲート回路、Ｇ２は反転出力のゲート回路（インバータ）を示す。
【００２０】
電流・電圧変換回路３は、抵抗Ｒ６とダイオードＤ７とコンデンサＣ１とにより構成した場合を示し、半導体レーザ１の光出力に対応したフォトダイオード２の出力電流のピーク検出を行い、コンデンサＣ１の端子電圧を電流・電圧変換による電圧としてＡＰＣ増幅器４に入力する。ＡＰＣ増幅器４は基準電圧Ｖｒと比較し、差分の出力信号をリセット付き保持回路７に入力する。
【００２１】
リセット付き保持回路７は、ダイオードＤ８とコンデンサＣ２とからなるピーク検出回路と、スイッチ回路ＳＷ１とを含み、ＡＰＣ増幅器４の出力信号を、ダイオードＤ８とコンデンサＣ２とによってピーク検出して、コンデンサＣ２によりその検出値を電流制御信号として保持する。又スイッチ回路ＳＷ１は、リセット信号によってオンとなり、抵抗Ｒ７を介してコンデンサＣ２の放電を行うもので、コンデンサＣ２に保持されていた電流制御信号はリセットされる。
【００２２】
データ断検出回路６は、ゲート回路Ｇ１と定電流源ＣＩ４とトランジスタＱ９とコンデンサＣ３とを含む構成を有し、コンデンサＣ３は、トランジスタＱ９を介して定電流源ＣＩ４から充電され、又リセット付き保持回路７のスイッチ回路ＳＷ１側のインピーダンスを介して放電される。なお、放電時定数に対応した抵抗を接続することも可能である。
【００２３】
データＤＡＴＡが“１”の時、ゲート回路Ｇ１の反転出力信号は“０”となり、トランジスタＱ９はオフとなる。又データＤＡＴＡが“０”の時、ゲート回路Ｇ１の出力信号は“１”となり、トランジスタＱ９はオンとなる。この時、コンデンサＣ３は定電流源ＣＩ４によって充電される。従って、データＤＡＴＡが入力されている時は、そのデータＤＡＴＡに従ってトランジスタＱ９はデータＤＡＴＡの“０”，“１”に従ってオン，オフを繰り返し、それによって、コンデンサＣ３は充放電を繰り返すことになるが、設定値を超えないように充電時定数や放電時定数が設定されている。
【００２４】
又バースト的に入力されるデータＤＡＴＡが中断状態となると、データとしては連続して“０”の状態となるから、トランジスタＱ９は連続してオン状態となり、コンデンサＣ３は定電流源ＣＩ４から継続して充電され、コンデンサＣ３の端子電圧が設定値を超えることになる。それにより、リセット付き保持回路７にリセット信号が入力される。このリセット信号により、前述のようにスイッチ回路ＳＷ１がオンとなってコンデンサＣ２の充電電荷を抵抗Ｒ７を介して放電することにより、リセット動作を行う。
【００２５】
又駆動回路５は、データＤＡＴＡが入力されるゲート回路Ｇ１の非反転出力端子からトランジスタＱ１のゲートに、又反転出力端子からトランジスタＱ２のゲートにそれぞれ出力信号を入力し、トランジスタＱ１，Ｑ２のソースに共通接続した定電流源ＣＩ１と共に差動回路を構成し、又トランジスタＱ３，Ｑ４とダイオードＤ１〜Ｄ４と定電流源ＣＩ２，ＣＩ３とによりレベル変換回路を構成し、レベル変換した信号をトランジスタＱ５，Ｑ６のゲートにそれぞれ入力する。
【００２６】
トランジスタＱ５，Ｑ６のソースに共通接続したトランジスタＱ７に電流制御信号を入力して、トランジスタＱ６を介して半導体レーザ１に供給する電流値を制御する。このトランジスタＱ７は前述のようにディプレション型とすることにより、保持回路７をリセットして電流制御信号の値を零とした時、殆ど電流が流れない状態とすることができる。又抵抗Ｒ５の設定により、トランジスタＱ８を介して半導体レーザ１のバイアス電流を供給することもできる。
【００２７】
前述のように、半導体レーザ１の光出力をフォトダイオード２によりモニタし、電流・電圧変換回路３により電圧値としてＡＰＣ増幅器４に入力し、基準電圧Ｖｒと比較し、差分出力信号をリセット付き保持回路７に入力して、コンデンサＣ２により保持し、それを電流制御信号として駆動回路５のトランジスタＱ７のゲートに入力し、データＤＡＴＡの“１”による半導体レーザ１に流れる電流の大きさを制御し、光出力を所定値とすることになる。
【００２８】
そして、バースト的に入力されるデータＤＡＴＡの中断期間では、データ断検出回路６のコンデンサＣ３の端子電圧が上昇してリセット信号がリセット付き保持回路７に入力され、コンデンサＣ２に保持されている電流制御信号がリセットされる。従って、この中断期間が比較的長く、その間に温度が低下した場合、次に入力されるデータＤＡＴＡの初期に於いては、電流制御信号は零の状態となるから、半導体レーザ１に供給される電流も最小に制御され、従って、光出力が極端に増大することがなくなる。そして、この光出力が所定値となるように、ＡＰＣ増幅器４を介した制御ループによって、半導体レーザ１の駆動電流がトランジスタＱ７を介して制御される。
【００２９】
図３は本発明の第１の実施の形態の動作説明図であり、バースト的に入力されるデータＤＡＴＡと、駆動回路５から半導体レーザ１に供給されるＬＤ電流と、半導体レーザ１の光出力とを示し、中断期間が比較的長く、温度が低下した場合であっても、中断期間後のデータＤＡＴＡに対して、リセット付き保持回路７はリセットされているから、駆動回路５から半導体レーザ１に供給する電流は最小となり、そして、光出力を所定値にする為に次第に増大するように制御される。このＬＤ電流に従って光出力も次第に増大する。即ち、中断期間中に温度が低下しても、入力されたデータＤＡＴＡの初期に半導体レーザ１の光出力が過大になることを防止てきる。
【００３０】
図４は本発明の第２の実施の形態の説明図であり、１１は半導体レーザ、１２はフォトダイオード、１３は電流・電圧変換回路（Ｉ／Ｖ）、１４はＡＰＣ増幅器、１５は駆動回路、１６はデータ断検出回路、１７はリセット付き保持回路、ＳＷ２はスイッチ回路である。
【００３１】
リセット付き保持回路１７のスイッチ回路ＳＷ２は、図２のリセット付き保持回路７のピーク検出回路とスイッチ回路ＳＷ１とを兼用させた構成を有するものであり、ＡＰＣ増幅器１４の出力信号に対応してスイッチ回路ＳＷ２は、電流制御信号としてＶ０ 〜Ｖｎ の中の一つを選択する。
【００３２】
例えば、半導体レーザ１１の光出力が所定値以下の場合、このＶ０ 〜Ｖｎ の中の大きい方の値を選択して保持して電流制御信号とする。それにより、駆動回路１５から半導体レーザ１１に供給される電流を大きくして、光出力を所定値となるように制御する。又リセット付き保持回路１７は、データ断検出回路１６により、データＤＡＴＡが中断状態となったことを検出した時のリセット信号によって、零又は最低の値Ｖ０ を選択する。即ち、ＡＰＣ増幅器１４の出力信号に対応した電流制御信号をリセットする。
【００３３】
それにより、中断期間中に温度が低下した時でも、データＤＡＴＡの入力初期に於いて、半導体レーザ１１の光出力が過大になることを防止できる。又この場合、零等の最低値Ｖ０ の代わりに、それより大きいＶ１ ，Ｖ２ ，・・等の或る初期設定値を定めて、リセット信号に入力された時に、初期設定値に切替選択するようにスイッチ回路ＳＷ２を構成することも可能である。
【００３４】
図５は本発明の第３の実施の形態の説明図であり、２１は半導体レーザ、２２はフォトダイオード、２３は電流・電圧変換回路（Ｉ／Ｖ）、２４はＡＰＣ増幅器、２５は駆動回路、２６はデータ断検出回路、２７はディジタル保持回路、２８はアップダウンカウンタ（Ｕ／Ｄ）、２９はＤＡ変換器（Ｄ／Ａ）を示す。
【００３５】
ディジタル保持回路２７は、ＡＰＣ増幅器２４の出力信号に対応してアップカウント又はダウンカウントするアップダウンカウンタ２８と、そのカウント内容をアナログの電流制御信号とするＤＡ変換器２９とから構成され、例えば、光出力が設定値を超えている時のＡＰＣ増幅器２４の出力信号によってダウンカウントし、光出力が設定値より低い時のＡＰＣ増幅器２４の出力信号によってアップカウントする構成とし、このカウント内容をＤＡ変換器２９によってアナログ信号に変換し、これを電流制御信号とすることができる。即ち、図１，図２に示すリセット付き保持回路７はアナログ構成であるが、この実施の形態のディジタル保持回路２７はディジタル構成としたものである。
【００３６】
そして、データ断検出回路２６からのリセット信号によってアップダウンカウンタ２８をリセットし、初期値の例えば０とする。即ち、ディジタル保持回路２７は、前述のリセット付き保持回路７，１７をディジタル回路によって実現した場合に相当し、データ断検出回路２６からのリセット信号によって保持内容がリセットされる。なお、他の各部の構成は、図１，図２又は図４に示す実施の形態と同様な構成である。
【００３７】
従って、バースト的に入力されるデータＤＡＴＡの中断期間をデータ断検出回路２６によって検出し、ディジタル保持回路２７のアップダウンカウンタ２８をリセットし、駆動回路２５に入力する電流制御信号を、半導体レーザ２１の駆動電流が最小となるようにしておくものである。それにより、中断期間中に温度が変化して低くなった場合でも、次のデータＤＡＴＡの入力時には、半導体レーザ２１の光出力が過大になることを防止できることになる。
【００３８】
図６は本発明の第４の実施の形態の説明図であり、３１は半導体レーザ、３２はフォトダイオード、３３は電流・電圧変換回路（Ｉ／Ｖ）、３４はＡＰＣ増幅器、３５は駆動回路、３６はデータ断検出回路、３７はディジタル保持回路、３８はＡＤ変換器（Ａ／Ｄ）、３９はメモリ（ＲＯＭ）、４０はＤＡ変換器（Ｄ／Ａ）を示す。
【００３９】
ディジタル保持回路３７は、ＡＤ変換器３８とメモリ３９とＤＡ変換器４０とを含み、データ断検出回路３６からのリセット信号によって、例えば、ＡＤ変換器３８の入力値をリセットし、電流制御信号を０とする。又メモリ３９は、ＡＰＣ増幅器３４の出力信号の大きさに対応したディジタル値をアドレスとして、電流制御信号に相当するデータを格納したリードオンリメモリやＥＥＰＲＯＭ等により構成されている。
【００４０】
メモリ３９に格納されるデータとしては、例えば、光出力が設定値より大きい時のＡＰＣ増幅器３８の出力信号により、小さい値が読出され、光出力が設定値より小さい時のＡＰＣ増幅器３８の出力信号により、大きい値が読出されるように構成することができる。又駆動回路３５やデータ断検出回路３６等の他の各部の構成は、図１，図２，図４又は図５に示す各部の構成と同様の構成とすることができる。
【００４１】
この実施の形態に於いても、バースト的に入力されるデータＤＡＴＡの中断期間をデータ断検出回路３６によって検出して、ディジタル保持回路３７をリセットし、次に入力されるディジタルＤＡＴＡに従って駆動回路３５から半導体レーザ３１に供給する電流値を抑制することによって、中断期間中に温度が低下しても、過大な光出力となることを防止できる。
【００４２】
図７は本発明の第５の実施の形態の要部説明図であり、データ断検出回路４６とタイマー４８とを示し、Ｇ３はゲート回路、Ｑ１０はトランジスタ、ＣＩ５は定電流源、Ｃ４はコンデンサ、ＦＦ１〜ＦＦｎはフリップフロップ、ＤＡＴＡはデータ、ＣＬＫはクロック信号を示す。又フリップフロップＦＦ１〜ＦＦｎのＤはデータ端子、Ｑは出力端子、＊Ｑは反転出力端子、ＣＫはクロック端子、ＣＬはクリア端子、Ｒはリセット端子を示す。この場合、クリア端子ＣＬとリセット端子Ｒとにハイレベル（“１”）が入力されると、フリップフロップはリセットされるものとする。
【００４３】
データ断検出回路４６は、データＤＡＴＡの“１”によりトランジスタＱ１０がオンとなってコンデンサＣ４を定電流源ＣＩ５から充電する構成の場合を示し、このコンデンサＣ４の端子電圧をタイマー４８に入力する。バースト的なデータＤＡＴＡが入力されている時は、データ断検出回路４６のトランジスタＱ１０はオンとなって、コンデンサＣ４の充電が行われ、所定値を超えると（ハイレベルとなると）、タイマー４８のフリップフロップＦＦ１〜ＦＦｎは総てリセットされる。従って、終段のフリップフロップＦＦｎの出力端子Ｑからのリセット信号は“０”となる。
【００４４】
データＤＡＴＡの中断期間に於いては、データ断検出回路４６のトランジスタＱ１０がオフとなり、コンデンサＣ４は図示を省略した放電回路又はフリップフロップＦＦ１〜ＦＦｎを介して放電し、その端子電圧が所定値以下（ローレベル）となる。それにより、フリップフロップＦＦ１〜ＦＦｎは動作状態に移行できることになり、その時の最初のクロック信号ＣＬＫによりフリップフロップＦＦ１がセットされてその出力端子Ｑが“１”となる。以下順次クロック信号ＣＬＫによってフリップフロップＦＦ２〜ＦＦｎの出力端子Ｑが“１”となり、終段のフリップフロップＦＦｎから“１”のリセット信号が、図示を省略したリセット付き保持回路又はディジタル保持回路に入力されて、駆動回路の電流制御信号が零又は所定の初期値になるようにリセットされる。
【００４５】
データ断検出回路４６は、アナログ的にデータＤＡＴＡの中断期間の開始を検出することになり、ばらつきが大きいものとなる。そこで、タイマー４８を設けることにより、クロック信号ＣＬＫの精度で、データＤＡＴＡの中断期間の開始からリセット信号送出するまでの時間を正確に設定することができる。
【００４６】
又タイマー４８の設定時間は、フリップフロップＦＦ１〜ＦＦｎの縦続接続個数によって容易に決定することができる。又タイマー４８は、データ断検出回路４６の検出信号を所定時間遅延させる構成に相当し、又図示の構成以外の各種の構成を適用することができる。又バースト的なデータＤＡＴＡの中断期間が短い場合、温度変化も無視できる程度の状態であれば、リセット付き保持回路又はディジタル保持回路をリセットする必要がない場合もある。このような場合に、リセット信号が出力されないように、タイマー４８の設定時間を定めることも可能である。
【００４７】
図８は本発明の第６の実施の形態の説明図であり、５１は半導体レーザ、５２はフォトダイオード、５３は電流・電圧変換回路（Ｉ／Ｖ）、５４はＡＰＣ増幅器、５５は駆動回路、５６はデータ断検出回路、５７はディジタル保持回路、５８はアップダウンカウンタ（Ｕ／Ｄ）、５９はＤＡ変換機（Ｄ／Ａ）を示す。
【００４８】
この実施の形態は、バースト的なデータＤＡＴＡの中断状態の時のデータ断検出回路５６からのリセット信号を、初期ロード信号として、ディジタル保持回路５７のアップダウンカウンタ５８に加えて、初期値をロードする。
【００４９】
図９は本発明の第６の実施の形態の動作説明図であり、バースト的なデータＤＡＴＡに対して、中断期間に於いて電流制御信号をリセットした場合を（ａ）に、又前述のように初期値をロードした場合を（ｂ）に示す。即ち、電流制御信号をリセットした場合は、半導体レーザに供給する電流、即ち、ＬＤ電流は最小値から増加させることになり、従って、光出力が設定レベルＰＬに到達するまでの復帰時間が長くなるが、電流制御信号を初期設定値となるようにリセットした場合は、半導体レーザに供給する電流、即ち、ＬＤ電流は或る初期値から増加することになり、従って、光出力が設定レベルＰＬに到達するまでの復帰時間が短くなる。
【００５０】
この初期値のロードについて、例えば、図４に示す実施の形態に於けるスイッチ回路ＳＷ２を、リセット信号によって或る値の電流制御信号を選択させる構成とすれば、同様の効果が得られる。又図６に示す実施の形態に於けるリセット信号によって、メモリ３９から初期値が読出されるアドレスを出力するようにＡ／Ｄ変換器３８を制御する構成とすることによっても、同様の効果が得られる。
【００５１】
図１０は本発明の第７の実施の形態の説明図であり、６１は半導体レーザ、６２はフォトダイオード、６３は電流・電圧変換回路（Ｉ／Ｖ）、６４はＡＰＣ増幅器、６５は駆動回路、６６はデータ断検出回路、６７は保持回路、６８はクロック断検出回路、６９はオア回路を示す。
【００５２】
駆動回路６５にデータＤＡＴＡとクロック信号ＣＬＫとが入力される構成に於いて、バースト的なデータＤＡＴＡの中断期間をデータ断検出回路６６に於いて検出し、保持回路６７をオア回路６９を介してリセットする構成は、前述の各実施の形態と同様である。この実施の形態は、クロック信号ＣＬＫ断の時に、駆動回路６５が正常動作することができなくなるから、クロック断検出回路６８によりクロック信号ＣＬＫ断を検出した時は、保持回路６７にリセット信号を入力して、駆動回路６５から半導体レーザ６１に供給される駆動電流を最小に制御するものである。
【００５３】
それにより、データＤＡＴＡの中断及びクロック信号ＣＬＫの断を検出した時に、駆動回路６５に入力する電流制御信号をリセットするから、温度変化が生じた場合でも、次にデータＤＡＴＡの入力又はクロック信号ＣＬＫの断回復時に、光出力の過大な増加を回避することができる。
【００５４】
図１１は本発明の第８の実施の形態の説明図であり、７１は半導体レーザ、７２はフォトダイオード、７３は電流・電圧変換回路（Ｉ／Ｖ）、７４はＡＰＣ増幅器、７５は駆動回路、７６はデータ断検出回路、７７は保持回路、７８はオア回路、７９は外部端子を示す。
【００５５】
この実施の形態は、図１０に示す実施の形態と殆ど同じ構成及び動作を行うものであるが、外部端子７９からリセット信号を保持回路７７に入力できる構成とした場合を示し、各種の試験等を行う場合に、上位装置或いは手動によって外部端子７９からリセット信号を入力することを可能としたものである。即ち、保持回路７７を初期状態にリセットして、ＡＰＣ動作を開始させ、その応答特性等を試験することができる。
【００５６】
図１２は本発明の第９の実施の形態の説明図であり、８１は半導体レーザ、８２はフォトダイオード、８３は電流・電圧変換回路（Ｉ／Ｖ）、８４はＡＰＣ増幅器、８５は駆動回路、８６はデータ断検出回路、８７は保持回路、８８はアンド回路、８９は温度変化検出回路、９０は温度センサーを示す。
【００５７】
この実施の形態は、データ断検出回路８６によりバースト的に入力されるデータＤＡＴＡの中断を検出し、この検出信号（“１”）をアンド回路８８に入力する。又温度変化検出回路８９は、サーミスタ等の温度センサー９０により検出する温度が変化するか否かを検出するもので、温度変化が所定値以上の場合に温度変化検出信号（“１”）をアンド回路８８に入力する。その場合に、アンド回路８８から“１”のリセット信号が保持回路８７に入力され、駆動回路８５に入力する電流制御信号がリセットされる。即ち、データＤＡＴＡの中断期間中に温度変化があった場合のみ、保持回路８７をリセットするものである。
【００５８】
図１３は本発明の第９の実施の形態の温度変化検出回路の説明図であり、９１はＡＤ変換器（Ａ／Ｄ）、９２はタイマー、９３は遅延回路、９４，９６はフリップフロップ（Ｄ−Ｆ／Ｆ）、９５はナンド回路である。
【００５９】
タイマー９２の出力信号は周期Ｔ０で発生されてフリップフロップ９４のクロック端子ＣＫに入力され、又遅延時間Ｔ０の遅延回路９３を介してフリップフロップ９６のクロック端子ＣＫに入力される。又温度センサー９０に定電流源を接続し、その温度センサー９０の両端の電圧を温度検出信号とし、ＡＤ変換器９１によりディジタル信号に変換し、フリップフロップ９４のデータ端子Ｄとナンド回路９５とに入力する。
【００６０】
フリップフロップ９４は周期Ｔ０毎のＡＤ変換器９１からのディジタル信号を保持することになり、この保持されたディジタル信号と、時々刻々ＡＤ変換器９１から出力されるディジタルとをナンド回路９５に於いて比較し、温度が変化しなければ、ナンド回路９５の出力信号は“０”となり、この出力信号がフリップフロップ９５のデータ端子Ｄに入力されるから、フリップフロップ９６の出力信号は“０”を継続する。又周期Ｔ０内で温度が変化すると、ナンド回路９５の出力信号が“１”となり、その時、遅延回路９３を介したタイマー９２の出力信号によって、フリップフロップ９４がセットされ、“１”の温度変化検出信号を出力することになる。
【００６１】
従って、データＤＡＴＡの中断期間が長い場合でも、その間に温度変化がなければ、保持回路８７のリセットを行わないので、例えば、図９に於ける復帰時間を零に近づけることができる。
【００６２】
本発明は、前述の各実施の形態にのみ限定されるものではなく、各実施の形態の組合せや他の構成の付加変更も可能である。又データ断検出回路もディジタル回路によってバースト的なデータＤＡＴＡの中断を検出する構成とすることができる。又半導体レーザに駆動電流を供給する駆動回路は、ＦＥＴ構成の場合を示すが、バイポーラ・トランジスタにより構成することも可能である。
【００６３】
【発明の効果】
以上説明したように、本発明は、バースト的に入力されるデータＤＡＴＡの中断をデータ断検出回路６によって検出し、保持回路７に保持された電流制御信号をリセットすることにより、中断期間が長く、且つ温度変化がある場合でも、次に入力されるデータＤＡＴＡに従った半導体レーザ１の光出力を初期状態から増加させることになり、過大な光出力となることを自動的に且つ確実に防止できる利点がある。又データ断検出回路６や保持回路７のリセット機構は簡単な構成であるから、コストアップとなる問題もなく、光送信回路としての信頼性を向上することができる。又リセット信号によって電流制御信号を零にリセットすることなく、或る値の初期設定値にリセットすることによって、復帰時間を短縮することも可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の説明図である。
【図２】本発明の第１の実施の形態の回路構成の説明図である。
【図３】本発明の第１の実施の形態の動作説明図である。
【図４】本発明の第２の実施の形態の説明図である。
【図５】本発明の第３の実施の形態の説明図である。
【図６】本発明の第４の実施の形態の説明図である。
【図７】本発明の第５の実施の形態の要部説明図である。
【図８】本発明の第６の実施の形態の説明図である。
【図９】本発明の第６の実施の形態の動作説明図である。
【図１０】本発明の第７の実施の形態の説明図である。
【図１１】本発明の第８の実施の形態の説明図である。
【図１２】本発明の第９の実施の形態の説明図である。
【図１３】本発明の第９の実施の形態の温度変化検出回路の説明図である。
【図１４】従来例の説明図である。
【図１５】半導体レーザの駆動電流・光出力特性曲線図である。
【図１６】従来例の動作説明図である。
【符号の説明】
１ 半導体レーザ
２ フォトダイオード
３ 電流・電圧変換回路（Ｉ／Ｖ）
４ ＡＰＣ増幅器
５ 駆動回路
６ データ断検出回路
７ リセット付き保持回路
ＤＡＴＡ データ
【発明の属する技術分野】
本発明は、バーストデータを光信号に変換して送信するバースト光送信回路に関する。
近年のマルチメディア通信に対応して光信号による高速且つ大容量の通信が実用化されている。このような光通信システムに於いて、連続的なデータ通信と、光加入者システム等に於けるバーストデータ通信とがあり、本発明は、バーストデータを光信号に変換して安定に送信するバースト光送信回路に関する。
【０００２】
【従来の技術】
図１４は従来例の説明図であり、１０１は半導体レーザ、１０２はモニタ用のフォトダイオード、１０３は電流・電圧変換回路（Ｉ／Ｖ）、１０４はＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）増幅器、１０５は駆動回路、１０７は保持回路、Ｄはダイオード、Ｃはコンデンサを示す。
【０００３】
駆動回路１０５は、バースト的に入力されたデータＤＡＴＡに従って半導体レーザ１０１に駆動電流を供給するものであり、半導体レーザ１０１の光出力は図示を省略した光ファイバを介して受信側へ送信され、その光出力の一部をモニタ用のフォトダイオード１０２により検出し、電流・電圧変換回路１０４により電圧に変換し、ＡＰＣ増幅器１０４に入力する。ＡＰＣ増幅器１０４は、電圧・電流変換回路１０４の出力信号と基準値とを比較し、その比較差分に相当する信号を保持回路１０７に加える。
【０００４】
保持回路１０７は、ダイオードＤとコンデンサＣとからなるピークホールド回路に相当する場合を示し、このコンデンサＣにより保持した値を電流制御信号として駆動回路１０５に加える。それにより、半導体レーザ１０１の光出力が設定値より大きくなると、駆動回路１０５から半導体レーザ１０１に供給する駆動電流を低下させ、反対に、半導体レーザ１０１の光出力が設定値より小さくなると、駆動回路１０５から半導体レーザ１０１に供給する駆動電流を増加させて、光出力を安定化させる。
【０００５】
又バースト的に入力されるデータＤＡＴＡの中断期間中は、保持回路１０７のコンデンサＣに電流制御信号が保持されている。従って、中断期間後に入力されたデータＤＡＴＡに対しても、直ちに所定の光出力に制御して光信号を送信することができる。即ち、保持回路１０７は駆動回路１０５に入力する電流制御信号を、バーストデータの中断期間中保持するものである。
【０００６】
又半導体レーザ１０１は、例えば、図１５に示すように、駆動電流に対応した光出力となるものである。従って、前述のように、光出力をモニタして、駆動電流を制御することによって、光出力を安定化することができる。しかし、温度ＴがＴ１＜Ｔ２として示すように低下すると、同一の駆動電流でも光出力は著しく大きくなる特性を有するものである。そこで、半導体レーザ１０１の温度特性を補償する為の温度補償回路を設けることも提案されている。
【０００７】
【発明が解決しようとする課題】
バーストデータを光信号に変換して送信する場合、バーストデータの中断期間が比較的長い場合が多いものである。例えば、図１６に示すように、データＤＡＴＡがバースト的に入力された時、前述の制御により、ＬＤ電流（半導体レーザの駆動電流）が制御されて光出力が一定化され、データＤＡＴＡの中断期間後に再度入力された時に、温度変化が生じる可能性が大きく、特に温度が低下した場合、保持回路１０７に保持されている電流制御信号を基に駆動回路１０５から半導体レーザ１０１に駆動電流を供給した時、図１５の特性から判るように、半導体レーザ１０１の光出力は著しく大きくなることから、半導体レーザ１０１が破損する問題がある。
【０００８】
又半導体レーザの光出力をモニタし、それをサンプリングホールドし、そのホールド値を基準値と比較して制御電圧供給部に入力するＡＰＣ回路に於いて、温度補償電流発生部と温度補償電圧発生部とを設けて、温度補償電流発生部からの周囲温度に対応した電流を温度補償電圧発生部に入力し、電圧に変換して制御電圧供給部に入力して、温度変化が大きい場合のバーストデータ入力初期時の半導体レーザの駆動電流を制御し、過大な光出力とならないようにする構成が提案されている（例えば、特開平９−２６０７２０号公報参照）。しかし、構成が複雑化してコストアップとなる問題がある。
【０００９】
又半導体レーザの光出力をモニタし、それをサンプリングホールドし、そのホールド値と基準値とを比較して半導体レーザの駆動電流を制御するＡＰＣ回路に於いて、電源オン時又はオフ時に、サンプルホールド回路をリセットして、誤動作防止を行う構成が提案されている（例えば、特開平５−１３１６７５号公報参照）。しかし、バーストデータの送信に関するものではなく、そのバーストデータの中断期間に於ける温度変化が発生した場合の前述の問題点及びその解決手段については開示されていない。
【００１０】
本発明は、バーストデータが比較的長時間の中断期間を有する場合もあり、この中断期間内に温度変化が発生した場合でも、安定なバースト光送信を簡単な構成によって実現することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明のバースト光送信回路は、（１）バースト的に入力されるデータＤＡＴＡを光信号に変換する半導体レーザ１と、この半導体レーザ１の出力光をモニタするフォトダイオード２と、このフォトダイオード２による検出電流を電圧に変換する電流・電圧変換回路３と、この電流・電圧変換回路３の出力信号を基準値と比較するＡＰＣ増幅器４と、このＡＰＣ増幅器４の出力信号を保持して電流制御信号とする保持回路７と、この保持回路７に保持された電流制御信号と入力されたデータＤＡＴＡとに従って半導体レーザ１に供給する電流を制御する駆動回路５とを含み、保持回路７は、保持している電流制御信号をリセット可能の構成とし、駆動回路５に入力されるデータＤＡＴＡの中断期間を検出して、保持回路７をリセットするデータ断検出回路６を設けたものである。
【００１２】
又（２）保持回路７は、ＡＰＣ増幅器４の出力信号のピーク検出値を保持するピーク検出回路と、データ断検出回路６からのリセット信号によって、ピーク検出回路をリセットするスイッチ回路とを備えている。又ＡＰＣ増幅器４の出力信号に対応した値を電流制御信号とするように切替設定し、又データ断検出回路６からのリセット信号によりリセット値に切替設定するスイッチ回路により構成することもできる。又ディジタル値として保持し、リセット信号によってリセットする構成とすることできる。又リセット信号によって所定の初期設定値とするように構成することもできる。
【００１３】
又データ断検出回路６と保持回路７との間にタイマーを設け、データ断検出回路６からのリセット信号をタイマーの設定時間後に保持回路７に入力してリセット動作を行わせる構成とすることもできる。
【００１４】
又駆動回路５にデータＤＡＴＡとクロック信号とが入力される構成に於いて、データ断検出回路による断検出信号とクロック断検出回路による断検出信号との何れによっても保持回路７のリセットを行う構成とすることができる。又データ断検出回路と温度変化検出回路とを設け、データＤＡＴＡの中断期間中の温度変化を検出した場合のみ、保持回路７をリセットする構成とすることができる。
【００１５】
【発明の実施の形態】
図１は本発明の第１の実施の形態の説明図であり、１は半導体レーザ、２はモニタ用のフォトダイオード、３は電流・電圧変換回路（Ｉ／Ｖ）、４はＡＰＣ増幅器、５は駆動回路、６はデータ断検出回路、７はリセット付き保持回路を示す。なお、半導体レーザ１に光結合した光ファイバは図示を省略している。
【００１６】
駆動回路５にはバースト的にデータＤＡＴＡが入力される。又半導体レーザ１の光出力をモニタ用のフォトダイオード２により検出し、電流・電圧変換回路３により電圧に変換し、ＡＰＣ増幅器４に入力する。ＡＰＣ増幅器４は、基準値と比較して差分の信号をリセット付き保持回路７に入力し、サンプルホールド回路と同様にコンデンサ等によって保持して電流制御信号とし、この電流制御信号を駆動回路５に入力する。
【００１７】
又データ断検出回路６によりバースト的に入力されるデータＤＡＴＡの中断状態を検出し、リセット信号をリセット付き保持回路７に入力して、ＡＰＣ増幅器４の出力を保持した電流制御信号をリセットする。
【００１８】
従って、バーストデータの中断期間が長く、且つその間に温度変化が大きい場合でも、リセット付き保持回路７の保持内容はリセットされているから、駆動回路５は、データＤＡＴＡの入力初期の駆動電流を初期状態に制御することができる。即ち、バーストデータの中断期間に温度が低下しても、半導体レーザ１の光出力が過大になることを自動的に且つ確実に防止できる。
【００１９】
図２は本発明の第１の実施の形態の回路構成の説明図であり、図１と同一符号は同一部分を示し、Ｑ１〜Ｑ９は電界効果トランジスタ（ＦＥＴ）で、Ｑ７，Ｑ８はディプレッション型電界効果トランジスタを示す。以下トランジスタと略称する。又Ｃ１〜Ｃ３はコンデンサ、Ｒ１〜Ｒ７は抵抗、ＣＩ１〜ＣＩ４は定電流源、ＳＷ１はスイッチ回路、ＶＤＤ，ＶＳＳは電源電圧、Ｖｒは基準電圧、Ｇ１は相補出力のゲート回路、Ｇ２は反転出力のゲート回路（インバータ）を示す。
【００２０】
電流・電圧変換回路３は、抵抗Ｒ６とダイオードＤ７とコンデンサＣ１とにより構成した場合を示し、半導体レーザ１の光出力に対応したフォトダイオード２の出力電流のピーク検出を行い、コンデンサＣ１の端子電圧を電流・電圧変換による電圧としてＡＰＣ増幅器４に入力する。ＡＰＣ増幅器４は基準電圧Ｖｒと比較し、差分の出力信号をリセット付き保持回路７に入力する。
【００２１】
リセット付き保持回路７は、ダイオードＤ８とコンデンサＣ２とからなるピーク検出回路と、スイッチ回路ＳＷ１とを含み、ＡＰＣ増幅器４の出力信号を、ダイオードＤ８とコンデンサＣ２とによってピーク検出して、コンデンサＣ２によりその検出値を電流制御信号として保持する。又スイッチ回路ＳＷ１は、リセット信号によってオンとなり、抵抗Ｒ７を介してコンデンサＣ２の放電を行うもので、コンデンサＣ２に保持されていた電流制御信号はリセットされる。
【００２２】
データ断検出回路６は、ゲート回路Ｇ１と定電流源ＣＩ４とトランジスタＱ９とコンデンサＣ３とを含む構成を有し、コンデンサＣ３は、トランジスタＱ９を介して定電流源ＣＩ４から充電され、又リセット付き保持回路７のスイッチ回路ＳＷ１側のインピーダンスを介して放電される。なお、放電時定数に対応した抵抗を接続することも可能である。
【００２３】
データＤＡＴＡが“１”の時、ゲート回路Ｇ１の反転出力信号は“０”となり、トランジスタＱ９はオフとなる。又データＤＡＴＡが“０”の時、ゲート回路Ｇ１の出力信号は“１”となり、トランジスタＱ９はオンとなる。この時、コンデンサＣ３は定電流源ＣＩ４によって充電される。従って、データＤＡＴＡが入力されている時は、そのデータＤＡＴＡに従ってトランジスタＱ９はデータＤＡＴＡの“０”，“１”に従ってオン，オフを繰り返し、それによって、コンデンサＣ３は充放電を繰り返すことになるが、設定値を超えないように充電時定数や放電時定数が設定されている。
【００２４】
又バースト的に入力されるデータＤＡＴＡが中断状態となると、データとしては連続して“０”の状態となるから、トランジスタＱ９は連続してオン状態となり、コンデンサＣ３は定電流源ＣＩ４から継続して充電され、コンデンサＣ３の端子電圧が設定値を超えることになる。それにより、リセット付き保持回路７にリセット信号が入力される。このリセット信号により、前述のようにスイッチ回路ＳＷ１がオンとなってコンデンサＣ２の充電電荷を抵抗Ｒ７を介して放電することにより、リセット動作を行う。
【００２５】
又駆動回路５は、データＤＡＴＡが入力されるゲート回路Ｇ１の非反転出力端子からトランジスタＱ１のゲートに、又反転出力端子からトランジスタＱ２のゲートにそれぞれ出力信号を入力し、トランジスタＱ１，Ｑ２のソースに共通接続した定電流源ＣＩ１と共に差動回路を構成し、又トランジスタＱ３，Ｑ４とダイオードＤ１〜Ｄ４と定電流源ＣＩ２，ＣＩ３とによりレベル変換回路を構成し、レベル変換した信号をトランジスタＱ５，Ｑ６のゲートにそれぞれ入力する。
【００２６】
トランジスタＱ５，Ｑ６のソースに共通接続したトランジスタＱ７に電流制御信号を入力して、トランジスタＱ６を介して半導体レーザ１に供給する電流値を制御する。このトランジスタＱ７は前述のようにディプレション型とすることにより、保持回路７をリセットして電流制御信号の値を零とした時、殆ど電流が流れない状態とすることができる。又抵抗Ｒ５の設定により、トランジスタＱ８を介して半導体レーザ１のバイアス電流を供給することもできる。
【００２７】
前述のように、半導体レーザ１の光出力をフォトダイオード２によりモニタし、電流・電圧変換回路３により電圧値としてＡＰＣ増幅器４に入力し、基準電圧Ｖｒと比較し、差分出力信号をリセット付き保持回路７に入力して、コンデンサＣ２により保持し、それを電流制御信号として駆動回路５のトランジスタＱ７のゲートに入力し、データＤＡＴＡの“１”による半導体レーザ１に流れる電流の大きさを制御し、光出力を所定値とすることになる。
【００２８】
そして、バースト的に入力されるデータＤＡＴＡの中断期間では、データ断検出回路６のコンデンサＣ３の端子電圧が上昇してリセット信号がリセット付き保持回路７に入力され、コンデンサＣ２に保持されている電流制御信号がリセットされる。従って、この中断期間が比較的長く、その間に温度が低下した場合、次に入力されるデータＤＡＴＡの初期に於いては、電流制御信号は零の状態となるから、半導体レーザ１に供給される電流も最小に制御され、従って、光出力が極端に増大することがなくなる。そして、この光出力が所定値となるように、ＡＰＣ増幅器４を介した制御ループによって、半導体レーザ１の駆動電流がトランジスタＱ７を介して制御される。
【００２９】
図３は本発明の第１の実施の形態の動作説明図であり、バースト的に入力されるデータＤＡＴＡと、駆動回路５から半導体レーザ１に供給されるＬＤ電流と、半導体レーザ１の光出力とを示し、中断期間が比較的長く、温度が低下した場合であっても、中断期間後のデータＤＡＴＡに対して、リセット付き保持回路７はリセットされているから、駆動回路５から半導体レーザ１に供給する電流は最小となり、そして、光出力を所定値にする為に次第に増大するように制御される。このＬＤ電流に従って光出力も次第に増大する。即ち、中断期間中に温度が低下しても、入力されたデータＤＡＴＡの初期に半導体レーザ１の光出力が過大になることを防止てきる。
【００３０】
図４は本発明の第２の実施の形態の説明図であり、１１は半導体レーザ、１２はフォトダイオード、１３は電流・電圧変換回路（Ｉ／Ｖ）、１４はＡＰＣ増幅器、１５は駆動回路、１６はデータ断検出回路、１７はリセット付き保持回路、ＳＷ２はスイッチ回路である。
【００３１】
リセット付き保持回路１７のスイッチ回路ＳＷ２は、図２のリセット付き保持回路７のピーク検出回路とスイッチ回路ＳＷ１とを兼用させた構成を有するものであり、ＡＰＣ増幅器１４の出力信号に対応してスイッチ回路ＳＷ２は、電流制御信号としてＶ０ 〜Ｖｎ の中の一つを選択する。
【００３２】
例えば、半導体レーザ１１の光出力が所定値以下の場合、このＶ０ 〜Ｖｎ の中の大きい方の値を選択して保持して電流制御信号とする。それにより、駆動回路１５から半導体レーザ１１に供給される電流を大きくして、光出力を所定値となるように制御する。又リセット付き保持回路１７は、データ断検出回路１６により、データＤＡＴＡが中断状態となったことを検出した時のリセット信号によって、零又は最低の値Ｖ０ を選択する。即ち、ＡＰＣ増幅器１４の出力信号に対応した電流制御信号をリセットする。
【００３３】
それにより、中断期間中に温度が低下した時でも、データＤＡＴＡの入力初期に於いて、半導体レーザ１１の光出力が過大になることを防止できる。又この場合、零等の最低値Ｖ０ の代わりに、それより大きいＶ１ ，Ｖ２ ，・・等の或る初期設定値を定めて、リセット信号に入力された時に、初期設定値に切替選択するようにスイッチ回路ＳＷ２を構成することも可能である。
【００３４】
図５は本発明の第３の実施の形態の説明図であり、２１は半導体レーザ、２２はフォトダイオード、２３は電流・電圧変換回路（Ｉ／Ｖ）、２４はＡＰＣ増幅器、２５は駆動回路、２６はデータ断検出回路、２７はディジタル保持回路、２８はアップダウンカウンタ（Ｕ／Ｄ）、２９はＤＡ変換器（Ｄ／Ａ）を示す。
【００３５】
ディジタル保持回路２７は、ＡＰＣ増幅器２４の出力信号に対応してアップカウント又はダウンカウントするアップダウンカウンタ２８と、そのカウント内容をアナログの電流制御信号とするＤＡ変換器２９とから構成され、例えば、光出力が設定値を超えている時のＡＰＣ増幅器２４の出力信号によってダウンカウントし、光出力が設定値より低い時のＡＰＣ増幅器２４の出力信号によってアップカウントする構成とし、このカウント内容をＤＡ変換器２９によってアナログ信号に変換し、これを電流制御信号とすることができる。即ち、図１，図２に示すリセット付き保持回路７はアナログ構成であるが、この実施の形態のディジタル保持回路２７はディジタル構成としたものである。
【００３６】
そして、データ断検出回路２６からのリセット信号によってアップダウンカウンタ２８をリセットし、初期値の例えば０とする。即ち、ディジタル保持回路２７は、前述のリセット付き保持回路７，１７をディジタル回路によって実現した場合に相当し、データ断検出回路２６からのリセット信号によって保持内容がリセットされる。なお、他の各部の構成は、図１，図２又は図４に示す実施の形態と同様な構成である。
【００３７】
従って、バースト的に入力されるデータＤＡＴＡの中断期間をデータ断検出回路２６によって検出し、ディジタル保持回路２７のアップダウンカウンタ２８をリセットし、駆動回路２５に入力する電流制御信号を、半導体レーザ２１の駆動電流が最小となるようにしておくものである。それにより、中断期間中に温度が変化して低くなった場合でも、次のデータＤＡＴＡの入力時には、半導体レーザ２１の光出力が過大になることを防止できることになる。
【００３８】
図６は本発明の第４の実施の形態の説明図であり、３１は半導体レーザ、３２はフォトダイオード、３３は電流・電圧変換回路（Ｉ／Ｖ）、３４はＡＰＣ増幅器、３５は駆動回路、３６はデータ断検出回路、３７はディジタル保持回路、３８はＡＤ変換器（Ａ／Ｄ）、３９はメモリ（ＲＯＭ）、４０はＤＡ変換器（Ｄ／Ａ）を示す。
【００３９】
ディジタル保持回路３７は、ＡＤ変換器３８とメモリ３９とＤＡ変換器４０とを含み、データ断検出回路３６からのリセット信号によって、例えば、ＡＤ変換器３８の入力値をリセットし、電流制御信号を０とする。又メモリ３９は、ＡＰＣ増幅器３４の出力信号の大きさに対応したディジタル値をアドレスとして、電流制御信号に相当するデータを格納したリードオンリメモリやＥＥＰＲＯＭ等により構成されている。
【００４０】
メモリ３９に格納されるデータとしては、例えば、光出力が設定値より大きい時のＡＰＣ増幅器３８の出力信号により、小さい値が読出され、光出力が設定値より小さい時のＡＰＣ増幅器３８の出力信号により、大きい値が読出されるように構成することができる。又駆動回路３５やデータ断検出回路３６等の他の各部の構成は、図１，図２，図４又は図５に示す各部の構成と同様の構成とすることができる。
【００４１】
この実施の形態に於いても、バースト的に入力されるデータＤＡＴＡの中断期間をデータ断検出回路３６によって検出して、ディジタル保持回路３７をリセットし、次に入力されるディジタルＤＡＴＡに従って駆動回路３５から半導体レーザ３１に供給する電流値を抑制することによって、中断期間中に温度が低下しても、過大な光出力となることを防止できる。
【００４２】
図７は本発明の第５の実施の形態の要部説明図であり、データ断検出回路４６とタイマー４８とを示し、Ｇ３はゲート回路、Ｑ１０はトランジスタ、ＣＩ５は定電流源、Ｃ４はコンデンサ、ＦＦ１〜ＦＦｎはフリップフロップ、ＤＡＴＡはデータ、ＣＬＫはクロック信号を示す。又フリップフロップＦＦ１〜ＦＦｎのＤはデータ端子、Ｑは出力端子、＊Ｑは反転出力端子、ＣＫはクロック端子、ＣＬはクリア端子、Ｒはリセット端子を示す。この場合、クリア端子ＣＬとリセット端子Ｒとにハイレベル（“１”）が入力されると、フリップフロップはリセットされるものとする。
【００４３】
データ断検出回路４６は、データＤＡＴＡの“１”によりトランジスタＱ１０がオンとなってコンデンサＣ４を定電流源ＣＩ５から充電する構成の場合を示し、このコンデンサＣ４の端子電圧をタイマー４８に入力する。バースト的なデータＤＡＴＡが入力されている時は、データ断検出回路４６のトランジスタＱ１０はオンとなって、コンデンサＣ４の充電が行われ、所定値を超えると（ハイレベルとなると）、タイマー４８のフリップフロップＦＦ１〜ＦＦｎは総てリセットされる。従って、終段のフリップフロップＦＦｎの出力端子Ｑからのリセット信号は“０”となる。
【００４４】
データＤＡＴＡの中断期間に於いては、データ断検出回路４６のトランジスタＱ１０がオフとなり、コンデンサＣ４は図示を省略した放電回路又はフリップフロップＦＦ１〜ＦＦｎを介して放電し、その端子電圧が所定値以下（ローレベル）となる。それにより、フリップフロップＦＦ１〜ＦＦｎは動作状態に移行できることになり、その時の最初のクロック信号ＣＬＫによりフリップフロップＦＦ１がセットされてその出力端子Ｑが“１”となる。以下順次クロック信号ＣＬＫによってフリップフロップＦＦ２〜ＦＦｎの出力端子Ｑが“１”となり、終段のフリップフロップＦＦｎから“１”のリセット信号が、図示を省略したリセット付き保持回路又はディジタル保持回路に入力されて、駆動回路の電流制御信号が零又は所定の初期値になるようにリセットされる。
【００４５】
データ断検出回路４６は、アナログ的にデータＤＡＴＡの中断期間の開始を検出することになり、ばらつきが大きいものとなる。そこで、タイマー４８を設けることにより、クロック信号ＣＬＫの精度で、データＤＡＴＡの中断期間の開始からリセット信号送出するまでの時間を正確に設定することができる。
【００４６】
又タイマー４８の設定時間は、フリップフロップＦＦ１〜ＦＦｎの縦続接続個数によって容易に決定することができる。又タイマー４８は、データ断検出回路４６の検出信号を所定時間遅延させる構成に相当し、又図示の構成以外の各種の構成を適用することができる。又バースト的なデータＤＡＴＡの中断期間が短い場合、温度変化も無視できる程度の状態であれば、リセット付き保持回路又はディジタル保持回路をリセットする必要がない場合もある。このような場合に、リセット信号が出力されないように、タイマー４８の設定時間を定めることも可能である。
【００４７】
図８は本発明の第６の実施の形態の説明図であり、５１は半導体レーザ、５２はフォトダイオード、５３は電流・電圧変換回路（Ｉ／Ｖ）、５４はＡＰＣ増幅器、５５は駆動回路、５６はデータ断検出回路、５７はディジタル保持回路、５８はアップダウンカウンタ（Ｕ／Ｄ）、５９はＤＡ変換機（Ｄ／Ａ）を示す。
【００４８】
この実施の形態は、バースト的なデータＤＡＴＡの中断状態の時のデータ断検出回路５６からのリセット信号を、初期ロード信号として、ディジタル保持回路５７のアップダウンカウンタ５８に加えて、初期値をロードする。
【００４９】
図９は本発明の第６の実施の形態の動作説明図であり、バースト的なデータＤＡＴＡに対して、中断期間に於いて電流制御信号をリセットした場合を（ａ）に、又前述のように初期値をロードした場合を（ｂ）に示す。即ち、電流制御信号をリセットした場合は、半導体レーザに供給する電流、即ち、ＬＤ電流は最小値から増加させることになり、従って、光出力が設定レベルＰＬに到達するまでの復帰時間が長くなるが、電流制御信号を初期設定値となるようにリセットした場合は、半導体レーザに供給する電流、即ち、ＬＤ電流は或る初期値から増加することになり、従って、光出力が設定レベルＰＬに到達するまでの復帰時間が短くなる。
【００５０】
この初期値のロードについて、例えば、図４に示す実施の形態に於けるスイッチ回路ＳＷ２を、リセット信号によって或る値の電流制御信号を選択させる構成とすれば、同様の効果が得られる。又図６に示す実施の形態に於けるリセット信号によって、メモリ３９から初期値が読出されるアドレスを出力するようにＡ／Ｄ変換器３８を制御する構成とすることによっても、同様の効果が得られる。
【００５１】
図１０は本発明の第７の実施の形態の説明図であり、６１は半導体レーザ、６２はフォトダイオード、６３は電流・電圧変換回路（Ｉ／Ｖ）、６４はＡＰＣ増幅器、６５は駆動回路、６６はデータ断検出回路、６７は保持回路、６８はクロック断検出回路、６９はオア回路を示す。
【００５２】
駆動回路６５にデータＤＡＴＡとクロック信号ＣＬＫとが入力される構成に於いて、バースト的なデータＤＡＴＡの中断期間をデータ断検出回路６６に於いて検出し、保持回路６７をオア回路６９を介してリセットする構成は、前述の各実施の形態と同様である。この実施の形態は、クロック信号ＣＬＫ断の時に、駆動回路６５が正常動作することができなくなるから、クロック断検出回路６８によりクロック信号ＣＬＫ断を検出した時は、保持回路６７にリセット信号を入力して、駆動回路６５から半導体レーザ６１に供給される駆動電流を最小に制御するものである。
【００５３】
それにより、データＤＡＴＡの中断及びクロック信号ＣＬＫの断を検出した時に、駆動回路６５に入力する電流制御信号をリセットするから、温度変化が生じた場合でも、次にデータＤＡＴＡの入力又はクロック信号ＣＬＫの断回復時に、光出力の過大な増加を回避することができる。
【００５４】
図１１は本発明の第８の実施の形態の説明図であり、７１は半導体レーザ、７２はフォトダイオード、７３は電流・電圧変換回路（Ｉ／Ｖ）、７４はＡＰＣ増幅器、７５は駆動回路、７６はデータ断検出回路、７７は保持回路、７８はオア回路、７９は外部端子を示す。
【００５５】
この実施の形態は、図１０に示す実施の形態と殆ど同じ構成及び動作を行うものであるが、外部端子７９からリセット信号を保持回路７７に入力できる構成とした場合を示し、各種の試験等を行う場合に、上位装置或いは手動によって外部端子７９からリセット信号を入力することを可能としたものである。即ち、保持回路７７を初期状態にリセットして、ＡＰＣ動作を開始させ、その応答特性等を試験することができる。
【００５６】
図１２は本発明の第９の実施の形態の説明図であり、８１は半導体レーザ、８２はフォトダイオード、８３は電流・電圧変換回路（Ｉ／Ｖ）、８４はＡＰＣ増幅器、８５は駆動回路、８６はデータ断検出回路、８７は保持回路、８８はアンド回路、８９は温度変化検出回路、９０は温度センサーを示す。
【００５７】
この実施の形態は、データ断検出回路８６によりバースト的に入力されるデータＤＡＴＡの中断を検出し、この検出信号（“１”）をアンド回路８８に入力する。又温度変化検出回路８９は、サーミスタ等の温度センサー９０により検出する温度が変化するか否かを検出するもので、温度変化が所定値以上の場合に温度変化検出信号（“１”）をアンド回路８８に入力する。その場合に、アンド回路８８から“１”のリセット信号が保持回路８７に入力され、駆動回路８５に入力する電流制御信号がリセットされる。即ち、データＤＡＴＡの中断期間中に温度変化があった場合のみ、保持回路８７をリセットするものである。
【００５８】
図１３は本発明の第９の実施の形態の温度変化検出回路の説明図であり、９１はＡＤ変換器（Ａ／Ｄ）、９２はタイマー、９３は遅延回路、９４，９６はフリップフロップ（Ｄ−Ｆ／Ｆ）、９５はナンド回路である。
【００５９】
タイマー９２の出力信号は周期Ｔ０で発生されてフリップフロップ９４のクロック端子ＣＫに入力され、又遅延時間Ｔ０の遅延回路９３を介してフリップフロップ９６のクロック端子ＣＫに入力される。又温度センサー９０に定電流源を接続し、その温度センサー９０の両端の電圧を温度検出信号とし、ＡＤ変換器９１によりディジタル信号に変換し、フリップフロップ９４のデータ端子Ｄとナンド回路９５とに入力する。
【００６０】
フリップフロップ９４は周期Ｔ０毎のＡＤ変換器９１からのディジタル信号を保持することになり、この保持されたディジタル信号と、時々刻々ＡＤ変換器９１から出力されるディジタルとをナンド回路９５に於いて比較し、温度が変化しなければ、ナンド回路９５の出力信号は“０”となり、この出力信号がフリップフロップ９５のデータ端子Ｄに入力されるから、フリップフロップ９６の出力信号は“０”を継続する。又周期Ｔ０内で温度が変化すると、ナンド回路９５の出力信号が“１”となり、その時、遅延回路９３を介したタイマー９２の出力信号によって、フリップフロップ９４がセットされ、“１”の温度変化検出信号を出力することになる。
【００６１】
従って、データＤＡＴＡの中断期間が長い場合でも、その間に温度変化がなければ、保持回路８７のリセットを行わないので、例えば、図９に於ける復帰時間を零に近づけることができる。
【００６２】
本発明は、前述の各実施の形態にのみ限定されるものではなく、各実施の形態の組合せや他の構成の付加変更も可能である。又データ断検出回路もディジタル回路によってバースト的なデータＤＡＴＡの中断を検出する構成とすることができる。又半導体レーザに駆動電流を供給する駆動回路は、ＦＥＴ構成の場合を示すが、バイポーラ・トランジスタにより構成することも可能である。
【００６３】
【発明の効果】
以上説明したように、本発明は、バースト的に入力されるデータＤＡＴＡの中断をデータ断検出回路６によって検出し、保持回路７に保持された電流制御信号をリセットすることにより、中断期間が長く、且つ温度変化がある場合でも、次に入力されるデータＤＡＴＡに従った半導体レーザ１の光出力を初期状態から増加させることになり、過大な光出力となることを自動的に且つ確実に防止できる利点がある。又データ断検出回路６や保持回路７のリセット機構は簡単な構成であるから、コストアップとなる問題もなく、光送信回路としての信頼性を向上することができる。又リセット信号によって電流制御信号を零にリセットすることなく、或る値の初期設定値にリセットすることによって、復帰時間を短縮することも可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の説明図である。
【図２】本発明の第１の実施の形態の回路構成の説明図である。
【図３】本発明の第１の実施の形態の動作説明図である。
【図４】本発明の第２の実施の形態の説明図である。
【図５】本発明の第３の実施の形態の説明図である。
【図６】本発明の第４の実施の形態の説明図である。
【図７】本発明の第５の実施の形態の要部説明図である。
【図８】本発明の第６の実施の形態の説明図である。
【図９】本発明の第６の実施の形態の動作説明図である。
【図１０】本発明の第７の実施の形態の説明図である。
【図１１】本発明の第８の実施の形態の説明図である。
【図１２】本発明の第９の実施の形態の説明図である。
【図１３】本発明の第９の実施の形態の温度変化検出回路の説明図である。
【図１４】従来例の説明図である。
【図１５】半導体レーザの駆動電流・光出力特性曲線図である。
【図１６】従来例の動作説明図である。
【符号の説明】
１ 半導体レーザ
２ フォトダイオード
３ 電流・電圧変換回路（Ｉ／Ｖ）
４ ＡＰＣ増幅器
５ 駆動回路
６ データ断検出回路
７ リセット付き保持回路
ＤＡＴＡ データ
Claims (8)
- バースト的に入力されるデータを光信号に変換する半導体レーザと、該半導体レーザの出力光をモニタするフォトダイオードと、該フォトダイオードによる検出電流を電圧に変換する電流・電圧変換回路と、該電流・電圧変換回路の出力信号を基準値と比較するＡＰＣ増幅器と、該ＡＰＣ増幅器の出力信号を保持して電流制御信号とする保持回路と、該保持回路に保持された前記電流制御信号と前記データとに従って前記半導体レーザに供給する電流を制御する駆動回路とを含むバースト光送信回路に於いて、
前記保持回路は、前記保持している電流制御信号をリセット可能の構成とし、前記駆動回路に入力される前記データの中断期間を検出して前記保持回路をリセットするデータ断検出回路を設けた
ことを特徴とするバースト光送信回路。 - 前記保持回路は、前記ＡＰＣ増幅器の出力信号のピーク検出値を保持するピーク検出回路と、前記データ断検出回路からのリセット信号によって前記ピーク検出回路をリセットするスイッチ回路とを備えたことを特徴とする請求項１記載のバースト光送信回路。
- 前記保持回路は、前記ＡＰＣ増幅器の出力信号に従って前記電流制御信号の大きさを切替設定して保持し、且つ前記データ断検出回路からのリセット信号によってリセット値に切替設定するスイッチ回路を備えたことを特徴とする請求項１記載のバースト光送信回路。
- 前記保持回路は、前記ＡＰＣ増幅器の出力信号をディジタル値に変換して保持し、且つ前記データ断検出回路からのリセット信号によって、保持しているディジタル値をリセットする構成を備えたことを特徴とする請求項１記載のバースト光送信回路。
- 前記保持回路は、前記ＡＰＣ増幅器の出力信号に対応する電流制御信号を保持し、前記データ断検出回路からのリセット信号によって、該電流制御信号を初期設定値とする構成を備えたことを特徴とする請求項１乃至４の何れ１項記載のバースト光送信回路。
- 前記データ断検出回路からのリセット信号によって起動され、設定時間後に該リセット信号を前記保持回路に入力するタイマーを設けたことを特徴とする請求項１乃至５の何れか１項記載のバースト光送信回路。
- 前記駆動回路に入力されるデータの中断を検出するデータ断検出回路と、前記駆動回路に入力されるクロック信号の断を検出するクロック断検出回路と、前記データ断検出回路からの前記リセット信号と前記クロック断検出回路からのクロック断検出信号とを入力し、オア条件で前記保持回路へのリセット信号とするオア回路とを設けたことを特徴とする請求項１乃至６の何れか１項記載のバースト光送信回路。
- 前記駆動回路に入力されるデータの中断を検出するデータ断検出回路と、所定期間内の温度変化の有無を検出する温度変化検出回路と、前記データ断検出回路からの前記リセット信号と前記温度変化検出回路からの温度変化検出とを入力し、アンド条件で前記保持回路へのリセット信号とするアンド回路とを設けたことを特徴とする請求項１乃至７の何れか１項記載のバースト光送信回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07502499A JP3593646B2 (ja) | 1999-03-19 | 1999-03-19 | バースト光送信回路 |
| US09/471,370 US6282216B1 (en) | 1999-03-19 | 1999-12-23 | Burst mode optical transmitter circuit |
| DE69930048T DE69930048T2 (de) | 1999-03-19 | 1999-12-28 | Optische Burst-Modus-Sendeschaltung |
| EP99125999A EP1039666B1 (en) | 1999-03-19 | 1999-12-28 | Burst mode optical transmitter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07502499A JP3593646B2 (ja) | 1999-03-19 | 1999-03-19 | バースト光送信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269896A JP2000269896A (ja) | 2000-09-29 |
| JP3593646B2 true JP3593646B2 (ja) | 2004-11-24 |
Family
ID=13564212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07502499A Expired - Fee Related JP3593646B2 (ja) | 1999-03-19 | 1999-03-19 | バースト光送信回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6282216B1 (ja) |
| EP (1) | EP1039666B1 (ja) |
| JP (1) | JP3593646B2 (ja) |
| DE (1) | DE69930048T2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4012661B2 (ja) * | 1999-04-26 | 2007-11-21 | 株式会社リコー | 信号生成回路、半導体レーザ駆動制御回路及び画像形成装置 |
| US7079775B2 (en) | 2001-02-05 | 2006-07-18 | Finisar Corporation | Integrated memory mapped controller circuit for fiber optics transceiver |
| JP3795762B2 (ja) * | 2001-03-16 | 2006-07-12 | エヌティティエレクトロニクス株式会社 | 光出力制御回路 |
| US6509994B2 (en) * | 2001-04-23 | 2003-01-21 | Scientific-Atlanta, Inc. | Burst-mode analog transmitter |
| US7614074B2 (en) * | 2001-04-23 | 2009-11-03 | Scientific-Atlanta, Inc. | Burst-mode digital transmitter |
| US6774658B2 (en) * | 2001-04-26 | 2004-08-10 | Intel Corporation | Device testing using a holding-circuit |
| KR100439229B1 (ko) * | 2001-06-27 | 2004-07-05 | 엘지전자 주식회사 | 광전송시스템의 버스트모드 광전송장치 |
| DE60133207T2 (de) * | 2001-12-13 | 2009-04-30 | Alcatel Lucent | Lasersender und Verfahren zur Übertragung von gesteuerten optischen Signalen |
| JP2004032476A (ja) * | 2002-06-27 | 2004-01-29 | Matsushita Electric Ind Co Ltd | 局側装置及び加入者側装置並びに光通信システム |
| US7599629B2 (en) * | 2003-06-06 | 2009-10-06 | Scientific-Atlanta, Inc. | Optical receiver having an open loop automatic gain control circuit |
| KR100532462B1 (ko) * | 2003-08-22 | 2005-12-01 | 삼성전자주식회사 | 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로 |
| TWI220809B (en) * | 2003-10-02 | 2004-09-01 | Asia Optical Co Inc | Laser driver circuit for burst mode transmission |
| CN100334820C (zh) * | 2004-01-09 | 2007-08-29 | 亚洲光学股份有限公司 | 突发模式激光驱动电路及驱动发送器的方法及光通讯装置 |
| US7505692B2 (en) * | 2004-08-31 | 2009-03-17 | Cisco Technology, Inc. | System and method for optical transmission |
| KR100621216B1 (ko) * | 2004-12-10 | 2006-09-13 | 한국전자통신연구원 | 아날로그/디지탈 혼합 방식 온도보상 기능을 구비한 광송신 장치 |
| JP4729925B2 (ja) * | 2005-01-05 | 2011-07-20 | 住友電気工業株式会社 | 光送信機 |
| JP2006216849A (ja) * | 2005-02-04 | 2006-08-17 | Seiko Epson Corp | レーザ素子の駆動方法、レーザ素子の駆動回路、光通信装置、電子機器 |
| US7684518B2 (en) * | 2005-04-28 | 2010-03-23 | Freescale Semiconductor, Inc. | Logic threshold acquisition circuits and methods using reversed peak detectors |
| JP2007005904A (ja) * | 2005-06-21 | 2007-01-11 | Fujitsu Ltd | 光通信装置 |
| JP5011805B2 (ja) * | 2006-04-25 | 2012-08-29 | 住友電気工業株式会社 | 光送信器 |
| US20080220731A1 (en) * | 2007-03-08 | 2008-09-11 | West Lamar E | Reverse path optical link using frequency modulation |
| US20080310846A1 (en) * | 2007-06-13 | 2008-12-18 | West Jr Lamar E | Frequency modulated burst mode transmitter |
| US8270834B2 (en) | 2007-06-13 | 2012-09-18 | West Jr Lamar E | Frequency modulated burst mode optical system |
| US8666260B2 (en) * | 2009-06-02 | 2014-03-04 | General Instrument Corporation | Burst mode laser transmitter having an extremely fast response time when triggered from a totally off state |
| JP4856771B2 (ja) * | 2010-02-15 | 2012-01-18 | 日本電信電話株式会社 | 光信号断検出回路および光受信器 |
| JP2012104582A (ja) * | 2010-11-09 | 2012-05-31 | Sumitomo Electric Ind Ltd | レーザダイオード駆動回路 |
| US9300405B2 (en) * | 2011-12-02 | 2016-03-29 | Semtech Corporation | Closed loop optical modulation amplitude control |
| JP5785589B2 (ja) * | 2013-06-27 | 2015-09-30 | 日本電信電話株式会社 | バースト光信号送信装置及びバースト光信号送信装置の制御方法 |
| JP5822038B1 (ja) * | 2015-02-20 | 2015-11-24 | 沖電気工業株式会社 | 光送信器、加入者側装置、及び光源の温度変化抑制方法。 |
| WO2019027186A1 (en) | 2017-07-29 | 2019-02-07 | Jeongsoo Kim | RAFALE MODE OPERATION BY OPTICAL TRANSCEIVER AND OPTICAL TRANSCEIVER OPERATING METHOD OPERATING IN RAFALE MODE |
| KR102130587B1 (ko) * | 2017-07-29 | 2020-08-05 | 김정수 | 버스트모드로 동작하는 광송신기 및 광송신기 제어방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06103765B2 (ja) * | 1987-10-30 | 1994-12-14 | 日本電気株式会社 | 半導体レーザバイアス電流制御方式 |
| US5036189A (en) * | 1990-04-03 | 1991-07-30 | Raynet Corporation | Thermal control for laser diode used in outside plant communications terminal |
| IT1268058B1 (it) * | 1994-05-20 | 1997-02-20 | Cselt Centro Studi Lab Telec O | Procedimento e dispositivo per il controllo della potenza di picco di un trasmettitore laser in sistemi di trasmissione ottica discontinua. |
| US5694409A (en) * | 1994-07-15 | 1997-12-02 | Kabushiki Kaisha Toshiba | Device for driving a semiconductor laser by a plurality of driving elements |
| US5946334A (en) * | 1996-03-27 | 1999-08-31 | Ricoh Company, Inc. | Semiconductor laser control system |
| JP3389480B2 (ja) * | 1997-10-16 | 2003-03-24 | 富士通株式会社 | Ｌｄ保護回路 |
| JP3085274B2 (ja) * | 1998-01-19 | 2000-09-04 | 日本電気株式会社 | 光送信器 |
-
1999
- 1999-03-19 JP JP07502499A patent/JP3593646B2/ja not_active Expired - Fee Related
- 1999-12-23 US US09/471,370 patent/US6282216B1/en not_active Expired - Lifetime
- 1999-12-28 DE DE69930048T patent/DE69930048T2/de not_active Expired - Lifetime
- 1999-12-28 EP EP99125999A patent/EP1039666B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69930048T2 (de) | 2006-10-26 |
| EP1039666B1 (en) | 2006-03-01 |
| JP2000269896A (ja) | 2000-09-29 |
| EP1039666A3 (en) | 2004-01-07 |
| DE69930048D1 (de) | 2006-04-27 |
| EP1039666A2 (en) | 2000-09-27 |
| US6282216B1 (en) | 2001-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3593646B2 (ja) | バースト光送信回路 | |
| US7653101B2 (en) | Excessive current input suppressing semiconductor laser light emitting circuit | |
| US4884280A (en) | Semiconductor laser driving device for stabilizing the optical output thereof | |
| US5237579A (en) | Semiconductor laser controller using optical-electronic negative feedback loop | |
| WO2001003349A1 (fr) | Emetteur optique sur plusieurs longueurs d'ondes et procede de gestion des longueurs d'ondes de transmissions optiques | |
| US5914586A (en) | Power supply | |
| JPH11239105A (ja) | 光送信器、および、それを用いた光伝送システム | |
| US7602237B2 (en) | Amplifying circuit | |
| US8103174B2 (en) | Transmission network having an optical receiver that utilizes dual power pins and a single status pin to lower power consumption, lower manufacturing cost, and increase transmission efficiency | |
| US5978124A (en) | Light emitting control apparatus and optical transmitter | |
| US10816946B2 (en) | Signal processing device | |
| US8405429B2 (en) | Power supply voltage monitor circuit | |
| US7079460B2 (en) | Optical power level-controlling device for stable oscillation of laser diode | |
| US6792013B2 (en) | Auto power control circuit for laser diode | |
| US7164700B2 (en) | Laser driving circuit | |
| EP0944187A2 (en) | Light emitting element control unit | |
| KR100498452B1 (ko) | 레이저 다이오드 구동 회로 | |
| JP4141807B2 (ja) | 半導体レーザ駆動装置 | |
| US20040151035A1 (en) | Method and device for timing random reading of a memory device | |
| JP2001358661A (ja) | 光送信回路 | |
| US20230008237A1 (en) | Switch device, current determination method and computer program | |
| JP4146711B2 (ja) | 半導体レーザ駆動装置 | |
| JP6932108B2 (ja) | 制御装置および制御方法 | |
| JP2004208043A (ja) | デジタル入力信号処理装置 | |
| JPH0575199A (ja) | 半導体レーザ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040819 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |