JPH0575199A - 半導体レーザ制御装置 - Google Patents
半導体レーザ制御装置Info
- Publication number
- JPH0575199A JPH0575199A JP4024622A JP2462292A JPH0575199A JP H0575199 A JPH0575199 A JP H0575199A JP 4024622 A JP4024622 A JP 4024622A JP 2462292 A JP2462292 A JP 2462292A JP H0575199 A JPH0575199 A JP H0575199A
- Authority
- JP
- Japan
- Prior art keywords
- current
- semiconductor laser
- output
- circuit
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Head (AREA)
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【目的】 バイポーラトランジスタを用いたＩＣ化によ
る光・電気負帰還ループの設計を容易にし、かつ高速な
半導体レーザの制御を可能とする。 【構成】 光・電流負帰還ループは、発光信号指令とモ
ニタ信号との差電流を誤差電流増幅器により増幅し、半
導体レーザの順方向電流を制御する。カレント検出回路
は、前記誤差電流増幅器の発光指令信号の変化に応じた
出力電流の変化量を検出する。電流加算回路は、発光指
令信号に比例した電流を出力し、比例係数を決定する。
る光・電気負帰還ループの設計を容易にし、かつ高速な
半導体レーザの制御を可能とする。 【構成】 光・電流負帰還ループは、発光信号指令とモ
ニタ信号との差電流を誤差電流増幅器により増幅し、半
導体レーザの順方向電流を制御する。カレント検出回路
は、前記誤差電流増幅器の発光指令信号の変化に応じた
出力電流の変化量を検出する。電流加算回路は、発光指
令信号に比例した電流を出力し、比例係数を決定する。
Description
【０００１】
【技術分野】本発明は、半導体レーザ制御装置に関し、
より詳細には、レーザプリンタ、光ディスク装置、デジ
タル複写機、光通信装置等における光源として用いられ
る半導体レーザの光出力を制御する半導体レーザ制御装
置に関する。
より詳細には、レーザプリンタ、光ディスク装置、デジ
タル複写機、光通信装置等における光源として用いられ
る半導体レーザの光出力を制御する半導体レーザ制御装
置に関する。
【０００２】
【従来技術】半導体レーザは極めて小型であって、かつ
駆動電流により高速に直接変調を行なうことができるの
で、近年、光ディスク装置、レーザプリンタ等の光源と
して広く使用されている。しかし、半導体レーザの駆動
電流と光出力との関係は温度により著しく変化するので
半導体レーザの光強度を所望の値に設定しようとする場
合に問題となる。この問題を解決して半導体レーザの利
点を活かすために、従来さまざまなＡＰＣ（Automatic
Power Control）回路が提案されている。
駆動電流により高速に直接変調を行なうことができるの
で、近年、光ディスク装置、レーザプリンタ等の光源と
して広く使用されている。しかし、半導体レーザの駆動
電流と光出力との関係は温度により著しく変化するので
半導体レーザの光強度を所望の値に設定しようとする場
合に問題となる。この問題を解決して半導体レーザの利
点を活かすために、従来さまざまなＡＰＣ（Automatic
Power Control）回路が提案されている。
【０００３】このＡＰＣ回路は大きく次の３つの方式に
分類できる。半導体レーザの光出力を受光素子により
モニターし、この受光素子に発生する受光電流（半導体
レーザの光出力に比例する）に比例する信号と、発光レ
ベル指令信号とが等しくなるように、常時半導体レーザ
の順方向電流を制御する光・電気負帰還ループにより半
導体レーザの光出力を所望の値に制御する方式。
分類できる。半導体レーザの光出力を受光素子により
モニターし、この受光素子に発生する受光電流（半導体
レーザの光出力に比例する）に比例する信号と、発光レ
ベル指令信号とが等しくなるように、常時半導体レーザ
の順方向電流を制御する光・電気負帰還ループにより半
導体レーザの光出力を所望の値に制御する方式。
【０００４】パワー設定時間には半導体レーザの光出
力を受光素子によりモニターし、この受光素子に発生す
る受光電流（半導体レーザの光出力に比例する）に比例
する信号と、発光レベル指令信号とが等しくなるように
半導体レーザの順方向電流を制御し、パワー設定期間外
にはパワー設定期間で設定した半導体レーザの順方向電
流の値を保持することによって半導体レーザの光出力を
所望の値に制御するとともに、パワー設定期間外にはパ
ワー設定期間で設定した半導体レーザの順方向電流を情
報に基づいて変調することにより半導体レーザの光出力
に情報を載せる方式。半導体レーザ温度を測定し、そ
の測定した温度信号によって半導体レーザの順方向電流
を制御したり、または半導体レーザの温度を一定とする
ように制御をしたりして半導体レーザの光出力を所望の
値に制御する方式。
力を受光素子によりモニターし、この受光素子に発生す
る受光電流（半導体レーザの光出力に比例する）に比例
する信号と、発光レベル指令信号とが等しくなるように
半導体レーザの順方向電流を制御し、パワー設定期間外
にはパワー設定期間で設定した半導体レーザの順方向電
流の値を保持することによって半導体レーザの光出力を
所望の値に制御するとともに、パワー設定期間外にはパ
ワー設定期間で設定した半導体レーザの順方向電流を情
報に基づいて変調することにより半導体レーザの光出力
に情報を載せる方式。半導体レーザ温度を測定し、そ
の測定した温度信号によって半導体レーザの順方向電流
を制御したり、または半導体レーザの温度を一定とする
ように制御をしたりして半導体レーザの光出力を所望の
値に制御する方式。
【０００５】半導体レーザの光出力を所望の値とするた
めには（１）の方式が望ましいが、受光素子の動作速
度、光・電気負帰還ループを構成している増幅素子の動
作速度等の限界により制御速度に限界が生ずる。例え
ば、この制御速度の目安として光・電気負帰還ループの
開ループでの交叉周波数を考慮した場合、この交叉周波
数をｆ0としたとき半導体レーザの光出力のステップ応
答特性は次のように近似できる。 Ｐｏｕｔ＝Ｐ0｛１−ｅｘｐ（−２πｆ0ｔ）｝ Ｐｏｕｔ：半導体レーザの光出力 Ｐ0：半導体レーザの設定された光強度 ｔ：時間 半導体レーザの多くの使用目的では、半導体レーザの光
出力を変化させた直後から、設定された時間τ0が経過
するまでの全光量（光出力の積分値∫Ｐｏｕｔ）が所定
の値となることが必要とされ、以下の式のようになる。
めには（１）の方式が望ましいが、受光素子の動作速
度、光・電気負帰還ループを構成している増幅素子の動
作速度等の限界により制御速度に限界が生ずる。例え
ば、この制御速度の目安として光・電気負帰還ループの
開ループでの交叉周波数を考慮した場合、この交叉周波
数をｆ0としたとき半導体レーザの光出力のステップ応
答特性は次のように近似できる。 Ｐｏｕｔ＝Ｐ0｛１−ｅｘｐ（−２πｆ0ｔ）｝ Ｐｏｕｔ：半導体レーザの光出力 Ｐ0：半導体レーザの設定された光強度 ｔ：時間 半導体レーザの多くの使用目的では、半導体レーザの光
出力を変化させた直後から、設定された時間τ0が経過
するまでの全光量（光出力の積分値∫Ｐｏｕｔ）が所定
の値となることが必要とされ、以下の式のようになる。
【０００６】
【数１】
【０００７】仮に、τ0＝５０ｎｓ、誤差の許容範囲を
０.４％とした場合、ｆ0＞８００ＭＨｚとしなければな
らず、これは極めて困難である。また、（２）の方式で
は（１）の方式の上記問題は発生せず、半導体レーザを
高速に変調することが可能であるので、多く使用されて
いる。しかしながら、この（２）の方式では半導体レー
ザの光出力を常時制御しているわけではないので、外乱
等により容易に半導体レーザの光量変動が生ずる。外乱
としては、例えば半導体レーザのドウループ特性があ
り、半導体レーザの光量はこのドウループ特性により容
易に数％程度の誤差が生じてしまう。半導体レーザのド
ウループ特性を抑制する試みとして、半導体レーザの熱
時定数に半導体レーザ駆動電流の周波数特性を合わせ補
償する方法などが提案されているが、半導体レーザの熱
時定数は各半導体レーザ毎に個別にバラツキがあり、ま
た半導体レーザの周囲環境により異なる等の問題があ
る。また光ディスク装置などにおいて問題とされる半導
体レーザの戻り光の影響による光量変動などの問題があ
る。
０.４％とした場合、ｆ0＞８００ＭＨｚとしなければな
らず、これは極めて困難である。また、（２）の方式で
は（１）の方式の上記問題は発生せず、半導体レーザを
高速に変調することが可能であるので、多く使用されて
いる。しかしながら、この（２）の方式では半導体レー
ザの光出力を常時制御しているわけではないので、外乱
等により容易に半導体レーザの光量変動が生ずる。外乱
としては、例えば半導体レーザのドウループ特性があ
り、半導体レーザの光量はこのドウループ特性により容
易に数％程度の誤差が生じてしまう。半導体レーザのド
ウループ特性を抑制する試みとして、半導体レーザの熱
時定数に半導体レーザ駆動電流の周波数特性を合わせ補
償する方法などが提案されているが、半導体レーザの熱
時定数は各半導体レーザ毎に個別にバラツキがあり、ま
た半導体レーザの周囲環境により異なる等の問題があ
る。また光ディスク装置などにおいて問題とされる半導
体レーザの戻り光の影響による光量変動などの問題があ
る。
【０００８】この点を解決するために、例えば、特開平
２−２０５０８６号公報のものが提案されている。この
公報のものは、半導体レーザの光出力を受光素子により
モニターし、その出力と発光レベル指令信号とが等しく
なるように半導体レーザの順方向電流を制御する光・電
気負帰還ループと、発光レベル指令信号を半導体レーザ
の順方向電流に変換する変換手段とを有し、前記光・電
気負帰還ループの制御電流と前記変換手段により生成さ
れた電流との和または差の電流によって前記半導体レー
ザを制御するものである。しかしながら、光・電気負帰
還ループの設計の容易さや、高速、高精度、高分解能な
半導体レーザ制御装置としては不十分なものであった。
２−２０５０８６号公報のものが提案されている。この
公報のものは、半導体レーザの光出力を受光素子により
モニターし、その出力と発光レベル指令信号とが等しく
なるように半導体レーザの順方向電流を制御する光・電
気負帰還ループと、発光レベル指令信号を半導体レーザ
の順方向電流に変換する変換手段とを有し、前記光・電
気負帰還ループの制御電流と前記変換手段により生成さ
れた電流との和または差の電流によって前記半導体レー
ザを制御するものである。しかしながら、光・電気負帰
還ループの設計の容易さや、高速、高精度、高分解能な
半導体レーザ制御装置としては不十分なものであった。
【０００９】
【目的】本発明は、上述の問題点に鑑みてなされたもの
で、バイポーラトランジスタを用いたＩＣ化による光・
電気負帰還ループの設計を容易にし、かつ高速な制御を
可能とした半導体レーザ制御装置を提供することを目的
としてなされたものである。
で、バイポーラトランジスタを用いたＩＣ化による光・
電気負帰還ループの設計を容易にし、かつ高速な制御を
可能とした半導体レーザ制御装置を提供することを目的
としてなされたものである。
【００１０】
【構成】本発明は、上記目的を達成するために、（１）
被駆動半導体レーザの光出力の一部をモニターし、該半
導体レーザの出力光強度に比例するモニター信号と発光
指令信号とが等しくなるように前記半導体レーザの順方
向電流を制御する半導体レーザ制御装置において、前記
発光指令信号と前記モニター信号との差電流を誤差電流
増幅器により増幅して前記半導体レーザの前記順方向電
流を制御する光・電気負帰還ループと、前記誤差電流増
幅器の前記発光指令信号の変化に応じた出力電流の変化
量を検出するカレント検出回路と、第１のＤ／Ａ変換器
と、前記カレント検出回路の出力と前記第１のＤ／Ａ変
換器の出力とを比較する比較器と、該比較器の出力結果
を所定のタイミングに保持するメモリー機能と、前記所
定のタイミングを生成するタイミング発生回路と、前記
メモリーからの出力に従いＤ／Ａ変換を行なう第２のＤ
／Ａ変換器と、前記発光指令信号に比例した電流を出力
し、比例係数を前記第２のＤ／Ａ変換器の出力により決
定する電流加算回路とから成ること、更には、（２）前
記カレント検出回路をハイパスフィルターにより構成し
たこと、更には、（３）前記発光指令信号の最小値が所
定値であり、前記発光指令信号の変化は最小値から最大
値に変化させること、更には、（４）前記（３）におい
て、前記カレント検出回路をハイパスフィルターにより
構成したこと、更には、（５）前記（１）において、前
記タイミング発生を遅延回路により構成すること、更に
は、（６）前記（５）において、前記遅延回路の遅延時
間の最小値を前記光・電気負帰還ループの制御時間より
長くしたこと、更には、（７）前記（６）において、前
記カレント検出回路をハイパスフィルターにより構成
し、前記変換タイミングの１ビットあたりの遅延時間を
前記ハイパスフィルターの時定数より短くしたこと、更
には、（８）前記（１）において、前記誤差電流増幅器
は、入力電流によりキャパシタンスの電荷を充放電する
ことにより誤差電圧に変換し、該誤差電圧をハイインピ
ーダンス入力回路を介して第１のペアトランジスタのエ
ミッタ電流差を前記誤差電圧に比例した電流だけ変化さ
せる入力部と、前記第１のペアトランジスタのベース・
エミッタ電圧差を第２のペアトランジスタのベース・エ
ミッタ電圧差として与えることにより、前記第２のペア
トランジスタのコレクタ電流を変化させ、該第２のペア
トランジスタのコレクタ電流に比例した電流を出力電流
とする出力部とを有すること、或いは、（９）被駆動半
導体レーザの光出力の一部をモニターし、該半導体レー
ザの出力光強度に比例するモニター信号と発光指令信号
とが等しくなるように前記半導体レーザの順方向電流を
制御する半導体レーザ制御装置において、前記発光指令
信号と前記モニター信号との差電流を誤差電流増幅器に
より増幅して前記半導体レーザの前記順方向電流を制御
する光・電気負帰還ループと、該光・電気負帰還ループ
を介して、前記発光指令信号の変化に応じた前記半導体
レーザの順方向電流をＡ／Ｄ変換するＡ／Ｄ変換回路
と、前記誤差電流増幅器の前記発光指令信号の変化に応
じた出力電流の変化量を検出するカレント検出回路とか
ら成ること、更には、（１０）前記（９）において、前
記発光指令信号の最小値が所定値であり、前記発光指令
信号の変化は最小値から最大値に変化させること、更に
は、（１１）前記（９）において、前記Ａ／Ｄ変換の各
ビットの変換タイミングを遅延回路により構成するこ
と、更には、（１２）前記（９）において、前記誤差電
流増幅器は、入力電流によりキャパシタンスの電荷を充
放電することにより誤差電圧に変換し、該誤差電圧をハ
イインピーダンス入力回路を介して第１のペアトランジ
スタのエミッタ電流差を前記誤差電圧に比例した電流だ
け変化させる入力部と、前記第１のペアトランジスタの
ベース・エミッタ電圧差を第２のペアトランジスタのベ
ース・エミッタ電圧差として与えることにより、前記第
２のペアトランジスタのコレクタ電流を変化させ、該第
２のペアトランジスタのコレクタ電流に比例した電流を
出力電流とする出力部とを有することを特徴としたもの
である。以下、本発明の実施例に基づいて説明する。
被駆動半導体レーザの光出力の一部をモニターし、該半
導体レーザの出力光強度に比例するモニター信号と発光
指令信号とが等しくなるように前記半導体レーザの順方
向電流を制御する半導体レーザ制御装置において、前記
発光指令信号と前記モニター信号との差電流を誤差電流
増幅器により増幅して前記半導体レーザの前記順方向電
流を制御する光・電気負帰還ループと、前記誤差電流増
幅器の前記発光指令信号の変化に応じた出力電流の変化
量を検出するカレント検出回路と、第１のＤ／Ａ変換器
と、前記カレント検出回路の出力と前記第１のＤ／Ａ変
換器の出力とを比較する比較器と、該比較器の出力結果
を所定のタイミングに保持するメモリー機能と、前記所
定のタイミングを生成するタイミング発生回路と、前記
メモリーからの出力に従いＤ／Ａ変換を行なう第２のＤ
／Ａ変換器と、前記発光指令信号に比例した電流を出力
し、比例係数を前記第２のＤ／Ａ変換器の出力により決
定する電流加算回路とから成ること、更には、（２）前
記カレント検出回路をハイパスフィルターにより構成し
たこと、更には、（３）前記発光指令信号の最小値が所
定値であり、前記発光指令信号の変化は最小値から最大
値に変化させること、更には、（４）前記（３）におい
て、前記カレント検出回路をハイパスフィルターにより
構成したこと、更には、（５）前記（１）において、前
記タイミング発生を遅延回路により構成すること、更に
は、（６）前記（５）において、前記遅延回路の遅延時
間の最小値を前記光・電気負帰還ループの制御時間より
長くしたこと、更には、（７）前記（６）において、前
記カレント検出回路をハイパスフィルターにより構成
し、前記変換タイミングの１ビットあたりの遅延時間を
前記ハイパスフィルターの時定数より短くしたこと、更
には、（８）前記（１）において、前記誤差電流増幅器
は、入力電流によりキャパシタンスの電荷を充放電する
ことにより誤差電圧に変換し、該誤差電圧をハイインピ
ーダンス入力回路を介して第１のペアトランジスタのエ
ミッタ電流差を前記誤差電圧に比例した電流だけ変化さ
せる入力部と、前記第１のペアトランジスタのベース・
エミッタ電圧差を第２のペアトランジスタのベース・エ
ミッタ電圧差として与えることにより、前記第２のペア
トランジスタのコレクタ電流を変化させ、該第２のペア
トランジスタのコレクタ電流に比例した電流を出力電流
とする出力部とを有すること、或いは、（９）被駆動半
導体レーザの光出力の一部をモニターし、該半導体レー
ザの出力光強度に比例するモニター信号と発光指令信号
とが等しくなるように前記半導体レーザの順方向電流を
制御する半導体レーザ制御装置において、前記発光指令
信号と前記モニター信号との差電流を誤差電流増幅器に
より増幅して前記半導体レーザの前記順方向電流を制御
する光・電気負帰還ループと、該光・電気負帰還ループ
を介して、前記発光指令信号の変化に応じた前記半導体
レーザの順方向電流をＡ／Ｄ変換するＡ／Ｄ変換回路
と、前記誤差電流増幅器の前記発光指令信号の変化に応
じた出力電流の変化量を検出するカレント検出回路とか
ら成ること、更には、（１０）前記（９）において、前
記発光指令信号の最小値が所定値であり、前記発光指令
信号の変化は最小値から最大値に変化させること、更に
は、（１１）前記（９）において、前記Ａ／Ｄ変換の各
ビットの変換タイミングを遅延回路により構成するこ
と、更には、（１２）前記（９）において、前記誤差電
流増幅器は、入力電流によりキャパシタンスの電荷を充
放電することにより誤差電圧に変換し、該誤差電圧をハ
イインピーダンス入力回路を介して第１のペアトランジ
スタのエミッタ電流差を前記誤差電圧に比例した電流だ
け変化させる入力部と、前記第１のペアトランジスタの
ベース・エミッタ電圧差を第２のペアトランジスタのベ
ース・エミッタ電圧差として与えることにより、前記第
２のペアトランジスタのコレクタ電流を変化させ、該第
２のペアトランジスタのコレクタ電流に比例した電流を
出力電流とする出力部とを有することを特徴としたもの
である。以下、本発明の実施例に基づいて説明する。
【００１１】図１は、本発明による半導体レーザ制御装
置に用いられる光・電気負帰還ループの一実施例を説明
するための構成図で、図中、１はハイインピーダンス回
路、２は電圧・電流変換回路、３は順方向電流変換回路
である。なお、この図１の構成は後述する図８のＩ部に
対応している。
置に用いられる光・電気負帰還ループの一実施例を説明
するための構成図で、図中、１はハイインピーダンス回
路、２は電圧・電流変換回路、３は順方向電流変換回路
である。なお、この図１の構成は後述する図８のＩ部に
対応している。
【００１２】発光指令信号Ｉsignalと、被駆動半導体レ
ーザ（ＬＤ）の光出力Ｐ0の一部をモニターして、入力
された光強度に比例した光起電流Ｉｍとがキャパシタン
スＣｆの同一端子に接続され、そのため同電流の方向が
逆方向なのでキャパシタンスＣｆに流れる電流はＩsign
al−Ｉｍとなる。この差電流Ｉsignal−Ｉｍによりキャ
パシタンスＣｆの端子間電圧Ｖ1が変化する。キャパシ
タンスＣｆの端子間電圧Ｖ1はハイインピーダンス回路
１を介して、電圧・電流変換回路２に入力され、トラン
ジスタＱ１のエミッタ電流をＩE1、トランジスタＱ２の
エミッタ電流を−ＩE1に変化させる。ここでシランジス
タＱ１，Ｑ２を動作させるためのバイアス電流をＩ1と
すると、トランジスタＱ１のエミッタ電流はＩ1＋ＩE1
であり、トランジスタＱ２のエミッタ電流はＩ1−ＩE1
となる。トランジスタＱ１のベースとトランジスタＱ２
のベースとは同一電位にバイアスされている。トランジ
スタＱ１，Ｑ２のベース・エミッタ電圧は次のようにな
る。
ーザ（ＬＤ）の光出力Ｐ0の一部をモニターして、入力
された光強度に比例した光起電流Ｉｍとがキャパシタン
スＣｆの同一端子に接続され、そのため同電流の方向が
逆方向なのでキャパシタンスＣｆに流れる電流はＩsign
al−Ｉｍとなる。この差電流Ｉsignal−Ｉｍによりキャ
パシタンスＣｆの端子間電圧Ｖ1が変化する。キャパシ
タンスＣｆの端子間電圧Ｖ1はハイインピーダンス回路
１を介して、電圧・電流変換回路２に入力され、トラン
ジスタＱ１のエミッタ電流をＩE1、トランジスタＱ２の
エミッタ電流を−ＩE1に変化させる。ここでシランジス
タＱ１，Ｑ２を動作させるためのバイアス電流をＩ1と
すると、トランジスタＱ１のエミッタ電流はＩ1＋ＩE1
であり、トランジスタＱ２のエミッタ電流はＩ1−ＩE1
となる。トランジスタＱ１のベースとトランジスタＱ２
のベースとは同一電位にバイアスされている。トランジ
スタＱ１，Ｑ２のベース・エミッタ電圧は次のようにな
る。
【００１３】 ＶBE1＝ＶT・ｌｎ（Ｉ1＋ＩE1）−ＶT・ｌｎ（Ｉｓ1） ＶBE2＝ＶT・ｌｎ（Ｉ1−ＩE1）−ＶT・ｌｎ（Ｉｓ1） また、トランジスタＱ３，Ｑ４のベース・エミッタ電圧
は次のようになる。 ＶBE3＝ＶT・ｌｎ（Ｉ0−ＩE3）−ＶT・ｌｎ（Ｉｓ2） ＶBE4＝ＶT・ｌｎ（Ｉ0＋ＩE3）−ＶT・ｌｎ（Ｉｓ2） ここで、トランジスタＱ３とＱ４のエミッタ電流をそれ
ぞれＩ0＋ＩE3，Ｉ0−ＩE3とした。一方、トランジスタ
Ｑ１のエミッタはトランジスタＱ４のベースに接続さ
れ、トランジスタＱ２のエミッタはトランジスタＱ３の
ベースに接続され、トランジスタＱ３とＱ４のエミッタ
は接続されている。
は次のようになる。 ＶBE3＝ＶT・ｌｎ（Ｉ0−ＩE3）−ＶT・ｌｎ（Ｉｓ2） ＶBE4＝ＶT・ｌｎ（Ｉ0＋ＩE3）−ＶT・ｌｎ（Ｉｓ2） ここで、トランジスタＱ３とＱ４のエミッタ電流をそれ
ぞれＩ0＋ＩE3，Ｉ0−ＩE3とした。一方、トランジスタ
Ｑ１のエミッタはトランジスタＱ４のベースに接続さ
れ、トランジスタＱ２のエミッタはトランジスタＱ３の
ベースに接続され、トランジスタＱ３とＱ４のエミッタ
は接続されている。
【００１４】したがって、トランジスタＱ１とトランジ
スタＱ２のベース・エミッタ電位差は、トランジスタＱ
４とトランジスタＱ３のベース・エミッタ電位差に等し
くなる。 ＶBE1−ＶBE2＝ＶBE4−ＶBE3 前記各トランジスタのベース・エミッタ電圧式から ＩE3＝（Ｉ0／Ｉ1）・ＩE1 となる。ここで、キャパシタンスＣｆの端子間電圧Ｖ1
とエミッタ電流ＩE1との関係は比例するようにハイイン
ピーダンス回路１を介して、電圧・電流変換回路２が動
作するようになっている。この比例係数をＡ0とすれ
ば、 ＩE3＝（Ｉ0／Ｉ1）・Ａ0・Ｖ1 となる。
スタＱ２のベース・エミッタ電位差は、トランジスタＱ
４とトランジスタＱ３のベース・エミッタ電位差に等し
くなる。 ＶBE1−ＶBE2＝ＶBE4−ＶBE3 前記各トランジスタのベース・エミッタ電圧式から ＩE3＝（Ｉ0／Ｉ1）・ＩE1 となる。ここで、キャパシタンスＣｆの端子間電圧Ｖ1
とエミッタ電流ＩE1との関係は比例するようにハイイン
ピーダンス回路１を介して、電圧・電流変換回路２が動
作するようになっている。この比例係数をＡ0とすれ
ば、 ＩE3＝（Ｉ0／Ｉ1）・Ａ0・Ｖ1 となる。
【００１５】したがってトランジスタＱ３，Ｑ４のエミ
ッタ電流の変化はキャパシタンスＣｆの端子間電圧に比
例し、トランジスタＱ３，Ｑ４の電流増幅率が十分大き
ければ、トランジスタＱ３，Ｑ４のエミッタ電流はコレ
クタ電流に等しい。このようにしてキャパシタンスＣｆ
の端子間電圧Ｖ1に比例する電流がトランジスタＱ３，
Ｑ４のコレクタ電流となり、半導体レーザの順方向電流
に変換する変換回路３を介してトランジスタＱ３，Ｑ４
のコレクタ電流に比例する電流が半導体レーザ（ＬＤ）
の駆動電流となる。半導体レーザの順方向電流に変換す
る変換回路３の比例係数をＡ1とし、半導体レーザのし
きい値電流をＩth、微分量子効率をη、光出力をＰ0、
半導体レーザ（ＬＤ）を光出力をモニターしているフォ
トダイオード（ＰＤ）との結合効率をα、前記フォトダ
イオード（ＰＤ）の放射感度をＳとすると、フォトダイ
オード（ＰＤ）の光起電流Ｉｍと半導体レーザ（ＬＤ）
の光出力Ｐ0は下記のようになる。 Ｐ0＝η・{（Ｉ0／Ｉ1）・Ａ1・Ａ0・Ｖ1−Ｉth} Ｉｍ＝α・Ｓ・η・{（Ｉ0／Ｉ1）・Ａ1・Ａ0・Ｖ1−Ｉth}
ッタ電流の変化はキャパシタンスＣｆの端子間電圧に比
例し、トランジスタＱ３，Ｑ４の電流増幅率が十分大き
ければ、トランジスタＱ３，Ｑ４のエミッタ電流はコレ
クタ電流に等しい。このようにしてキャパシタンスＣｆ
の端子間電圧Ｖ1に比例する電流がトランジスタＱ３，
Ｑ４のコレクタ電流となり、半導体レーザの順方向電流
に変換する変換回路３を介してトランジスタＱ３，Ｑ４
のコレクタ電流に比例する電流が半導体レーザ（ＬＤ）
の駆動電流となる。半導体レーザの順方向電流に変換す
る変換回路３の比例係数をＡ1とし、半導体レーザのし
きい値電流をＩth、微分量子効率をη、光出力をＰ0、
半導体レーザ（ＬＤ）を光出力をモニターしているフォ
トダイオード（ＰＤ）との結合効率をα、前記フォトダ
イオード（ＰＤ）の放射感度をＳとすると、フォトダイ
オード（ＰＤ）の光起電流Ｉｍと半導体レーザ（ＬＤ）
の光出力Ｐ0は下記のようになる。 Ｐ0＝η・{（Ｉ0／Ｉ1）・Ａ1・Ａ0・Ｖ1−Ｉth} Ｉｍ＝α・Ｓ・η・{（Ｉ0／Ｉ1）・Ａ1・Ａ0・Ｖ1−Ｉth}
【００１６】ここでＤＣ動作の場合には、キャパシタン
スＣｆと等価的に並列に入る抵抗をＲとすれば Ｖ1＝Ｒ・（Ｉsignal−Ｉｍ） なので、 Ｐ0＝η・(Ｉ0/Ｉ1)・Ａ1・Ａ0・Ｒ・Ｉsignal/〔１＋α・Ｓ・η・(Ｉ0/Ｉ1)・Ａ1・Ａ0・ Ｒ〕 −η・Ｉth/〔１＋α・Ｓ・η・(Ｉ0/Ｉ1)・Ａ1・Ａ0・Ｒ〕 となる。 Ｒ＝５０(ｋΩ)、η＝０.１５(ｍＷ／ｍＡ)、α・Ｓ＝０.１３３(ｍＡ／ｍＷ) Ａ0＝２、Ａ1＝１／６.８(Ω)、Ｉ0／Ｉ1＝１０、Ｉth＝５０ｍＡ の場合には α・Ｓ・η・(Ｉ0/Ｉ1)・Ａ1・Ａ0・Ｒ≒３０００≫１ Ｉth（Ｉ0／Ｉ1）・Ａ1・Ａ0・Ｒ＝０.３４μＡ≒３μＷ 以上からＰ0の標準的出力レベルが１ｍＷ程度の場合 Ｐ0＝Ｉsignal／α・Ｓ となりＰ0はＩsignalに比例する。
スＣｆと等価的に並列に入る抵抗をＲとすれば Ｖ1＝Ｒ・（Ｉsignal−Ｉｍ） なので、 Ｐ0＝η・(Ｉ0/Ｉ1)・Ａ1・Ａ0・Ｒ・Ｉsignal/〔１＋α・Ｓ・η・(Ｉ0/Ｉ1)・Ａ1・Ａ0・ Ｒ〕 −η・Ｉth/〔１＋α・Ｓ・η・(Ｉ0/Ｉ1)・Ａ1・Ａ0・Ｒ〕 となる。 Ｒ＝５０(ｋΩ)、η＝０.１５(ｍＷ／ｍＡ)、α・Ｓ＝０.１３３(ｍＡ／ｍＷ) Ａ0＝２、Ａ1＝１／６.８(Ω)、Ｉ0／Ｉ1＝１０、Ｉth＝５０ｍＡ の場合には α・Ｓ・η・(Ｉ0/Ｉ1)・Ａ1・Ａ0・Ｒ≒３０００≫１ Ｉth（Ｉ0／Ｉ1）・Ａ1・Ａ0・Ｒ＝０.３４μＡ≒３μＷ 以上からＰ0の標準的出力レベルが１ｍＷ程度の場合 Ｐ0＝Ｉsignal／α・Ｓ となりＰ0はＩsignalに比例する。
【００１７】次にＡＣ動作の場合には Ｖ1＝（Ｉsignal−Ｉｍ）／ｊωＣｆ なので、光・電気負帰還ループのオープンループでのゲ
インＧｖは下記のようになる。 Ｇｖ＝α・Ｓ・η・(Ｉ0／Ｉ1)・Ａ1・Ａ0／(ｊωＣｆ) ここで、回路動作上の位相遅れに関しては下記理由によ
り大幅に低減されている。
インＧｖは下記のようになる。 Ｇｖ＝α・Ｓ・η・(Ｉ0／Ｉ1)・Ａ1・Ａ0／(ｊωＣｆ) ここで、回路動作上の位相遅れに関しては下記理由によ
り大幅に低減されている。
【００１８】発光指令信号とフォトダイオード（ＰＤ）
の光起電流の比較はキャパシタンスＣｆの充放電により
行なっているので、前記ｊωＣｆの項により表現される
設計上の位相遅れ要因のほかはほとんど発生しない。ま
た、ハイインピーダンス回路は、例えばトランジスタに
より構成し、コレクタ接地回路を用いれば、トランジス
タの遮断周波数近くまで動作するのでたやすく高速化す
ることができる。更に電圧・電流変換回路２もトランジ
スタのエミッタに抵抗を付加してコレクタ電流を取り出
すようにすれば、たやすく高速化することができる。ま
たトランジスタＱ１，Ｑ２にはバイアス電流が、例えば
１００μＡ程度流れていれば、エミッタ抵抗値は３００
Ω程度なので、等価的に並列に挿入されるキャパシタン
スの影響は大幅に低減される。
の光起電流の比較はキャパシタンスＣｆの充放電により
行なっているので、前記ｊωＣｆの項により表現される
設計上の位相遅れ要因のほかはほとんど発生しない。ま
た、ハイインピーダンス回路は、例えばトランジスタに
より構成し、コレクタ接地回路を用いれば、トランジス
タの遮断周波数近くまで動作するのでたやすく高速化す
ることができる。更に電圧・電流変換回路２もトランジ
スタのエミッタに抵抗を付加してコレクタ電流を取り出
すようにすれば、たやすく高速化することができる。ま
たトランジスタＱ１，Ｑ２にはバイアス電流が、例えば
１００μＡ程度流れていれば、エミッタ抵抗値は３００
Ω程度なので、等価的に並列に挿入されるキャパシタン
スの影響は大幅に低減される。
【００１９】従って、光・電気負帰還ループのオープン
ループゲインが１となる周波数が２００程度であれば、
上記Ｇｖの表現式がそのまま成立するようになる。さ
て、α・Ｓ・η・(Ｉ0／Ｉ1)・Ａ0が一定値のとき光・電気
負帰還ループのオープンループゲインが１となる周波数
は比例係数Ａ1とキャパシタンスＣｆの値により設定す
ることができる。ところが半導体レーザはα・Ｓ・ηの値
が個別半導体レーザにより大幅にばらついている。この
ために半導体レーザ制御回路をＩＣ化する場合には、こ
のバラツキを個別半導体レーザ毎に外付け部品により設
定できるようになっている必要がある。また、ＩＣにお
いては個別素子の絶対値バラツキが大きいため、比例係
数Ａ1とキャパシタンスＣｆの値をＩＣ内で設定するこ
とができない。従って、比例係数Ａ1とキャパシタンス
Ｃｆの値は外付け部品により決定できるようにすること
により、上記問題点は除去することができる。
ループゲインが１となる周波数が２００程度であれば、
上記Ｇｖの表現式がそのまま成立するようになる。さ
て、α・Ｓ・η・(Ｉ0／Ｉ1)・Ａ0が一定値のとき光・電気
負帰還ループのオープンループゲインが１となる周波数
は比例係数Ａ1とキャパシタンスＣｆの値により設定す
ることができる。ところが半導体レーザはα・Ｓ・ηの値
が個別半導体レーザにより大幅にばらついている。この
ために半導体レーザ制御回路をＩＣ化する場合には、こ
のバラツキを個別半導体レーザ毎に外付け部品により設
定できるようになっている必要がある。また、ＩＣにお
いては個別素子の絶対値バラツキが大きいため、比例係
数Ａ1とキャパシタンスＣｆの値をＩＣ内で設定するこ
とができない。従って、比例係数Ａ1とキャパシタンス
Ｃｆの値は外付け部品により決定できるようにすること
により、上記問題点は除去することができる。
【００２０】図２は、図１に示した光・電気負帰還ルー
プの回路構成図である。図中の一点鎖線で示したブロッ
クは図１に対応している。Ｑ２２により図１において述
べたハイインピーダンス回路１を実現し、Ｑ１８，Ｑ１
９、抵抗Ｒ１により図１の電圧・電流変換回路２を実現
している。図１のトランジスタＱ１，Ｑ２に対応するト
ランジスタは、図２においてはＱ２１，Ｑ２０であり、
図２においてはＱ２１，Ｑ２０のベース・エミッタ電圧
差をトランジスタＱ１４，Ｑ１３を介し、図１における
トランジスタＱ３，Ｑ４に対応するトランジスタＱ１
０，Ｑ９に接続している。この場合Ｑ１４，Ｑ１３のト
ランジスタでの電圧降下は同じになるようにバイアス電
流がＱ１４，Ｑ１３に流れている。トランジスタＱ９の
コレクタ電流の変化量が、抵抗Ｒ２により電圧に変換さ
れてＱ１のトランジスタのベース電圧になる。ここでト
ランジスタＱ６，Ｑ７，Ｑ３、抵抗Ｒ４、キャパシタン
スＣ０によりＤＣシフトを行ないながら、電圧・電流変
換している。Ｑ１のトランジスタのベース電圧はＤＣシ
フトしてトランジスタＱ０のエミッタ電圧になる。
プの回路構成図である。図中の一点鎖線で示したブロッ
クは図１に対応している。Ｑ２２により図１において述
べたハイインピーダンス回路１を実現し、Ｑ１８，Ｑ１
９、抵抗Ｒ１により図１の電圧・電流変換回路２を実現
している。図１のトランジスタＱ１，Ｑ２に対応するト
ランジスタは、図２においてはＱ２１，Ｑ２０であり、
図２においてはＱ２１，Ｑ２０のベース・エミッタ電圧
差をトランジスタＱ１４，Ｑ１３を介し、図１における
トランジスタＱ３，Ｑ４に対応するトランジスタＱ１
０，Ｑ９に接続している。この場合Ｑ１４，Ｑ１３のト
ランジスタでの電圧降下は同じになるようにバイアス電
流がＱ１４，Ｑ１３に流れている。トランジスタＱ９の
コレクタ電流の変化量が、抵抗Ｒ２により電圧に変換さ
れてＱ１のトランジスタのベース電圧になる。ここでト
ランジスタＱ６，Ｑ７，Ｑ３、抵抗Ｒ４、キャパシタン
スＣ０によりＤＣシフトを行ないながら、電圧・電流変
換している。Ｑ１のトランジスタのベース電圧はＤＣシ
フトしてトランジスタＱ０のエミッタ電圧になる。
【００２１】その結果、抵抗ＲｆにはトランジスタＱ０
のエミッタ電圧と抵抗Ｒｆの値により決まる電流が流
れ、トランジスタＱ０の電流増幅率が十分大きいので、
トランジスタＱ０のエミッタ電流は該トランジスタＱ０
のコレクタ電流に等しくなる。このようにして半導体レ
ーザ（ＬＤ）の順方向電流を制御する。ここで図１の説
明において述べたＡ1は１／Ｒｆであり、本発明による
光・電気負帰還ループ回路をＩＣ化する場合には、抵抗
Ｒｆを外付け部品とすることにより、図１における光・
電気負帰還ループの周波数特性の設定のところで述べた
ことが実現されている。
のエミッタ電圧と抵抗Ｒｆの値により決まる電流が流
れ、トランジスタＱ０の電流増幅率が十分大きいので、
トランジスタＱ０のエミッタ電流は該トランジスタＱ０
のコレクタ電流に等しくなる。このようにして半導体レ
ーザ（ＬＤ）の順方向電流を制御する。ここで図１の説
明において述べたＡ1は１／Ｒｆであり、本発明による
光・電気負帰還ループ回路をＩＣ化する場合には、抵抗
Ｒｆを外付け部品とすることにより、図１における光・
電気負帰還ループの周波数特性の設定のところで述べた
ことが実現されている。
【００２２】図３は図２のバイアス電圧生成回路であ
り、図３に示したバイアスを与えることで図２の動作が
保証されている。以下、動作について説明する。図中の
Ｉ部で温度に安定な基準電圧を発生させている。すなわ
ち、抵抗Ｒ３８とトランジスタＱ３７のエミッタ間で前
記基準電圧が発生している。そのため抵抗Ｒ３８に流れ
る電流が非常に安定になる。トランジスタＱ３７のコレ
クタには、トランジスタＱ３８，Ｑ３９，Ｑ４０で構成
されているカレントミラー回路が接続されており、矢印
、で示す方向の電流が流れる。
り、図３に示したバイアスを与えることで図２の動作が
保証されている。以下、動作について説明する。図中の
Ｉ部で温度に安定な基準電圧を発生させている。すなわ
ち、抵抗Ｒ３８とトランジスタＱ３７のエミッタ間で前
記基準電圧が発生している。そのため抵抗Ｒ３８に流れ
る電流が非常に安定になる。トランジスタＱ３７のコレ
クタには、トランジスタＱ３８，Ｑ３９，Ｑ４０で構成
されているカレントミラー回路が接続されており、矢印
、で示す方向の電流が流れる。
【００２３】トランジスタＱ４１，Ｑ４２，Ｑ４３もカ
レントミラー回路であり、矢印、の方向の電流が流
れる。電圧Ｖ2は、トランジスタＱ４３に定電圧をかけ
るもので、Ｖccは抵抗Ｒ４３の電圧降下により電圧Ｖ2
の安定した電圧が得られる。また、トランジスタＱ４３
と同じベース電圧がトランジスタＱ４８に印加されてい
るので、該トランジスタＱ４８のコレクタには、矢印
で示す方向に安定した電流が流れる。トランジスタＱ４
７のカレントミラー回路で安定したベース電圧Ｖ4が発
生される。
レントミラー回路であり、矢印、の方向の電流が流
れる。電圧Ｖ2は、トランジスタＱ４３に定電圧をかけ
るもので、Ｖccは抵抗Ｒ４３の電圧降下により電圧Ｖ2
の安定した電圧が得られる。また、トランジスタＱ４３
と同じベース電圧がトランジスタＱ４８に印加されてい
るので、該トランジスタＱ４８のコレクタには、矢印
で示す方向に安定した電流が流れる。トランジスタＱ４
７のカレントミラー回路で安定したベース電圧Ｖ4が発
生される。
【００２４】このベース電圧Ｖ4をトランジスタＱ46の
ベースに印加すると、トランジスタＱ４５のベース電圧
から安定になる。トランジスタＱ４５のエミッタとトラ
ンジスタＱ４４のコレクタ間に電圧Ｖ3が得られる。そ
してこの電圧Ｖ3は図２のａ点と同電位となり、安定し
た電圧が得られる。図中のII部では、電圧Ｖ5が電源電
圧の影響を受けない安定電圧として得られる。すなわ
ち、図２のトランジスタＱ１のベース電圧と同じ温度特
性をなす電圧が得られる。電圧Ｖ6も同様であり、図２
のトランジスタの温度特性による影響のない電圧がｂ点
に得られ安定となる。
ベースに印加すると、トランジスタＱ４５のベース電圧
から安定になる。トランジスタＱ４５のエミッタとトラ
ンジスタＱ４４のコレクタ間に電圧Ｖ3が得られる。そ
してこの電圧Ｖ3は図２のａ点と同電位となり、安定し
た電圧が得られる。図中のII部では、電圧Ｖ5が電源電
圧の影響を受けない安定電圧として得られる。すなわ
ち、図２のトランジスタＱ１のベース電圧と同じ温度特
性をなす電圧が得られる。電圧Ｖ6も同様であり、図２
のトランジスタの温度特性による影響のない電圧がｂ点
に得られ安定となる。
【００２５】図４は、光・電気負帰還ループの他の実施
例を示す図である。図４においては図２と同様である
が、図２における抵抗Ｒ２の接続が半導体レーザの駆動
用トランジスタのエミッタ端子になっている。このよう
にすることにより、図２に比較して半導体レーザの駆動
トランジスタのエミッタ電流が小さな場合のリニアリテ
ィを改善している。
例を示す図である。図４においては図２と同様である
が、図２における抵抗Ｒ２の接続が半導体レーザの駆動
用トランジスタのエミッタ端子になっている。このよう
にすることにより、図２に比較して半導体レーザの駆動
トランジスタのエミッタ電流が小さな場合のリニアリテ
ィを改善している。
【００２６】図５は、図４のバイアス電圧生成回路であ
る。ただし、図４におけるＶ2のバイアスは図３と同様
なので、図５の説明においては省略している。以下、動
作について説明する。図中のＩ部において、電圧Ｖ
9は、電圧Ｖccの影響を受けない安定した電圧である。
また、電圧Ｖ8は、図４のトランジスタＱ６のベースへ
の接続の仕方と等価になるように作成されており、II部
においてトランジスタの温度変化や特性のバラツキが同
じになるように構成されている。III部における電圧Ｖ7
は、図４のトランジスタＱ０のエミッタ電圧、すなわち
ａ部における安定電圧を得るためのものである。
る。ただし、図４におけるＶ2のバイアスは図３と同様
なので、図５の説明においては省略している。以下、動
作について説明する。図中のＩ部において、電圧Ｖ
9は、電圧Ｖccの影響を受けない安定した電圧である。
また、電圧Ｖ8は、図４のトランジスタＱ６のベースへ
の接続の仕方と等価になるように作成されており、II部
においてトランジスタの温度変化や特性のバラツキが同
じになるように構成されている。III部における電圧Ｖ7
は、図４のトランジスタＱ０のエミッタ電圧、すなわち
ａ部における安定電圧を得るためのものである。
【００２７】図６は、光・電気負帰還ループの更に他の
実施例を示す図である。図６においては、図１における
半導体レーザの順方向電流に変換する変換回路３を省略
し、図１におけるトランジスタＱ３，Ｑ４のコレクタ電
流により、直接半導体レーザ（ＬＤ）駆動している。こ
のようにすることにより、非常に高速に光・電気負帰還
ループを構成可能とする誤差電流増幅器が実現できる。
この図６の構成により、最も高速性のある制御回路が得
られることになる。しかしながら、トランジスタＱ９，
Ｑ１０としてサイズの大きなトランジスタを用いなけれ
ばならないという問題点がある。
実施例を示す図である。図６においては、図１における
半導体レーザの順方向電流に変換する変換回路３を省略
し、図１におけるトランジスタＱ３，Ｑ４のコレクタ電
流により、直接半導体レーザ（ＬＤ）駆動している。こ
のようにすることにより、非常に高速に光・電気負帰還
ループを構成可能とする誤差電流増幅器が実現できる。
この図６の構成により、最も高速性のある制御回路が得
られることになる。しかしながら、トランジスタＱ９，
Ｑ１０としてサイズの大きなトランジスタを用いなけれ
ばならないという問題点がある。
【００２８】図７は、光・電気負帰還ループの更に他の
実施例を示す図である。図７は、図２のトランジスタＱ
１８，Ｑ１９のバイアス電流を供給しているトランジス
タＱ１６，Ｑ１７のベース電圧を独立に設定できるよう
にした場合である。こうすることにより、前記光・電気
負帰還ループのオープンループにおけるＤＣゲインを決
めている。Ｉ1とＩ0の比率を調整でき、外部電圧により
光・電気負帰還ループのオープンループでゲインが１と
なる周波数を変化できるようになる。電圧Ｖ10は、図３
における抵抗Ｒ４７と抵抗４８の間の電圧Ｖ10と対応し
ている。
実施例を示す図である。図７は、図２のトランジスタＱ
１８，Ｑ１９のバイアス電流を供給しているトランジス
タＱ１６，Ｑ１７のベース電圧を独立に設定できるよう
にした場合である。こうすることにより、前記光・電気
負帰還ループのオープンループにおけるＤＣゲインを決
めている。Ｉ1とＩ0の比率を調整でき、外部電圧により
光・電気負帰還ループのオープンループでゲインが１と
なる周波数を変化できるようになる。電圧Ｖ10は、図３
における抵抗Ｒ４７と抵抗４８の間の電圧Ｖ10と対応し
ている。
【００２９】図８（ａ）,（ｂ）は、本発明による半導
体レーザ制御回路を示す図で、図中、１１はレベルシフ
ト回路、１２は５ＢＩＴ Ｄ／Ａ変換器（１）、１３は
メインアンプ、１４は５ＢＩＴ Ｄ／Ａ変換器（２）、
１５はカレント検出回路、１６は３ＢＩＴ Ｄ／Ａ変換
器（３）、１７は比較器、１８はＤ−Ｆ／Ｆ（Ｄ−フリ
ップフロップ）、１９は３ＢＩＴ Ｄ／Ａ変換器
（４）、２０はタイミング発生回路である。なお、メイ
ンアンプ１３を含むＩ部は図１の構成に対応している。
また、Ｂ部は駆動回路であり、Ｃ部は自動設定回路であ
る。図８においては光・電気負帰還ループだけでは半導
体レーザの高速制御に限界があるので、更に高速変調が
可能となるように、光・電気負帰還ループとは独立に発
光指令信号に比例する電流を半導体レーザ（ＬＤ）に駆
動するような駆動回路II部が付加され、この場合には、
発光指令信号を半導体レーザ（ＬＤ）の駆動電流に変換
する変換比率が自動的に設定する自動設定回路III部が
付加されている。
体レーザ制御回路を示す図で、図中、１１はレベルシフ
ト回路、１２は５ＢＩＴ Ｄ／Ａ変換器（１）、１３は
メインアンプ、１４は５ＢＩＴ Ｄ／Ａ変換器（２）、
１５はカレント検出回路、１６は３ＢＩＴ Ｄ／Ａ変換
器（３）、１７は比較器、１８はＤ−Ｆ／Ｆ（Ｄ−フリ
ップフロップ）、１９は３ＢＩＴ Ｄ／Ａ変換器
（４）、２０はタイミング発生回路である。なお、メイ
ンアンプ１３を含むＩ部は図１の構成に対応している。
また、Ｂ部は駆動回路であり、Ｃ部は自動設定回路であ
る。図８においては光・電気負帰還ループだけでは半導
体レーザの高速制御に限界があるので、更に高速変調が
可能となるように、光・電気負帰還ループとは独立に発
光指令信号に比例する電流を半導体レーザ（ＬＤ）に駆
動するような駆動回路II部が付加され、この場合には、
発光指令信号を半導体レーザ（ＬＤ）の駆動電流に変換
する変換比率が自動的に設定する自動設定回路III部が
付加されている。
【００３０】図９は、図８の動作説明用のタイミング信
号の一例が示されている。以下、図８及び図９を参照に
して前記変換効率の設定方法を説明する。ＴＣがローの
とき、入力データＤ０〜Ｄ４にかかわりなく強制的に全
データを内部的にローとして、５ＢＩＴ Ｄ／Ａ１２と
５ＢＩＴ Ｄ／Ａ１４の出力を最低レベルにする。また
ＴＣがローのときには、Ｔ０〜Ｔ３は全てローステート
になっている。ＴＣがローからハイに変化したのち、Ｔ
０がロー〜ハイに変化し、Ｄ−Ｆ／Ｆ１８がクリアのモ
ードから入力クロックを受け付ける状態になる。この期
間では３ＢＩＴ Ｄ／Ａ１９の入力は全てローとなって
いて、出力Ｏ（Ｄ／Ａ（４））は最低レベルになってい
る。またＴ０がローのとき５ＢＩＴ Ｄ／Ａ１２の出力
（本発明の実施例においてはこの信号が発光指令信号に
なっている。）は、最低レベルになっているが、オフセ
ットを持たせているので半導体レーザ（ＬＤ）の光出力
は、０にはなっていない。従って、光・電気負帰還ルー
プにより発光指令信号のオフセットに対応する電流をメ
インアンプは出力している。この時の電流値をＩout１
とする。
号の一例が示されている。以下、図８及び図９を参照に
して前記変換効率の設定方法を説明する。ＴＣがローの
とき、入力データＤ０〜Ｄ４にかかわりなく強制的に全
データを内部的にローとして、５ＢＩＴ Ｄ／Ａ１２と
５ＢＩＴ Ｄ／Ａ１４の出力を最低レベルにする。また
ＴＣがローのときには、Ｔ０〜Ｔ３は全てローステート
になっている。ＴＣがローからハイに変化したのち、Ｔ
０がロー〜ハイに変化し、Ｄ−Ｆ／Ｆ１８がクリアのモ
ードから入力クロックを受け付ける状態になる。この期
間では３ＢＩＴ Ｄ／Ａ１９の入力は全てローとなって
いて、出力Ｏ（Ｄ／Ａ（４））は最低レベルになってい
る。またＴ０がローのとき５ＢＩＴ Ｄ／Ａ１２の出力
（本発明の実施例においてはこの信号が発光指令信号に
なっている。）は、最低レベルになっているが、オフセ
ットを持たせているので半導体レーザ（ＬＤ）の光出力
は、０にはなっていない。従って、光・電気負帰還ルー
プにより発光指令信号のオフセットに対応する電流をメ
インアンプは出力している。この時の電流値をＩout１
とする。
【００３１】次にＴ０がハイになった後、入力データＤ
０〜Ｄ４にかかわりなく強制的に全データを内部的にハ
イとして、５ＢＩＴ Ｄ／Ａ１２と５ＢＩＴ Ｄ／Ａ１
４の出力を最高レベルにする。すると光・電気負帰還ル
ープによりメインアンプ１３の出力電流は、発光指令信
号の最高レベルに対応した電流Ｉout２を出力する。カ
レント検出回路１５はＩoutとＩout１の差電流Ａを出力
する。一方３ＢＩＴＤ／Ａ１６は、最大値に対応した電
流Ｂを出力している。この電流ＡとＢとを比較器により
比較して、結果をＣに出力し、Ｄ−Ｆ／Ｆ１８のデータ
（Ｄ）に入力される。以上の期間（Ｔ１がローの期間）
において、Ｄ−Ｆ／Ｆ１８の出力はローなので３ＢＩＴ
Ｄ／Ａ１９によりコントロールされる５ＢＩＴ Ｄ／
Ａ１４は、３ＢＩＴ Ｄ／Ａ１９の最低出力に対応した
電流を出力している。以上の動作終了後、Ｔ１がローか
らハイになり、まず比較器の比較結果ＣをＤ−Ｆ／Ｆ１
８ａに取り込む。
０〜Ｄ４にかかわりなく強制的に全データを内部的にハ
イとして、５ＢＩＴ Ｄ／Ａ１２と５ＢＩＴ Ｄ／Ａ１
４の出力を最高レベルにする。すると光・電気負帰還ル
ープによりメインアンプ１３の出力電流は、発光指令信
号の最高レベルに対応した電流Ｉout２を出力する。カ
レント検出回路１５はＩoutとＩout１の差電流Ａを出力
する。一方３ＢＩＴＤ／Ａ１６は、最大値に対応した電
流Ｂを出力している。この電流ＡとＢとを比較器により
比較して、結果をＣに出力し、Ｄ−Ｆ／Ｆ１８のデータ
（Ｄ）に入力される。以上の期間（Ｔ１がローの期間）
において、Ｄ−Ｆ／Ｆ１８の出力はローなので３ＢＩＴ
Ｄ／Ａ１９によりコントロールされる５ＢＩＴ Ｄ／
Ａ１４は、３ＢＩＴ Ｄ／Ａ１９の最低出力に対応した
電流を出力している。以上の動作終了後、Ｔ１がローか
らハイになり、まず比較器の比較結果ＣをＤ−Ｆ／Ｆ１
８ａに取り込む。
【００３２】この後、３ＢＩＴ Ｄ／Ａ１６の出力Ｂが
Ｔ１がローのときのレベルの１／２のレベルになり、ま
たＤ−Ｆ／Ｆ１８ａの出力結果により、３ＢＩＴＤ／Ａ
１９の出力Ｏ（Ｄ／Ａ（４））が変化し、５ＢＩＴ Ｄ
／Ａ１４の出力電流が変化する。この電流の変化速度は
光・電気負帰還ループの制御速度より遅くなるように設
定しているので、５ＢＩＴ Ｄ／Ａ１４の出力変化に応
じて半導体レーザの光出力が変化しないようにメインア
ンプ１３の電流が変化する。以下、Ｔ２，Ｔ３のタイミ
ングまでは同様な動作をし、Ｄ−Ｆ／Ｆ１８が入力デー
タを取り込んだ後、入力データＤ０〜Ｄ４が有効となる
モードになる。以上の動作は、発光指令信号の変化に対
応した光出力を得るための半導体レーザの順方向電流を
光・電気負帰還ループを介して逐次変換型のＡ／Ｄ変換
を行なっていることにほかならない。このようにして５
ＢＩＴ Ｄ／Ａ１４のフルスケールがメインアンプ１３
の出力電流の変化が最小となるように設定される。従っ
て、発光指令信号に対応した光レベルになる様に５ＢＩ
Ｔ Ｄ／Ａ１４が半導体レーザを駆動するので、光・電
気負帰還ループの制御量が減り、高速変調特性が向上す
る。
Ｔ１がローのときのレベルの１／２のレベルになり、ま
たＤ−Ｆ／Ｆ１８ａの出力結果により、３ＢＩＴＤ／Ａ
１９の出力Ｏ（Ｄ／Ａ（４））が変化し、５ＢＩＴ Ｄ
／Ａ１４の出力電流が変化する。この電流の変化速度は
光・電気負帰還ループの制御速度より遅くなるように設
定しているので、５ＢＩＴ Ｄ／Ａ１４の出力変化に応
じて半導体レーザの光出力が変化しないようにメインア
ンプ１３の電流が変化する。以下、Ｔ２，Ｔ３のタイミ
ングまでは同様な動作をし、Ｄ−Ｆ／Ｆ１８が入力デー
タを取り込んだ後、入力データＤ０〜Ｄ４が有効となる
モードになる。以上の動作は、発光指令信号の変化に対
応した光出力を得るための半導体レーザの順方向電流を
光・電気負帰還ループを介して逐次変換型のＡ／Ｄ変換
を行なっていることにほかならない。このようにして５
ＢＩＴ Ｄ／Ａ１４のフルスケールがメインアンプ１３
の出力電流の変化が最小となるように設定される。従っ
て、発光指令信号に対応した光レベルになる様に５ＢＩ
Ｔ Ｄ／Ａ１４が半導体レーザを駆動するので、光・電
気負帰還ループの制御量が減り、高速変調特性が向上す
る。
【００３３】以上の説明においては、Ｄ−Ｆ／Ｆが３Ｂ
ＩＴの場合であるが、ＢＩＴ数はいくつであっても良
い。また本発明の実施例においては、Ｄ−Ｆ／Ｆを用い
ていたがメモリー機能を有していれば良いのでＤ−Ｆ／
Ｆである必要はない。また、発光指令信号を本発明の実
施例においては、Ｄ／Ａ変換器を使用していたが、これ
はＤ／Ａ変換器でなくともよい。また、発光指令信号を
最小値から最大値に変化させていたが、この変化はどの
レベルからどのレベルでも同様である。また、５ＢＩＴ
Ｄ／Ａ１４により発光指令信号に比例する電流を半導
体レーザに駆動しているが、これは、例えば掛け算回路
等を用いれば外部電圧によりフルスケールが変化させら
れるのでＤ／Ａ変換器である必要はない。
ＩＴの場合であるが、ＢＩＴ数はいくつであっても良
い。また本発明の実施例においては、Ｄ−Ｆ／Ｆを用い
ていたがメモリー機能を有していれば良いのでＤ−Ｆ／
Ｆである必要はない。また、発光指令信号を本発明の実
施例においては、Ｄ／Ａ変換器を使用していたが、これ
はＤ／Ａ変換器でなくともよい。また、発光指令信号を
最小値から最大値に変化させていたが、この変化はどの
レベルからどのレベルでも同様である。また、５ＢＩＴ
Ｄ／Ａ１４により発光指令信号に比例する電流を半導
体レーザに駆動しているが、これは、例えば掛け算回路
等を用いれば外部電圧によりフルスケールが変化させら
れるのでＤ／Ａ変換器である必要はない。
【００３４】図１０は、本発明による半導体レーザ制御
回路の他の実施例を示す図で、図中、２１はレベルシフ
ト回路、２２は発光レベル生成回路Ｄ／Ａ部、２３は電
流加算回路Ｄ／Ａ部、２４はエラー検出回路、２５は制
御電流検出回路、２６は電流設定回路、２７は電流加算
回路出力部、２８はメインアンプ、２９は発光レベル生
成回路基準電流生成部、３０は遅延回路、３１は基準電
圧生成回路である。
回路の他の実施例を示す図で、図中、２１はレベルシフ
ト回路、２２は発光レベル生成回路Ｄ／Ａ部、２３は電
流加算回路Ｄ／Ａ部、２４はエラー検出回路、２５は制
御電流検出回路、２６は電流設定回路、２７は電流加算
回路出力部、２８はメインアンプ、２９は発光レベル生
成回路基準電流生成部、３０は遅延回路、３１は基準電
圧生成回路である。
【００３５】以下、順を追って動作を説明する。入力デ
ータＤ０〜Ｄ４はレベルシフト回路２１に入力され、Ｖ
BBにより設定されるスライスレベルにより内部ロジック
レベルに変換される。この時、遅延回路３０のコントロ
ール信号Ｔ０がハイ、Ｔ６がローの場合には、入力デー
タにかかわりなくハイレベルの内部ロジック信号を出力
し、コントロール信号Ｔ０がロー、Ｔ６がローの場合に
は、入力データにかかわりなくローレベルの信号を出力
する。更に出力信号の中点であるスライス電圧ＶAを出
力する。
ータＤ０〜Ｄ４はレベルシフト回路２１に入力され、Ｖ
BBにより設定されるスライスレベルにより内部ロジック
レベルに変換される。この時、遅延回路３０のコントロ
ール信号Ｔ０がハイ、Ｔ６がローの場合には、入力デー
タにかかわりなくハイレベルの内部ロジック信号を出力
し、コントロール信号Ｔ０がロー、Ｔ６がローの場合に
は、入力データにかかわりなくローレベルの信号を出力
する。更に出力信号の中点であるスライス電圧ＶAを出
力する。
【００３６】レベルシフト回路２１の出力データＤＡ０
〜ＤＡ４とスライスレベル信号ＶAは電流加算回路のＤ
／Ａ部２３と発光レベル生成回路Ｄ／Ａ部２２とに入力
される。同Ｄ／Ａともに入力データＤＡ０〜ＤＡ４がロ
ーレベルのとき最大電流Ｉ0とＩsとをそれぞれ出力す
る。電流加算回路２３の出力電流のフルスケールは電流
設定回路の出力であるＶCAにより決定される。一方、発
光レベル生成回路Ｄ／Ａ部２２の出力Ｉsのフルスケー
ルは、発光レベル生成回路の基準電流生成部２９からの
信号ＩRにより決定される。
〜ＤＡ４とスライスレベル信号ＶAは電流加算回路のＤ
／Ａ部２３と発光レベル生成回路Ｄ／Ａ部２２とに入力
される。同Ｄ／Ａともに入力データＤＡ０〜ＤＡ４がロ
ーレベルのとき最大電流Ｉ0とＩsとをそれぞれ出力す
る。電流加算回路２３の出力電流のフルスケールは電流
設定回路の出力であるＶCAにより決定される。一方、発
光レベル生成回路Ｄ／Ａ部２２の出力Ｉsのフルスケー
ルは、発光レベル生成回路の基準電流生成部２９からの
信号ＩRにより決定される。
【００３７】電流加算回路出力部２７は電流加算回路Ｄ
／Ａ部２３の出力電流Ｉ0を増幅し、増幅率は外付け抵
抗ＲEの値により設定され、半導体レーザ（ＬＤ）を駆
動する。このように外付け抵抗ＲEにより最大駆動電流
を設定できるので半導体レーザの特性が変わってもＲE
の値を変更するだけで対応することができる。
／Ａ部２３の出力電流Ｉ0を増幅し、増幅率は外付け抵
抗ＲEの値により設定され、半導体レーザ（ＬＤ）を駆
動する。このように外付け抵抗ＲEにより最大駆動電流
を設定できるので半導体レーザの特性が変わってもＲE
の値を変更するだけで対応することができる。
【００３８】メインアンプ２８は発光レベル生成回路Ｄ
／Ａ部２３の出力電流Ｉsと半導体レーザの光出力の一
部をモニターし、光出力に比例する光起電流との差電流
がＩinに入力され、Ｉinを増幅して外付けトランジスタ
Ｑ１を駆動することにより半導体レーザ（ＬＤ）の順方
向電流を制御する。このメインアンプ２８と半導体レー
ザ（ＬＤ）とフォトダイオード（ＰＤ）とで光・電気負
帰還ループが構成されている。また、メインアンプ２８
は発光レベル生成回路２９からのコントロール信号ＶGC
によりゲインが変えられるようになっている。更に、半
導体レーザの制御電流のモニターをするためのモニター
出力ＶMONと制御電流が所定電流以上になった場合の保
護回路が内蔵されており、保護回路が動作した場合、エ
ラーを検出できるようにエラー検出回路への出力ＶER出
力を行なっている。メインアンプ２８の最終段の半導体
レーザの駆動用トランジスタと該トランジスタのエミッ
タ抵抗Ｒｆ及びフォトダイオード（ＰＤ）の出力電流と
発光指令信号Ｉsとの差電流を積分するキャパシタンス
Ｃｆとを外付け部品とすることにより、光・電気負帰還
ループの制御速度の安定化や図１０のブロック（トラン
ジスタＱ１を除く）の消費電力の低減を図っている。
／Ａ部２３の出力電流Ｉsと半導体レーザの光出力の一
部をモニターし、光出力に比例する光起電流との差電流
がＩinに入力され、Ｉinを増幅して外付けトランジスタ
Ｑ１を駆動することにより半導体レーザ（ＬＤ）の順方
向電流を制御する。このメインアンプ２８と半導体レー
ザ（ＬＤ）とフォトダイオード（ＰＤ）とで光・電気負
帰還ループが構成されている。また、メインアンプ２８
は発光レベル生成回路２９からのコントロール信号ＶGC
によりゲインが変えられるようになっている。更に、半
導体レーザの制御電流のモニターをするためのモニター
出力ＶMONと制御電流が所定電流以上になった場合の保
護回路が内蔵されており、保護回路が動作した場合、エ
ラーを検出できるようにエラー検出回路への出力ＶER出
力を行なっている。メインアンプ２８の最終段の半導体
レーザの駆動用トランジスタと該トランジスタのエミッ
タ抵抗Ｒｆ及びフォトダイオード（ＰＤ）の出力電流と
発光指令信号Ｉsとの差電流を積分するキャパシタンス
Ｃｆとを外付け部品とすることにより、光・電気負帰還
ループの制御速度の安定化や図１０のブロック（トラン
ジスタＱ１を除く）の消費電力の低減を図っている。
【００３９】制御電流検出回路２０は、図８において示
されたカレント検出回路１５と３ＢＩＴ Ｄ／Ａ１６と
比較器１７が含まれている。比較結果のＤＦ０，ＤＦ１
は電流設定回路２６に出力される。エラー検出回路２４
はＶERの入力と基準電圧ＶR1とを比較し、エラーが発生
していた場合にＥＲＲＯＲ信号を出力する。電流設定回
路２６は制御電流検出回路２５の出力ＤＦ０，ＤＦ１を
受取り、遅延回路３０により設定されたタイミングＴ
１，Ｔ３，Ｔ５に応じてＤＦ０，ＤＦ１のデータをホー
ルドし、ホールドされたデータに応じて電流加算回路Ｄ
／Ａ部２２のフルスケールを設定する出力ＶCAを出力す
る。また、Ｔ５のタイミングのデータをホールドした
後、タイミング信号Ｔ６をレベルシフト回路２１に出力
する。
されたカレント検出回路１５と３ＢＩＴ Ｄ／Ａ１６と
比較器１７が含まれている。比較結果のＤＦ０，ＤＦ１
は電流設定回路２６に出力される。エラー検出回路２４
はＶERの入力と基準電圧ＶR1とを比較し、エラーが発生
していた場合にＥＲＲＯＲ信号を出力する。電流設定回
路２６は制御電流検出回路２５の出力ＤＦ０，ＤＦ１を
受取り、遅延回路３０により設定されたタイミングＴ
１，Ｔ３，Ｔ５に応じてＤＦ０，ＤＦ１のデータをホー
ルドし、ホールドされたデータに応じて電流加算回路Ｄ
／Ａ部２２のフルスケールを設定する出力ＶCAを出力す
る。また、Ｔ５のタイミングのデータをホールドした
後、タイミング信号Ｔ６をレベルシフト回路２１に出力
する。
【００４０】発光レベル生成回路基準電流生成部２９は
外付け抵抗ＶＲ1により設定された基準電流により、メ
インアンプ２８のゲインコントロール信号ＶGCと発光レ
ベル生成回路Ｄ／Ａ部２２のフルスケール設定電流ＩR
とを連動させて出力する。更にＶCONT電圧によりゲイン
コントロール信号ＶGCとは独立に発光レベル生成回路Ｄ
／Ａ部２２のフルスケールを設定できるようになってい
る。遅延回路３０はＴＣ信号にしたがって一定時間遅れ
てステートが変化するＴ０，Ｔ１，Ｔ３，Ｔ５を出力す
る。基準電圧生成回路３１はほんブロックの動作上の基
準電圧を生成している。以上のブロックはレベルシフト
回路２１が、基準電圧生成回路３１、メインアンプ２
８、電流加算回路出力部２７と物理的距離ができるかぎ
り離れるように配置されている。
外付け抵抗ＶＲ1により設定された基準電流により、メ
インアンプ２８のゲインコントロール信号ＶGCと発光レ
ベル生成回路Ｄ／Ａ部２２のフルスケール設定電流ＩR
とを連動させて出力する。更にＶCONT電圧によりゲイン
コントロール信号ＶGCとは独立に発光レベル生成回路Ｄ
／Ａ部２２のフルスケールを設定できるようになってい
る。遅延回路３０はＴＣ信号にしたがって一定時間遅れ
てステートが変化するＴ０，Ｔ１，Ｔ３，Ｔ５を出力す
る。基準電圧生成回路３１はほんブロックの動作上の基
準電圧を生成している。以上のブロックはレベルシフト
回路２１が、基準電圧生成回路３１、メインアンプ２
８、電流加算回路出力部２７と物理的距離ができるかぎ
り離れるように配置されている。
【００４１】図１１は、レベルシフト回路の構成図であ
り、Ｔ０がローのときＤ０〜Ｄ４が入力される差動スイ
ッチのバイアス電流が０となり、ＤＡ０〜ＤＡ４は強制
的にハイレベルになる。また、Ｔ６がローのときにはＶ
BBの入力部から電流を引き込み、強制的にスライスレベ
ルをローにする。この結果、入力データＤ０〜Ｄ４にか
かわりなくＤＡ０〜ＤＡ４はローになる。図１２は、発
光レベル生成回路Ｄ／Ａ部の構成図であり、入力電流Ｉ
Rにより動作される差動スイッチのスイッチングされる
各電流値を設定している。
り、Ｔ０がローのときＤ０〜Ｄ４が入力される差動スイ
ッチのバイアス電流が０となり、ＤＡ０〜ＤＡ４は強制
的にハイレベルになる。また、Ｔ６がローのときにはＶ
BBの入力部から電流を引き込み、強制的にスライスレベ
ルをローにする。この結果、入力データＤ０〜Ｄ４にか
かわりなくＤＡ０〜ＤＡ４はローになる。図１２は、発
光レベル生成回路Ｄ／Ａ部の構成図であり、入力電流Ｉ
Rにより動作される差動スイッチのスイッチングされる
各電流値を設定している。
【００４２】図１３は、電流加算回路Ｄ／Ａ部の構成図
である。トランジスタＱ７０，Ｑ７１は差動スイッチで
あり、トランジスタＱ７２，Ｑ７３、トランジスタＱ７
４，Ｑ７５、トランジスタＱ７６，Ｑ７７、トランジス
タＱ７８，Ｑ７９も同様に差動スイッチである。トラン
ジスタＱ８０のサイズを１とすると、Ｑ８１は２、Ｑ８
２は４、Ｑ８３は８、Ｑ８４は１６という関係になって
いる。すなわち、抵抗Ｒ８０に流れる電圧をＩ1とし、
順次、抵抗Ｒ８１に流れる電流をＩ2、抵抗Ｒ８２に流
れる電流をＩ3、抵抗Ｒ８３に流れる電流をＩ4、抵抗Ｒ
８４に流れる電流をＩ5とした場合に、Ｉ2＝２Ｉ1、Ｉ3
＝４Ｉ1、Ｉ4＝８Ｉ1、Ｉ5＝１６Ｉ1の関係が成り立
つ。ＤＡ０がロ−の時は、電流Ｉ0がトランジスタＱ７
１に流れ、その結果として、電流Ｉ1が流れる。また、
ＤＡ１がロ−の時は、トランジスタＱ７３に電流Ｉ0が
流れ、その結果として、電流Ｉ2が流れる。このように
順次差動スイッチを動作させることにより加算電流が出
力される。
である。トランジスタＱ７０，Ｑ７１は差動スイッチで
あり、トランジスタＱ７２，Ｑ７３、トランジスタＱ７
４，Ｑ７５、トランジスタＱ７６，Ｑ７７、トランジス
タＱ７８，Ｑ７９も同様に差動スイッチである。トラン
ジスタＱ８０のサイズを１とすると、Ｑ８１は２、Ｑ８
２は４、Ｑ８３は８、Ｑ８４は１６という関係になって
いる。すなわち、抵抗Ｒ８０に流れる電圧をＩ1とし、
順次、抵抗Ｒ８１に流れる電流をＩ2、抵抗Ｒ８２に流
れる電流をＩ3、抵抗Ｒ８３に流れる電流をＩ4、抵抗Ｒ
８４に流れる電流をＩ5とした場合に、Ｉ2＝２Ｉ1、Ｉ3
＝４Ｉ1、Ｉ4＝８Ｉ1、Ｉ5＝１６Ｉ1の関係が成り立
つ。ＤＡ０がロ−の時は、電流Ｉ0がトランジスタＱ７
１に流れ、その結果として、電流Ｉ1が流れる。また、
ＤＡ１がロ−の時は、トランジスタＱ７３に電流Ｉ0が
流れ、その結果として、電流Ｉ2が流れる。このように
順次差動スイッチを動作させることにより加算電流が出
力される。
【００４３】図１４は、エラー検出回路の構成図であ
る。電圧ＶERがトランジスタＱ８５のベースに印加され
ると、抵抗Ｒ８５による電圧Ｖccの電圧降下により、ａ
点には対応する電圧が発生する。すなわち、ＶER＝Ｖcc
−ＶBとした場合に、ｂ点にはＶBの電圧が発生する。こ
のｂ点の電圧ＶBと電圧ＶR1を比較し、ＶR1＞ＶBであれ
ばエラー信号が発生する。
る。電圧ＶERがトランジスタＱ８５のベースに印加され
ると、抵抗Ｒ８５による電圧Ｖccの電圧降下により、ａ
点には対応する電圧が発生する。すなわち、ＶER＝Ｖcc
−ＶBとした場合に、ｂ点にはＶBの電圧が発生する。こ
のｂ点の電圧ＶBと電圧ＶR1を比較し、ＶR1＞ＶBであれ
ばエラー信号が発生する。
【００４４】図１５は、制御電流検出回路の構成図であ
る。ＶMON信号を外付け抵抗ＲＳ０とＲＳ１により分圧
し、半導体レーザの種類に対応して分圧比を設定できる
ようになっている。また外付けキャパシタンスによりハ
イパスフィルターを構成し、Ｔ０のハイの時間が、Ｔ０
がローになってからＴ６がハイになる間での時間が十分
長くすることを利用して、発光指令信号が最小レベルか
ら最大レベルになったときに対応した光・電気負帰還ル
ープの制御電流の変化量をＤＣ電位の精度を保って検出
している。このようにすることにより、簡単な構成で制
御電流の変化量を検出することができる。
る。ＶMON信号を外付け抵抗ＲＳ０とＲＳ１により分圧
し、半導体レーザの種類に対応して分圧比を設定できる
ようになっている。また外付けキャパシタンスによりハ
イパスフィルターを構成し、Ｔ０のハイの時間が、Ｔ０
がローになってからＴ６がハイになる間での時間が十分
長くすることを利用して、発光指令信号が最小レベルか
ら最大レベルになったときに対応した光・電気負帰還ル
ープの制御電流の変化量をＤＣ電位の精度を保って検出
している。このようにすることにより、簡単な構成で制
御電流の変化量を検出することができる。
【００４５】図１６は、電流設定回路の構成図である。
図中のＩ部は、図８におけるＤ−Ｆ／Ｆ１８ａに対応
し、II部は、図８における１８ｃ、III部は、図８にお
ける１８ｂ、IV部は、図８における３ＢＩＴ Ｄ／Ａ変
換器１９に各々対応している。図１７は、電流加算回路
の出力部の構成図である。図１３に示した電流加算回路
Ｄ／Ａ部において得られた電流Ｉ0を増幅したものが図
中の矢印方向の電流として流れる。
図中のＩ部は、図８におけるＤ−Ｆ／Ｆ１８ａに対応
し、II部は、図８における１８ｃ、III部は、図８にお
ける１８ｂ、IV部は、図８における３ＢＩＴ Ｄ／Ａ変
換器１９に各々対応している。図１７は、電流加算回路
の出力部の構成図である。図１３に示した電流加算回路
Ｄ／Ａ部において得られた電流Ｉ0を増幅したものが図
中の矢印方向の電流として流れる。
【００４６】図１８は、メインアンプの構成図である。
半導体レーザ制御回路において、半導体レーザは過大電
流により破損しやすいので、通常制御回路の電源投入後
に半導体レーザ駆動電源を投入する。制御回路の電源投
入後、半導体レーザ駆動電流が投入されていない場合に
は、光・電気負帰還ループは動作上飽和状態になってい
る。この影響によりＩinの入力部の電位は低下し、前段
のＤ／Ａ部のみならず次段のトランジスタも飽和状態に
なる。このためＩＣにおいてはラッチアップする。これ
を防ぐため、図１８においてはＩinの電位が下がりすぎ
ないように、また正常動作において影響を与えないよう
にトランジスタのベース電圧を飽和する電位以下にはな
らず、動作時にはオフとなるような電位を与えるトラン
ジスタＴＲを付加している。
半導体レーザ制御回路において、半導体レーザは過大電
流により破損しやすいので、通常制御回路の電源投入後
に半導体レーザ駆動電源を投入する。制御回路の電源投
入後、半導体レーザ駆動電流が投入されていない場合に
は、光・電気負帰還ループは動作上飽和状態になってい
る。この影響によりＩinの入力部の電位は低下し、前段
のＤ／Ａ部のみならず次段のトランジスタも飽和状態に
なる。このためＩＣにおいてはラッチアップする。これ
を防ぐため、図１８においてはＩinの電位が下がりすぎ
ないように、また正常動作において影響を与えないよう
にトランジスタのベース電圧を飽和する電位以下にはな
らず、動作時にはオフとなるような電位を与えるトラン
ジスタＴＲを付加している。
【００４７】図１９（ａ）,（ｂ）は、発光レベル生成
回路基準電流生成部の構成図である。図１９において電
圧ＶRはトランジスタのベースに入力されトランジスタ
のエミッタ電位が一定になるようになっている。このよ
うにして外付け抵抗ＶＲの端子間電位が安定になってい
る。抵抗ＶＲの抵抗値を変えることにより、発光指令信
号のフルスケールと光・電気負帰還ループのオープンル
ープでのゲインが連動して変化する。オープンループの
ゲインと発光指令信号のフルスケールとはフルスケール
が増大するとゲインが低下するようになっている。従っ
て、抵抗ＶＲ１を調整するときにはレベルシフト回路の
入力データを全てハイにし、フルスケールが最小値から
大きくなる方向に調整する。これは半導体レーザの保護
のために必要なことである。したがって、抵抗ＶＲ１を
調整するときには光・電気負帰還ループの安定性の観点
からオープンループゲインが１となる周波数を適正値よ
りも低くなる様にしておく必要がある。これを外付けの
スイッチとこれに直列に接続されるキャパシタンスによ
り設定している（調整時にはスイッチをオンにし、調整
終了後スイッチをオフとすることにより実現してい
る）。
回路基準電流生成部の構成図である。図１９において電
圧ＶRはトランジスタのベースに入力されトランジスタ
のエミッタ電位が一定になるようになっている。このよ
うにして外付け抵抗ＶＲの端子間電位が安定になってい
る。抵抗ＶＲの抵抗値を変えることにより、発光指令信
号のフルスケールと光・電気負帰還ループのオープンル
ープでのゲインが連動して変化する。オープンループの
ゲインと発光指令信号のフルスケールとはフルスケール
が増大するとゲインが低下するようになっている。従っ
て、抵抗ＶＲ１を調整するときにはレベルシフト回路の
入力データを全てハイにし、フルスケールが最小値から
大きくなる方向に調整する。これは半導体レーザの保護
のために必要なことである。したがって、抵抗ＶＲ１を
調整するときには光・電気負帰還ループの安定性の観点
からオープンループゲインが１となる周波数を適正値よ
りも低くなる様にしておく必要がある。これを外付けの
スイッチとこれに直列に接続されるキャパシタンスによ
り設定している（調整時にはスイッチをオンにし、調整
終了後スイッチをオフとすることにより実現してい
る）。
【００４８】また、可変抵抗ＶＲ１が小さな値の場合に
はフルスケールが最小になるようになっている。また、
図１の動作説明において述べたように、メインアンプの
ゲインの変化はＩ0に反比例して変化するので、発光指
令信号のフルスケール設定電流に比例して変化する電流
になるようなＶGCを生成している。但し、図１の場合と
の違いは、メインアンプの電圧・電流変換のとき、トラ
ンジスタのエミッタ抵抗の影響により図１の場合とずれ
ている。これを除去するためにＴＲ１とＴＲ２のエミッ
タ電流比を変えて保証している。この結果、発光指令信
号のフルスケール設定電流とメインアンプのペアトラン
ジスタのバイアス電流とは完全に比例関係になってはい
ない。
はフルスケールが最小になるようになっている。また、
図１の動作説明において述べたように、メインアンプの
ゲインの変化はＩ0に反比例して変化するので、発光指
令信号のフルスケール設定電流に比例して変化する電流
になるようなＶGCを生成している。但し、図１の場合と
の違いは、メインアンプの電圧・電流変換のとき、トラ
ンジスタのエミッタ抵抗の影響により図１の場合とずれ
ている。これを除去するためにＴＲ１とＴＲ２のエミッ
タ電流比を変えて保証している。この結果、発光指令信
号のフルスケール設定電流とメインアンプのペアトラン
ジスタのバイアス電流とは完全に比例関係になってはい
ない。
【００４９】さて、可変抵抗ＶＲ１により設定された電
流は、トランジスタＴＲ９にながれ、該トランジスタＴ
Ｒ９のコレクタ電流はペアシランジスタＴＲ３，ＴＲ４
とに分流する。この分流比はＴＲ５とＴＲ６のトランジ
スタの分流比と同じであり、ＴＲ５，ＴＲ６の分流比
は、外部入力電圧ＶCONTによりＴＲ７の電流を設定する
ことにより決められる。このようにして外部入力電圧に
比例した分流比を得ることによりＩRを設定する。ま
た、発光指令信号のフルスケールをメインアンプのゲイ
ンとは独立に設定できるようにし、これにより半導体レ
ーザの発光光量の最大値をＶＲ１の調整後、本発明の半
導体レーザ制御回路が動作状態にあっても設定できるよ
うになる。
流は、トランジスタＴＲ９にながれ、該トランジスタＴ
Ｒ９のコレクタ電流はペアシランジスタＴＲ３，ＴＲ４
とに分流する。この分流比はＴＲ５とＴＲ６のトランジ
スタの分流比と同じであり、ＴＲ５，ＴＲ６の分流比
は、外部入力電圧ＶCONTによりＴＲ７の電流を設定する
ことにより決められる。このようにして外部入力電圧に
比例した分流比を得ることによりＩRを設定する。ま
た、発光指令信号のフルスケールをメインアンプのゲイ
ンとは独立に設定できるようにし、これにより半導体レ
ーザの発光光量の最大値をＶＲ１の調整後、本発明の半
導体レーザ制御回路が動作状態にあっても設定できるよ
うになる。
【００５０】図２０は、遅延回路の構成図である。図中
のＩ部でトランジスタの動作タイミングのわずかな遅れ
を発生させる。すなわち、ａ部の信号をII部のＲＣ時定
数で図９に示す遅延時間Δｔ1を得る。また、III部のＲ
Ｃ時定数で図９に示す遅延時間Δｔ2を得る。さらにIV
部のＲＣ時定数で図９に示す遅延時間Δｔ3を得る。図
２１は、基準電圧生成回路の構成図である。図中のＩ部
のａ点の電圧が安定した電圧となるように回路構成され
ている。II部はカレントミラー回路で電圧Ｖcspを発生
する。また、III部も同様にカレントミラー回路で電圧
Ｖcs1を発生する。電圧ＶRは、トランジスタのベースに
電圧が印加されるとエミッタ電位が安定になるように構
成される。ＶR1はａ点と同じ電圧が得られる。ＶR2はト
ランジスタベース・エミッタ間の逆方向の温度特性が得
られるような電流を出力させる。
のＩ部でトランジスタの動作タイミングのわずかな遅れ
を発生させる。すなわち、ａ部の信号をII部のＲＣ時定
数で図９に示す遅延時間Δｔ1を得る。また、III部のＲ
Ｃ時定数で図９に示す遅延時間Δｔ2を得る。さらにIV
部のＲＣ時定数で図９に示す遅延時間Δｔ3を得る。図
２１は、基準電圧生成回路の構成図である。図中のＩ部
のａ点の電圧が安定した電圧となるように回路構成され
ている。II部はカレントミラー回路で電圧Ｖcspを発生
する。また、III部も同様にカレントミラー回路で電圧
Ｖcs1を発生する。電圧ＶRは、トランジスタのベースに
電圧が印加されるとエミッタ電位が安定になるように構
成される。ＶR1はａ点と同じ電圧が得られる。ＶR2はト
ランジスタベース・エミッタ間の逆方向の温度特性が得
られるような電流を出力させる。
【００５１】
【効果】以上の説明から明らかなように、本発明による
と、以下のような効果がある。 （１）請求項１に対応する効果；被駆動半導体レーザの
光出力の一部をモニターし、該半導体レーザの出力光強
度に比例するモニター信号と発光指令信号とが等しくな
るように前記半導体レーザの順方向電流を制御する半導
体レーザ制御装置において、前記発光指令信号と前記モ
ニター信号との差電流を誤差電流増幅器により増幅して
前記半導体レーザの前記順方向電流を制御する光・電気
負帰還ループと、前記誤差電流増幅器の前記発光指令信
号の変化に応じた出力電流の変化量を検出するカレント
検出回路と、第１のＤ／Ａ変換器と、前記カレント検出
回路の出力と前記第１のＤ／Ａ変換器の出力とを比較す
る比較器と、該比較器の出力結果を所定のタイミングに
保持するメモリー機能と、前記所定のタイミングを生成
するタイミング発生回路と、前記メモリーからの出力に
従いＤ／Ａ変換を行なう第２のＤ／Ａ変換器と、前記発
光指令信号に比例した電流を出力し、比例係数を前記第
２のＤ／Ａ変換器の出力により決定する電流加算回路と
を有するように構成したので、バイポーラトランジスタ
を用いたＩＣ化による光・電気負帰還ループの設計が容
易になり、かつ、高速な制御が可能となる。また、素子
数を少なく構成することができ、コンパクト化、小型化
が図れる。 （２）請求項２に対応する効果；カレント検出回路をハ
イパスフィルターにより構成したので、簡易な回路構成
が実現でき、素子数が少なくてすむ。 （３）請求項３に対応する効果；請求項１の効果に加
え、発光指令信号の最小値が所定値であり、前記発光指
令信号の変化は最小値から最大値に変化させるので、バ
イポーラトランジスタを用いたＩＣ化による光・電気負
帰還ループの設計が容易となり、かつ、高速な制御が可
能となる。また、素子数を少なくすることができる。 （４）請求項４に対応する効果；カレント検出回路をハ
イパスフィルターにより構成したので、簡易な回路構成
が実現でき、素子数が少なくてすむ。 （５）請求項５に対応する効果；請求項１の効果に加
え、タイミング発生を遅延回路により構成したので、バ
イポーラトランジスタを用いたＩＣ化による光・電気負
帰還ループの設計が容易になり、かつ、高速な制御が可
能となる。特に、遅延回路を用いているので、回路構成
が簡易であり、素子数を少なくすることができる。 （６）請求項６に対応する効果；遅延回路の遅延時間の
最小値を前記光・電気負帰還ループの制御時間より長く
したので、より高速な制御が実現できる。 （７）請求項７に対応する効果；カレント検出回路をハ
イパスフィルターにより構成し、変換タイミングの１ビ
ットあたりの遅延時間をハイパスフィルターの時定数よ
り短くしたので、カレント検出回路の設定がより高精度
になる。 （８）請求項８に対応する効果；請求項１の効果に加
え、誤差電流増幅器は、入力電流によりキャパシタンス
の電荷を充放電することにより誤差電圧に変換し、該誤
差電圧をハイインピーダンス入力回路を介して第１のペ
アトランジスタのエミッタ電流差を前記誤差電圧に比例
した電流だけ変化させる入力部と、前記第１のペアトラ
ンジスタのベース・エミッタ電圧差を第２のペアトラン
ジスタのベース・エミッタ電圧差として与えることによ
り、前記第２のペアトランジスタのコレクタ電流を変化
させ、該第２のペアトランジスタのコレクタ電流に比例
した電流を出力電流とする出力部とを有するように構成
したので、バイポーラトランジスタを用いたＩＣ化によ
る光・電気負帰還ループの設計が容易になり、かつ高速
な制御が可能となる。また、素子数を少なくすることが
でき、コンパクト化、小型化が実現できる。 （９）請求項９に対応する効果；光・電気負帰還ループ
を介して、発光指令信号の変化に応じた半導体レーザの
順方向電流をＡ／Ｄ変換するＡ／Ｄ変換回路を有するの
で、請求項１の効果に加えて、より安定した光出力を得
ることができる。 （１０）請求項１０に対応する効果；光・電気負帰還ル
ープを介して、発光指令信号の変化に応じた半導体レー
ザの順方向電流をＡ／Ｄ変換するＡ／Ｄ変換回路を有す
るので、請求項３の効果に加えて、より安定した光出力
を得ることができる。 （１１）請求項１１に対応する効果；光・電気負帰還ル
ープを介して、発光指令信号の変化に応じた半導体レー
ザの順方向電流をＡ／Ｄ変換するＡ／Ｄ変換回路を有す
るので、請求項５の効果に加えて、より安定した光出力
を得ることができる。 （１２）請求項１２に対応する効果；光・電気負帰還ル
ープを介して、発光指令信号の変化に応じた半導体レー
ザの順方向電流をＡ／Ｄ変換するＡ／Ｄ変換回路を有す
るので、請求項８の効果に加えて、より安定した光出力
を得ることができる。
と、以下のような効果がある。 （１）請求項１に対応する効果；被駆動半導体レーザの
光出力の一部をモニターし、該半導体レーザの出力光強
度に比例するモニター信号と発光指令信号とが等しくな
るように前記半導体レーザの順方向電流を制御する半導
体レーザ制御装置において、前記発光指令信号と前記モ
ニター信号との差電流を誤差電流増幅器により増幅して
前記半導体レーザの前記順方向電流を制御する光・電気
負帰還ループと、前記誤差電流増幅器の前記発光指令信
号の変化に応じた出力電流の変化量を検出するカレント
検出回路と、第１のＤ／Ａ変換器と、前記カレント検出
回路の出力と前記第１のＤ／Ａ変換器の出力とを比較す
る比較器と、該比較器の出力結果を所定のタイミングに
保持するメモリー機能と、前記所定のタイミングを生成
するタイミング発生回路と、前記メモリーからの出力に
従いＤ／Ａ変換を行なう第２のＤ／Ａ変換器と、前記発
光指令信号に比例した電流を出力し、比例係数を前記第
２のＤ／Ａ変換器の出力により決定する電流加算回路と
を有するように構成したので、バイポーラトランジスタ
を用いたＩＣ化による光・電気負帰還ループの設計が容
易になり、かつ、高速な制御が可能となる。また、素子
数を少なく構成することができ、コンパクト化、小型化
が図れる。 （２）請求項２に対応する効果；カレント検出回路をハ
イパスフィルターにより構成したので、簡易な回路構成
が実現でき、素子数が少なくてすむ。 （３）請求項３に対応する効果；請求項１の効果に加
え、発光指令信号の最小値が所定値であり、前記発光指
令信号の変化は最小値から最大値に変化させるので、バ
イポーラトランジスタを用いたＩＣ化による光・電気負
帰還ループの設計が容易となり、かつ、高速な制御が可
能となる。また、素子数を少なくすることができる。 （４）請求項４に対応する効果；カレント検出回路をハ
イパスフィルターにより構成したので、簡易な回路構成
が実現でき、素子数が少なくてすむ。 （５）請求項５に対応する効果；請求項１の効果に加
え、タイミング発生を遅延回路により構成したので、バ
イポーラトランジスタを用いたＩＣ化による光・電気負
帰還ループの設計が容易になり、かつ、高速な制御が可
能となる。特に、遅延回路を用いているので、回路構成
が簡易であり、素子数を少なくすることができる。 （６）請求項６に対応する効果；遅延回路の遅延時間の
最小値を前記光・電気負帰還ループの制御時間より長く
したので、より高速な制御が実現できる。 （７）請求項７に対応する効果；カレント検出回路をハ
イパスフィルターにより構成し、変換タイミングの１ビ
ットあたりの遅延時間をハイパスフィルターの時定数よ
り短くしたので、カレント検出回路の設定がより高精度
になる。 （８）請求項８に対応する効果；請求項１の効果に加
え、誤差電流増幅器は、入力電流によりキャパシタンス
の電荷を充放電することにより誤差電圧に変換し、該誤
差電圧をハイインピーダンス入力回路を介して第１のペ
アトランジスタのエミッタ電流差を前記誤差電圧に比例
した電流だけ変化させる入力部と、前記第１のペアトラ
ンジスタのベース・エミッタ電圧差を第２のペアトラン
ジスタのベース・エミッタ電圧差として与えることによ
り、前記第２のペアトランジスタのコレクタ電流を変化
させ、該第２のペアトランジスタのコレクタ電流に比例
した電流を出力電流とする出力部とを有するように構成
したので、バイポーラトランジスタを用いたＩＣ化によ
る光・電気負帰還ループの設計が容易になり、かつ高速
な制御が可能となる。また、素子数を少なくすることが
でき、コンパクト化、小型化が実現できる。 （９）請求項９に対応する効果；光・電気負帰還ループ
を介して、発光指令信号の変化に応じた半導体レーザの
順方向電流をＡ／Ｄ変換するＡ／Ｄ変換回路を有するの
で、請求項１の効果に加えて、より安定した光出力を得
ることができる。 （１０）請求項１０に対応する効果；光・電気負帰還ル
ープを介して、発光指令信号の変化に応じた半導体レー
ザの順方向電流をＡ／Ｄ変換するＡ／Ｄ変換回路を有す
るので、請求項３の効果に加えて、より安定した光出力
を得ることができる。 （１１）請求項１１に対応する効果；光・電気負帰還ル
ープを介して、発光指令信号の変化に応じた半導体レー
ザの順方向電流をＡ／Ｄ変換するＡ／Ｄ変換回路を有す
るので、請求項５の効果に加えて、より安定した光出力
を得ることができる。 （１２）請求項１２に対応する効果；光・電気負帰還ル
ープを介して、発光指令信号の変化に応じた半導体レー
ザの順方向電流をＡ／Ｄ変換するＡ／Ｄ変換回路を有す
るので、請求項８の効果に加えて、より安定した光出力
を得ることができる。
【図１】 本発明による半導体レーザ制御装置に用いら
れる光・電気負帰還ループの一実施例を説明するための
構成図である。
れる光・電気負帰還ループの一実施例を説明するための
構成図である。
【図２】 図１に示した光・電気負帰還ループの回路構
成図である。
成図である。
【図３】 図２のバイアス電圧生成回路の構成図であ
る。
る。
【図４】 光・電気負帰還ループの他の実施例を示す図
である。
である。
【図５】 図４のバイアス電圧生成回路の構成図であ
る。
る。
【図６】 光・電気負帰還ループの更に他の実施例を示
す図である。
す図である。
【図７】 光・電気負帰還ループの更に他の実施例を示
す図である。
す図である。
【図８】 本発明による半導体レーザの制御回路を示す
図である。
図である。
【図９】 図８のタインミグチャートを示す図である。
【図１０】 本発明による半導体レーザ制御回路の他の
実施例を示す図である。
実施例を示す図である。
【図１１】 レベルシフト回路の構成図である。
【図１２】 発光レベル生成回路Ｄ／Ａ部の構成図であ
る。
る。
【図１３】 電流加算回路Ｄ／Ａ部の構成図である。
【図１４】 エラー検出回路の構成図である。
【図１５】 制御電流検出回路の構成図である。
【図１６】 電流設定回路の構成図である。
【図１７】 電流加算回路出力部の構成図である。
【図１８】 メインアンプの構成図である。
【図１９】 発光レベル生成回路基準電流生成部の構成
図である。
図である。
【図２０】 遅延回路の構成図である。
【図２１】 基準電圧生成回路の構成図である。
１…ハイインピーダンス回路、２…電圧・電流変換回
路、３…順方向電流変換回路。
路、３…順方向電流変換回路。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平3−25708 (32)優先日 平３(1991)１月25日 (33)優先権主張国 日本（ＪＰ）
Claims (12)
- 【請求項１】 被駆動半導体レーザの光出力の一部をモ
ニターし、該半導体レーザの出力光強度に比例するモニ
ター信号と発光指令信号とが等しくなるように前記半導
体レーザの順方向電流を制御する半導体レーザ制御装置
において、前記発光指令信号と前記モニター信号との差
電流を誤差電流増幅器により増幅して前記半導体レーザ
の前記順方向電流を制御する光・電気負帰還ループと、
前記誤差電流増幅器の前記発光指令信号の変化に応じた
出力電流の変化量を検出するカレント検出回路と、第１
のＤ／Ａ変換器と、前記カレント検出回路の出力と前記
第１のＤ／Ａ変換器の出力とを比較する比較器と、該比
較器の出力結果を所定のタイミングに保持するメモリー
機能と、前記所定のタイミングを生成するタイミング発
生回路と、前記メモリーからの出力に従いＤ／Ａ変換を
行なう第２のＤ／Ａ変換器と、前記発光指令信号に比例
した電流を出力し、比例係数を前記第２のＤ／Ａ変換器
の出力により決定する電流加算回路とから成ることを特
徴とする半導体レーザ制御装置。 - 【請求項２】 前記カレント検出回路をハイパスフィル
ターにより構成したことを特徴とする請求項１記載の半
導体レーザ制御装置。 - 【請求項３】 前記発光指令信号の最小値が所定値であ
り、前記発光指令信号の変化は最小値から最大値に変化
させることを特徴とする請求項１記載の半導体レーザ制
御装置。 - 【請求項４】 前記カレント検出回路をハイパスフィル
ターにより構成したことを特徴とする請求項３記載の半
導体レーザ制御装置。 - 【請求項５】 前記タイミング発生を遅延回路により構
成することを特徴とする請求項１記載の半導体レーザ制
御装置。 - 【請求項６】 前記遅延回路の遅延時間の最小値を前記
光・電気負帰還ループの制御時間より長くしたことを特
徴とする請求項５記載の半導体レーザ制御装置。 - 【請求項７】 前記カレント検出回路をハイパスフィル
ターにより構成し、前記変換タイミングの１ビットあた
りの遅延時間を前記ハイパスフィルターの時定数より短
くしたことを特徴とする請求項６記載の半導体レーザ制
御装置。 - 【請求項８】 前記誤差電流増幅器は、入力電流により
キャパシタンスの電荷を充放電することにより誤差電圧
に変換し、該誤差電圧をハイインピーダンス入力回路を
介して第１のペアトランジスタのエミッタ電流差を前記
誤差電圧に比例した電流だけ変化させる入力部と、前記
第１のペアトランジスタのベース・エミッタ電圧差を第
２のペアトランジスタのベース・エミッタ電圧差として
与えることにより、前記第２のペアトランジスタのコレ
クタ電流を変化させ、該第２のペアトランジスタのコレ
クタ電流に比例した電流を出力電流とする出力部とを有
することを特徴とする請求項１記載の半導体レーザ制御
装置。 - 【請求項９】 被駆動半導体レーザの光出力の一部をモ
ニターし、該半導体レーザの出力光強度に比例するモニ
ター信号と発光指令信号とが等しくなるように前記半導
体レーザの順方向電流を制御する半導体レーザ制御装置
において、前記発光指令信号と前記モニター信号との差
電流を誤差電流増幅器により増幅して前記半導体レーザ
の前記順方向電流を制御する光・電気負帰還ループと、
該光・電気負帰還ループを介して、前記発光指令信号の
変化に応じた前記半導体レーザの順方向電流をＡ／Ｄ変
換するＡ／Ｄ変換回路と、前記誤差電流増幅器の前記発
光指令信号の変化に応じた出力電流の変化量を検出する
カレント検出回路とから成ることを特徴とする半導体レ
ーザ制御装置。 - 【請求項１０】 前記発光指令信号の最小値が所定値で
あり、前記発光指令信号の変化は最小値から最大値に変
化させることを特徴とする請求項９記載の半導体レーザ
制御装置。 - 【請求項１１】 前記Ａ／Ｄ変換の各ビットの変換タイ
ミングを遅延回路により構成することを特徴とする請求
項９記載の半導体レーザ制御装置。 - 【請求項１２】 前記誤差電流増幅器は、入力電流によ
りキャパシタンスの電荷を充放電することにより誤差電
圧に変換し、該誤差電圧をハイインピーダンス入力回路
を介して第１のペアトランジスタのエミッタ電流差を前
記誤差電圧に比例した電流だけ変化させる入力部と、前
記第１のペアトランジスタのベース・エミッタ電圧差を
第２のペアトランジスタのベース・エミッタ電圧差とし
て与えることにより、前記第２のペアトランジスタのコ
レクタ電流を変化させ、該第２のペアトランジスタのコ
レクタ電流に比例した電流を出力電流とする出力部とを
有することを特徴とする請求項９記載の半導体レーザ制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4024622A JP2898813B2 (ja) | 1991-01-25 | 1992-01-14 | 半導体レーザ制御装置 |
Applications Claiming Priority (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-25378 | 1991-01-25 | ||
| JP2572491 | 1991-01-25 | ||
| JP2566691 | 1991-01-25 | ||
| JP3-25708 | 1991-01-25 | ||
| JP2570891 | 1991-01-25 | ||
| JP3-25724 | 1991-01-25 | ||
| JP2537891 | 1991-01-25 | ||
| JP3-25666 | 1991-01-25 | ||
| JP4024622A JP2898813B2 (ja) | 1991-01-25 | 1992-01-14 | 半導体レーザ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0575199A true JPH0575199A (ja) | 1993-03-26 |
| JP2898813B2 JP2898813B2 (ja) | 1999-06-02 |
Family
ID=27520648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4024622A Expired - Fee Related JP2898813B2 (ja) | 1991-01-25 | 1992-01-14 | 半導体レーザ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2898813B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6442183B1 (en) | 1999-04-26 | 2002-08-27 | Ricoh Company, Ltd. | Semiconductor laser drive control circuit and image forming system using the same |
| US6731317B2 (en) | 2001-03-14 | 2004-05-04 | Ricoh Company, Ltd. | Pulse modulation signal generation circuit, and semiconductor laser modulation device, optical scanning device and image formation device using the same |
| US6791596B2 (en) | 2001-06-28 | 2004-09-14 | Ricoh Company, Ltd. | Method and apparatus for image forming capable of effectively generating pixel clock pulses |
| US7050080B2 (en) | 2000-06-05 | 2006-05-23 | Ricoh Company, Ltd. | Image forming apparatus for controlling image writing by adjusting image clock |
-
1992
- 1992-01-14 JP JP4024622A patent/JP2898813B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6442183B1 (en) | 1999-04-26 | 2002-08-27 | Ricoh Company, Ltd. | Semiconductor laser drive control circuit and image forming system using the same |
| US7050080B2 (en) | 2000-06-05 | 2006-05-23 | Ricoh Company, Ltd. | Image forming apparatus for controlling image writing by adjusting image clock |
| US6731317B2 (en) | 2001-03-14 | 2004-05-04 | Ricoh Company, Ltd. | Pulse modulation signal generation circuit, and semiconductor laser modulation device, optical scanning device and image formation device using the same |
| US6791596B2 (en) | 2001-06-28 | 2004-09-14 | Ricoh Company, Ltd. | Method and apparatus for image forming capable of effectively generating pixel clock pulses |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2898813B2 (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5237579A (en) | Semiconductor laser controller using optical-electronic negative feedback loop | |
| JP3644010B2 (ja) | 光送信回路 | |
| JPH11135871A (ja) | レーザダイオード駆動方法および回路 | |
| JP2002043684A (ja) | 発光素子の制御回路 | |
| US7619956B2 (en) | stability of a write control signal | |
| JPH06236576A (ja) | レーザパワー制御装置及び制御方法 | |
| US7480320B2 (en) | Semiconductor laser driving device, semiconductor laser driving method, and image forming apparatus using semiconductor laser driving device | |
| US7057423B2 (en) | Current-voltage transforming circuit employing limiter circuit | |
| JP3320900B2 (ja) | レーザダイオードの自動温度制御回路及びこれを用いた電気／光信号変換ユニット | |
| JP4170963B2 (ja) | Ｌｅｄ駆動回路 | |
| US7830936B2 (en) | Calibration of laser systems | |
| JP3034485B2 (ja) | 自動レーザー出力制御回路 | |
| US7043161B2 (en) | Optical communication interface module connected to electrical communication interface module of I2C communication protocol | |
| JP2868945B2 (ja) | 半導体レーザ制御装置 | |
| US5986481A (en) | Peak hold circuit including a constant voltage generator | |
| JP2898813B2 (ja) | 半導体レーザ制御装置 | |
| US8031571B2 (en) | Signal drive apparatus and optical pickup apparatus using the same | |
| JP3418268B2 (ja) | 半導体レーザ制御装置 | |
| JP2864596B2 (ja) | レーザーダイオード駆動回路 | |
| JP4028919B2 (ja) | 発光素子駆動回路 | |
| JP5255533B2 (ja) | 受光回路 | |
| JPH04321288A (ja) | 半導体レーザ駆動装置 | |
| JP2638498B2 (ja) | レーザ駆動回路 | |
| JP3081271B2 (ja) | レーザダイオード駆動回路 | |
| JPH04208581A (ja) | 半導体装置、半導体レーザ装置及び光ディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |