JP2868945B2

JP2868945B2 - 半導体レーザ制御装置

Info

Publication number: JP2868945B2
Application number: JP35246591A
Authority: JP
Inventors: 秀利江間; 雅章石田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1991-01-25
Filing date: 1991-12-13
Publication date: 1999-03-10
Anticipated expiration: 2014-03-10
Also published as: JPH0567833A

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は、半導体レーザ制御装置に関し、
より詳細には、レーザプリンタ、光ディスク装置、デジ
タル複写機、光通信装置等における光源として用いられ
る半導体レーザの光出力を制御する半導体レーザ制御装
置に関する。

【０００２】

【従来技術】半導体レーザは極めて小型であって、かつ
駆動電流により高速に直接変調を行なうことができるの
で、近年、光ディスク装置、レーザプリンタ等の光源と
して広く使用されている。しかし、半導体レーザの駆動
電流と光出力との関係は温度により著しく変化するので
半導体レーザの光強度を所望の値に設定しようとする場
合に問題となる。この問題を解決して半導体レーザの利
点を活かすために、従来さまざまなＡＰＣ（Automatic
Power Control）回路が提案されている。

【０００３】このＡＰＣ回路は大きく次の３つの方式に
分類できる。半導体レーザの光出力を受光素子により
モニターし、この受光素子に発生する受光電流（半導体
レーザの光出力に比例する）に比例する信号と、発光レ
ベル指令信号とが等しくなるように、常時半導体レーザ
の順方向電流を制御する光・電気負帰還ループにより半
導体レーザの光出力を所望の値に制御する方式。

【０００４】パワー設定時間には半導体レーザの光出
力を受光素子によりモニターし、この受光素子に発生す
る受光電流（半導体レーザの光出力に比例する）に比例
する信号と、発光レベル指令信号とが等しくなるように
半導体レーザの順方向電流を制御し、パワー設定期間外
にはパワー設定期間で設定した半導体レーザの順方向電
流の値を保持することによって半導体レーザの光出力を
所望の値に制御するとともに、パワー設定期間外にはパ
ワー設定期間で設定した半導体レーザの順方向電流を情
報に基づいて変調することにより半導体レーザの光出力
に情報を載せる方式。半導体レーザ温度を測定し、そ
の測定した温度信号によって半導体レーザの順方向電流
を制御したり、または半導体レーザの温度を一定とする
ように制御をしたりして半導体レーザの光出力を所望の
値に制御する方式。

【０００５】半導体レーザの光出力を所望の値とするた
めには（１）の方式が望ましいが、受光素子の動作速
度、光・電気負帰還ループを構成している増幅素子の動
作速度等の限界により制御速度に限界が生ずる。例え
ば、この制御速度の目安として光・電気負帰還ループの
開ループでの交叉周波数を考慮した場合、この交叉周波
数をｆ₀としたとき半導体レーザの光出力のステップ応
答特性は次のように近似できる。Ｐｏｕｔ＝Ｐ₀｛１−ｅｘｐ（−２πｆ₀ｔ）｝Ｐｏｕｔ：半導体レーザの光出力Ｐ₀：半導体レーザの設定された光強度ｔ：時間半導体レーザの多くの使用目的では、半導体レーザの光
出力を変化させた直後から、設定された時間τ₀が経過
するまでの全光量（光出力の積分値∫Ｐｏｕｔ）が所定
の値となることが必要とされ、以下の式のようになる。

【０００６】

【数１】

【０００７】仮に、τ₀＝５０ｎｓ、誤差の許容範囲を
０.４％とした場合、ｆ₀＞８００ＭＨｚとしなければな
らず、これは極めて困難である。また、（２）の方式で
は（１）の方式の上記問題は発生せず、半導体レーザを
高速に変調することが可能であるので、多く使用されて
いる。しかしながら、この（２）の方式では半導体レー
ザの光出力を常時制御しているわけではないので、外乱
等により容易に半導体レーザの光量変動が生ずる。外乱
としては、例えば半導体レーザのドウループ特性があ
り、半導体レーザの光量はこのドウループ特性により容
易に数％程度の誤差が生じてしまう。半導体レーザのド
ウループ特性を抑制する試みとして、半導体レーザの熱
時定数に半導体レーザ駆動電流の周波数特性を合わせ補
償する方法などが提案されているが、半導体レーザの熱
時定数は各半導体レーザ毎に個別にバラツキがあり、ま
た半導体レーザの周囲環境により異なる等の問題があ
る。また光ディスク装置などにおいて問題とされる半導
体レーザの戻り光の影響による光量変動などの問題があ
る。

【０００８】この点を解決するために、例えば、特開平
２−２０５０８６号公報のものが提案されている。この
公報のものは、半導体レーザの光出力を受光素子により
モニターし、その出力と発光レベル指令信号とが等しく
なるように半導体レーザの順方向電流を制御する光・電
気負帰還ループと、発光レベル指令信号を半導体レーザ
の順方向電流に変換する変換手段とを有し、前記光・電
気負帰還ループの制御電流と前記変換手段により生成さ
れた電流との和または差の電流によって前記半導体レー
ザを制御するものである。しかしながら、光・電気負帰
還ループの設計の容易さや、高速、高精度、高分解能な
半導体レーザ制御装置としては不十分なものであった。

【０００９】

【目的】本発明は、上述の問題点に鑑みてなされたもの
で、バイポーラトランジスタを用いたＩＣ化による光・
電気負帰還ループの設計を容易にし、かつ高速な制御を
可能とした半導体レーザ制御装置を提供することを目的
としてなされたものである。

【００１０】

【構成】本発明は、上記目的を達成するために、（１）
被駆動半導体レーザの光出力の一部をモニターし、該半
導体レーザの出力光強度に比例するモニター信号と発光
指令信号とが等しくなるように前記半導体レーザの順方
向電流を制御する半導体レーザ制御装置において、前記
発光指令信号と前記モニター信号との差電流を増幅する
誤差電流増幅器と、該誤差電流増幅器により増幅して前
記半導体レーザの前記順方向電流を制御する光・電気負
帰還ループとから成り、前記誤差電流増幅器は、入力電
流によりキャパシタンスの電荷を充放電することにより
誤差電圧に変換し、該誤差電圧をハイインピーダンス入
力回路を介して第１のペアトランジスタのエミッタ電流
差を前記誤差電圧に比例した電流だけ変化させる入力部
と、前記第１のペアトランジスタのベース・エミッタ電
圧差を第２のペアトランジスタのベース・エミッタ電圧
差として与えることにより、前記第２のペアトランジス
タのコレクタ電流を変化させ、該第２のペアトランジス
タのコレクタ電流に比例した電流を出力電流とする出力
部とを有すること、更には、（２）前記（１）におい
て、前記キャパシタンスの端子間電圧の最低電圧を規定
する保護回路を有すること、又は、（３）前記保護回路
は、前記キャパシタンスの端子間電圧を増幅するトラン
ジスタのベース電圧を該トランジスタが飽和する電位以
下にせず、かつ、該トランジスタが動作時はオフとなる
トランジスタから成ること、又は、（４）前記半導体レ
ーザを駆動する最終段のトランジスタと、該トランジス
タのエミッタ抵抗と、及び／又は、前記キャパシタンス
を外付け部品としたこと、更には、（５）前記（４）に
おいて、前記エミッタ抵抗に直列に外付け抵抗を有する
こと、又は、（６）前記（１）において、前記発光指令
信号のフルスケールを設定できる発光レベル生成部と、
前記誤差電流増幅器の第１のペアトランジスタのエミッ
タ電流の最大電流値を、前記発光レベル生成部のフルス
ケールに駆動して変化させる第１のフルスケール設定機
能を有すること、更には、（７）前記（６）において、
前記誤差電流増幅器の第１のペアトランジスタのエミッ
タ電流の最大電流値を、前記発光レベル生成部のフルス
ケールに約比例して変化させること、更には、（８）前
記（６）において、前記キャパシタンスと並列にスイッ
チとキャパシタンスを有すること、更には、（９）前記
（６）において、前記発光レベル生成部は、前記第１の
フルスケール設定機能に加えて、前記誤差電流増幅器の
第１のペアトランジスタのエミッタ電流の最大電流値と
連動しないで設定可能な第２のフルスケール設定機能を
有すること、更には、（１０）前記（９）において、前
記第１のフルスケール設定機能により設定された電流を
第３のペアトランジスタにより分流させることにより前
記第２のフルスケール設定機能を構成すること、更に
は、（１１）前記（９）において、前記第１のフルスケ
ール設定機能により設定された電流を第３のペアトラン
ジスタにより分流させることにより前記第２のフルスケ
ール設定機能を構成し、第４のペアトランジスタの電流
比により前記第３のペアトランジスタの分流比を設定す
ること、更には、（１２）前記（６）において、前記フ
ルスケールに対し一定の割合でオフセットを前記発光指
令信号に付加する機能を有すること、更には、（１３）
前記（１２）において、前記光・電気負帰還ループを介
して、前記発光指令信号の変化に応じた前記半導体レー
ザの順方向電流をＡ／Ｄ変換するＡ／Ｄ変換回路を有す
ることを特徴としたものである。以下、本発明の実施例
に基づいて説明する。

【００１１】図１は、本発明による半導体レーザ制御装
置に用いられる光・電気負帰還ループの一実施例を説明
するための構成図で、図中、１はハイインピーダンス回
路、２は電圧・電流変換回路、３は順方向電流変換回路
である。なお、この図１の構成は後述する図８のＩ部に
対応している。

【００１２】発光指令信号Ｉｓｉｇｎａｌと、被駆動半
導体レーザ（ＬＤ）の光出力Ｐ_０の一部をモニターし
て、入力された光強度に比例した光起電流Ｉｍとがキャ
パシタンスＣｆの同一端子に接続され、そのため同電流
の方向が逆方向なのでキャパシタンスＣｆに流れる電流
はＩｓｉｇｎａｌ−Ｉｍとなる。この差電流Ｉｓｉｇｎ
ａｌ−ＩｍによりキャパシタンスＣｆの端子間電圧Ｖ_１
が変化する。キャパシタンスＣｆの端子間電圧Ｖ_１はハ
イインピーダンス回路１を介して、電圧・電流変換回路
２に入力され、トランジスタＱ１のエミッタ電流をＩ
_Ｅ１、トランジスタＱ２のエミッタ電流を−Ｉ_Ｅ１に変
化させる。ここでトランジスタＱ１，Ｑ２を動作させる
ためのバイアス電流をＩ_１とすると、トランジスタＱ１
のエミッタ電流はＩ_１＋Ｉ_Ｅ１であり、トランジスタＱ
２のエミッタ電流はＩ_１−Ｉ_Ｅ１となる。トランジスタ
Ｑ１のベースとトランジスタＱ２のベースとは同一電位
にバイアスされている。トランジスタＱ１，Ｑ２のベー
ス・エミッタ電圧は次のようになる。

【００１３】Ｖ_BE1＝Ｖ_T・ｌｎ（Ｉ₁＋Ｉ_E1）−Ｖ_T・ｌｎ（Ｉｓ₁）Ｖ_BE2＝Ｖ_T・ｌｎ（Ｉ₁−Ｉ_E1）−Ｖ_T・ｌｎ（Ｉｓ₁）また、トランジスタＱ３，Ｑ４のベース・エミッタ電圧
は次のようになる。Ｖ_BE3＝Ｖ_T・ｌｎ（Ｉ₀−Ｉ_E3）−Ｖ_T・ｌｎ（Ｉｓ₂）Ｖ_BE4＝Ｖ_T・ｌｎ（Ｉ₀＋Ｉ_E3）−Ｖ_T・ｌｎ（Ｉｓ₂）ここで、トランジスタＱ３とＱ４のエミッタ電流をそれ
ぞれＩ₀＋Ｉ_E3，Ｉ₀−Ｉ_E3とした。一方、トランジスタ
Ｑ１のエミッタはトランジスタＱ４のベースに接続さ
れ、トランジスタＱ２のエミッタはトランジスタＱ３の
ベースに接続され、トランジスタＱ３とＱ４のエミッタ
は接続されている。

【００１４】したがって、トランジスタＱ１とトランジ
スタＱ２のベース・エミッタ電位差は、トランジスタＱ
４とトランジスタＱ３のベース・エミッタ電位差に等し
くなる。Ｖ_BE1−Ｖ_BE2＝Ｖ_BE4−Ｖ_BE3 前記各トランジスタのベース・エミッタ電圧式からＩ_E3＝（Ｉ₀／Ｉ₁）・Ｉ_E1 となる。ここで、キャパシタンスＣｆの端子間電圧Ｖ₁
とエミッタ電流Ｉ_E1との関係は比例するようにハイイン
ピーダンス回路１を介して、電圧・電流変換回路２が動
作するようになっている。この比例係数をＡ₀とすれ
ば、Ｉ_E3＝（Ｉ₀／Ｉ₁）・Ａ₀・Ｖ₁ となる。

【００１５】したがってトランジスタＱ３，Ｑ４のエミ
ッタ電流の変化はキャパシタンスＣｆの端子間電圧に比
例し、トランジスタＱ３，Ｑ４の電流増幅率が十分大き
ければ、トランジスタＱ３，Ｑ４のエミッタ電流はコレ
クタ電流に等しい。このようにしてキャパシタンスＣｆ
の端子間電圧Ｖ₁に比例する電流がトランジスタＱ３，
Ｑ４のコレクタ電流となり、半導体レーザの順方向電流
に変換する変換回路３を介してトランジスタＱ３，Ｑ４
のコレクタ電流に比例する電流が半導体レーザ（ＬＤ）
の駆動電流となる。半導体レーザの順方向電流に変換す
る変換回路３の比例係数をＡ₁とし、半導体レーザのし
きい値電流をＩth、微分量子効率をη、光出力をＰ₀、
半導体レーザ（ＬＤ）を光出力をモニターしているフォ
トダイオード（ＰＤ）との結合効率をα、前記フォトダ
イオード（ＰＤ）の放射感度をＳとすると、フォトダイ
オード（ＰＤ）の光起電流Ｉｍと半導体レーザ（ＬＤ）
の光出力Ｐ₀は下記のようになる。Ｐ₀＝η・{（Ｉ₀／Ｉ₁）・Ａ₁・Ａ₀・Ｖ₁−Ｉth} Ｉｍ＝α・Ｓ・η・{（Ｉ₀／Ｉ₁）・Ａ₁・Ａ₀・Ｖ₁−Ｉth}

【００１６】ここでＤＣ動作の場合には、キャパシタン
スＣｆと等価的に並列に入る抵抗をＲとすればＶ₁＝Ｒ・（Ｉsignal−Ｉｍ）なので、Ｐ₀＝η・(Ｉ₀/Ｉ₁)・Ａ₁・Ａ₀・Ｒ・Ｉsignal/〔１＋α・Ｓ・η・(Ｉ₀/Ｉ₁)・Ａ₁・Ａ₀・Ｒ〕 −η・Ｉth/〔１＋α・Ｓ・η・(Ｉ₀/Ｉ₁)・Ａ₁・Ａ₀・Ｒ〕となる。Ｒ＝５０(ｋΩ)、η＝０.１５(ｍＷ／ｍＡ)、α・Ｓ＝
０.１３３(ｍＡ／ｍＷ) Ａ₀＝２、Ａ₁＝１／６.８(Ω)、Ｉ₀／Ｉ₁＝１０、Ｉth
＝５０ｍＡの場合には α・Ｓ・η・(Ｉ₀/Ｉ₁)・Ａ₁・Ａ₀・Ｒ≒３０００≫１Ｉth（Ｉ₀／Ｉ₁）・Ａ₁・Ａ₀・Ｒ＝０.３４μＡ≒３μＷ以上からＰ₀の標準的出力レベルが１ｍＷ程度の場合Ｐ₀＝Ｉsignal／α・ＳとなりＰ₀はＩsignalに比例する。

【００１７】次にＡＣ動作の場合にはＶ₁＝（Ｉsignal−Ｉｍ）／ｊωＣｆなので、光・電気負帰還ループのオープンループでのゲ
インＧｖは下記のようになる。Ｇｖ＝α・Ｓ・η・(Ｉ₀／Ｉ₁)・Ａ₁・Ａ₀／(ｊωＣｆ) ここで、回路動作上の位相遅れに関しては下記理由によ
り大幅に低減されている。

【００１８】発光指令信号とフォトダイオード（ＰＤ）
の光起電流の比較はキャパシタンスＣｆの充放電により
行なっているので、前記ｊωＣｆの項により表現される
設計上の位相遅れ要因のほかはほとんど発生しない。ま
た、ハイインピーダンス回路は、例えばトランジスタに
より構成し、コレクタ接地回路を用いれば、トランジス
タの遮断周波数近くまで動作するのでたやすく高速化す
ることができる。更に電圧・電流変換回路２もトランジ
スタのエミッタに抵抗を付加してコレクタ電流を取り出
すようにすれば、たやすく高速化することができる。ま
たトランジスタＱ１，Ｑ２にはバイアス電流が、例えば
１００μＡ程度流れていれば、エミッタ抵抗値は３００
Ω程度なので、等価的に並列に挿入されるキャパシタン
スの影響は大幅に低減される。

【００１９】従って、光・電気負帰還ループのオープン
ループゲインが１となる周波数が２００程度であれば、
上記Ｇｖの表現式がそのまま成立するようになる。さ
て、α・Ｓ・η・(Ｉ₀／Ｉ₁)・Ａ₀が一定値のとき光・電気
負帰還ループのオープンループゲインが１となる周波数
は比例係数Ａ₁とキャパシタンスＣｆの値により設定す
ることができる。ところが半導体レーザはα・Ｓ・ηの値
が個別半導体レーザにより大幅にばらついている。この
ために半導体レーザ制御回路をＩＣ化する場合には、こ
のバラツキを個別半導体レーザ毎に外付け部品により設
定できるようになっている必要がある。また、ＩＣにお
いては個別素子の絶対値バラツキが大きいため、比例係
数Ａ₁とキャパシタンスＣｆの値をＩＣ内で設定するこ
とができない。従って、比例係数Ａ₁とキャパシタンス
Ｃｆの値は外付け部品により決定できるようにすること
により、上記問題点は除去することができる。

【００２０】図２は、図１に示した光・電気負帰還ルー
プの回路構成図である。図中の一点鎖線で示したブロッ
クは図１に対応している。Ｑ２２により図１において述
べたハイインピーダンス回路１を実現し、Ｑ１８，Ｑ１
９、抵抗Ｒ１により図１の電圧・電流変換回路２を実現
している。図１のトランジスタＱ１，Ｑ２に対応するト
ランジスタは、図２においてはＱ２１，Ｑ２０であり、
図２においてはＱ２１，Ｑ２０のベース・エミッタ電圧
差をトランジスタＱ１４，Ｑ１３を介し、図１における
トランジスタＱ３，Ｑ４に対応するトランジスタＱ１
０，Ｑ９に接続している。この場合Ｑ１４，Ｑ１３のト
ランジスタでの電圧降下は同じになるようにバイアス電
流がＱ１４，Ｑ１３に流れている。トランジスタＱ９の
コレクタ電流の変化量が、抵抗Ｒ２により電圧に変換さ
れてＱ１のトランジスタのベース電圧になる。ここでト
ランジスタＱ６，Ｑ７，Ｑ３、抵抗Ｒ４、キャパシタン
スＣ０によりＤＣシフトを行ないながら、電圧・電流変
換している。Ｑ１のトランジスタのベース電圧はＤＣシ
フトしてトランジスタＱ０のエミッタ電圧になる。

【００２１】その結果、抵抗ＲｆにはトランジスタＱ０
のエミッタ電圧と抵抗Ｒｆの値により決まる電流が流
れ、トランジスタＱ０の電流増幅率が十分大きいので、
トランジスタＱ０のエミッタ電流は該トランジスタＱ０
のコレクタ電流に等しくなる。このようにして半導体レ
ーザ（ＬＤ）の順方向電流を制御する。ここで図１の説
明において述べたＡ₁は１／Ｒｆであり、本発明による
光・電気負帰還ループ回路をＩＣ化する場合には、抵抗
Ｒｆを外付け部品とすることにより、図１における光・
電気負帰還ループの周波数特性の設定のところで述べた
ことが実現されている。

【００２２】図３は図２のバイアス電圧生成回路であ
り、図３に示したバイアスを与えることで図２の動作が
保証されている。以下、動作について説明する。図中の
Ｉ部で温度に安定な基準電圧を発生させている。すなわ
ち、抵抗Ｒ３８とトランジスタＱ３７のエミッタ間で前
記基準電圧が発生している。そのため抵抗Ｒ３８に流れ
る電流が非常に安定になる。トランジスタＱ３７のコレ
クタには、トランジスタＱ３８，Ｑ３９，Ｑ４０で構成
されているカレントミラー回路が接続されており、矢印
、で示す方向の電流が流れる。

【００２３】トランジスタＱ４１，Ｑ４２，Ｑ４３もカ
レントミラー回路であり、矢印、の方向の電流が流
れる。電圧Ｖ₂は、トランジスタＱ４３に定電圧をかけ
るもので、Ｖccは抵抗Ｒ４３の電圧降下により電圧Ｖ₂
の安定した電圧が得られる。また、トランジスタＱ４３
と同じベース電圧がトランジスタＱ４８に印加されてい
るので、該トランジスタＱ４８のコレクタには、矢印
で示す方向に安定した電流が流れる。トランジスタＱ４
７のカレントミラー回路で安定したベース電圧Ｖ₄が発
生される。

【００２４】このベース電圧Ｖ₄をトランジスタＱ₄₆の
ベースに印加すると、トランジスタＱ４５のベース電圧
から安定になる。トランジスタＱ４５のエミッタとトラ
ンジスタＱ４４のコレクタ間に電圧Ｖ₃が得られる。そ
してこの電圧Ｖ₃は図２のａ点と同電位となり、安定し
た電圧が得られる。図中のII部では、電圧Ｖ₅が電源電
圧の影響を受けない安定電圧として得られる。すなわ
ち、図２のトランジスタＱ１のベース電圧と同じ温度特
性をなす電圧が得られる。電圧Ｖ₆も同様であり、図２
のトランジスタの温度特性による影響のない電圧がｂ点
に得られ安定となる。

【００２５】図４は、光・電気負帰還ループの他の実施
例を示す図である。図４においては図２と同様である
が、図２における抵抗Ｒ２の接続が半導体レーザの駆動
用トランジスタのエミッタ端子になっている。このよう
にすることにより、図２に比較して半導体レーザの駆動
トランジスタのエミッタ電流が小さな場合のリニアリテ
ィを改善している。

【００２６】図５は、図４のバイアス電圧生成回路であ
る。ただし、図４におけるＶ₂のバイアスは図３と同様
なので、図５の説明においては省略している。以下、動
作について説明する。図中のＩ部において、電圧Ｖ
₉は、電圧Ｖccの影響を受けない安定した電圧である。
また、電圧Ｖ₈は、図４のトランジスタＱ６のベースへ
の接続の仕方と等価になるように作成されており、II部
においてトランジスタの温度変化や特性のバラツキが同
じになるように構成されている。III部における電圧Ｖ₇
は、図４のトランジスタＱ０のエミッタ電圧、すなわち
ａ部における安定電圧を得るためのものである。

【００２７】図６は、光・電気負帰還ループの更に他の
実施例を示す図である。図６においては、図１における
半導体レーザの順方向電流に変換する変換回路３を省略
し、図１におけるトランジスタＱ３，Ｑ４のコレクタ電
流により、直接半導体レーザ（ＬＤ）駆動している。こ
のようにすることにより、非常に高速に光・電気負帰還
ループを構成可能とする誤差電流増幅器が実現できる。
この図６の構成により、最も高速性のある制御回路が得
られることになる。しかしながら、トランジスタＱ９，
Ｑ１０としてサイズの大きなトランジスタを用いなけれ
ばならないという問題点がある。

【００２８】図７は、光・電気負帰還ループの更に他の
実施例を示す図である。図７は、図２のトランジスタＱ
１８，Ｑ１９のバイアス電流を供給しているトランジス
タＱ１６，Ｑ１７のベース電圧を独立に設定できるよう
にした場合である。こうすることにより、前記光・電気
負帰還ループのオープンループにおけるＤＣゲインを決
めている。Ｉ₁とＩ₀の比率を調整でき、外部電圧により
光・電気負帰還ループのオープンループでゲインが１と
なる周波数を変化できるようになる。電圧Ｖ₁₀は、図３
における抵抗Ｒ４７と抵抗４８の間の電圧Ｖ₁₀と対応し
ている。

【００２９】図８（ａ），（ｂ）は、本発明による半導
体レーザ制御回路を示す図で、図中、１１はレベルシフ
ト回路、１２は５ＢＩＴＤ／Ａ変換器（１）、１３は
メインアンプ、１４は５ＢＩＴＤ／Ａ変換器（２）、
１５はカレント検出回路、１６は３ＢＩＴＤ／Ａ変換
器（３）、１７は比較器、１８はＤ−Ｆ／Ｆ（Ｄ−フリ
ップフロップ）、１９は３ＢＩＴＤ／Ａ変換器
（４）、２０はタイミング発生回路である。なお、メイ
ンアンプ１３を含むＩ部は図１の構成に対応している。
また、ＩＩ部は駆動回路であり、ＩＩＩ部は自動設定回
路である。図８においては光・電気負帰還ループだけで
は半導体レーザの高速制御に限界があるので、更に高速
変調が可能となるように、光・電気負帰還ループとは独
立に発光指令信号に比例する電流を半導体レーザ（Ｌ
Ｄ）に駆動するような駆動回路ＩＩ部が付加され、この
場合には、発光指令信号を半導体レーザ（ＬＤ）の駆動
電流に変換する変換比率が自動的に設定する自動設定回
路ＩＩＩ部が付加されている。

【００３０】図９は、図８の動作説明用のタイミング信
号の一例が示されている。以下、図８及び図９を参照に
して前記変換効率の設定方法を説明する。ＴＣがローのとき、入力データＤ０〜Ｄ４にかかわりな
く強制的に全データを内部的にローとして、５ＢＩＴ
Ｄ／Ａ１２と５ＢＩＴＤ／Ａ１４の出力を最低レベルに
する。またＴＣがローのときには、Ｔ０〜Ｔ３は全てロ
ーステートになっている。ＴＣがローからハイに変化し
たのち、Ｔ０がロー〜ハイに変化し、Ｄ−Ｆ／Ｆ１８が
クリアのモードから入力クロックを受け付ける状態にな
る。この期間では３ＢＩＴＤ／Ａ１９の入力は全てロ
ーとなっていて、出力Ｏ（Ｄ／Ａ（４））は最低レベル
になっている。またＴ０がローのとき５ＢＩＴＤ／Ａ
１２の出力（本発明の実施例においてはこの信号が発光
指令信号になっている。）は、最低レベルになっている
が、オフセットを持たせているので半導体レーザ（Ｌ
Ｄ）の光出力は、０にはなっていない。従って、光・電
気負帰還ループにより発光指令信号のオフセットに対応
する電流をメインアンプは出力している。この時の電流
値をＩout１とする。

【００３１】次にＴ０がハイになった後、入力データＤ
０〜Ｄ４にかかわりなく強制的に全データを内部的にハ
イとして、５ＢＩＴＤ／Ａ１２と５ＢＩＴＤ／Ａ１
４の出力を最高レベルにする。すると光・電気負帰還ル
ープによりメインアンプ１３の出力電流は、発光指令信
号の最高レベルに対応した電流Ｉout２を出力する。カ
レント検出回路１５はＩoutとＩout１の差電流Ａを出力
する。一方３ＢＩＴＤ／Ａ１６は、最大値に対応した電
流Ｂを出力している。この電流ＡとＢとを比較器により
比較して、結果をＣに出力し、Ｄ−Ｆ／Ｆ１８のデータ
（Ｄ）に入力される。以上の期間（Ｔ１がローの期間）
において、Ｄ−Ｆ／Ｆ１８の出力はローなので３ＢＩＴ
Ｄ／Ａ１９によりコントロールされる５ＢＩＴＤ／
Ａ１４は、３ＢＩＴＤ／Ａ１９の最低出力に対応した
電流を出力している。以上の動作終了後、Ｔ１がローか
らハイになり、まず比較器の比較結果ＣをＤ−Ｆ／Ｆ１
８ａに取り込む。

【００３２】この後、３ＢＩＴＤ／Ａ１６の出力Ｂが
Ｔ１がローのときのレベルの１／２のレベルになり、ま
たＤ−Ｆ／Ｆ１８ａの出力結果により、３ＢＩＴＤ／Ａ
１９の出力Ｏ（Ｄ／Ａ（４））が変化し、５ＢＩＴＤ
／Ａ１４の出力電流が変化する。この電流の変化速度は
光・電気負帰還ループの制御速度より遅くなるように設
定しているので、５ＢＩＴＤ／Ａ１４の出力変化に応
じて半導体レーザの光出力が変化しないようにメインア
ンプ１３の電流が変化する。以下、Ｔ２，Ｔ３のタイミ
ングまでは同様な動作をし、Ｄ−Ｆ／Ｆ１８が入力デー
タを取り込んだ後、入力データＤ０〜Ｄ４が有効となる
モードになる。以上の動作は、発光指令信号の変化に対
応した光出力を得るための半導体レーザの順方向電流を
光・電気負帰還ループを介して逐次変換型のＡ／Ｄ変換
を行なっていることにほかならない。このようにして５
ＢＩＴＤ／Ａ１４のフルスケールがメインアンプ１３
の出力電流の変化が最小となるように設定される。従っ
て、発光指令信号に対応した光レベルになる様に５ＢＩ
ＴＤ／Ａ１４が半導体レーザを駆動するので、光・電
気負帰還ループの制御量が減り、高速変調特性が向上す
る。

【００３３】以上の説明においては、Ｄ−Ｆ／Ｆが３Ｂ
ＩＴの場合であるが、ＢＩＴ数はいくつであっても良
い。また本発明の実施例においては、Ｄ−Ｆ／Ｆを用い
ていたがメモリー機能を有していれば良いのでＤ−Ｆ／
Ｆである必要はない。また、発光指令信号を本発明の実
施例においては、Ｄ／Ａ変換器を使用していたが、これ
はＤ／Ａ変換器でなくともよい。また、発光指令信号を
最小値から最大値に変化させていたが、この変化はどの
レベルからどのレベルでも同様である。また、５ＢＩＴ
Ｄ／Ａ１４により発光指令信号に比例する電流を半導
体レーザに駆動しているが、これは、例えば掛け算回路
等を用いれば外部電圧によりフルスケールが変化させら
れるのでＤ／Ａ変換器である必要はない。

【００３４】図１０は、本発明による半導体レーザ制御
回路の他の実施例を示す図で、図中、２１はレベルシフ
ト回路、２２は発光レベル生成回路Ｄ／Ａ部、２３は電
流加算回路Ｄ／Ａ部、２４はエラー検出回路、２５は制
御電流検出回路、２６は電流設定回路、２７は電流加算
回路出力部、２８はメインアンプ、２９は発光レベル生
成回路基準電流生成部、３０は遅延回路、３１は基準電
圧生成回路である。

【００３５】以下、順を追って動作を説明する。入力デ
ータＤ０〜Ｄ４はレベルシフト回路２１に入力され、Ｖ
_BBにより設定されるスライスレベルにより内部ロジック
レベルに変換される。この時、遅延回路３０のコントロ
ール信号Ｔ０がハイ、Ｔ６がローの場合には、入力デー
タにかかわりなくハイレベルの内部ロジック信号を出力
し、コントロール信号Ｔ０がロー、Ｔ６がローの場合に
は、入力データにかかわりなくローレベルの信号を出力
する。更に出力信号の中点であるスライス電圧Ｖ_Aを出
力する。

【００３６】レベルシフト回路２１の出力データＤＡ０
〜ＤＡ４とスライスレベル信号Ｖ_Aは電流加算回路のＤ
／Ａ部２３と発光レベル生成回路Ｄ／Ａ部２２とに入力
される。同Ｄ／Ａともに入力データＤＡ０〜ＤＡ４がロ
ーレベルのとき最大電流Ｉ₀とＩsとをそれぞれ出力す
る。電流加算回路２３の出力電流のフルスケールは電流
設定回路の出力であるＶ_CAにより決定される。一方、発
光レベル生成回路Ｄ／Ａ部２２の出力Ｉsのフルスケー
ルは、発光レベル生成回路の基準電流生成部２９からの
信号Ｉ_Rにより決定される。

【００３７】電流加算回路出力部２７は電流加算回路Ｄ
／Ａ部２３の出力電流Ｉ₀を増幅し、増幅率は外付け抵
抗Ｒ_Eの値により設定され、半導体レーザ（ＬＤ）を駆
動する。このように外付け抵抗Ｒ_Eにより最大駆動電流
を設定できるので半導体レーザの特性が変わってもＲ_E
の値を変更するだけで対応することができる。

【００３８】メインアンプ２８は発光レベル生成回路Ｄ
／Ａ部２２の出力電流Ｉｓと半導体レーザの光出力の一
部をモニターし、光出力に比例する光起電流との差電流
がＩｉｎに入力され、Ｉｉｎを増幅して外付けトランジ
スタＱ１を駆動することにより半導体レーザ（ＬＤ）の
順方向電流を制御する。このメインアンプ２８と半導体
レーザ（ＬＤ）とフォトダイオード（ＰＤ）とで光・電
気負帰還ループが構成されている。また、メインアンプ
２８は発光レベル生成回路２９からのコントロール信号
Ｖ_ＧＣによりゲインが変えられるようになっている。更
に、半導体レーザの制御電流のモニターをするためのモ
ニタ一出力Ｖ_ＭＯＮと制御電流が所定電流以上になった
場合の保護回路が内蔵されており、保護回路が動作した
場合、エラーを検出できるようにエラー検出回路への出
力Ｖ_ＥＲ出力を行なっている。メインアンプ２８の最終
段の半導体レーザの駆動用トランジスタと該トランジス
タのエミッタ抵抗Ｒｆ及びフォトダイオード（ＰＤ）の
出力電流と発光指令信号Ｉｓとの差電流を積分するキャ
パシタンスＣｆとを外付け部品とすることにより、光・
電気負帰還ループの制御速度の安定化や図１０のブロッ
ク（トランジスタＱ１を除く）の消費電力の低減を図っ
ている。

【００３９】制御電流検出回路２５は、図８において示
されたカレント検出回路１５と３ＢＩＴＤ／Ａ１６と
比較器１７が含まれている。比較結果のＤＦ０，ＤＦ１
は電流設定回路２６に出力される。エラー検出回路２４
はＶ_ＥＲの入力と基準電圧Ｖ_Ｒ１とを比較し、エラーが
発生していた場合にＥＲＲＯＲ信号を出力する。電流設
定回路２６は制御電流検出回路２５の出力ＤＦ０，ＤＦ
１を受取り、遅延回路３０により設定されたタイミング
Ｔ１，Ｔ３，Ｔ５に応じてＤＦ０，ＤＦ１のデータをホ
ールドし、ホールドされたデータに応じて電流加算回路
Ｄ／Ａ部２３のフルスケールを設定する出力Ｖ_ＣＡを出
力する。また、Ｔ５のタイミングのデータをホールドし
た後、タイミング信号Ｔ６をレベルシフト回路２１に出
力する。

【００４０】発光レベル生成回路基準電流生成部２９は
外付け抵抗ＶＲ_１により設定された基準電流により、メ
インアンプ２８のゲインコントロール信号Ｖ_ＧＣと発光
レベル生成回路Ｄ／Ａ部２２のフルスケール設定電流Ｉ
_Ｒとを連動させて出力する。更にＶ_ＣＯＮＴ電圧により
ゲインコントロール信号Ｖ_ＧＣとは独立に発光レベル生
成回路Ｄ／Ａ部２２のフルスケールを設定できるように
なっている。遅延回路３０はＴＣ信号にしたがって一定
時間遅れてステートが変化するＴ０，Ｔ１，Ｔ３，Ｔ５
を出力する。基準電圧生成回路３１は本ブロック図の動
作上の基準電圧を生成している。以上のブロックはレベ
ルシフト回路２１が、基準電圧生成回路３１，メインア
ンプ２８、電流加算回路出力部２７と物理的距離ができ
るかぎり離れるように配置されている。

【００４１】図１１は、レベルシフト回路の構成図であ
り、Ｔ０がローのときＤ０〜Ｄ４が入力される差動スイ
ッチのバイアス電流が０となり、ＤＡ０〜ＤＡ４は強制
的にハイレベルになる。また、Ｔ６がローのときにはＶ
_BBの入力部から電流を引き込み、強制的にスライスレベ
ルをローにする。この結果、入力データＤ０〜Ｄ４にか
かわりなくＤＡ０〜ＤＡ４はローになる。図１２は、発
光レベル生成回路Ｄ／Ａ部の構成図であり、入力電流Ｉ
_Rにより動作される差動スイッチのスイッチングされる
各電流値を設定している。

【００４２】図１３は、電流加算回路Ｄ／Ａ部の構成図
である。トランジスタＱ７０，Ｑ７１は差動スイッチで
あり、トランジスタＱ７２，Ｑ７３、トランジスタＱ７
４，Ｑ７５、トランジスタＱ７６，Ｑ７７、トランジス
タＱ７８，Ｑ７９も同様に差動スイッチである。トラン
ジスタＱ８０のサイズを１とすると、Ｑ８１は２、Ｑ８
２は４、Ｑ８３は８、Ｑ８４は１６という関係になって
いる。すなわち、抵抗Ｒ８０に流れる電圧をＩ₁とし、
順次、抵抗Ｒ８１に流れる電流をＩ₂、抵抗Ｒ８２に流
れる電流をＩ₃、抵抗Ｒ８３に流れる電流をＩ₄、抵抗Ｒ
８４に流れる電流をＩ₅とした場合に、Ｉ₂＝２Ｉ₁、Ｉ₃
＝４Ｉ₁、Ｉ₄＝８Ｉ₁、Ｉ₅＝１６Ｉ₁の関係が成り立
つ。ＤＡ０がロ−の時は、電流Ｉ₀がトランジスタＱ７
１に流れ、その結果として、電流Ｉ₁が流れる。また、
ＤＡ１がロ−の時は、トランジスタＱ７３に電流Ｉ₀が
流れ、その結果として、電流Ｉ₂が流れる。このように
順次差動スイッチを動作させることにより加算電流が出
力される。

【００４３】図１４は、エラー検出回路の構成図であ
る。電圧Ｖ_ERがトランジスタＱ８５のベースに印加され
ると、抵抗Ｒ８５による電圧Ｖccの電圧降下により、ａ
点には対応する電圧が発生する。すなわち、Ｖ_ER＝Ｖcc
−Ｖ_Bとした場合に、ｂ点にはＶ_Bの電圧が発生する。こ
のｂ点の電圧Ｖ_Bと電圧Ｖ_R1を比較し、Ｖ_R1＞Ｖ_Bであれ
ばエラー信号が発生する。

【００４４】図１５は、制御電流検出回路の構成図であ
る。Ｖ_MON信号を外付け抵抗ＲＳ０とＲＳ１により分圧
し、半導体レーザの種類に対応して分圧比を設定できる
ようになっている。また外付けキャパシタンスによりハ
イパスフィルターを構成し、Ｔ０のハイの時間が、Ｔ０
がローになってからＴ６がハイになる間での時間が十分
長くすることを利用して、発光指令信号が最小レベルか
ら最大レベルになったときに対応した光・電気負帰還ル
ープの制御電流の変化量をＤＣ電位の精度を保って検出
している。このようにすることにより、簡単な構成で制
御電流の変化量を検出することができる。

【００４５】図１６は、電流設定回路の構成図である。
図中のＩ部は、図８におけるＤ−Ｆ／Ｆ１８ａに対応
し、II部は、図８における１８ｃ、III部は、図８にお
ける１８ｂ、IV部は、図８における３ＢＩＴＤ／Ａ変
換器１９に各々対応している。図１７は、電流加算回路
の出力部の構成図である。図１３に示した電流加算回路
Ｄ／Ａ部において得られた電流Ｉ₀を増幅したものが図
中の矢印方向の電流として流れる。

【００４６】図１８は、メインアンプの構成図である。
半導体レーザ制御回路において、半導体レーザは過大電
流により破損しやすいので、通常制御回路の電源投入後
に半導体レーザ駆動電源を投入する。制御回路の電源投
入後、半導体レーザ駆動電流が投入されていない場合に
は、光・電気負帰還ループは動作上飽和状態になってい
る。この影響によりＩinの入力部の電位は低下し、前段
のＤ／Ａ部のみならず次段のトランジスタも飽和状態に
なる。このためＩＣにおいてはラッチアップする。これ
を防ぐため、図１８においてはＩinの電位が下がりすぎ
ないように、また正常動作において影響を与えないよう
にトランジスタのベース電圧を飽和する電位以下にはな
らず、動作時にはオフとなるような電位を与えるトラン
ジスタＴＲを付加している。

【００４７】図１９（ａ）,（ｂ）は、発光レベル生成
回路基準電流生成部の構成図である。図１９において電
圧Ｖ_Rはトランジスタのベースに入力されトランジスタ
のエミッタ電位が一定になるようになっている。このよ
うにして外付け抵抗ＶＲの端子間電位が安定になってい
る。抵抗ＶＲの抵抗値を変えることにより、発光指令信
号のフルスケールと光・電気負帰還ループのオープンル
ープでのゲインが連動して変化する。オープンループの
ゲインと発光指令信号のフルスケールとはフルスケール
が増大するとゲインが低下するようになっている。従っ
て、抵抗ＶＲ１を調整するときにはレベルシフト回路の
入力データを全てハイにし、フルスケールが最小値から
大きくなる方向に調整する。これは半導体レーザの保護
のために必要なことである。したがって、抵抗ＶＲ１を
調整するときには光・電気負帰還ループの安定性の観点
からオープンループゲインが１となる周波数を適正値よ
りも低くなる様にしておく必要がある。これを外付けの
スイッチとこれに直列に接続されるキャパシタンスによ
り設定している（調整時にはスイッチをオンにし、調整
終了後スイッチをオフとすることにより実現してい
る）。

【００４８】また、可変抵抗ＶＲ１が小さな値の場合に
はフルスケールが最小になるようになっている。また、
図１の動作説明において述べたように、メインアンプの
ゲインの変化はＩ₀に反比例して変化するので、発光指
令信号のフルスケール設定電流に比例して変化する電流
になるようなＶ_GCを生成している。但し、図１の場合と
の違いは、メインアンプの電圧・電流変換のとき、トラ
ンジスタのエミッタ抵抗の影響により図１の場合とずれ
ている。これを除去するためにＴＲ１とＴＲ２のエミッ
タ電流比を変えて保証している。この結果、発光指令信
号のフルスケール設定電流とメインアンプのペアトラン
ジスタのバイアス電流とは完全に比例関係になってはい
ない。

【００４９】さて、可変抵抗ＶＲ１により設定された電
流は、トランジスタＴＲ９にながれ、該トランジスタＴ
Ｒ９のコレクタ電流はペアシランジスタＴＲ３，ＴＲ４
とに分流する。この分流比はＴＲ５とＴＲ６のトランジ
スタの分流比と同じであり、ＴＲ５，ＴＲ６の分流比
は、外部入力電圧Ｖ_CONTによりＴＲ７の電流を設定する
ことにより決められる。このようにして外部入力電圧に
比例した分流比を得ることによりＩ_Rを設定する。ま
た、発光指令信号のフルスケールをメインアンプのゲイ
ンとは独立に設定できるようにし、これにより半導体レ
ーザの発光光量の最大値をＶＲ１の調整後、本発明の半
導体レーザ制御回路が動作状態にあっても設定できるよ
うになる。

【００５０】図２０は、遅延回路の構成図である。図中
のＩ部でトランジスタの動作タイミングのわずかな遅れ
を発生させる。すなわち、ａ部の信号をII部のＲＣ時定
数で図９に示す遅延時間Δｔ₁を得る。また、III部のＲ
Ｃ時定数で図９に示す遅延時間Δｔ₂を得る。さらにIV
部のＲＣ時定数で図９に示す遅延時間Δｔ₃を得る。図
２１は、基準電圧生成回路の構成図である。図中のＩ部
のａ点の電圧が安定した電圧となるように回路構成され
ている。II部はカレントミラー回路で電圧Ｖcspを発生
する。また、III部も同様にカレントミラー回路で電圧
Ｖcs₁を発生する。電圧Ｖ_Rは、トランジスタのベースに
電圧が印加されるとエミッタ電位が安定になるように構
成される。Ｖ_R1はａ点と同じ電圧が得られる。Ｖ_R2はト
ランジスタベース・エミッタ間の逆方向の温度特性が得
られるような電流を出力させる。

【００５１】

【効果】以上の説明から明らかなように、本発明による
と、以下のような効果がある。（１）請求項１に対応する効果；被駆動半導体レーザの
光出力の一部をモニターし、該半導体レーザの出力光強
度に比例するモニター信号と発光指令信号とが等しくな
るように前記半導体レーザの順方向電流を制御する半導
体レーザ制御装置において、前記発光指令信号と前記モ
ニター信号との差電流を増輻する誤差電流増幅器と、該
誤差電流増幅器により増幅して前記半導体レーザの前記
順方向電流を制御する光・電気負帰還ループとから成
り、前記誤差電流増幅器は、入力電流によりキャパシタ
ンスの電荷を充放電することにより誤差電圧に変換し、
該誤差電圧をハイインピーダンス入力回路を介して第１
のペアトランジスタのエミッタ電流差を前記誤差電圧に
比例した電流だけ変化させる入力部と、前記第１のペア
トランジスタのベース・エミッタ電圧差を第２のペアト
ランジスタのベース・エミッタ電圧差として与えること
により、前記第２のペアトランジスタのコレクタ電流を
変化させ、該第２のペアトランジスタのコレクタ電流に
比例した電流を出力電流とする出力部とを有するように
構成したので、バイポーラトランジスタを用いたＩＣ化
による光・電気負帰還ループの設計が容易になり、か
つ、高速な制御を可能とする。（２）請求項２に対応する効果；キャパシタンスの端子
間電圧の最低電圧を規定する保護回路を有するので、Ｉ
Ｃにおいてラッチアップするのを防止することができ
る。（３）請求項３に対応する効果；前記端子間電圧を増幅
するトランジスタのベース電圧を、常時には該トランジ
スタの飽和電圧以下にせず、動作時にはオフとなるトラ
ンジスタによって、前記トランジスタのラッチアップを
防止することができる。（４）請求項４に対応する効果；半導体レーザ駆動用の
最終段のトランジスタ、該トランジスタのエミッタ抵
抗、及び／又は、フォトダイオードの出力電流と発光指
令信号との差電流を積分するキャパシタンスとを外付け
部品としたので、光・電気負帰還ループの制御速度の安
定比や消費電力の安定化を図ることができ、更には、半
導体回路をＩＣ化した場合に、各個別半導体レーザ毎の
バラツキに対応することができる。（５）請求項５に対応する効果；半導体レーザを駆動す
る増幅器の増幅率を外付け抵抗によって設定可能とし、
半導体レーザの最大駆動電流を判定できるようにしたの
で、半導体レーザの特性が変っても容易に対応すること
ができる。（６）請求項６に対応する効果；請求項１の効果に加
え、誤差電流増幅器の第１のペアトランジスタのエミッ
タ電流の最大電流値を、前記発光レベル生成部のフルス
ケールに連動して変化させる機能を有することが可能で
あり、半導体レーザの特性のバラツキに対しても問題な
く安定した光出力が得られる。（７）請求項７に対応する効果；誤差電流増幅器の第１
のペアトランジスタのエミッタ電流の最大電流値を、前
記発光レベル生成部のフルスケールに約比例して変化さ
せるので、実際の回路構成を実現する場合により効果的
な光出力が得られる。（８）請求項８に対応する効果；キャパシタンスと並列
にスイッチとキャパシタンスを有するので、光・電気負
帰還ループの安定化をより一層図ることができる。（９）請求項９に対応する効果；請求項６の効果に加
え、発光レベル生成部は、誤差電流増幅器の第１のペア
トランジスタのエミッタ電流の最大電流値と連動しない
で設定可能な第２のフルスケール設定機能を有するよう
に構成したので、バイポーラトランジスタを用いたＩＣ
化による光・電気負帰還ループの設計が容易になり、か
つ高速な制御が可能となる。特に第２のフルスケール設
定機能を有するので、発光レベルの調整機能をより充実
したものにできる。（１０）請求項１０に対応する効果；第１のフルスケー
ル設定機能により設定された電流を第３のペアトランジ
スタにより分流させることにより前記第２のフルスケー
ル設定機能を構成するので、請求項９の効果に加え、連
続的にフルスケールを可変にでき、ＩＣのピン数を減ら
すことが可能である。（１１）請求項１１に対応する効果；第１のフルスケー
ル設定機能により設定された電流を第３のペアトランジ
スタにより分流させることにより前記第２のフルスケー
ル設定機能を構成し、第４のペアトランジスタの電流比
により前記第３のペアトランジスタの分流比を設定する
ので、請求項９の効果に加え、より一層のフルスケール
設定機能を充実させることができる。（１２）請求項１２に対応する効果；請求項６の効果に
加え、フルスケールに対し一定の割合でオフセットを前
記発光指令信号に付加する機能を有するように構成した
ので、バイポーラトランジスタを用いたＩＣ化による光
・電気負帰還ループの設計が容易になり、かつ、高速な
制御が可能となる。特にフルスケールに対し一定の割合
でオフセットを発光指令信号に付加するので、光・電気
負帰還ループが動作状態になるまでの立上げ時間を短か
くすることができる。（１３）請求項１３に対応する効果；光・電気負帰還ル
ープを介して、前記発光指令信号の変化に応じた前記半
導体レーザの順方向電流をＡ／Ｄ変換するＡ／Ｄ変換回
路を有するので、請求項１２の効果に加え、より安定し
た光出力を得ることができる。

【図面の簡単な説明】

【図１】本発明による半導体レーザ制御装置に用いら
れる光・電気負帰還ループの一実施例を説明するための
構成図である。

【図２】図１に示した光・電気負帰還ループの回路構
成図である。

【図３】図２のバイアス電圧生成回路の構成図であ
る。

【図４】光・電気負帰還ループの他の実施例を示す図
である。

【図５】図４のバイアス電圧生成回路の構成図であ
る。

【図６】光・電気負帰還ループの更に他の実施例を示
す図である。

【図７】光・電気負帰還ループの更に他の実施例を示
す図である。

【図８】本発明による半導体レーザの制御回路を示す
図である。

【図９】図８のタインミグチャートを示す図である。

【図１０】本発明による半導体レーザ制御回路の他の
実施例を示す図である。

【図１１】レベルシフト回路の構成図である。

【図１２】発光レベル生成回路Ｄ／Ａ部の構成図であ
る。

【図１３】電流加算回路Ｄ／Ａ部の構成図である。

【図１４】エラー検出回路の構成図である。

【図１５】制御電流検出回路の構成図である。

【図１６】電流設定回路の構成図である。

【図１７】電流加算回路出力部の構成図である。

【図１８】メインアンプの構成図である。

【図１９】発光レベル生成回路基準電流生成部の構成
図である。

【図２０】遅延回路の構成図である。

【図２１】基準電圧生成回路の構成図である。

【符号の説明】

１…ハイインピーダンス回路、２…電圧・電流変換回
路、３…順方向電流変換回路。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01S 3/096 H01S 3/103 H01S 3/133 H01S 3/18

Claims

(57)【特許請求の範囲】

【請求項１】被駆動半導体レーザの光出力の一部をモ
ニターし、該半導体レーザの出力光強度に比例するモニ
ター信号と発光指令信号とが等しくなるように前記半導
体レーザの順方向電流を制御する半導体レーザ制御装置
において、前記発光指令信号と前記モニター信号との差
電流を増幅する誤差電流増幅器と、該誤差電流増幅器に
より増幅して前記半導体レーザの前記順方向電流を制御
する光・電気負帰還ループとから成り、前記誤差電流増
幅器は、入力電流によりキャパシタンスの電荷を充放電
することにより誤差電圧に変換し、該誤差電圧をハイイ
ンピーダンス入力回路を介して第１のペアトランジスタ
のエミッタ電流差を前記誤差電圧に比例した電流だけ変
化させる入力部と、前記第１のペアトランジスタのベー
ス・エミッタ電圧差を第２のペアトランジスタのベース
・エミッタ電圧差として与えることにより、前記第２の
ペアトランジスタのコレクタ電流を変化させ、該第２の
ペアトランジスタのコレクタ電流に比例した電流を出力
電流とする出力部とを有することを特徴とする半導体レ
ーザ制御装置。
【請求項２】前記キャパシタンスの端子間電圧の最低
電圧を規定する保護回路を有することを特徴とする請求
項１記載の半導体レーザ制御装置。
【請求項３】前記保護回路は、前記キャパシタンスの
端子間電圧を増幅するトランジスタのベース電圧を該ト
ランジスタが飽和する電位以下にせず、かつ、該トラン
ジスタが動作時はオフとなるトランジスタから成ること
を特徴とする請求項２記載の半導体レーザ制御装置。
【請求項４】前記半導体レーザを駆動する最終段のト
ランジスタと、該トランジスタのエミッタ抵抗と、及び
／又は、前記キャパシタンスを外付け部品としたことを
特徴とする請求項１記載の半導体レーザ制御装置。
【請求項５】前記エミッタ抵抗に直列に外付け抵抗を
有することを特徴とする請求項４記載の半導体レーザ制
御装置。
【請求項６】前記発光指令信号のフルスケールを設定
できる発光レベル生成部と、前記誤差電流増幅器の第１
のペアトランジスタのエミッタ電流の最大電流値を、前
記発光レベル生成部のフルスケールに駆動して変化させ
る第１のフルスケール設定機能を有することを特徴とす
る請求項１記載の半導体レーザ制御装置。
【請求項７】前記誤差電流増幅器の第１のペアトラン
ジスタのエミッタ電流の最大電流値を、前記発光レベル
生成部のフルスケールに約比例して変化させることを特
徴とする請求項６記載の半導体レーザ制御装置。
【請求項８】前記キャパシタンスと並列にスイッチと
キャパシタンスを有することを特徴とする請求項６記載
の半導体レーザ制御装置。
【請求項９】前記発光レベル生成部は、前記第１のフ
ルスケール設定機能に加えて、前記誤差電流増幅器の第
１のペアトランジスタのエミッタ電流の最大電流値と連
動しないで設定可能な第２のフルスケール設定機能を有
することを特徴とする請求項６記載の半導体レーザ制御
装置。
【請求項１０】前記第１のフルスケール設定機能によ
り設定された電流を第３のペアトランジスタにより分流
させることにより前記第２のフルスケール設定機能を構
成することを特徴とする請求項９記載の半導体レーザ制
御装置。
【請求項１１】前記第１のフルスケール設定機能によ
り設定された電流を第３のペアトランジスタにより分流
させることにより前記第２のフルスケール設定機能を構
成し、第４のペアトランジスタの電流比により前記第３
のペアトランジスタの分流比を設定することを特徴とす
る請求項９記載の半導体レーザ制御装置。
【請求項１２】前記フルスケールに対し一定の割合で
オフセットを前記発光指令信号に付加する機能を有する
ことを特徴とする請求項６記載の半導体レーザ制御装
置。
【請求項１３】前記光・電気負帰還ループを介して、
前記発光指令信号の変化に応じた前記半導体レーザの順
方向電流をＡ／Ｄ変換するＡ／Ｄ変換回路を有すること
を特徴とする請求項１２記載の半導体レーザ制御装置。