KR20050016105A - 면발광형 반도체 레이저, 광 모듈 및 광 전달 장치 - Google Patents

면발광형 반도체 레이저, 광 모듈 및 광 전달 장치

Info

Publication number
KR20050016105A
KR20050016105A KR1020040061027A KR20040061027A KR20050016105A KR 20050016105 A KR20050016105 A KR 20050016105A KR 1020040061027 A KR1020040061027 A KR 1020040061027A KR 20040061027 A KR20040061027 A KR 20040061027A KR 20050016105 A KR20050016105 A KR 20050016105A
Authority
KR
South Korea
Prior art keywords
electrode
region
light
light emitting
layer
Prior art date
Application number
KR1020040061027A
Other languages
English (en)
Other versions
KR100631359B1 (ko
Inventor
가네코츠요시
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20050016105A publication Critical patent/KR20050016105A/ko
Application granted granted Critical
Publication of KR100631359B1 publication Critical patent/KR100631359B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18341—Intra-cavity contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0262—Photo-diodes, e.g. transceiver devices, bidirectional devices
    • H01S5/0264—Photo-diodes, e.g. transceiver devices, bidirectional devices for monitoring the laser-output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H01S5/18313—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation by oxidizing at least one of the DBR layers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

구조에 자유도가 있고, 또한 고속 구동이 가능한 광검출부를 포함하는 면발광형 반도체 레이저를 제공한다.
본 발명의 면발광형 반도체 레이저(100)는 발광 소자부(140)와, 발광 소자부(140) 위에 설치되며 또한 출사면(108)을 갖는 광검출부(120)를 포함한다. 발광 소자부(140)는 제 1 미러(102)와, 제 1 미러(102) 상방에 설치된 활성층(103)과, 활성층(103) 상방에 설치된 제 2 미러(104)를 포함한다. 제 2 미러(104)는 제 1 영역(104a) 및 제 2 영역(104b)으로 이루어진다. 이 제 2 영역(104b)은 광검출부(120)에 접해 있고, 제 2 영역(104b)은 제 1 영역(104a)보다도 고저항이다.

Description

면발광형 반도체 레이저, 광 모듈 및 광 전달 장치{SURFACE LIGHT-EMITTING TYPE SEMICONDUCTOR LASER, LIGHT MODULE AND LIGHT TRANSFER DEVICE}
본 발명은 면발광형 반도체 레이저, 광 모듈 및 광 전달 장치에 관한 것이다.
면발광형 반도체 레이저는 환경 온도에 의해 광 출력이 변동하는 특성을 갖는다. 이 때문에, 면발광형 반도체 레이저를 이용한 광 모듈에서는, 면발광형 반도체 레이저로부터 출사되는 레이저광의 일부를 검출하여 광 출력값을 모니터하기 위한 광검출 기능이 구비되어 있는 경우가 있다. 예를 들면, 면발광형 반도체 레이저에 포토 다이오드 등의 광검출부를 설치함으로써, 면발광형 반도체 레이저로부터 출사되는 레이저광의 일부를 동일 소자 내에서 모니터할 수 있다(예를 들어, 일본국 특개평10-135568호 공보). 그러나, 면발광형 반도체 레이저 내에 광검출부를 설치하는 경우, 레이저광의 발생에 기여하는 부분(발광 소자부)이나 광검출부를 구성하는 각 층의 극성이나, 발광 소자부 및 광검출부의 전극의 구조 등의 점에서, 면발광형 반도체 레이저의 구조가 한정되고 말아 구조의 자유도가 적어지는 일이 있다.
그런데, 면발광형 반도체 레이저는 고속 구동이 가능하고, 이 특징을 살려 전자 기기나 광통신 시스템에 적용되고 있다. 따라서, 광검출부를 구비한 면발광형 반도체 레이저에서도 고속 구동이 요구되고 있다.
본 발명의 목적은 구조에 자유도가 있고, 또한 고속 구동이 가능한, 광검출부를 포함하는 면발광형 반도체 레이저를 제공하는 데 있다.
또한, 본 발명의 목적은, 상기 면발광형 반도체 레이저를 포함하는 광 모듈 및 광 전달 장치를 제공하는 것에 있다.
[면발광형 반도체 레이저]
본 발명의 면발광형 반도체 레이저는,
발광 소자부와,
상기 발광 소자부 위에 설치되고, 또한 출사면을 갖는 광검출부를 포함하고,
상기 발광 소자부는 제 1 미러와, 상기 제 1 미러 상방에 설치된 활성층과, 상기 활성층 상방에 설치된 제 2 미러를 포함하고,
상기 제 2 미러는 제 1 영역 및 제 2 영역으로 이루어지고,
상기 제 2 영역은 상기 광검출부에 접하고,
상기 제 2 영역은 상기 제 1 영역보다도 고저항이다.
본 발명의 면발광형 반도체 레이저에 의하면, 상기 제 2 영역은 상기 제 1 영역에서도 고저항인 것에 의해, 구조에 자유도가 있고, 또한 고속 구동이 가능하다. 자세하게는 본 실시예란에서 설명한다.
상기 면발광형 반도체 레이저는 이하의 양태 (1)∼(11)을 취할 수 있다.
(1) 상기 발광 소자부를 구동시키기 위한 제 1 전극 및 제 2 전극을 더 포함하고, 상기 제 2 전극은 상기 제 1 영역에 접하고 있을 수 있다. 이 경우, 상기 광검출부를 구동시키기 위한 제 3 전극 및 제 4 전극을 더 포함하고, 상기 제 1 전극 및 상기 제 2 전극의 어느 한쪽과, 상기 제 3 전극 및 상기 제 4 전극의 어느 한쪽이 전극 접합부에서 전기적으로 접속할 수 있다. 또한, 이 경우, 상기 전극 접합부를 상기 발광 소자부 및 상기 광검출부를 제외한, 전극 패드에 이르기까지의 영역에 설치할 수 있다.
(2) 상기 제 2 영역의 막 두께는 1㎛ 이상일 수 있다.
(3) 상기 제 1 영역 및 상기 제 2 영역은 제 1 도전형의 불순물을 포함하고, 상기 제 2 영역에서의 제 1 도전형의 불순물의 농도는 상기 제 1 영역에서의 제 1 도전형의 불순물의 농도보다도 낮게 할 수 있다.
(4) 상기 제 2 영역의 불순물 농도는 1×1O16[cm-2] 미만으로 할 수 있다.
(5) 상기 제 2 영역은 제 2 도전형의 불순물을 더 포함함으로써, 반(半)절연성으로 될 수 있다.
(6) 상기 제 2 영역은 진성 반도체로 이루어질 수 있다. 여기서, 「진성 반도체」라 함은, 전기 전도에 관여하는 캐리어의 대부분이 가전자대(價電子帶)로부터 전도체에 열여기(熱勵起)된 자유 전자, 혹은 가전자대에 생긴 동수(同數)의 정공이며, 불순물이나 격자 결함의 존재에 의한 캐리어 농도의 변화를 무시할 수 있는 반도체를 말한다.
(7) 상기 제 1 영역은 전류 협착층(狹窄層)을 포함할 수 있다.
(8) 상기 제 2 영역은 자연 방출광의 반사층을 포함할 수 있다.
(9) 상기 광검출부는 상기 발광 소자부에서 생긴 광의 일부를 전류로 전환하는 기능을 가질 수 있다.
(10) 상기 광검출부는 제 1 콘택트층과, 상기 제 1 콘택트층 상방에 설치된 광흡수층과, 상기 광흡수층 상방에 설치된 제 2 콘택트층을 포함할 수 있다.
(11) 상기 발광 소자부 및 상기 광검출부는 전체로서 pnpn 구조 또는 npnp 구조를 이룰 수 있다.
[광 모듈 및 광 전달 장치]
본 발명의 광 모듈은 상기 면발광형 반도체 레이저와 광도파로를 포함한다. 또한, 본 발명의 광 전달 장치는 상기 광 모듈을 포함한다.
이하, 본 발명의 매우 적합한 실시예에 대해서 도면을 참조하면서 설명한다.
[제 1 실시예]
1. 광소자의 구조
도 1은 본 발명을 적용한 제 1 실시예에 따른 면발광형 반도체 레이저(이하, 「면발광 레이저」라고도 함)(100)를 모식적으로 나타내는 단면도이다. 또한, 도 2는 도 1에 나타내는 면발광 레이저(100)를 모식적으로 나타내는 평면도이다.
본 실시예의 면발광 레이저(100)는, 도 1에 나타내는 바와 같이 발광 소자부(140) 및 광검출부(120)를 포함한다. 이 면발광 레이저(100)에 있어서는, 발광 소자부(140)에서는 레이저광이 발생하고, 광검출부(120)에 설치된 출사면(108)으로부터 출사한다. 또한, 광검출부(120)는 발광 소자부(140)에서 생긴 레이저광의 일부를 전류로 변환하는 기능을 갖는다. 이하, 발광 소자부(140) 및 광검출부(120)에 대해서 설명한다.
(발광 소자부)
발광 소자부(140)는, 반도체 기판(본 실시예에서는 n형 GaAs기판)(101) 위에 설치되어 있다. 이 발광 소자부(140)는 수직 공진기(共振器)(이하「공진기」라고 함)를 구성한다. 또한, 이 발광 소자부(140)는 기둥 형상의 반도체 퇴적체(이하「기둥 형상부」라고 함)(130)를 포함할 수 있다.
발광 소자부(140)는, 예를 들어 n형 Al0.9Ga0.1As층과 n형 Al0.15Ga 0.85As층을 교대로 적층한 40 페어의 분포 반사형 다층막 미러(이하, 「제 1 미러」라고 함)(102), GaAs 웰층과 Al0.3Ga0.7As 배리어층으로 이루어지고, 웰층이 3층으로 구성되는 양자 웰 구조를 포함하는 활성층(103) 및 25 페어의 분포 반사형 다층막 미러(이하, 「제 2 미러」라고 함)(104)가 순차 적층되어 구성되어 있다.
발광 소자부(140) 중 면발광 레이저(100)의 제 2 미러(104)로부터 제 1 미러(102)의 도중에 걸친 부분이, 출사면(108)과 수직 방향에서 보아 원형의 형상으로 에칭되어 기둥 형상부(130)가 형성되어 있다. 또한, 이 면발광 레이저(100)에서는 기둥 형상부(130)의 평면 형상을 원형으로 했지만, 이 형상은 임의의 형상을 취할 수 있다.
제 2 미러(104)는 제 1 영역(104a) 및 제 2 영역(104b)으로 이루어진다. 도 1에 나타내는 바와 같이, 제 2 영역(104b)은 제 1 영역(104a) 위에 설치되어 있다. 또한 제 2 영역(104b)은 광검출부(120)(보다 구체적으로는 광검출부(120)의 제 1 콘택트층(111))에 접하고 있다. 또, 이 면발광 레이저(100)에서는 도 1 및 도 2에 나타내는 바와 같이 반도체 기판(101)의 표면(101a)과 평행한 면으로 절단한 경우, 제 1 영역(104a)의 단면이 제 2 영역(104b)의 단면보다도 크다. 이에 따라, 기둥 형상부(130)에서 제 2 미러(104)의 제 1 영역(104a)과 제 2 영역(104b)에 의해서 단차가 형성되어 있다. 즉, 제 2 영역(104b)은 제 1 영역(104a)의 상면(104x)의 일부에 설치되어 있다. 제 1 영역(104a)의 상면(104x) 위에는 또한 제 2 전극(109)(후술함)이 설치되어 있다.
제 2 영역(104b)은 제 1 영역(104a)보다도 고저항이다. 예를 들면, 제 2 영역(104b)은 진성 반도체라도 좋다. 본 실시예의 면발광 레이저(100)에서는, 제 1 영역(104a) 및 제 2 영역(l04b)이 함께 제 1 도전형(p형)의 불순물을 포함하고, 제 2 영역(104b)의 p형 불순물의 농도가 제 1 영역(104a)의 p형 불순물의 농도보다도 낮다. 또한, 본 실시예에서는 제 1 도전형을 p형으로 했지만, 제 1 도전형을 n형으로 할 수도 있다. 이 점은, 후술할 다른 실시예에서도 동일하게 적용할 수 있다.
또한, 제 2 영역(1O4b)의 불순물 농도는 1×1O16[cm-2] 미만인 것이 바람직하다. 또한, 제 2 영역(104b)의 막 두께는 1㎛ 이상인 것이 바람직하다.
보다 구체적으로는, 제 1 영역(104a)은 p형 Al0.9Ga0.1As층과 p형 Al0.15 Ga0.85As층이 교대로 5 페어 적층되어 구성되고, 제 2 영역(104b)은 p형 Al0.9Ga0.1As층과 p형 Al0.15Ga0.85As층이 교대로 20 페어 적층되어 구성되어 있다. 이 경우, 제 1 영역(104a)의 p형 불순물의 농도는 예를 들어 1×1O18[cm-2]이며, 제 2 영역(104b)의 p형 불순물의 농도는 예를 들어 1×1O15[cm-2]이다.
또한, 제 1 미러(102), 활성층(103) 및 제 2 미러(104)를 구성하는 각 층의 조성 및 층수는 이것으로 한정되는 것은 아니다.
제 2 미러(104) 중 적어도 제 1 영역(104a)은, 예를 들어 C가 도핑됨으로써 p형으로 되고, 제 1 미러(102)는 예를 들어 Si가 도핑됨으로써 n형으로 되어 있다. 따라서, p형의 제 2 미러(104)의 제 1 영역(104a), 불순물이 도핑되어 있지 않은 활성층(103), 및 n형의 제 1 미러(102)에 의해 핀(pin) 다이오드가 형성된다.
또한, 제 2 미러(104)의 제 1 영역(104a) 중 활성층(103)에 가까운 영역에, 산화 알루미늄으로 이루어지는 전류 협착층(105)이 형성되어 있다. 이 전류 협착층(105)은 링 형상으로 형성되어 있다. 즉, 이 전류 협착층(105)은 도 1에 나타내는 반도체 기판(101)의 표면(101a)과 평행한 면으로 절단한 경우에서의 단면이 동심원 모양인 형상을 갖는다.
또, 발광 소자부(140)에는 제 1 전극(107) 및 제 2 전극(109)이 설치되어 있다. 이 제 1 전극(107) 및 제 2 전극(109)은, 발광 소자부(140)로 전압을 인가해 구동시키기 위해서 사용된다. 발광 소자부(140)의 상면(140a)에는 제 2 전극(109)이 설치되어 있다. 구체적으로는, 도 2에 나타내는 바와 같이 제 2 전극(109)은 링 형상의 평면 형상을 갖는다. 또한, 제 1 전극(107)은 기둥 형상부(130)를 둘러싸도록 설치되고, 제 2 전극(109)은 제 2 미러(104)의 제 2 영역(104b) 및 광검출부(120)를 둘러싸도록 설치되어 있다. 바꾸어 말하면, 기둥 형상부(130)는 제 1 전극(107)의 내측에 설치되고, 제 2 미러(104)의 제 2 영역(104b) 및 광검출부(120)는 제 2 전극(109)의 내측에 설치되어 있다. 또한, 제 1 전극(107)은 소정의 평면 형상으로 형성할 수 있다.
또한, 본 실시예에서는 제 1 전극(107)이 제 1 미러(102) 위에 설치되어 있는 경우에 대해서 나타냈지만, 제 1 전극(107)을 반도체 기판(101)의 이면(裏面)(10lb)에 설치해도 좋다. 이것은, 후술하는 실시예의 면발광 레이저에서도 같다.
제 1 전극(107)은 예를 들어 Au와 Ge의 합금과 Au의 적층막으로 이루어진다. 또한, 제 2 전극(109)은 예를 들어 Pt, Ti 및 Au의 적층막으로 이루어진다. 제 1 전극(107)과 제 2 전극(109)에 의해서 활성층(103)에 전류가 주입된다. 또한, 제 1 전극(107) 및 제 2 전극(109)을 형성하기 위한 재료는 전술한 것으로 한정되는 것은 아니고, 예를 들어 Au와 Zn의 합금 등이 이용 가능하다.
(광검출부)
광검출부(120)는 발광 소자부(140) 위에 설치되고, 출사면(108)을 갖는다. 또한, 광검출부(120)는 제 1 콘택트층(111)과, 광흡수층(112)과, 제 2 콘택트층(113)을 포함한다. 제 1 콘택트층(111)은 발광 소자부(140)의 제 2 미러(104) 위에 설치되고, 광흡수층(112)은 제 1 콘택트층(111) 위에 설치되고, 제 2 콘택트층(113)은 광흡수층(112) 위에 설치되어 있다. 또한, 본 실시예의 광검출부(120)에서는, 제 1 콘택트층(111)의 평면 형상이 광흡수층(112) 및 제 2 콘택트층(113)의 평면 형상보다도 큰 경우를 나타내고 있다(도 1 및 도 2 참조). 또한, 제 3 전극(116)은 제 1 콘택트층(111) 위에 설치되어 있다. 즉, 이 제 1 콘택트층(111)은 제 3 전극(116)에 접하고 있다.
제 1 콘택트층(111)은 예를 들어 n형 GaAs층으로 이루어지고, 광흡수층(112)은 예를 들어 불순물이 도입되어 있지 않은 GaAs층으로 이루어지고, 제 2 콘택트층(113)은 예를 들어 p형 GaAs층으로 이루어질 수 있다. 구체적으로는, 제 1 콘택트층(111)은 예를 들어 Si가 도핑됨으로써 n형으로 되고, 제 2 콘택트층(113)은 예를 들어 C가 도핑됨으로써 p형으로 되어 있다. 따라서, n형의 제 1 콘택트층(111), 불순물이 도핑되어 있지 않은 광흡수층(112), 및 p형의 제 2 콘택트층(113)에 의해 핀 다이오드가 형성된다.
광검출부(120)에는 제 3 전극(116) 및 제 4 전극(110)이 설치되어 있다. 이 제 3 전극(116) 및 제 4 전극(110)은 광검출부(120)를 구동시키기 위해서 사용된다. 또한, 본 실시예의 면발광 레이저(100)에서는, 제 3 전극(116)은 제 1 전극(107)과 같은 재질로 형성할 수 있고, 제 4 전극(110)은 제 2 전극(109)과 같은 재질로 형성할 수 있다.
제 4 전극(110)은 광검출부(120)의 상면 위(제 2 콘택트층(113) 위)에 설치되어 있다. 제 4 전극(110)에는 개구부(114)가 설치되어 있고, 이 개구부(114)의 저면(底面)이 출사면(108)이다. 따라서, 개구부(114)의 평면 형상 및 크기를 적절히 설정함으로써, 출사면(108)의 형상 및 크기를 적절히 설정할 수 있다. 본 실시예에서는, 도 1에 나타내는 바와 같이 출사면(108)이 원형인 경우를 나타낸다.
(전체의 구성)
본 실시예의 면발광 레이저(100)에서는, 발광 소자부(140)의 n형 제 1 미러(102) 및 p형 제 2 미러(104) 및 광검출부(120)의 n형 제 1 콘택트층(111) 및 p형 제 2 콘택트층(113)으로부터, 전체로서 npnp 구조가 구성된다. 즉, 이 면발광 레이저(100)에서는 3개의 pn접합을 갖고, 반도체의 전도형이 구조 내에서 3회 변화하고 있다. 또, 상기 각 층에 있어서 p형과 n형을 교체함으로써 전체로서 pnpn 구조를 구성할 수도 있다. 이상의 점은, 후술할 실시예의 면발광 레이저에서도 동일하게 적용된다.
또, 제 2 미러(104)의 제 2 영역(104b)에 대해서는, 그 극성은 특히 한정되는 것은 아니다. 본 실시예의 면발광 레이저(100)에서는, 제 2 영역(104b)에 제 1 도전형(p형)의 불순물이 도입되어 있는 경우에 대해서 나타냈지만, 이 제 2 영역(104b)은 다시 제 2 도전형(n형)의 불순물을 더 포함할 수 있다. 이 경우, 제 2 영역(104b)에서 제 1 도전형의 불순물의 농도와 제 2 도전형의 불순물의 농도를 거의 같게 함으로써, 제 2 영역(104b)을 반절연성으로 할 수 있다. 또한, 제 2 영역(104b)에서 제 1 도전형의 불순물의 농도를 제 2 도전형의 불순물의 농도보다도 크게 함으로써, 제 2 영역(104b)을 제 1 도전형으로 할 수도 있고, 혹은 제 2 도전형의 불순물의 농도를 제 1 도전형의 불순물의 농도보다도 크게 함으로써, 제 2 영역(104b)을 제 2 도전형으로 할 수도 있다.
광검출부(120)는, 발광 소자부(140)에서 생긴 광의 출력을 모니터하는 기능을 갖는다. 구체적으로는, 광검출부(120)는 발광 소자부(140)에서 생긴 광을 전류로 변환한다. 이 전류의 값에 의해, 발광 소자부(140)에서 생긴 광의 출력이 검지된다.
보다 구체적으로는, 광검출부(120)에 있어서 발광 소자부(140)에 의해 생긴 광의 일부가 광흡수층(112)에서 흡수되고, 이 흡수된 광에 의해 광흡수층(112)에서 광여기가 발생하여 전자 및 정공이 생긴다. 또한, 소자 외부로부터 인가된 전계에 의해, 전자는 제 3 전극(116)으로, 정공은 제 4 전극(110)으로 각각 이동한다. 그 결과, 광검출부(120)에서 제 1 콘택트층(111)으로부터 제 2 콘택트층(113) 방향으로 전류가 생긴다.
또한, 발광 소자부(140)의 광 출력은, 주로 발광 소자부(140)에 인가하는 바이어스 전압에 의해서 결정된다. 면발광 레이저(100)에서는, 일반적인 면발광 레이저와 동일하게, 발광 소자부(140)의 광 출력은 발광 소자부(140)의 주위 온도나 발광 소자부(140)의 수명에 의해서 크게 변화한다. 이 때문에, 발광 소자부(140)의 광 출력을 광검출부(120)에서 모니터한다. 즉, 광검출부(120)에서 발생한 전류값에 의거하여 발광 소자부(140)로 인가하는 전압값을 조정함으로써, 발광 소자부(140) 내를 흐르는 전류의 값을 조정하는 것에 의해, 발광 소자부(140)에서 소정의 광 출력을 유지하는 것이 요구된다. 발광 소자부(140)의 광 출력을 발광 소자부(140)에 인가하는 전압값으로 피드백하는 제어는, 외부 전자 회로(구동 회로; 도시 생략)를 이용해서 실시할 수 있다.
2. 면발광 레이저의 동작
본 실시예의 면발광 레이저(100)의 일반적인 동작을 이하에 나타낸다. 또, 아래와 같은 면발광 레이저(100)의 구동 방법은 일례이며, 본 발명의 취지를 일탈하지 않는 한, 각종 변경이 가능하다.
우선, 제 1 전극(107)과 제 2 전극(109)으로 핀 다이오드에 순방향의 전압을 인가하면, 발광 소자부(140)의 활성층(103)에서 전자와 정공의 재결합이 일어나 상기 재결합에 의한 발광이 생긴다. 그 곳에서 생긴 광이 제 2 미러(104)와 제 1 미러(102)의 사이를 왕복할 때에 유도 방출이 일어나 광의 강도가 증폭된다. 광 이득이 광 손실을 상회(上廻)하면, 레이저 발진이 일어나 활성층(103)에서 레이저광이 생긴다. 이 레이저광은 발광 소자부(140)의 제 2 미러(104)를 출사하고, 광검출부(120)의 제 1 콘택트층(111)으로 입사한다.
다음으로, 광검출부(120)에서 제 1 콘택트층(111)으로 입사한 광은 다음에 광흡수층(112)으로 입사한다. 이 입사광의 일부가 광흡수층(112)에서 흡수되는 결과, 광흡수층(112)에서 광여기가 생기고 전자 및 정공이 생긴다. 또한, 소자 외부로부터 인가된 전계에 의해, 전자는 제 3 전극(116)으로, 정공은 제 4 전극(110)으로 각각 이동한다. 그 결과, 광검출부(120)에서 제 1 콘택트층(111)으로부터 제 2 콘택트층(113)의 방향으로 전류(광전류)가 생긴다. 이 전류의 값을 측정함으로써, 발광 소자부(140)의 광 출력을 검지할 수 있다. 또한, 광검출부(120)를 통과한 광은, 출사면(108)으로부터 출사한다.
본 실시예의 면발광 레이저(100)에 의하면, 발광 소자부(140)의 광 출력의 일부를 광검출부(120)에서 모니터해서 구동 회로에 피드백함으로써, 온도 등에 의한 출력 변동을 보정할 수 있기 때문에, 안정된 광 출력을 얻을 수 있다.
3. 광소자의 제조 방법
다음으로, 본 발명을 적용한 제 1 실시예의 면발광 레이저(100)의 제조 방법의 일례에 대해서, 도 3∼도 8을 이용해서 설명한다. 도 3∼도 8은, 도 1에 나타내는 면발광 레이저(100)의 한 제조 공정을 모식적으로 나타내는 단면도이며, 각각 도 1에 나타내는 단면도에 대응하고 있다.
(1) 우선, n형 GaAs로 이루어지는 반도체 기판(101)의 표면(10la)에, 조성을 변조시키면서 에피택셜 성장시킴으로써, 도 3에 나타내는 바와 같이 반도체 다층막(150)이 형성된다(도 3 참조). 여기서, 반도체 다층막(150)은 예를 들어 n형 Al0.9Ga0.1As층과 n형 Al0.15Ga0.85As층을 교대로 적층한 40 페어의 제 1 미러(102), GaAs 웰층과 Al0.3Ga0.7As 배리어층으로 이루어지고, 웰층이 3층으로 구성되는 양자 웰 구조를 포함하는 활성층(103), p형 Al0.9Ga0.1As층과 p형 Al0.15Ga 0.85As층을 교대로 적층한 5 페어의 제 1 영역(104a) 및 20 페어의 제 2 영역(104b)으로 이루어지는 제 2 미러(104), n형 GaAs로 이루어지는 제 1 콘택트층(111), 불순물이 도핑되어 있지 않은 GaAs로 이루어지는 광흡수층(112), 및 p형 GaAs로 이루어지는 제 2 콘택트층(113)으로 이루어진다. 이들 층을 순서대로 반도체 기판(101) 위에 적층시킴으로써, 반도체 다층막(150)이 형성된다(도 3 참조).
또한, 제 2 미러(104)를 성장시킬 때, 활성층(103) 근방의 적어도 1층이 AlAs층 또는 Al 조성이 0.95 이상인 AlGaAs층으로 형성된다. 이 층은 뒤에 산화되어 전류 협착층(105)이 된다(도 7 참조). 또한, 후 공정에 있어서 제 2 전극(109)이 형성되었을 때에, 제 2 미러(104)의 제 1 영역(104a) 중 적어도 제 2 전극(109)과 접하는 부분의 근방은, 캐리어 밀도를 높게 함으로써, 제 2 전극(109)과의 오옴성 접촉을 취하기 쉽게 해두는 것이 바람직하다. 마찬가지로, 제 1 콘택트층(111) 중 적어도 제 3 전극(116)과 접하는 부분의 근방 및 제 2 콘택트층(113) 중 적어도 제 4 전극(110)과 접하는 부분의 근방은, 캐리어 밀도를 높게 함으로써, 각각 제 3 전극(116) 및 제 4 전극(110)과의 오옴성 접촉을 취하기 쉽게 해두는 것이 바람직하다.
에피택셜 성장을 행할 때의 온도는, 성장 방법이나 원료, 반도체 기판(101) 종류, 혹은 형성하는 반도체 다층막(150)의 종류, 두께 및 캐리어 밀도에 의해서 적절히 결정되지만, 일반적으로 450℃∼800℃인 것이 바람직하다. 또한, 에피택셜 성장을 행할 때의 소요 시간도, 온도와 동일하게 적절히 결정된다. 또한, 에피택셜 성장시키는 방법으로서는, 유기 금속 기상 성장(MOVPE: Metal-Organic Vapor Phase Epitaxy)법이나, MBE(Molecular Beam Epitaxy)법, 혹은 LPE(Liquid Phase Epitaxy)법을 사용할 수 있다.
(2) 다음으로, 제 2 콘택트층(113) 및 광흡수층(112)을 소정의 형상으로 패터닝한다(도 4 참조).
우선, 반도체 다층막(150) 위에 포토레지스트(도시 생략)를 도포한 뒤, 포토리소그래피법에 의해 그 포토레지스트를 패터닝함으로써 소정 패턴의 레지스트층(R1)이 형성된다.
이어서, 레지스트층(R1)을 마스크로 하여, 예를 들어 드라이 에칭법에 의해, 제 2 콘택트층(113) 및 광흡수층(112)을 에칭한다. 이에 따라, 제 2 콘택트층(113)과, 제 2 콘택트층(113)과 같은 평면 형상을 갖는 광흡수층(112)이 형성된다. 그 후, 레지스트층(R1)이 제거된다.
(3) 그 다음으로, 제 1 콘택트층(111) 및 제 2 미러(104)의 제 2 영역(104b)을 소정의 형상으로 패터닝한다(도 5 참조). 구체적으로는, 우선 제 1 콘택트층(111) 및 제 3 콘택트층(113) 위에 포토레지스트(도시 생략)를 도포한 뒤, 포토리소그래피법에 의해 그 포토레지스트를 패터닝함으로써, 소정 패턴의 레지스트층(R2)이 형성된다(도 5 참조).
이어서, 레지스트층(R2)을 마스크로 하여, 예를 들어 드라이 에칭법에 의해 제 1 콘택트층(111) 및 제 2 미러(104)의 제 2 영역(104b)을 에칭한다. 이상의 공정에 의해, 도 5에 나타내는 바와 같이 광검출부(120)가 형성된다. 이 광검출부(120)는, 제 2 콘택트층(113), 광흡수층(112) 및 제 1 콘택트층(111)을 포함한다. 또한, 제 1 콘택트층(111)의 평면 형상은 제 2 콘택트층(113) 및 광흡수층(112)의 평면 형상보다도 크게 형성할 수 있다. 그 후, 레지스트층(R2)이 제거된다.
또, 상기 공정에서는 제 2 콘택트층(113) 및 광흡수층(112)을 패터닝한 뒤, 제 l 콘택트층(111)을 패터닝하는 경우에 대해서 설명했지만, 제 1 콘택트층(111)을 패터닝한 뒤, 제 2 콘택트층(113) 및 광흡수층(112)을 패터닝해 광검출부(120)를 형성해도 좋다.
(4) 이어서, 패터닝에 의해 기둥 형상부(130)를 포함하는 발광 소자부(140)가 형성된다(도 6 참조). 구체적으로는, 우선 제 2 미러(104)의 제 1 영역(104a) 및 광검출부(120) 위에 포토 레지스트(도시 생략)를 도포한 뒤, 포토리소그래피법에 의해 그 포토레지스트를 패터닝함으로써 소정 패턴의 레지스트층(R3)이 형성된다(도 6 참조).
이어서, 레지스트층(R3)을 마스크로 하여, 예를 들어 드라이 에칭법에 의해 제 2 미러(104)의 제 1 영역(104a), 활성층(103) 및 제 1 미러(102)의 일부를 에칭한다. 이에 따라, 도 6에 나타내는 바와 같이 기둥 형상부(130)가 형성된다. 이상의 공정에 의해, 반도체 기판(101) 위에 기둥 형상부(130)를 포함하는 공진기(발광 소자부(140))가 형성된다. 즉, 광검출부(120)와 발광 소자부(140)의 적층체가 형성된다. 그 후, 레지스트층(R3)이 제거된다.
또, 본 실시예에서는 전술한 것처럼 광검출부(120)를 우선 형성한 뒤에 기둥 형상부(130)를 형성하는 경우에 대해서 설명했지만, 기둥 형상부(130)를 형성한 뒤에 광검출부(120)를 형성해도 좋다.
(5) 계속하여, 예를 들어 400℃정도의 수증기 분위기 중에, 상기 공정에 의해서 발광 소자부(140) 및 광검출부(120)가 형성된 반도체 기판(101)을 투입함으로써, 전술한 공정에 의해서 제 2 미러(104)의 제 1 영역(104a) 중에 설치된 Al 조성이 높은 층을 측면으로부터 산화하여, 전류 협착층(105)이 형성된다(도 7 참조).
산화 레이트는 노(爐)의 온도, 수증기의 공급량, 산화해야 할 층(상기 Al 조성이 높은 층)의 Al 조성 및 막 두께에 의존한다. 산화에 의해 형성되는 전류 협착층을 구비한 면발광 레이저에서는, 구동할 때, 전류 협착층이 형성되어 있지 않은 부분(산화되어 있지 않은 부분)에만 전류가 흐른다. 따라서, 산화에 의해서 전류 협착층을 형성하는 공정에서, 형성하는 전류 협착층(105)의 범위를 제어함으로써 전류 밀도의 제어가 가능해진다.
또한, 발광 소자부(140)로부터 출사하는 광의 대부분이 제 1 콘택트층(111)으로 입사하도록, 전류 협착층(105)의 지름을 조정하는 것이 바람직하다.
(6) 이어서, 제 2 미러(104)의 제 1 영역(104a)의 상면(104x) 위에 제 2 전극(109)이 형성되고, 광검출부(120)의 상면(제 2 콘택트층(113)의 상면(113a)) 위에 제 4 전극(110)이 형성된다(도 8 참조).
우선, 제 2 전극(109) 및 제 4 전극(110)을 형성하기 전에, 필요에 따라서 플라즈마 처리법 등을 이용하여, 제 1 영역(104a)의 상면(104x) 및 제 2 콘택트층(113)의 상면(113a)을 세정한다. 이에 따라, 보다 안정된 특성의 소자를 형성할 수 있다.
그 다음으로, 예를 들어 진공 증착법에 의해, 예를 들어 Pt, Ti 및 Au의 적층막(도시 생략)을 형성한다. 다음으로, 리프트 오프법에 의해 소정의 위치 이외의 적층막을 제거함으로써, 제 2 전극(109) 및 제 4 전극(110)이 형성된다. 이 때, 제 2 콘택트층(113)의 상면(1l3a)에, 상기 적층막이 형성되어 있지 않은 부분이 형성된다. 이 부분이 개구부(114)로 되고, 개구부(114)의 저면이 출사면(108)으로 된다. 또, 상기 공정에서, 리프트 오프법 대신에 드라이 에칭법을 사용할 수도 있다. 또한, 상기 공정에서는 제 2 전극(109) 및 제 4 전극(110)을 동시에 패터닝하고 있지만, 제 2 전극(109) 및 제 4 전극(110)을 개별적으로 형성해도 상관없다.
(7) 다음으로, 같은 방법으로, 예를 들어 Au와 Ge의 합금과 Au의 적층막을 패터닝함으로써, 발광 소자부(140)의 제 1 미러(102) 위에 제 1 전극(107)이 형성되고, 광검출부(120)의 제 1 콘택트층(111) 위에 제 3 전극(116)이 형성된다(도 1 참조). 이어서, 어닐 처리를 한다. 어닐 처리의 온도는 전극 재료에 의존한다. 본 실시예에서 사용하는 전극 재료의 경우는, 통상 400℃ 전후에서 행한다. 이상의 공정에 의해, 제 1 전극(107) 및 제 3 전극(116)이 형성된다(도 1 참조). 여기서, 제 1 전극(107) 및 제 3 전극(116)을 동시에 패터닝해서 형성해도 좋고, 혹은 제 1 전극(107) 및 제 3 전극(116)을 개별적으로 형성해도 상관없다.
이상의 공정에 의해, 발광 소자부(140) 및 광검출부(120)를 포함하는 면발광 레이저(100)를 얻을 수 있다(도 1 참조).
4. 작용 효과
이하, 본 실시예에 따른 면발광 레이저(100)의 작용 효과에 대해서 설명한다.
(1) 작용 효과 1
우선, 본 실시예에 따른 면발광 레이저(100)의 작용 효과에 대해서 설명하기 전에, 공지의 면발광 레이저(900)의 구조에 대해서 설명한다.
(A) 공지의 면발광 레이저
도 23은 공지의 면발광 레이저(900)를 모식적으로 나타내는 단면도이다. 도 23에 나타내는 면발광 레이저(900)는 발광 소자부(940) 및 광검출부(920)를 포함한다. 발광 소자 소자부(940)는 반도체 기판(901) 위에 설치되고, n형의 제 1 미러(902), 활성층(903) 및 p형의 제 2 미러(904)가 이 순서로 적층되어 구성된다. 광검출부(920)는 발광 소자부(940) 위에 설치되고, n형의 제 1 콘택트층(911), 불순물이 도입되어 있지 않은 광흡수층(912) 및 p형의 제 2 콘택트층(913)이 순서대로 적층되어 있다. 또한, 발광 소자부(940)를 구동시키기 위한 제 1 전극(907) 및 제 2 전극(909)이 설치되고, 광검출부(920)를 구동시키기 위한 제 3 전극(916) 및 제 4 전극(910)이 설치되어 있다.
또한, 발광 소자부(940) 및 광검출부(120)의 사이에는, 절연층(915)이 설치되어 있다. 이 절연층(915)은 예를 들어 산화 알루미늄을 포함하는 층으로 이루어진다. Al를 포함하는 층을 측면으로부터 산화함으로써 형성된다. 이러한 절연층(915)을 포함하는 면발광 레이저(900)는, 예를 들어 일본국 특표 2002-504754호 공보나 일본국 특개 2000-183444호 공보에 개시되어 있다.
이 면발광 레이저(900)에서는, 발광 소자부(940)를 구동시키기 위해서, 제 1 전극(907)과 제 2 전극(909)의 사이에 전압을 인가한다. 한편, 광검출부(920)를 구동시키기 위해서, 제 3 전극(916)과 제 4 전극(910)의 사이에도 소정의 전압을 인가한다.
한편, 절연층(915)은 Al를 포함하는 층(도시 생략)을 산화해 얻을 수 있다. 이 방법에 의해 절연층(915)을 형성하는 경우, 산화 전의 Al를 포함하는 층은, 산화 시에 산소가 층 내로 순조롭게 들어가 산화가 용이하게 진행하도록 「성기게」 형성되어 있다. 이 때문에, 산화에 의해 얻어진 절연층(915)도 또한 「성기기」 때문에, 신뢰성이 낮고 기계적 강도가 작다. 따라서, 신뢰성 및 기계적 강도를 확보하기 위해서는, 절연층(915)은 막 두께를 작게 형성하지 않을 수 없다. 그렇지만, 발광 소자부(940) 및 광검출부(920) 사이에 막 두께가 작은 절연층(915)이 설치되어 있으면, 발광 소자부(940)와 광검출부(920)의 사이에 큰 기생 용량이 발생한다. 이 기생 용량의 발생은 고속 구동의 방해가 된다.
(B) 본 실시예의 면발광 레이저
이에 대해서, 본 실시예의 면발광 레이저(100)에 의하면, 제 2 미러(104)가 제 1 영역(104a) 및 제 2 영역(104b)으로 이루어지고, 제 2 영역(104b)이 광검출부(120)에 접하고, 제 2 영역(104b)이 제 1 영역(104a)보다도 고저항이다. 또한, 이 제 2 영역(104b)은 통상의 에피택셜 성장에 의해 형성할 수 있다. 이에 따라, 제 2 영역(104b)의 막 두께를 크게 형성할 수 있다. 그 결과, 발광 소자부(140)와 광검출부(120) 사이에 생기는 기생 용량을 작게 할 수 있다.
또한, 제 2 영역(104b)은 통상의 미러와 마찬가지로 에피택셜 성장에 의해 형성할 수 있다. 이에 따라, 공지의 면발광 레이저(900)에서, Al를 포함하는 층을 산화해 얻어진 절연층(915)과 비교하여, 본 실시예의 면발광 레이저(100)는 신뢰성 및 기계적 강도가 뛰어나다.
(2) 작용 효과 2
또한, 본 실시예의 면발광 레이저(100)에 의하면, 발광 소자부(140)의 제 1 전극(107) 및 제 2 전극(109) 중 어느 한쪽과, 광검출부(120)의 제 3 전극(116) 및 제 4 전극(110) 중 어느 한쪽을 전극 접합부에서 전기적으로 접속함으로써 3단자 구조로 할 수 있다.
면발광 레이저(100)가 3단자 구조를 갖는 경우에서의 상기 전극의 접속 방법을 도 9(a)∼도 9(d)에 나타낸다. 또한, 도 9(a)∼도 9(d)에 나타내는 전극의 접속 방법을 실현하기 위한 전극 접속 구조를 각각, 도 10 및 도 14∼도 16에 평면도로서 모식적으로 나타낸다. 또한, 도 10에 나타내는 평면도를 A-A선, B-B선, C-C선을 따라 절단한 단면을 각각 도 11∼도 13에 나타낸다.
발광 소자부(140)의 제 1 전극(107) 및 제 2 전극(109) 중 어느 한쪽과, 광검출부(120)의 제 3 전극(116) 및 제 4 전극(110) 중 어느 한쪽을 전기적으로 접속하는 방법은 4가지 정도 있고, 각각 도 9(a)∼도 9(d)에 접속 방법 1∼4로서 나타나 있다. 이 도 9(a)∼도 9(d)에는 각각 전극 접합부(160a∼160d)가 나타나 있다.
(A) 접속 방법 1
접속 방법 1에서는, 도 9(a) 및 도 10∼도 13에 나타내는 바와 같이, 발광 소자부(140)의 제 2 전극(109)과, 광검출부(120)의 제 3 전극(116)이 전극 접합부(160a)에서 전기적으로 접속되어 있다. 보다 구체적으로는, 도 12 및 도 13에 나타내는 바와 같이, 면발광 레이저(100)로부터 전극 패드(도시 생략)에 이르기까지의 사이에 전극 접합부(160a)가 설치되고, 이 전극 접합부(160a)에서 제 2 전극(109)과 제 3 전극(116)이 전기적으로 접속되어 있다. 즉, 전극 접합부(160a)에서는, 제 3 전극(116) 위에 제 2 전극(109)이 설치되어 있다.
제 3 전극(116)은 광검출부(120)의 제 1 콘택트층(111) 위로부터 절연층(106b) 위에 걸쳐 형성되어 있고, 제 2 전극(109)은 제 2 미러(104)의 제 1 영역(104a) 위로부터 절연층(l06a) 위를 거쳐 절연층(106b) 위 및 제 2 전극(109) 위에 걸쳐 형성되어 있다. 또, 절연층(106a, 106b, 106c)은 일괄해서 형성해도 좋고, 각각 형성해도 좋다. 이것은, 후술하는 접속 방법 2∼4에서도 마찬가지이다. 또한, 접속 방법 2∼4에 대해서는 단면도의 도시를 생략하지만, 이하에 언급하는 전극 이외의 부분에 대해서는, 도 10∼도 13에 나타내는 면발광 레이저(100)와 동일한 층 구조를 갖는다.
(B) 접속 방법 2
접속 방법 2에서는, 도 14에 나타내는 바와 같이 발광 소자부(140)의 제 2 전극(109)과, 광검출부(120)의 제 4 전극(110)이 전극 접합부(160b)에서 전기적으로 접속되어 있다. 이 전극 접합부(160b)는, 면발광 레이저(100)로부터 전극 패드(도시 생략)에 이르기까지의 사이에 설치되어 있다. 전극 접합부(160b)에서는, 제 4 전극(110) 위에 제 2 전극(109)이 설치되어 있다.
제 4 전극(110)은 제 2 콘택트층(113) 위로부터 절연층(106c) 위에 걸쳐 형성되어 있고, 제 2 전극(109)은 제 2 미러(104)의 제 1 영역(104a) 위로부터 절연층(106c) 위를 거쳐 제 4 전극(110) 위에 걸쳐 형성되어 있다.
(C) 접속 방법 3
접속 방법 3에서는, 도 15에 나타내는 바와 같이, 발광 소자부(140)의 제 1 전극(107)과 광검출부(120)의 제 4 전극(110)이 전극 접합부(160c)에서 전기적으로 접속되어 있다. 이 전극 접합부(160c)는, 면발광 레이저(100)로부터 전극 패드(도시 생략)에 이르기까지의 사이로서, 발광 소자부(140) 및 광검출부(120)를 제외한 영역에 설치되어 있다. 전극 접합부(160c)에서는 제 4 전극(110) 위에 제 1 전극(107)이 설치되어 있다.
제 4 전극(110)은 제 2 콘택트층(113) 위로부터 절연층(106c) 위에 걸쳐 형성되어 있고, 제 1 전극(107)은 제 1 미러(102) 위로부터 절연층(106c) 위를 거쳐 제 4 전극(110) 위까지 형성되어 있다.
(D) 접속 방법 4
접속 방법 4에서는, 도 16에 나타내는 바와 같이, 발광 소자부(140)의 제 1 전극(107)과 광검출부(120)의 제 3 전극(116)이 전극 접합부(160d)에서 전기적으로 접속되어 있다. 이 전극 접합부(160d)는, 면발광 레이저(100)로부터 전극 패드(도시 생략)에 이르기까지의 사이에 설치되어 있다. 전극 접합부(160c)에서는, 제 3 전극(116) 위에 제 1 전극(107)이 설치되어 있다.
제 3 전극(116)은 제 1 콘택트층(111) 위로부터 절연층(106b) 위에 걸쳐 형성되어 있고, 제 1 전극(107)은 제 1 미러(102) 위로부터 절연층(106b) 위를 거쳐 제 3 전극(116) 위까지 형성되어 있다.
(E) 작용 효과
접속 방법 1에서는, 도 9(a)에 나타내는 바와 같이, 발광 소자부(140)의 제 2 전극(109)과 광검출부(120)의 제 3 전극(116)이 전기적으로 접속되어 있다. 이 경우, 제 2 전극(109)과 제 3 전극(116)의 사이에는 전위차가 생기지 않기 때문에, 발광 소자부(140)와 광검출부(120) 사이에는 기생 용량이 발생하지 않는다.
한편, 접속 방법 2에서는, 도 9(b)에 나타내는 바와 같이, 발광 소자부(140)의 제 2 전극(109)과, 광검출부(120)의 제 4 전극(110)이 전기적으로 접속되어 있다. 이 경우, 제 2 전극(109)과 제 4 전극(110)의 사이에 전위차가 생기는 결과, 기생 용량(Cp)이 발생한다. 여기서, 발광 소자부(140)와 광검출부(120) 사이에 「절연성이 높은 층」이 형성되어 있는 경우, 발생하는 기생 용량(Cp)이 크다. 즉, 이「절연성이 높은 층」의 막 두께가 작을수록, 발생하는 기생 용량(Cp)은 커진다.
또한, 접속 방법 3 및 4에서도 마찬가지로, 제 1 전극(107)과 제 4 전극(110) 사이 및 제 1 전극(107)과 제 3 전극(116) 사이에 전위차가 생기는 경우, 기생 용량(Cp)이 발생한다.
예를 들어 도 23에 나타내는 공지의 면발광 레이저(900)의 경우, 발광 소자부(940)와 광검출부(120) 사이에 절연층(915)이 설치되어 있다. 이 절연층(915)은 전술한 것처럼, Al를 포함하는 층을 산화함으로써 형성된다. 전술한 것처럼, Al를 포함하는 층을 산화함으로써 형성된 절연층(915)은 기계적 강도가 작다. 특히, 절연층(915)의 막 두께를 두껍게 형성하고자 하면, 면발광 레이저(100)의 기계적 강도가 저하한다. 이 때문에, 절연층(915)은 어느 정도 얇게 형성하지 않을 수 없다. 그렇지만, 절연층(915)의 막 두께가 작으면, 발광 소자부(940)와 광검출부(120) 사이에 발생하는 기생 용량(Cp)이 커진다.
이에 대해서, 본 실시예의 면발광 레이저(100)에 의하면, 발광 소자부(140)의 제 2 미러(104) 중의 제 2 영역(104b)이 제 1 영역(104a)보다도 고저항이며, 이 제 2 영역(104b)은 광검출부(120)에 접하고 있다. 따라서, 이 제 2 영역(104b)은 상술한 접속 방법 2∼4에 있어서, 발광 소자부(140)와 광검출부(120) 사이에 설치된「절연성이 높은 층」에 상당한다. 그렇지만, 이 제 2 영역(104b)은 제 2 미러(104)의 일부이기 때문에, 이 제 2 영역(104b)은 통상의 에피택셜 성장에 의해서 형성할 수 있다. 이 때문에, 제 2 영역(104b)은 막 두께를 크게 형성할 수 있다. 즉, 발광 소자부(140)와 광검출부(120) 사이에 설치된「절연성이 높은 층」인 제 2 영역(104b)의 막 두께를 크게 형성할 수 있다. 이에 따라, 상술한 접속 방법 2∼4에서 발생하는 기생 용량(Cp)을 억제할 수 있기 때문에, 면발광 레이저(100)를 고속 구동시킬 수 있다.
또한, 이상에서 설명한 것처럼, 본 실시예의 면발광 레이저(100)에 의하면, 접속 방법 1∼4 모두를 적용할 수 있다. 이에 따라, 면발광 레이저(100)의 적층 구조를 바꾸지 않고, 각 전극의 접속 방법을 바꿀 수 있기 때문에, 구조에 자유도가 있고 또한 고속 구동이 가능한 3단자 구조의 면발광 레이저(100)를 얻을 수 있다. 또한, 전극 형성 공정 이외의 제조 공정을 바꾸지 않고, 각 전극 사이의 접속 방법이 다른 3단자 구조의 면발광 레이저(100)를 얻을 수 있다.
(3) 작용 효과 3
또한, 본 실시예의 면발광 레이저(100)에 의하면, 제 2 미러(104)는 활성층(103) 위에 설치되고, 제 2 미러(104)에서 제 2 영역(104b)은 제 1 영역(104a) 위에 설치되어 있다. 또한, 발광 소자부(140)를 구동시키기 위한 제 1 전극(107) 및 제 2 전극(109)을 포함하고, 제 2 전극(109)이 제 2 미러(104)의 제 1 영역(104a)에 접하고 있다. 즉, 활성층(103)의 보다 근방에 제 2 전극(109)이 설치되어 있기 때문에, 활성층(103)에 효율적으로 전압을 인가할 수 있다.
덧붙여, 제 2 영역(104b)은 제 1 영역(104a) 위에 설치되고, 제 2 전극(109)은 제 1 영역(104a) 위에 설치되어 있어, 제 2 영역(104b)에는 전류가 흐르지 않는다. 즉, 제 2 영역(104b) 내에서는 캐리어가 이동하지 않고, 제 1 영역(104a) 내만을 캐리어가 이동한다. 따라서, 캐리어가 보다 적은 헤테로 접합부(hetero junction)를 경유해 면발광 레이저(100) 내를 이동할 수 있기 때문에, 보다 저(低)저항의 면발광 레이저(100)를 얻을 수 있다.
또한, 일반적인 면발광 레이저에서는, 미러 안의 저항을 내리기 위해서 미러 안에 불순물이 첨가된다. 이 불순물의 첨가에 의해, 광의 흡수 착란이 일어나, 발광 효율이 저하하는 일이 있다. 이에 대해서, 본 실시예의 면발광 레이저(100)에 의하면, 제 2 미러(104)의 제 2 영역(104b)은 제 1 영역(104a)과 비교하여, 제 1 영역(l04a)과 같은 도전형의 불순물의 농도가 낮던지 혹은 같은 도전형의 불순물이 첨가되어 있지 않다. 이 때문에, 제 2 영역(104b)은 제 1 영역(104a)보다도 고저항이다. 이에 따라, 상술한 불순물의 첨가에 의한 과제를 해결할 수 있다.
[제 2 실시예]
1. 광소자의 구조
도 17은, 본 발명을 적용한 제 2 실시예에 따른 면발광 레이저(200)를 모식적으로 나타내는 단면도이다. 도 18은, 도 17에 나타내는 면발광 레이저(100)를 모식적으로 나타내는 평면도이다.
본 실시예의 면발광 레이저(200)에서는, 제 2 미러(104)의 제 2 영역(104b)에 반사층(305)이 설치되어 있는 점에서, 제 1 실시예의 면발광 레이저(100)와는 다른 구성을 갖는다. 상기한 점 이외는 제 1 실시예의 면발광 레이저(100)의 구조와 같다. 따라서, 제 1 실시예의 면발광 레이저(100)와 같은 구성 요소에 대해서는 같은 부호를 붙여 자세한 설명을 생략한다.
반사층(305)은 자연 방출광을 반사하는 기능을 갖는다. 이 반사층(305)은 예를 들어 전류 협착층(105)과 같은 재질(산화 알루미늄을 포함하는 층)을 이용하여 형성할 수 있다. 이 경우, 전류 협착층(105)과 같은 공정에서 반사층(305)을 형성할 수 있다. 즉, 제 2 미러(104)의 제 2 영역(104b)에 미리 Al조성이 높은 층(도시 생략)을 형성해 두고, 측면으로부터 이 층을 산화함으로써 반사층(305)을 형성할 수 있다.
산화 알루미늄(AlOx)층은 통상, 굴절율이 주위의 반도체층 보다 낮은 유전체층이다. 산화 알루미늄층의 굴절율은 대략 1.6이며, 반도체층의 굴절율은 통상 2.9∼3.5이다.
또한, 반사층(305)의 막 두께는, 발광 소자부(140)에서 발생하는 레이저광의 파장의 n/4(n은 자연수)으로 설정할 수 있다. 이에 따라, 상기 레이저광의 모드의 반사를 크게 할 수 있다.
2. 광소자의 동작
본 실시예의 면발광 레이저(200)의 기본적인 동작은, 제 1 실시예의 면발광 레이저(100)와 같기 때문에, 상세한 설명은 생략한다.
3. 작용 효과
본 실시예에 따른 면발광 레이저(200)는, 제 1 실시예에 따른 면발광 레이저(100)와 실질적으로 같은 작용 효과를 갖는다.
덧붙여, 본 실시예에 따른 면발광 레이저(200)에 의하면, 광검출부(120)는 발광 소자부(140)의 광 출력을 검지하는 기능을 갖는다. 따라서, 발광 소자부(140)에서 발생한 레이저광 이외의 광이 광검출부(120)에 입사하면, 발광 소자부(140)에서 생긴 광의 출력을 바르게 검지할 수 없을 우려가 있다. 그렇지만, 본 실시예의 면발광 레이저(200)에 의하면, 제 2 미러(104)의 제 2 영역(104b)에 반사층(305)이 설치되어 있는 것에 의해, 자연 방출광이 광검출부(120)에 입사하는 것을 방지할 수 있다. 그 결과, 발광 소자부(140)에서 발생한 레이저광만을 광검출부(120)에 입사시킬 수 있기 때문에, 광검출부(120)에서 발광 소자부(140)에서 생긴 광의 출력을 보다 정확하게 검지할 수 있다.
또한, 예를 들어 광검출부 내에 반사층이 설치되어 있으면, 이 반사층에 의해서 광검출부의 효율이 저하하는 일이 있다. 이에 대해서, 본 실시예에 따른 면발광 레이저(200)에 의하면, 반사층(305)이 광검출부(120) 안이 아니고 제 2 미러(104)의 제 2 영역(104b)에 설치되어 있음으로써, 반사층(305)의 존재에 의해서 광검출부(120)의 효율을 저하시키는 일이 없다.
또한, 이 제 2 영역(104b)에는 전류가 흐르지 않는다. 따라서, 반사층(305)이 제 2 미러(104)의 제 2 영역(l04b)에 설치되어 있음으로써, 전류 경로와 관계없이 반사층(305)을 설치할 수 있다. 즉, 반사층(305)을 설치함으로써 전류 경로에 영향을 주는 일은 없다. 따라서, 반사층(305)을 설치함으로써, 발광 소자부(140)의 특성이 변화하는 일이 없다.
덧붙여, 반사층(305)은 통상 이용되고 있는 미러의 설계를 적용하여 형성할 수 있기 때문에, 새로운 제조 공정을 필요로 하지 않는다.
[제 3 실시예]
1. 광소자의 구조
도 19는, 본 발명을 적용한 제 3 실시예에 따른 면발광 레이저(300)를 모식적으로 나타내는 단면도이다.
본 실시예에 따른 면발광 레이저(300)는, 광검출부(220) 및 발광 소자부(240)가 이 순서로 반도체 기판(201) 위에 적층되어 있는 점에서, 제 1 실시예의 면발광 레이저(100)와는 다른 구성을 갖는다. 또, 본 실시예의 면발광 레이저(300)에서, 제 1 실시예에 따른 면발광 레이저(100)의 구성 요소「1XX」와 유사한 구성 요소를「2XX」로 나타낸다. 즉, 「2XX」는 제 1 실시예의 면발광 레이저(100)의「1XX」와 같은 구성 요소를 나타내고 있고, 기본적으로 동일 재질로 되어 있기 때문에, 상세한 설명에 대해서는 생략하기로 한다.
본 실시예의 면발광 레이저(300)는, 반도체 기판(201) 위에 설치된 광검출부(220)와, 광검출부(220) 위에 설치된 발광 소자부(240)를 포함한다. 이 면발광 레이저(300)는, 발광 소자부(240)에서 생긴 광을 출사면(208)에서 출사한다.
광검출부(220)는 제 2 콘택트층(213)과, 광흡수층(212)과, 제 1 콘택트층(211)을 포함한다. p형의 제 2 콘택트층(213), 광흡수층(212) 및 n형의 제 1 콘택트층(211)은 이 순서로, p형 GaAs로 이루어지는 반도체 기판(201) 위에 적층되어 있다. 제 2 콘택트층(213), 광흡수층(212) 및 제 1 콘택트층(211)은 각각, 제 1 실시예의 제 2 콘택트층(113), 광흡수층(112) 및 제 1 콘택트층(111)과 같은 재질로 형성할 수 있다.
발광 소자부(240)는 제 2 미러(204)와, 활성층(203)과, 제 1 미러(202)를 포함한다. 제 2 미러(204)는 제 1 영역(204a) 및 제 2 영역(204b)으로 이루어진다. 제 2 영역(204b)은 광검출부(220)에 접해 있고, 또한 제 1 영역(204a)보다도 고저항이다. 제 2 미러(204)의 p형 제 1 영역(204a) 및 제 2 영역(204b), 활성층(203) 및 n형의 제 1 미러(202)는 이 순서로 광검출부(220) 위에 적층되어 있다. 제 2 미러(204)의 제 1 영역(204a) 및 제 2 영역(204b), 활성층(203) 및 제 1 미러(202)는, 제 1 실시예의 제 2 미러(104)의 제 1 영역(104a) 및 제 2 영역(104b), 활성층(103) 및 제 1 미러(102)와 같은 재질로 형성할 수 있다. 또한, 제 2 미러(204)에는, 제 1 실시예의 제 2 미러(104)와 마찬가지로 전류 협착층(205)이 설치되어 있다.
본 실시예의 면발광 레이저(300)는 또한 제 1 전극(207), 제 2 전극(209), 제 3 전극(216) 및 제 4 전극(210)을 포함한다. 제 1 전극(207) 및 제 2 전극(209)은 발광 소자부(240)를 구동시키기 위해서 이용된다. 또한, 제 3 전극(216) 및 제 4 전극(210)은 광검출부(220)를 구동시키기 위해서 이용된다.
제 1 전극(207)은 제 1 미러(202) 위에 설치되어 있다. 제 2 전극(209)은 제 2 미러(204)의 제 1 영역(204a)과 접하고 있다. 제 3 전극(216)은 제 1 콘택트층(211) 위에 설치되어 있다. 제 4 전극(210)은 제 2 콘택트층(213) 위에 설치되어 있다. 제 2 전극(209), 제 3 전극(216) 및 제 4 전극(210)은 링 형상의 평면 형상을 가질 수 있다. 이 경우, 제 2 전극(209)은 발광 소자부(240)를 둘러싸도록 설치되고, 제 3 전극(216)은 발광 소자부(240) 및 제 2 미러(204)의 제 1 영역(204a)을 둘러싸도록 설치되고, 제 4 전극(210)은 제 1 콘택트층(211) 및 광흡수층(212)을 둘러싸도록 설치되어 있다.
또한, 본 실시예의 면발광 레이저(300)에서, 광검출부(220)의 일부가 반도체 기판(201)과 접하고 있는 면을 상면(면(20la)), 발광 소자부(240)와 접하고 있는 쪽을 하면(면(20lb))으로 한 경우, 광검출부(220)의 상면(면(20la))에 출사면(208)이 설치되어 있다. 보다 구체적으로는, 면발광 레이저(300)에서 반도체 기판(201)을 관통하는 개구부(214)가 반도체 기판(201)에 설치되어 있고, 이 개구부(214)의 저면이 출사면(208)으로 되어 있다.
2. 광소자의 동작
본 실시예의 면발광 레이저(300)는, 반도체 기판(201) 위에서의 발광 소자부(240) 및 광검출부(220)의 적층 순서가, 제 1 실시예의 면발광 레이저(100)와 역이다. 그렇지만, 본 실시예의 면발광 레이저(300)의 기본적인 동작은, 제 1 실시예의 면발광 레이저(100)와 동일하기 때문에, 자세한 설명은 생략한다.
즉, 본 실시예의 면발광 레이저(300)에서는, 발광 소자부(240)에서 레이저광이 발생한 뒤, 이 레이저광이 광검출부(220)를 통과하여 출사면(208)으로부터 출사한다. 여기서, 발광 소자부(240)에서 발생한 레이저광의 일부가 광검출부(220)의 광흡수층(212)에 의해서 흡수되어, 전류로 변환됨으로써 발광 소자부(240)에서 생긴 광 출력이 검지된다.
3. 작용 효과
본 실시예에 따른 면발광 레이저(300)는, 제 1 실시예에 따른 면발광 레이저(100)와 실질적으로 같은 작용 및 효과를 갖는다.
[제 4 실시예]
도 20은, 본 발명을 적용한 제 4 실시예의 광 모듈(500)을 모식적으로 나타낸 도면이다. 이 광 모듈(500)은, 제 1 실시예의 면발광형 반도체 레이저(100)(도 1 참조)와, 반도체 칩(20)과, 광섬유(30)를 포함한다. 또, 본 실시예의 광 모듈(500)에서, 제 1 실시예의 면발광형 반도체 레이저(100) 대신에, 상술한 다른 실시예의 면발광형 반도체 레이저를 이용한 경우라도, 같은 작용 및 효과를 제공할 수 있다. 이것은, 후술하는 제 5 및 제 6 실시예에서도 같다.
1. 광 모듈의 구조
면발광형 반도체 레이저(100)는 광섬유(30)의 단면(30a)으로부터 출사되는 광을 흡수한다. 이 면발광형 반도체 레이저(100)는 광섬유(30)의 단면(30a)과의 상대적인 위치가 고정된 상태로 되어 있다. 구체적으로는, 면발광형 반도체 레이저(100)의 출사면(108)이 광섬유(30)의 단면(30a)과 대향하고 있다.
반도체 칩(20)은, 면발광형 반도체 레이저(100)를 구동하기 위해서 설치되어 있다. 즉, 반도체 칩(20)에는, 면발광형 반도체 레이저(100)를 구동하기 위한 회로가 내장되어 있다. 반도체 칩(20)에는, 내부의 회로에 전기적으로 접속된 복수의 전극(또는 패드)(22)이 형성되어 있다. 전극(22)이 형성된 면에, 적어도 1개의 전극(22)과 전기적으로 접속한 배선 패턴(24, 64)이 형성되는 것이 바람직하다.
반도체 칩(20)과 면발광형 반도체 레이저(100)는 전기적으로 접속되어 있다. 예를 들어 배선 패턴(14)과, 반도체 칩(20) 위에 형성된 배선 패턴(24)이 땜납(26)를 통하여 전기적으로 접속되어 있다. 이 배선 패턴(14)은, 면발광형 반도체 레이저(100)의 제 1 전극(107)(도 20에서는 도시하지 않음)과 전기적으로 접속되어 있다. 또한, 배선 패턴(34)과 반도체 칩(20) 위에 형성된 배선 패턴(64)이 땜납(26)를 통하여 전기적으로 접속되어 있다. 이 배선 패턴(34)은 면발광형 반도체 레이저(100)의 제 1 전극(107)(도 20에서는 도시 생략)과 전기적으로 접속되어 있다. 또한, 면발광형 반도체 레이저(100)의 제 3 전극(116) 및 제 4 전극(110)(도 20에서는 도시 생략)은 도시하지 않은 배선 패턴과 전기적으로 접속되어 있다.
면발광형 반도체 레이저(100)는, 반도체 칩(20)에 대해서 페이스다운(facedown) 실장시킬 수 있다. 이렇게 함으로써, 땜납(26)에 의해서 전기적인 접속을 행할 수 있을 뿐만 아니라, 면발광형 반도체 레이저(100)와 반도체 칩(20)을 고정할 수 있다. 또, 배선 패턴(14)과 배선 패턴(24)의 접속 및 배선 패턴(34)과 배선 패턴(64)의 접속에는, 와이어를 사용하거나 도전 페이스트를 이용해도 좋다.
면발광형 반도체 레이저(100)와 반도체 칩(20) 사이에, 언더필재(40)를 설치해도 좋다. 언더필재(40)가 면발광형 반도체 레이저(100)의 출사면(108)을 덮을 때에는, 언더필재(40)는 투명한 것이 바람직하다. 언더필재(40)는, 면발광형 반도체 레이저(100)와 반도체 칩(20)의 전기적인 접속 부분을 덮어 보호하는 동시에, 면발광형 반도체 레이저(100) 및 반도체 칩(20)의 표면도 보호한다. 또한, 언더필재(40)는 면발광형 반도체 레이저(100) 및 반도체 칩(20)의 접합 상태를 유지한다.
반도체 칩(20)에는, 구멍(예를 들어 관통 구멍)(28)이 형성되어 있어도 좋다. 구멍(28)에는 광섬유(30)가 삽입된다. 구멍(28)은, 내부의 회로를 피해 전극(22)이 형성된 면으로부터 그 반대쪽 면에 이르기까지 형성되어 있다. 구멍(28)의 적어도 한쪽의 개구 단부에는 테이퍼(29)가 형성되어 있는 것이 바람직하다. 테이퍼(29)를 형성함으로써, 구멍(28)에 광섬유(30)를 삽입하기 쉬워진다.
반도체 칩(20)은, 기판(42)에 부착되어 있어도 좋다. 보다 구체적으로는, 반도체 칩(20)은 접착제(44)를 통하여 기판(42)에 붙이게 되어 있어도 좋다. 기판(42)에는 구멍(46)이 형성되어 있다. 구멍(46)은 반도체 칩(20)의 구멍(28)과 연통하는 위치에 형성되어 있다. 반도체 칩(20)과 기판(42)을 접착하는 접착제(44)는, 2개의 구멍(28, 46)의 연통을 방해하지 않도록 이들을 막지 않게 설치된다. 기판(42)의 구멍(46)은, 반도체 칩(20)과는 반대쪽의 방향으로 내경이 커지도록 테이퍼가 형성된 형상으로 되어 있다. 이에 따라, 광섬유(30)를 삽입하기 쉽게 되어 있다.
기판(42)은 수지, 유리 또는 세라믹 등의 절연성을 갖는 재료로 형성되어도 좋지만, 금속 등의 도전성을 갖는 재료로 형성되어도 좋다. 기판(42)이 도전성의 재료로 이루어질 때에는, 적어도 반도체 칩(20)이 부착되는 면에 절연막(43)을 형성하는 것이 바람직하다. 또, 이하의 실시예에서도 기판(42)으로서 같은 재료를 사용할 수 있다.
또한, 기판(42)은 높은 열전도성을 갖는 것이 바람직하다. 이것에 의하면, 기판(42)이 면발광형 반도체 레이저(100) 및 반도체 칩(20)의 적어도 한쪽의 열의 발산을 촉진한다. 이 경우, 기판(42)은 히트 싱크 또는 히트 스프레더(spreader)이다. 본 실시예에서는, 반도체 칩(20)이 기판(42)에 접착되어 있으므로, 직접적으로는 반도체 칩(20)을 냉각할 수 있다. 또, 반도체 칩(20)과 기판(42)을 접착하는 접착제(44)는 열전도성을 갖는 것이 바람직하다. 또한, 반도체 칩(20)이 냉각되므로, 반도체 칩(20)에 접합된 면발광형 반도체 레이저(100)도 냉각된다.
기판(42)에는 배선 패턴(48)이 설치되어 있다. 또한, 기판(42)에는 외부 단자(50)가 설치되어 있다. 본 실시예에서는 외부 단자(50)는 리드이다. 기판(42)에 형성된 배선 패턴(48)은, 예를 들어 와이어(52)를 통하여, 반도체 칩(20)의 전극(22) 및 반도체 칩(20) 위에 형성된 배선 패턴(24, 64) 중 적어도 1개와 전기적으로 접속된다. 또한, 배선 패턴(48)은 외부 단자(50)와 전기적으로 접속되어도 좋다.
광섬유(30)는, 반도체 칩(20)의 구멍(28)에 삽입되어 있다. 또한, 광섬유(30)는, 기판(42)의 구멍(46)에도 삽통되어 있다. 구멍(46)은, 반도체 칩(20)의 구멍(28)을 향해 서서히 내경이 작게 되어 있고, 반도체 칩(20)과는 반대쪽의 면에서는, 구멍(46)의 개구 내경은 광섬유(30)보다도 크게 되어 있다. 광섬유(30)와 구멍(46)의 내면 사이의 간극은, 수지 등의 충전재(52)로 매립하는 것이 바람직하다. 충전재(52)는 광섬유(30)를 고정해서 빠짐 방지를 도모하는 기능도 갖는다.
이 광섬유(30)는 싱글 모드 섬유라도 좋고, 멀티 모드 섬유라 하더라도 좋다. 면발광형 반도체 레이저(100)가 멀티 모드의 광을 출사하는 경우, 광섬유(30)로서 멀티 모드 섬유를 사용함으로써 면발광형 반도체 레이저(100)로부터의 출사광을 광섬유(30)로 확실히 도입할 수 있다.
또한, 본 실시예의 광 모듈(500)에서는, 면발광형 반도체 레이저(100) 및 반도체칩(20)이 수지(56)로 밀봉되어 있다. 수지(56)는, 면발광형 반도체 레이저(100)와 반도체 칩(20)의 전기적인 접속 부분이나, 반도체 칩(20)과 기판(42)에 형성된 배선 패턴(48)의 전기적인 접속 부분도 밀봉한다.
[제 5 실시예]
도 21은, 본 발명을 적용한 제 5 실시예의 광 전달 장치를 나타낸 도면이다. 광 전달 장치(90)는 컴퓨터, 디스플레이, 기억 장치, 프린터 등의 전자 기기(92)를 서로 접속하는 것이다. 전자 기기(92)는 정보 통신 기기라 하더라도 좋다. 광 전달 장치(90)는, 케이블(94)의 양단에 플러그(96)가 설치된 것이라 하더라도 좋다. 케이블(94)은, 광섬유(30)(도 20 참조)를 포함한다. 플러그(96)는, 면발광형 반도체 레이저(100) 및 반도체 칩(20)을 내장한다. 또, 광섬유(30)는 케이블(94)에 내장되고, 면발광형 반도체 레이저(100) 및 반도체 칩(20)은 플러그(96)에 내장되어 있기 때문에, 도 21에는 도시되어 있지 않다. 광섬유(30)와 면발광형 반도체 레이저(100)의 부착 상태는, 제 4 실시예에서 설명한 대로이다.
광섬유(30)의 한쪽 단부에는 제 1 실시예의 면발광형 반도체 레이저(100)가 설치되어 있고, 광섬유(30)의 다른 쪽 단부에는 수광 소자(도시 생략)가 설치되어 있다. 이 수광 소자는 입력된 광 신호를 전기 신호로 변환한 뒤, 이 전기 신호를 한쪽의 전자 기기(92)에 입력한다. 한편, 전자 기기(92)로부터 출력된 전기 신호는, 면발광형 반도체 레이저(100)에 의해서 광 신호로 변환된다. 이 광 신호는 광섬유(30)를 통하여 수광 소자에 입력된다.
이상 설명한 바와 같이, 본 실시예의 광 전달 장치(90)에 의하면, 광 신호에 의해서 전자 기기(92) 사이의 정보 전달을 행할 수 있다.
[제 6 실시예]
도 22는, 본 발명을 적용한 제 6 실시예의 광 전달 장치의 사용 형태를 나타낸 도면이다. 광 전달 장치(90)는 전자 기기(80) 사이에 접속되어 있다. 전자 기기(80)로서, 액정 표시 모니터 또는 디지털 대응의 CRT(금융, 통신 판매, 의료, 교육 분야에서 사용되는 일이 있다.), 액정 프로젝터, 플라즈마 디스플레이 패널(PDP), 디지털 TV, 소매점의 계산대(POS(Point of Sale Scanning)용), 비디오, 튜너, 게임 장치, 프린터 등을 들 수 있다.
본 발명은 상술한 실시예에 한정되는 것이 아니고 각종의 변형이 가능하다. 예를 들어, 본 발명은 실시예에서 설명한 구성과 실질적으로 동일한 구성(예를 들어, 기능, 방법 및 결과가 동일한 구성, 혹은 목적 및 결과가 동일한 구성)을 포함한다. 또한, 본 발명은, 실시예에서 설명한 구성 중 본질적이지 아닌 부분을 치환한 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성과 동일한 작용 효과를 제공하는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
예를 들어, 상기 실시예의 면발광형 반도체 레이저에서는, 발광 소자부가 기둥 형상부를 1개 갖는 경우에 대해서 설명했지만, 발광 소자부에 기둥 형상부가 복수개 설치되어 있어도 본 발명의 형태는 훼손되지 않는다. 또한, 복수의 면발광형 반도체 레이저가 어레이화 되어 있는 경우라도, 같은 작용 및 효과를 갖는다.
또한, 예를 들어 상기 실시예에서, 각 반도체층에서의 p형과 n형을 바꿔 넣어도 본 발명의 취지를 일탈하는 것은 아니다. 상기 실시예에서는, AlGaAs계의 것에 대해서 설명했지만, 발진 파장에 따라 기타의 재료계, 예를 들어 GaInP계, ZnSSe계, InGaN계, AlGaN계, InGaAs계, GaInNAs계, GaAsSb계의 반도체 재료를 사용하는 것도 가능하다. 또, 본 발명의 면발광형 반도체 레이저가 GaAsSb계, InGaAs계, GaInNAs계 등의 반도체 재료를 이용하여 형성되어 있고, 활성층에서 장파장의 레이저광을 발생하는 경우, 제 2 미러의 제 2 영역에 포함되는 불순물의 농도를 제 1 영역보다도 적게 함으로써, 제 2 미러의 제 2 영역에서의 오거(auger) 비발광 재결합을 저감할 수 있다. 그 결과, 면발광형 반도체 레이저의 발광 효율을 비약적으로 높일 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 구조에 자유도가 있고, 동시에 고속 구동이 가능하게 된다.
도 1은 본 발명의 제 1 실시예의 면발광형 반도체 레이저를 모식적으로 나타내는 단면도.
도 2는 도 1에 나타내는 면발광형 반도체 레이저를 모식적으로 나타내는 평면도.
도 3은 도 1에 나타내는 면발광형 반도체 레이저의 한 제조 공정을 모식적으로 나타내는 단면도.
도 4는 도 1에 나타내는 면발광형 반도체 레이저의 한 제조 공정을 모식적으로 나타내는 단면도.
도 5는 도 1에 나타내는 면발광형 반도체 레이저의 한 제조 공정을 모식적으로 나타내는 단면도.
도 6은 도 1에 나타내는 면발광형 반도체 레이저의 한 제조 공정을 모식적으로 나타내는 단면도.
도 7은 도 1에 나타내는 면발광형 반도체 레이저의 한 제조 공정을 모식적으로 나타내는 단면도.
도 8은 도 1에 나타내는 면발광형 반도체 레이저의 한 제조 공정을 모식적으로 나타내는 단면도.
도 9(a)∼도 9(d)는 도 1에 나타내는 면발광형 반도체 레이저의 각 전극의 접속 방법을 모식적으로 나타낸 도면.
도 10은 도 9(a)에 나타내는 접속 방법을 이용한 경우에서의, 도 1에 나타내는 면발광형 반도체 레이저의 각 전극 구조를 모식적으로 나타내는 평면도.
도 11은 도 10에 나타내는 면발광형 반도체 레이저의 A-A선을 따른 단면을 모식적으로 나타낸 도면.
도 12는 도 10에 나타내는 면발광형 반도체 레이저의 B-B선을 따른 단면을 모식적으로 나타낸 도면.
도 13은 도 10에 나타내는 면발광형 반도체 레이저의 C-C선을 따른 단면을 모식적으로 나타낸 도면.
도 14는 도 9(b)에 나타내는 접속 방법을 이용한 경우에서의, 도 1에 나타내는 면발광형 반도체 레이저의 각 전극 구조를 모식적으로 나타내는 평면도.
도 15는 도 9(c)에 나타내는 접속 방법을 이용한 경우에서의, 도 1에 나타내는 면발광형 반도체 레이저의 각 전극 구조를 모식적으로 나타내는 평면도.
도 16은 도 9(d)에 나타내는 접속 방법을 이용한 경우에서의, 도 1에 나타내는 면발광형 반도체 레이저의 각 전극 구조를 모식적으로 나타내는 평면도.
도 17은 본 발명의 제 2 실시예의 면발광형 반도체 레이저를 모식적으로 나타내는 단면도.
도 18은 도 17에 나타내는 면발광형 반도체 레이저를 모식적으로 나타내는 평면도.
도 19는 본 발명의 제 3 실시예의 면발광형 반도체 레이저를 모식적으로 나타내는 단면도.
도 20은 본 발명의 제 4 실시예에 따른 광 모듈을 모식적으로 나타낸 도면.
도 21은 본 발명의 제 5 실시예에 따른 광 전달 장치를 모식적으로 나타낸 도면.
도 22는 본 발명의 제 6 실시예에 따른 광 전달 장치의 사용 형태를 모식적으로 나타내는 도면.
도 23은 공지의 면발광형 반도체 레이저의 일례를 모식적으로 나타내는 단면도.
<도면의 주요부분에 대한 부호의 설명>
14, 24, 34, 48, 64 : 배선 패턴
20 : 반도체 칩
26 : 땜납
28, 46 : 구멍
29 : 테이퍼
30 : 광섬유
30a : 광섬유의 단면(端面)
40 : 언더필재
42 : 기판
43 : 절연막
44 : 접착제
50 : 외부 단자
52 : 와이어
54 : 충전재
56 : 수지
80, 92 : 전자 기기
90 : 광 전달 장치
94 : 케이블
96 : 플러그
100, 200, 300 : 면발광형 반도체 레이저
101, 201 : 반도체 기판
10la : 반도체 기판(101)의 표면
10lb : 반도체 기판(10l)의 이면
102, 202 : 제 1 미러
103, 203 : 활성층
104, 204 : 제 2 미러
104a, 204a : 제 1 영역
104b, 204b : 제 2 영역
104x : 제 1 영역(104a)의 상면
105, 205 : 전류 협착층(狹窄層)
106a, 106b, 106c : 절연층
107, 207 : 제 1 전극
108, 208 : 출사면
109, 209 : 제 2 전극
110, 210 : 제 4 전극
111, 211 : 제 1 콘택트층
112, 212 : 광흡수층
113, 213 : 제 2 콘택트층
113a : 제 2 콘택트층(113)의 상면
114, 214 : 개구부
116, 216 : 제 3 전극
120, 220 : 광검출부
130 : 기둥 형상부
140, 240 : 발광 소자부
150 : 반도체 다층막
160a, 160b, 160c, 160d : 전극 접합부
20la : 반도체 기판(201)의 표면
201b : 반도체 기판(201)의 이면
305 : 반사층
500 : 광 모듈
Rl, R2, R3 : 레지스트층

Claims (16)

  1. 발광 소자부와,
    상기 발광 소자부 위에 설치되고, 또한 출사면을 갖는 광검출부를 포함하고,
    상기 발광 소자부는 제 1 미러와, 상기 제 1 미러 상방에 설치된 활성층과, 상기 활성층 상방에 설치된 제 2 미러를 포함하고,
    상기 제 2 미러는 제 1 영역 및 제 2 영역으로 이루어지고,
    상기 제 2 영역은 상기 광검출부에 접하고,
    상기 제 2 영역은 상기 제 1 영역보다도 고저항인 면발광형 반도체 레이저.
  2. 제 1 항에 있어서,
    상기 발광 소자부를 구동시키기 위한 제 1 전극 및 제 2 전극을 더 포함하고,
    상기 제 2 전극은 상기 제 1 영역에 접하고 있는 면발광형 반도체 레이저.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 영역의 막 두께는 1㎛ 이상인 면발광형 반도체 레이저.
  4. 제 1 항에 있어서,
    상기 제 1 영역 및 상기 제 2 영역은 제 1 도전형의 불순물을 포함하고,
    상기 제 2 영역에서의 제 1 도전형의 불순물의 농도는 상기 제 1 영역에서의 제 1 도전형의 불순물의 농도보다도 낮은 면발광형 반도체 레이저.
  5. 제 1 항에 있어서,
    상기 제 2 영역에서의 제 1 도전형의 불순물의 농도는 1×1016[cm-2] 미만인 면발광형 반도체 레이저.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 제 2 영역은 제 2 도전형의 불순물을 더 포함함으로써 반(半)절연성으로 되어 있는 면발광형 반도체 레이저.
  7. 제 1 항에 있어서,
    상기 제 2 영역은 진성(眞性) 반도체로 이루어지는 면발광형 반도체 레이저.
  8. 제 1 항에 있어서,
    상기 제 1 영역은 전류 협착층(狹窄層)을 포함하는 면발광형 반도체 레이저.
  9. 제 1 항에 있어서,
    상기 제 2 영역은 자연 방출광의 반사층을 포함하는 면발광형 반도체 레이저.
  10. 제 1 항에 있어서,
    상기 광검출부는 상기 발광 소자부에서 생긴 광의 일부를 전류로 변환하는 기능을 갖는 면발광형 반도체 레이저.
  11. 제 1 항에 있어서,
    상기 광검출부는,
    제 1 콘택트층과,
    상기 제 1 콘택트층 상방에 설치된 광흡수층과,
    상기 광흡수층 상방에 설치된 제 2 콘택트층을 포함하는 면발광형 반도체 레이저.
  12. 제 2 항에 있어서,
    상기 광검출부를 구동시키기 위한 제 3 전극 및 제 4 전극을 더 포함하고,
    상기 제 1 전극 및 상기 제 2 전극의 어느 한 쪽과, 상기 제 3 전극 및 상기 제 4 전극의 어느 한 쪽이 전극 접합부에서 전기적으로 접속되어 있는 면발광형 반도체 레이저.
  13. 제 12 항에 있어서,
    상기 전극 접합부는 상기 발광 소자부 및 상기 광검출부를 제외한, 전극 패드에 이르기까지의 영역에 설치된 면발광형 반도체 레이저.
  14. 제 1 항에 있어서,
    상기 발광 소자부 및 상기 광검출부는 전체로서 pnpn구조 또는 npnp구조를 이루는 면발광형 반도체 레이저.
  15. 제 1 항에 기재된 면발광형 반도체 레이저와, 광도파로(光導波路)를 포함하는 광 모듈.
  16. 제 15 항에 기재된 광 모듈을 포함하는 광 전달 장치.
KR1020040061027A 2003-08-07 2004-08-03 면발광형 반도체 레이저, 광 모듈 및 광 전달 장치 KR100631359B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00289049 2003-08-07
JP2003289049A JP3738849B2 (ja) 2003-08-07 2003-08-07 面発光型半導体レーザ、光モジュール、ならびに光伝達装置

Publications (2)

Publication Number Publication Date
KR20050016105A true KR20050016105A (ko) 2005-02-21
KR100631359B1 KR100631359B1 (ko) 2006-10-09

Family

ID=34131540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061027A KR100631359B1 (ko) 2003-08-07 2004-08-03 면발광형 반도체 레이저, 광 모듈 및 광 전달 장치

Country Status (6)

Country Link
US (1) US7221693B2 (ko)
EP (1) EP1513235B1 (ko)
JP (1) JP3738849B2 (ko)
KR (1) KR100631359B1 (ko)
CN (1) CN100438240C (ko)
DE (1) DE602004004018T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763986B1 (ko) * 2005-07-08 2007-10-08 세이코 엡슨 가부시키가이샤 광 소자 및 광 모듈

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3729271B2 (ja) 2004-01-08 2005-12-21 セイコーエプソン株式会社 光素子およびその製造方法
JP2006339418A (ja) * 2005-06-02 2006-12-14 Seiko Epson Corp 光素子及びその製造方法
JP4525921B2 (ja) * 2005-07-15 2010-08-18 セイコーエプソン株式会社 光素子およびその製造方法、ならびに光モジュール
US20070081568A1 (en) * 2005-10-06 2007-04-12 Seiko Epson Corporation Optical semiconductor element and method for manufacturing the same
JP4985954B2 (ja) * 2006-06-27 2012-07-25 セイコーエプソン株式会社 面発光型半導体レーザ
EP2533380B8 (en) * 2011-06-06 2017-08-30 Mellanox Technologies, Ltd. High speed lasing device
TWI463700B (zh) * 2012-12-27 2014-12-01 Genesis Photonics Inc 發光元件的電極墊結構
CN105552715B (zh) * 2016-01-29 2018-07-27 中国科学院长春光学精密机械与物理研究所 适合高温工作的高增益垂直腔面发射半导体激光器
CN105807378B (zh) * 2016-05-24 2017-07-04 北京邮电大学 一种收发一体的光电集成芯片
DE102017108322A1 (de) * 2017-04-19 2018-10-25 Osram Opto Semiconductors Gmbh Halbleiterlaser
CN111987080B (zh) * 2019-05-24 2023-09-26 晶元光电股份有限公司 封装体与显示模块
CN110233425B (zh) * 2019-07-17 2023-12-15 厦门乾照光电股份有限公司 一种vcsel激光器及其制作方法
DE102021116631A1 (de) 2021-06-28 2022-12-29 Trumpf Photonic Components Gmbh Halbleiterbauteil

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893390A (ja) * 1981-11-30 1983-06-03 Fujitsu Ltd 光半導体装置
JPH0669491A (ja) * 1992-08-18 1994-03-11 Fujitsu Ltd 光送受信装置
JPH06204454A (ja) * 1992-12-28 1994-07-22 Mitsubishi Electric Corp 光変調器付半導体レーザ及びその製造方法
US5475701A (en) * 1993-12-29 1995-12-12 Honeywell Inc. Integrated laser power monitor
US5606572A (en) * 1994-03-24 1997-02-25 Vixel Corporation Integration of laser with photodiode for feedback control
US5633527A (en) * 1995-02-06 1997-05-27 Sandia Corporation Unitary lens semiconductor device
US5848088A (en) * 1995-07-11 1998-12-08 Seiko Epson Corporation Surface emission type semiconductor for laser with optical detector, method of manufacturing thereof, and sensor using the same
US5978401A (en) * 1995-10-25 1999-11-02 Honeywell Inc. Monolithic vertical cavity surface emitting laser and resonant cavity photodetector transceiver
US5719891A (en) * 1995-12-18 1998-02-17 Picolight Incorporated Conductive element with lateral oxidation barrier
JP3058077B2 (ja) 1996-01-16 2000-07-04 松下電器産業株式会社 半導体受発光装置
US6001664A (en) * 1996-02-01 1999-12-14 Cielo Communications, Inc. Method for making closely-spaced VCSEL and photodetector on a substrate
KR0185950B1 (ko) 1996-04-25 1999-04-15 김광호 레이저다이오드의 광출력모니터링패케지
US5729566A (en) * 1996-06-07 1998-03-17 Picolight Incorporated Light emitting device having an electrical contact through a layer containing oxidized material
US6026108A (en) * 1996-10-16 2000-02-15 The Regents Of The University Of California Vertical-cavity surface-emitting laser with an intracavity quantum-well optical absorber
US5757837A (en) * 1996-10-16 1998-05-26 The Regents Of The University Of California Intracavity quantum well photodetector integrated within a vertical-cavity surface-emitting laser and method of operating same
KR100234340B1 (ko) * 1996-10-29 1999-12-15 윤종용 광출력장치
US5892786A (en) * 1997-03-26 1999-04-06 The United States Of America As Represented By The Secretary Of The Air Force Output control of vertical microcavity light emitting device
US5974071A (en) * 1997-05-20 1999-10-26 Motorola, Inc. VCSEL with integrated photodetectors for automatic power control and signal detection in data storage
US5943357A (en) * 1997-08-18 1999-08-24 Motorola, Inc. Long wavelength vertical cavity surface emitting laser with photodetector for automatic power control and method of fabrication
DE19807783A1 (de) 1998-02-18 1999-09-02 Siemens Ag Bauelement mit einem Lichtsender und einem Lichtempfänger
US6483862B1 (en) * 1998-12-11 2002-11-19 Agilent Technologies, Inc. System and method for the monolithic integration of a light emitting device and a photodetector using a native oxide semiconductor layer
KR100317576B1 (ko) * 1999-11-08 2001-12-24 윤덕용 모니터용 광검출기 일체형 표면광 레이저장치
JP2001284725A (ja) * 2000-03-31 2001-10-12 Seiko Epson Corp 面発光型半導体レーザおよびその製造方法
JP2003248204A (ja) * 2002-02-25 2003-09-05 Mitsubishi Electric Corp 半導体光素子、半導体光変調素子、及び半導体光受光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763986B1 (ko) * 2005-07-08 2007-10-08 세이코 엡슨 가부시키가이샤 광 소자 및 광 모듈

Also Published As

Publication number Publication date
JP2005057197A (ja) 2005-03-03
US20050053110A1 (en) 2005-03-10
CN100438240C (zh) 2008-11-26
EP1513235B1 (en) 2007-01-03
JP3738849B2 (ja) 2006-01-25
DE602004004018T2 (de) 2007-05-31
KR100631359B1 (ko) 2006-10-09
CN1581611A (zh) 2005-02-16
US7221693B2 (en) 2007-05-22
EP1513235A1 (en) 2005-03-09
DE602004004018D1 (de) 2007-02-15

Similar Documents

Publication Publication Date Title
US7116854B2 (en) Optical element array, optical module, and optical transmission device
EP1622238B1 (en) Surface-emitting light source and method for manufacturing the same
KR100631359B1 (ko) 면발광형 반도체 레이저, 광 모듈 및 광 전달 장치
US20070133642A1 (en) Vertical cavity surface emitting laser module having monitoring photodiode and method of fabricating the same
JPH11168262A (ja) 面型光デバイス、その製造方法、および表示装置
JP2000114658A (ja) 発光素子及び光検出器のモノリシック集積化構造及びその製造方法
US10348059B2 (en) Light emitting element array and optical transmission device
CN107728265A (zh) 光发射元件、光发射元件阵列和光传导装置
JPH09199795A (ja) 半導体受発光装置
JP4058633B2 (ja) 面発光型発光素子、光モジュール、光伝達装置
JP3610235B2 (ja) 面型発光素子装置
JP4386191B2 (ja) 光素子
US20070238208A1 (en) Optical device and method for manufacturing optical device
JP2000106471A (ja) 面発光レーザ
JP3846596B2 (ja) 面発光型半導体レーザ、光モジュール、ならびに光伝達装置
US20060223011A1 (en) Method for manufacturing optical semiconductor element, and optical semiconductor element
JP4720637B2 (ja) 光素子及びその製造方法
JP3272060B2 (ja) 半導体素子
JP2018049869A (ja) 光モジュールおよび光モジュールシステム
JP2007173358A (ja) 光半導体素子及びその製造方法
JP2006049428A (ja) 光素子およびその製造方法
JP2005223061A (ja) 光素子およびその製造方法
Wang et al. A Monolithic Integrated Device For Fast Radiation Detection With An Optical Output
JPH10256591A (ja) 半導体受光素子
JP2008004746A (ja) 光半導体素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140902

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 13