JP3610235B2 - 面型発光素子装置 - Google Patents
面型発光素子装置 Download PDFInfo
- Publication number
- JP3610235B2 JP3610235B2 JP22228698A JP22228698A JP3610235B2 JP 3610235 B2 JP3610235 B2 JP 3610235B2 JP 22228698 A JP22228698 A JP 22228698A JP 22228698 A JP22228698 A JP 22228698A JP 3610235 B2 JP3610235 B2 JP 3610235B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- emitting element
- light emitting
- light
- vcsel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、作製が容易で歩留まりが高く、２次元アレイ型などの構成にするのに適した面型半導体発光／受光デバイスなどの面型発光素子装置、およびそれを用いた光送受信装置、光インターコネクション装置、光記録装置等に関する。
【０００２】
【従来の技術】
大容量並列光情報処理、高速光接続、高速記録技術などへの応用のため、２次元アレイ型の面型固体発光素子の開発が望まれている。これらの応用のためには、低コスト、低消費電力、高生産性、高信頼性などが発光素子に対して必要条件となる。発光素子の材料としては様々なものが研究開発されているが、信頼性を確保するためには半導体単結晶は非常に適しており、特に化合物半導体を用いた面型発光素子の開発が盛んに行われている。
【０００３】
また、発光素子のなかでも両端面に反射ミラーを備えたレーザダイオード（ＬＤ）では、自然発光に比べて非常に発光効率が高く、２次元アレイ化した場合にも消費電力を小さくすることができる。この様な観点から面型の半導体レーザ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ：ＶＣＳＥＬ）の開発が近年活発に行なわれている。
【０００４】
現在、ＶＣＳＥＬも波長４００ｎｍ程度の青色から通信波長帯である１．５５μｍまで開発されつつあり、サファイア基板上のＡｌＧａＮ／ＩｎＧａＮ系、ＧａＡｓ基板上のＩｎＧａＡｓＰ／ＩｎＡｌＰ系、ＩｎＧａＡｓ／ＡｌＧａＡｓ系、ＩｎＰ基板上のＩｎＧａＡｓ／ＩｎＧａＡｓＰ系などの材料系で研究されている。ＶＣＳＥＬの基本的な構造を図１０に示す。これは、基板から垂直にレーザ光を出射し、数μｍ厚程度のエピタキシャル成長層１０３の両面に９９％以上の高反射膜１０２、１０４を備える構造となっている。反射膜としては、屈折率の異なるλ／４厚の膜を多層にしたものが主に用いられ、材料としては、誘電体ガラス、あるいはエピ成長した半導体（例えばＡｌＡｓ／ＧａＡｓ多層膜：ＥＬＥＣＴＲＯＮＩＣＳ ＬＥＴＴＥＲＳ， ３１， ｐ．５６０ （１９９５）参照）などが一般的である。尚、図１０において、１０１はレーザ用基板、１０５は絶縁膜、１０６は電極、１０７はレーザ機能部、１０８は窓部の開けられたレーザ基板側電極、１０９は埋め込み層である。
【０００５】
ところで、実際にレーザを駆動する場合、環境温度、素子の履歴などの影響で、一定駆動電流で動作させるだけではレーザの出力パワーが一定しないため、自動光出力制御回路（ＡＰＣ：Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）が一般に用いられる。その原理構成図を図１１に示す。レーザ光は一般にレーザダイオード２００の２つの共振器ミラー面の両側から出力される。そこで、一方の光出力を光検出器（ホトダイオード）２０１によってモニターし、差動アンプ２０３で基準電圧２０２と比較してレーザ２００の駆動電流に負帰還制御を施すことで、レーザ出力を一定に保つものである。尚、２０４はＬＤ電流制御回路、２０５、２０６、２０７は抵抗、２０８は光ファイバである。
【０００６】
この場合、端面発光レーザ３０９であれば、図１２の様に同一マウント上にレーザ３０９と光検出器（ホトダイオード）３１０を実装して、レーザ出力の一方をモニターする構造が一般的である。尚、３１１、３１２はリード線、３１３はキャップ、３１４は窓板、３１５はステムである。ところが、ＶＣＳＥＬの場合、実装方法については特開平８−１８６３２６号公報などに記載がある様に、基板全面をボンディングしてしまうため共振器ミラーの片方の光出力しか取り出せない様な構造になっている。
【０００７】
【発明が解決しようとしている課題】
そこで、ＶＣＳＥＬにおいてＡＰＣを行なうためには、一方から出た出力をプリズムで２つに分けて、モニター光を光学的に作り出すことが必要であった。そのため、光学系が複雑になり部品点数が増加し、コスト上昇につながってしまう。また、光出力の一部を取り出すために実際の出力パワーが低下するので、必要な出力パワーを得るのにレーザの駆動電流量が増加し、消費電力の上昇を招いてしまう。
【０００８】
本発明の目的は、面型発光素子と光をモニターするための光検出器を簡単な形態で一体化して、発光素子の出力パワーを低下させることなくしかも生産性を上げて低コスト化を図ることを可能にした構成を持つ面型発光素子装置、その駆動方法およびこれを用いた光送受信装置、光インターコネクション装置および光記録装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成する本発明の面型発光素子装置は、少なくとも１つの発光素子と少なくとも１つの光検出器を有し、発光素子は、それが形成された第１の基板面から少なくとも垂直に光を出射する面型発光素子であって、それへ電流を注入するための電極の一部は、該発光素子の機能部以外の部分に引き出して第１の基板に設けられた電極パッドと、該発光素子が形成された第１の基板とは異なる第２の基板に形成された配線パターン上の電極パッドとを電気的導通が得られる様に接合して成り、該第２の基板側から該発光素子の機能部に電流注入可能であり、更に該光検出器は該第２の基板に形成されており、該面型発光素子の光出力を該光検出器で受光して該面型発光素子の光出力を安定化する様にフィードバック制御するとともに、該光検出器に外部から光信号を入射させることで光インバータとして機能させることを特徴とする。この構成により、面型発光素子の機能部から離れた位置に設けられた電極パッドまで引き出す配線を該面型発光素子基板上に設けて、該電極パッドを他の配線基板の電極パッドと電気的導通が得られる様に接合し、しかも、典型的には、配線基板上には面型発光素子に対応する位置に光検出器を備えるので、面型発光素子の光出力をモニターするための光検出器を簡単な形態で一体化して、該発光素子の光出力を減衰させることなくモニターでき、部品点数も減らす事ができるために低コスト化につながる。
【００１０】
上記基本構成に基づいて、以下の様なより具体的な形態が可能である。
前記光検出器は前記面型発光素子の光出力を検出する光検出器であり、少なくとも前記面型発光素子からの光の一部を受光できる様に面型発光素子に対向して第２の基板に形成してあったり、前記第２の基板上の光検出器は、前記面型発光素子の光出力のみでなく、外部からの光入力をも受光できる様に配置されていたり、前記光検出器は、外部からの光入力を受光できる様に、第２の基板において面型発光素子との電気的導通を行なう面とは反対側の面に形成されていたり、或は面型発光素子との電気的導通を行なう面とは反対側の基板の一部を除去して窓領域を設けた所に形成されていたりする。光検出器で外部の光も受光できる様にする場合、高機能化を図る事ができる。
【００１１】
前記第２の基板に形成した前記配線パターン上の電極パッドは、光検出器が形成された領域の外側に設けられていたり、前記光検出器の電極の一部は、光検出器が形成された領域の外側に設けられた電極パッドに引き出されていたりする。これらにより、面型発光素子を該素子以外の別基板を用いて実装する場合の歩留まり、生産性を上げることができる。
【００１２】
前記光検出器はｐｉｎホトダイオードであり、該光検出器の一方の電極は第２の基板上で光検出器が形成された領域の外側にまで引き出され、もう一方は該第２の基板の光検出器が形成されていない面全面である。また、前記光検出器はＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ）型ホトダイオードであり、該光検出器の２つの電極は、第２の基板上で光検出器が形成された領域の外側にまで引き出されている。これらにより、光検出器を簡単な形態で一体化するための構造を提供できる。
【００１３】
前記第２の基板には、トランジスタ、ＦＥＴなども集積化されて、面型発光素子の駆動や制御の回路を同一基板上に備えている。この様に、典型的には、光検出器が形成された基板がＳｉ基板で、該基板に面型発光素子駆動用のトランジスタ、ＭＯＳ−ＦＥＴ等も集積化させることで面型発光素子の駆動素子も一体化でき、更に低コスト化できる。
【００１４】
前記面型発光素子は半導体結晶で構成され、活性層の両側に反射ミラーを備えた面型半導体レーザである。これにより、発光素子を容易に複数集積化できる。
【００１５】
前記面型発光素子を形成した第１の基板のうち、面型発光素子の機能部が形成された領域において、機能層のみ残して基板を除去して窓領域が形成されている。これにより、面型発光素子の光が該素子の基板で吸収されてしまう場合の問題を解決でき、基板側からどんな波長の光も取り出せる様になる。
【００１６】
前記電極パッドの電気的導通を得ながら接合する手段が、電極パッド上にハンダをメッキ等で形成して加熱することである。面型発光素子の基板側あるいは配線基板側の電極パッドにハンダをメッキしておくことにより、これら互いに対応する電極パッドのアライメントを行なって加熱すれば、簡単に電気的および機械的結合が得られる。
【００１７】
前記電極パッドの電気的導通を得ながら接合する手段が、電極パッド上に異方導電性接着剤を塗布して加圧しながら加熱することである。面型発光素子の基板側あるいは配線基板側の電極パッドに導電性或は異方導電性接着剤を塗布しておくことにより、これら互いに対応する電極パッドのアライメントを行なって加圧および加熱すれば、簡単に電気的および機械的結合が得られる。
【００１８】
前記電極パッドの電気的導通を得ながら接合する手段が、表面電極同士を圧着することである。面型発光素子の基板側および配線基板側の互いに対応する電極パッドのアライメントを行なって加圧すれば、圧着により電気的および機械的結合が得られる。このとき超音波を加えるか、電極パッドに凹凸を形成するかしておくことにより、より簡単に圧着できる。
【００１９】
前記電極パッドが電気的導通を得ながら接合されていると共に、面型発光素子の機能部と第２の基板との間にできた空隙に樹脂が充填された構造を持つ。これにより、機械的強度を増すことができ、実装する場合の面型発光素子の密着強度を増すことができる。
【００２０】
前記面型発光素子は第１の基板上に複数集積化してあり、第１の基板上に、該集積された面型発光素子の機能部の周囲に前記電極パッドが配置される様に各面型発光素子に電流注入するための配線パターンが形成されている。面型発光素子を多数アレイ化した場合について、複数の面型発光素子と光をモニターするための複数の光検出器を簡単な形態で一体化して、発光素子の出力パワーを低下させることなくしかも生産性を上げて低コスト化を図ることができる。
【００２１】
前記光検出器は各面型発光素子に対応する位置にアレイ化され、該光検出器の少なくとも一部の電極は第２の基板上で光検出器が形成された領域の外側にまで引き出されている。複数の面型発光素子と該素子からの光をモニターするための複数の光検出器を簡単な形態で一体化して、発光素子の出力パワーを低下させることなくしかも生産性を上げて低コスト化を図ることができる。
【００２２】
前記各面型発光素子に電流注入するための配線パターンは独立駆動型で形成されている。マトリックス駆動となる様に配線もできるが、独立駆動型の配線パターンも容易に実現できる。
【００２３】
前記面型発光素子の光出力を第２の基板に形成された光検出器で受光して面型発光素子の光出力を安定化する様にフィードバック制御する様に構成されている。面型発光素子の光出力を上記の様に一体化した光検出器でモニターして該発光素子の注入電流にフィードバック制御すれば、光出力を安定化できる。
【００２４】
更に、上記目的を達成する本発明の面型発光素子装置の駆動方法は、上記の面型発光素子装置の面型発光素子の光出力を第２の基板に形成された光検出器で受光して、この受光量に基づいて、面型発光素子の光出力を安定化する様に該面型発光素子をフィードバック制御することを特徴とする。これにより、面型発光素子の光出力を安定化できる。
【００２５】
また、面型発光素子装置の駆動方法は、上記の面型発光素子装置の面型発光素子の光出力を第２の基板に形成された光検出器で受光して面型発光素子の光出力を安定化する様にフィードバック制御するとともに、該光検出器に外部から光信号を入射させることで光インバータ素子として機能させることを特徴とする。この様にフィードバック制御をしながら光検出器に外部から光信号を入射すると、光インバータとして機能させることができる。
【００２６】
更に、上記目的を達成する本発明の光記録装置は、上記の面型発光素子装置を光源として用いて記録媒体に信号を載せた該光源からの光をあてることを特徴とする。上記面型発光素子装置を用いてレーザビームプリンタ、ＣＤ−ＲＯＭ等の光記録を行なえ、上記面型発光素子装置を用いれば比較的安価な性能、機能の良い光記録装置を実現できる。
【００２７】
更に、上記目的を達成する本発明の光送受信装置は、上記の面型発光素子装置を送信機として備えたことを特徴とする。上記面型発光素子装置を用いて光情報伝送を行なえ、上記面型発光素子装置を用いれば比較的安価な性能、機能の良い光情報伝送装置を実現できる。
【００２８】
更に、上記目的を達成する本発明の光インターコネクション装置は、上記の光送受信装置を用いてボード間の並列伝送、処理を行なうことを特徴とする。上記面型発光素子装置を用いて光インターコネクションを行なえ、上記面型発光素子を用いれば比較的安価な性能、機能の良い光インターコネクション装置を実現できる。
【００２９】
具体例を用いて、本発明の原理、特徴を以下に説明する。
本発明においては、面型発光素子（ここではＶＣＳＥＬとする）の基板面からの出力およびエピタキシャル成長面からの出力の両光出力を利用できる様に、面全体で接合して実装するのではなくＶＣＳＥＬ領域ないしＶＣＳＥＬアレイ領域（ここではＶＣＳＥＬアレイを考える）の外側で電気的接合を得るものである。例えば、８×８の２次元アレイＶＣＳＥＬの場合を考える。個々のＶＣＳＥＬの位置で電気的接合を得ようとすると接合側の光が金属等で遮られてしまうので、図２に示す如く、ＶＣＳＥＬの上面（エピタキシャル層面）に、ＶＣＳＥＬアレイ領域の外側に電極パッドが配置される様に配線パターンを引き出し線として形成する。このとき該配線は各対応するＶＣＳＥＬの部分のみにオーミック接触を得ており、それ以外の領域では絶縁膜（ＳｉＯ２、ＳｉＮｘ等）でアイソレーションされている。各ＶＣＳＥＬの構成は、例えば図１０の従来例の様に、ＧａＡｓ／ＩｎＧａＡｓ歪み多重量子井戸活性層を１波長共振器長になる様にスペーサ層を介してＡｌＡｓ／ＧａＡｓエピミラーで挟んだ構造であり、０．９８μｍ帯のレーザになっている。光の取り出し方は波長によって異なるが、０．９８μｍ帯の様にレーザ基板側から取り出せる場合は、図１０の様に基板側に電極の窓を開けるだけで取り出せ、エピタキシャル層上面の電極に窓を設ければ、エピタキシャル層側からも光を取り出すことができる。
【００３０】
一方、レーザ光出力をモニタできる光検出器アレイを持った配線基板側は（ここでは光検出器はレーザ光出力のみを受ける場合を考える）、図３の様な配線パターンとする。材料は、Ｓｉ、ＧａＡｓなどの半導体で、図１の様なｐｉｎ型ＰＤあるいは図５の様なショットキーバリア型ＰＤを各ＶＣＳＥＬに対応する位置に図３の様に８×８でアレイ化し、配線基板上のＶＣＳＥＬの配線とは独立に電極配線および電極パッドを形成する。もちろん、同一表面あるいは裏面には図５や図６の様にトランジスタ等の電子回路が集積されていてもよい。
【００３１】
この配線基板にはＶＣＳＥＬアレイの外側に配置されたＶＣＳＥＬ基板上の各パッドと対応する様なパッドも形成され、該パッドから更に電極が引き出せる様にパターンを形成している。
【００３２】
この様にＶＣＳＥＬアレイ領域の外側に引き出された電極パッドと配線基板上の電極パッド同士で接合する場合には、図１の様に、ＶＣＳＥＬからの一方の光出力を近接した位置に実装された光検出器でモニターできる。また、このとき形成された電極形状、サイズ、間隔は自由に設計できアライメント精度をあまり要求しないため、歩留まり、生産性の向上につながる。また、接合点がＶＣＳＥＬから離れているために、接合時にＶＣＳＥＬにダメージを与えることはない。
【００３３】
パッド同士の接合は、一般的にはパッドにハンダをメッキ等で形成しておき加圧しながら加熱すればよい。断面形状のイメージとしては図１の様になる。この接合には、Ａｕパッド同士を合わせて超音波をかける方法、あるいは表面に凹凸を形成して加圧して直接接合する方法もある。また、導電粒子を含んだ接着剤いわゆる異方導電性接着剤を塗布して、加圧加熱接着してもよい。この場合、配線パターンをメッキ等で１０μｍ以上の厚膜にしておけばバンプとして作用するため、隣接するパターンとの接触を防げられる。
【００３４】
また、上記の様に実装した光検出器は、ＶＣＳＥＬからの光をモニターするだけでなく外部からの光を受光してこの光信号を元にＶＣＳＥＬの光出力を制御する様な擬似的な光−光制御を行なうこともできる。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
【００３６】
（第１実施例）
本発明による第１の実施例は、０．９８μｍ帯の８×８の２次元ＶＣＳＥＬアレーに本発明の考え方を適用したものである。図１において、ＶＣＳＥＬウエハ２１は、ＩｎＧａＡｓ／ＧａＡｓ歪み２重量子井戸活性層とＩｎＧａＡｓスペーサ層からなる１波長共振器３を、ＡｌＡｓ／ＡｌＧａＡｓの１／４波長厚の多層膜（２０〜３０組程度）から成るＤＢＲ（分布反射）ミラー２および４で挟む様にＭＯＶＰＥ（有機金属気相成長）法などによってＧａＡｓ基板１上にエピタキシャル成長した構造となっている。ＤＢＲミラー４の最上層は電極コンタクトを取り易い様にハイドープのＧａＡｓ層となっている。発光領域８に電流狭窄を行なうため、円環状に活性層３近傍までエッチングした後、ポリイミド９で凹部を埋め込んで平坦化し、そこにＳｉＮｘ等の絶縁膜５を形成して窓開けしてから電極６を形成している。この際、円環状にエッチングして現れたＤＢＲミラー４の側面のＡｌＡｓ層のみ選択酸化して、更に電流狭窄化してもよい。
【００３７】
電極６は、図２に示す如くＶＣＳＥＬアレイ領域２３から外に電極パッド６を引き出す様に配線パターンが形成されている。本実施例では、蒸着によるＣｒ／Ａｕを電極として用いたが、配線の長さによっては抵抗低減のためにＡｕメッキによる厚膜にしてもよい。また、ハンダ接合するときの密着を増すためおよび半導体とのコンタクト抵抗の低減のために、Ｔｉ／Ｐｔ／Ａｕ等の密着／バリア／配線層で形成してもよい（Ｔｉは半導体との密着が良く、Ｐｔはハンダに溶けないのでバリアとなり、Ａｕはハンダに溶けて合金を作る）。
【００３８】
また、本実施例でのサイズは、ＶＣＳＥＬの発光領域８が１０μｍφ、その間隔が１２５μｍであり、従ってＶＣＳＥＬアレイ領域２３は８７５μｍ□、全体のチップ２１は３ｍｍ□としたが、もちろんサイズは自由に設計できる。ＶＣＳＥＬ部分の電極６は、中心に電極を除去した５μｍφの窓を設けて、エピタキシャル層側から光を取り出せる構造としている。ＶＣＳＥＬのＧａＡｓ基板１側の電極７はＡｕＧｅ／Ａｕで形成し、アレイ領域２３の部分だけ除去して基板１側からも光を取り出せる構造としている（ＧａＡｓ基板１は０．９８μｍ帯の光に対して透明である）。
【００３９】
一方、ＶＣＳＥＬ基板２１を実装する光検出器基板２２には、図３に示す様なパターンを形成した。すなわち、まず、ＶＣＳＥＬの各発光領域８に対応する電極パッド６に合う様に電極パッドが形成してあり（最も内側の電極パッドアレイ）、その外側に電極１３を引き出す様なパターンとしている。また、該基板２２には図１と図３に示す様に、ｐｉｎ型ＰＤ３０が各ＶＣＳＥＬに対応する位置にアレイ化されており、各電極１４は基板２２の最も外側の電極パッドアレイに引き出す様に配線されている。
【００４０】
これらの配線１３、１４はＣｕ／Ｎｉ／Ａｕのメッキ等により形成してあり、電極パッド部にはハンダ１８がやはりメッキ等により形成してある。こうしてＶＣＳＥＬ基板２１と光検出器基板２２をアライメントして加熱することで簡単に電気的接合及び機械的結合が得られる。
【００４１】
この電気的接合はハンダを使う手段以外に、Ａｕ電極同士を圧着あるいは超音波をかけて接合する方法もある。また、導電粒子（４〜１０μｍ程度の大きさである）の入った異方導電性接着剤を塗布して加圧、加熱してもよい。この場合、Ａｕ配線をメッキで形成して１０μｍ以上の厚さにしておけば、導電粒子の大きさとの関係から接着剤の異方性（垂直方向には導電性を持つが横方向は絶縁する）を引き出すことができ、歩留まり良く隣り合う配線の絶縁を取りながら対応する電極間の接合ができる。
【００４２】
なお、電極の接合によって形成された空隙２５はそのままでもよいし、レーザ光に対して吸収、散乱の少ない樹脂などを充填してもよい。また、光検出器基板２２の表面にはＶＣＳＥＬへの反射の影響を低減するために無反射コーティングを施してもよい。また、本実施例では、配線のパターンは各デバイス独立駆動型としているが、マトリックス駆動となる様に配線してもよい。この場合は、例えば、ＶＣＳＥＬのエピタキシャル層側の電極６を、２次元アレイの一方の方向の行について、接続して配線してＶＣＳＥＬ領域外の電極パッドアレイに引き出し、基板１側は、電極分離をエピタキシャル層側と同様に行い（例えば、上から見てます目状に基板１から活性層３の下辺りまでエッチングしてそこに絶縁材料を埋め込んで平坦化する）、こうして分離されたＶＣＳＥＬの基板側の電極７を、２次元アレイの他の一方の方向の列について、接続して配線してＶＣＳＥＬ領域外の電極パッドアレイに引き出す必要がある。
【００４３】
光検出器の構造は図１に示す様に一般的なｐｉｎ−ＰＤの構造とした。すなわち、ｐ−（π）−Ｓｉ基板１０に受光部となるｎ＋領域１１を拡散により形成し、ＳｉＯ２等の絶縁膜１２を形成して、リング状の電極１４およびその配線を図３の様に形成する。ｎ領域１１との電極コンタクトは、絶縁膜１２にスルーホール１５を形成して電極を埋め込めばよい。一方、ｐ側は全体に拡散によりｐ＋層１６を形成し、電極１７を全面に形成する。レーザパワーが強すぎてＰＤが飽和してしまう場合は薄い金属膜などの吸収体をコーティングしてパワーを減衰させてもよい。
【００４４】
実装は、ｐｉｎ−ＰＤのｐ側電極１７をパッケージにダイボンディングし、レーザ基板２１のｎ側電極７とともに共通のグランドに接続する。この場合、レーザがカソードコモン、ＰＤがアノードコモンとなり、これらが共通のグランドに接続されることになる。一方、レーザのアノードはそれぞれＬＤ制御回路を通してトランジスタで駆動され、ＰＤは抵抗を介して逆電界を印加し、ＶＣＳＥＬ出力に応じてＰＤのホトカレントを検出する様な構成にする。
【００４５】
このときの、ＡＰＣ回路の概念図を図７に示す。ＶＣＳＥＬ８０からのレーザ光をＰＤ８３で検出し、そのときの電圧変動を作動アンプ８６で基準電圧８５と比較し、ＬＤ電流制御回路８７で負帰還制御する様にＶＣＳＥＬの駆動トランジスタ８１にフィードバックする。この回路系は、本実施例の様にＶＣＳＥＬがカンードコモンすなわちｎ基板１を用いた場合で、ＰＤがアノードコモンすなわちｐ基板１０を用いた場合である。それぞれの極性が異なる場合には、この回路系に準じて回路を組めばよい。尚、図７において、８２、８４は抵抗である。
【００４６】
この様な形態にすることにより、ＶＣＳＥＬアレイとそのレーザ光のモニター用ＰＤをコンパクトに一体化して実装することができ、樹脂モールド等を用いて一体化した光学系に比べてコンパクトにできて部品点数を減らすことができるために、低コスト化につながる。また、ＶＣＳＥＬの出力の一部をビームスプリッタ等で取り出すこともないため、レーザパワーの取り出し効率が向上する。更に、ＶＣＳＥＬ基板２１と配線基板２２を貼り合わせるときのアライメントが容易なため、歩留まり、生産性が高く、ＶＣＳＥＬ近傍での接合等の作業がないためにＶＣＳＥＬへの特性劣化などのダメージがない。
【００４７】
（第２実施例）
本発明による第２の実施例は、配線基板において、図４の様にＶＣＳＥＬの光出力を受ける面とは反対側の面に光検出器を集積化させたものである。これによって外部からの光も光検出器で感度良く受光できる構造になっている。レーザ基板２１および光検出器基板２２は第１実施例とほぼ同じであるが、ＶＣＳＥＬからの光が光検出器まで到達できる様に光検出器のｐ側電極１７の一部に窓をあけ（４３で示す）、更にＶＣＳＥＬとのコンタクトを取る配線１３は、ｐ電極１７の上に絶縁膜４０を成膜してから形成しているところが異なる。本実施例ではＶＣＳＥＬの発振波長が０．９８μｍなのでＳｉ基板を透過させることができる。
【００４８】
実装においてはチップ全体をダイボンディングするのではなく、受光領域に窓をあけたパッケージ４２に配線パターンを図３のＶＣＳＥＬ用の配線パターン１３と同様に形成して、光検出器のｎ側電極１４をハンダメッキ４１を介してこの配線パターン１３に接合すればよい。光検出器のｐ電極１７は図４の様にワイヤボンディング４４でＶＣＳＥＬのｎ電極７と電気的に導通させ、共通のグランドとする。
【００４９】
外部光を使った制御の仕方であるが、ＡＰＣをかけている状態で外部から光検出器に光が入射すると、見かけ上ＶＣＳＥＬパワーが上昇したことになるので、ＶＣＳＥＬへの注入電流が減少してＶＣＳＥＬの出力パワーが減少する。従って、この面型発光素子装置は、外部からの光の入力に対してインバータとして機能することになる。また、外部からの光は、ｐｉｎ−ＰＤで受光される光であれば、インコヒーレント光、ＶＣＳＥＬと波長の異なるレーザ光などでもよいので、この面型発光素子装置は、擬似的なインコヒーレント−コヒーレント変換（ＶＣＳＥＬはコヒーレントを出すので）、あるいは波長変換素子（ＶＣＳＥＬはＰＤで受光される光の波長とは異なる波長の光を出すとしている）としても動作させることができる。
【００５０】
（第３実施例）
本発明による第３の実施例は、図５に示す構造の様に光検出器として、ショットキーバリア型ＰＤ５３を用いたものである。半導体基板上に図５（ｂ）の様な櫛形電極５８、５９を設けるだけで高感度、高速な光検出器が得られ、これはＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ）−ＰＤと呼ばれている。本実施例では、半絶縁性のＧａＡｓ基板５０にアンドープのＧａＡｓバッファ層５１を０．５μｍエピタキシャル成長し、絶縁膜１２としてＳｉＮｘを成膜してから窓領域を形成して、図５（ｂ）の様な櫛形電極をｌ１＝１０μｍ、ｌ２＝５μｍで作製した。このＭＳＭ−ＰＤ５６は第１実施例と同様に各ＶＣＳＥＬに対応する位置に作製してアレイ化し、その素子分離のためｐ拡散層５２を設けている。
【００５１】
また、同一基板５０上にはショットキーバリア型ＦＥＴ５７も集積化してあり、ＶＣＳＥＬの駆動トランジスタとして機能する。光検出器基板５０に形成された配線パターン１３は、このＦＥＴのドレイン電極も兼ねている。
【００５２】
一方、ＭＳＭ−ＰＤ５６の電極５３は表面上に２極あり（５８、５９）、基本的には両性であるのでどちらをコモン電極にしてもよい。本実施例では、ＶＣＳＥＬとしてｐ基板１を用いており、従ってアノードコモンタイプとなり、ＭＳＭ−ＰＤの一方のコモンに当たる電極とＶＣＳＥＬのｐ電極７とを配線して共通のプラス電源Ｖｃｃと接続している。ＭＳＭ−ＰＤ５６のもう一方の電極は、第１実施例と同様にＶＣＳＥＬ基板２１の外側に引き出し、同様に集積化された差動アンプやＬＤ制御回路（不図示）を介して、ＦＥＴ５７のゲート電極５４に配線される様になっている。ソース電極５５は抵抗を介して上記の共通のグランドと配線される。
【００５３】
したがって、本実施例により、ＶＣＳＥＬ、ＰＤ、ＡＰＣ回路が一体化したコンパクトで歩留まりの良いレーザアレイ光源を提供できる。この装置での制御系は図８の様になる。図７の場合と違い、ＶＣＳＥＬ８０のｎ側電極が直接ＦＥＴ５７のドレインＤと接続でき、集積化のときに抵抗を介さないために有利になる。また、ソースＳの電圧を抵抗Ｒによる自動負帰還で調整できるので、電流増倍率を制御しやすく、より安定な駆動回路を構成できる。
【００５４】
（第４実施例）
本発明による第４の実施例は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を配線基板および電子デバイス基板として用い、ＶＣＳＥＬの光出力を第３実施例と同様のＭＳＭ−ＰＤで検出するものである。
【００５５】
図６に示す様に、Ｓｉ基板６０上にＳｉＯ２６１およびアンドープＳｉ層（０．３μｍ程度）６２が形成されたＳＯＩ基板に、第３実施例と同様にＭＳＭ−ＰＤアレイ６４が形成されている。また、素子分離のためにｐ拡散層６３が設けられ、ＶＣＳＥＬ駆動用のドライバとしてバイポーラトランジスタ７０が集積化されている。該トランジスタ７０では、Ｓｉ層６２にｎ拡散層６５としてコレクタ電極１３を形成し、そしてｐ型拡散層６７を形成してベース電極６９が形成され、ｎ型拡散層６６を形成してエミッタ電極６８が形成されている。
【００５６】
本実施例では、第３実施例と同様にｐ型基板７１を用いているため配線方法は第３実施例と同様である。また、ＡＰＣの駆動方法も第３実施例と同様である（図８のＦＥＴをバイポーラトランジスタ７０で置き換えた回路を参照）。
【００５７】
ただし、本実施例では、ＧａＡｓ基板７１上にバンドギャップ波長０．７７μｍのＡｌＧａＡｓ／ＧａＡｓ活性層をエピタキシャル成長しているため、ＧａＡｓ基板７１が吸収体となってしまう。そこで、図６の様にＧａＡｓ基板７１をＤＢＲミラー２の第１層までエッチングにより除去して窓領域７２を形成している。また、外部からの光も受光するため、Ｓｉ基板６０の一部をＳｉＯ２６１までエッチングして窓７３を形成している。外部光の使い方としては、第２実施例の様にＶＣＳＥＬをインバー夕的に駆動できる。また、時分割で外部光を受光するときは、ＶＣＳＥＬの発振を止めて受光器として作用し、受光しないときにＶＣＳＥＬを発振させるというシステムで、ボード間の光インターコネクションを用いたり光ファイバに結合して光情報伝送として用いたりしてもよい。第２実施例や本実施例の様な場合、光検出器は外部光を受光するのみでもよいので、光検出器は発光素子と対応した位置に必ずしも形成する必要はない。
【００５８】
ところで、今までの実施例ではＧａＡｓ基板上のＩｎＧａＡｓ／ＧａＡｓ系やＡｌＧａＡｓ／ＧａＡｓの例を示したが、もちろん他の材料、波長、すなわち青色発光のＧａＮ系、ＧａＡｓ基板上の長波材料であるＧａＩｎＮＡｓなどでも、同様のことが実現できる。また、これまで挙げた実施例では、８×８の２次元ＶＣＳＥＬアレイであったが、もちろんアレイ数には制限はなく１つのＶＣＳＥＬないし面型発光素子でもよい。
【００５９】
（第５実施例）
第５実施例は、今まで述べてきたＶＣＳＥＬアレイをレーザビームプリンタに適用したものである。図９にその概略構成図を示す。
【００６０】
本発明による光検出器付きＶＣＳＥＬアレイ９０を光源に使うと（該アレイ９０はポリゴンミラー９１の回転軸の方向に（紙面垂直方向ないし副走査方向）並んでいる）、図９に示す様に、１回のスキャンで感光ドラム９３へ数列の帯状に光書き込みができるため、非常に高速なプリントが可能となる。ドラム９３面上でのビームのピッチはレンズ系９２で任意の幅にすることができ、例えば１２５μｍピッチのＶＣＳＥＬアレイの光をドラム面上では２０μｍピッチにすることも容易である。制御の上では、今までの実施例の様に２次元アレイにするよりは１次元で８個を集積化したＶＣＳＥＬなどが使いやすい。レーザの波長としては第４実施例の様に０．７７μｍ帯のＶＣＳＥＬを用いた。
【００６１】
アレイ化したＶＣＳＥＬは、本発明による装置により自動的に個々にＡＰＣがかけられるが、光学系による光量変動を抑えるにはドラム９３近傍に設置されたＰＤ９４で走査光を受光し１スキャン毎に補正する必要がある。このとき、各々のＶＣＳＥＬのパワーをモニターしてもよいが、ＶＣＳＥＬアレイからの全パワーを１個のＰＤ９４で受光して、ＬＤ制御回路９５で全体のＬＤ電流の合計にフィードバックする方法が簡便である。
【００６２】
レーザビームプリンタの高速化のためには、ポリゴンミラー９１の回転数には限界があるが、本発明によるＶＣＳＥＬアレイを用いることで簡単に達成できる。また、端面発光レーザをアレイ化した場合には注入電流量が多いため、消費電力の上昇の問題があったが、本発明によるＶＣＳＥＬアレイを用いれば１桁以上消費電力を低減することができる。これは、端面発光レーザでの駆動電流が５０ｍＡであるのに対し、ＶＣＳＥＬの場合は１０ｍＡ程度で駆動できるためである。
【００６３】
本実施例以外の適用例としては、ボード間光インターコネクション、ＣＤ−ＲＯＭ、光磁気ディスク等の光源としても用いることができる。また、光ファイバに結合して光を伝送する場合には大容量光並列伝送の光源として用いることもできる。
【００６４】
【発明の効果】
以上説明した様に、本発明によって、面型発光素子の出力パワーを低下させることなく該発光素子の光出力をモニターする等の事ができ、しかも面型発光素子装置の生産性を上げて低コスト化を図ることができる。
【００６５】
更に、上記面型発光素子装置を用いて低コスト、低消費電力のレーザビームプリンタ、ＣＤ−ＲＯＭ等の光記録装置を実現できる。また、上記面型発光素子装置を用いて低コストの光情報伝送装置、低コストの光インターコネクション装置等を実現できる。
【図面の簡単な説明】
【図１】本発明による第１実施例のＶＣＳＥＬアレイモジュールの断面図である。
【図２】図２は本発明による第１実施例のＶＣＳＥＬアレイ基板の平面図である。
【図３】図３は本発明による第１実施例のＶＣＳＥＬアレイを接合する光検出器兼配線用基板の平面図である。
【図４】図４は本発明による第２実施例のＶＣＳＥＬアレイモジュールの断面図である。
【図５】図５は本発明による第３実施例のＶＣＳＥＬアレイモジュールの作製方法、構造を示す断面図である。
【図６】図６は本発明による第４実施例のＶＣＳＥＬアレイモジュールの断面図である。
【図７】図７はＶＣＳＥＬがカソードコモンの場合のＶＣＳＥＬアレイモジュールのＡＰＣ回路の概念図である。
【図８】図８はＶＣＳＥＬがアノードコモンの場合のＶＣＳＥＬアレイモジュールのＡＰＣ回路の概念図である。
【図９】図９は本発明によるＶＣＳＥＬアレイモジュールを利用したレーザビームプリンタ光学系の概念図である。
【図１０】図１０は従来のＶＣＳＥＬの断面構造図である。
【図１１】図１１は一般的なＡＰＣ回路の概念図である。
【図１２】図１２はモニタ用ＰＤ付きレーザモジュールの従来例の図である。
【符号の説明】
１、７１、１０１ レーザ用基板
２、４、１０２、１０４ 半導体多層膜ミラー
３、１０３ 活性層
５、１２、４０、１０５ 絶縁膜
６ レーザ側電極兼配線
７、１０８ レーザ基板側電極
８、１０７ レーザ機能部
９、１０９ 埋め込み領域
１０、５０、６０ 光検出器兼配線用基板
１１ ｐｉｎホトダイオード機能部
１３ 配線基板側電極兼配線
１４、５３ 光検出器電極
１５ スルーホール電極
１６ ｐ型拡散領域
１７ 光検出器基板側電極
１８、４１ 接合用金属
１９、２０、４４ ボンディングワイヤ
２１ レーザ基板
２２ 光検出器基板
２３ ＶＣＳＥＬアレイ領域
２５ 空隙
３０ 光検出器アレイ領域
４２ パッケ―ジ
４３ 電極窓領域
５１ バッファ層
５２、６３ 素子分離領域
５３、５８、５９ ＭＳＭホトダイオード電極用配線
５４、５５、６８、６９ トランジスタ電極
５６、６４ ＭＳＭホトダイード機能部
５７ ＦＥＴ領域
６１ ＳｉＯ２
６２ Ｓｉ層
６５、６６ ｎ型拡散領域
６７ ｐ型拡散領域
７０ トランジスタ領域
７２ ＶＣＳＥＬ用窓領域
７３ 光検出器用窓領域
８０、２００、３０９ レーザダイオード
８１ トランジスタ
８２、８４、２０５、２０６、２０７ 抵抗
８３、２０１、３１０ ホトダイオード
８５、２０２ 基準電圧
８６、２０３ 差動アンプ
８７、９５、２０４ ＬＤ電流制御回路
９０ ＶＣＳＥＬアレイモジュール
９１ ポリゴンミラー
９２ シリンドリカルレンズ
９３ 感光ドラム
９４ 光検出器
１０６ 電極
２０８ 光ファイバ
３１１、３１２ リード線
３１３ キャップ
３１５ ステム
【発明の属する技術分野】
本発明は、作製が容易で歩留まりが高く、２次元アレイ型などの構成にするのに適した面型半導体発光／受光デバイスなどの面型発光素子装置、およびそれを用いた光送受信装置、光インターコネクション装置、光記録装置等に関する。
【０００２】
【従来の技術】
大容量並列光情報処理、高速光接続、高速記録技術などへの応用のため、２次元アレイ型の面型固体発光素子の開発が望まれている。これらの応用のためには、低コスト、低消費電力、高生産性、高信頼性などが発光素子に対して必要条件となる。発光素子の材料としては様々なものが研究開発されているが、信頼性を確保するためには半導体単結晶は非常に適しており、特に化合物半導体を用いた面型発光素子の開発が盛んに行われている。
【０００３】
また、発光素子のなかでも両端面に反射ミラーを備えたレーザダイオード（ＬＤ）では、自然発光に比べて非常に発光効率が高く、２次元アレイ化した場合にも消費電力を小さくすることができる。この様な観点から面型の半導体レーザ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ：ＶＣＳＥＬ）の開発が近年活発に行なわれている。
【０００４】
現在、ＶＣＳＥＬも波長４００ｎｍ程度の青色から通信波長帯である１．５５μｍまで開発されつつあり、サファイア基板上のＡｌＧａＮ／ＩｎＧａＮ系、ＧａＡｓ基板上のＩｎＧａＡｓＰ／ＩｎＡｌＰ系、ＩｎＧａＡｓ／ＡｌＧａＡｓ系、ＩｎＰ基板上のＩｎＧａＡｓ／ＩｎＧａＡｓＰ系などの材料系で研究されている。ＶＣＳＥＬの基本的な構造を図１０に示す。これは、基板から垂直にレーザ光を出射し、数μｍ厚程度のエピタキシャル成長層１０３の両面に９９％以上の高反射膜１０２、１０４を備える構造となっている。反射膜としては、屈折率の異なるλ／４厚の膜を多層にしたものが主に用いられ、材料としては、誘電体ガラス、あるいはエピ成長した半導体（例えばＡｌＡｓ／ＧａＡｓ多層膜：ＥＬＥＣＴＲＯＮＩＣＳ ＬＥＴＴＥＲＳ， ３１， ｐ．５６０ （１９９５）参照）などが一般的である。尚、図１０において、１０１はレーザ用基板、１０５は絶縁膜、１０６は電極、１０７はレーザ機能部、１０８は窓部の開けられたレーザ基板側電極、１０９は埋め込み層である。
【０００５】
ところで、実際にレーザを駆動する場合、環境温度、素子の履歴などの影響で、一定駆動電流で動作させるだけではレーザの出力パワーが一定しないため、自動光出力制御回路（ＡＰＣ：Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）が一般に用いられる。その原理構成図を図１１に示す。レーザ光は一般にレーザダイオード２００の２つの共振器ミラー面の両側から出力される。そこで、一方の光出力を光検出器（ホトダイオード）２０１によってモニターし、差動アンプ２０３で基準電圧２０２と比較してレーザ２００の駆動電流に負帰還制御を施すことで、レーザ出力を一定に保つものである。尚、２０４はＬＤ電流制御回路、２０５、２０６、２０７は抵抗、２０８は光ファイバである。
【０００６】
この場合、端面発光レーザ３０９であれば、図１２の様に同一マウント上にレーザ３０９と光検出器（ホトダイオード）３１０を実装して、レーザ出力の一方をモニターする構造が一般的である。尚、３１１、３１２はリード線、３１３はキャップ、３１４は窓板、３１５はステムである。ところが、ＶＣＳＥＬの場合、実装方法については特開平８−１８６３２６号公報などに記載がある様に、基板全面をボンディングしてしまうため共振器ミラーの片方の光出力しか取り出せない様な構造になっている。
【０００７】
【発明が解決しようとしている課題】
そこで、ＶＣＳＥＬにおいてＡＰＣを行なうためには、一方から出た出力をプリズムで２つに分けて、モニター光を光学的に作り出すことが必要であった。そのため、光学系が複雑になり部品点数が増加し、コスト上昇につながってしまう。また、光出力の一部を取り出すために実際の出力パワーが低下するので、必要な出力パワーを得るのにレーザの駆動電流量が増加し、消費電力の上昇を招いてしまう。
【０００８】
本発明の目的は、面型発光素子と光をモニターするための光検出器を簡単な形態で一体化して、発光素子の出力パワーを低下させることなくしかも生産性を上げて低コスト化を図ることを可能にした構成を持つ面型発光素子装置、その駆動方法およびこれを用いた光送受信装置、光インターコネクション装置および光記録装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成する本発明の面型発光素子装置は、少なくとも１つの発光素子と少なくとも１つの光検出器を有し、発光素子は、それが形成された第１の基板面から少なくとも垂直に光を出射する面型発光素子であって、それへ電流を注入するための電極の一部は、該発光素子の機能部以外の部分に引き出して第１の基板に設けられた電極パッドと、該発光素子が形成された第１の基板とは異なる第２の基板に形成された配線パターン上の電極パッドとを電気的導通が得られる様に接合して成り、該第２の基板側から該発光素子の機能部に電流注入可能であり、更に該光検出器は該第２の基板に形成されており、該面型発光素子の光出力を該光検出器で受光して該面型発光素子の光出力を安定化する様にフィードバック制御するとともに、該光検出器に外部から光信号を入射させることで光インバータとして機能させることを特徴とする。この構成により、面型発光素子の機能部から離れた位置に設けられた電極パッドまで引き出す配線を該面型発光素子基板上に設けて、該電極パッドを他の配線基板の電極パッドと電気的導通が得られる様に接合し、しかも、典型的には、配線基板上には面型発光素子に対応する位置に光検出器を備えるので、面型発光素子の光出力をモニターするための光検出器を簡単な形態で一体化して、該発光素子の光出力を減衰させることなくモニターでき、部品点数も減らす事ができるために低コスト化につながる。
【００１０】
上記基本構成に基づいて、以下の様なより具体的な形態が可能である。
前記光検出器は前記面型発光素子の光出力を検出する光検出器であり、少なくとも前記面型発光素子からの光の一部を受光できる様に面型発光素子に対向して第２の基板に形成してあったり、前記第２の基板上の光検出器は、前記面型発光素子の光出力のみでなく、外部からの光入力をも受光できる様に配置されていたり、前記光検出器は、外部からの光入力を受光できる様に、第２の基板において面型発光素子との電気的導通を行なう面とは反対側の面に形成されていたり、或は面型発光素子との電気的導通を行なう面とは反対側の基板の一部を除去して窓領域を設けた所に形成されていたりする。光検出器で外部の光も受光できる様にする場合、高機能化を図る事ができる。
【００１１】
前記第２の基板に形成した前記配線パターン上の電極パッドは、光検出器が形成された領域の外側に設けられていたり、前記光検出器の電極の一部は、光検出器が形成された領域の外側に設けられた電極パッドに引き出されていたりする。これらにより、面型発光素子を該素子以外の別基板を用いて実装する場合の歩留まり、生産性を上げることができる。
【００１２】
前記光検出器はｐｉｎホトダイオードであり、該光検出器の一方の電極は第２の基板上で光検出器が形成された領域の外側にまで引き出され、もう一方は該第２の基板の光検出器が形成されていない面全面である。また、前記光検出器はＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ）型ホトダイオードであり、該光検出器の２つの電極は、第２の基板上で光検出器が形成された領域の外側にまで引き出されている。これらにより、光検出器を簡単な形態で一体化するための構造を提供できる。
【００１３】
前記第２の基板には、トランジスタ、ＦＥＴなども集積化されて、面型発光素子の駆動や制御の回路を同一基板上に備えている。この様に、典型的には、光検出器が形成された基板がＳｉ基板で、該基板に面型発光素子駆動用のトランジスタ、ＭＯＳ−ＦＥＴ等も集積化させることで面型発光素子の駆動素子も一体化でき、更に低コスト化できる。
【００１４】
前記面型発光素子は半導体結晶で構成され、活性層の両側に反射ミラーを備えた面型半導体レーザである。これにより、発光素子を容易に複数集積化できる。
【００１５】
前記面型発光素子を形成した第１の基板のうち、面型発光素子の機能部が形成された領域において、機能層のみ残して基板を除去して窓領域が形成されている。これにより、面型発光素子の光が該素子の基板で吸収されてしまう場合の問題を解決でき、基板側からどんな波長の光も取り出せる様になる。
【００１６】
前記電極パッドの電気的導通を得ながら接合する手段が、電極パッド上にハンダをメッキ等で形成して加熱することである。面型発光素子の基板側あるいは配線基板側の電極パッドにハンダをメッキしておくことにより、これら互いに対応する電極パッドのアライメントを行なって加熱すれば、簡単に電気的および機械的結合が得られる。
【００１７】
前記電極パッドの電気的導通を得ながら接合する手段が、電極パッド上に異方導電性接着剤を塗布して加圧しながら加熱することである。面型発光素子の基板側あるいは配線基板側の電極パッドに導電性或は異方導電性接着剤を塗布しておくことにより、これら互いに対応する電極パッドのアライメントを行なって加圧および加熱すれば、簡単に電気的および機械的結合が得られる。
【００１８】
前記電極パッドの電気的導通を得ながら接合する手段が、表面電極同士を圧着することである。面型発光素子の基板側および配線基板側の互いに対応する電極パッドのアライメントを行なって加圧すれば、圧着により電気的および機械的結合が得られる。このとき超音波を加えるか、電極パッドに凹凸を形成するかしておくことにより、より簡単に圧着できる。
【００１９】
前記電極パッドが電気的導通を得ながら接合されていると共に、面型発光素子の機能部と第２の基板との間にできた空隙に樹脂が充填された構造を持つ。これにより、機械的強度を増すことができ、実装する場合の面型発光素子の密着強度を増すことができる。
【００２０】
前記面型発光素子は第１の基板上に複数集積化してあり、第１の基板上に、該集積された面型発光素子の機能部の周囲に前記電極パッドが配置される様に各面型発光素子に電流注入するための配線パターンが形成されている。面型発光素子を多数アレイ化した場合について、複数の面型発光素子と光をモニターするための複数の光検出器を簡単な形態で一体化して、発光素子の出力パワーを低下させることなくしかも生産性を上げて低コスト化を図ることができる。
【００２１】
前記光検出器は各面型発光素子に対応する位置にアレイ化され、該光検出器の少なくとも一部の電極は第２の基板上で光検出器が形成された領域の外側にまで引き出されている。複数の面型発光素子と該素子からの光をモニターするための複数の光検出器を簡単な形態で一体化して、発光素子の出力パワーを低下させることなくしかも生産性を上げて低コスト化を図ることができる。
【００２２】
前記各面型発光素子に電流注入するための配線パターンは独立駆動型で形成されている。マトリックス駆動となる様に配線もできるが、独立駆動型の配線パターンも容易に実現できる。
【００２３】
前記面型発光素子の光出力を第２の基板に形成された光検出器で受光して面型発光素子の光出力を安定化する様にフィードバック制御する様に構成されている。面型発光素子の光出力を上記の様に一体化した光検出器でモニターして該発光素子の注入電流にフィードバック制御すれば、光出力を安定化できる。
【００２４】
更に、上記目的を達成する本発明の面型発光素子装置の駆動方法は、上記の面型発光素子装置の面型発光素子の光出力を第２の基板に形成された光検出器で受光して、この受光量に基づいて、面型発光素子の光出力を安定化する様に該面型発光素子をフィードバック制御することを特徴とする。これにより、面型発光素子の光出力を安定化できる。
【００２５】
また、面型発光素子装置の駆動方法は、上記の面型発光素子装置の面型発光素子の光出力を第２の基板に形成された光検出器で受光して面型発光素子の光出力を安定化する様にフィードバック制御するとともに、該光検出器に外部から光信号を入射させることで光インバータ素子として機能させることを特徴とする。この様にフィードバック制御をしながら光検出器に外部から光信号を入射すると、光インバータとして機能させることができる。
【００２６】
更に、上記目的を達成する本発明の光記録装置は、上記の面型発光素子装置を光源として用いて記録媒体に信号を載せた該光源からの光をあてることを特徴とする。上記面型発光素子装置を用いてレーザビームプリンタ、ＣＤ−ＲＯＭ等の光記録を行なえ、上記面型発光素子装置を用いれば比較的安価な性能、機能の良い光記録装置を実現できる。
【００２７】
更に、上記目的を達成する本発明の光送受信装置は、上記の面型発光素子装置を送信機として備えたことを特徴とする。上記面型発光素子装置を用いて光情報伝送を行なえ、上記面型発光素子装置を用いれば比較的安価な性能、機能の良い光情報伝送装置を実現できる。
【００２８】
更に、上記目的を達成する本発明の光インターコネクション装置は、上記の光送受信装置を用いてボード間の並列伝送、処理を行なうことを特徴とする。上記面型発光素子装置を用いて光インターコネクションを行なえ、上記面型発光素子を用いれば比較的安価な性能、機能の良い光インターコネクション装置を実現できる。
【００２９】
具体例を用いて、本発明の原理、特徴を以下に説明する。
本発明においては、面型発光素子（ここではＶＣＳＥＬとする）の基板面からの出力およびエピタキシャル成長面からの出力の両光出力を利用できる様に、面全体で接合して実装するのではなくＶＣＳＥＬ領域ないしＶＣＳＥＬアレイ領域（ここではＶＣＳＥＬアレイを考える）の外側で電気的接合を得るものである。例えば、８×８の２次元アレイＶＣＳＥＬの場合を考える。個々のＶＣＳＥＬの位置で電気的接合を得ようとすると接合側の光が金属等で遮られてしまうので、図２に示す如く、ＶＣＳＥＬの上面（エピタキシャル層面）に、ＶＣＳＥＬアレイ領域の外側に電極パッドが配置される様に配線パターンを引き出し線として形成する。このとき該配線は各対応するＶＣＳＥＬの部分のみにオーミック接触を得ており、それ以外の領域では絶縁膜（ＳｉＯ２、ＳｉＮｘ等）でアイソレーションされている。各ＶＣＳＥＬの構成は、例えば図１０の従来例の様に、ＧａＡｓ／ＩｎＧａＡｓ歪み多重量子井戸活性層を１波長共振器長になる様にスペーサ層を介してＡｌＡｓ／ＧａＡｓエピミラーで挟んだ構造であり、０．９８μｍ帯のレーザになっている。光の取り出し方は波長によって異なるが、０．９８μｍ帯の様にレーザ基板側から取り出せる場合は、図１０の様に基板側に電極の窓を開けるだけで取り出せ、エピタキシャル層上面の電極に窓を設ければ、エピタキシャル層側からも光を取り出すことができる。
【００３０】
一方、レーザ光出力をモニタできる光検出器アレイを持った配線基板側は（ここでは光検出器はレーザ光出力のみを受ける場合を考える）、図３の様な配線パターンとする。材料は、Ｓｉ、ＧａＡｓなどの半導体で、図１の様なｐｉｎ型ＰＤあるいは図５の様なショットキーバリア型ＰＤを各ＶＣＳＥＬに対応する位置に図３の様に８×８でアレイ化し、配線基板上のＶＣＳＥＬの配線とは独立に電極配線および電極パッドを形成する。もちろん、同一表面あるいは裏面には図５や図６の様にトランジスタ等の電子回路が集積されていてもよい。
【００３１】
この配線基板にはＶＣＳＥＬアレイの外側に配置されたＶＣＳＥＬ基板上の各パッドと対応する様なパッドも形成され、該パッドから更に電極が引き出せる様にパターンを形成している。
【００３２】
この様にＶＣＳＥＬアレイ領域の外側に引き出された電極パッドと配線基板上の電極パッド同士で接合する場合には、図１の様に、ＶＣＳＥＬからの一方の光出力を近接した位置に実装された光検出器でモニターできる。また、このとき形成された電極形状、サイズ、間隔は自由に設計できアライメント精度をあまり要求しないため、歩留まり、生産性の向上につながる。また、接合点がＶＣＳＥＬから離れているために、接合時にＶＣＳＥＬにダメージを与えることはない。
【００３３】
パッド同士の接合は、一般的にはパッドにハンダをメッキ等で形成しておき加圧しながら加熱すればよい。断面形状のイメージとしては図１の様になる。この接合には、Ａｕパッド同士を合わせて超音波をかける方法、あるいは表面に凹凸を形成して加圧して直接接合する方法もある。また、導電粒子を含んだ接着剤いわゆる異方導電性接着剤を塗布して、加圧加熱接着してもよい。この場合、配線パターンをメッキ等で１０μｍ以上の厚膜にしておけばバンプとして作用するため、隣接するパターンとの接触を防げられる。
【００３４】
また、上記の様に実装した光検出器は、ＶＣＳＥＬからの光をモニターするだけでなく外部からの光を受光してこの光信号を元にＶＣＳＥＬの光出力を制御する様な擬似的な光−光制御を行なうこともできる。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
【００３６】
（第１実施例）
本発明による第１の実施例は、０．９８μｍ帯の８×８の２次元ＶＣＳＥＬアレーに本発明の考え方を適用したものである。図１において、ＶＣＳＥＬウエハ２１は、ＩｎＧａＡｓ／ＧａＡｓ歪み２重量子井戸活性層とＩｎＧａＡｓスペーサ層からなる１波長共振器３を、ＡｌＡｓ／ＡｌＧａＡｓの１／４波長厚の多層膜（２０〜３０組程度）から成るＤＢＲ（分布反射）ミラー２および４で挟む様にＭＯＶＰＥ（有機金属気相成長）法などによってＧａＡｓ基板１上にエピタキシャル成長した構造となっている。ＤＢＲミラー４の最上層は電極コンタクトを取り易い様にハイドープのＧａＡｓ層となっている。発光領域８に電流狭窄を行なうため、円環状に活性層３近傍までエッチングした後、ポリイミド９で凹部を埋め込んで平坦化し、そこにＳｉＮｘ等の絶縁膜５を形成して窓開けしてから電極６を形成している。この際、円環状にエッチングして現れたＤＢＲミラー４の側面のＡｌＡｓ層のみ選択酸化して、更に電流狭窄化してもよい。
【００３７】
電極６は、図２に示す如くＶＣＳＥＬアレイ領域２３から外に電極パッド６を引き出す様に配線パターンが形成されている。本実施例では、蒸着によるＣｒ／Ａｕを電極として用いたが、配線の長さによっては抵抗低減のためにＡｕメッキによる厚膜にしてもよい。また、ハンダ接合するときの密着を増すためおよび半導体とのコンタクト抵抗の低減のために、Ｔｉ／Ｐｔ／Ａｕ等の密着／バリア／配線層で形成してもよい（Ｔｉは半導体との密着が良く、Ｐｔはハンダに溶けないのでバリアとなり、Ａｕはハンダに溶けて合金を作る）。
【００３８】
また、本実施例でのサイズは、ＶＣＳＥＬの発光領域８が１０μｍφ、その間隔が１２５μｍであり、従ってＶＣＳＥＬアレイ領域２３は８７５μｍ□、全体のチップ２１は３ｍｍ□としたが、もちろんサイズは自由に設計できる。ＶＣＳＥＬ部分の電極６は、中心に電極を除去した５μｍφの窓を設けて、エピタキシャル層側から光を取り出せる構造としている。ＶＣＳＥＬのＧａＡｓ基板１側の電極７はＡｕＧｅ／Ａｕで形成し、アレイ領域２３の部分だけ除去して基板１側からも光を取り出せる構造としている（ＧａＡｓ基板１は０．９８μｍ帯の光に対して透明である）。
【００３９】
一方、ＶＣＳＥＬ基板２１を実装する光検出器基板２２には、図３に示す様なパターンを形成した。すなわち、まず、ＶＣＳＥＬの各発光領域８に対応する電極パッド６に合う様に電極パッドが形成してあり（最も内側の電極パッドアレイ）、その外側に電極１３を引き出す様なパターンとしている。また、該基板２２には図１と図３に示す様に、ｐｉｎ型ＰＤ３０が各ＶＣＳＥＬに対応する位置にアレイ化されており、各電極１４は基板２２の最も外側の電極パッドアレイに引き出す様に配線されている。
【００４０】
これらの配線１３、１４はＣｕ／Ｎｉ／Ａｕのメッキ等により形成してあり、電極パッド部にはハンダ１８がやはりメッキ等により形成してある。こうしてＶＣＳＥＬ基板２１と光検出器基板２２をアライメントして加熱することで簡単に電気的接合及び機械的結合が得られる。
【００４１】
この電気的接合はハンダを使う手段以外に、Ａｕ電極同士を圧着あるいは超音波をかけて接合する方法もある。また、導電粒子（４〜１０μｍ程度の大きさである）の入った異方導電性接着剤を塗布して加圧、加熱してもよい。この場合、Ａｕ配線をメッキで形成して１０μｍ以上の厚さにしておけば、導電粒子の大きさとの関係から接着剤の異方性（垂直方向には導電性を持つが横方向は絶縁する）を引き出すことができ、歩留まり良く隣り合う配線の絶縁を取りながら対応する電極間の接合ができる。
【００４２】
なお、電極の接合によって形成された空隙２５はそのままでもよいし、レーザ光に対して吸収、散乱の少ない樹脂などを充填してもよい。また、光検出器基板２２の表面にはＶＣＳＥＬへの反射の影響を低減するために無反射コーティングを施してもよい。また、本実施例では、配線のパターンは各デバイス独立駆動型としているが、マトリックス駆動となる様に配線してもよい。この場合は、例えば、ＶＣＳＥＬのエピタキシャル層側の電極６を、２次元アレイの一方の方向の行について、接続して配線してＶＣＳＥＬ領域外の電極パッドアレイに引き出し、基板１側は、電極分離をエピタキシャル層側と同様に行い（例えば、上から見てます目状に基板１から活性層３の下辺りまでエッチングしてそこに絶縁材料を埋め込んで平坦化する）、こうして分離されたＶＣＳＥＬの基板側の電極７を、２次元アレイの他の一方の方向の列について、接続して配線してＶＣＳＥＬ領域外の電極パッドアレイに引き出す必要がある。
【００４３】
光検出器の構造は図１に示す様に一般的なｐｉｎ−ＰＤの構造とした。すなわち、ｐ−（π）−Ｓｉ基板１０に受光部となるｎ＋領域１１を拡散により形成し、ＳｉＯ２等の絶縁膜１２を形成して、リング状の電極１４およびその配線を図３の様に形成する。ｎ領域１１との電極コンタクトは、絶縁膜１２にスルーホール１５を形成して電極を埋め込めばよい。一方、ｐ側は全体に拡散によりｐ＋層１６を形成し、電極１７を全面に形成する。レーザパワーが強すぎてＰＤが飽和してしまう場合は薄い金属膜などの吸収体をコーティングしてパワーを減衰させてもよい。
【００４４】
実装は、ｐｉｎ−ＰＤのｐ側電極１７をパッケージにダイボンディングし、レーザ基板２１のｎ側電極７とともに共通のグランドに接続する。この場合、レーザがカソードコモン、ＰＤがアノードコモンとなり、これらが共通のグランドに接続されることになる。一方、レーザのアノードはそれぞれＬＤ制御回路を通してトランジスタで駆動され、ＰＤは抵抗を介して逆電界を印加し、ＶＣＳＥＬ出力に応じてＰＤのホトカレントを検出する様な構成にする。
【００４５】
このときの、ＡＰＣ回路の概念図を図７に示す。ＶＣＳＥＬ８０からのレーザ光をＰＤ８３で検出し、そのときの電圧変動を作動アンプ８６で基準電圧８５と比較し、ＬＤ電流制御回路８７で負帰還制御する様にＶＣＳＥＬの駆動トランジスタ８１にフィードバックする。この回路系は、本実施例の様にＶＣＳＥＬがカンードコモンすなわちｎ基板１を用いた場合で、ＰＤがアノードコモンすなわちｐ基板１０を用いた場合である。それぞれの極性が異なる場合には、この回路系に準じて回路を組めばよい。尚、図７において、８２、８４は抵抗である。
【００４６】
この様な形態にすることにより、ＶＣＳＥＬアレイとそのレーザ光のモニター用ＰＤをコンパクトに一体化して実装することができ、樹脂モールド等を用いて一体化した光学系に比べてコンパクトにできて部品点数を減らすことができるために、低コスト化につながる。また、ＶＣＳＥＬの出力の一部をビームスプリッタ等で取り出すこともないため、レーザパワーの取り出し効率が向上する。更に、ＶＣＳＥＬ基板２１と配線基板２２を貼り合わせるときのアライメントが容易なため、歩留まり、生産性が高く、ＶＣＳＥＬ近傍での接合等の作業がないためにＶＣＳＥＬへの特性劣化などのダメージがない。
【００４７】
（第２実施例）
本発明による第２の実施例は、配線基板において、図４の様にＶＣＳＥＬの光出力を受ける面とは反対側の面に光検出器を集積化させたものである。これによって外部からの光も光検出器で感度良く受光できる構造になっている。レーザ基板２１および光検出器基板２２は第１実施例とほぼ同じであるが、ＶＣＳＥＬからの光が光検出器まで到達できる様に光検出器のｐ側電極１７の一部に窓をあけ（４３で示す）、更にＶＣＳＥＬとのコンタクトを取る配線１３は、ｐ電極１７の上に絶縁膜４０を成膜してから形成しているところが異なる。本実施例ではＶＣＳＥＬの発振波長が０．９８μｍなのでＳｉ基板を透過させることができる。
【００４８】
実装においてはチップ全体をダイボンディングするのではなく、受光領域に窓をあけたパッケージ４２に配線パターンを図３のＶＣＳＥＬ用の配線パターン１３と同様に形成して、光検出器のｎ側電極１４をハンダメッキ４１を介してこの配線パターン１３に接合すればよい。光検出器のｐ電極１７は図４の様にワイヤボンディング４４でＶＣＳＥＬのｎ電極７と電気的に導通させ、共通のグランドとする。
【００４９】
外部光を使った制御の仕方であるが、ＡＰＣをかけている状態で外部から光検出器に光が入射すると、見かけ上ＶＣＳＥＬパワーが上昇したことになるので、ＶＣＳＥＬへの注入電流が減少してＶＣＳＥＬの出力パワーが減少する。従って、この面型発光素子装置は、外部からの光の入力に対してインバータとして機能することになる。また、外部からの光は、ｐｉｎ−ＰＤで受光される光であれば、インコヒーレント光、ＶＣＳＥＬと波長の異なるレーザ光などでもよいので、この面型発光素子装置は、擬似的なインコヒーレント−コヒーレント変換（ＶＣＳＥＬはコヒーレントを出すので）、あるいは波長変換素子（ＶＣＳＥＬはＰＤで受光される光の波長とは異なる波長の光を出すとしている）としても動作させることができる。
【００５０】
（第３実施例）
本発明による第３の実施例は、図５に示す構造の様に光検出器として、ショットキーバリア型ＰＤ５３を用いたものである。半導体基板上に図５（ｂ）の様な櫛形電極５８、５９を設けるだけで高感度、高速な光検出器が得られ、これはＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ）−ＰＤと呼ばれている。本実施例では、半絶縁性のＧａＡｓ基板５０にアンドープのＧａＡｓバッファ層５１を０．５μｍエピタキシャル成長し、絶縁膜１２としてＳｉＮｘを成膜してから窓領域を形成して、図５（ｂ）の様な櫛形電極をｌ１＝１０μｍ、ｌ２＝５μｍで作製した。このＭＳＭ−ＰＤ５６は第１実施例と同様に各ＶＣＳＥＬに対応する位置に作製してアレイ化し、その素子分離のためｐ拡散層５２を設けている。
【００５１】
また、同一基板５０上にはショットキーバリア型ＦＥＴ５７も集積化してあり、ＶＣＳＥＬの駆動トランジスタとして機能する。光検出器基板５０に形成された配線パターン１３は、このＦＥＴのドレイン電極も兼ねている。
【００５２】
一方、ＭＳＭ−ＰＤ５６の電極５３は表面上に２極あり（５８、５９）、基本的には両性であるのでどちらをコモン電極にしてもよい。本実施例では、ＶＣＳＥＬとしてｐ基板１を用いており、従ってアノードコモンタイプとなり、ＭＳＭ−ＰＤの一方のコモンに当たる電極とＶＣＳＥＬのｐ電極７とを配線して共通のプラス電源Ｖｃｃと接続している。ＭＳＭ−ＰＤ５６のもう一方の電極は、第１実施例と同様にＶＣＳＥＬ基板２１の外側に引き出し、同様に集積化された差動アンプやＬＤ制御回路（不図示）を介して、ＦＥＴ５７のゲート電極５４に配線される様になっている。ソース電極５５は抵抗を介して上記の共通のグランドと配線される。
【００５３】
したがって、本実施例により、ＶＣＳＥＬ、ＰＤ、ＡＰＣ回路が一体化したコンパクトで歩留まりの良いレーザアレイ光源を提供できる。この装置での制御系は図８の様になる。図７の場合と違い、ＶＣＳＥＬ８０のｎ側電極が直接ＦＥＴ５７のドレインＤと接続でき、集積化のときに抵抗を介さないために有利になる。また、ソースＳの電圧を抵抗Ｒによる自動負帰還で調整できるので、電流増倍率を制御しやすく、より安定な駆動回路を構成できる。
【００５４】
（第４実施例）
本発明による第４の実施例は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を配線基板および電子デバイス基板として用い、ＶＣＳＥＬの光出力を第３実施例と同様のＭＳＭ−ＰＤで検出するものである。
【００５５】
図６に示す様に、Ｓｉ基板６０上にＳｉＯ２６１およびアンドープＳｉ層（０．３μｍ程度）６２が形成されたＳＯＩ基板に、第３実施例と同様にＭＳＭ−ＰＤアレイ６４が形成されている。また、素子分離のためにｐ拡散層６３が設けられ、ＶＣＳＥＬ駆動用のドライバとしてバイポーラトランジスタ７０が集積化されている。該トランジスタ７０では、Ｓｉ層６２にｎ拡散層６５としてコレクタ電極１３を形成し、そしてｐ型拡散層６７を形成してベース電極６９が形成され、ｎ型拡散層６６を形成してエミッタ電極６８が形成されている。
【００５６】
本実施例では、第３実施例と同様にｐ型基板７１を用いているため配線方法は第３実施例と同様である。また、ＡＰＣの駆動方法も第３実施例と同様である（図８のＦＥＴをバイポーラトランジスタ７０で置き換えた回路を参照）。
【００５７】
ただし、本実施例では、ＧａＡｓ基板７１上にバンドギャップ波長０．７７μｍのＡｌＧａＡｓ／ＧａＡｓ活性層をエピタキシャル成長しているため、ＧａＡｓ基板７１が吸収体となってしまう。そこで、図６の様にＧａＡｓ基板７１をＤＢＲミラー２の第１層までエッチングにより除去して窓領域７２を形成している。また、外部からの光も受光するため、Ｓｉ基板６０の一部をＳｉＯ２６１までエッチングして窓７３を形成している。外部光の使い方としては、第２実施例の様にＶＣＳＥＬをインバー夕的に駆動できる。また、時分割で外部光を受光するときは、ＶＣＳＥＬの発振を止めて受光器として作用し、受光しないときにＶＣＳＥＬを発振させるというシステムで、ボード間の光インターコネクションを用いたり光ファイバに結合して光情報伝送として用いたりしてもよい。第２実施例や本実施例の様な場合、光検出器は外部光を受光するのみでもよいので、光検出器は発光素子と対応した位置に必ずしも形成する必要はない。
【００５８】
ところで、今までの実施例ではＧａＡｓ基板上のＩｎＧａＡｓ／ＧａＡｓ系やＡｌＧａＡｓ／ＧａＡｓの例を示したが、もちろん他の材料、波長、すなわち青色発光のＧａＮ系、ＧａＡｓ基板上の長波材料であるＧａＩｎＮＡｓなどでも、同様のことが実現できる。また、これまで挙げた実施例では、８×８の２次元ＶＣＳＥＬアレイであったが、もちろんアレイ数には制限はなく１つのＶＣＳＥＬないし面型発光素子でもよい。
【００５９】
（第５実施例）
第５実施例は、今まで述べてきたＶＣＳＥＬアレイをレーザビームプリンタに適用したものである。図９にその概略構成図を示す。
【００６０】
本発明による光検出器付きＶＣＳＥＬアレイ９０を光源に使うと（該アレイ９０はポリゴンミラー９１の回転軸の方向に（紙面垂直方向ないし副走査方向）並んでいる）、図９に示す様に、１回のスキャンで感光ドラム９３へ数列の帯状に光書き込みができるため、非常に高速なプリントが可能となる。ドラム９３面上でのビームのピッチはレンズ系９２で任意の幅にすることができ、例えば１２５μｍピッチのＶＣＳＥＬアレイの光をドラム面上では２０μｍピッチにすることも容易である。制御の上では、今までの実施例の様に２次元アレイにするよりは１次元で８個を集積化したＶＣＳＥＬなどが使いやすい。レーザの波長としては第４実施例の様に０．７７μｍ帯のＶＣＳＥＬを用いた。
【００６１】
アレイ化したＶＣＳＥＬは、本発明による装置により自動的に個々にＡＰＣがかけられるが、光学系による光量変動を抑えるにはドラム９３近傍に設置されたＰＤ９４で走査光を受光し１スキャン毎に補正する必要がある。このとき、各々のＶＣＳＥＬのパワーをモニターしてもよいが、ＶＣＳＥＬアレイからの全パワーを１個のＰＤ９４で受光して、ＬＤ制御回路９５で全体のＬＤ電流の合計にフィードバックする方法が簡便である。
【００６２】
レーザビームプリンタの高速化のためには、ポリゴンミラー９１の回転数には限界があるが、本発明によるＶＣＳＥＬアレイを用いることで簡単に達成できる。また、端面発光レーザをアレイ化した場合には注入電流量が多いため、消費電力の上昇の問題があったが、本発明によるＶＣＳＥＬアレイを用いれば１桁以上消費電力を低減することができる。これは、端面発光レーザでの駆動電流が５０ｍＡであるのに対し、ＶＣＳＥＬの場合は１０ｍＡ程度で駆動できるためである。
【００６３】
本実施例以外の適用例としては、ボード間光インターコネクション、ＣＤ−ＲＯＭ、光磁気ディスク等の光源としても用いることができる。また、光ファイバに結合して光を伝送する場合には大容量光並列伝送の光源として用いることもできる。
【００６４】
【発明の効果】
以上説明した様に、本発明によって、面型発光素子の出力パワーを低下させることなく該発光素子の光出力をモニターする等の事ができ、しかも面型発光素子装置の生産性を上げて低コスト化を図ることができる。
【００６５】
更に、上記面型発光素子装置を用いて低コスト、低消費電力のレーザビームプリンタ、ＣＤ−ＲＯＭ等の光記録装置を実現できる。また、上記面型発光素子装置を用いて低コストの光情報伝送装置、低コストの光インターコネクション装置等を実現できる。
【図面の簡単な説明】
【図１】本発明による第１実施例のＶＣＳＥＬアレイモジュールの断面図である。
【図２】図２は本発明による第１実施例のＶＣＳＥＬアレイ基板の平面図である。
【図３】図３は本発明による第１実施例のＶＣＳＥＬアレイを接合する光検出器兼配線用基板の平面図である。
【図４】図４は本発明による第２実施例のＶＣＳＥＬアレイモジュールの断面図である。
【図５】図５は本発明による第３実施例のＶＣＳＥＬアレイモジュールの作製方法、構造を示す断面図である。
【図６】図６は本発明による第４実施例のＶＣＳＥＬアレイモジュールの断面図である。
【図７】図７はＶＣＳＥＬがカソードコモンの場合のＶＣＳＥＬアレイモジュールのＡＰＣ回路の概念図である。
【図８】図８はＶＣＳＥＬがアノードコモンの場合のＶＣＳＥＬアレイモジュールのＡＰＣ回路の概念図である。
【図９】図９は本発明によるＶＣＳＥＬアレイモジュールを利用したレーザビームプリンタ光学系の概念図である。
【図１０】図１０は従来のＶＣＳＥＬの断面構造図である。
【図１１】図１１は一般的なＡＰＣ回路の概念図である。
【図１２】図１２はモニタ用ＰＤ付きレーザモジュールの従来例の図である。
【符号の説明】
１、７１、１０１ レーザ用基板
２、４、１０２、１０４ 半導体多層膜ミラー
３、１０３ 活性層
５、１２、４０、１０５ 絶縁膜
６ レーザ側電極兼配線
７、１０８ レーザ基板側電極
８、１０７ レーザ機能部
９、１０９ 埋め込み領域
１０、５０、６０ 光検出器兼配線用基板
１１ ｐｉｎホトダイオード機能部
１３ 配線基板側電極兼配線
１４、５３ 光検出器電極
１５ スルーホール電極
１６ ｐ型拡散領域
１７ 光検出器基板側電極
１８、４１ 接合用金属
１９、２０、４４ ボンディングワイヤ
２１ レーザ基板
２２ 光検出器基板
２３ ＶＣＳＥＬアレイ領域
２５ 空隙
３０ 光検出器アレイ領域
４２ パッケ―ジ
４３ 電極窓領域
５１ バッファ層
５２、６３ 素子分離領域
５３、５８、５９ ＭＳＭホトダイオード電極用配線
５４、５５、６８、６９ トランジスタ電極
５６、６４ ＭＳＭホトダイード機能部
５７ ＦＥＴ領域
６１ ＳｉＯ２
６２ Ｓｉ層
６５、６６ ｎ型拡散領域
６７ ｐ型拡散領域
７０ トランジスタ領域
７２ ＶＣＳＥＬ用窓領域
７３ 光検出器用窓領域
８０、２００、３０９ レーザダイオード
８１ トランジスタ
８２、８４、２０５、２０６、２０７ 抵抗
８３、２０１、３１０ ホトダイオード
８５、２０２ 基準電圧
８６、２０３ 差動アンプ
８７、９５、２０４ ＬＤ電流制御回路
９０ ＶＣＳＥＬアレイモジュール
９１ ポリゴンミラー
９２ シリンドリカルレンズ
９３ 感光ドラム
９４ 光検出器
１０６ 電極
２０８ 光ファイバ
３１１、３１２ リード線
３１３ キャップ
３１５ ステム
Claims (2)
- 少なくとも１つの発光素子と少なくとも１つの光検出器を有し、発光素子は、それが形成された第１の基板面から少なくとも垂直に光を出射する面型発光素子であって、それへ電流を注入するための電極の一部は、該発光素子の機能部以外の部分に引き出して第１の基板に設けられた電極パッドと、該発光素子が形成された第１の基板とは異なる第２の基板に形成された配線パターン上の電極パッドとを電気的導通が得られる様に接合して成り、該第２の基板側から該発光素子の機能部に電流注入可能であり、更に該光検出器は該第２の基板に形成されており、該面型発光素子の光出力を該光検出器で受光して該面型発光素子の光出力を安定化する様にフィードバック制御するとともに、該光検出器に外部から光信号を入射させることで光インバータとして機能させることを特徴とする面型発光素子装置。
- 前記光検出器は、外部からの光入力をも受光するために、前記第２の基板において面型発光素子との電気的導通を行なう面とは反対側の基板の一部を除去して窓領域を設けた所に形成されていることを特徴とする請求項１記載の面型発光素子装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22228698A JP3610235B2 (ja) | 1998-07-22 | 1998-07-22 | 面型発光素子装置 |
| US09/356,465 US6597713B2 (en) | 1998-07-22 | 1999-07-19 | Apparatus with an optical functional device having a special wiring electrode and method for fabricating the same |
| EP19990114364 EP0975072B1 (en) | 1998-07-22 | 1999-07-21 | Apparatus with an optical functional device having a special wiring electrode |
| DE1999627447 DE69927447T2 (de) | 1998-07-22 | 1999-07-21 | Vorrichtung mit einer optischen Funktion und speziellen Verbindungselektroden |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22228698A JP3610235B2 (ja) | 1998-07-22 | 1998-07-22 | 面型発光素子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040840A JP2000040840A (ja) | 2000-02-08 |
| JP3610235B2 true JP3610235B2 (ja) | 2005-01-12 |
Family
ID=16780000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22228698A Expired - Fee Related JP3610235B2 (ja) | 1998-07-22 | 1998-07-22 | 面型発光素子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610235B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2401976A1 (en) * | 2000-03-06 | 2001-09-13 | Digital Optics Corporation | Integrated optical transceiver and related methods |
| JP2001274505A (ja) * | 2000-03-27 | 2001-10-05 | Olympus Optical Co Ltd | 半導体レーザ装置 |
| JP4438038B2 (ja) * | 2000-07-19 | 2010-03-24 | キヤノン株式会社 | 面型受光素子、およびその製造方法 |
| US7831152B2 (en) | 2002-06-04 | 2010-11-09 | Finisar Corporation | Optical transceiver |
| US7233740B2 (en) * | 2003-09-29 | 2007-06-19 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Self-characterizing and self-programming optical transmitter |
| US8687664B2 (en) * | 2006-03-08 | 2014-04-01 | Agere Systems Llc | Laser assembly with integrated photodiode |
| EP2171811B1 (en) * | 2007-06-27 | 2015-05-20 | Koninklijke Philips N.V. | Optical sensor module and its manufacture |
| JP2013039714A (ja) * | 2011-08-15 | 2013-02-28 | Ricoh Co Ltd | 光源装置、光走査装置及び画像形成装置 |
| JP5865859B2 (ja) * | 2013-03-22 | 2016-02-17 | 株式会社東芝 | 光結合装置 |
| US9105807B2 (en) | 2013-04-22 | 2015-08-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Semiconductor optical emitting device with grooved substrate providing multiple angled light emission paths |
| JP6227782B2 (ja) * | 2013-12-27 | 2017-11-08 | インテル コーポレイション | 光電子パッケージアセンブリ |
| JP7351132B2 (ja) * | 2019-07-31 | 2023-09-27 | 株式会社リコー | 面発光レーザ、面発光レーザ装置、光源装置及び検出装置 |
-
1998
- 1998-07-22 JP JP22228698A patent/JP3610235B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000040840A (ja) | 2000-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6597713B2 (en) | Apparatus with an optical functional device having a special wiring electrode and method for fabricating the same | |
| KR20230120563A (ko) | 3d 및 lidar 감지 모듈 | |
| US6392256B1 (en) | Closely-spaced VCSEL and photodetector for applications requiring their independent operation | |
| US7672352B2 (en) | Surface-emitting semiconductor array device, module, light source device, data processing apparatus, light transmitting device, light spatial transmitting apparatus, and light spatial transmitting system | |
| KR101426285B1 (ko) | 광 송수신 소자 및 그 제조방법 | |
| KR100809413B1 (ko) | 광검출기를 구비한 수직 공진 표면방출레이저 및 그제조방법 | |
| JP3610235B2 (ja) | 面型発光素子装置 | |
| JP2000049414A (ja) | 光機能素子装置、これを用いた光送受信装置、光インターコネクション装置および光記録装置 | |
| US20180048125A1 (en) | Light emitting element array and optical transmission device | |
| KR100631359B1 (ko) | 면발광형 반도체 레이저, 광 모듈 및 광 전달 장치 | |
| US7684459B2 (en) | Semiconductor laser apparatus and fabrication method of the same | |
| US20090028556A1 (en) | Method and apparatus for monitoring the power level of two or more optical transmitters | |
| JP2002031747A (ja) | 面型光素子実装体、その作製方法、及びそれを用いた装置 | |
| JP5115073B2 (ja) | 半導体発光装置 | |
| JP2013118421A (ja) | 集積フォトダイオードを有するレーザ組立体 | |
| JPH1051078A (ja) | 半導体レーザアレイ及びその製造方法 | |
| US6115398A (en) | Automatic power control of a semiconductor laser array | |
| JP4946029B2 (ja) | 面発光型半導体レーザ | |
| JP2000022285A (ja) | 光電融合デバイス | |
| KR100327106B1 (ko) | 반도체 레이저 모듈 | |
| WO2023069944A1 (en) | Visible wavelength led-based fiber link | |
| JP3846596B2 (ja) | 面発光型半導体レーザ、光モジュール、ならびに光伝達装置 | |
| JP2908111B2 (ja) | 半導体レーザ装置 | |
| JP2018049869A (ja) | 光モジュールおよび光モジュールシステム | |
| JPH10256591A (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |