KR20040030216A - 저유전성 재료 및 그 제조 방법 - Google Patents

저유전성 재료 및 그 제조 방법 Download PDF

Info

Publication number
KR20040030216A
KR20040030216A KR1020030034780A KR20030034780A KR20040030216A KR 20040030216 A KR20040030216 A KR 20040030216A KR 1020030034780 A KR1020030034780 A KR 1020030034780A KR 20030034780 A KR20030034780 A KR 20030034780A KR 20040030216 A KR20040030216 A KR 20040030216A
Authority
KR
South Korea
Prior art keywords
low dielectric
dielectric constant
less
thin film
elastic modulus
Prior art date
Application number
KR1020030034780A
Other languages
English (en)
Inventor
커너존프란시스
맥더갈제임스에드워드
피터슨브라이언케이스
웨이겔스콧제프리
다이스토마스앨런
데브니마틴
램버그씨에릭
천드루디스콘스탄티노스
센닥케이스
Original Assignee
에어 프로덕츠 앤드 케미칼스, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 filed Critical 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드
Publication of KR20040030216A publication Critical patent/KR20040030216A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/113—Silicon oxides; Hydrates thereof
    • C01B33/12—Silica; Hydrates thereof, e.g. lepidoic silicic acid
    • C01B33/16—Preparation of silica xerogels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/249969—Of silicon-containing material [e.g., glass, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249978—Voids specified as micro
    • Y10T428/249979—Specified thickness of void-containing component [absolute or relative] or numerical cell dimension

Abstract

본 발명은 IC 회로에서 층간 절연체로서 사용되는 경우의 성능 개선을 위한 저유전성 재료 및 이로 이루어진 저유전성 박막과, 그 제조 방법에 관한 것이다. 이러한 재료는 유전 상수(k)가 약 3.7 이하이고, 부분적으로는 상기 유전 상수로부터 얻어지는 정규화된 벽 탄성 계수(Eo')가 약 15 GPa 이상이며, 금속 불순물 레벨이 약 500 ppm 이하인 것을 특징으로 한다. 또한, 유전 상수가 약 1.95 미만이고, 부분적으로는 상기 유전 상수로부터 유도되는 정규화된 벽 탄성 계수(Eo')가 약 26 GPa 이상인 저유전성 재료도 개시된다.

Description

저유전성 재료 및 그 제조 방법{LOW DIELECTRIC MATERIALS AND METHODS FOR MAKING SAME}
본 발명은 일반적으로 전자 소자에 사용하기 적합한 재료에 관한 것이며, 구체적으로는 보다 높은 정규화된 벽면 탄성 계수로 표현되는 낮은 유전 상수와 향상된 탄성 계수를 갖는 재료 및 이 재료로 구성된 박막, 그리고 그 제조 방법에 관한 것이다.
마이크로 전자 산업에서는 작동 속도를 향상시키고 전력 소모를 줄이기 위하여 메모리 및 로직 칩(logic chip) 등과 같은 다단계 집적 회로의 회로 밀도를 증가시키는 것이 계속 요망되고 있다. 집적 회로 상의 소자의 크기를 계속 줄이려면, 금속 배선의 RC(resistance-capacitance) 시간 지연을 감소시키고, 상이한 레벨의 금속 배선 간의 용량 누화(capacitve crosstalk)를 방지하기 위해, 낮은 유전 상수를 갖는 절연체를 사용할 필요가 있게 되었다. 이러한 저유전성 재료는 프리메탈(premetal) 유전층 및 레벨간 유전층 용으로 적합하다.
선폭이 180 nm인 소자용의 대표적인 유전성 재료로는 유전 상수가 약 3.8 내지 4.2인 재료가 있다. 선폭이 감소함에 따라, 유전 상수도 또한 감소되어야 한다. 예컨대, 선폭이 130 nm인 소자는 유전 상수가 약 2.5 내지 3.0인 재료를 필요로 한다. 일반적으로, 극저 유전 상수("ELK") 재료의 유전 상수는 약 2.0 내지 2.5이다. 선폭이 90 nm인 소자는 유전 상수가 2.4 미만인 재료를 필요로 한다. 2001년 반도체 국제 기술 로드맵(ITRS)의 배선 로드맵에 따르면, 레벨간 금속 절연체용으로 제안된 유전 상수 요건이 65 nm의 노드에 대해서는 2.1 미만, 45 nm의 노드에 대해서는 1.9 미만, 32 nm의 노드에 대해서는 1.7 미만, 22 nm의 노드에 대해서는 1.6 미만이었다.
일반적으로, 재료의 유전 상수(k)를 감소시키면, 재료의 기계적 성질, 즉 탄성 계수, 경도, 인성 등의 감소가 수반된다. 기계적 강도는 후속 처리 단계, 예컨대 에칭 단계와, CMP("화학 기계적 평탄화") 단계와, 구리, 구리 금속("Cu")용 확산 장벽 등과 같은 부가층 및 캡층을 생성물 상에 침적하는 단계 등에 필요하다. 이들 공정 중 일부에서는, 다층의 온도 싸이클에 의해 서로 다른 재료 간의 열팽창 계수의 부정합으로 인한 응력이 유발될 수 있으며, 그로 인해 균열 또는 층분리가 초래될 수도 있다. 또한, 표면 평탄성이 요구되고, 이 표면 평탄성은 박막 형성 공정 동안의 가공 파라미터를 제어함으로써 유지될 수 있으며 CMP를 통해서도 유지될 수 있다. 기계적 완전성, 또는 강성, 압축 강도 및 전단 강도는, CMP를 견뎌냄에 있어서 매우 중요할 수 있다. CMP를 견뎌낼 수 있는 능력은 재료의 탄성(즉, 영의) 계수와 관련이 있으며, 하향력 및 플래튼 속도 등과 같은 연마 파라미터를 비롯한 그 밖의 인자와도 관련이 있다. 예컨대, Wang 등이 2001년 9월 Solid State Technol에 게재한 "Advanced processing: CMP of Cu/low-k and Cu/ulralow-k layers"와, 2001년 6월 캘리포니아주 버링게임에서 열린 International Interconnect Technology Conference에서 Lin 등이 발표한 "Low-k Dielectric Characterization for Damascene Integration"을 참조하라. 전술한 기계적 성질은 최종 생성물의 포장에서도 중요하다.
저 유전 상수 박막을 마련하는 데에는 다수의 공정이 이용되었다. 얇은 절연층 박막을 마련하는 데 이용되는 전형적인 공정으로는, 화학 증착(CVD) 및 유전체의 회전 코팅(SOD) 공정이 있다. 또한, 액상 폴리머 전구체의 CVD 및 이동 중합CVD 등과 같은 그 밖의 하이브리드(hybrid) 공정도 공지되어 있다. 이러한 기술에 의해 침적되는 광범위한 저 유전 상수(k) 재료는, 일반적으로 순수 무기 재료, 세라믹 재료, 실리카계 재료, 순수 유기물, 또는 무기-유기 하이브리드 와 같은 카테고리로 분류되었다. 이와 마찬가지로, 휘발성 성분의 분해 및/또는 제거후 박막을 실질적으로 가교 결합시키기 위하여 상기 재료를 경화하는 데에는, 예컨대 플라즈마, 전자빔 또는 자외선으로 상기 재료를 가열, 처리하는 것과 같은 다양한 공정이 이용되었다.
공기의 유전 상수는 보통 1.0이므로, 다공질화하는 것이 재료의 유전 상수를 감소시키기 위한 하나의 기법이 될 수 있다. 다양한 서로 다른 방법을 통해 저유전성 재료를 다공질화하였다. 공극을 갖도록 제조된 유전성 박막은 조밀한 박막에 비해 유전 상수가 낮은 것으로 나타나지만, 박막의 탄성 계수는 공극률이 증가함에 따라 일반적으로 감소한다. 따라서, 유전 상수와 탄성 계수가 상충되기 때문에, 그러한 저유전성 조성물을 이용하는 것은 비실용적이다. 또한, 이러한 유전 상수와 탄성 계수의 상충성 때문에, 개선된 저유전성 조성물을 식별한다는 것은 대개 곤란하다.
소정 재료의 실제 유전 상수를 측정하는 데 있어서의 어려움으로 인해, 소정 재료에 있어서 유전 상수와 공극률 사이의 관계는 다양한 방법으로 근사화될 수 있다[예컨대, Kingery 등이 저술한 1970년판 John Wiley & Sons, Inc.의 Introduction to Ceramics 947-948 페이지("Kingery") 참조]. 이 Kingery의 문헌에 기술된 물리적 모델은 유전성 재료를 이상적인 유전체의 2상 혼합물로 간주하고있다. 공극률을 근사화하기 위하여, 유전 상수가 1.0인 공기를 상기 혼합물의 성분의 하나로서 간주하고 있다. 이들 혼합물은 몇 가지 방식으로 볼 수 있다. 한 가지 방식은 상기 혼합물을 커패시터 플레이트(capacitor plate)에 평행한 층을 갖는 재료의 층으로 보는 것이다. 다른 방식은 재료의 층을 커패시터 플레이트에 수직한 것으로 보는 것이다. 또 다른 방식은 평행 극단과 수직 극단 사이에 있는 값을 제공하는 대수 혼합 규칙을 적용하는 것이다. 또 다른 방식에서, 맥스웰은 모재에서 구형 입자의 분산에 대한 관계식을 유도하였는데, 이 식은 분산상의 유전 상수가 모재보다 더 높은 경우에는 상기 대수 혼합 규칙과 비슷하지만, 분산상의 유전 상수가 모재보다 더 낮은 경우에는 상기 수직하게 층이 형성된 모델과 매우 비슷하다.
상기 유전 상수와의 관계와 마찬가지로, 다중상으로 이루어진 재료에 대한 탄성 계수와 공극률 간의 관계도 다양한 방식으로 근사화되었다(예컨대, Kingery의 773-777 페이지 참조). Kingery는 예컨대 Voigt, Reuss 및 Hashin과 Shtrikman 등과 같은 다양한 모델을 기술하였는데, 이러한 모델들은 혼합물에 대한 계수의 상한과 하한을 정하고자 한 것이다. 계수가 낮은 재료를 제2의 상으로서 첨가하여, 체적 탄성 계수가 0인 공극이 마련된 혼합물을 제조하는 것은 극단적인 경우이다. 이러한 경우에서, MacKenzie는 공극률이 약 50%에 이르는 연속 모재에 있어서 닫힌 기공의 탄성의 변화를 표현하는 식을 유도하였다.
Day 등이 저술한 1992년판 J.Mech.Phys.Solids 제40권 제5호 1031-1051 페이지의 "The Elastic Moduli of a Sheet Containing Circular Holes"("Day")(참조 문헌)에는 원형 구멍을 갖는 모재의 탄성 계수를 얻기 위해 컴퓨터 시뮬레이션을 이용하는 방법이 기술되어 있다. 이 Day의 문헌에서는 예컨대, 초기 기울기, 삼투 농도 및 임계 지수 등과 같은 공지의 결과뿐만 아니라, 영의 계수의 상대치 E/Eo(여기서, E는 전체 재료의 영의 계수이고, Eo는 모재의 영의 계수임)를 얻기 위한 자유 피팅(free fitting) 파라미터를 통합시키는 보간 공식에, 삼각형으로 배열되어 있는 원형 구멍의 규칙적인 배열에 대한 시뮬레이션 데이터의 결과를 적용한다.
Golden 등이 저술한 2001년 5월판 Semiconductor International "Designing Porous Low-k Dielectrics"("Golden")(참조 문헌)에서는, 공극률이 유전 상수에 미치는 영향을 예상하기 위하여 Bruggeman의 유효 매질 근사 모델을 적용하고 있다. 상기 Bruggeman 모델은, SiO2보다 k값이 낮은 호스트 모재가 최저의 목표 k값을 얻기 위한 공극률을 조금 필요로 할 것이라고 예상한다. 예컨대, k=4.2인 모재에서 시작해서 k=2.0을 얻으려면, 50%에 이르는 공극률이 필요한 반면에, k=2.5인 재료에서는 22%의 공극률만을 필요로 한다. 조밀한 산화물과 k=2.5인 재료의 기계적 성질이 동일한 경우에는, 공극률이 보다 낮은 것이 기계적 성질을 유지하는 데 있어서 더 유리할 수도 있다. 그러나, 실제로는 k=2.5인 재료의 탄성 계수가 조밀한 산화물의 탄성 계수보다 낮다. 조밀한 산화물의 계수가 22%의 공극률 도입에 의해 감소되는 양과 k=2.5인 재료의 계수가 22%의 공극률 도입에 의해 감소되는 양은 다름에도 불구하고, 우선 k=2.5인 재료의 계수가 낮다면, 상기 22%의 공극률 도입 이후의 전체 계수는 50%의 공극률 도입 이후의 조밀한 산화물의 전체 계수에 비해 낮을 수 있다. 따라서, k=2.0인 2가지 재료 중 어느 것의 기계적 성질이 더 양호한가는 명확하지 않다. 이는 종래 기술의 치명적인 단점이다. 즉, k와 계수 간의 상충성을 알아내고 그 양을 정하여서 성능이 개선된 재료를 식별한다는 것은 불가능하다.
저유전성 재료 설계자 중 일부는, 양호한 기계적 성질을 갖는 저유전성 재료를 얻기 위해 유전 상수, 탄성 계수 및 공극률 간의 관계를 나타내고자 하였다. 웹사이트 www.honeywell.com에서 찾아볼 수 있는 Ramos 등의 "Mechanical and Electrical Properties of NANOGLASSTMNanoporous Silica as Function of Porisity"("Ramos")(참조 문헌)에서는, NANOGLASSTM재료의 계수가 (k-1)x에 비례하게 변화하며, 여기서 x는 2.0이다. 이들 재료의 k는 용제의 양의 변화에 의해 측정된다. 그러나, 이러한 결과는 소정의 재료 세트에 대해서 경험적으로 얻어낸 것이며, 일반적으로 다른 부류의 재료에까지 확장 적용될 수는 없다.
Bremmer가 저술한 2001년 9월판 Solid State, Technology, "A New Class of Insulating Materials: Emergence of ultralow-k"(참조 문헌)에서는, 다공질 유전체의 성질을 근사화하기 위한 2성분 모델이 기술되어 있다. 2상의 병렬 커패시턴스 모델을 이용하여 유전 상수를 예상하였고, 탄성 계수는 박막 공극률의 지수 함수에 의해 근사화되었다. Bremmer에서는 모재를 예시하는 3가지 상이한 다공질 재료와 조밀한 실리카에 대한 E 대 k 도표를 제공한다. Bremmer에서는 E모재, k모재및 m, E의 열화를 근사화하는 지수 계수에 대한 값은 제공되지 않았다. 또한,Bremmer에서는 하나의 값 또는 성능 지수가 각각의 E 대 k 곡선의 특징을 나타내는 데 사용될 수 있다는 것을 교시하고 있지 않다.
저유전성 재료 및 그에 의해 형성되는 박막의 제조에 있어서 고려해야 할 다른 사항은, 재료에 존재하는 금속 불순물의 레벨이다. 저유전성 박막이 집적 회로(IC)의 제조에 적합하기 위해서는, 상기 박막의 불순물 레벨이 조절되는 것이 바람직하다. 다시 말해서, 박막은 마이크로 전자 장치의 규소 산화물계 절연막에 유해할 수 있는 비휘발성 불순물이 최소 레벨로 포함된 요소를 이용하여 침적되어야 한다. IC 산업에서는, 금속 산화물 반도체("MOS") 트랜지스터의 절연체 및 다층 배선의 절연체로서 이용되는 규소 산화물에서 나트륨 및 칼륨 등과 같은 알칼리 금속 이온을 배제하여야 한다는 것이 잘 알려져 있다. 이러한 양으로 하전된 이온은 전기장에 노출되면 이동성을 가지게 되고, 양으로 편기된 박막 계면으로부터 음으로 편기된 박막 계면을 향해 유리되어 캐패시턴스-전압의 천이를 야기시킨다.
저유전성 박막의 제조에 사용되는 시판 화학 반응제 중 일부는 알칼리 금속 불순물을 함유하고 있다. 이들 불순물은 화학 전구체의 반응제 제조에 사용되는 촉매의 잔류 레벨에 기인한 것일 수 있다. 염기를 촉매로 이용하여 지방족 알코올, 알킬페놀 및 지방산을 에톡시화하는 반응에서는, 대개 NaOH, KOH, 또는 NaOCH3대 알코올의 몰 비율을 0.005-0.05:1로 한 것을 이용하였다. 예컨대, Lynn 등이 저술한 1997년판 John Wiley & Sons, Inc.의 Kirk-Othemer Encyclophedia of Chmical Technology의 "Surfactants" 부분을 참조하라. 예컨대, TRITRONTMX-114의제조에 있어서 알코올의 몰당 NaOH의 몰이 0.005인 것을 사용하면, 알코올의 몰당 에톡시레이트의 평균 몰이 7.5인 알킬 페놀 에톡시레이트로 인해 최종 생성물에 214 ppm의 나트륨이 생길 수 있다. 계면활성제에 의해 주어지는 촉매 불순물이 최종 조성물에서 미미하게 될 정도로 낮은 레벨에 있는 계면활성제를 주로 사용하기 때문에, 이들 화학물의 일반적인 용례에서 상기 잔류 촉매 불순물의 레벨은 대개 거의 중요하지 않다. 바람직한 몰 중량에 의존하는 상이한 촉매 시스템을 이용하여, 폴리에틸렌 글리콜(PEG) 등과 같은 폴리머를 제조할 수도 있다. 몰 중량이 20,000 미만인 경우, 메탄올 또는 부탄올의 Na+또는 K+알콕시드나 염기를 촉매로서 이용한다. 예를 들어, Glass, J. E.가 저술한 1988년판 John Wiley & Sons, Inc.의 Kirk-Othemer Encyclophedia of Chmical Technology의 "Water-Soluble Polymers"를 참조하라. 또한, 용제도 계면활성제처럼 잔류 촉매 불순물을 함유할 수 있다. 예를 들어, 프로필렌 산화물과 알코올의 반응을 통해 프로필렌 글리콜 프로필 에테르(PGPE) 등과 같은 에테르를 형성하는 것은, 1차 알킬 에테르의 2차 에테르에 대한 변별성이 커서 잔류 불순물이 발생 가능한 것이 바람직한 경우에는 대개 염기를 촉매로 이용한다. 예를 들어, Brown 등이 저술한 1980년판 John Wiley & Sons, N.Y.,의 Kirk-Othemer Encyclophedia of Chmical Technology 제3판 제11권 953 페이지의 "Glycols: Ethylene Glycol and Propylene Glycol"를 참조하라. 불순물의 다른 원인은 지엽적인 부분, 예컨대 청정실 외부에서의 포장 또는 취급 등에서의 부주의에 기인한 것일 수 있으며, 이는 엄격한 순도 요건이 대부분의 용례에서 요구되지 않기 때문이다.
전형적으로는, 집적 회로 용례에 있어서의 화학 전구체 용액에 대한 알칼리 금속 불순물 사양은, 각 타입의 알칼리 금속에 대한 최대 십억분율(ppb)이 약 20이고 총 ppb는 50 미만이도록, 허용 가능한 불순물 레벨을 설정하고 있다. 이러한 제한 요건을 충족시키기 위해, IC 산업에 대한 재료 공급자는 계면활성제를 정화할 수 있다. 본원의 출원인에 양도된 유럽 특허 제1,142,832호(참조 문헌)에서는, 박막 형성 혼합물에서 포로젠(porogen)으로 사용된 계면활성제를 정화시키는 것이, 형성 박막의 유전 성질과 기계적 성질에 어떻게 악영향을 미칠 수 있는가를 논의하고 있다. 미국 출원 제2002/0045693호(참조 문헌)에서는, 계면활성제가 존재하지 않는 경우에서도 형성 박막의 유전 성질이 반응제의 정화에 의해 어떻게 악영향을 받을 수 있는 가를 논의하고 있다.
저유전성 박막의 제조에 있어서 고려해야 할 또 다른 사항은 처리 시간 또는 주기 시간이다. 코팅된 기재를 전형적으로는 가열하여 휘발성 성분을 분해 및/또는 제거하고 박막을 실질적으로 가교 결합시키는 단계인 경화 또는 어닐링 단계는, 병목 형성의 주요 원인이다. 현재 제조되는 저유전성 박막과 극저유전성 박막의 대부분은 30분 내지 2시간 범위의 경화 단계를 갖는다. 따라서, 경화 단계의 시간을 줄이면 전체 공정 시간을 줄어들며, 생산 처리량이 더 커진다.
다른 고려 사항은 전체 열 예산(overall thermal budget)이다. Cu 금속 라인 등과 같은 IC 소자의 다양한 구성 요소는, 바람직하지 못한 확산 공정으로 인해 그 성능이 열화되기 전에 단기간 동안에만 처리 온도에 노출될 수 있다. 유전 상수(k)가 낮은 실리카계 박막을 마련하기 위한 대부분의 공정은, 450 ℃ 이상의 온도와 30분 이상의 시간에서 실시되는 경화 단계를 필요로 한다. 이 경화 단계를 현저히 더 낮은 온도와 보다 짧은 시간으로 실시할 수 있다면, 큰 유익을 얻을 수 있을 것이다.
따라서, 당업계에서는 유전 상수가 낮고 충분한 기계적 강도를 갖는 개선된 유전성 재료의 제공을 요구하고 있다. 이러한 목적을 달성하기 위해, 당업계에서는 유전 상수, 공극률 및 탄성 계수의 관계를 나타내어 저유전성 재료를 식별 및 발달시키는 수단의 제공도 또한 요구하고 있다. 또한, 당업계에서는 금속의 함량이 비교적 적지만 높은 레벨의 금속이 제공하는 유익한 성질을 여전히 유지하는, 예컨대 유전 상수(k)는 더 낮고 탄성 계수는 더 높은, 유전성 재료 및 박막의 제공도 요구하고 있다. 또한, 당업계에서는 비교적 낮은 온도와 비교적 짧은 주기 시간으로 저유전성 박막을 제조하는 공정의 제공을 요구하고 있다.
본원에 인용된 모든 참조 문헌은 그 모든 내용이 참조로 본원에 포함되어 있다.
본 발명은 2개의 측정 성질, 즉 유전 상수와 탄성 계수를 하나의 성능 지수, 즉 정규화된 벽 탄성 계수(Eo')에 관련시킴으로써, 전술한 당업계의 요구를 충족시킨다. 여기서, 벽 탄성 계수는 유전 상수가 낮지만 충분한 기계적 강도를 갖고 있는 개선된 저유전성 재료를 식별 및 발달시키는 데 이용될 수 있다. 이러한 점에서, 상기 정규화된 벽 탄성 계수 값이 실질적으로 동일한 재료는, 공극률을 변화시켜 유전 상수와 탄성 계수를 조절할 수 있는 재료의 계열에 속한다. 따라서, 개선된 유전성 재료, 즉 정규화된 벽 탄성 계수가 높은 유전성 재료를 식별하면, 목표 유전 상수는 공극률을 변화시켜 얻을 수 있다.
본 발명은 부분적으로는 저유전성 재료와 이로 이루어진 얇은 유전성 박막에 관한 것이다. 구체적으로, 한 가지 실시예에서는 유전 상수가 약 3.7 이하이고; 부분적으로는 상기 유전 상수로부터 유도되는 정규화된 벽 탄성 계수(Eo')가 약 15 GPa 이상이며; 금속 불순물의 레벨이 약 500 ppm 이하인 유전성 재료를 제공하고 있다. 본 발명의 특정 실시예에서는, 상기 유전성 재료는 복수 개의 Si-C 결합을 포함한다.
본 발명의 다른 양태는 유전 상수가 약 1.95 이하이고; 부분적으로는 상기 유전 상수로부터 유도되는 정규화된 벽 탄성 계수(Eo')가 약 26 GPa 이상인 저유전성 재료에 관한 것이다. 한 가지 실시예에서, 상기 유전성 재료는 다공질이다.
본 발명의 또 다른 양태는 유전 상수가 약 2.0 이하이고; 부분적으로는 상기 유전 상수로부터 유도되는 정규화된 벽 탄성 계수(Eo')가 약 5 GPa 내지 15 GPa 이며, 금속 불순물의 레벨이 약 500 ppm 이하인 저유전성 재료에 관한 것이다. 한 가지 실시예에서, 상기 유전성 재료는 다공질이다. 본 발명의 특정 실시예에서, 상기 물질은 d-간격(d-spacing)가 10 Å 보다 큰 경우에 회절 피크가 나타나지 않는다.
본 발명의 다른 양태는 유전 상수가 약 3.7 이하이고; 부분적으로는 상기 유전 상수로부터 유도되는 정규화된 벽 탄성 계수(Eo')가 약 15 GPa 이상인 저유전성 재료에 관한 것이다. 한 가지 실시예에서, 박막 제조 공정을 제공하며, 이 공정은 하나 이상의 실리카 소스를 가수 분해 및 응축하여 얻은 생성물과 하나 이상의 포로젠을 포함하며 금속 불순물 함량이 약 500 ppm 이하인 혼합물을 마련하는 단계와; 코팅된 기재를 형성하기 위해 상기 혼합물을 기재 상에 분배하는 단계; 그리고 유전성 박막을 형성하기에 충분한 시간 동안 하나 이상의 온도로 상기 코팅된 기재를 경화시키는 단계를 포함한다. 본 발명의 특정 실시예에서, 상기 경화 단계는 450 ℃ 이하의 온도로 약 30분 이하의 시간 동안 수행된다.
본 발명의 또 다른 양태는 저유전성 박막을 마련하기 위한 방법에 관한 것이다. 한 가지 실시예에서, 박막 제조 공정을 제공하며, 이 공정은 하나 이상의 실리카 소스를 가수 분해 및 응축하여 얻은 생성물과 하나 이상의 포로젠을 포함하는 혼합물로 제조되는 제1 박막을 마련하는 단계와; 이 제1 박막의 탄성 계수값과 유전 상수값을 측정하는 단계와; 상기 유전 상수값으로부터 상기 제1 박막의 공극률을 계산하는 단계와; 상기 탄성 계수값과 공극률의 값으로부터 상기 제1 박막의 정규화된 벽 탄성 계수를 결정하는 단계; 그리고 상기 정규화된 벽 탄성 계수가 상기 제1 박막과 실질적으로 동일한 제2 박막의 탄성 계수를 증가 또는 감소시키기 위해 제2 박막에 대한 공극률값을 조정하는 단계로서, 상기 제2 박막 탄성 계수의 증가 또는 감소에는 제2 박막 유전 상수의 증가 또는 감소가 수반되는 것인 조정 단계를포함한다.
본 발명의 또 다른 양태로는, Si 원자의 전체 개수에 대한 Si-C 결합의 전체 개수의 비율이 약 20 내지 약 80 몰%인 복수 개의 Si-C 결합을 포함하는 하나 이상의 실리카를 포함하고, 탄성 계수가 약 0.5 내지 약 6.5 GPa이며, 유전 상수가 약 2.5 이하이고, 금속 불순물 레벨이 약 500 ppm 이하인 저유전성 재료가 있다.
본 발명의 또 다른 양태로는, Si-C 결합의 전체 개수가 약 20 내지 약 80 몰%인 복수 개의 Si-C 결합을 포함하는 하나 이상의 실리카를 포함하고, 탄성 계수가 약 1.3 내지 약 6.5 GPa이며, 유전 상수가 약 1.95 이하인 저유전성 재료가 있다.
본 발명의 또 다른 양태는 유전 상수가 약 3.7 이하이고, 부분적으로는 상기 유전 상수로부터 유도되는 정규화된 벽 탄성 계수(Eo')가 약 15 GPa 이상인 저유전성 박막을 마련하는 방법에 관한 것이다. 한 가지 실시예에서, 박막 제조 공정을 제공하며, 이 공정은 하나 이상의 실리카 소스를 가수 분해 및 응축하여 얻은 생성물과 하나 이상의 포로젠을 포함하는 혼합물을 마련하는 단계와; 코팅된 기재를 형성하기 위해 상기 혼합물을 기재 상에 분배하는 단계; 그리고 유전성 박막을 형성하기에 충분한 시간 동안 약 450 ℃ 이하의 하나 이상의 온도로 상기 코팅된 기재를 경화시키는 단계를 포함한다.
본 발명의 또 다른 양태는 유전 상수가 약 2.0 이하이고, 부분적으로는 상기 유전 상수로부터 유도되는 정규화된 벽 탄성 계수(Eo')가 약 5 GPa 내지 약 15 GPa인 저유전성 박막을 마련하는 방법에 관한 것이다. 한 가지 실시예에서, 박막 제조 공정을 제공하며, 이 공정은 하나 이상의 실리카 소스를 가수 분해 및 응축하여 얻은 생성물과 하나 이상의 포로젠을 포함하는 혼합물을 마련하는 단계와; 코팅된 기재를 형성하기 위해 상기 혼합물을 기재 상에 분배하는 단계; 그리고 유전성 박막을 형성하기에 충분한 시간 동안 하나 이상의 온도로 상기 코팅된 기재를 경화시키는 단계를 포함한다.
본 발명의 전술한 양태 및 그 밖의 양태는 이하의 상세한 설명을 통해 명백해질 것이다.
도 1은 벽 탄성 계수와 벽 유전 상수(k)의 여러 값에 대한 E 대 k의 비교를 보여주고,
도 2는 벽 유전 상수(k)가 4.2이고 벽 탄성 계수가 12.9 GPa인 경우의 이론상 E 대 k 곡선과, 계면활성제 양의 변화가 재료에 미치는 영향을 예시하는 표 Ⅷ로부터의 데이터 포인트와의 비교를 보여주며,
도 3은 벽 유전 상수(k)가 4.2이고 벽 탄성 계수가 41 GPa인 경우의 이론상 E 대 k 곡선과, 용제 양의 변화가 재료에 미치는 영향을 예시하는 문헌으로부터의 데이터 포인트와의 비교를 보여주고,
도 4는 표 7에 나오는 본 발명의 유전성 박막과, 표 9에 제공된 값을 이용하는 종래의 유전성 박막 사이의 비교와, 15 GPa, 20 GPa 및 72 GPa의 Eo'에 기초한 이론상의 곡선을 보여준다.
본 발명은 저유전성 재료와 이로 이루어진 박막에 관한 것이다. 저유전성 재료의 2가지 측정 성질, 즉 유전 상수와 탄성 계수는, 하나의 성능 지수, 즉 정규화된 벽 탄성 계수(Eo')에 관련지워지며, 이 벽 탄성 계수는 개선된 저유전성 재료를 식별 및 발달시키는 데 이용될 수 있다. 개선된 유전성 재료는 그 유전 상수는 낮지만, 그 탄성 계수는 에칭 및 CMP 공정 등과 같은 후속 공정을 견디기에 충분하도록 높은 재료이다. 이러한 점에서, 상기 정규화된 벽 탄성 계수 값이 실질적으로 동일한 재료는, 공극률을 변화시켜 유전 상수와 탄성 계수를 조절할 수 있는 재료의 집합에 속한다. 따라서, 개선된 유전성 재료, 즉 정규화된 벽 탄성 계수가 높은 유전성 재료를 식별하면, 목표 유전 상수는 공극률을 변화시켜 얻을 수 있다. 또한, 본 발명의 유전성 재료는 금속의 함량이 비교적 적고, 종래의 다른 재료에비해 용이하게 제조할 수 있다.
본원에 사용된 "정규화된 벽 탄성 계수"란 용어는, 유전 상수가 4.2인 벽에 대하여 정규화된 재료의 벽 탄성 계수이며, 상기 4.2는 SiO2의 조밀한 산화물의 유전 상수이다. 재료의 유전 상수(k)와 탄성 계수(E)를 측정하면, 정규화된 벽 탄성 계수(Eo')를 계산할 수 있다. 재료의 Eo'는 다공질 재료에 적용되는 혼합 유전체에 관한 맥스웰 관계식을 이용하여 계산되며, 유전 상수(k)의 측정값, 즉 벽 kSiO2은 4.2이고, 탄성 계수에 관한 Day의 2-d 원형 구멍 모델은 3-d 원통형 기공에까지 확장 적용되며, 상기 기공의 축선에 수직하게 측정되는 탄성 계수값이 E이다. 정규화된 벽 탄성 계수의 유도는 Day 모델을 확장 적용한 원통형 기공과 맥스월 모델의 구형 내포물에 기초한 것이지만, 예컨대 비(非)원통형, 개방 기공, 폐쇄 기공 등과 같은 그 밖의 유형과 형태 또는 공극도 본 발명의 범위 내에 포함되는 것으로 간주한다.
소정 재료의 k에 대한 관찰값과, 4.2의 벽 유전 상수(k) 값, 즉 조밀한 비결정질 실리카의 유전 상수를 이용하여, 맥스웰 방정식으로부터 먼저 공극률값을 계산한다. kSiO2는 4.2 이므로, 소정 재료의 유전 상수는 4.2 미만인 것이 바람직하다. 다공도, 즉 공극률에 대한 해를 구하기 위해, 맥스웰 방정식을 수학식 1에 주어진 바와 같이 측정 k와 벽 k의 함수로서 재배열하였다.
식에서 kSiO2= 4.2 이고, Xp= 공극률값이며, k = 유전 상수의 측정값이다.
그 후, 수학식 2를 이용하는 탄성 계수에 관한 Day의 2-d 원형 구멍 모델에 기초하여 정규화된 벽 탄성 계수를 계산할 수 있다. 기공이 효과를 발휘하는 공극률로서 이 공극률을 초과하면 탄성 계수가 0일 것으로 예상되는 공극률, 즉 임계 공극률인 qc보다 공극률이 작은 경우에 상기 수학식이 유효하다. 벽 유전 상수(k)가 4.2인 재료의 경우, 수학식 2는 E > 0인 혼합물의 최소 k값이 1.23라고 정한다.
Day 등의 2-d 원형 구멍 모델:
식에서 q = 공극률이고, qc= 0.9069 = 원이 중첩되고 계수가 0이 되가는 공극률, 즉 삼투 한계치이며, ql= 1/3 = 초기 기울기이고, m = 1.5 = 임계 지수이며, α= -0.251 = 정확한 임계 진폭을 얻기 위한 파라미터이고, θ= -1.83 = 자유 피팅 파라미터이다.
탄성 계수에 관한 Day의 2-d 원형 구멍 모델은, 수학식 3에 주어지는 바와같이 탄성 계수가 기공의 축선에 수직하게 측정되는 3-d 원통형 기공에까지 확장 적용된다. 수학식 1로부터 계산해 얻은 공극률값과, 수학식 2로부터 얻은 2-d 원형 구멍의 탄성 계수와, E의 관찰값, 그리고 푸아송비(ν)의 값 0.25를 이용하여 정규화된 벽 탄성 계수를 계산할 수 있다.
원통에 수직한 3-d 연장부
식에서, ν= 푸아송비 = 0.25이고, q = 공극률이며, Eo= 벽 탄성 계수이다.
측정 유전 상수(k)의 값과 수학식 1로부터 구한 공극률값 Xp와 동일하게 q를 설정하고, 측정 탄성 계수(E)의 값과 동일하게를 설정하면, Eo= Eo', 즉 정규화된 벽 탄성 계수가 되며, Eo'에 대한 아래의 수학식 4가 주어진다.
Eo'을 이용한 값이 유전 상수가 낮은 박막의 특징을 나타낸다는 것을 보다 잘 이해하기 위해, 2개의 물리 모델을 이용한 공극률의 함수로서 생길 수 있는 E 대 k의 곡선을 고찰하는 것이 유익하다. 도 1은 다양한 벽 탄성 계수값에 대한 다공도, 즉 공극률이 상이한 재료의 E 대 k를 보여준다. Eo= 72 GPa인 벽 탄성 계수와, 조밀한 실리카에 대한 탄성 계수와, 그리고 ν= 0.25인 푸아송비의 값을 이용하고, 수학식 2와 수학식 3을 이용하여, 상이한 공극률에 대하여 탄성 계수를 계산하였다. 맥스웰 방정식을 이용하는 상이한 공극률에 관한 수학식 5를 이용하여, 벽 유전 상수가 조밀한 실리카의 유전 상수(kSiO2= 4.2)와 동일한 다공질 재료의 유전 상수를 계산하였다.
식에서, kSiO2= 4.2이고, Xp= 공극률이다.
도 1은 k = 4.2인 벽 유전 상수를 이용하여 계산한 이론상 곡선과, E = 15, 20을 비롯한 벽 탄성 계수 E의 다양한 값을 이용하여 계산한 이론상 곡선을 더 보여준다. E = 72 GPa에 대한 이론상 곡선은 조밀한 실리카의 벽 탄성 계수 E와 유사하다. 졸-겔 화학에 의해 마련된 재료에서는, 특히 1000 ℃를 초과하는 온도로 가열되지 않는다면, 대개 조밀한 실리카에 관한 값이 나타나지 않는다. 따라서, 테트라에톡시실란("TEOS")(E = 24.9 GPa)과 TEOS/메틸트리에톡시실란("MTES")(E = 11.1 GPa)으로부터 마련된 회전 코팅막에 대한 탄성 계수 데이터를 추가하여, 치밀화 온도가 약 400 ℃에서 제한되는 표준 응축 기술을 이용하여 얻을 수 있는 탄성 계수를 제공하였다. 또한, 공극이 상기 박막에 도입되는 경우에, 상기 값들은 벽 탄성 계수로서 적당한 값을 나타낸다.
또한, 도 1은 벽 탄성 계수 E = 11.1 GPa이고 벽 유전 상수 k = 3.43인 경우의 이론상 곡선을 포함한다. 계면활성제를 사용하지 않은 TEOS/MTES 박막 또는 비교적 조밀한 TEOS/MTES 박막에서 측정된 유전 상수는 3.43이다. 상기 곡선은, 공극이 마련된 졸-겔 박막의 벽 유전 상수(k)는 상기 벽 탄성 계수와 마찬가지로 공극이 마련된 조밀한 실리카의 벽 유전 상수(k)보다 작을 수 있다는 것을 보여주고자 포함된 것이다. 도 1에서 예시하는 바와 같이, 벽 탄성 계수 E = 11.76 GPa이고 벽 유전 상수 k = 3.43인 경우의 곡선의 형상은, 벽 탄성 계수 E = 20 GPa이고 벽 유전 상수 k = 4.2인 경우의 곡선의 형상과 유사하다. 이에 기초하면, 곡선에 특징을 부여하는 고유의 벽 탄성 계수 및 유전 상수는 고려하지 않고도, 실질적으로 동일한 곡선을 제공하는 벽 유전 상수 k = 4.2인 벽 탄성 계수 E에 대한 값을 찾을 수 있다. 따라서, k = 4.2인 이론상 벽 탄성 계수와 동일한 곡선을 제공하는 벽 탄성 계수 E와 벽 유전 상수 k의 모든 조합을 나타내는 정규화된 벽 탄성 계수를 정의할 수 있다. 따라서, 재료의 2개의 측정 성질, 즉 유전 상수와 탄성 계수는 단일값으로 통합된다. 상기 정보를 이용하면, 재료의 공극률을 조절하여 유익한 유전 상수 및 탄성 계수 성질을 갖는 재료를 만들 수 있다.
저유전성 재료의 유전 상수는 약 3.7 이하이며, 바람직하게는 약 2.7 이하이고, 더 바람직하게는 1.95 미만이다. 또한, 부분적으로는 상기 유전 상수로부터 유도되는, 본 발명에 따른 재료의 정규화된 벽 탄성 계수는 약 15 GPa 이상이고, 바람직하게는 약 20 GPa 이상이며, 더 바람직하게는 약 26 GPa 보다 크다. 또한, 본 발명의 일부 실시예에 있어서, 재료는 약 500 ppm 미만의 알칼리 불순물 레벨을갖는다. 본 발명의 그 밖의 실시예에 있어서, 재료의 유전 상수는 약 2.0 이하이고, 정규화된 탄성 계수는 약 5 GPa 내지 약 15 GPa이며, 금속 불순물의 레벨은 약 500 ppm 미만일 수 있다.
본 발명에 따른 재료는 다양한 방법을 이용하여 전구체 조성물 또는 혼합물에서 박막으로 형성될 수 있다. 이러한 박막을 형성하는 데 사용될 수 있는 공정의 예로는, 플라즈마 강화 화학 증착("PECVD"), 고밀도 PECVD, 광자 보조 CVD, 플라즈마-광자 보조 증착("PPECVD"), 액상 폴리머 전구체의 CVD, 또는 이동 중합("TP") 등이 있다. 미국 특허 제6,171,945호와 제6,054,206호에서는 본 발명과 함께 사용될 수 있는 예시적인 CVD 방법을 보여준다. 박막을 형성하는 데 사용될 수 있는 그 밖의 방법으로는 회전 코팅(SOD) 방법이 있다. 본 발명의 특정 실시예에 있어서, 현재 계류중인 "Apparatus and Methods for Forming Films on Substrates"란 제목의 미국 특허 출원(대리인 서류 번호 2001-030-SMX 3122)에 기술된 공정에서와 같이 비접촉 유도식 확전력(擴展力)은 혼합물 도포에 이용될 수 있으며, 상기 참조 문헌이 모든 내용은 본원에 참조로 인용되어 있다. 혼합물 도포에 이용될 수 있는 다른 관련 공정은, 비접촉 유도식 진동 확전력, 중력 유도식 확전력, 습윤 유도식 확전력, 또는 이들의 조합을 포함한다.
본 발명에 따른 재료는 실리카를 포함하는 것이 바람직하다. 본원에 사용된 용어 "실리카"는 규소(Si)와 산소(O) 원자를 포함하고, 그 밖에 치환기, 예컨대 H, B, C, P 또는 할로겐 원자; 알킬기; 또는 아릴기 등의 다른 원소(이에 한정되는 것은 아님)를 포함할 수도 있는 재료이다. 임의의 바람직한 실시예에 있어서, 상기실리카 재료는 규소-탄소 결합을 더 포함할 수 있고, 이 규소-탄소 결합에서 Si 원자의 전체 개수에 대한 Si-C 결합의 전체 개수의 비율은 약 20 내지 약 80 몰%이고, 더 바람직학는 약 40 내지 60 몰%이다.
본 발명에 따른 박막은 혼합물로 형성된다. 이 혼합물은 박막의 모재, 포로젠 및 그 밖의 첨가제를 포함하며, 상기 첨가제는 어떤 형성 공정을 이용하는 가에 따라 바뀐다. 바람직한 실시예에서, 모재는 하나 이상의 실리카 소스를 포함한다. 그러나, 모재는 폴리머, 하이브리드 물질, 제올라이트, 또는 폴리보라질렌 등과 같은 다른 재료를 포함할 수도 있으며, 이에 한정되는 것은 아니다. 박막 형성 방법에 따라, 혼합물은 기재에 액체, 증기, 또는 혼합물의 에어러졸로서 도포될 수 있다.
전술한 바와 같이, 혼합물은 일반적으로 모재, 바람직하게는 실리카 함유 모재와, 포로젠, 그리고 물을 포함한다. 혼합물은 계면활성제, 용제, 및/또는 이온 첨가제 등과 같은 그 밖의 치환기를 더 포함하며, 이에 한정되는 것은 아니다. 계면활성제 중량 대 계면활성제와 SiO2의 중량의 비는 0.85 내지 0.1이고, 더 바람직하게는 0.75 내지 0.2이다. SiO2의 중량은 실리카 소스로부터 구해지는 규소의 전체 몰수로부터 계산된다. 이는 실리카 소스가 SiO2로 완전히 변환된다는 것을 의미하고자 한 것은 아니다. 용제 대 실리카의 중량비는 약 30:1이며, 여기에서 용제는 물을 포함할 수 있다. 염기 대 계면활성제의 중량비는 0.5 내지 0이다. 유기 성분(R) 대 규소(Si)의 몰비는 2 내지 0이다. 물 대 OR의 몰비는 40 내지 1이며,여기서 OR은 산소 원자를 매개로 하여 규소에 가교된 유기 그룹이고, 예컨대 TEOS 상의 에톡시 작용기이다.
혼합물은 전자 산업의 요건을 충족시키는 화학물을 이용하며, 그 이유는 이들 화학물이 집적 회로의 제조 효율을 저하시키는 오염물을 포함하지 않기 때문이다. 할로겐 함유 무기산과 같은 성분과, 할로겐 상대 이온을 함유하는 양이온 계면활성제, 그리고 알칼리 금속 상대 이온을 함유하는 음이온 계면활성제는 상기 혼합물에서 배제되는 것이 바람직하며, 그 이유는 이들 재료가 본 발명에 따른 재료에 대하여 바람직하지 못한 상대 이온의 원인이 될 수 있기 때문이다. 본 발명에 따른 혼합물은 500 백만분율("ppm") 미만, 바람직하게는 100 십억분율("ppb") 미만, 더 바람직하게는 10 ppb 미만의 양으로 오염 금속을 함유하는 것이 바람직하다. 따라서, 본 발명에 따른 재료는 500 ppm 미만, 바람직하게는 100 ppb 미만, 더 바람직하게는 10 ppb 미만의 양으로 오염 금속을 함유하는 것이 바람직하다. 본 발명에 따른 재료는 1 ppm 미만, 바람직하게는 750 ppb 미만, 더 바람직하게는 500 ppb 미만의 양으로 할로겐화물을 함유하는 것이 바람직하다.
전술한 바와 같이, 혼합물은 하나 이상의 실리카 소스를 포함하는 것이 바람직하다. 본원에 사용된 "실리카 소스"란 용어는, 규소(Si)와 산소(O)를 포함하고, 그 밖에 치환기, 예컨대 H, B, C, P 또는 할로겐 원자; 알킬기; 또는 아릴기 등의 다른 원소(이에 한정되는 것은 아님)를 포함할 수도 있는 화합물이다. 본원에 사용된 "알킬"이란 용어는, 직쇄, 분지쇄, 또는 환형 알킬기, 바람직하게는 1 내지 24의 탄소 원자, 더 바람직하게는 1 내지 12의 탄소 원자를 함유하는 알킬기를 포함한다. 이 용어는 할로알킬(haloalkyl), 알카릴(alkaryl), 또는 아라킬(arakyl) 등과 같은 다른 기에 함유된 알킬 부분(moiety)에도 적용된다. 또한, "알킬"이란 용어는 대체되는 알킬 부분에도 적용된다. 본원에 사용된 "아릴"이란 용어는 방향성을 갖는 6 내지 12의 탄소를 갖는 탄소링을 포함한다. 또한, "아릴"이란 용어는 대체되는 아릴 부분에도 적용된다. 하나 이상의 실리카 소스는 높은 수의 Si-O 결합을 갖는 물질을 포함할 수 있지만, Si-O-Si 브리지, Si-R-Si 브리지, Si-C 결합, SiF 결합, Si-H 결합 또는 C-H 결합도 포함하는 물질의 일부를 더 포함할 수 있다. 하나 이상의 실리카 소스는 최소의 Si-OH 결합을 갖는 것이 바람직하다. 하나 이상의 실리카 소스는 형성 이후에 제거되지 않았던, 예컨대 유기물과 같은 처리 잔류 요소를 더 포함할 수도 있다.
하나 이상의 실리카 소스의 다른 예는, 미국 특허 제6,258,407호에 제공된 것과 같이 플루오르화 실란 또는 플루오르화 실록산을 포함할 수도 있다.
하나 이상의 실리카 공급의 다른 예는, 배출시 Si-H 결합을 형성하는 화합물을 포함할 수도 있다.
하나 이상의 실리카 소스의 또 다른 예는, 예컨대 Hay 등이 2001년 Chem. Mater. 13권 3396-3403에 게재한 "Synthesis of Organic-Inorganic Hybrids via the Non-hydrolytic Sol-Gel Process" 또는 Hay 등이 2000년 J.Mater.Chem. 10권 1811-1818에 게재한 "A Versatile Route to Organically-Modified Silicas and Porous Silicas via the Non-Hydrolytic Sol-Gel Process" 등의 참조 문헌에 기술된 비(非)가수분해식 화학 방법에서 식별된다.
하나 이상의 실리카 소스의 또 다른 예는 콜로이드 실리카, 훈연 실리카, 또는 규산 원료를 포함할 수도 있다.
또 다른 실리카 소스의 예는 수소 실세스퀴옥산(HSQ, HSiO1.5) 및 메틸 실세스퀴옥산(MSQ, RSIQ1.5여기서 R은 메틸기) 등과 같은 실세스퀴옥산을 포함한다. 적절한 실리카 소스의 다른 예로는 미국 특허 제6,271,273호, 유럽 특허 제1,088,868호, 제1,123,753호, 제1,127,929호에 기술된 것이 있다. 바람직한 실시예에서, 실리카 소스는 다음과 같이 표현되는 화합물일 수 있다. 즉, RaSi(OR1)4-a[여기서 R은 수소 원자, 불소 원자, 또는 단원자가 유기 그룹을 나타내며, R1은 단원자가 유기 그룹을 나타내고, a는 1 또는 2의 정수임); Si(OR2)4(여기서 R2은 단원자가 유기 그룹을 나타냄); 또는 R3 b(R4O)3-bSi-(R7)d-Si(OR5)3-cR6 c(여기서 R3내지 R6은 각각 단원자가 유기 그룹을 나타내는 것으로 서로 같거나 상이할 수 있으며, b와 c는 각각 0 내지 2의 수로서 서로 같거나 상이할 수 있고, R7은 산소 원자, 페닐렌기, 또는 -(CH2)n-로 표현되는 기를 나타내며, 상기 식에서 n은 1 내지 6의 정수이고, d는 0 또는 1임)이거나, 이들의 혼합물일 수도 있다. 본원에 사용된 "단원자가 유기 그룹"이란 용어는 예컨대 Si 또는 O 등과 같은 중요 원소에 단일 C 결합, 즉 Si-C 또는 O-C를 통해 결합되는 유기 그룹에 관한 것이다.
바람직한 실시예에서는, 친수성 실리카 소스와 소수성 실리카 소스의 조합이 혼합물에 이용된다. 바람직한 실시예에서, 소수성 실리카 소스 대 실리카 소스의 전체량의 비율은 약 20 - 80 몰%이고, 더 바람직하게는 40 - 60 몰%이다. 본원에 사용된 "친수성"이란 용어는 4개의 브리지를 통해 가교 결합할 수 있는 화합물을 지칭한다. 친수성 소스의 일부 예는 알콕시 작용기를 갖는 알콕시 실란을 포함하고, 예컨대 Si 원자를 4개의 메톡시, 에톡시, 프로폭시, 아세톡시 등의 기 또는 Si 원자와 이 Si 원자 상의 다른 모든 작용기 사이의 탄소 또는 산소 브리지를 갖는 물질과 적어도 부분적으로 가교 결합시킬 수 있는데, 그 물질은 알콕시드이다. Si 원자가 완전히 가교 결합된 것이 아니라면, 잔여 Si-OH 기가 말단기로서 존재하여 물을 흡수할 수 있다. 말단 소수성 소스는 하나 이상의 알콕시 작용기가 말단 Si-C 또는 Si-F 결합으로 대체된 경우의 화합물을 지칭하는 것으로서, 예컨대 Si-메틸, Si-에틸, Si-페닐, Si-시클로헥실 등이 있으며, 가수 분해 이후에 히드록시를 발생시키기 않는다. 이러한 소스에서, 규소는 말단기가 원상태로 남아있는 경우에 완전히 가교 결합하더라도 4개 미만의 브리지와 가교 결합한다. 임의의 바람직한 실시예에서, 소수성 실리카 소스는 규소에 부착된 메틸기를 함유한다. 임의의 공정 조건하에서, 말단 유기 그룹은 베타 수소화물 소거를 받아 Si-H 결합을 형성할 수 있으며, 상기 Si-H 결합은 Si-OH로 산화될 수도 있고, 또는 화합물 내에 Si-O-Si 브리지 및/또는 잔류 Si-OH를 초래할 수도 있다. 이 경우에, 상기 실리카 소스는 친수성 실리카 소스로 작용한다.
하나 이상의 실리카 소스를 가수 분해 및 응축의 산물인 혼합물에 첨가할 수있다. 용제에 물과 촉매를 첨가하고, 실리카 소스를 한번에, 간헐적으로 또는 연속적으로 첨가하며, 대개 -30 내지 100 ℃, 바람직하게는 20 내지 100 ℃인 혼합물을 0 내지 24시간 동안 휘저으면서 가수 및 응축 반응을 수행함으로써, 실리카 소스의 가수 분해 및 응축이 일어난다. 준비의 각 단계에서 용제로 희석하거나 농축시켜 바람직한 고형분이 마련되도록 조성을 조절할 수 있다. 임의의 바람직한 실시예에서, 하나 이상의 실리카 소스는 가수 분해시에 아세트산을 발생시키는 하나 이상의 소스이다.
실리카 소스의 가수 분해 및 응축은 박막 형성 중에 어느 때라도, 즉 혼합물에 첨가하기 전, 혼합물에 첨가한 후, 경화 전, 또는 경화 동안 등에 일어날 수 있다. 예컨대, 본 발명의 임의의 실시예에서 하나 이상의 실리카 소스는 제1 용기 내에서 용제, 물 및 계면활성제와 혼합되고, 이온 첨가제 및 촉매는 제2 용기에서 혼합되며, 제2 용기의 내용물은 점진적으로 제1 용기에 첨가되어 혼합된다. 본 발명의 정신에 벗어나지 않으면서 상기 혼합물에 대한 다양한 첨가 순서를 이용할 수 있다고 고려된다.
본 발명에 적합한 촉매로는, 물의 존재하에서 실리카 소스로부터 치환기의 가수 분해 및/또는 Si-O-Si 브리지를 형성하기 위한 2개의 실리카 소스의 응축에서 촉매의 기능을 할 수 있는 임의의 유기(또는 무기) 산 또는 염기가 있다. 촉매는, 예컨대 암모늄 또는 테트라메틸암모늄 등과 같은 제4 암모늄염 및 수산화물과, 제1, 제2, 제3 아민 등과 같은 아민, 그리고 아민 산화물 등의 유기 염기일 수 있으며 이에 한정되는 것은 아니다. 또한, 촉매는, 예컨대 질산, 말레산, 옥살산,아세트산, 포름산, 글리코산, 글리옥살산, 또는 이들의 혼합물 등의 산일 수 있으며 이에 한정되는 것은 아니다. 바람직한 실시예에서, 촉매는 질산을 포함한다.
본 발명에서 사용하기에 적합한 용제로는, 반응제로 용해될 수 있는 임의의 용제가 있다. 용제는 알코올 용제, 케톤 용제, 아미드 용제, 또는 에스테르 용제일 수 있다. 임의의 실시예에서, 본 발명에 사용되는 하나 이상의 용제는 비교적 비등점이 낮고, 즉 160 ℃ 미만이다. 이들 용제로는 테트라하이드로퓨란, 아세톤, 1,4-디옥산, 1,3-디옥산, 에틸 아세테이트 및 메틸 에틸 케톤 등이 있으며, 이에 한정되는 것은 아니다. 본 발명에 이용될 수 있지만 비등점이 160 ℃를 초과하는 다른 용제로는, 디메틸포름아미드, 디메틸아세트아미드, N-메틸 피롤리돈, 에틸렌 카보네이트, 프로필렌 카보네이트, 글리세롤과 그 유도체, 나프탈렌과 그 치환형, 무수 초산, 프로피온산과 무수 프로피온산, 디메틸 술폰, 벤조페논, 디페닐 술폰, 페놀, m-크레졸, 디메틸 설폭사이드, 디페닐 에테르, 테르페닐 등이 있다. 바람직한 용제로는 프로필렌 글리콜 프로필 에테르(PGPE), 3-헵탄올, 2-메틸-1-펜탄올, 5-메틸-2-헥산올, 3-헥산올, 2-헵탄올, 2-헥산올, 2,3-디메틸-3-펜탄올, 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA), 에틸렌 글리콜 n-부틸 에테르, 프로필렌 글리콜 n-부틸 에테르(PGBE), 1-부톡시-2-프로판올, 2-메틸-3-펜탄올, 2-메톡시에틸 아세테이트, 2-부톡시에탄올, 2-에톡시에틸 아세토아세테이트, 1-펜탄올 및 프로필렌 글리콜 메틸 에테르 등이 있다. 또 다른 예시적인 용제로는 유산염, 초성포도산염 및 디올 등이 있다. 다른 예시적인 용제로는 유럽 특허 제1,127,929호에 기술된 용제가 있다. 앞에 열거한 용제들은 단독으로 사용될 수도 있고, 2개 이상의 용제가 함께 사용될 수도 있다. 바람직한 실시예에서, 용제는 비교적 비등점이 낮은, 즉 비등점이 160 ℃ 미만인 하나 이상의 용제를 포함할 수 있다.
본 발명의 박막을 형성하는 데 사용되는 혼합물은 포로젠을 더 포함한다. 본원에 사용된 "포로젠"은 최종 박막 내에 공극 부피를 발생시키는데 사용되는 반응제이다. 본 발명에 따른 유전성 재료에 사용하기에 적합한 포로젠으로는, 불안정 유기 그룹, 용제, 분해 가능한 폴리머, 계면활성제, 덴드리머, 하이퍼브랜치 폴리머, 폴리옥시알킬렌 화합물, 또는 이들의 조합 등이 있다.
본 발명의 임의의 실시예에서, 포로젠은 불안정 유기 그룹을 포함할 수 있다. 일부 불안정 유기 그룹이 반응 혼합물에 존재하는 경우, 불안정 유기 그룹은 경화 단계 동안에 기상 생성물을 변환시키기에 충분한 산소를 함유할 수 있다. 본 발명의 또 다른 실시예에서는, 불안정 유기 그룹과 과산화 화합물로 이루어진 혼합물로부터 CVD에 의해 박막을 침적하고, 이어서 열처리한다. 불안정 유기 그룹을 함유하는 화합물의 일부 예로는, 본원에 그 내용이 참조로 인용되어 있는 미국 특허 제6,171,945호에 개시된 화합물이 있다.
본 발명의 일부 실시예에서, 포로젠은 용제일 수 있다. 본 발명에 적합한 용제는 전술한 용제 중 임의의 것일 수 있다. 덧붙여 말하면, 용제는 일반적으로 모재의 가교 결합의 적어도 일부분 동안에 존재한다. 일반적으로 기공 형성을 돕는데 사용되는 용제는 비교적 비등점이 높으며, 즉 200 ℃ 이상이다.
임의의 실시예에서, 포로젠은 Zheng 등이 2000년 J. Inorg. Organomet. Polymers, 10권 103-113에 게재한 "Synthesis of Mesoporous Silica Materialswith Hydroxyacetic Acid Derivatives as Templates via a Sol-Gel Process" (참조문헌)에 기술된 작은 분자일 수 있다.
또한, 포로젠은 분해 가능한 폴리머일 수 있다. 분해 가능한 폴리머는 방사선으로 분해될 수도 있고, 더 바람직하게는 열로 분해될 수도 있다. 또한, 본원에 사용된 "폴리머"라는 용어는, 별도의 명시적인 설명이 없는 한, 올리고머 및/또는 공중합체란 용어를 포괄한다. 방사선으로 분해될 수 있는 폴리머는 방사선, 예컨대 자외선, X-선, 전자 빔 등에 노출될 때 분해되는 폴리머이다. 열로 분해될 수 있는 폴리머는 실리카 소스 물질의 응축 온도에 근접한 온도에서 열 분해를 받고, 가교 결합의 적어도 일부분 동안에 존재하는 것이다. 이러한 폴리머는, 유리화 반응의 템플레이팅을 촉진하고, 기공 크기를 조절 및 한정하며, 처리 중 적당한 시간에 모재로부터 분해 및 확산되는 것이다. 이러한 폴리머의 예로는, 이중 블록 공중합체, 삼중 블록 공중합체 및 다중 블록 공중합체와; 별모양 블록 공중합체와; 방사형 블록 공중합체와; 그래프트 이중 블록 공중합체와; 코그래프트(cografted) 공중합체와; 덴드리그래프트(dendrigraft) 공중합체와; 테이퍼 블록 공중합체; 그리고 이러한 구성의 조합 등의 블록 공중합체와 같은 3차원 구조를 제공하는 구성을 가진 폴리머가 있으며, 이에 한정되는 것은 아니다. 폴리머의 다른 예는 본원에 그 내용이 참조로 인용되어 있는 미국 특허 제6,204,202호에 있다.
또한, 본 발명의 포로젠은 계면활성제를 포함할 수 있다. 실리카 졸-겔을 주성분으로 하는 박막의 경우, 공극은 계면활성제의 첨가에 의해 도입되는 데, 이 계면활성제는 이후에 제거되고, 계면활성제의 양을 변화시키면 공극률을 변화시킬수 있다. 통상의 계면활성제는 양친성 성질을 나타내는데, 이는 계면활성제가 친수성인 동시에 소수성일 수 있다는 것을 의미한다. 양친성 계면활성제는 물에 대해 강한 친화력을 갖는 친수성 머리기(들)와, 친유기물로서 물에 반발하는 긴 소수성 꼬리를 갖는다. 계면활성제는 음이온성, 양이온성, 비이온성, 또는 양쪽성일 수 있다. 계면활성제의 다른 종류로는 실리콘 계면활성제, 폴리(알킬렌 옥사이드) 계면활성제 및 불소계 계면활성제가 있다. 그러나, IC 용례용 유전층을 형성하는 경우에는, 비이온성 계면활성제가 일반적으로 바람직하다. 본 발명에 사용된 계면활성제는 전통적인 방식으로 작용하지 않을 수 있고, 즉 교질 입자를 형성하거나 표면활성제로서 작용한다. 혼합물에 사용하기에 적합한 계면활성제로는, TRITRON(등록상표) X-114, X-102, X-45, X-15 등과 같은 옥틸 페놀 에톡실레이트와 노닐 페놀 에톡실레이트; BRIJ(등록상표)56 (C16H33(OCH2CH2)10OH)(ICI), BRIJ(등록상표)58 (C16H33(OCH2CH2)20OH)(ICI) 등과 같은 알코올 에톡실레이트; 및 SURFYNOLS(등록상표) 465와 485(Air Products and Chemicals, Inc.) 등과 같은 아세틸렌 디올 등이 있으며, 이에 한정되는 것은 아니다. 다른 계면활성제로는 삼중 블록 EO-PO-EO 공중합체 PLURONIC(등록상표) L121, L123, L31, L81, L101 및 P123(BASF, Inc.) 등과 같은 폴리머 화합물이 있다. 또 다른 계면활성제로는 알코올(1차 및 2차) 에톡실레이트, 아민 에톡실레이트, 글루코사이드, 글루카미드, 폴리에틸렌 글리콜, 폴리(에틸렌 글리콜-프로필렌 글리콜), 또는 2000년 뉴저지주 Glen Rock에 소재하는 Manufacturers Confectioners Publishing Co.에서 출판한 McCutcheon'sEmulsifiers and Detergents, 북미판(참조문헌)에 제공된 그 밖의 계면활성제 등이 있다.
선택된 계면활성제는 90 중량% 이하, 바람직하게는 60 중량% 이하, 더 바람직하게는 10 중량% 이하의 에틸렌 옥사이드("EO")를 포함한다. EO의 중량%가 낮을수록 더 높은 Eo'값을 갖는 재료 및 박막을 형성할 수 있다.
혼합물에 있어서 계면활성제의 금속 함량은 20 ppm 미만인 것이 바람직하다. 시판 중인 저순도 계면활성제를 사용하면, 최종막의 불순물 레벨은 허용 레벨을 크게 초과하기 때문에, 계면활성제를 정화시켜야 한다. 계면활성제의 정화는 통상의 절차를 이용하여, 예컨대 알칼리 이온은 유지될 수 있고 수소 이온은 그 곳에서 방출되는 이온 교환 칼럼을 채용하여, 수행될 수 있다. 상기 저순도 계면활성제는 대개 약 100 내지 1000 백만분율 범위의 알칼리 이온 농도를 갖는다. 상기 계면활성제 정화의 목표는 알칼리 이온 불순물의 레벨을 50 십억분율 미만으로 줄이는 것이다. 박막 재료 내에서 알칼리 이온 불순물의 허용 농도는 각 알칼리 요소마다 10 십억분율 미만이다.
포로젠은 하이퍼브랜치 폴리머 또는 덴드리머 폴리머일 수 있다. 하이퍼브랜치 폴리머와 덴드리머 폴리머는 일반적으로 용액점도와 용융점도가 낮고, 표면의 작용기로 인해 화학 반응도가 크며, 분자량이 큰 경우에도 용해도가 강화된다. 분해 가능한 하이퍼브랜치 폴리머와 덴드리머의 적절한 비제한적 예의 일부가 1996년 Aggarwal에서 출판한 "Comprehensive Polymer Science" 2차 증보판 71-132 페이지에 제공되며, 이 참조문헌은 본원에 그 내용이 참조로 인용되어 있다.
또한, 박막 형성 혼합물 내의 포로젠은 폴리옥시알킬렌 폴리머 화합물일 수 있으며, 예컨대 폴리옥시알킬렌 비이온성 계면활성제, 폴리옥시알킬렌 폴리머, 폴리옥시알킬렌 공중합체, 폴리옥시알킬렌 올리고머, 또는 이들의 조합일 수 있다. C2에서 C6에 이르는 알킬 부분을 포함하는 폴리알킬렌 옥사이드의 예로는, 폴리에틸렌 옥사이드, 폴리프로필렌 옥사이드 및 그 공중합체가 있다.
전술한 성분 이외에도, 박막 형성 혼합물은 이온 첨가제도 포함할 수 있다. 이온 첨가제는 금속 불순물 함량이 약 500 ppm 이하인 경우에 첨가된다. 일반적으로, 이온 첨가제는 대표 조성이 [NR(CH3)3]+A-인 음이온 첨가제의 그룹에서 선택된 화합물이며, 여기에서 R은 사슬길이가 1 내지 24인 소수성 리간드로서 테트라메틸암모늄과 세틸트리메틸암모늄 등이 있고, A-는 음이온으로서 포름산염, 질산염, 수산염, 인산염, 탄산염 및 하이드록사이드 그리고 이들의 조합으로 실질적으로 이루어진 그룹에서 선택된 것이다. 테트라메틸암모늄염, 즉 더 일반적으로는 테트라알킬암모늄염, 또는 산성 매체속의 테트라 유기아민이나 유기암모늄염을 계면활성제로 템플릿화된 다공질 산화물 전구체 조성물에 첨가하여, 이온 함량을 증가시키고, 포로젠 정화 중에 제거된 알칼리 이온 불순물(나트륨 및 칼슘)을 대체한다.
별법으로서, 이온 첨가제는 산성 전구체 혼합물에서 이온 암모늄 타입의 염을 형성하는 아민 첨가제일 수 있다. 적절한 아민 첨가제는 트리에틸렌디아민(TEDA); 디에탄올아민(DELA); 트리에탄올아민(TELA); 아미노프로필디에탄올아민(APDEA); 비스(p-아미노시클로헥실)메탄(PACM); 퀴누클리딘(QUIN); 3-퀴누클리디놀; 트리메틸아민(TMA); 테트라메틸에틸렌디아민(TMEDA); 테트라메틸-1,3-프로판디아민(TMPDA); 트리메틸아민 옥사이드(TMAO); PC-9, N,N,N-트리스(N', N'-디메틸-3-아미노프로필)아민; PC-77, 3,3'-빈스(디메틸아미노)-N-메틸디프로필아민; CB, 콜린 하이드록사이드; DMAP, 4-디메틸아미노피리딘; DPA, 디페닐아민; 또는 TEPA, 테트라에틸렌펜타민으로 이루어진 그룹에서 선택된다.
박막이 회전 코팅 기법을 통해 형성되는 실시예에서, 혼합물은 특히 하나 이상의 실리카 소스, 포로젠, 촉매 및 물을 포함한다. 임의의 실시예에서, 혼합물은 용제, 이온 첨가제 및 계면활성제를 더 포함한다. 요컨대, 혼합물을 기재 상에 분배하고 용제 및 물을 증발시켜 박막을 형성할 수 있다. 일반적으로, 계면활성제와 잔류 용제 및 물은 코팅된 기재를 저유전성 박막을 생성하기에 충분한 시간 동안 하나 이상의 온도로 경화시킴으로써 제거된다.
상기 혼합물은 코팅된 기재를 형성하도록 기재 상에 침적될 수 있다. 본원에 사용된 "기재"란 용어는 임의의 적절한 조성물로서, 본 발명에 따른 유전성 박막을 상기 조성물 상에 도포 및/또는 형성하기 전에 형성된 조성물을 지칭한다. 본 발명과 함께 사용될 수 있는 적절한 기재로는, 예컨대 갈륨비소("GaAs")와, 규소, 그리고 결정질 규소, 폴리실리콘, 비결정질 규소, 에피택셜 실리콘, 이산화규소("SiO2") 및 그 혼합물 등과 같은 규소 함유 조성물 등이 있고, 이에 한정되는 것은 아니다. 혼합물은 침지, 롤링, 브러싱, 분무 또는 회전 코팅 등의 다양한 방법을 통해 기재 상에 도포될 수 있으며, 이에 한정되는 것은 아니다. 그 후, 실리카 소스의 가수 분해를 실질적으로 완료하고, 가교 결합 공정을 지속하며, 임의 잔류 용제가 존재한다면 이를 박막으로부터 제거하기 위해, 코팅된 기재를 예열할 수도 있다. CVD를 기초로 하는 방법 등과 같은 그 밖의 실시예에서, 혼합물은 기화될 수도 있고 및/또는 기재를 피복하는 미립자를 형성할 수도 있다.
그 후, 코팅된 기판은 유전성 박막을 형성하도록 더 가열되거나 경화된다. 혼합물 내에 있는 성분, 기재 및 바람직한 기공 부피에 따라, 구체적인 온도와 기간이 결정된다. 임의의 실시예에서, 경화 단계는 제어형 램프(controlled ramp) 또는 소크(soak) 보다는 2개 이상의 온도에서 수행된다. 대개 300 ℃ 미만인 제1 온도는 혼합물로부터 물 및/또는 용제를 제거하기 위한 온도이며, 또한 가교 결합 반응을 위한 온도이다. 제2 온도는 포로젠을 제거하기 위한 온도이며, 또한 실질적으로(완전할 필요는 없음) 재료를 가교 결합시키기 위한 온도이다. 본 발명의 임의의 바람직한 실시예에서, 코팅된 기재는 약 250 내지 약 450 ℃, 더 바람직하게는 약 400 ℃ 이하의 온도로 가열된다. 가열 또는 경화 단계는 약 30분 이하 동안, 바람직하게는 약 15분 이하 동안, 더 바람직하게는 약 6분 이하 동안 수행된다.
경화 단계는 핫 플레이트, 오븐, 노(爐) 등과 같은 열적 수단을 통해 수행될 수 있다. 열적 수단을 이용한 경우, 코팅된 기판의 경화는 질소, 불활성 가스, 공기, 또는 그 밖의 N2/O2혼합물(O2가 0-21%)을 이용한 대기압 분위기와, 진공 분위기, 또는 산소의 농도가 제어되는 감압 분위기 등과 같은 제어된 조건 하에서 수행될 수 있다. 별법으로서, 경화 단계는 전자빔, 오존, 플라즈마, X-선, 자외선 또는 그 밖의 매체에 의해 수행된다. 바람직한 실시예에서, 경화 단계는 공기, 질소, 또는 불활성 가스의 대기압 조건과, 진공 조건, 또는 산소의 농도가 10% 이하로 제어되는 감압 조건하에서 열적 수단을 통해 수행된다.
본 발명에 따른 재료는 후경화 전자빔 처리, 자외선 처리, X-선 처리, 또는 그 밖의 처리 등과 같은 후경화 단계를 더 받을 수도 있다. 예컨대, 이들 처리는 흡수되는 물의 양을 줄여서 유전 상수를 감소시키거나 재료의 기계적 완전성을 증대시킨다.
유전성 재료의 정규화된 벽 탄성 계수를 결정함으로써, 본 발명에 다른 박막의 유전 상수와 탄성 계수를 조정하여, 소정의 용례에 바람직한 유전 상수를 얻을 수 있다. 이는 박막의 공극률을 변화시킴으로써 달성된다. 혼합물에 있어서의 포로젠의 양을, 예컨대 계면활성제 또는 용제의 양을 변화시켜, 공극률을 변화시킬 수 있다.
본 발명에 따른 박막은 메소 다공질이다. 본원에 사용된 "메소 다공질"이란 용어는, 기공 크기가 약 10 Å 내지 약 500 Å, 바람직하게는 약 10 Å 내지 약 100 Å, 가장 바람직하게는 약 10 Å 내지 약 50 Å 범위에 있는 것을 나타낸다. 기공의 크기 범위가 협소하고 기공이 박막 전체에 걸쳐서 균등하게 분배되어 있는 박막이 바람직하다. 본 발명에 따른 박막의 공극률은 바람직하게는 약 10% 내지 약 90%, 더 바람직하게는 약 40% 내지 약 85%이다. 박막의 공극률은 폐쇄 기공 또는 개방 기공일 수 있다.
본 발명에 따른 임의의 실시예에서, 박막의 회절 패턴은 d-간격이 10 Å 보다 큰 경우에 회절 피크가 나타나지 않는다. 박막의 회절 패턴은 중성자 분석, X-선 분석, 여입사 분석 및 반사도 분석 기술 등과 같은 다양한 방식으로 얻을 수 있으며, 이에 한정되는 것은 아니다. 예컨대, 통상의 X-선 회절 데이터는, 예컨대 CuKα 방사선을 이용하는 Siemens D5000 θ-θ 회절 분석기 등의 통상의 회절 분석기를 사용하여 표본 박막에서 수집될 수 있다. 또한, 표본 박막은, 예컨대 회전 음극 X-선관으로부터의 Cu 방사선을 이용하는 Rigaku ATX-G 고해상도 회절 시스템을 이용하는 X-선 반사도(XRR) 데이터에 의해 분석될 수도 있다. 또한, 표본 박막은, 예컨대 NIST Center for Neutron Research의 30 미터 NG7 SANS 등과 같은 시스템을 이용하는 중성자 소각 산란(SANS)을 통해 분석될 수도 있다.
본 발명에 따른 유전성 재료는 박막으로 형성될 경우 균열을 견뎌 내고 화학/기계적으로 평탄화될 수 있는 기계적 성질을 갖는다. 또한, 본 발명에 따른 유전성 박막은 저수축성을 나타낸다. 본 발명에 따른 유전성 박막의 두께는 일반적으로 0.05 내지 약 2 ㎛이다. 본 발명에 따른 유전성 박막은 약 0.5 내지 약 10 GPa, 일반적으로는 2 내지 6 GPa 범위의 탄성 계수와, 약 0.2 내지 약 2.0 GPa, 일반적으로는 약 0.4 내지 약 1.2 GPa 범위의 경도값과, 633 nm에서 1.1 내지 1.5의 굴절률을 나타낼 수 있다.
본 발명에 따른 박막은 뛰어난 절연성과 비교적 큰 탄성 계수를 제공한다. 또한, 상기 박막은 유익한 균일성, 유전 상수 안전성, 내균열성 및 표면 경도를 제공한다. 본 발명에 따른 박막의 적절한 용례로는, LSIs, 시스템 LSIs, DRAMs, SDRAMs, RDRAMs 및 D-RDRAMs 등의 반도체 소자용 층간 절연막과, 반도체 소자용 표면 코팅막 등과 같은 보호막과, 다층 인쇄 회로 기판용 층간 절연막, 그리고 액정 디스플레이 장치용 보호막 또는 절연막 등이 있다. 다른 용례로는 캡핑층(capping layer), 하드 마스크, 또는 식각 정지부 등이 있다.
본 발명은 이하의 예를 참조로 하여 보다 상세히 예시되지만, 본 발명이 상기 예에 한정되는 것으로 간주되어서는 안된다.
이하의 예에서는, 별도의 설명이 없는 한, 저저항(0.01 Ωcm) 단결정 규소 웨이퍼 기판 상에 회전 코팅되고 400 ℃로 하소된 표본 박막으로부터 성질을 구하였다. 각 박막의 두께, 박막 굴절률 및 공극률값은 Sentech Instruments GmbH에서 제조한 Model SE 800 등의 가변각 분광 분석 엘립소미터를 이용한 타원 편광 분석에 의해 정해지고, Spectra Ray 소프트웨어에 의해 계산되었다. 굴절률, 박막 두께 및 공기 비율값은, 예컨대 Bruggemann 등과 같은 다양한 모델을 이용하여 약 1 이하의 평균 제곱 오차를 갖는 400 내지 800 nm 범위의 파장에서 모의 측정을 실시함으로써 얻어진다. 두께의 값의 경우, 형상 측정법(profilometry)에 의해 측정된 모의 측정 두께와 실제 두께의 값 간의 오차는 일반적으로 2% 미만이었다.
각 표본 박막의 유전 상수는 ASTM Standard D150-98에 따라 측정하였다. 각 박막의 캐패시턴스-전압은 Solartron Model SI 1260 Frequency Analyzer와 MSI Electronics Model Hg 401 single contact mercury probe를 이용하여 1MHz에서 구하였다. 캐패시턴스 측정과 수은 전극 면적(A)에서의 오차는 1% 미만이었다. 기재(웨이퍼)의 캐패시턴스(CSi), 배경 캐패시턴스(Cb) 및 전체 캐패시턴스(CT)는 +20 내지 -20 볼트로 측정되었고, 박막 표본의 캐패시턴스(Cs)는 수학식 6에 의해 계산되었다:
각 필름의 유전 상수는 수학식 7에 의해 계산되었으며, 이 식에서 d는 박막의 두께, A는 수은 전극 면적,는 진공에서의 유전 상수이다:
박막의 유전 상수의 전체 오차는 6% 미만일 것으로 예상되었다.
각 박막에 대한 탄성 계수는, 웨이퍼의 중심으로부터 취하고, 용융점이 낮은 접착제, 예컨대 뉴욕주 Valley Cottage 소재의 Armo Products Inc.,에서 제조되는 CRYSTALBOND(등록상표)를 이용하여 알루미늄 단편에 장착한 1 ㎤의 표본으로부터 얻었다. 압입 경도 시험은, 그 내용이 본원에 참조로 포함되어 있는 Oliver 등이 1992년 J. Material Research 7[6]권 1564-1583 페이지에 게재한 "An improved technique for Determining Hardness and Elastic Modulus Using Load and Displacement Sensing Indentation Experiments" (참조문헌)에 기술되어 있는 연속 강성 측정("CSM") 방법을 이용하여, ACCUTIPTMBerkovich 다이아몬드 팁을 구비한MTS Systems Corporation의 NANOINDENTER(등록상표) Dynamic Contact Module(DCM)에 의해 수행되었다. 1차 하중 신호에 작은 진동을 부가하고, 그에 따른 시스템의 응답을 특정 주파수 증폭기로 분석하였다. 시험 동안 여기 주파수는 75Hz(DCM)로 일정하게 유지되며, 여기 진폭은 최종 변위 진폭이 1 nm(DCM)로 일정하게 유지되도록 제어된다.
각 압입 경도 시험에서는 접촉 강성 S의 연속 측정을 고려하였다. S의 동적 측정과, 영의 계수 및 경도[푸아송비는 실리카의 경우 0.18이고, 저 유전 상수(k) 박막의 경우 0.25]에 관하여 정립된 공식을 이용하여, 개개의 압입 경도 시험마다 영의 계수와 경도를 표면 침투의 연속 함수로서 산출하였다. 5 내지 10의 인덴트 어레이를 각 표본에 형성하였고, 연속 인덴트는 약 20 내지 25 ㎛의 간격을 두고 배치되어 있다. 각 압입 경도 시험의 결과를 검사하고, "이상치(outlier)"를 배제시켰다. 각 표본의 압입 경도 시험의 영의 계수 및 경도 대 침투에 대한 결과는, 약 5 nm의 이산 변위 윈도우를 이용하여 평균이 구해진다. 그 후, 상기 윈도우에 있는 데이터를 이용하여, 평균, 표준 편차 및 각 표본에 대한 신뢰 구간을 계산하였다. 마찬가지로, 나머지 이산 윈도우에 대해서도 동일한 통계치를 계산하였다. 동일한 방식으로 경도의 결과를 구하고 평균을 구하였다. 영의 계수와 경도는, 계수 곡선의 최소값(약 30 - 50 nm)에서 측정된 계수값과 경도 곡선의 최소값(약 30-50 nm)에서 측정된 경도값으로 기록되었다. 박막의 계수와 경도의 오차는 10% 미만으로 예상된다.
예
예와 용례에서 사용되는 약어의 목록을 다음의 표 1에 제공한다.
화학물질 약자
약어 일반 명칭 실리카 소스TAS 테트라아세톡시실란TEOS 테트라에톡시실란TMOS 테트라메톡시실란TBOS 테트라-n-부톡시실란MTES 메틸트리에톡시실란DMDES 디메틸디에톡시실란PTES 페닐트리에톡시실란FTES 플루오로트리에톡시실란HDTMS 헥사데실트리메톡시실란MTAS 메티트리아세톡시실란
HMDS 헥사메틸디실라잔TEDMDS 테트라에톡시디메틸디실록산TMDEDS 테트라메틸디에톡시디실록산poly-TEOS 폴리디에톡시실록산TMCTS 테트라메틸시클로테트라실란OctaTMA-POSS 실세스퀴옥산 큐브 w/8 TMA+TSE-POSS 트리실란올에틸-POSS용제PGMEA 프로필렌 글리콜 메틸 에테르 아세테이트PGPE 프로필렌 글리콜 프로필 에테르염기TMAH 테트라메틸암모늄 하이드록사이드계면활성제X114 Triton X-114 (옥티페놀 에톡실레이트)Surf 485 Surfynol 485 (아세틸렌 디올 에톡실레이트)L121 플루로닉 L 121 (EO-PO-EO 삼중 블록 공중합체)L101 플루로닉 L 101 (EO-PO-EO 삼중 블록 공중합체)L81 플루로닉 L 81 (EO-PO-EO 삼중 블록 공중합체)L31 플루로닉 L 31 (EO-PO-EO 삼중 블록 공중합체)
어레이의 원소를 준비하기 위한 일반 공정
친수성 실리카 소스와 하나 이상의 소수성 실리카 소스를 함유하는 혼합물을 준비하였다. 용제와 계면활성제가 4:1의 용적비로 이루어진 소정량의 물질과 추가의 용제를 실리케이트에 첨가하였다. 유기 성분을 각각 첨가한 후, 촉매와 물을 다음의 순서로, 즉 물, 산성 촉매 및 이온 첨가제의 순서로 혼합물에 첨가하였다.물을 첨가한 후에, 혼합물을 실내 온도에서 5 내지 10분간 숙성(熟成)시켰고, 그 후 산성 촉매와 이온 첨가제를 첨가한 후에 상기 숙성 단계를 반복하였다. 모든 반응제를 첨가한 후, 약 5분 미만 동안 교반하고, 혼합물 내의 반응제에 따라 1 내지 24시간 범위의 기간동안 실내 온도로 숙성시켰다.
직경이 약 125 mm인 규소 웨이퍼를, 현재 계류중인 "Apparatus and Methods for Forming Films on Substrates"란 제목의 미국 특허 출원(대리인 서류 번호 2001-030-SMX 3122)의 도 3에 도시된 궤도 운동 장치의 홀더에 배치하였다. 궤도 운동 장치를 작동시켜 웨이퍼를 궤도를 따라 약 2200 rpm의 속도로 이동시켰는데, 여기서 상기 궤도의 장축은 약 4.5 mm이고 단축은 약 2.25 mm이다.
웨이퍼가 그 궤도를 따라 이동하는 동안, 침적 장치는 이후의 액체 표본을 웨이퍼 상에 거의 정방향 패턴(예컨대, 각각 5 ×5 표본 모재)으로 순차적으로 분배하도록 작동되며, 상기 패턴에서 인접 표본 간의 중심 대 중심 간격은 약 17.5 mm이었다. 각 액체 표본의 용적은 약 2 내지 5 ㎕로 하였다. 웨이퍼 상에 액체 표본을 분배하는 것은 약 12분간 행해졌고, 기재는 그 궤도 상에서 대략 15분의 전체 기간 동안 이동되었으며(예컨대, 최종 표본이 기재 상에 침적되는 시간보다 대략 3분 더 길게), 그 후 기재의 궤도 운동이 정지되었다. 웨이퍼의 궤도 운동으로 인해, 액체 표본은 이 액체 표본이 웨이퍼 상에서 확전되어 그 위에 박막을 형성하는 것을 돕는 비접촉 확전력을 받게 된다. 박막의 어레이를 핫 플레이트 상에서 90 ℃의 온도로 90초간 가열하고, 180 ℃의 온도로 90초간 가열하며, 400 ℃의 온도로 180초간 공기 또는 질소 분위기하에서 가열하여, 광학적으로 투명한 얇은 박막을 형성하였다. 그 후, 상기 공정을 통해 형성된 박막은 굴절률, 유전 상수, 계수, 경도 및 정규화된 벽 탄성 계수를 결정하기 위해 직접 분석된다.
예 1-14 : 회전 코팅된 박막에 대한 비교예로서 선택된 어레이 요소
어레이 요소를 준비하는 일반적인 과정과 동일한 방식으로 표본 박막을 준비하였다. 개개의 마이크로티터 웰(microtiter well)에 분산된 각 반응제의 용적이 표 2에 제공된다. 박막에 어레이 요소를 마련하기 위한 일반적인 절차에 따라, 용액을 분산하고, 교반하며, 하소하였다. 각 박막의 성질은 표 3에 제공된다.
어레이 요소의 조성
성질
예 15 : 회전 코팅
317.9 ㎕의 TEOS와 326.3 ㎕의 MTAS를 함유하는 혼합물을 준비하였다. PGPE 대 Triton X-45가 4:1의 용적비로 이루어진 635.7 ㎕의 소정량의 물질과, 2027.3 ㎕의 PGMEA를 혼합물에 첨가하였다. 이어서, 추가의 반응제를 혼합물에 다음의 순서로, 즉 390 ㎕의 물, 119.6 ㎕의 0.025 M HNO3, 그리고 물속에 1.2 중량%의 TMAH가 있는 22.8 ㎕의 물질의 순서로 첨가하였다. 물을 첨가한 후, 혼합물을 실내 온도에서 5분 동안 숙성시켰다. 뒤이은 HNO3및 TMAH 첨가 이후에는 각각 5분씩의 숙성 단계가 이어진다. 모든 반응제가 첨가되면, 전체 용액을 실내 온도에서 5분간 숙성시키고, 2-3분 동안 교합하여 이 용액을 완전히 혼합한다. 그 결과 형성된 깨끗한 용액을 회전 코팅 이전에 실내 온도에서 2-3분 동안 숙성시켰다.
500 rmp으로 7초 동안 회전한 후에 30-45초 동안 1800 rpm으로 가속되는 저저항성 P형<100> Si 웨이퍼 상에 졸을 분배하였다. 회전 코팅 공정 동안에 형성된 박막을 핫 플레이트 상에서 90 ℃의 온도로 90초간 하소하고, 180 ℃의 온도로 90초간 하소하며, 400 ℃의 온도로 180초간 공기 또는 질소 분위기하에서 하소하여, 포로젠을 제거하였다. 각 박막의 성질은 표 5에 제공된다.
회전 코팅된 박막의 조성
성질
예 16-27:
혼합물 속에 있는 실리카 소스, 계면활성제, 용제 및 촉매의 타입 및/또는 양이 변동된 것을 제외하고는 예 15와 동일한 방식으로 표본 박막을 준비하였다. 이들 변동을 표 4에 제공한다. 각 박막의 성질을 표 5에 제공한다.
표 5에 예시하는 바와 같이, 일부 조건하에서 Eo'가 큰 재료는 pH가 대략 4보다 크게 얻어지거나, 가수 분해 및 응축 동안에 아세트산을 발생시키는 Si 소스를 이용하여 얻어진다.
표 3과 표 4를 비교하면, 정규화된 벽 탄성 계수가 비교적 크고, 궤도 이동 장치 등과 같은 다른 증발 기술을 이용한 어레이 포맷에서 생성되는 조성물을, 통상의 회전 코팅 기술을 이용하여 재생산할 수 있음이 나타난다.
어레이 요소 28-131:
혼합물 속에 있는 실리카 소스, 계면활성제, 용제 및 촉매의 타입 및/또는 양이 변동된 것을 제외하고는 예 1과 동일한 방식으로 표본 박막을 준비하였다. 이들 변동을 표 6에 제공한다. 얻어진 모든 박막은 투명하였다. 각 박막의 성질을 표 7에 제공한다.
표 7에 예시하는 바와 같이, 어레이 요소 28-34는 유전 상수가 2.4 내지 2.7이고, 정규화된 벽 탄성 계수가 15 내지 17이다. 예 35-47은 유전 상수가 2.1 내지 2.4이고, 정규화된 벽 탄성 계수가 15 내지 17 GPa이다. 예 48-56은 유전 상수가 1.9 내지 2.1이고, 정규화된 벽 탄성 계수가 15 내지 17 GPa이다. 예 57-67은 유전 상수가 1.7 내지 약 1.9이고, 정규화된 벽 탄성 계수가 15 내지 약 17 GPa이다. 예 68과 69는 유전 상수가 1.7 미만이고, 정규화된 벽 탄성 계수가 15 내지 17 GPa이다.
예 70과 71은 유전 상수가 2.4 내지 2.7이고, 정규화된 벽 탄성 계수가 17 내지 20 GPa이다. 예 72-78은 유전 상수가 2.1 내지 2.4이고, 정규화된 벽 탄성 계수가 17 내지 20 GPa이다. 예 79-85는 유전 상수가 1.9 내지 2.1이고, 정규화된 벽 탄성 계수가 17 내지 20 GPa이다. 예 86-90은 유전 상수가 1.7 내지 1.9이고, 정규화된 벽 탄성 계수가 17 내지 20 GPa이다. 예 91-93은 유전 상수가 1.7 미만이고, 정규화된 벽 탄성 계수가 17 내지 20 GPa이다.
예 94-97은 유전 상수가 2.1 내지 2.4이고, 정규화된 벽 탄성 계수가 20 GPa보다 크다. 예 98-103은 유전 상수가 1.9 내지 2.1이고, 정규화된 벽 탄성 계수가 20 GPa보다 크다. 예 104-107은 유전 상수가 1.7 내지 1.9이고, 정규화된 벽 탄성계수가 20 GPa보다 크다. 예 108-111은 유전 상수가 약 1.7 미만이고, 정규화된 벽 탄성 계수가 20 GPa보다 크다.
예 112-115는 유전 상수가 1.8 내지 1.95이고, 정규화된 벽 탄성 계수가 26 GPa보다 크다. 예 116-121은 유전 상수가 약 1.8 미만이고, 정규화된 벽 탄성 계수가 20 GPa보다 크다.
예 122-131은 유전 상수가 약 2.0 미만이고, 정규화된 벽 탄성 계수가 10 내지 15 GPa이다.
어레이 요소의 조성
성질
계면활성제 레벨이 상이한 경우와, 친수성 Si 소스 대 소수성 Si 소스의 비율이 상이한 경우에 대한 정규화된 벽 탄성 계수의 비교
4개의 상이한 계면활성제 레벨과, 3개의 상이한 Si 소스의 비율을 갖는 표본 박막을 예 1과 동일한 방식으로 준비하고, 본원에 기술된 절차를 이용하여 각 박막에 대한 정규화된 벽 탄성 게수를 계산하였다. 계면활성제로는 TRITONTMX-114를, 실리카 소스로는 TEOS 및 MTES를, 용제로는 PGPE를, 이온 첨가제로는 TMAH를 갖는 혼합물로부터 각각의 박막을 형성하였다. 다음의 비율은 일정하게 유지되었다: APPROX_PH[-log[(moles acid - moles base)/(kg water + kg solvent)]] = 1.89, TMAH/Si = 0.0011, H2O/Si = 5.87, PGPE/Si = 4.52. 표 8은 다양한 시간에 대한 값을 제공한다.
계면활성제 레벨의 변화에 의한 공극률의 변동
그 후, 본원에 기술된 계산식, 즉 k에 관한 맥스웰 방정식을 이용하는 공극률의 변동에 의해 탄성 계수 대 k 곡선을 작성하는 데, Eo' 의 평균과 벽 유전 상수(k)=4.2를 이용하였으며, 탄성 계수에 관한 Day 등의 2-d 원형 구멍 모델은 3-d 원통형 기공에까지 확장 적용되고, 상기 기공의 축선에 수직하게 탄성 계수가 측정된다. 도 2는 벽 유전 상수(k)가 4.2이고 벽 탄성 계수가 12.9 GPa인 경우의 이론상 E 대 k 곡선과, 4개의 상이한 계면활성제 레벨 및 3개의 상이한 Si 소스의 비율을 갖는 경우의 데이터를 비교한 것이다.
도 2에 예시된 바와 같이, 실험에 의해 얻은 포인트는 이론상 곡선을 거의 근접하게 따른다. 보다 유익한 유전 상수 및 탄성 계수를 갖는 재료를 선택하기 위해, 공극률을 변화시킬 수 있다. 이러한 변화는 공극률의 변화로 귀결되며, 즉공극률이 증대되어 탄성 계수는 감소되고 유전 상수는 일정하다. 이러한 예는 주어진 용례에 대하여 유전 상수가 일정한 재료를 마련하도록 용제의 레벨을 변화시킴으로써, 상기 곡선을 상승 및 하강시킬 수 있음을 보여주는 증거이다.
상이한 양의 용제와 관련한 정규화된 벽 탄성 계수의 비교
상이한 양의 용제를 이용하여 마련된 재료에 대하여 정규화된 벽 탄성 계수를 계산하였다. Ramos 등이 기술한 "Mechanical and Electrical Properties of NANOGLASSTMNanoporous Silica as Function of Porisity"란 제목의 2001년 6월에 기사에 제공되는 정보로부터, 탄성 계수 및 유전 상수에 관한 데이터를 얻었다. 상기 데이터 포인트는 다음과 같다. 즉, k=1.95이고 탄성 계수=4.3 GPa인 포인트; k=2.05이고 탄성 계수=5.5 GPa인 포인트; k=2.24이고 탄성 계수=6.1 GPa인 포인트; k=2.38이고 탄성 계수=9.1 GPa인 포인트이다. 본원에 기술된 방법을 이용하여 정규화된 벽 탄성 계수를 계산하였다. 도 3은 벽 유전 상수(k)가 4.2이고 벽 탄성 계수가 41 GPa인 경우의 이론상 E 대 k 곡선과, 상기 자료로부터 얻은 데이터 포인트 간의 비교를 보여준다.
이 예는 주어진 용례에 대하여 유전 상수가 일정한 재료를 마련하도록 용제의 레벨을 변화시킴으로써, 상기 곡선을 상승 및 하강시킬 수 있음을 보여주는 증거이다.
비교예
유전 상수 및 영의 계수에 대한 값을 알고 있는 종래 기술, 예컨대 회전 코팅된 다공질의 실리카계 박막을 조사하고, 정규화된 벽 탄성 계수를 계산하였다. 이러한 조사의 결과를 표 9에 제공한다. 또한, 표 9는 활성화 시간, 활성화 온도 및 각 박막에 대한 금속 불순물 레벨을, 상기 참조문헌에서 제공된 경우에 제공한다. 도 4는 어레이 요소의 예 28-131을 이용한 본 발명에 따른 유전성 박막과, 종래의 유전성 박막의 비교를, 표 9에서 제공하는 값과 15 GPa, 20 GPa 및 72 GPa의 Eo'에 기초한 이론상의 곡선을 이용하여 보여준다.
표 9와 도 4에 에시된 바와 같이, 종래의 박막 중에는 k가 약 1.95 미만이고 Eo'가 약 26 GPa보다 큰 것이 없다. 유전 상수가 2 내지 약 2.5이고, Eo'의 평균이 비교예 2의 박막의 경우에는 약 15 Gpa이며, 비교예 1의 박막의 경우에는 9 GPa 미만이다. 비교예 7의 박막은 유전 상수가 약 2보다 크고, Eo'는 33.6 GPa 정도이다. 비교예 6의 박막은 유전 상수가 약 1.95보다 크고, Eo'는 41.9 GPa 정도이다. 비교예 5의 박막은 유전 상수가 약 2보다 크고, Eo'는 29 GPa 정도이다. 비교예 3의 박막에 대한 Eo'를 계산하려는 시도는 결론에 이르지 못하였는 데, 그 이유는 탄성 계수는 히드록실 함량을 줄이려는 의도의 후처리 이전에 박막 상에서 측정되었지만, 유전 상수는 상기 후처리 이후에 박막 상에서 측정되었기 때문이다. 단지 비교예 2의 박막이 500 ppm 미만의 금속 함량을 갖는 것으로 보고되었다.
유전 상수가 1.95 미만인 박막의 경우, 비교예 6의 박막은 Eo'가 4.2 GPa이고, 비교예 8의 박막은 Eo'가 25.8 GPa 정도이며, 비교예 3의 박막에 대한 Eo'를 계산하려는시도는 전술한 바와 같이 결론에 이르지 못하였다. 이들 박막 중에서 금속의 함량이 약 500 ppm 미만인 것은 없다. 따라서, 본원에 기록된 종래 재료의 유전 성질 및 기계적 성질은 반응제가 정화되는 경우에 유지된다. 또한, 이들 박막 중에서 경화 온도가 450 ℃ 미만이고 경화 시간이 30분 미만인 것은 없다.
회전 코팅된 저 유전 상수(k) 실리카계 박막에 대한 비교예
(1) 미국 특허 제5,905,117호 참조
(2) 본 발명과 동일한 출원인에게 양도된 유럽 특허 제1,123,753호 참조
(3) WO 00/39028; 미국 특허 제6,329,017호 참조
(4) Brinker 등이 J. Am. Chem., Soc. 202, 122 5258-5261 페이지에 게재한 "Evaporation-Induced Self Assembly of Hybrid Bridged Silsesquioxane Film and Particulate Mesophases with Integral Organic Functionality" 참조
(5) Golden 등이 2001년 5월자로 Semiconductor International에 "Designing Porous Low-k Dielectrics"란 제목으로 발표한 내용 참조
(6) Jin 등이 2001년 6월자로 International Interconnect Technology Conference에 "Characterization and Integration of Porous Extra Low-k(XLK) Dielectrics"란 제목으로 발표한 내용 참조
(7) Ramos 등이 2001년 6월자로 "Mechanical and Electrical Properties of NANOGLASSTMNanoporous Silica as Function of Porisity"란 제목으로 발표한 기사 참조
(8) Thomas, M.E.가 2001년 7월자로 Solid State Technology에 "Spin-on Stacked Films for Loww-keff Dielectrics"란 제목으로 발표한 내용 참조
(9) Thanawala 등이 Honeywell Technical Reports에 "Reduction in the Effective Dielectric Constant of Integrated Interconnect Structures through an All Spin-on Strategy"란 제목으로 발표한 내용 참조
(10) 유럽 특허 제1,088,868호 참조
(11) 유럽 특허 제1,090,967호 참조
(12) 유럽 특허 제1,127,929호 참조
(13) Yang 등이 2002년 Chem. Mater. 14권 369-374 페이지에 게재한 "Nanoporous Ultralow Dielectric Constant Organosilicates Templated by Triblock Copolymers" 참조
(14) Cook 등이 1999년 J. Electrochem. Soc. 146(12) 4439-4448 페이지에 게재한 "Stress-Corrosion Cracking of Low Dielectric Constant Spin-On Glass Thin Films" 참조
(15) Ro 등이 2001년 Polymer Preprints 42(2) 889 페이지에 게재한 "Synthesis and Characterization of Polysilsesquioxane Copolymers for Low Dielectric Applications" 참조
(16) Wang 등이 2001년 9월자로 Solid State Technology에 "Advanced Processing: CMP of Cu/low-k and Cu/ultralow-k Layers"란 제목으로 발표한 내용 참조
(17) Berry 등이 "Plasma Curing Process for Porous Silica thin Film"이란 제목으로 출원한 미국 특허 출원 공개 제US 2001/0038919 A1호 (11/8/01)와, LaPedus, M.,가 2002년 4월 5일자로 Silicon Strategies에 "Startup Claims Radical approach to Low-k Insulators in Copper Chips"란 제목으로 발표한 내용 참조
본 발명에 따르면 유전 상수와 탄성 계수를 하나의 성능 지수, 즉 정규화된 벽 탄성 계수(Eo')에 관련시킴으로써, 유전 상수 및 탄성 계수를 조절할 수 있게 되어, 당업계에서 필요로 하는, 예컨대 유전 상수가 낮고 충분한 기계적 강도를 갖는 개선된 유전성 재료가 제공할 수 있게 된다. 또한, 비교적 낮은 온도와 비교적 짧은 주기 시간으로 저유전성 박막을 제조하는 방법도 제공될 수 있다.

Claims (44)

  1. 유전 상수가 약 3.7 이하이고,
    부분적으로는 상기 유전 상수로부터 유도되는 정규화된 벽 탄성 계수(Eo')가 약 15 GPa 이상이며,
    금속 불순물의 레벨이 약 500 ppm 이하인 저유전성 재료.
  2. 제1항에 있어서, 상기 유전 상수는 약 2.7 이하인 것인 저유전성 재료.
  3. 제1항에 있어서, 상기 정규화된 벽 탄성 계수는 약 17 GPa 이상인 것인 저유전성 재료.
  4. 유전 상수가 약 1.95 미만이고, 부분적으로는 상기 유전 상수로부터 유도되는 정규화된 벽 탄성 계수(Eo')가 약 26 GPa 보다 큰 저유전성 재료.
  5. 제4항에 있어서, 금속 불순물의 레벨이 약 500 ppm 이하인 것인 저유전성 재료.
  6. 유전 상수가 약 2.0 이하이고,
    부분적으로는 상기 유전 상수로부터 유도되는 정규화된 벽 탄성 계수(Eo')가 약 5 GPa 내지 약 15 GPa이며,
    금속 불순물의 레벨이 약 500 ppm 이하인 저유전성 재료.
  7. 제6항에 있어서, 상기 정규화된 벽 탄성 계수는 약 10 GPa 내지 약 15 GPa인 것인 저유전성 재료.
  8. 제4항 또는 제6항에 있어서, 상기 유전 상수는 약 1.9 이하인 것인 저유전성 재료.
  9. 제1, 4, 6항 중 어느 한 항에 있어서, 다공질인 것인 저유전성 재료.
  10. 제9항에 있어서, 메소 다공질(mesoporous)인 것인 저유전성 재료.
  11. 제9항에 있어서, 공극률이 약 10% 내지 약 90%인 것인 저유전성 재료.
  12. 제9항에 있어서, 공극률이 약 40% 내지 약 85%인 것인 저유전성 재료.
  13. 제1, 4, 6항 중 어느 한 항에 있어서, 하나 이상의 실리카를 포함하는 것인저유전성 재료.
  14. 제13항에 있어서, d-간격(d-spacing)이 10 Å 보다 큰 경우에 회절 패턴에서 회절 피크가 나타나지 않는 것인 저유전성 재료.
  15. 제13항에 있어서, 회절 패턴에 회절 피크가 나타나는 것인 저유전성 재료.
  16. 제13항에 있어서, 복수 개의 Si-C 결합을 포함하는 것인 저유전성 재료.
  17. 제16항에 있어서, Si 원자의 전체 개수에 대한 Si-C 결합의 전체 개수의 비율이 약 20 내지 약 80 몰%인 것인 저유전성 재료.
  18. 제1, 4, 6항 중 어느 한 항에 있어서, 금속 불순물의 레벨이 약 100 ppb 이하인 것인 저유전성 재료.
  19. 제1, 4, 6항 중 어느 한 항의 저유전성 재료를 포함하는 저유전성 박막.
  20. 제19항에 있어서, 두께가 약 0.05 내지 약 2.0 ㎛인 저유전성 박막.
  21. 유전 상수가 약 3.7 이하이고, 부분적으로는 상기 유전 상수로부터 유도되는정규화된 벽 탄성 계수(Eo')가 약 15 GPa 이상인 저유전성 박막을 형성하는 방법으로서,
    하나 이상의 실리카 소스를 가수 분해 및 응축하여 얻은 생성물과 하나 이상의 포로젠을 포함하며 금속 불순물 함량이 약 500 ppm 이하인 혼합물을 마련하는 단계와;
    코팅된 기재를 형성하기 위해 상기 혼합물을 기재 상에 분배하는 단계와;
    상기 유전성 박막을 형성하기에 충분한 시간 동안 하나 이상의 온도로 상기 코팅된 기재를 경화시키는 단계
    를 포함하는 저유전성 박막 형성 방법.
  22. 제21항에 있어서, 상기 포로젠은 불안정 유기 그룹, 용제, 열로 분해 가능한 폴리머, 계면활성제, 덴드리머, 하이퍼브랜치 폴리머, 폴리옥시알킬렌 화합물, 소형 분자 또는 이들의 조합으로 이루어진 그룹에서 선택되는 것인 저유전성 박막 형성 방법.
  23. 제22항에 있어서, 상기 포로젠은 폴리옥시알킬렌 비이온성 계면활성제, 폴리옥시알킬렌 폴리머, 폴리옥시알킬렌 공중합체, 폴리옥시알킬렌 올리고머, 또는 이들의 조합으로 이루어진 폴리옥시알킬렌 화합물의 그룹에서 선택되는 것인 저유전성 박막 형성 방법.
  24. 제21항에 있어서, 상기 하나 이상의 실리카 소스는
    ⅰ) RaSi(OR1)4-a로 표시되는 화합물(여기서 R은 수소 원자, 불소 원자, 또는 단원자가 유기 그룹을 나타내며, R1은 단원자가 유기 그룹을 나타내고, a는 1 또는 2의 정수임),
    ⅱ) Si(OR2)4로 표시되는 화합물(여기서 R2은 단원자가 유기 그룹을 나타냄),
    ⅲ) R3 b(R4O)3-bSi-(R7)d-Si(OR5)3-cR6 c로 표시되는 화합물(여기서 R3내지 R6은 각각 단원자가 유기 그룹을 나타내는 것으로 서로 같거나 상이할 수 있으며, b와 c는 각각 0 내지 2의 수로서 서로 같거나 상이할 수 있고, R7은 산소 원자, 페닐렌기, 또는 -(CH2)n-로 표현되는 기를 나타내며, 상기 식에서 n은 1 내지 6의 정수이고, d는 0 또는 1임),
    또는 이들의 혼합물로 이루어진 그룹에서 선택되는 것인 저유전성 박막 형성 방법.
  25. 제21항에 있어서, 상기 혼합물은 촉매를 더 포함하는 것인 저유전성 박막 형성 방법.
  26. 제21항에 있어서, 상기 경화 단계는 450 ℃ 이하의 온도로 수행되는 것인 저유전성 박막 형성 방법.
  27. 제21항에 있어서, 상기 경화 단계는 30분 이하의 시간 동안 수행되는 것인 저유전성 박막 형성 방법.
  28. 제21항에 있어서, 상기 분배 단계는 비접촉 유도식 확전력을 포함하는 것인 저유전성 박막 형성 방법.
  29. 제28항에 있어서, 상기 분배 단계는 회전 코팅을 포함하는 것인 저유전성 박막 형성 방법.
  30. 제21항에 있어서, 상기 분배 단계는 비접촉 유도식 진동 확전력, 중력 유도식 확전력, 습윤 유도식 확전력, 또는 이들의 조합으로 이루어진 그룹에서 선택되는 하나 이상의 공정을 수반하는 것인 저유전성 박막 형성 방법.
  31. 제21항에 있어서, 상기 혼합물은 금속 불순물 함량이 약 100 ppb 이하인 것인 저유전성 박막 형성 방법.
  32. 제21항에 있어서, 상기 혼합물은 이온 첨가제를 더 포함하는 것인 저유전성박막 형성 방법.
  33. 제21항의 저유전성 박막 형성 방법에 의해 형성된 박막.
  34. 제33항에 있어서, 금속 불순물의 함량이 약 500 ppm 이하인 박막.
  35. 유전 상수가 낮은 박막을 형성하는 방법으로서,
    하나 이상의 실리카 소스를 가수 분해 및 응축하여 얻은 생성물과 하나 이상의 포로젠을 포함하는 혼합물로 제조되는 제1 박막을 마련하는 단계와;
    이 제1 박막의 탄성 계수값과 유전 상수값을 측정하는 단계와;
    상기 유전 상수로부터 상기 제1 박막의 공극률값을 계산하는 단계와;
    상기 탄성 계수값과 공극률값으로부터 상기 제1 박막의 정규화된 벽 탄성 계수를 결정하는 단계; 그리고
    정규화된 벽 탄성 계수가 상기 제1 박막과 실질적으로 동일한 제2 박막의 탄성 계수를 증가 또는 감소시키기 위해 제2 박막에 대한 공극률값을 조정하는 단계로서, 상기 제2 박막 탄성 계수의 증가 또는 감소는 제2 박막 유전 상수의 증가 또는 감소를 초래하는 것인 조정 단계
    를 포함하는 것인 저유전성 박막 형성 방법.
  36. 제21항 또는 제35항에 있어서, 상기 혼합물은 계면활성제를 더 포함하는 것인 저유전성 박막 형성 방법.
  37. 제36항에 있어서, 상기 조정 단계는 혼합물 속에 있는 계면활성제의 양을 변화시키는 것을 포함하는 것인 저유전성 박막 형성 방법.
  38. 제21항 또는 제35항에 있어서, 상기 혼합물은 용제를 더 포함하는 것인 저유전성 박막 형성 방법.
  39. 제38항에 있어서, 상기 조정 단계는 혼합물 속에 있는 용제의 양을 변화시키는 것을 포함하는 것인 저유전성 박막 형성 방법.
  40. Si 원자의 전체 개수에 대한 Si-C 결합의 전체 개수의 비율이 약 20 내지 약 80 몰%인 복수 개의 Si-C 결합을 포함하는 하나 이상의 실리카를 포함하고,
    탄성 계수가 약 0.5 내지 약 6.5 GPa이며,
    유전 상수가 약 2.5 이하이고,
    금속 불순물 레벨이 약 500 ppm 이하인 저유전성 재료.
  41. Si 원자의 전체 개수에 대한 Si-C 결합의 전체 개수의 비율이 약 20 내지 약 80 몰%인 복수 개의 Si-C 결합을 포함하는 하나 이상의 실리카를 포함하고,
    탄성 계수가 약 1.3 내지 약 6.5 GPa이며,
    유전 상수가 약 1.95 이하인 저유전성 재료.
  42. 제41항에 있어서, 금속 불순물 레벨이 약 500 ppm 이하인 것인 저유전성 재료.
  43. 유전 상수가 약 3.7 이하이고, 부분적으로는 상기 유전 상수로부터 유도되는 정규화된 벽 탄성 계수(Eo')가 약 15 GPa 이상인 저유전성 박막을 형성하는 방법으로서,
    하나 이상의 실리카 소스를 가수 분해 및 응축하여 얻은 생성물과 하나 이상의 포로젠을 포함하는 혼합물을 마련하는 단계와;
    코팅된 기재를 형성하기 위해 상기 혼합물을 기재 상에 분배하는 단계;
    유전성 박막을 형성하기에 충분한 시간 동안 450 ℃ 이하의 하나 이상의 온도로 상기 코팅된 기재를 경화시키는 단계
    를 포함하는 것인 저유전성 박막 형성 방법.
  44. 유전 상수가 약 2.0 이하이고, 부분적으로는 상기 유전 상수로부터 유도되는 정규화된 벽 탄성 계수(Eo')가 약 5 GPa 내지 약 15 GPa인 저유전성 박막을 형성하는 방법으로서,
    하나 이상의 실리카 소스를 가수 분해 및 응축하여 얻은 생성물과 하나 이상의 포로젠을 포함하는 혼합물을 마련하는 단계와;
    코팅된 기재를 형성하기 위해 상기 혼합물을 기재 상에 분배하는 단계와;
    유전성 박막을 형성하기에 충분한 시간 동안 하나 이상의 온도로 상기 코팅된 기재를 경화시키는 단계
    를 포함하는 저유전성 박막 형성 방법.
KR1020030034780A 2002-05-30 2003-05-30 저유전성 재료 및 그 제조 방법 KR20040030216A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/158,511 2002-05-30
US10/158,511 US7307343B2 (en) 2002-05-30 2002-05-30 Low dielectric materials and methods for making same

Publications (1)

Publication Number Publication Date
KR20040030216A true KR20040030216A (ko) 2004-04-09

Family

ID=29549253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030034780A KR20040030216A (ko) 2002-05-30 2003-05-30 저유전성 재료 및 그 제조 방법

Country Status (8)

Country Link
US (2) US7307343B2 (ko)
EP (1) EP1369907A3 (ko)
JP (2) JP4125637B2 (ko)
KR (1) KR20040030216A (ko)
CN (2) CN1303619C (ko)
IL (3) IL183716A0 (ko)
SG (1) SG130010A1 (ko)
TW (1) TWI261543B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613682B1 (ko) * 2004-03-02 2006-08-22 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 저 유전 물질 함유 용매를 제조하기 위한 조성물

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6824879B2 (en) * 1999-06-10 2004-11-30 Honeywell International Inc. Spin-on-glass anti-reflective coatings for photolithography
US6890640B2 (en) * 1999-12-03 2005-05-10 Caterpillar Inc Patterned hydrophilic-oleophilic metal oxide coating and method of forming
US7265062B2 (en) * 2000-04-04 2007-09-04 Applied Materials, Inc. Ionic additives for extreme low dielectric constant chemical formulations
US7122880B2 (en) * 2002-05-30 2006-10-17 Air Products And Chemicals, Inc. Compositions for preparing low dielectric materials
WO2004030070A1 (ja) 2002-09-26 2004-04-08 Hitachi Chemical Co., Ltd. ボラジン系樹脂及びその製造方法、ボラジン系樹脂組成物、絶縁被膜及びその形成方法、絶縁被膜を備えた電子部品
US7288292B2 (en) * 2003-03-18 2007-10-30 International Business Machines Corporation Ultra low k (ULK) SiCOH film and method
US7241704B1 (en) * 2003-03-31 2007-07-10 Novellus Systems, Inc. Methods for producing low stress porous low-k dielectric materials using precursors with organic functional groups
US7208389B1 (en) 2003-03-31 2007-04-24 Novellus Systems, Inc. Method of porogen removal from porous low-k films using UV radiation
US20050260420A1 (en) * 2003-04-01 2005-11-24 Collins Martha J Low dielectric materials and methods for making same
KR100496286B1 (ko) 2003-04-12 2005-06-17 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
US7390537B1 (en) 2003-11-20 2008-06-24 Novellus Systems, Inc. Methods for producing low-k CDO films with low residual stress
US7030468B2 (en) * 2004-01-16 2006-04-18 International Business Machines Corporation Low k and ultra low k SiCOH dielectric films and methods to form the same
US7341761B1 (en) 2004-03-11 2008-03-11 Novellus Systems, Inc. Methods for producing low-k CDO films
US7381662B1 (en) 2004-03-11 2008-06-03 Novellus Systems, Inc. Methods for improving the cracking resistance of low-k dielectric materials
US7781351B1 (en) 2004-04-07 2010-08-24 Novellus Systems, Inc. Methods for producing low-k carbon doped oxide films with low residual stress
US7622400B1 (en) 2004-05-18 2009-11-24 Novellus Systems, Inc. Method for improving mechanical properties of low dielectric constant materials
US7326444B1 (en) 2004-09-14 2008-02-05 Novellus Systems, Inc. Methods for improving integration performance of low stress CDO films
US7695765B1 (en) 2004-11-12 2010-04-13 Novellus Systems, Inc. Methods for producing low-stress carbon-doped oxide films with improved integration properties
US7217648B2 (en) * 2004-12-22 2007-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Post-ESL porogen burn-out for copper ELK integration
US7166531B1 (en) 2005-01-31 2007-01-23 Novellus Systems, Inc. VLSI fabrication processes for introducing pores into dielectric materials
US7867779B2 (en) 2005-02-03 2011-01-11 Air Products And Chemicals, Inc. System and method comprising same for measurement and/or analysis of particles in gas stream
US20060183055A1 (en) * 2005-02-15 2006-08-17 O'neill Mark L Method for defining a feature on a substrate
US7202564B2 (en) * 2005-02-16 2007-04-10 International Business Machines Corporation Advanced low dielectric constant organosilicon plasma chemical vapor deposition films
JP2006291160A (ja) * 2005-03-14 2006-10-26 Fuji Photo Film Co Ltd 膜形成用組成物、それを用いた絶縁膜および電子デバイス
WO2006135369A1 (en) * 2005-06-10 2006-12-21 Axcelis Technologies, Inc. Ultraviolet assisted propgen removal and/or curing processes for forming porous low k dielectrics
JP2006351880A (ja) * 2005-06-16 2006-12-28 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法及び層間絶縁膜の膜構造
JP4920685B2 (ja) * 2005-08-09 2012-04-18 ユニヴァーシティ・オヴ・サンダーランド 質量分析を使用する指紋分析
US7475368B2 (en) * 2006-01-20 2009-01-06 International Business Machines Corporation Deflection analysis system and method for circuit design
US7632771B2 (en) * 2006-02-07 2009-12-15 Imec UV light exposure for functionalization and hydrophobization of pure-silica zeolites
US20070196773A1 (en) * 2006-02-22 2007-08-23 Weigel Scott J Top coat for lithography processes
US8399349B2 (en) * 2006-04-18 2013-03-19 Air Products And Chemicals, Inc. Materials and methods of forming controlled void
US7569469B2 (en) * 2006-08-03 2009-08-04 International Business Machines Corporation Dielectric nanostructure and method for its manufacture
US7906174B1 (en) 2006-12-07 2011-03-15 Novellus Systems, Inc. PECVD methods for producing ultra low-k dielectric films using UV treatment
US8394483B2 (en) * 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US7959975B2 (en) 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
JP4364258B2 (ja) * 2007-05-15 2009-11-11 株式会社東芝 半導体装置及び半導体装置の製造方法
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
EP2164648B8 (en) * 2007-06-15 2016-11-09 SBA Materials, Inc. Low k dielectric
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US8283258B2 (en) 2007-08-16 2012-10-09 Micron Technology, Inc. Selective wet etching of hafnium aluminum oxide films
US20090093135A1 (en) * 2007-10-04 2009-04-09 Asm Japan K.K. Semiconductor manufacturing apparatus and method for curing material with uv light
US8987039B2 (en) 2007-10-12 2015-03-24 Air Products And Chemicals, Inc. Antireflective coatings for photovoltaic applications
US20090096106A1 (en) * 2007-10-12 2009-04-16 Air Products And Chemicals, Inc. Antireflective coatings
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8873918B2 (en) 2008-02-14 2014-10-28 The Curators Of The University Of Missouri Organosilica nanoparticles and method for making
WO2009103070A1 (en) * 2008-02-14 2009-08-20 The Curators Of The University Of Missouri Ultra-low refractive index high surface area nanoparticulate films and nanoparticles
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8114300B2 (en) * 2008-04-21 2012-02-14 Micron Technology, Inc. Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US20090324928A1 (en) * 2008-06-26 2009-12-31 Vijayakumar Ramachandrarao Forming ultra low dielectric constant porous dielectric films and structures formed thereby
JP4989571B2 (ja) * 2008-07-02 2012-08-01 株式会社アルバック 多孔質膜の前駆体組成物の溶液
KR20110106407A (ko) 2008-12-23 2011-09-28 쓰리엠 이노베이티브 프로퍼티즈 컴파니 미세다공성 유기실리케이트 재료를 갖는 유기 화학적 센서
EP2376910A4 (en) 2008-12-23 2015-07-01 3M Innovative Properties Co ORGANIC CHEMICAL SENSOR WITH MICROPOROUS ORGANOSILICATE MATERIAL
US8557877B2 (en) * 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
JP2011040634A (ja) * 2009-08-13 2011-02-24 Ulvac Japan Ltd 多孔質膜の前駆体組成物、多孔質膜及びその作製方法、並びに半導体装置
US8304493B2 (en) 2010-08-20 2012-11-06 Micron Technology, Inc. Methods of forming block copolymers
TWI451495B (zh) * 2010-12-13 2014-09-01 Univ Nat Taiwan 以鹼式法製造低介電係數層之方法
US8859050B2 (en) 2011-03-14 2014-10-14 The Curators Of The University Of Missouri Patterning of ultra-low refractive index high surface area nanoparticulate films
CN102426298B (zh) * 2011-06-17 2014-02-05 上海华力微电子有限公司 一种利用折射率来监测薄膜介电常数的方法
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
CN104823265A (zh) * 2012-10-31 2015-08-05 Sba材料有限公司 含有非金属催化剂的低k介电溶胶的组合物
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
DE102013107240A1 (de) * 2013-07-09 2015-01-15 Institut Für Verbundwerkstoffe Gmbh Gemisch zur Herstellung von Nanopartikeln aus Siliziumdioxid, Verwendung eines solchen Gemisches, Verfahren zur Herstellung von Nanopartikeln aus Siliziumdioxid, Verwendung von nach dem Verfahren hergestellten Nanopartikeln aus Siliziumdioxid sowie nach dem Verfahren hergestellte Nanopartikel aus Siliziumdioxid
US10170297B2 (en) * 2013-08-22 2019-01-01 Versum Materials Us, Llc Compositions and methods using same for flowable oxide deposition
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
CN108084379B (zh) * 2017-12-21 2021-01-15 西安交通大学 用于文物粘接保护的poss基多臂嵌段共聚物的制备方法
CN110330235B (zh) * 2019-06-11 2021-10-01 惠科股份有限公司 多孔二氧化硅薄膜及其制备方法、以及显示面板
KR20230093286A (ko) * 2020-10-20 2023-06-27 버슘머트리얼즈 유에스, 엘엘씨 알콕시디실록산 및 이로부터 제조된 치밀한 오가노실리카 필름

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09143420A (ja) 1995-09-21 1997-06-03 Asahi Glass Co Ltd 低誘電率樹脂組成物
US6468642B1 (en) * 1995-10-03 2002-10-22 N.V. Bekaert S.A. Fluorine-doped diamond-like coatings
US6051321A (en) * 1997-10-24 2000-04-18 Quester Technology, Inc. Low dielectric constant materials and method
US6126733A (en) 1997-10-31 2000-10-03 Alliedsignal Inc. Alcohol based precursors for producing nanoporous silica thin films
DK199800404U3 (da) 1998-10-28 1999-07-09 Joergen Holberg Fenger CD - system
US6329017B1 (en) 1998-12-23 2001-12-11 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
JP2001049179A (ja) 1999-06-01 2001-02-20 Jsr Corp 膜形成用組成物、膜の形成方法および低密度化膜
JP2001048977A (ja) 1999-08-12 2001-02-20 Jsr Corp ポリアルキレンオキサイド誘導体の精製方法、膜形成用組成物、膜形成方法および低密度膜
GB2358733A (en) 1999-08-30 2001-08-01 Lucent Technologies Inc Integrated circuit with multi-layer dielectric having reduced capacitance
US6410151B1 (en) 1999-09-29 2002-06-25 Jsr Corporation Composition for film formation, method of film formation, and insulating film
US6410150B1 (en) 1999-09-29 2002-06-25 Jsr Corporation Composition for film formation, method of film formation, and insulating film
JP2001115021A (ja) 1999-10-18 2001-04-24 Asahi Kasei Corp シリカ前駆体／有機ポリマー組成物
US6592980B1 (en) 1999-12-07 2003-07-15 Air Products And Chemicals, Inc. Mesoporous films having reduced dielectric constants
JP2001203197A (ja) 2000-01-21 2001-07-27 Jsr Corp 膜、および膜の形成方法
US6902771B2 (en) * 2000-02-01 2005-06-07 Jsr Corporation Process for producing silica-based film, silica-based film, insulating film, and semiconductor device
DE60138327D1 (de) 2000-02-28 2009-05-28 Jsr Corp Zusammensetzung zur Filmerzeugung, Verfahren zur Filmerzeugung und Filme auf Basis von Siliciumoxid
US6329107B1 (en) 2000-03-15 2001-12-11 International Business Machines Corporation Method of characterizing partial coherent light illumination and its application to serif mask design
AU2001250886A1 (en) * 2000-03-20 2001-10-03 N V. Bekaert S.A. Materials having low dielectric constants and methods of making
US6576300B1 (en) 2000-03-20 2003-06-10 Dow Corning Corporation High modulus, low dielectric constant coatings
US6558755B2 (en) 2000-03-20 2003-05-06 Dow Corning Corporation Plasma curing process for porous silica thin film
US6576568B2 (en) 2000-04-04 2003-06-10 Applied Materials, Inc. Ionic additives for extreme low dielectric constant chemical formulations
JP4117440B2 (ja) 2000-04-10 2008-07-16 Ｊｓｒ株式会社 膜形成用組成物の製造方法、膜形成用組成物、膜の形成方法およびシリカ系膜
US6838068B2 (en) 2000-06-30 2005-01-04 Mitsubishi Chemical Corporation Silica gel
JP2002173641A (ja) 2000-09-29 2002-06-21 Asahi Kasei Corp 絶縁薄膜用の多孔性シリカ薄膜
JP4889896B2 (ja) 2000-11-09 2012-03-07 バッテル メモリアル インスティテュート 多孔質シリカの脱ヒドロキシル化およびアルキル化のための真空／気相反応器
US6583048B2 (en) 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants
US6656837B2 (en) * 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications
JP2003142476A (ja) 2001-11-01 2003-05-16 Asahi Kasei Corp 絶縁薄膜用の多孔性シリカ薄膜
JP3966026B2 (ja) 2002-03-06 2007-08-29 日立化成工業株式会社 シリカ系被膜形成用組成物、シリカ系被膜及びその製造方法、並びに電子部品
US6846515B2 (en) 2002-04-17 2005-01-25 Air Products And Chemicals, Inc. Methods for using porogens and/or porogenated precursors to provide porous organosilica glass films with low dielectric constants
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US7122880B2 (en) * 2002-05-30 2006-10-17 Air Products And Chemicals, Inc. Compositions for preparing low dielectric materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613682B1 (ko) * 2004-03-02 2006-08-22 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 저 유전 물질 함유 용매를 제조하기 위한 조성물

Also Published As

Publication number Publication date
IL183717A0 (en) 2007-09-20
JP4125637B2 (ja) 2008-07-30
US7186613B2 (en) 2007-03-06
EP1369907A2 (en) 2003-12-10
CN1303619C (zh) 2007-03-07
CN1497613A (zh) 2004-05-19
SG130010A1 (en) 2007-03-20
EP1369907A3 (en) 2004-10-27
US7307343B2 (en) 2007-12-11
JP2004134738A (ja) 2004-04-30
IL156107A0 (en) 2003-12-23
JP2006229201A (ja) 2006-08-31
IL183716A0 (en) 2007-09-20
US20030224156A1 (en) 2003-12-04
US20050116346A1 (en) 2005-06-02
IL156107A (en) 2008-12-29
TWI261543B (en) 2006-09-11
CN1983461A (zh) 2007-06-20
TW200408535A (en) 2004-06-01

Similar Documents

Publication Publication Date Title
US7186613B2 (en) Low dielectric materials and methods for making same
EP1376671B1 (en) Compositions for preparing materials with a low dielectric constant
KR100613682B1 (ko) 저 유전 물질 함유 용매를 제조하기 위한 조성물
EP1832351B1 (en) Low dielectric materials and methods for making same
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
JP2005522878A (ja) 集積回路用途用の低金属多孔質シリカ誘電体
WO2004027850A1 (en) Interlayer adhesion promoter for low k materials
JP2004292304A (ja) 多孔質フィルムの改質方法、改質された多孔質フィルム及びその用途

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060404

Effective date: 20070328

Free format text: TRIAL NUMBER: 2006101002942; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060404

Effective date: 20070328

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

Free format text: TRIAL NUMBER: 2007201005048; APPEAL AGAINST DECISION TO DECLINE REFUSAL

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070602

Effective date: 20080326

Free format text: TRIAL NUMBER: 2007201005048; JUDGMENT (PATENT COURT) FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070602

Effective date: 20080326