KR20030067586A - 가변 레지스턴스 장치의 제조방법, 비휘발성 가변레지스턴스 메모리 장치의 제조방법, 및 비휘발성 가변레지스턴스 메모리 장치 - Google Patents

가변 레지스턴스 장치의 제조방법, 비휘발성 가변레지스턴스 메모리 장치의 제조방법, 및 비휘발성 가변레지스턴스 메모리 장치 Download PDF

Info

Publication number
KR20030067586A
KR20030067586A KR10-2003-0007846A KR20030007846A KR20030067586A KR 20030067586 A KR20030067586 A KR 20030067586A KR 20030007846 A KR20030007846 A KR 20030007846A KR 20030067586 A KR20030067586 A KR 20030067586A
Authority
KR
South Korea
Prior art keywords
metal layer
metal
depositing
layer
thin film
Prior art date
Application number
KR10-2003-0007846A
Other languages
English (en)
Other versions
KR100473662B1 (ko
Inventor
좡웨이-웨이
수성텅
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030067586A publication Critical patent/KR20030067586A/ko
Application granted granted Critical
Publication of KR100473662B1 publication Critical patent/KR100473662B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S502/00—Catalyst, solid sorbent, or support therefor: product or process of making
    • Y10S502/525—Perovskite

Abstract

가변 레지스턴스 장치의 제조방법은 실리콘 기판을 준비하는 단계; 기판상에 실리콘 산화물 층을 형성하는 단계; 플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 된 제 1 금속층을 실리콘 산화물 층상에 증착하는 단계; 제 1 금속층상에 페로브스카이트 금속 산화물 박막을 형성하는 단계; 플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 된 제 2 금속층을 페로브스카이트 금속 산화물 박막상에 증착하는 단계; 약 5분 내지 3시간 동안 약 400℃ 내지 700℃ 사이의 온도에서 제 2 금속층을 증착하는 단계에 의해 획득되는 구조물을 어닐링하는 단계; 및 제 1 금속층과 제 2 금속층 사이의 레지스턴스를 변화시키는 단계를 포함한다.

Description

가변 레지스턴스 장치의 제조방법, 비휘발성 가변 레지스턴스 메모리 장치의 제조방법, 및 비휘발성 가변 레지스턴스 메모리 장치{METHOD FOR FABRICATING VARIABLE RESISTANCE DEVICE, METHOD FOR FABRICATING NON-VOLATILE VARIABLE RESISTANCE MEMORY DEVICE, AND NON-VOLATILE VARIABLE RESISTANCE MEMORY DEVICE}
본 발명은, 전기 펄스를 인가함으로써 가역 (reversible) 레지스턴스 변화를발생하는 방법을 이용하여 레지스턴스 변화의 특성, 즉 증가 또는 감소가 펄스 지속 시간에 의해 결정되는 가변 레지스턴스 장치를 제조하는 방법 및 비휘발성 가변 레지스턴스 메모리 장치의 제조방법, 및 본 발명의 방법에 의해 제조되는 비휘발성 가변 레지스턴스 메모리 장치에 관한 것이다.
전기 펄스가 인가될 때, Pr0.3Ca0.7MnO3(PCMO) 와 같은 페로브스카이트 (perovskite) 금속 산화물 박막들은 가역 레지스턴스 변화를 나타낸다. PCMO 박막은 펄스형 레이저 마모 (PLA) 기술, Liu등의 resistance change effect in magnetoresistive films, Applied Phisics Letters, 76, 2749, 2000; 및 박막 레지스터에 이용되는, 페로브스카이트 재료들의 특성들의 변환 방법에 대해 2001년 3월 20일에 특허된 Liu등의 미국 특허 제 6,204,139 호를 통해 에피텍셜 (epitaxial) YBa2Cu3O7(YBCO) 및 부분적인 에피텍셜 Pt 기판들상에서 성장한다. PCMO 박막들의 에피텍셜 특성은 X-레이 회절 (XRD) 극성 표시를 통해 확인된다.
미국특허 제 6,204,139 호는 전자 펄스들이 실온에서 PCMO 박막들에 인가될 때 발생하는 레지스턴스 변화를 기술한다. 펄스형 레이저 증착법 (PLD) 에 의해 에피텍셜 YBa2Cu3O7(YBCO) 및 부분적인 에피텍셜 Pt 기판들상에 PCMO 박막들을 증착한다. 레지스턴스의 변화, 즉 증가 또는 감소는 전자 펄스의 극성에 의해 결정된다.
실온에서 조작가능한, 전기적으로 프로그램 가능한 레지스턴스, 비휘발성 메모리 장치는, LaAlO3상의 YBCO상에서 에피텍셜적으로 성장되는, Liu 등에 의해 공개된 PCMO로 제조된다. 이러한 유형의 메모리 장치는 역전된 짧은 전기적 펄스를 인가함으로써 가역적으로 프로그램될 수 있다. 메모리 셀은 단일 비트 또는 다수 비트의 정보를 발생할 수 있다.
그러나, PCMO는 결정 구조이어야하기 때문에, YBCO와 같은 특정 재료로 제조된 특정 하부 전극상에서 성장되어야 하는 것이 요구되므로, 현재의 기술 수준의 실리콘 집적회로 기술과 양립되지 않는다, 성장 또는 결정화 온도는, 예를 들어 700℃를 초과하는 온도로 상대적으로 높은데, 이는 현재의 기술 수준의 집적회로로 장치를 집적하는 것을 아주 복잡하게 한다. 또한, 전체 회로 영역을 단일의 PCMO 입자로 커버하는 것은 불가능하다. 입자 경계 영역을 커버하는, 단일의 입자 PCMO 결정상에서 제조되는 메모리 셀의 특성과, 복수의 PCMO 결정상에서 제조되는 메모리 셀의 특성이 동일하지 않기 때문에, 회로 수율 및 메모리 성능 문제가 발생한다.
본 발명의 일 목적은, 단일 극성 펄스를 갖는 비휘발성 메모리 장치인 R-RAM 장치에 있어서 레지스턴스를 변화시키는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 레지스턴스 변화 발생 펄스의 길이를 변화시킴으로써 비휘발성 장치인 R-RAM 장치에 있어서 레지스턴스를 변화시키는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 비휘발성 메모리 장치이고 금속상에 PCMO층을 제조하는 단계를 포함하는 R-RAM 장치를 제공하는 것이다.
도 1 은 메모리 장치를 나타내는 단면도.
도 2 는 5nsec 펄스에 대한 R v. 펄스 지속시간을 나타내는 그래프.
도 3 은 20nsec 펄스에 대한 R v. 펄스 지속시간을 나타내는 그래프.
도 4 는 펄스 측정치들의 R v. 수를 나타내는 그래프.
*도면의 주요 부분에 대한 부호의 설명
10 : 메모리 셀
12 : 실리콘 기판
14 : 플래티늄 층
16 : PCMO층
본 발명의 일 실시예에 따르면, 가변 레지스턴스 장치를 제조하는 방법은 실리콘 기판을 준비하는 단계, 기판상에 실리콘 산화물 층을 형성하는 단계, 플래티늄 및 이리듐으로 이루어지는 금속들의 그룹으로부터 선택되는 금속으로 된 제 1 금속층을 실리콘 기판상에 증착하는 단계, 제 1 금속층상에 페로브스카이트 금속 산화물 박막을 형성하는 단계, 플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 된 제 2 금속층상에 페로브스카이트 산화 박막을 증착하는 단계, 약 400℃와 700℃ 사이의 온도에서 약 5분 내지 약 3시간 동안 제 2 금속층을 증착하는 단계에 의해 획득된 구조물을 어닐링하는 단계, 및 제 1 금속층과 제 2 금속층 사이의 레지스턴스를 변화시키는 단계를 포함한다.
본 발명의 일 실시예에서, 페로브스카이트 금속 산화물을 증착하는 단계는 페로브스카이트 금속 산화물의 다중층을 약 100nm와 300nm 사이의 두께로 증착하는 단계, 주위의 분위기에서 온도가 약 100℃ 내지 약 250℃의 온도에서 페로브스카이트 금속 산화물층을 각각 증착하는 단계에 의해 획득된 구조물을 베이킹 (baking) 단계, 및 약 5분 내지 약 20분 동안 산소 분위기에서 약 400℃과 약 700℃ 사이의 온도에서 상기 구조물을 어닐링 하는 단계를 포함한다.
본 발명의 일 실시예에서, 상기 방법은 100℃에서 250℃로 온도를 점진적으로 상승시키는 단계들을 포함하며, 이는 구조물을 약 120℃까지 1분 동안 조기에 가열하는 단계, 이 후 구조물을 약 180℃까지 1분 동안 가열하는 단계, 및 이 후 구조물을 약 240℃까지 1분 동안 가열하는 단계를 포함한다.
본 발명의 일 실시예에서, 페로브스카이트 금속 산화물 박막을 형성하는 단계는 Mx'M"(1-x)MyOz의 일반식을 갖는 박막을 증착하는 단계를 포함하되,
M' : La, Ce, Bi, Pr, Nd, Pm, Sm, Y, Sc, Yb, Lu, Gd로 구성되는 그룹으로부터 선택된 금속;
M" : Mg, Ca, Sr, Ba, Pb, Zn, Cd로 구성되는 그룹으로부터 선택된 금속;
M : Mn, Ce, V, Fe, Co, Nb, Ta, Cr, Mo, W, Zr, Hf, Ni로 구성되는 그룹으로부터 선택된 금속;
x : 0과 1 사이의 범위를 갖는 M'의 몰비;
y : 0과 2 사이의 범위를 갖는 M의 몰비; 및
z : 1과 7 사이의 범위를 갖는 O의 몰비이다.
본 발명의 일 실시예에서, 제 1 금속층과 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 레지스턴스 변화 발생 펄스의 길이를 변화시킴으로써 제 1 금속층과 제 2 금속층 사이에 레지스턴스 변화 발생 펄스가 인가된다.
본 발명의 일 실시예에서, 제 1 금속층과 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 약 1 내지 3 볼트의 전압을 700nsec 보다 큰 시간동안 제 1 금속층과 제 2 금속층 사이에 인가함으로써 레지스턴스가 감소된다.
본 발명의 일 실시예에서, 제 1 금속층과 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 약 2 내지 5 볼트의 전압을 1000nsec 보다 작은 시간동안 제 1 금속층과 제 2 금속층 사이에 인가함으로써 레지스턴스가 증가된다.
본 발명의 일 실시예에서, 제 1 금속을 실리콘 산화물층상에 증착하는 단계 및 제 2 금속층을 페로브스카이트 금속 산화물상에 증착하는 단계는 각각 약 100nm 내지 200nm의 두께를 갖는 층들을 증착하는 단계를 포함한다.
본 발명의 일 실시예에서, 페로브스카이트 금속 산화물 박막을 증착하는 단계는 비정질 페로브스카이트 금속 산화물 박막의 층을 증착하는 단계를 포함한다.
본 발명의 또 다른 실시예에 따르면, 비휘발성 가변 레지스턴스 메모리 장치의 제조방법은 실리콘 산화물층을 표면상에 갖는 실리콘 기판을 준비하는 단계, 플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 된 제 1 금속층을 실리콘 산화물층상에 증착하는 단계, 페로브스카이트 금속 산화물층을 약 100nm 내지 300nm의 두께로 증착하는 단계를 포함하는 페로브스카이트 금속 산화물 박막을 제 1 금속층상에 형성하는 단계, 및 약 100℃와 250℃ 사이의 온도에서 각각의 페로브스카이트 금속 산화물층 증착하는 단계에 의해 획득된 구조물을 베이킹하고 약 5 내지 20분 동안 산소 분위기에서 약 400℃과 700℃ 사이의 온도에서 어닐링하는 단계, 플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 된 제 2 금속층을 페로브스카이트 금속 산화물 박막상에 증착하는 단계, 산소 분위기에서 약 5분 내지 3시간 동안 약 400℃ 내지 700℃ 사이의 온도에서 제 2 금속층을 증착하는 단계에 의해 획득되는 구조물을 어닐링하는 단계, 및 제 1 금속층과 제 2 금속층 사이의 레지스턴스를 변화시키는 단계를 포함한다.
본 발명의 일 실시예에서, 방법은 구조물을 약 120℃로 1분동안 조기에 가열하는 단계를 포함하며, 이는 온도를 약 100℃로부터 약 250℃로 점진적으로 상승시키는 단계, 이 후 약 1분동안 약 180℃로 구조물을 가열하는 단계, 및 이 후 약 1분동안 약 240℃로 구조물을 가열하는 단계를 포함한다.
본 발명의 일 실시예에서, 페로브스카이트 금속 산화물 박막을 증착하는 단계는 일반적인 공식을 갖는 박막을 증착하는 단계를 포함하되,
M' : La, Ce, Bi, Pr, Nd, Pm, Sm, Y, Sc, Yb, Lu, Gd로 구성되는 그룹으로부터 선택된 금속;
M" : Mg, Ca, Sr, Ba, Pb, Zn, Cd로 구성되는 그룹으로부터 선택된 금속;
M : Mn, Ce, V, Fe, Co, Nb, Ta, Cr, Mo, W, Zr, Hf, Ni로 구성되는 그룹으로부터 선택된 금속;
x : 0과 1 사이의 범위를 갖는 M'의 몰비;
y : 0과 2 사이의 범위를 갖는 M의 몰비; 및
z : 1과 7 사이의 범위를 갖는 O의 몰비이다.
본 발명의 일 실시예에서, 제 1 금속층과 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 레지스턴스 변화 발생 펄스가 레지스턴스 변화 발생 펄스의 길이를 변화시킴으로써 제 1 금속층과 제 2 금속층 사이에 인가된다.
본 발명의 일 실시예에서, 제 1 금속층과 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 레지스턴스는 약 1 내지 3 볼트의 전압을 700nsec 보다 더 큰 시간동안 제 1 금속층과 제 2 금속층 사이에 인가함으로써 감소된다.
본 발명의 일 실시예에서, 제 1 금속층과 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 레지스턴스는 약 2 내지 5 볼트의 전압을 1000nsec 보다 작은 시간동안 제 1 금속층과 제 2 금속층 사이에 인가함으로써 증가된다.
본 발명의 일 실시예에서, 제 1 금속을 실리콘 산화물층상에 증착하는 단계 및 제 2 금속층을 페로브스카이트 금속 산화물 박막상에 증착하는 단계는 각각 약 100nm 내지 200nm의 두께를 갖는 층들을 증착하는 단계를 포함한다.
본 발명의 일 실시예에서, 페로브스카이트 금속 산화물 박막을 증착하는 단계는 비정질 페로브스카이트 금속 산화물 박막의 층을 증착하는 단계를 포함한다.
본 발명의 또 다른 실시예에 따르면, 비휘발성 가변 레지스턴스 메모리 장치의 제조방법은 실리콘 산화물층을 표면상에 갖는 실리콘 기판을 준비하는 단계, 플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 된 제 1 금속층을 실리콘 산화물층상에 증착하는 단계, 페로브스카이트 금속 산화물의 다중층을 약 100nm 내지 300nm의 두께로 증착하는 단계를 포함하는 페로브스카이트 금속 산화물 박막을 제 1 금속층상에 형성하는 단계, 플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 된 제 2 금속층을 실리콘 산화물상에 증착하는 단계, 산소 분위기에서 약 5분 내지 3시간 동안 약 400℃ 내지 700℃ 사이의 온도에서 제 2 금속층을 증착하는 단계에 의해 획득되는 구조물을 어닐링하는 단계, 및 제 1 금속층과 제 2 금속층 사이의 레지스턴스를 변화시키는 단계를 포함한다. 페로브스카이트 금속 산화물 박막을 형성하는 단계는 1분 동안 약 120℃로 구조물을 조기에 가열하는 단계, 이 후 구조물을 약 1분 동안 약 180℃로 가열하는 단계, 및 이 후 구조물을 약 1분 동안 240℃로 가열하는 단계를 포함하는 약 100℃로부터 약 250℃로 온도를 점진적으로 상승시키는 단계를 포함하는, 주위 분위기에서 약 100℃와 250℃ 사이의 온도에서 각각의 층들을 증착하는 단계에 의해 획득된 구조물을 베이킹하는 단계, 및 산소 분위기에서 약 400℃과 700℃ 사이의 온도에서 어닐링하고 5 내지 20분 동안 베이킹하고 어닐링하는 단계가 계속되는 단계를 포함한다. 페로브스카이트 금속 산화물 박막증착하는 단계는 비정질 페로브스카이트 금속 산화물 박막의 층을 증착하는 단계를 포함하고. 여기서, 베이킹하는 단계는 비정질 페로브스카이트 금속 산화물 박막의 부분을 결정질층으로 변화시킨다.
본 발명의 일 실시예에서, 페로브스카이트 금속 산화물 박막을 증착하는 단계는 Mx'M"(1-x)MyOz의 일반식을 갖는 박막을 증착하는 단계를 포함하되,
M' : La, Ce, Bi, Pr, Nd, Pm, Sm, Y, Sc, Yb, Lu, Gd로 구성되는 그룹으로부터 선택된 금속;
M" : Mg, Ca, Sr, Ba, Pb, Zn, Cd로 구성되는 그룹으로부터 선택된 금속;
M : Mn, Ce, V, Fe, Co, Nb, Ta, Cr, Mo, W, Zr, Hf, Ni로 구성되는 그룹으로부터 선택된 금속;
x : 0과 1 사이의 범위를 갖는 M'의 몰비;
y : 0과 2 사이의 범위를 갖는 M의 몰비; 및
z : 1과 7 사이의 범위를 갖는 O의 몰비이다.
본 발명의 일 실시예에서, 제 1 금속층과 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 레지스턴스 변화 발생 펄스의 길이를 변화시킴으로써 레지스턴스 변화 발생 펄스가 제 1 금속층과 제 2 금속층 사이에 인가된다.
본 발명의 일 실시예에서, 제 1 금속층과 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 장치의 레지스턴스가 약 1 내지 3 볼트의 전압을 700nsec 보다 더 큰 시간동안 제 1 금속층과 제 2 금속층 사이에 인가함으로써 감소되거나, 장치의 레지스턴스가 약 2 내지 5 볼트의 전압을 1000nsec 보다 작은 시간동안 제 1 금속층과 제 2 금속층 사이에 인가함으로써 증가된다.
본 발명의 일 실시예에서, 제 1 금속을 실리콘 산화물층상에 증착하는 단계 및 제 2 금속층을 페로브스카이트 금속 산화물 박막상에 증착하는 단계는 각각 약 100nm 내지 200nm의 두께를 갖는 층들을 증착하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 비휘발성 레지스턴스 메모리 장치는 실리콘 산화물층을 갖는 실리콘 기판, 플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 되고 실리콘 산화물층상에 형성되는 제 1 금속층, 제 1 금속층상에 형성되는 페로브스카이트 금속 산화물 박막, 플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 되고 페로브스카이트 금속 산화물 박막상에 형성되는 제 2 금속층, 및 제 2 금속층에 접속되는 금속 소자들을 구비한다.
본 발명의 일 실시예에서, 페로브스카이트 금속 산화물 박막은 Mx'M"(1-x)MyOz의 일반식을 갖고, 여기서,
M' : La, Ce, Bi, Pr, Nd, Pm, Sm, Y, Sc, Yb, Lu, Gd로 구성되는 그룹으로부터 선택된 금속;
M" : Mg, Ca, Sr, Ba, Pb, Zn, Cd로 구성되는 그룹으로부터 선택된 금속;
M : Mn, Ce, V, Fe, Co, Nb, Ta, Cr, Mo, W, Zr, Hf, Ni로 구성되는 그룹으로부터 선택된 금속;
x : 0과 1 사이의 범위를 갖는 M'의 몰비;
y : 0과 2 사이의 범위를 갖는 M의 몰비; 및
z : 1과 7 사이의 범위를 갖는 O의 몰비이다.
본 발명의 일 실시예에서, 레지스턴스 변화 발생 펄스의 길이를 변화시키는 동안, 제 1 금속층과 제 2 금속층 사이의 레지스턴스가 제 1 금속층과 제 2 금속층 사이에 레지스턴스 변화 발생 펄스를 인가함으로써 변한다.
본 발명의 일 실시예에서, 제 1 금속층과 제 2 금속층 사이의 레지스턴스는 700nsec 보다 큰 시간동안 제 1 금속층과 제 2 금속층 사이에 약 1 내지 3볼트의 전압을 인가함으로써 감소된다.
본 발명의 일 실시예에서, 제 1 금속층과 제 2 금속층 사이의 레지스턴스는 1000nsec 보다 작은 시간동안 제 1 금속층과 제 2 금속층 사이에 약 2 내지 5볼트의 전압을 인가함으로써 증가된다.
본 발명의 일 실시예에서, 제 1 금속층 및 제 2 금속층은 100nm과 200nm 사이의 두께를 갖는다.
본 발명의 일 실시예에서, 페로브스카이트 금속 산화물 박막은 비정질 페로브스카이트 금속 산화물 박막을 구비한다.
본 발명의 일 목적은, 단일 극성 펄스를 갖는 비휘발성 메모리 장치인 R-RAM 장치에 있어서 레지스턴스를 변화시키는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 레지스턴스 변화 발생 펄스의 길이를 변화시킴으로써 비휘발성 장치인 R-RAM 장치에 있어서 레지스턴스를 변화시키는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 비휘발성 메모리 장치이고 금속 산화물상에 PCMO층을 제조하는 것을 포함하는 R-RAM 장치를 제공하는 것이다.
본 발명의 특성을 신속하게 이해할 수 있도록 하기위해, 본 발명에 관한 이러한 요약 및 목적들이 설명되었다. 도면과 함께 이하의 본 발명의 바람직한 실시예에 관한 상세한 상세한 설명을 참조함으로써 본 발명을 더 완전하게 이해하게 될 것이다.
당업자들은 첨부 도면을 참조하여 다음의 상세한 설명을 해석하고 이해할 때, 본 발명에 관한 이상의 이점들 및 다른 이점들을 명백하게 이해할 것이다.
본 발명에 따른 가변 레지스턴스 장치를 제조하는 방법은 스핀코팅 spin coating) 에 의해 기판상에 PCMO 금속 산화물 박막을 형성하는 단계를 포함한다. PCMO 박막들은 다결정이고, 전기 펄스가 인가될 때 큰 가역 레지스턴스 변화들을 나타낸다.
본 발명의 방법에 관한 PCMO 박막은, 이 후 스핀코팅 공정에 의해 실리콘 기판상에 증착되는 플래티늄 또는 이리듐층상에 증착된다. 낮은 온도의 어닐링 공정은 PCMO 박막을 기본 비정질 또는 다결정 구조로 만든다. 레지스턴스 변화는 전기 펄스를 인가함으로써 달성되고, 레지스턴스 변화의 특성, 즉 증가 또는 감소는 전기 펄스의 지속 시간에 의존한다. 레지스턴스 변화의 범위가 낮게는 400Ω로부터 높게는 250k까지의 범위로 매우 크다.
본 발명에 따른 비휘발성 가변 레지스턴스 메모리 장치의 제조방법은 메모리 장치를 비정질 PCMO 박막상에 또는 아주 작은 입자 PCMO 박막상에 메모리 장치를 제조하는 단계를 포함한다. PCMO 박막은 비정질형이기 때문에, 고온 처리가 필요하지는 않고, 현재의 실리콘 집적 회로 공정들에 이용되는 가변 레지스턴스 장치하의 하부 전극 (bottom electrode) 상에서 형성될 수 있다. 또한, 비정질 PCMO 재료는 전체 실리콘 웨이퍼 위에 또는 나노 범위의 패터닝된 영역에 균일하게 증착될 수 있다. 이 특성들은, 대규모 메모리 칩 및 삽입된 메모리 집적 응용들에 유용한, 본 발명에 따른 비휘발성 가변 레지스턴스 메모리 장치의 제조방법에 필수적이다.
도 1 은 비휘발성 가변 레지스턴스 메모리 장치에 이용하기 위한 바람직한 메모리 셀 (10) 을 나타내는 단면도이다. 본 발명의 메모리 셀 (10) 은 실리콘 기판 (12) 을 포함하는데, 실리콘 기판은 벌크 실리콘 (bulk silicon) 또는 SIMOX 기판일 수 있으며 상부 표면상에 산화층을 갖는다. 플래티늄 층 (14)은 실리콘 기판 (12) 상에 증착되고, 바람직한 실시예에서는 업패터닝 (uppatterning) 된다. 플래티늄층 (14) 은 전자빔 증착법 또는 다른 적합한 증착 기술들에 의해 약 100nm 내지 200nm의 두게로 증착된다. 플래티늄층 (14) 은 하부 전극으로 기능한다.
PCMO의 다중층은 바람직한 두께로 플래티늄층 (14) 상에 스핀코팅 (spincoating) 되어, 바람직한 실시예에서는 약 100nm와 300nm 사이인 PCMO층 (16) 을 형성한다. PCMO층 (16) 을 구성하는 PCMO막의 각각의 층이 스핀코팅된 후, 에피텍셜 구조물이 다음 PCMO층의 코팅 공정전 약 5분 내지 20분 동안 베이킹되고 어닐링된다. 베이킹 공정 동안, 주위 분위기에서, 온도는 100℃로부터 250℃로 점진적으로 상승한다. 예를 들면, 에피텍셜 구조물은 1분 동안 120℃로 조기에 가열된 후, 약 1분 동안 180℃로 가열되고, 이 후 약 1분 동안 240℃로 가열된다. 이 후, 에피텍셜 구조물은 나머지 시간 동안 약 400℃ 내지 700℃의 온도에서 산소 분위기에서 어닐링된다. 이 후, 에피텍셜 구조물은 냉각되고, PCMO막의 다음 층이 스핀코팅에 의해 형성된다. 통상, 바람직한 두께는 2개 내지 5개의 층들을 필요로 하지만, PCMO의 3개의 층들이 증착된다. 마지막 층이 코팅되고 베이킹된 후, PCMO 층들의 발생되는 에피텍셜 구조물은 산소 분위기에서 약 5분 내지 3시간 동안의 약 400℃ 내지 700℃의 낮은 온도에서 어닐링된다.
낮은 온도의 프로세싱 단계들 후, PCMO 막은 더 이상 단결정형이 아니다. 프로세싱된 PCMO층 (16) 은 상부에 비정질층 (16b) 을 포함하고, 도 1 에 도시된 하부층 (16a) 에 나노미터 사이즈의 결정들을 포함할 수 있다. 상부 전극 (18) 이 플래티늄으로 장치의 상부 표면상에 플래트늄 버튼 (button) 들을 발생시키는 얕은 마스크 (shallow mask) 를 통해 제조된다. 상부 전극층이 전자빔 증착법 또는 다른 적합한 증착 기술들에 의해 약 100nm 내지 200nm의 두께로 증착된다. 플래티늄 도트 (dot) 들에 의해 형성된 상부 전극 (18), PCMO층 (16) 및 하부 플레티늄 층 (14) 는 PCMO 가변 레지스턴스 장치를 형성한다. 비휘발성 가변 레지스턴스 장치인 본 발명의 R-RAM 장치는 집적 회로들의 다양한 형태로 이용되고 다른 장치들에 포함될 수 있다. 기판은 통상의 절연 및 금속화 단계들에 의해 완성될 수 있다.
많은 금속 산화물 조성물들이 본 발명의 방법에 따른 본 발명의 메모리 장치를 제조하는데 이용될 수 있다. 금속 산화물 조성물 (R-RAM 장치) 는 Mx'M"(1-x)MyOz의 일반식을 갖고, 여기서,
M' : La, Ce, Bi, Pr, Nd, Pm, Sm, Y, Sc, Yb, Lu, Gd로 구성되는 그룹으로부터 선택된 금속;
M" : Mg, Ca, Sr, Ba, Pb, Zn, Cd로 구성되는 그룹으로부터 선택된 금속;
M : Mn, Ce, V, Fe, Co, Nb, Ta, Cr, Mo, W, Zr, Hf, Ni로 구성되는 그룹으로부터 선택된 금속;
x : 0과 1 사이의 범위를 갖는 M'의 몰비;
y : 0과 2 사이의 범위를 갖는 M의 몰비; 및
z : 1과 7 사이의 범위를 갖는 O의 몰비이다.
금속 산화물 박막은 스핀코팅이 바람직한 기술이기는 하지만 금속 산화물 스퍼터링, 스핀코팅, 및 MOCVD를 포함하는 임의의 몇몇 종래 기술들을 이용하여 제조될 수 있다. 0.1V의 전압이 전류 및 레지스턴스를 측정하기 위해 상부 플래티늄 전극 (18) 과 하부 플래티늄 전극 (14) 사이에 인가된다. 레지스턴스 (R) 는 전류 (I) 에 대한 전압 (V) 의 비 (R=V/I) 로 정의된다.
도 2 및 3 에 도시된 데이타는 본 발명의 방법에 따라 제조되는 R-RAM 장치로부터 획득되고, 특히 PCMO 박막은 스핀코팅 공정에 의해 비분할 플래티늄층 (non-partitioned platinum layer; 14) 을 갖는 실리콘 기판상에 증착된다. PCMO 박막의 두께는 SEM에 의해 확인되는 바와 같이 약 250nm이다. PCMO 박막 조성물은 Pr0.7Ca0.3MnO3이다. 상부 플래티늄 전극 (18) 에 대한 배선과 같은 금속 소자가 R-RAM 장치에 제공된다. 레지스턴스가 HP4145B 반도체 분석기 상에서 측정되고, 전기 펄스가 펄스 발생기로부터 발생된다.
도 2 및 3 에 도시된 바와 같이, 전압이 약 2 내지 5볼트, 바람직하게는 3볼트이고, 예를 들어 15nsec 내지 1000nsec인 짧은 지속 시간을 갖는 전기 펄스가 레지스턴스를 증가시키는 한편, 전압이 1 내지 3볼트, 바람직하게는 2볼트이고, 예를 들어 700nsec 내지 1000sec인 보다 긴 지속시간을 갖는 전기 펄스가 레지스턴스를 감소시킨다. 펄스 길이 및 전압은 PCMO 박막의 두께에 의존한다. 가장 낮은 측정 레지스턴스는 약 400이고, 가장 높은 측정 레지스턴스는 약 250㏀이다. 펄스 지속 시간이 약 3nsec 내지 700nsec의 범위에 있을 때 레지스턴스가 증가하는 한편, 펄스 지속 시간이 약 700nsec 내지 1sec의 범위에 있을 때 레지스턴스는 감소한다.
도 4 는 각각의 펄스가 인가된 후의 도 1 의 메모리 레지스터의 레지스턴스를 도시한다. y축은 메모리 셀 레지스턴스이고, x축은 측정치의 수이다. 펄스의 크기가 도 4 에 나타난다. 우선, 펄스폭 10msec의 넓은 펄스가 인가된다. 가변 레지스턴스 장치의 레지스턴스는 약 200Ω이다. 다음, 좁은, 예를 들어 5nsec 내지 20nsec인 일련의 펄스들이 인가된다. 가변 레지스턴스 장치의 레지스턴스가 측정되고, 각각의 일련의 펄스들후에 기록된다. 가변 레지스턴스 장치의 레지스턴스는 좁은 펄스들의 수가 증가함에 따라 증가한다. 마지막으로, 가변 레지스턴스 장치의 레지스턴스는 약 200㏀에서 포화된다. 더 긴 펄스가 인가될 때, 가변 레지스턴스 장치의 레지스턴스는 약 200㏀까지 떨어진다. 가변 레지스턴스 장치의 레지스턴스는 추가의 짧은 펄스들이 인가될 때 다시 증가한다. 따라서, 가변 레지스턴스 장치는 짧은 지속시간의 전자 펄스들을 이용하여 프로그램될 수 있다. 동일한 진폭의 넓은 폭 펄스가 메모리 장치를 재설정하는데 이용될 수 있다. 좁은 펄스들의 수는 메모리 셀의 가변 레지스턴스 장치를 컨트롤할 수 있다. 또한, 메모리 셀이 멀티 비트 메모리 셀로서 이용될 수 있다.
특히, 다음 넓은 펄스들 뿐만 아니라 다음 좁은 펄스들도 레지스턴스가 증가한다는 것이 흥미있다. 펄스 인가에 의해 증가되는 레지스턴스는 펄스의 극성과는 무관하다. 즉, 양의 극성의 좁은 펄스가 인가되는 지 또는 음의 극성의 좁은 펄스가 인가되는 지에 관계없이, 메모리 장치내의 가변 레지스턴스 장치의 레지스턴스는 가변 레지스턴스 장치가 높은 레지스턴스 상태에 도달할 때까지 인가된 펄스들의 수에 따라 증가한다. 펄스폭 재설정 공정에 대해서도 이러한 것이 성립한다. 양의 넓은 펄스 또는 음의 넓은 펄스가 메모리 장치내의 가변 레지스턴스 장치를 낮은 레지스턴스 상태로 재설정하는데 이용될 수 있다. 이 특징은메모리 장치가 단일 극성의 펄스들을 이용하여 재설정되고 프로그램되는 것을 가능하게 한다. 어떤 양극성 전원장치도 필요하지 않다.
따라서, 비정질 PCMO로 제조된 비휘발성 가변 레지스턴스 메모리 장치가 설명되었다. 비정질 PCMO는 낮은 온도에서 증착될 수 있다. 비정질 PCMO의 열적 계획은 전극 재료가 또한 통상 현재의 공정에 이용되는 현재의 ULSI 집적회로 공정들과 조화된다. 본 발명의 메모리 장치는 메모리 셀 프로그래밍 및 재설정에 동일한 극성의 전기 펄스를 이용하며, 펄스 지속시간 및 펄스들의 수만을 변경한다. 따라서, 본 발명에 따른 비정질 PCMO를 포함하는 메모리 장치는 아주 큰 규모의 메모리 칩 제조 뿐만 아니라 삽입된 메모리 장치들에 이용가능하다. 본 발명의 방법 및 본 발명의 장치는 또한 거대한 마그네토레지스터 (CMR) 및 고온 초전도체 (HTSC) 재료에 이용가능하다.
따라서, 전기 펄스들에 의해 유도된 가변 레지스턴스를 변화시키는 방법 및 본 발명의 방법을 포함하는 메모리 장치가 개시되었다. 첨부된 청구의 범위에서 정해지는 본 발명의 범위 내에서 또 다른 변형 및 변경이 이루어질 수 있다.
본 발명에 의하면, 전기 펄스를 인가함으로써 가역 (reversible) 레지스턴스 변화를 발생하는 방법을 이용하여 가변 레지스턴스 장치 및 비휘발성 가변 레지스턴스 메모리 장치를 제조할 수 있다.

Claims (29)

  1. 가변 레지스턴스 장치의 제조방법으로서,
    실리콘 기판을 준비하는 단계;
    상기 기판상에 실리콘 산화물 층을 형성하는 단계;
    플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 된 제 1 금속층을 상기 실리콘 산화물 층상에 증착하는 단계;
    상기 제 1 금속층상에 페로브스카이트 금속 산화물 박막을 형성하는 단계;
    플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 된 제 2 금속층을 상기 페로브스카이트 금속 산화물 박막상에 증착하는 단계;
    약 5분 내지 3시간 동안 약 400℃ 내지 700℃ 사이의 온도에서 상기 제 2 금속층을 증착하는 단계에 의해 획득되는 구조물을 어닐링하는 단계; 및
    상기 제 1 금속층과 상기 제 2 금속층 사이의 레지스턴스를 변화시키는 단계를 포함하는 것을 특징으로 하는 가변 레지스턴스 장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 페로브스카이트 금속 산화물 박막을 증착하는 단계는,
    페로브스카이트 금속 산화물의 다중의 층들을 약 100nm 내지 300nm 의 두께로 증착하는 단계;
    주위 분위기에서 약 100℃ 내지 약 250℃의 온도에서 각각의 페로브스카이트금속 산화물층을 증착하는 단계에 의해 획득되는 구조물을 베이킹 (baking) 하는 단계; 및
    약 5분 내지 20분 동안 산소 분위기에서 약 400℃ 내지 700℃의 온도에서 상기 구조물을 어닐링하는 단계를 포함하는 것을 특징으로 하는 가변 레지스턴스 장치의 제조방법.
  3. 제 2 항에 있어서,
    약 1분 동안 약 120℃로 상기 구조물을 조기에 가열하는 단계;
    이 후 약 1분 동안 약 180℃로 상기 구조물을 가열하는 단계; 및
    이 후 약 1분 동안 약 240℃로 상기 구조물을 가열하는 단계를 포함하는,
    약 100℃로부터 약 250℃로 점진적으로 온도를 상승시키는 단계를 포함하는 것을 특징으로 하는 가변 레지스턴스 장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 페로브스카이트 금속 산화물 박막을 형성하는 단계는 Mx'M"(1-x)MyOz의 일반식을 갖는 박막을 증착하는 단계를 포함하되,
    여기서,
    M' : La, Ce, Bi, Pr, Nd, Pm, Sm, Y, Sc, Yb, Lu, Gd로 구성되는 그룹으로부터 선택된 금속;
    M" : Mg, Ca, Sr, Ba, Pb, Zn, Cd로 구성되는 그룹으로부터 선택된 금속;
    M : Mn, Ce, V, Fe, Co, Nb, Ta, Cr, Mo, W, Zr, Hf, Ni로 구성되는 그룹으로부터 선택된 금속;
    x : 0과 1 사이의 범위를 갖는 M'의 몰비;
    y : 0과 2 사이의 범위를 갖는 M의 몰비; 및
    z : 1과 7 사이의 범위를 갖는 O의 몰비인 것을 특징으로 하는 가변 레지스턴스 장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 제 1 금속층과 상기 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 레지스턴스 변화 생성 펄스의 길이를 변화시킴으로써 상기 레지스턴스 변화 생성 펄스가 제 1 금속층과 제 2 금속층 사이에 인가되는 것을 특징으로 하는 가변 레지스턴스 장치의 제조방법.
  6. 제 5 항에 있어서,
    상기 제 1 금속층과 상기 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 상기 레지스턴스는 700nsec 보다 큰 시간동안 상기 제 1 금속층과 상기 제 2 금속층 사이에 약 1 내지 3볼트의 전압을 인가함으로써 감소되는 것을 특징으로 하는 가변 레지스턴스 장치의 제조방법.
  7. 제 5 항에 있어서,
    상기 제 1 금속층과 상기 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 상기 레지스턴스는 1000nsec 보다 작은 시간 동안 상기 제 1 금속층 및 상기 제 2 금속층 사이에 약 2 내지 5볼트의 전압을 인가함으로써 증가되는 것을 특징으로 하는 가변 레지스턴스 장치의 제조방법.
  8. 제 1 항에 있어서,
    상기 제 1 금속층을 상기 실리콘 산화물층상에 증착하는 단계, 및 상기 제 2 금속층을 상기 페로브스카이트 금속 산화물상에 증착하는 단계는, 각각 약 100nm과 200nm 사이의 두께를 갖는 층들을 갖는 층들을 증착하는 단계를 포함하는 것을 특징으로 하는 가변 레지스턴스 장치의 제조방법.
  9. 제 1 항에 있어서,
    상기 페로브스카이트 금속 산화물 박막을 증착하는 단계는 비정질 (amorphous) 페로브스카이트 금속 산화물 박막의 층을 증착하는 단계를 포함하는 것을 특징으로 하는 가변 레지스턴스 장치의 제조방법.
  10. 비휘발성 가변 레지스턴스 메모리 장치의 제조방법으로서,
    표면상에 실리콘 산화물층을 갖는 실리콘 기판을 준비하는 단계;
    플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로된 제 1 금속층을 상기 실리콘 산화물 층상에 증착하는 단계;
    약 100nm 내지 300nm 사이의 두께로 페로브스카이트 금속 산화물의 다중층들을 증착하는 단계, 및 주위 분위기에서 약 100℃ 내지 250℃ 에서 각각의 페로브스카이트 금속 산화물층을 증착하고 약 5분 내지 20분 동안 산소 분위기에서 약 400℃ 내지 700℃의 온도에서 상기 구조물을 어닐링함으로써 획득되는 상기 구조물을 베이킹하는 단계를 포함하는 상기 제 1 금속층상에 페로브스카이트 금속 산화물 박막을 증착하는 단계;
    플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 된 제 2 금속층을 상기 페로브스카이트 금속 산화물 박막상에 증착하는 단계;
    산소 분위기에서 약 5분 내지 3시간 동안 약 400℃ 내지 700℃의 온도에서 상기 제 2 금속층을 증착하는 단계에 의해 획득되는 상기 구조물을 어닐링하는 단계; 및
    상기 제 1 금속층과 상기 제 2 금속층 사이의 레지스턴스를 변화시키는 단계를 포함하는 것을 특징으로 하는 비휘발성 가변 레지스턴스 메모리 장치의 제조방법.
  11. 제 10 항에 있어서,
    1분 동안 약 120℃로 상기 구조물을 조기에 가열하는 단계;
    이 후 약 1분 동안 약 180℃로 상기 구조물을 가열하는 단계; 및
    이 후 약 1분 동안 약 240℃로 상기 구조물을 가열하는 단계를 포함하는,
    약 100℃ 로부터 약 250℃로 점진적으로 온도를 상승시키는 단계를 포함하는 것을 특징으로 하는 비휘발성 가변 레지스턴스 메모리 장치의 제조방법.
  12. 제 10 항에 있어서,
    상기 페로브스카이트 금속 산화물 박막을 증착하는 단계는 Mx'M"(1-x)MyOz의 일반식을 갖는 박막을 증착하는 단계를 포함하되,
    M' : La, Ce, Bi, Pr, Nd, Pm, Sm, Y, Sc, Yb, Lu, Gd로 구성되는 그룹으로부터 선택된 금속;
    M" : Mg, Ca, Sr, Ba, Pb, Zn, Cd로 구성되는 그룹으로부터 선택된 금속;
    M : Mn, Ce, V, Fe, Co, Nb, Ta, Cr, Mo, W, Zr, Hf, Ni로 구성되는 그룹으로부터 선택된 금속;
    x : 0과 1 사이의 범위를 갖는 M'의 몰비;
    y : 0과 2 사이의 범위를 갖는 M의 몰비; 및
    z : 1과 7 사이의 범위를 갖는 O의 몰비인 것을 특징으로 하는 비휘발성 가변 레지스턴스 메모리 장치의 제조방법.
  13. 제 10 항에 있어서,
    상기 제 1 금속층과 상기 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 레지스턴스 변화 생성 펄스의 길이를 변화시킴으로써 상기 레지스턴스 변화생성 펄스가 제 1 금속층과 제 2 금속층 사이에 인가되는 것을 특징으로 하는 비휘발성 가변 레지스턴스 메모리 장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 제 1 금속층과 상기 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 700nsec 보다 큰 시간동안 상기 제 1 금속층과 상기 제 2 금속층 사이에 약 1 내지 3볼트의 전압을 인가함으로써 감소되는 것을 특징으로 하는 비휘발성 가변 레지스턴스 메모리 장치의 제조방법.
  15. 제 13 항에 있어서,
    상기 제 1 금속층과 상기 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 상기 레지스턴스는 1000nsec 보다 작은 시간 동안 상기 제 1 금속층 및 상기 제 2 금속층 사이에 약 2 내지 5볼트의 전압을 인가함으로써 증가되는 것을 특징으로 하는 비휘발성 가변 레지스턴스 메모리 장치의 제조방법.
  16. 제 10 항에 있어서,
    상기 제 1 금속층을 상기 실리콘 산화물층상에 증착하는 단계, 및 상기 제 2 금속층을 페로브스카이트 금속 산화물 박막상에 증착하는 단계는 각각 약 100nm 내지 200nm 사이의 두께를 갖는 층들을 증착하는 단계를 포함하는 것을 특징으로 하는 비휘발성 가변 레지스턴스 메모리 장치의 제조방법.
  17. 제 10 항에 있어서,
    상기 페로브스카이트 금속 산화물 박막을 증착하는 단계는 비정질 페로브스카이트 금속 산화물 박막의 층을 증착하는 단계를 포함하는 것을 특징으로 하는 비휘발성 가변 레지스턴스 메모리 장치의 제조방법.
  18. 가변 레지스턴스 메모리 장치의 제조방법으로서,
    표면상에 실리콘 산화물층을 갖는 실리콘 기판을 준비하는 단계;
    플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 된 제 1 금속층을 상기 실리콘 산화물 층상에 증착하는 단계;
    약 100nm 내지 300nm 사이의 두께로 페로브스카이트 금속 산화물의 다중층들을 증착하는 단계를 포함하는, 상기 제 1 금속층상에 페로브스카이트 금속 산화물 박막을 형성하는 단계;
    플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 된 제 2 금속층을 상기 페로브스카이트 금속 산화물 박막상에 증착하는 단계;
    산소 분위기에서 약 5분 내지 3시간 동안 약 400℃ 내지 700℃의 온도에서 상기 제 2 금속층을 증착하는 단계에 의해 획득되는 상기 구조물을 어닐링하는 단계; 및
    상기 제 1 금속층과 상기 제 2 금속층 사이의 레지스턴스를 변화시키는 단계를 포함하되,
    약 1분 동안 약 120℃로 상기 구조물을 조기에 가열하는 단계, 이 후 약 1분 동안 약 180℃로 상기 구조물을 가열하는 단계, 이 후 약 1분 동안 약 240℃로 상기 구조물을 가열하는 단계를 포함하는, 약 100℃로부터 약 250℃로 점진적으로 온도를 상승시키는 단계를 포함하는 상기 페로브스카이트 금속 산화물 박막을 형성하는 단계는 주위 분위기에서 약 100℃ 내지 250℃ 사이의 온도에서 각각의 층을 증착하는 단계에 의해 획득되는 상기 구조물을 베이킹하는 단계 및 및 이 후 산소 분위기에서 약 400℃ 내지 700℃의 온도에서 상기 구조물을 어닐링하는 단계를 포함하고,
    상기 베이킹하는 단계 및 어닐링하는 단계는 약 5분 내지 20분 동안 계속되며,
    상기 페로브스카이트 금속 산화물 박막을 비정질 페로브스카이트 금속 산화물 박막의 층을증착하는 단계는 비정질 금속 산화물 박막의 층을 증착하는 단계를 포함하고,
    상기 베이킹하는 단계는 상기 비정질 페로브스카이트 금속 산화물 박막을 결정층으로 변화시키는 것을 특징으로 하는 가변 레지스턴스 메모리 장치의 제조방법.
  19. 제 18 항에 있어서,
    상기 페로브스카이트 금속 산화물 박막을 증착하는 단계는 Mx'M"(1-x)MyOz의 일반식을 갖는 박막을 증착하는 단계를 포함하되,
    M' : La, Ce, Bi, Pr, Nd, Pm, Sm, Y, Sc, Yb, Lu, Gd로 구성되는 그룹으로부터 선택된 금속;
    M" : Mg, Ca, Sr, Ba, Pb, Zn, Cd로 구성되는 그룹으로부터 선택된 금속;
    M : Mn, Ce, V, Fe, Co, Nb, Ta, Cr, Mo, W, Zr, Hf, Ni로 구성되는 그룹으로부터 선택된 금속;
    x : 0과 1 사이의 범위를 갖는 M'의 몰비;
    y : 0과 2 사이의 범위를 갖는 M의 몰비; 및
    z : 1과 7 사이의 범위를 갖는 O의 몰비인 것을 특징으로 하는 가변 레지스턴스 메모리 장치의 제조방법.
  20. 제 18 항에 있어서,
    상기 제 1 금속층과 상기 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 레지스턴스 변화 생성 펄스의 길이를 변화시킴으로써 상기 레지스턴스 변화 생성 펄스가 제 1 금속층과 제 2 금속층 사이에 인가되는 것을 특징으로 하는 가변 레지스턴스 메모리 장치의 제조방법.
  21. 제 20 항에 있어서,
    상기 제 1 금속층과 상기 제 2 금속층 사이의 레지스턴스를 변화시키는 단계에서, 상기 장치의 상기 레지스턴스는 700nsec 보다 큰 시간동안 상기 제 1 금속층과 상기 제 2 금속층 사이에 약 1 내지 3볼트의 전압을 인가함으로써 감소되거나, 상기 장치의 상기 레지스턴스는 1000nsec 보다 작은 시간 동안 상기 제 1 금속층 및 상기 제 2 금속층 사이에 약 2 내지 5볼트의 전압을 인가함으로써 증가되는 것을 특징으로 하는 가변 레지스턴스 메모리 장치의 제조방법.
  22. 제 18 항에 있어서,
    상기 제 1 금속층을 상기 실리콘 산화물층상에 증착하는 단계, 및 상기 제 2 금속층을 상기 페로브스카이트 금속 산화물 박막상에 증착하는 단계는, 각각 약 100nm과 200nm 사이의 두께를 갖는 층들을 갖는 층들을 증착하는 단계를 포함하는 것을 특징으로 하는 가변 레지스턴스 메모리 장치의 제조방법.
  23. 비휘발성 가변 레지스턴스 메모리 장치로서,
    실리콘 산화물을 갖는 실리콘 기판;
    상기 실리콘 산화층상에 형성되는, 플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 된 제 1 금속층;
    상기 제 1 금속층상에 형성되는 페로브스카이트 금속 산화물 박막;
    상기 페로브스카이트 금속 산화물 박막상에 형성되는, 플래티늄 및 이리듐으로 구성되는 금속들의 그룹으로부터 선택되는 금속으로 된 제 2 금속층;
    상기 제 2 금속층에 접속되는 금속화 소자들을 구비하는 것을 특징으로 하는 비휘발성 가변 레지스턴스 메모리 장치.
  24. 제 23 항에 있어서,
    상기 페로브스카이트 금속 산화물 박막은 Mx'M"(1-x)MyOz의 일반식을 갖는 박막을 증착하는 단계를 포함하되,
    M' : La, Ce, Bi, Pr, Nd, Pm, Sm, Y, Sc, Yb, Lu, Gd로 구성되는 그룹으로부터 선택된 금속;
    M" : Mg, Ca, Sr, Ba, Pb, Zn, Cd로 구성되는 그룹으로부터 선택된 금속;
    M : Mn, Ce, V, Fe, Co, Nb, Ta, Cr, Mo, W, Zr, Hf, Ni로 구성되는 그룹으로부터 선택된 금속;
    x : 0과 1 사이의 범위를 갖는 M'의 몰비;
    y : 0과 2 사이의 범위를 갖는 M의 몰비; 및
    z : 1과 7 사이의 범위를 갖는 O의 몰비인 것을 특징으로 하는 비휘발성 가변 레지스턴스 메모리 장치.
  25. 제 23 항에 있어서,
    상기 제 1 금속층과 상기 제 2 금속층 사이의 레지스턴스는, 상기 레지스턴스 변화 생성 펄스의 길이를 변화시키는 동안 제 1 금속층과 제 2 금속층 사이에 레지스턴스 변화 생성 펄스를 인가함으로써 변화되는 것을 특징으로 하는 비휘발성 가변 레지스턴스 메모리 장치.
  26. 제 25 항에 있어서,
    상기 제 1 금속층과 상기 제 2 금속층 사이의 레지스턴스는, 700nsec 보다 큰 시간동안 상기 제 1 금속층과 상기 제 2 금속층 사이에 약 1 내지 3볼트의 전압을 인가함으로써 감소되는 것을 특징으로 하는 비휘발성 가변 레지스턴스 메모리 장치.
  27. 제 25 항에 있어서,
    상기 제 1 금속층과 상기 제 2 금속층 사이의 레지스턴스는, 1000nsec 보다 작은 시간 동안 상기 제 1 금속층 및 상기 제 2 금속층 사이에 약 2 내지 5볼트의 전압을 인가함으로써 증가되는 것을 특징으로 하는 비휘발성 가변 레지스턴스 메모리 장치.
  28. 제 23 항에 있어서,
    상기 제 1 금속층 및 상기 제 2 금속층은 약 100nm 내지 200nm 사이의 두께를 갖는 것을 특징으로 하는 비휘발성 가변 레지스턴스 메모리 장치.
  29. 제 23 항에 있어서,
    상기 페로브스카이트 금속 산화물 박막은 비정질 페로브스카이트 금속 산화물 박막의 층을 구비하는 것을 특징으로 하는 비휘발성 가변 레지스턴스 메모리 장치.
KR10-2003-0007846A 2002-02-07 2003-02-07 가변 레지스턴스 장치의 제조방법, 비휘발성 가변레지스턴스 메모리 장치의 제조방법, 및 비휘발성 가변레지스턴스 메모리 장치 KR100473662B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/072,225 2002-02-07
US10/072,225 US6759249B2 (en) 2002-02-07 2002-02-07 Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory

Publications (2)

Publication Number Publication Date
KR20030067586A true KR20030067586A (ko) 2003-08-14
KR100473662B1 KR100473662B1 (ko) 2005-03-10

Family

ID=27610555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0007846A KR100473662B1 (ko) 2002-02-07 2003-02-07 가변 레지스턴스 장치의 제조방법, 비휘발성 가변레지스턴스 메모리 장치의 제조방법, 및 비휘발성 가변레지스턴스 메모리 장치

Country Status (5)

Country Link
US (3) US6759249B2 (ko)
EP (1) EP1335417A3 (ko)
KR (1) KR100473662B1 (ko)
CN (1) CN100364075C (ko)
TW (1) TW575927B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644869B1 (ko) * 2005-06-24 2006-11-14 광주과학기술원 결정성 산화막의 저항변화를 이용한 비휘발성 기억소자
KR100969807B1 (ko) * 2008-04-11 2010-07-13 광주과학기술원 반응성 금속막을 구비하는 저항 변화 메모리 소자 및 이의동작방법

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US6824814B2 (en) * 2002-05-21 2004-11-30 Sharp Laboratories Of America, Inc. Preparation of LCPMO thin films which have reversible resistance change properties
US20040026682A1 (en) * 2002-06-17 2004-02-12 Hai Jiang Nano-dot memory and fabricating same
US7326979B2 (en) * 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US7129531B2 (en) * 2002-08-08 2006-10-31 Ovonyx, Inc. Programmable resistance memory element with titanium rich adhesion layer
JP2004079002A (ja) * 2002-08-09 2004-03-11 Renesas Technology Corp 不揮発性記憶装置
US6911361B2 (en) * 2003-03-10 2005-06-28 Sharp Laboratories Of America, Inc. Low temperature processing of PCMO thin film on Ir substrate for RRAM application
US6927074B2 (en) * 2003-05-21 2005-08-09 Sharp Laboratories Of America, Inc. Asymmetric memory cell
US6927120B2 (en) * 2003-05-21 2005-08-09 Sharp Laboratories Of America, Inc. Method for forming an asymmetric crystalline structure memory cell
JP4285082B2 (ja) * 2003-05-27 2009-06-24 ソニー株式会社 記憶装置
US6774054B1 (en) * 2003-08-13 2004-08-10 Sharp Laboratories Of America, Inc. High temperature annealing of spin coated Pr1-xCaxMnO3 thim film for RRAM application
US6939724B2 (en) * 2003-08-13 2005-09-06 Sharp Laboratories Of America, Inc. Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer
US6962648B2 (en) * 2003-09-15 2005-11-08 Global Silicon Net Corp. Back-biased face target sputtering
US7130212B2 (en) * 2003-11-26 2006-10-31 International Business Machines Corporation Field effect device with a channel with a switchable conductivity
US6990008B2 (en) * 2003-11-26 2006-01-24 International Business Machines Corporation Switchable capacitance and nonvolatile memory device using the same
JP2005203389A (ja) * 2004-01-13 2005-07-28 Sharp Corp 不揮発性半導体記憶装置の製造方法
JP2005203463A (ja) * 2004-01-14 2005-07-28 Sharp Corp 不揮発性半導体記憶装置
US7098043B2 (en) * 2004-01-15 2006-08-29 Sharp Laboratories Of America, Inc. PCMO spin-coat deposition
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) * 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
EP1587137A1 (en) * 2004-04-16 2005-10-19 International Business Machines Corporation Deposition process for non-volatile resistance switching memory
US7402456B2 (en) * 2004-04-23 2008-07-22 Sharp Laboratories Of America, Inc. PCMO thin film with memory resistance properties
KR101051704B1 (ko) 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
US7060586B2 (en) * 2004-04-30 2006-06-13 Sharp Laboratories Of America, Inc. PCMO thin film with resistance random access memory (RRAM) characteristics
EP2204813B1 (en) * 2004-05-03 2012-09-19 Unity Semiconductor Corporation Non-volatile programmable memory
JP4365737B2 (ja) * 2004-06-30 2009-11-18 シャープ株式会社 可変抵抗素子の駆動方法及び記憶装置
US7791141B2 (en) * 2004-07-09 2010-09-07 International Business Machines Corporation Field-enhanced programmable resistance memory cell
CN1860609A (zh) * 2004-07-22 2006-11-08 日本电信电话株式会社 双稳态电阻值获得器件、其制造方法、金属氧化物薄膜及其制造方法
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
US6972239B1 (en) 2004-08-20 2005-12-06 Sharp Laboratories Of America, Inc. Low temperature MOCVD processes for fabrication of PrXCa1-xMnO3 thin films
KR100593448B1 (ko) * 2004-09-10 2006-06-28 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
US7339813B2 (en) * 2004-09-30 2008-03-04 Sharp Laboratories Of America, Inc. Complementary output resistive memory cell
US20060068099A1 (en) * 2004-09-30 2006-03-30 Sharp Laboratories Of America, Inc. Grading PrxCa1-xMnO3 thin films by metalorganic chemical vapor deposition
US20060081466A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima High uniformity 1-D multiple magnet magnetron source
US7425504B2 (en) * 2004-10-15 2008-09-16 4D-S Pty Ltd. Systems and methods for plasma etching
US20060081467A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima Systems and methods for magnetron deposition
US7205238B2 (en) * 2004-10-21 2007-04-17 Sharp Laboratories Of America, Inc. Chemical mechanical polish of PCMO thin films for RRAM applications
JP4880894B2 (ja) * 2004-11-17 2012-02-22 シャープ株式会社 半導体記憶装置の構造及びその製造方法
KR100576369B1 (ko) * 2004-11-23 2006-05-03 삼성전자주식회사 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법
JP4822287B2 (ja) * 2005-03-23 2011-11-24 独立行政法人産業技術総合研究所 不揮発性メモリ素子
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US8270193B2 (en) 2010-01-29 2012-09-18 Unity Semiconductor Corporation Local bit lines and methods of selecting the same to access memory elements in cross-point arrays
US8565003B2 (en) 2011-06-28 2013-10-22 Unity Semiconductor Corporation Multilayer cross-point memory array having reduced disturb susceptibility
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US8559209B2 (en) 2011-06-10 2013-10-15 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
US7233177B2 (en) * 2005-04-04 2007-06-19 International Business Machines Corporation Precision tuning of a phase-change resistive element
US7488967B2 (en) * 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
JP5049483B2 (ja) 2005-04-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
WO2006114904A1 (en) 2005-04-22 2006-11-02 Matsushita Electric Industrial Co., Ltd. Non volatile memory cell and semiconductor memory device
US7256415B2 (en) * 2005-05-31 2007-08-14 International Business Machines Corporation Memory device and method of manufacturing the device by simultaneously conditioning transition metal oxide layers in a plurality of memory cells
JP4843259B2 (ja) * 2005-06-10 2011-12-21 シャープ株式会社 可変抵抗素子の製造方法
JP4783070B2 (ja) * 2005-06-24 2011-09-28 シャープ株式会社 半導体記憶装置及びその製造方法
EP1964159A4 (en) * 2005-06-30 2017-09-27 L. Pierre De Rochemont Electrical components and method of manufacture
US8974855B2 (en) * 2005-08-05 2015-03-10 The United States Department Of Energy Manganite perovskite ceramics, their precursors and methods for forming
US20070084717A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile caching data storage
US20070084716A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile data storage
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
KR100684908B1 (ko) * 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
JP4832442B2 (ja) * 2006-01-24 2011-12-07 パナソニック株式会社 電気素子およびメモリ装置
US20070205096A1 (en) * 2006-03-06 2007-09-06 Makoto Nagashima Magnetron based wafer processing
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
KR100818271B1 (ko) * 2006-06-27 2008-03-31 삼성전자주식회사 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법
US20080011603A1 (en) * 2006-07-14 2008-01-17 Makoto Nagashima Ultra high vacuum deposition of PCMO material
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
KR100755409B1 (ko) * 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
US7463524B2 (en) * 2006-10-27 2008-12-09 Winbond Electronics Corp. Reading and writing method for non-volatile memory with multiple data states
JP5152173B2 (ja) * 2007-03-01 2013-02-27 富士通株式会社 半導体装置及びその製造方法
US8072793B2 (en) * 2008-09-04 2011-12-06 Macronix International Co., Ltd. High density resistance based semiconductor device
CN102782858B (zh) * 2009-12-25 2015-10-07 株式会社理光 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统
US8638584B2 (en) * 2010-02-02 2014-01-28 Unity Semiconductor Corporation Memory architectures and techniques to enhance throughput for cross-point arrays
DE102010011646A1 (de) * 2010-03-10 2011-09-15 Technische Universität Bergakademie Freiberg Verfahren zur Herstellung eines nichtflüchtigen elektronischen Datenspeichers auf Grundlage eines kristallinen Oxids mit Perowskitstruktur
US9807825B2 (en) * 2010-05-18 2017-10-31 Cree, Inc. Solid state lighting devices utilizing memristors
KR101744757B1 (ko) 2010-06-22 2017-06-09 삼성전자 주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US9249498B2 (en) 2010-06-28 2016-02-02 Micron Technology, Inc. Forming memory using high power impulse magnetron sputtering
US20120012897A1 (en) * 2010-07-16 2012-01-19 Unity Semiconductor Corporation Vertically Fabricated BEOL Non-Volatile Two-Terminal Cross-Trench Memory Array with Two-Terminal Memory Elements and Method of Fabricating the Same
CN102347441A (zh) * 2010-07-30 2012-02-08 中芯国际集成电路制造(上海)有限公司 电阻存储器的形成方法
US8891276B2 (en) 2011-06-10 2014-11-18 Unity Semiconductor Corporation Memory array with local bitlines and local-to-global bitline pass gates and gain stages
US10566056B2 (en) 2011-06-10 2020-02-18 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
US9117495B2 (en) 2011-06-10 2015-08-25 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
US8787066B2 (en) 2011-10-26 2014-07-22 Intermolecular, Inc. Method for forming resistive switching memory elements with improved switching behavior
CN103066205A (zh) * 2012-12-21 2013-04-24 北京大学 一种阻变存储器制备方法
CN103500797B (zh) * 2013-10-17 2016-09-07 北京科技大学 阻变存储器单元及其制造方法
CN108511616B (zh) * 2018-04-17 2020-03-20 南京邮电大学 一种钙钛矿膜层及钙钛矿发光二极管器件的制备方法
CN108559949A (zh) * 2018-04-27 2018-09-21 昆明理工大学 一种钙钛矿薄膜的制备方法
CN108987568B (zh) * 2018-07-27 2021-12-14 河北大学 基于钒酸铋颗粒薄膜的神经仿生器件、其制备方法及应用
CN109904334A (zh) * 2019-03-13 2019-06-18 湖北工业大学 多层有机-无机杂化钙钛矿发光二极管及其制备方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4569637A (en) * 1984-02-22 1986-02-11 Walbro Corporation In-tank fuel pump assembly
US4946710A (en) * 1987-06-02 1990-08-07 National Semiconductor Corporation Method for preparing PLZT, PZT and PLT sol-gels and fabricating ferroelectric thin films
JP2557671B2 (ja) * 1987-12-11 1996-11-27 豊田合成株式会社 燃料遮断バルブ
US4963390A (en) * 1988-10-05 1990-10-16 The Aerospace Corporation Metallo-organic solution deposition (MOSD) of transparent, crystalline ferroelectric films
WO1990013149A1 (en) * 1989-04-27 1990-11-01 Queen's University At Kingston SOL GEL PROCESS FOR PREPARING Pb(Zr,Ti)O3 THIN FILMS
US5139043A (en) * 1990-08-24 1992-08-18 Ford Motor Company Weldable vapor vent valve
EP0489519A3 (en) * 1990-12-04 1993-05-12 Raytheon Company Sol-gel processing of piezoelectric and ferroelectric films
WO1992019564A1 (en) * 1991-05-01 1992-11-12 The Regents Of The University Of California Amorphous ferroelectric materials
US5188902A (en) * 1991-05-30 1993-02-23 Northern Illinois University Production of PT/PZT/PLZI thin films, powders, and laser `direct write` patterns
US5699035A (en) * 1991-12-13 1997-12-16 Symetrix Corporation ZnO thin-film varistors and method of making the same
US5148792A (en) * 1992-01-03 1992-09-22 Walbro Corporation Pressure-responsive fuel delivery system
US5271955A (en) * 1992-04-06 1993-12-21 Motorola, Inc. Method for making a semiconductor device having an anhydrous ferroelectric thin film
JP2741650B2 (ja) * 1992-08-31 1998-04-22 三菱化学株式会社 多層プラスチック燃料タンク
JPH06147045A (ja) * 1992-10-30 1994-05-27 Toyoda Gosei Co Ltd 燃料遮断装置
US5404907A (en) * 1993-02-18 1995-04-11 G. T. Products, Inc. Weldable vapor vent valve for fuel tanks
US5443874A (en) * 1993-05-24 1995-08-22 Mitsubishi Petrochemical Co., Ltd. Hollow multi-layer molding
US5650362A (en) * 1993-11-04 1997-07-22 Fuji Xerox Co. Oriented conductive film and process for preparing the same
US5384294A (en) * 1993-11-30 1995-01-24 The United States Of America As Represented By The Secretary Of The Air Force Sol-gel derived lead oxide containing ceramics
IT1262245B (it) * 1993-11-30 1996-06-19 Danieli Off Mecc Cesoia volante ad alta velocita'
US5449018A (en) * 1994-01-04 1995-09-12 Stant Manufacturing Inc. Flow control valve
JPH07257205A (ja) * 1994-03-28 1995-10-09 Toyoda Gosei Co Ltd 燃料タンク用フロートバルブ
JP2827899B2 (ja) * 1994-04-25 1998-11-25 豊田合成株式会社 チェック弁
US5529086A (en) * 1994-04-28 1996-06-25 Toyoda Gosei Co., Ltd. Float valve for use in fuel tank
JP3284746B2 (ja) * 1994-04-28 2002-05-20 豊田合成株式会社 燃料タンク用フロートバルブ
JP2853572B2 (ja) * 1994-04-28 1999-02-03 豊田合成株式会社 双方向弁および燃料遮断装置
US5449029A (en) * 1994-05-11 1995-09-12 Stant Manufacturing Inc. Fill limit valve assembly
US5898607A (en) * 1994-09-14 1999-04-27 Hitachi, Ltd. Recording/reproducing method and recording/reproducing apparatus
US5803131A (en) * 1994-09-26 1998-09-08 Toyoda Gosei Co., Ltd. Fuel filler pipe
US6037062A (en) * 1994-10-28 2000-03-14 Toyoda Gosei Co., Ltd. Layered molding
US5598870A (en) * 1994-11-01 1997-02-04 Toyoda Gosei Co., Ltd. Fuel tank device for vehicle having float valve and diaphragm valve
US5666989A (en) * 1994-11-08 1997-09-16 Stant Manufacturing Inc. Tank venting control assembly
US5518018A (en) * 1994-11-14 1996-05-21 Stant Manufacturing Inc. Fuel tank venting control assembly
JP3205216B2 (ja) * 1995-03-30 2001-09-04 三菱電機株式会社 圧力センサ
US5687778A (en) * 1995-05-01 1997-11-18 Stant Manufacturing Inc. Dual valve tank venting system
US5535772A (en) * 1995-05-01 1996-07-16 Stant Manufacturing Inc. Tank venting control system
US5566705A (en) * 1995-06-30 1996-10-22 Stant Manufacturing Inc. Snap-closure float valve assembly
US6066581A (en) * 1995-07-27 2000-05-23 Nortel Networks Corporation Sol-gel precursor and method for formation of ferroelectric materials for integrated circuits
US5687756A (en) * 1995-11-08 1997-11-18 Borg-Warner Automotive, Inc. Vehicle refueling valve
US5792569A (en) * 1996-03-19 1998-08-11 International Business Machines Corporation Magnetic devices and sensors based on perovskite manganese oxide materials
US5694968A (en) * 1996-04-15 1997-12-09 Stant Manufacturing Inc. Tank venting control system
US5944044A (en) * 1996-05-10 1999-08-31 Stant Manufacturing Inc. Tank venting control system
US5975116A (en) * 1996-08-07 1999-11-02 Borg-Warner Automotive, Inc. Valve having multi-piece valve housing
US6035884A (en) * 1997-09-16 2000-03-14 Stant Manufacturing Inc. Liquid fuel baffle for vent apparatus
DE69821521T2 (de) * 1997-11-25 2004-12-23 Stant Manufacturing Inc., Connersville Tankventilvorrichtung
JP2000003803A (ja) * 1998-06-16 2000-01-07 Matsushita Electric Ind Co Ltd 正特性サーミスタおよびその製造方法
US6186539B1 (en) * 1998-07-01 2001-02-13 Trw Inc. Method and apparatus for controlling an actuatable restraint device using crash severity indexing and crush zone sensor
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US6240950B1 (en) * 1998-08-27 2001-06-05 Stant Manufacturing Inc. Vapor control valve with bypass circuit
US6431371B1 (en) * 1999-12-23 2002-08-13 Wallace Ricardo Tonon Newsstand display module
CA2334149C (en) * 2000-02-03 2005-05-10 Stant Manufacturing Inc. Weldable mount for fuel systems component
ES2269311T3 (es) * 2000-02-11 2007-04-01 Stant Manufacturing Inc. Soporte soldable para componente de sisema de combustible.
NO312698B1 (no) * 2000-07-07 2002-06-17 Thin Film Electronics Asa Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US6693821B2 (en) * 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
US6569745B2 (en) * 2001-06-28 2003-05-27 Sharp Laboratories Of America, Inc. Shared bit line cross point memory array
US6508263B1 (en) * 2001-09-20 2003-01-21 Eaton Corporation Float operated fuel tank vapor vent valve
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644869B1 (ko) * 2005-06-24 2006-11-14 광주과학기술원 결정성 산화막의 저항변화를 이용한 비휘발성 기억소자
KR100969807B1 (ko) * 2008-04-11 2010-07-13 광주과학기술원 반응성 금속막을 구비하는 저항 변화 메모리 소자 및 이의동작방법

Also Published As

Publication number Publication date
US6673691B2 (en) 2004-01-06
KR100473662B1 (ko) 2005-03-10
CN100364075C (zh) 2008-01-23
US20030148546A1 (en) 2003-08-07
TW575927B (en) 2004-02-11
EP1335417A2 (en) 2003-08-13
TW200303054A (en) 2003-08-16
US20030156445A1 (en) 2003-08-21
EP1335417A3 (en) 2006-01-04
US6759249B2 (en) 2004-07-06
US6664117B2 (en) 2003-12-16
CN1437241A (zh) 2003-08-20
US20030148545A1 (en) 2003-08-07

Similar Documents

Publication Publication Date Title
KR100473662B1 (ko) 가변 레지스턴스 장치의 제조방법, 비휘발성 가변레지스턴스 메모리 장치의 제조방법, 및 비휘발성 가변레지스턴스 메모리 장치
EP1555693B1 (en) Method to produce a nonvolatile semiconductor memory device
US7407858B2 (en) Resistance random access memory devices and method of fabrication
Dat et al. Pulsed laser ablation synthesis and characterization of layered Pt/SrBi2Ta2O9/Pt ferroelectric capacitors with practically no polarization fatigue
KR100769538B1 (ko) 가변저항소자의 구동방법 및 기억장치
US7027322B2 (en) EPIR device and semiconductor devices utilizing the same
US6939724B2 (en) Method for obtaining reversible resistance switches on a PCMO thin film when integrated with a highly crystallized seed layer
JP2004241396A (ja) 抵抗変化素子の製造方法および不揮発性抵抗変化メモリデバイスの製造方法、並びに不揮発性抵抗変化メモリデバイス
EP1555700A2 (en) Method for manufacturing a nonvolatile memory device with a variable resistor
US20040159867A1 (en) Multi-layer conductive memory device
JP2005340786A (ja) メモリ抵抗特性を有するｐｃｍｏ薄膜の形成方法及びｐｃｍｏデバイス
US6824814B2 (en) Preparation of LCPMO thin films which have reversible resistance change properties
US7473612B2 (en) Method for fabricating a variable-resistance element including heating a RMCoO3 perovskite structure in an oxygen atmosphere
JP2006024901A (ja) Ｒｒａｍ薄膜堆積用の基板表面処理方法
US7106120B1 (en) PCMO resistor trimmer
Liu et al. Electrical properties of resistance switching V-doped SrZrO3 films on textured LaNiO3 bottom electrodes
Bhavsar et al. Influence of 120 MeV Au+ 9 ions irradiation on resistive switching properties of Cr: SrZrO3/SRO junctions
Lee et al. Introduction of selectively nucleated lateral crystallization of lead zirconate titanate thin films for fabrication of high-performance ferroelectric random access memory
EP2239795A1 (en) Method for manufacturing a memory element comprising a resistivity-switching NiO layer and devices obtained thereof
Kumar et al. Synthesis and characterization of ferroelectric thin films by KrF excimer laser ablation for memory applications

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 15