CN103066205A - 一种阻变存储器制备方法 - Google Patents

一种阻变存储器制备方法 Download PDF

Info

Publication number
CN103066205A
CN103066205A CN2012105647095A CN201210564709A CN103066205A CN 103066205 A CN103066205 A CN 103066205A CN 2012105647095 A CN2012105647095 A CN 2012105647095A CN 201210564709 A CN201210564709 A CN 201210564709A CN 103066205 A CN103066205 A CN 103066205A
Authority
CN
China
Prior art keywords
rram
resistance
storing device
variable storing
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012105647095A
Other languages
English (en)
Inventor
黄如
陈诚
蔡一茂
张耀凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN2012105647095A priority Critical patent/CN103066205A/zh
Publication of CN103066205A publication Critical patent/CN103066205A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明实施例公开了一种阻变存储器制备方法。该方法包括:在衬底上形成下电极;在所述下电极上形成阻变层;在所述阻变层上形成上电极,获得阻变存储器;在所述阻变存储器上施加预定电压,所述预定电压为使所述阻变存储器由高阻态转变为低阻态的电压;对所述阻变存储器执行退火工艺,以使在所述阻变存储器上施加所述预定电压时所述阻变存储器内的弱导电通道减少。本发明实施例通过在制备RRAM时增加退火工艺,使得RRAM的阻变层内形成的导电通道中,弱导电通道因退火被氧化而消失或减少,从而使得RRAM高低阻态的转变主要由主导电通道决定,从而解决了因弱导电通道的随机开启与关闭对RRAM稳定性的影响,也就提高了RRAM的稳定性。

Description

一种阻变存储器制备方法
技术领域
本发明涉及半导体技术领域,特别是涉及一种阻变存储器制备方法。
背景技术
阻变存储器(RRAM,RESISTANCE RANDOM ACCESS MEMORY)是在上下两个金属电极中间夹一层阻变材料的平板电容结构,由于其结构简单和性能优异,成为下一代存储器应用的最有潜力竞争者,因此受到人们的广泛关注和研究。RRAM是一种全新的非易失性存储器,其电阻值在外加电场作用下可在高阻态和低阻态之间进行可逆转换,从而实现信息存储。在RRAM中,阻变材料会在同样的读取电压下呈现出两种完全不同的阻抗状态(低阻和高阻),并且这两种阻态均可以在擦写电压撤离后长时间保持,因此可以实现数据的非易失性存储。
RRAM主要是靠阻变材料内部氧空位的移动或者是电极金属离子的移动而形成导电通道使高阻态的电阻材料变为低阻。然而,采用现有制备方法制备的RRAM中,导电通道并不稳定,而导电通道的不稳定性严重影响了RRAM器件的稳定性。
发明内容
本发明实施例中提供了一种阻变存储器制备方法,能够提高RRAM器件的稳定性。
为了解决上述技术问题,本发明实施例公开了如下技术方案:
一种阻变存储器制备方法,所述方法包括:
在衬底上形成下电极;
在所述下电极上形成阻变层;
在所述阻变层上形成上电极,获得阻变存储器;
在所述阻变存储器上施加预定电压,所述预定电压为使所述阻变存储器由高阻态转变为低阻态的电压;
对所述阻变存储器执行退火工艺,以使在所述阻变存储器上施加所述预定电压时所述阻变存储器内的弱导电通道减少。
进一步,所述在所述下电极上形成阻变层,包括:
在所述下电极上形成厚度大于阈值的阻变层。
进一步,所述阈值为10nm。
进一步,所述在所述阻变存储器上施加所述预定电压,包括:
将所述下电极接地,在所述上电极上施加所述预定电压的电压脉冲。
进一步,所述电压脉冲的幅度大小为2V~4V,脉冲宽度范围为500ns~1μs。
进一步,所述退火工艺的温度范围为500℃~600°C,退火时间为10min~20min。
进一步,所述在衬底上形成下电极,包括:
在所述衬底表面上形成平行排列的多条下电极条。
进一步,所述在所述阻变层上形成上电极,包括:
在所述阻变层表面上形成平行排列的多条上电极条,且所述上电极条的延伸方向与所述下电极条的延伸方向交叉。
进一步,所述上电极条与所述下电极条呈十字交叉。
本发明实施例中通过在制备RRAM时增加退火工艺,使得RRAM的阻变层内形成的导电通道中,弱导电通道因退火被氧化而消失或减少,从而使得RRAM高低阻态的转变主要由主导电通道决定,从而解决了因弱导电通道的随机开启与关闭对RRAM稳定性的影响,也就提高了RRAM的稳定性。
附图说明
通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1为现有技术中RRAM中导电通道的示意图;
图2为本发明的阻变存储器制备方法的第一实施例流程图;
图3为本发明的阻变存储器制备方法的第二实施例流程图;
图4为图3所示实施例中在衬底上所形成的多条下电极的示意图;
图5为图3所示实施例中形成阻变层的结构示意图;
图6为图3所示实施例中形成点阵分布的RRAM的结构示意图。
具体实施方式
RRAM主要是靠阻变材料内部氧空位的移动或者是电极金属离子的移动而形成导电通道使高阻态的电阻材料变为低阻。而对RRAM稳定性影响很大的一个因素就是导电通道的不稳定性,具体的,是导电通道的数目的不稳定性。实验表明RRAM的低阻态一般是由于形成了一个主要的导电通道而导致的,如图1所示,图中导电通道11为主要的导电通道,但整个器件中还存在其他导电性更弱的导电通道,如导电通道12,而弱导电通道12的随机开启与关闭严重影响了RRAM的稳定性。
基于此,本发明实施例提供了一种阻变存储器的制备方法,该方法通过退火工艺减少了RRAM中的弱导电通道,从而提高了RRAM的稳定性,具体请参见以下实施例的描述。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示装置结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
下面结合附图和实施例,对本发明的技术方案进行描述。
参见图2,为本发明的阻变存储器制备方法的第一实施例流程图。
该方法可以包括:
步骤201,在衬底上形成下电极。
该衬底可以是硅或绝缘体上硅,也可以是其他半导体结构。该下电极具体可以通过在衬底上沉积电极材料形成,当然也还可以采用其他方法如蒸镀等形成。该下电极的材料可以是Pt、Au等惰性金属,厚度可以是100nm。
若批量制备该RRAM,则可以在衬底上一次形成点阵排列的RRAM,其中,该形成下电极的过程,可以是在衬底表面上形成平行排列的多条下电极条。
步骤202,在下电极上形成阻变层。
在形成下电极后,在该下电极上沉积阻变材料形成阻变层,具体可以采用原子层沉积系统沉积阻变材料,当然也可以采用其他方法。该阻变材料可以是过渡金属氧化物。
对于由不同参数的过渡金属氧化物组成的RRAM,有两种可能的工作状态。对于第一种类型的RRAM工作状态为:初始状态下,阻变材料呈高阻态;为了达到最佳的使用效果在当上、下电极之间的电压增大到一定电压时,两电极之间的电流急剧增大,阻变材料变为低阻,此时的电压称为Vset;当所加电压为某一值后,两电极之间的电流又急剧变小,此时的电压称为Vreset。第二种类型的RRAM工作状态与前者的不同之处在于,在RRAM的结构形成后,需要先在两电极之间施加一个电压明显大于Vset及Vreset的电压,使阻变材料变成低阻,此时的电压称为Vform,而且Vform只需要施加一次,随后该器件才能通过施加Vreset和Vset在高阻态和低阻态间转变。
本发明实施例中,若要形成第一种类型的RRAM,则可以在下电极上形成厚度小于一定阈值的阻变层;若要形成第二种类型的RRAM,则可以在下电极上形成厚度大于一定阈值的阻变层。该阈值可以根据阻变层的具体阻变材料来确定,例如,该阈值为10nm。
若批量制备RRAM,则在形成平行排列的多条下电极条后,在多条下电极条上沉积阻变材料,形成阻变层。
步骤203,在阻变层上形成上电极,获得RRAM。
在该阻变层上沉积电极材料形成上电极,该上电极的形成方法以及材料、厚度可以与下电极相同,也可以不同。
若批量制备RRAM,在形成阻变层后,可以在阻变层表面上形成平行排列的多条上电极条,该上电极条的延伸方向与下电极条的延伸方向交叉,优选的,可以呈十字交叉。该结构中每一交叉点上的上下电极之间以及上下电极之间的阻变层即形成一个存储单元,也即一个RRAM,该衬底上即形成点阵分布的RRAM。
至此,可以获得RRAM的完整结构。然后,根据该RRAM的类型对该RRAM进行如下步骤:
步骤204,在该RRAM上施加预定电压。
该预定电压为能使RRAM由高阻态转变为低阻态的电压,对于第一种类型的RRAM来说,预定电压为Vset;对于第二种类型的RRAM来说,该预定电压即为Vform,在上、下电极之间施加Vform后才能保证该第二种类型的RRAM正常使用。
具体的,可以将下电极接地,在上电极上施加上述预定电压的电压脉冲。该预定电压Vset和Vform的电压幅度大小及脉冲宽度需要根据具体的阻变材料及阻变材料的厚度来确定,不同的阻变材料之间,该脉冲电压差异较大。一实例中,该电压脉冲的幅度大小为可以2V~4V,脉冲宽度范围可以为500ns~1μs;另一实例中,20nm厚度的某阻变材料的电压脉冲的幅度可以为3V左右;再一实例中,40nm厚度的某种阻变材料电压脉冲的幅度为5V左右。
步骤205,对RRAM执行退火工艺。
在RRAM上施加上述预定电压后,RRAM内形成导电通道,然后对RRAM执行退火工艺。
在执行退火工艺时,由于在RRAM上施加预定电压后,RRAM内的阻变层中形成的导电通道处为缺氧状态,进行退火可以使导电通道被氧化,其中,弱导电通道会因氧化而减少甚至消失,而对于主要导电通道来说影响不大,仍然可以作为主要的导电通道,使阻变材料呈低阻态。
其中,该退火工艺的工艺条件具体与阻变材料相关,例如,该退火的温度范围可以为500°℃~600°C,退火时间可以为10min~20min。
经过退火工艺后获得的RRAM即为本发明实施例方法最终获得的RRAM。
本发明实施例中通过在制备RRAM时增加退火工艺,使得RRAM的阻变层内形成的导电通道中,弱导电通道因退火被氧化而减少或消失,从而使得RRAM高低阻态的转变主要由主导电通道决定,从而解决了因弱导电通道的随机开启与关闭对RRAM稳定性的影响,也就提高了RRAM的稳定性。
而且,本实施例方法适用面广,成本低,该工艺并没有新增掩膜版和其他原料,只是在生产过程中施加一次电压脉冲和增加一次退火。
在本发明方法实施例中,由于在第二种类型的RRAM中更容易形成主导电通道及弱导电通道的结构,因此,该方法更适用于提高第二种类型的RRAM的稳定性。
参见图3,为本发明的RRAM制备方法的第二实施例流程图。
本实施例以批量生产第二种类型的RRAM为例进行说明,该方法可以包括:
步骤301,在衬底表面上形成平行排列的m条下电极条。
本实施例中使用Si(100)作为衬底,在衬底表面旋涂光刻胶,用剥离(lift-off)工艺实现下电极金属的淀积,厚度约为100nm。如图4(下电极的俯视图)所示,可以在衬底表面上形成平行排列的多条下电极条41。
步骤302,在m条下电极条上形成阻变层。
在下电极条制备完成后,接着在其上用原子层淀积系统淀积阻变材料形成如图5(剖面图)所示的阻变层51。该阻变层的厚度至少保证该RRAM器件一定要在施加Vform后才能通过Vset和Vreset在高阻态和低阻态间转变。
步骤303,在阻变层上形成平行排列的n条上电极条。
随后在阻变层上旋涂光刻胶,光刻定义上电极结构图形,通过lift-off工艺实现条状金属上电极的淀积,上电极厚度为100nm。
如图6(剖面图)所示,在阻变层51表面上形成平行排列的多条上电极条61,该上电极条61和下电极条41形成十字交叉结构。上下电极每个相对的交叉点即形成一个RRAM存储单元,共m×n个存储单元,其中m和n为正整数。
步骤304,依次将每个下电极条接地,并依次在每个上电极条上施加一个大小为Vform、宽度合适的脉冲电压。
该脉冲电压的具体大小及宽度以及具体的阻变材料来确定。
步骤305,执行退火工艺。
随后将硅片及其上的RRAM放入氧化炉中退火,以使由上步骤中电压脉冲激发的较弱的导电通道基本消失。退火的温度和时间需要根据不同的过渡金属氧化物进行调整。
本发明实施例中不仅通过在制备RRAM时增加退火工艺提高了RRAM的稳定性。而且通过采用下电极与上电极形成垂直交叉(cross-bar)的结构提高了RRAM的集成度。
在形成上电极、阻变层及下电极时所采用的具体工艺不仅限于上述实施例的描述,已知现有工艺均可行。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种阻变存储器制备方法,其特征在于,所述方法包括:
在衬底上形成下电极;
在所述下电极上形成阻变层;
在所述阻变层上形成上电极,获得阻变存储器;
在所述阻变存储器上施加预定电压,所述预定电压为使所述阻变存储器由高阻态转变为低阻态的电压;
对所述阻变存储器执行退火工艺,以使在所述阻变存储器上施加所述预定电压时所述阻变存储器内的弱导电通道减少。
2.根据权利要求1所述的方法,其特征在于,
所述在所述下电极上形成阻变层,包括:
在所述下电极上形成厚度大于阈值的阻变层。
3.根据权利要求2所述的方法,其特征在于,所述阈值为10nm。
4.根据权利要求1所述的方法,其特征在于,所述在所述阻变存储器上施加预定电压,包括:
将所述下电极接地,在所述上电极上施加所述预定电压的电压脉冲。
5.根据权利要求4所述的方法,其特征在于,所述电压脉冲的幅度大小为2V~4V,脉冲宽度范围为500ns~1μs。
6.根据权利要求1至5中任意一项所述的方法,其特征在于,所述退火工艺的温度范围为500°~600°C,退火时间为10min~20min。
7.根据权利要求1至5中任意一项所述的方法,其特征在于,所述在衬底上形成下电极,包括:
在所述衬底表面上形成平行排列的多条下电极条。
8.根据权利要求7所述的方法,其特征在于,所述在所述阻变层上形成上电极,包括:
在所述阻变层表面上形成平行排列的多条上电极条,且所述上电极条的延伸方向与所述下电极条的延伸方向交叉。
9.根据权利要求8所述的方法,其特征在于,所述上电极条与所述下电极条呈十字交叉。
CN2012105647095A 2012-12-21 2012-12-21 一种阻变存储器制备方法 Pending CN103066205A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012105647095A CN103066205A (zh) 2012-12-21 2012-12-21 一种阻变存储器制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012105647095A CN103066205A (zh) 2012-12-21 2012-12-21 一种阻变存储器制备方法

Publications (1)

Publication Number Publication Date
CN103066205A true CN103066205A (zh) 2013-04-24

Family

ID=48108740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012105647095A Pending CN103066205A (zh) 2012-12-21 2012-12-21 一种阻变存储器制备方法

Country Status (1)

Country Link
CN (1) CN103066205A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427967A (zh) * 2017-09-01 2019-03-05 旺宏电子股份有限公司 半导体结构的处理方法
CN115170472A (zh) * 2022-05-31 2022-10-11 清华大学 观测阻变存储器多根导电通道分布和形貌的方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1437241A (zh) * 2002-02-07 2003-08-20 夏普株式会社 可变电阻器件、可变电阻储存器的制造方法及储存器
US20090272962A1 (en) * 2008-05-01 2009-11-05 Pragati Kumar Reduction of forming voltage in semiconductor devices
CN101577309A (zh) * 2008-05-06 2009-11-11 旺宏电子股份有限公司 应用于电阻式随机存取存储器的电脉冲电压操作方法
CN101931047A (zh) * 2009-06-26 2010-12-29 华邦电子股份有限公司 非易失性存储器的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1437241A (zh) * 2002-02-07 2003-08-20 夏普株式会社 可变电阻器件、可变电阻储存器的制造方法及储存器
US20090272962A1 (en) * 2008-05-01 2009-11-05 Pragati Kumar Reduction of forming voltage in semiconductor devices
CN101577309A (zh) * 2008-05-06 2009-11-11 旺宏电子股份有限公司 应用于电阻式随机存取存储器的电脉冲电压操作方法
CN101931047A (zh) * 2009-06-26 2010-12-29 华邦电子股份有限公司 非易失性存储器的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427967A (zh) * 2017-09-01 2019-03-05 旺宏电子股份有限公司 半导体结构的处理方法
CN109427967B (zh) * 2017-09-01 2022-10-28 旺宏电子股份有限公司 半导体结构的处理方法
CN115170472A (zh) * 2022-05-31 2022-10-11 清华大学 观测阻变存储器多根导电通道分布和形貌的方法及装置

Similar Documents

Publication Publication Date Title
US9029187B1 (en) Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array
CN101106171B (zh) 包括可变电阻材料的非易失存储器
US9397141B2 (en) Current selector for non-volatile memory in a cross bar array based on defect and band engineering metal-dielectric-metal stacks
KR100818271B1 (ko) 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법
CN102157526B (zh) 存储元件和存储装置
CN101030622B (zh) 非易失存储器件和非易失存储器阵列
Li et al. Utilizing sub-5 nm sidewall electrode technology for atomic-scale resistive memory fabrication
US9129676B2 (en) Electronic devices containing switchably conductive silicon oxides as a switching element and methods for production and use thereof
CN103117359B (zh) 一种高可靠性非挥发存储器及其制备方法
CN102157688B (zh) 一种阻变存储器及其制备方法
US9214629B2 (en) Resistive memory and method for fabricating the same
JP2007311798A (ja) 酸素欠乏金属酸化物を利用した不揮発性メモリ素子及びその製造方法
US11659779B2 (en) Memory cell and method of forming the same
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
CN104465989A (zh) 三端原子开关器件及其制备方法
CN101237025B (zh) 非易失性存储器件及其制造方法
CN102867911A (zh) 一种电阻型存储器及其制备方法
CN102915762A (zh) 阻变存储单元的编程方法
Hu et al. Forming-free resistive switching characteristics in tantalum oxide and manganese oxide based crossbar array structure
CN102005536A (zh) 一种改进的NiO基电阻式随机存储器及其制备方法
CN102280577A (zh) 单极阻变器件、单极阻变存储器单元及制备方法
US20080237693A1 (en) Storage of non-volatile memory device and method of forming the same
CN103633243B (zh) 一种电阻型存储器的制备方法
US20130217199A1 (en) Method for fabricating resistive memory device
CN103515534A (zh) 一种高一致性的阻变存储器及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130424