KR20030061398A - 반도체 웨이퍼에 대한 범프 형성 방법 및 범프 형성 장치 - Google Patents

반도체 웨이퍼에 대한 범프 형성 방법 및 범프 형성 장치 Download PDF

Info

Publication number
KR20030061398A
KR20030061398A KR10-2003-7006414A KR20037006414A KR20030061398A KR 20030061398 A KR20030061398 A KR 20030061398A KR 20037006414 A KR20037006414 A KR 20037006414A KR 20030061398 A KR20030061398 A KR 20030061398A
Authority
KR
South Korea
Prior art keywords
bump
basic block
ics
semiconductor wafer
recognition
Prior art date
Application number
KR10-2003-7006414A
Other languages
English (en)
Other versions
KR100773226B1 (ko
Inventor
나리타쇼리키
이케야마사히코
쓰보이야스타카
마에다카하루
가나야마신지
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20030061398A publication Critical patent/KR20030061398A/ko
Application granted granted Critical
Publication of KR100773226B1 publication Critical patent/KR100773226B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • B23K20/005—Capillary welding
    • B23K20/007—Ball bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 웨이퍼에 대하여 범프를 형성할 때에 종래에 비해 생산성을 향상시킬 수 있는 반도체 웨이퍼에 대한 범프 형성 방법 및 범프 형성 장치를 제공한다.
여기에는 범프 형성 헤드(190), 인식 장치(150) 및 제어 장치(180)가 포함된다. 반도체 웨이퍼에 형성되어 있는 IC를 기본 블록(230)로 분할한다. 하나의 기본 블록에 포함되는 IC에 대해 연속해서 범프 형성을 실행한다. 범프 형성 동작이 하나의 기본 블록으로부터 다른 기본 블록으로 시프트할 때에만, 상기 다른 기본 블록에 대한 위치 인식이 실행된다. 따라서, 각 IC에 대해 범프를 형성할 때마다 위치 인식 동작을 실행하는 종래 기술에 비해, 인식 횟수가 크게 감소되고, 생산성을 향상시킬 수 있다.

Description

반도체 웨이퍼에 대한 범프 형성 방법 및 범프 형성 장치{BUMP FORMATION METHOD AND BUMP FORMING APPARATUS TO SEMICONDUCTOR WAFER}
종래, 집적회로(IC: Integrated circuits)의 전극 위에 범프를 형성할 경우, IC 칩 개개에 대해서, 즉 반도체 웨이퍼로부터 하나씩 잘라낸 개별 조각에 대해서 범프를 형성하고 있었다. 그러나, 이러한 범프 형성 방법에서는, 개별 조각마다 범프 형성을 위한 범프 본딩(bump bonding) 장치로의 이송 시간(transfer time)이 필요하므로, 생산성이 떨어진다. 따라서, 상기 이송 시간을 단축하기 위해서, 반도체 웨이퍼를 범프 본딩 장치에 이송하고, 반도체 웨이퍼 위의 IC에 대하여 범프 형성을 실행하게 되어 있었다.
반도체 웨이퍼 위의 IC에 대하여 범프 형성을 실행할 때, IC의 전극 위에 범프를 형성하기 위해서, IC의 위치를 인식할 필요가 있다. 또한, 범프 형성을 할 때, 반도체 웨이퍼 자체는 약 150∼200℃ 정도로 가열되고, 그 열에 의해 범프 본딩 장치에도 열팽창 등의 영향을 미친다. 따라서, 종래에는 각 IC마다 형성되어 있는 위치 인식용 마크를, 각 IC에 범프를 형성하기 전에 각 IC에 대한 인식 카메라로써 촬상하여, 상기 반도체 웨이퍼의 위치 보정을 실행하고 있다.
반도체 웨이퍼에는, 예를 들면 3000∼10000개 정도의 IC가 형성되고 있다. IC 개수가 많을수록, 범프 형성을 위한 위치 인식에 시간이 걸린다. 또한, 각 IC마다, 예를 들면 2∼4개의 범프가 형성되나, 한 개의 범프를 형성하는 데 걸리는 시간은 60∼80msec 정도이다. 한편, 한 개의 위치 인식용 마크를 인식하기 위해 필요한 시간은 약200∼250msec 이다. 한 개의 IC당 2개의 위치 인식용 마크를 인식하기 때문에, 범프 형성 시간에 비해 위치 인식에 필요한 시간이 대단히 길고, 생산성이 나빠지는 문제가 있다.
본 발명은 반도체 웨이퍼 위에 형성된 각 IC의 전극 상에 범프를 형성할 때의 범프 형성 방법 및 그 범프 형성 방법을 실행하는 범프 형성 장치에 관한 것이다.
상기한 것과 더불어 본 발명의 다른 양태 및 특징들은, 첨부한 도면을 참고하여 바람직한 실시예와 관련한 다음의 상세한 설명으로부터 명백해질 것이다.
도 1은 본 발명의 실시예에서의 범프 형성 방법의 동작을 나타내는 흐름도.
도 2는 본 발명의 실시예에서의 범프 형성 방법의 동작을 나타내는 흐름도.
도 3은 도 1 및 도 2에서의 범프 형성 동작 전에 실행할 수 있는 반도체 웨이퍼의 IC의 위치 및 경사를 검출하는 동작을 나타내는 흐름도.
도 4는 도 1 및 도 2의 범프 형성 동작에서 형성된 기본 블록을 설명하는 다이어그램.
도 5는 도 4에서의 한 기본 블록에 대한 확대도.
도 6은 도 4의 기본 블록의 다른 형태와 배드 마크의 형태를 나타내는 다이어그램.
도 7은 도 4의 기본 블록에 대해서 반도체 웨이퍼 상의 범프 형성 위치에 따라 기본 블록을 정의하는 IC 개수를 변화시키는 것을 설명하기 위한 다이어그램.
도 8은 도 4의 기본 블록에 대해서 기본 블록을 구성하는 IC 개수를 변화시키는 것을 설명하기 위한 다이어그램.
도 9는 기본 블록을 정의하는 IC 개수를 변화시키기 위해서, 반도체 웨이퍼의 온도 등을 측정하기 위한 센서를 경적부(horn part)나 촬상 카메라(image pickup camera)에 부착한 상태를 나타내는 다이어그램.
도 10은 전극 상에 범프를 형성한 상태를 나타내는 다이어그램.
도 11은 IC에 인가된 위치 보정용 마크를 설명하기 위한 다이어그램.
도 12는 도 1에 나타낸 배드 마크 검출의 상세한 동작을 설명하기 위한 흐름도.
도 13은 도 1에 나타낸 배드 마크 검출의 상세한 동작을 설명하기 위한 흐름도.
도 14는 상기 기본 블록 이외의 잔여 IC를 설명하기 위한 다이어그램.
도 15는 도 14의 잔여 IC에 의해 잔여용 블록이 정의되었을 경우의 다이어그램.
도 16은 도 14의 잔여 IC에 의해 잔여용 블록이 정의되었을 경우의 다이어그램.
도 17은 도 3에서의 단계 32에서 실행되는 검색 동작을 설명하기 위해서, 촬상 카메라의 시야(view field)나 최대 편차 영역(maximum deviation area) 등을 나타내는 다이어그램.
도 18은 도 3에서의 단계 32에서 실행되는 한 검색 동작을 설명하기 위한 흐름도.
도 19는 도 3에서의 단계 32에서 실행되는 다른 검색 동작을 설명하기 위한 흐름도.
도 20은 도 3에서의 단계 32에서 실행되는 또 다른 검색 동작을 설명하기 위한 흐름도.
도 21은 도 18에의 검색 동작을 설명하기 위한 다이어그램.
도 22는 도 18의 검색 동작에서 시야의 이동량을 설명하기 위한 다이어그램.
도 23은 도 19의 검색 동작을 설명하기 위한 다이어그램.
도 24는 도 20의 검색 동작을 설명하기 위한 다이어그램.
도 25는 도 20의 검색 동작을 설명하기 위한 다이어그램.
도 26은 도 20의 검색 동작에서의 경사 보정용 검출점의 형상에 대한 일례를 나타내는 다이어그램.
도 27은 도 20의 검색 동작에서의 경사 보정용 검출점의 다른 형상에 대한 일례를 나타내는 다이어그램.
도 28은 도 1의 단계 4에서의 제2 인식용 검출점의 일례를 나타내는 다이어그램.
도 29는 도 1의 범프 형성 방법을 실행하기 위한 본 실시예에서의 범프 형성 장치에 대한 사시도.
도 30은 도 29에 나타낸 본딩용 가열 장치의 사시도.
*도면의 주요 부분에 대한 부호의 설명
101 : 범프 형성 장치 111 : 웨이퍼 선회부재
112 : 선회 장치 150 : 인식 장치
151 : 촬상 카메라 180 : 제어 장치
190 : 범프 형성 헤드 201 : 반도체 웨이퍼
223 IC 224, 224-1, 224-2 : 위치 인식용 마크
225 : 전극 226 : 범프
230 : 기본 블록 2232 : 제1 인식용 검출점
2233 : 경사 보정용 검출점 2234 : 제2 인식용 검출점
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 반도체 웨이퍼에 범프를 형성할 때, 종래에 비해 생산성을 향상시킬 수 있는 반도체 웨이퍼에 대한 범프 형성 방법 및 범프 형성 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 제1 양태에 따른 반도체 웨이퍼에 대한 범프 형성 방법은, 범프 본딩이 실행되는 반도체 웨이퍼 위에 격자형으로 배열되어 있는 IC 중에서 행 또는 열 방향이나, 행 및 열 방향으로 서로 인접하는 복수의 IC를 각각으로 기본 블록을 가상적으로 정의하고, 상기 기본 블록 각각에 대해 범프 형성용 위치 인식을 실행한다.
상기 범프 형성 방법은, 상기 위치 인식을 실행한 후, 상기 위치 인식을 근거로 각 기본 블록에 포함된 IC에 대하여 연속하여 상기 정의된 기본 블록마다 범프를 형성하고, 상기 기본 블록 중에서 한 기본 블록에서 다른 기본 블록으로 범프 형성 동작이 시프트될 때, 상기 다른 기본 블록에 포함된 IC에 대해 범프를 형성하기 위해서 상기 다른 기본 블록에 대한 위치 인식을 실행하는 것을 더 포함한다.
상기 기본 블록을 정의하는 상기 IC의 수는, 상기 기본 블록 내의 모든 IC의 모든 전극과 상기 전극에 형성된 모든 범프와의 위치 편차(positional deviation)가 상기 전극에 상기 범프를 연속적으로 형성했을 때 허용되는 범위 내에 들어가게 하는 값으로 설정된다.
상기 기본 블록을 정의하는 상기 IC의 수는, 상기 반도체 웨이퍼 상에서 범프가 형성되는 위치, 또는 상기 반도체 웨이퍼에 대한 범프 형성 개시 후의 경과 시간 중 적어도 하나를 더 근거로 하여 결정될 수 있다.
복수의 상기 기본 블록을 정의한 후, 상기 기본 블록을 정의하는 IC의 수를 만족하지 않는 수의 잔여 IC가 존재할 경우, 범프 형성과 상기 잔여 IC에 대한 위치 인식은, 상기 잔여 IC 모두에 대해 범프가 형성될 때까지, 상기 잔여 IC의 각각에 대해서 또는 복수의 잔여 IC와 하나의 잔여 IC의 조합에 대해서 실행될 수 있다.
상기 기본 블록에 대한 위치 인식은, 상기 기본 블록의 양단에 있는 각 IC에 인가된 위치 인식용 마크 중에서 상기 기본 블록의 대각 위치에 존재하는 2개의 위치 인식용 마크를 인식함으로써 실행될 수 있다.
상기 반도체 웨이퍼에 배열되어 있는 상기 IC의 경사는 상기 기본 블록에 대한 위치 인식 동작 전에 검출되어, 상기 기본 블록에 대한 위치 인식시에 상기 2개의 위치 인식용 마크 중 하나만을 인식함으로써 상기 기본 블록에 포함된 IC의 경사 검출이 생략될 수 있다.
상기 IC에 대해 연속해서 범프가 형성될 때, 상기 기본 블록에 포함되는 IC 중의 불량 IC를 나타내는 불량 IC 정보를 검출할 수 있다.
상기 불량 IC 정보에 근거하여, 상기 불량 IC에 대해서는 범프를 형성하지 않을 수 있다.
본 발명의 제2 양태에 따르면, 반도체 웨이퍼에 대해 범프를 형성하는 장치에 있어서, 상기 장치는 범프 본딩이 실행되는 반도체 웨이퍼 위에 격자형으로 배열되어 있는 IC에 대해 범프를 형성하는 범프 본딩 장치와; 상기 반도체 웨이퍼의 위에서 행 및 열 방향으로 이동할 수 있으며 상기 반도체 웨이퍼 상의 검출용 마크를 촬상하는 촬상 카메라를 포함하고, 상기 촬상 카메라의 촬상 정보에 근거하여 상기 IC의 위치 및 경사를 검출하는 인식 장치와; 상기 반도체 웨이퍼에 격자형으로 배열되어 있는 상기 IC 중에서 상기 행 또는 열 방향이나 행 및 열 방향으로 서로 인접하는 복수의 IC 각각으로 기본 블록을 정의하고, 상기 인식 장치를 동작 제어하여 기본 블록 단위로 위치를 인식하고, 상기 위치 인식에 의해 구한 위치 인식 정보에 근거하여 상기 범프 본딩 장치를 동작 제어하여, 상기 기본 블록에 포함되는 IC에 대해 각 기본 블록마다 연속적으로 범프를 형성하는 제어 장치를 포함한다.
상기 제어 장치는, IC의 전극과 상기 전극 위에 형성된 범프 사이의 위치 편차에 대한 허용값을 근거로 하여, 상기 기본 블록을 정의하는 IC 수를 구하도록 구성될 수 있다.
상기 제어 장치는 상기 반도체 웨이퍼 상에서 범프가 형성되는 위치, 또는 상기 반도체 웨이퍼에 대한 범프 형성 개시 후의 경과 시간 중 적어도 하나에 근거하여, 상기 기본 블록을 정의하는 상기 IC 수를 결정하도록 구성될 수 있다.
상기 행 또는 열 방향에 따라 복수의 상기 기본 블록을 형성한 후, 상기 기본 블록을 정의하는 IC 수를 만족하지 않는 수의 잔여 IC가 존재하는 경우, 상기 제어 장치는 상기 잔여 IC 모두에 대해 범프가 형성될 때까지, 상기 잔여 IC의 각각에 대해서 또는 복수의 잔여 IC 및 하나의 잔여 IC의 조합에 대해서 범프 형성과 상기 잔여 IC에 대한 위치 인식을 실행할 수 있다.
상기 제어 장치는 상기 인식 장치를 동작 제어하여, 상기 기본 블록의 각 IC에 인가된 위치 인식용 마크 중에서 2개의 위치 인식용 마크를 인식함으로써, 상기 기본 블록에 대한 위치 인식을 실행할 수 있다.
상기 범프 형성 장치는 범프 본딩이 실행되는 반도체 웨이퍼를 탑재하고, 탑재된 상기 반도체 웨이퍼의 원주 방향으로 선회하는 웨이퍼 선회부재와, 상기 제어 장치의 동작 제어에 의해 상기 웨이퍼 선회부재를 상기 원주방향으로 선회시키는 선회 장치를 포함하며,
상기 제어 장치는 상기 인식 장치를 동작 제어하여 상기 반도체 웨이퍼에 배열되어 있는 상기 IC의 경사를 상기 기본 블록에 대한 인식 동작 전에 검출하고, 또한 상기 검출된 상기 IC의 경사값을 근거로, 상기 선회 장치를 동작 제어하여 상기 웨이퍼 선회부재 위에 탑재된 상기 반도체 웨이퍼를 선회시켜서 상기 경사를 보정하고, 상기 기본 블록의 위치 인식시에 상기 인식 장치를 동작 제어하여, 상기 2개의 위치 인식용 마크 중에서 하나만을 인식하고, 상기 기본 블록에 포함되는 상기 IC에 대한 경사 검출을 생략한다.
상기 제어 장치는 상기 인식 장치를 동작 제어하여, 상기 반도체 웨이퍼 위에 배열되어 있는 상기 IC 중의 불량 IC를 나타내는 불량 IC 정보를 검출할 수 있다.
상기 제어 장치는 상기 불량 IC 정보에 근거하여, 상기 범프 본딩 장치를 동작 제어하여 상기 불량 IC에는 범프를 형성하지 않도록 할 수 있다.
상기한 본 발명의 제1 양태의 범프 형성 방법과 제2 양태의 범프 형성 장치에 따르면, 범프 형성 장치는 범프 본딩 장치, 인식 장치 및 제어 장치를 포함하고, 반도체 웨이퍼에 형성되어 있는 IC가 기본 블록으로 분할된다. 범프 형성은 하나의 기본 블록에 포함되는 IC에 대해 연속해서 실행된다. 범프 형성 동작이 하나의 기본 블록으로부터 다른 기본 블록으로 변화할 때에만, 상기 다른 기본 블록에 대한 위치 인식이 실행된다. 따라서, 각 IC에 대해 범프를 형성할 때마다 위치 인식 동작을 실행하는 종래 기술에 비해, 인식 횟수가 크게 감소되고, 생산성을 향상시킬 수 있다.
상기 기본 블록을 정의하는 IC의 수를 반도체 웨이퍼 상에서 범프 형성이 실행되는 위치와 범프 형성이 개시된 후의 경과 시간 중 적어도 하나에 따라서 결정함으로써, 전극과 범프 사이의 위치를 항상 적절하게 유지할 수 있다.
상기 기본 블록만을 사용하여 반도체 웨이퍼 상의 모든 IC를 블록화할 수 없을 경우에는, 잔여 IC에 대해 각각의 IC마다, 또는 복수의 IC와 하나의 IC를 조합한 것마다에 대해 범프 형성을 실행한다. 인식 횟수를 감소시키면서 모든 IC에 대해 범프를 형성할 수 있어서, 종래에 비해 생산성을 향상시킬 수 있다.
상기 기본 블록에서 대각 위치에 존재하는 위치 인식 마크를 인식하도록 배치됨으로써, 2개의 위치 인식 마크간의 거리가 증가하여, 기본 블록의 경사를 보다 높은 정밀도로 얻을 수 있다.
범프 형성 전에 IC의 경사를 미리 검출한다면, 범프 형성시에 상기 기본 블록의 2개의 위치 인식용 마크 중 하나를 인식하는 데에 충분하다. 따라서, 인식 동작 횟수를 더욱 줄일 수 있어서, 생산성을 더욱 향상시킬 수 있다.
또한, 범프 형성시에 배드 마크(bad mark)를 검출하여, 배드 마크를 갖는 IC에 대해 범프 형성을 생략한다. 따라서, 범프 형성이 불필요한 IC에 대한 범프 형성을 위해 소비되는 시간을 삭감할 수 있고, 생산성을 더욱 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 웨이퍼에 대한 범프 형성 방법과, 상기 범프 형성 방법을 실행하는 반도체 웨이퍼에 대한 범프 형성 장치를, 도면을 참조하면서 이하에 설명한다. 한편, 각 도면에서 동일한 구성 부분에 대해서는 동일한 부호를 부여하였다. 또한, 반도체 웨이퍼 위에 형성되어 있는 각 IC(집적회로)는 크기 및 형상이 모두 동일하다. 또한, 반도체 웨이퍼 상에 IC를 형성하는 형태는 지정되지 않으며, 반도체 웨이퍼의 원주 가장자리 부분(circumferential edge part)도 포함해서 전면에 IC을 형성하는 경우나, 상기 원주 가장자리 부분에 여백 부분을 형성하여 그 여백 부분에는 IC를 형성하지 않는 경우 중에서 어느 쪽이라도 무방하다.
반도체 웨이퍼에 대하여 범프를 형성하는 경우에 생산성을 종래에 비해 향상시키고자 하는 상기 목적을 달성하기 위해서, 본 실시예의 반도체 웨이퍼에 대한 범프 형성 방법에서는, 개략적으로 이하의 첫 번째에서 세 번째의 동작을 실행한다. 첫 번째로, 반도체 웨이퍼에 형성되어 있는 복수의 IC를 가상적으로 하나의 블록으로 정의한다. 각 블록에 포함되는 2개의 위치 인식용 마크를 인식함으로써 블록 단위로 위치 인식을 실행하고, 블록에 포함되는 각 IC에 범프를 형성할 때에는 위치 인식 동작을 생략한다. 이렇게 하여 인식 동작 횟수를 종래에 비해 감소시킴으로써 생산성을 향상시킨다. 두 번째로, 상기 블록에의 2개의 위치 인식용 마크의 인식을 1개로 감소시킴으로써, 상기 생산성을 더욱 향상시킨다. 세 번째로, 반도체 웨이퍼 상의 IC가 그 기능을 발휘하지 않는, 즉 불량 IC에 인가되어 있는 배드 마크의 존재 유무를 판정하여, 상기 불량 IC에는 범프 형성을 실행하지 않음으로써, 상기 생산성을 더욱 향상시킨다.
상기 반도체 웨이퍼에 대한 범프 형성 방법을 실행하는 반도체 웨이퍼에 대한 범프 형성 장치를 도 29에 개략적으로 나타내었다. 상기 범프 형성 장치(101)는, 하나의 범프 본딩용 가열 장치(110)와, 인식 장치(recognition device)(150)와, 제어 장치(180)와, 범프 본딩 장치의 일례에 해당하는 하나의 범프 형성헤드(190)로 이루어지며, 반송 장치(carrier)(130)와, 반입측(carry-in side)과 반출측(carry-out side)에 각각 설치한 이송 장치(140)와 프리히팅(preheating) 장치(160)와, 포스트히팅(postheating) 장치(170)를 포함하는 것이 바람직하다.
상기 범프 본딩용 가열 장치(110)는, 도 30에 나타낸 바와 같이, 크게 나누어서, 웨이퍼 선회부재(111)와, 선회 장치(112)와, 웨이퍼 가열 장치(113)로 이루어진다. 상기 가열 장치(110)는 범프 본딩이 실행되는 범프 형성 전의 반도체 웨이퍼(201)를 상기 웨이퍼 선회부재(111) 위에 탑재하고, 탑재한 상기 반도체 웨이퍼(201)를 상기 웨이퍼 가열 장치(113)로, 본 실시예에서는 약 150℃인 범프 본딩 온도로 가열한다. 상기 반도체 웨이퍼(201)의 IC의 전극에 대하여 범프 형성 헤드(190)로 범프가 형성된 후의 반도체 웨이퍼를 범프-형성 웨이퍼(bump-formed wafer)(202)라고 한다.
상기 웨이퍼 선회부재(111)는, 반도체 웨이퍼(201)가 탑재되어 반도체 웨이퍼(201)보다도 큰 지름으로 된 금속제 디스크 웨이퍼 스테이지(metallic disc wafer stage)(1111)와, 상기 웨이퍼 스테이지(1111)와 거의 같은 크기이며, 후술하는 상기 선회 장치(112)의 기어(1122)에 맞물리는 톱니(threads)(11127)가 전체 원주에 대해 형성되어 있는 금속제 디스크 턴 테이블(turn-table)(1112)을 가진다.
상기 선회 장치(112)는, 상기 반도체 웨이퍼(201)를 탑재한 웨이퍼 선회부재( 111)를 상기 반도체 웨이퍼(201)의 원주 방향으로 선회시키는 장치이다. 본 실시예에서, 상기 선회 장치(112)는 제어 장치(180)에 의해 동작 제어되는 서보모터로 된 구동원(driving source)(1121)과, 상기 턴 테이블(1112)의 상기톱니(11127)에 맞물리는 기어(1122)와, 턴 테이블(1112)의 열이 상기 구동원(1121)으로 전도되는 것을 방지하면서 구동원(1121)에서 발생한 구동력을 상기 기어(1122)에 전달해서 기어(1122)를 회전시키는 회전력 전달기구(transmission mechanism)(1123)를 가진다. 본 실시예에서는, 회전력 전달기구(1123)로서 타이밍 벨트(timing belt)를 사용하고 있지만, 전달기구가 이것으로 한정되는 것은 아니다.
상기한 바와 같이, 구동원(1121), 회전력 전달기구(1123), 기어(1122), 턴 테이블(1112)의 톱니(11127), 및 웨이퍼 스테이지(1111)를 통해서 반도체 웨이퍼(201)가 선회되므로, 상기 반도체 웨이퍼의 선회 각도가 상기 제어 장치(180)에서 제어되어, 반도체 웨이퍼(201)는 임의 각도로 선회할 수 있다.
상기 인식 장치(150)는, 촬상 카메라(151)를 가지며, 촬상 카메라(151)의 촬상 정보에 근거해서 상기 IC의 위치 및 IC의 기준선에 대한 경사를 검출한다. 상기 촬상 카메라(151)는 상기 반도체 웨이퍼(201)의 위쪽에서 행 및 열 방향으로 자유롭게 이동할 수 있으며, 상기 반도체 웨이퍼 상의 검출용 마크(224, 2232∼2234)를 촬상한다. 또한, 상기 인식 장치(150)는 제어 장치(180)에 접속되고 있다. 제어 장치(180)는 검출된 상기 경사 정보에 근거하여, 상기 선회 장치(112)의 동작을 제어하고, 웨이퍼 선회부재(111)의 선회량을 제어한다.
상기 범프 형성 헤드(190)는, 상기 범프 본딩용 가열 장치(110)의 상기 웨이퍼 선회부재(111) 위에 탑재되어 상기 범프 본딩용 온도로 가열된 반도체 웨이퍼(201)의 IC의 전극에 범프를 형성하기 위한 장치이다. 상기 범프 형성헤드(190)는 범프의 재료가 되는 금선(gold wire)을 공급하는 와이어 공급부(191) 외에, 상기 금선을 용융해서 용융볼(melted ball)을 형성하여 이 용융볼을 상기 전극에 압착시키는 범프 형성부, 상기 압착 때에 범프에 초음파를 작용시키는 초음파 발생부 등을 포함한다. 이와 같이 구성되는 범프 형성 헤드(190)는, 예를 들어, 볼나사(ball screw) 구조를 가지고 평면 상에서 서로 직교하는 X, Y 방향으로 이동 가능한 X, Y 테이블(192) 위에 부착된다. 상기 범프 형성 헤드(190)는 고정된 상기 반도체 웨이퍼(201)의 각 IC의 전극에 범프를 형성할 수 있도록, 상기 X, Y 테이블(122)에 의해 상기 X, Y 방향으로 이동한다.
상기 반송 장치(carrier)(130)는 상기 반도체 웨이퍼(201)를 수납하는 제1 수납용기로부터 반도체 웨이퍼(201)를 꺼내고, 상기 범프-형성 웨이퍼(202)를 수납하는 제2 수납용기로 반송하여 수납하는 장치이다.
상기 이송 장치(transfer device)(140) 중 하나는 상기 반도체 웨이퍼(201)를 상기 반송 장치(130)로부터 받아 프리히팅 장치(160)로 이송하는 동시에, 웨이퍼(201)를 프리히팅 장치(160)로부터 범프 본딩용 가열 장치(110)로 이송한다. 또 다른 이송 장치(140)는 상기 웨이퍼 스테이지(111) 위의 상기 범프-형성 웨이퍼(202)를 상기 포스트히팅 장치(170)로의 이송하는 동시에, 포스트히팅 장치(170)와 상기 반송 장치(130) 사이의 전달을 실행한다.
프리히팅 장치(160)는 상기 반도체 웨이퍼(201)를 탑재하고, 그 반도체 웨이퍼(201)를 실온으로부터, 범프 본딩용 가열 장치(110)로 범프 형성을 실행할 경우의 상기 범프 본딩용 온도까지 온도를 상승시키는 장치이다.
상기 포스트히팅 장치(170)는 상기 범프-형성 웨이퍼(202)를 탑재하여, 상기 범프 본딩용 온도에서 실온 부근까지 온도를 서서히 하강시키는 장치이다.
제어 장치(180)는, 상술한 바와 같이 구성된 범프 형성 장치(101)의 각 구성 부분의 동작 제어를 실행하고, 상술한 첫 번째∼세 번째의 내용을 포함하여, 이하에서 상세히 설명하는 범프 형성 방법을 제어한다.
상기와 같이 구성되는 범프 형성 장치(101)에서 실행되는 범프 형성 방법에 대해 이하에 설명한다. 상기 범프 형성 방법은 상기 제어 장치(180)의 동작 제어에 의해 실행된다. 상기 제1 수납용기로부터 상기 본딩용 가열 장치(110)까지의 상기 반도체 웨이퍼(201)에 대한 처리 및 이송 동작과, 반도체 웨이퍼(201)에 대한 범프 형성 후에, 상기 본딩용 가열 장치(110)로부터 상기 제2 수납용기까지의 범프-형성 웨이퍼(202)에 대한 처리 및 이송 동작에 대한 설명은 아래에서 생략한다. 따라서, 아래에서는 본딩용 가열 장치(110)의 상기 웨이퍼 스테이지(1111)에 반도체 웨이퍼(201)를 탑재한 후, 범프 형성을 종료할 때까지의 동작에 대해서 상세히 설명한다.
도 1~3에서는 상기 범프 형성 방법을 개략적으로 나타내고 있으며, 여기서 각각의 단계(도면에서는 "S"라고 표시)에 따라, 상기 범프 형성 방법에 대해서 아래에 설명한다.
IC의 전극에 범프를 형성할 때의 상기 전극에 대한 상기 범프의 위치 편차(positional deviation)의 허용범위는 종래에 ±5㎛ 이다. 상기 허용범위의 값은 범프 형성 때문에 반도체 웨이퍼(201)를 가열하는 열에 의해 촬상 카메라(151)나 범프 형성 헤드(190)의 열팽창 등을 고려해서 결정된다. 또한, 상기 ±5㎛의 허용 범위는, 하나의 IC의 크기가 5∼6mm의 정방형 크기인 IC의 전극에 범프를 형성할 경우에도, 만족 가능한 범위이다. 따라서, 최근에서와 같이, 하나의 IC의 크기가 0.5mm이나 0.35mm 정방형 크기인 IC라면, 예를 들어 10개 정도의 IC에 대하여 위치 인식을 실행하지 않고 연속해서 범프를 형성했을 지라도 상기 허용 범위를 만족할 수 있다.
그러므로, 본 실시예에 따르면, 단계 1에서, 범프 본딩이 실행되는 반도체 웨이퍼(201) 위에 격자형으로 배열되어 있는 IC 중에서 행 혹은 열 방향이나, 행 및 열 방향으로 서로 인접하는 복수의 IC로 기본 블록을 가상적으로 정의한다. 상기 기본 블록에 대해 위치 인식이 실행되고, 상기 기본 블록에 포함된 모든 IC에 대하여 연속해서 범프 형성을 실행한다. 그리고, 상기 기본 블록 중 한 기본 블록으로부터 다른 기본 블록으로 범프 형성 동작이 옮겨질 때에, 상기 다른 기본 블록에 포함된 IC에 범프를 형성하기 위해서 상기 다른 기본 블록에 대한 위치 인식을 실행한다. 이러한 방법을 채용함으로써, 종래에 각 IC마다에 인식 동작을 실행하던 것에 비하여, IC의 위치 인식의 동작 횟수를 줄일 수 있다. 따라서, 반도체 웨이퍼에 대하여 범프를 형성할 때에 종래에 비해 생산성을 향상시킬 수 있다.
여기에서 상기 기본 블록을 정의하는 상기 IC의 수는, 상기 기본 블록 내의 모든 IC의 전극에 대해 각 IC에 대한 위치 인식 동작을 실행하지 않고 범프를 연속적으로 형성했을 때, 상기 전극과 상기 범프 사이의 위치 편차가 허용범위 내에 있는 값이다. 반대로 말하면, 이러한 IC의 수로써 하나의 기본 블록이 정의된다. 상기 기본 블록을 형성하는 IC의 행 및 열의 수는, 상기 제어 장치(180) 내의 기억부(181)에 미리 저장되어 있다.
이하에, 도면을 참조해서 기본 블록 형성 동작을 설명한다. 도 4에 나타낸 바와 같이, 상기 웨이퍼 스테이지(1111) 위에 탑재되어, 본 실시예에서는 웨이퍼 스테이지(1111)에 흡착되는 반도체 웨이퍼(201)는, 행 방향(221) 및 열 방향(222)에 따라 격자형으로 배열된 복수의 IC(223)를 가진다. 제어 장치(180)는 저장된 기본 블록 정의용의 IC 행렬수에 따라, 범프 형성이 개시되는 IC(223)로부터 기본 블록(230)을 형성한다. 예를 들면, 도 5에 나타낸 바와 같이, 제어 장치(180)는 반도체 웨이퍼(201)의, 예를 들어 중앙부의 원주 가장자리 부분으로부터, 예를 들어 1행 4열에, 기본 블록(230-1, 230-2, ..., )을 형성한다.
범프 형성 개시 위치는 상기 위치로 한정되는 것은 아니다. 또한, 기본 블록 정의용의 IC 행렬수도 상기한 것에 한정되는 것이 아니며, 예를 들어 도 6에 나타낸 바와 같이, 복수의 행과 복수의 열로 정의할 수도 있고, 복수의 행과 하나의 열로 정의할 수도 있다.
또, 기본 블록(230)에서의 상기 IC 행렬수는 일정한 수로 한정되는 것이 아니고, 변화시킬 수도 있다. 예를 들면, 상술한 바와 같이 범프 형성으로 인해 웨이퍼 스테이지(1111)가 가열되므로, 반도체 웨이퍼(201)의 원주 가장자리 부분에서, 범프 형성 헤드(190)의 상기 초음파 발생부의 일부는 웨이퍼 스테이지(1111)의 위쪽에 위치하지만, 다른 부분은 웨이퍼 스테이지(1111)로부터 벗어나서 위치할 경우가 있어서, 열의 영향이 불균일해지는 경우가 있다. 따라서, 도 7에 나타낸 바와같이, 범프 형성 헤드(190)의 예를 들어 상기 초음파 발생부에 있는 경적부(horn part)(193)에 대한 열영향이 균일하게 되지 않는 위치, 예를 들면 반도체 웨이퍼(201)의 원주 가장자리 부분에서는, 기본 블록 231-1, 231-2와 같이 1행 2열로 기본 블록이 정의된다. 한편, 상기 열영향이 비교적 균일하게 되는, 예를 들어 반도체 웨이퍼(201)의 중앙 부분에서는, 기본 블록 230-1, 230-2와 같이 1행 4열로 기본 블록이 정의된다.
도 8에 나타낸 바와 같이, 예를 들면 IC 223-1로부터 범프 형성을 시작할 경우, 범프 형성 개시로부터의 경과 시간이 짧은 동안은, 기본 블록(230)을 정의하지 않고, 경과 시간이 길어짐에 따라 기본 블록(230)을 정의한다. 즉, 상기 IC 행렬의 수는, 예를 들면 기본 블록 230-4에서는 1행 2열로, 기본 블록 230-5에서는 1행 3열로 하는 것처럼, 어떤 일정수까지 늘릴 수도 있다.
도 9에 나타낸 바와 같이, 범프 형성 헤드(190)의 경적부(193) 또는 상기 촬상 카메라(151) 중 적어도 한쪽에, 예를 들어 열전쌍(thermocouple)으로 된 온도 센서 또는 스트레인(strain) 센서(195)를 부착하여, 그 센서(195)의 출력 정보에 근거해서 제어 장치(180)가 기본 블록(230)의 IC 행렬수를 결정할 수도 있다.
이와는 달리, 범프가 형성되는 IC(223)의 반도체 웨이퍼(201) 위의 위치로써 기본 블록(230)의 IC 행렬수가 결정되도록 할 수도 있고, 또한, 강제적으로 상기 IC 행렬수를 결정 혹은 변경할 수도 있다.
제어 장치(180)에서의 기본 블록(230)의 설정은, 본 실시예에서는 아래와 같이 실행된다. 즉, 종래와 마찬가지로, 상기 제어 장치(180)는 반도체 웨이퍼(201)에 형성되어 있는 모든 IC(223) 각각에 대해서, 기억부(181)에 저장된 범프 형성용 프로그램을 가지고 있다. 각 IC(223)의 배치 위치를 나타내기 위해서 각 IC(223)에 2개씩 존재하는 위치 인식용 마크(224)의 위치 정보, 각 IC(223)에 존재하는 각 전극(225)의 위치 정보, 하나의 IC(223)에 존재하는 전극(225)에 대한 범프 형성 순서 정보 등이 상기 프로그램에 기술되어 있다. 따라서, 제어 장치(180)는 상기 범프 형성용 프로그램을 이용하여, 상술한 바와 같이 결정한 상기 IC 행렬수로 된 영역을 기본 블록(230)으로 간주하여, 범프 형성 동작을 실행한다.
즉, 기본 블록(230)으로 정의되는 한 단위에 대해, 기본 블록의 위치 정보나, 그 기본 블록 내의 전극의 위치 정보 등을 나타내는 새로운 프로그램을 실행하는 것이 아니다. 기존의 범프 형성용 프로그램이 범프 형성에 이용된다. 따라서, 기본 블록(230)의 상기 IC 행렬수가 변하더라도 프로그램을 수정 또는 재작성할 필요가 없으므로, 높은 자유도로서 대응하기가 용이하다.
상기와 같이, 제어 장치(180)가 기본 블록(230)을 설정한 후에, 단계 2에서, 범프를 형성하는 IC(223)를 포함하는 기본 블록(230)에 대한 위치 인식이 실행된다. 상술한 바와 같이, 상기 기본 블록(230)을 구성하는 각 IC(223)에는 상기 위치 인식용 마크(224)가 2개씩 존재한다. 따라서, 본 실시예에서는, 상기 기본 블록(230)의 양단에 위치하는 IC(223)의 위치 인식용 마크(224) 중에서 상기 기본 블록(230)의 대각 위치에 대응하는 2개의 위치 인식용 마크(224)에 대해서, 그 중의 우선 하나를 상기 인식 장치(150)의 촬상 카메라(151)로 촬상한다. 예를 들면, 도 5에 나타낸 기본 블록(230)의 경우, 상기 대각 위치에 대응하는 2개의 위치 인식용 마크(224-1, 224-2) 중에서, 예를 들면 제1 위치 인식용 마크(224-1)가 촬상된다.
다음의 단계 3에서는, 상기 웨이퍼 스테이지(1111) 위에 반도체 웨이퍼(201)을 탑재했을 때에, IC(223)의 위치 보정용 정보의 취득과, IC(223)의 경사에 대한 보정이 이미 실행되었는 지의 여부를 판단한다. 단계 3에서 판단되는 상기 IC(223)의 위치 보정용 정보의 취득 및 IC(223)의 경사 보정 동작에 대해서는, 추후에 자세하게 설명하겠지만, 이미 IC(223) 보정이 실행되었을 경우, 특히 경사 보정이 실행되었을 경우에는, 다음 단계 4의 동작을 생략할 수 있다. 이로써, 인식 동작 횟수가 더욱 감소되고, 생산성의 향상을 도모할 수 있다. 한편, 상기 경사의 보정이 아직 실행되지 않았을 경우에는, 다음 단계 4로 진행한다.
단계 4에서는, 상기 2개의 위치 인식용 마크(224-1, 224-2) 중에서 나머지 제2 위치 인식용 마크(224-2)를 인식 장치(150)의 촬상 카메라(151)로 촬상한다. 이로써, 2개의 위치 인식용 마크(224-1, 224-2)의 위치 정보에 근거하여, 제어 장치(180)는 공지의 연산 방법에 따라, 기본 블록(230)의 위치 및 경사를 구한다. 본 실시예에서는, 단계 2 및 단계 4에서, 기본 블록(230)의 양단에 위치하는 위치 인식용 마크(224-1, 224-2)를 사용했다. 상기 대각 위치에 존재하는 위치 인식용 마크(224)를 사용하는 것은 기본 블록(230)의 경사 정보를 얻는다는 점에서 특히 바람직하지만, 사용하는 위치 인식용 마크(224)가 기본 블록(230)의 양단에 위치하는 위치 인식용 마크(224-1, 224-2)로 한정되는 것이 아니고, 다른 임의의 2점이 위치 인식용 마크로서 선택될 수 있다.
다음의 단계 5에서는, 상기 단계 2 또는 상기 단계 2 및 단계 4에서 구한 기본 블록(230)의 상기 경사 정보에 근거하여, 제어 장치(180)는 가열 장치(110)의 상기 선회 장치(112)를 동작 제어하여 웨이퍼 스테이지(1111)를 선회시켜서, IC(223)가 기준선, 예를 들어 상기 X 방향 또는 Y 방향에 평행하도록 한다. 이 때, 상술한 바와 같이, 본 실시예에서는 상기 웨이퍼 선회부재(111) 및 선회 장치(112)를 포함하는 구성을 채용하고 있으므로, 상기 웨이퍼 스테이지(1111)를 임의 각도로 선회시킬 수 있다.
기본 블록(230)의 상기 위치 정보에 근거하여, 상기 제어 장치(180)는 범프 형성시에 범프 형성 헤드(190)의 X, Y 테이블(192)의 이동량을 제어한다.
다음의 단계 6에서, 웨이퍼 스테이지(1111) 위에 탑재되어 흡착되고, 또한 상기 본딩 온도로 가열된 반도체 웨이퍼(201)에 대하여, 제어 장치(180)는 상기 범프 형성용 프로그램에 근거하여 범프 형성 헤드(190)의 동작 제어를 실행하여, 기본 블록(230)에 포함되는 IC(223)의 각 전극(225) 위에, 도 10에 나타낸 바와 같이 범프(226)를 형성한다.
범프 형성 동작에서는, 하나의 기본 블록(230)에 포함되는 모든 IC(223)에 대하여 IC(223)의 위치 인식을 실행하지 않고, 연속해서 범프를 형성한다. 이와 같이, 본 실시예에서는 각 IC(223)에 대해 위치 인식 동작을 실행하지 않음으로써, 종래에 비해 위치 인식 동작의 횟수를 줄일 수 있고, 생산성을 향상할 수 있다.
범프(226)의 형성 개시 후에, 범프 형성을 실행하면서 단계 7도 함께 실행된다.
상기 단계 7에서는, 범프 형성을 실행하고 있는 기본 블록(230)에 포함되는 IC(223)에 인가된 배드 마크를 검출할 것인지 아닌지를 판단한다. 상기 배드 마크는 전극(225) 위에 범프를 형성하기 전의, 예를 들면 배선패턴 인식 공정 후의 검사에서 인가되고, IC로서 기능하지 않는 불량 IC을 나타내는 마크이며, 도 6에 부호 227로 나타낸 바와 같이 IC(223)의 거의 중앙 부분에 인가되거나, 도 11에 나타낸 바와 같이 IC(223)의 2개의 위치 인식용 마크(224) 중 하나에 중첩해서 인가된다. 배드 마크는 IC(223) 내의 임의 위치에 형성된다. 위치 인식용 마크(224)에 중첩해서 배드 마크(227)가 형성되었을 경우, 배드 마크(227)를 갖는 위치 인식용 마크(224)의 인식은 불가능하게 된다. 따라서, 이와 같이 인식이 불가능한 것을 이용함으로써, 위치 인식용 마크(224)의 인식을 할 수 없었을 경우에 IC(223) 또는 기본 블록(230)을 불량 IC 또는 불량 블록으로 판단할 수도 있다. 그러나, 기본 블록(230)의 상기 위치 인식용 마크(224)에서 배드 마크(227)가 검출되지 않았을 경우에도, 기본 블록(230)의 다른 IC(223)에 배드 마크(227)가 포함될 수 있다. 그러므로, 상기 IC(223)에 대해서도 배드 마크(227)의 검출을 실행하는 것이 바람직하다.
본 실시예에서는, 상기 촬상 카메라(151)에서 IC(223)를 촬상함으로써 상기 배드 마크 유무를 검출한다.
기본 블록(230)에서 인식해야 할 2개의 위치 인식용 마크(224-1, 224-2) 중 하나에 상기 배드 마크(227)가 인가되고, 상기 배드 마크(227)를 실제로 검출했을 경우에, 상기 대상 기본 블록(the subject basic block)(230)에 대해서는 범프 형성을 실행하지 않고, 다른 기본 블록(230)에 대해 위치 인식을 실행하도록 할 수 있다. 그러나, 배드 마크(227)가 검출된 기본 블록(230)을 구성하는 IC(223)의 중에는 좋은 품질의 IC가 존재할 수도 있다. 따라서, 좋은 품질의 IC을 낭비하지 않도록 하기 위하여, 도 13의 단계 811∼813에 나타낸 바와 같이, 기본 블록(230)의 위치 인식을 위해 촬상한 위치 인식용 마크(224-1, 224-2) 중 하나가 상기 배드 마크(227)를 가지더라도, 상기 기본 블록(230)에 포함되는 각각의 IC(223)에 대해서 배드 마크(227)가 인가되었는 지의 여부를 판단하도록 하는 것이 바람직하다.
기본 블록(230)이 예를 들어 1행 6열의 6개의 IC(223)로 정의되어 있다고 가정하고, 기본 블록(230)이 위치 인식을 통해 배드 마크(227)가 포함되었다는 것을 검출했을 때, 상술한 바와 같이, 상기 기본 블록 내의 각 IC(223)에 대한 배드 마크(227)의 유무를 즉시 판단하는 대신에, 도 13의 단계 814에 나타낸 바와 같이, 상기 대상 기본 블록(230)을 더욱 미세하게 분할하여 얻은 분할 기본 블록 각각에 대해 배드 마크(227)의 유무를 인식하도록 할 수도 있다. 그리고 상기 분할 기본 블록에서 배드 마크(227)를 검출했을 경우, 다음의 분할 기본 블록 또는 다음의 기본 블록에 대해서 배드 마크(227)의 유무를 인식한다. 단계 814의 동작은 기본 블록(230)에 대해서 2개의 위치 인식용 마크(224)를 인식할 때 유효하다.
이와는 달리, 배드 마크(227)를 포함하는 IC(223)를 기본 블록(230)로부터 분리하여 배드 마크(227)를 갖는 대상 IC(223)에는 범프를 형성하지 않고, 다음의 IC, 즉 인접하는 IC(223)로 대상 기본 블록(230)의 위치 인식을 실행할 수도 있다.
이하의 배드 마크 검출 동작의 설명에서는, 기본 블록(230) 내의 모든IC(223)에 대해서 배드 마크(227)의 유무를 판단할 경우를 일례로서 들었다.
상기 배드 마크 검출을 실행할 때에는, 다음 단계 8로 진행하여, 상기 배드 마크를 검출한다. 배드 마크가 있다고 판단된 IC(223)에 대해서 제어 장치(180)는 범프 형성을 중지시키고, 다음 IC(223)에 대한 배드 마크의 검출로 이동한다. 이러한 동작에 의해, 배드 마크를 갖는 IC(233)에 대해서는 불필요한, IC(223)에 대한 범프 형성에 필요한 시간을 감소시킬 수 있고, 생산성을 향상시킬 수 있다.
한편, 상기 배드 마크 검출을 실행하지 않을 때에는, 기본 블록(230)에 포함되는 모든 IC(223)에 범프를 형성하면서 단계 9로 진행한다.
상기 단계 3에서 판단된 반도체 웨이퍼(201)의 경사 보정이 이미 실행되었을 경우와 배드 마크(227)를 하나의 위치 인식용 마크(224)에 중첩해서 형성했을 경우에는, 도 12를 참조해서 단계 8에서, 이하에 설명하는 것과 같은 동작을 실행할 수도 있다. 배드 마크(227)를 하나의 위치 인식용 마크(224)에 중첩해서 형성했을 때에는, 위치 인식용 마크(224)를 인식할 수 없고, 결국 상기 IC(223) 또는 기본 블록(230)의 위치 인식이 불가능하게 된다. 이를 해결하기 위하여, 각 IC(223)에 대해서 위치 인식용 마크(224)의 이외에, 도 11에 나타낸 것 같이, IC(223) 상의 회로 패턴에서의 임의의 점을 위치 인식용 마크(224)를 대신하는 위치 보정용 마크(228)로서 설정할 필요가 있다. 편의상, 도 11에서는 위치 보정용 마크(228)를 삼각형으로 나타내고 있다. 위치 보정용 마크(228)를 IC(223)와 분리해서 형성하였지만, 상술한 바와 같이, IC(223)의 회로 패턴 내의 임의 부분을 위치 보정용 마크(228)로서 프로그램에 등록하는 것이 간편하기 때문에 바람직하다.
단계 8의 동작을 상세히 나타내고 있는 도 12를 참조하여, 단계 801에서, 제어 장치(180)는 인식 장치(150)의 동작을 제어하여, 상술한 바와 같이, 상기 기본 블록(230)에 포함되는 IC(223)에 대한 하나의 위치 인식용 마크(224)를 인식한다. 위치 인식용 마크(224)를 인식할 수 있을 때, 즉 IC(223)에 배드 마크가 포함되어 있지 않을 때에는, 단계 802로 진행하여, 제어 장치(180)는 범프 형성 헤드(190)의 동작을 제어하고 IC(223)의 전극(225)에 범프(226)를 형성한다.
한편, 단계 801에서 상기 위치 인식용 마크(224)를 인식할 수 없을 때, 즉 IC(223)에 배드 마크가 포함되어 있을 때에는, 단계 803으로 진행하여, 제어 장치(180)는 위치 인식용 마크(224)를 인식할 수 없는 횟수가 n회 이하인가를 판단한다. 즉, 불량 IC가 연속해서 몇 개나 검출되었는 지를 판단된다.
일부의 경우, 불량 IC가 다수 검출된 후에, 가령 좋은 품질의 IC가 검출되었다고 하더라도, 좋은 품질의 IC의 위치를 결정할 수 없거나, 좋은 품질의 IC의 전극에 범프를 형성했을 때라도 전극과 범프와의 위치 편차량이 허용 범위를 초과하는 경우가 있다. 따라서 상기 횟수 n은 적어도 IC(223)의 전극(225)과 범프(226)와의 위치 편차량이 허용 범위 내에 들어갈 수 있는 IC(223)의 수이다. 상기 n은 미리 제어 장치(180)에 설정해 둔다.
단계 803에서, 위치 인식용 마크(224)를 인식할 수 없는 횟수가 n회 이하일 때에는, 단계 9로 진행한다. 한편, 상기 n회를 초과할 때에는, 상술한 바와 같이 IC(223)의 전극(225)과 범프(226)와의 위치 편차량이 허용 범위를 초과할 가능성이 높다. 따라서, 단계 804에서 오류에 따라 동작을 정지할 것인지 아닌지를 판단하고, 정지시킬 것으로 판단하였다면 단계 806에서 동작을 정지한다. 반대로, 동작을 정지시키지 않을 경우에는, 단계 805로 진행하고, 위치 보정을 실행하기 위해, 제어 장치(180)는 인식 장치(150)의 동작을 제어하여, 상기 위치 보정용 마크(228)를 인식해서 현재 위치를 확인한다. 그리고, 단계 9로 진행한다.
본 실시예에서는, 상기 단계 8 및 단계 801∼806, 811∼814에서, 실제로 배드 마크(227)의 유무를 검출했지만, 예를 들어 이미 처리한 반도체 웨이퍼에서의 불량 IC의 위치 데이터에 근거하여, 범프 형성을 실행할 수도 있다. 이 경우, 모든 반도체 웨이퍼(201)에 대해서 불량 IC의 위치 데이터가 같은 것은 거의 없으므로, 일정한 수의 웨이퍼 각각에 대해, 배드 마크(227)의 위치를 재검출하고 배드 마크(227)의 위치 정보를 갱신하는 것이 바람직하다. 상기한 일정한 수는 반도체 웨이퍼(201)의 제조사나, 반도체 웨이퍼의 제조 로트(production lot) 등에 의해 적당히 설정될 수 있다.
단계 811에서, 배드 마크(227)를 검출하지 않은 경우에도, 단계 815를 제공하여, 기본 블록(230) 내의 각 IC(223)에 대해 배드 마크(227)를 검출할 것인지 아닌지를 판단한다. 상기 검출이 실행되지 않을 경우에는 단계 9로 진행하고, 검출이 실행되는 경우에는 상기 단계 813으로 진행한다.
다음의 단계 9에서, 범프 형성을 하고 있는 기본 블록(230)에 포함되는 모든 IC(223)에 범프가 형성되었는지 아닌지를 판단한다. 만일 범프의 형성이 없는 IC(223)가 존재할 경우에는 다시 단계 6으로 되돌아온다. 기본 블록(230) 내의 모든 IC(223)에 범프(226)가 형성되어 있을 때에는, 단계 10으로 진행한다.
기본 블록(230)에 포함된 모든 IC(223)에 대한 범프 형성 순서의 일례를 도 6에 나타내었다. 도 6에서는, 기본 블록(230)은 2행 2열의 IC(233)로 정의된다. 화살표 241∼244로 표시한 순서로 각 전극(225)에 범프(226)가 형성된다. 이와 같이, 범프 형성 순서는, 하나의 IC 내에서의 범프 형성 상태를 거의 균일하게 하기 위해서, 기본 블록(230)에 포함되는 각 IC(223)마다 범프 형성을 완료하도록 하는 것이 바람직하다.
단계 10에서, 반도체 웨이퍼(201)에서의 모든 IC(223)에 범프(226)가 형성되었는지 아닌지를 판단된다. 상기 모든 IC(223)는, 상술한 바와 같이 불량 IC에 범프를 형성하지 않았을 경우에는 모두 좋은 품질의 IC를 의미한다. 상기 모든 IC(223)에 범프가 형성되었을 때에는, 반도체 웨이퍼(201)에 대한 범프 형성 처리를 종료한다. 한편, 범프가 아직 형성되지 않은 IC(223)가 존재할 경우에는, 다음 단계 11로 진행한다.
상기 단계 10까지의 동작에서, 하나의 기본 블록(230)에 대하여 범프 형성에 관련된 처리가 종료된다. 다음 단계 11에서, 반도체 웨이퍼(201) 내의 IC(223)에 대해서 기본 블록(230)을 더 형성할 수 있는지 없는지가 판단된다. 특히, 도 14에 나타낸 바와 같이, 예를 들어 15개의 IC(223)가 반도체 웨이퍼(201) 내에 있는 특정의 행에 포함되어 있다고 하면, 그 행에서는 예를 들어 각각 1행 4열로 된 3개의 기본 블록이 형성될 수 있고, 3개의 IC(223)가 남게 된다. 나머지 상기 3개의 IC(233)는 1행 4열의 기본 블록(230)을 형성할 수 없다. 즉, 설정된 IC 행렬수로 항상 기본 블록(230)을 형성할 수 있는 것은 아니다.
설정된 IC 행렬수로 기본 블록(230)을 형성할 수 있는 경우에는, 단계 11은 다시 상기 단계 1에 되돌아와서, 정의된 기본 블록(230)에 대해 상술한 바와 같이 범프 형성에 관련된 처리가 실행된다. 그러나, 만일 설정된 IC 행렬수를 만족하지 않는 수의 IC(223)가 존재하고, 기본 블록(230)을 형성할 수 없을 경우에는, 다음 단계 12로 진행한다. 반도체 웨이퍼(201) 상에 상기 형성된 IC(223)에 대해, 범프(226)를 형성할 수 있는 영역을 나타내는 본딩 경계(bonding boundary)가 IC(223)의 원주 가장자리 부분을 따라 배치된다. 설정된 IC 행렬수를 만족하지 않는 상기 수는, 상기 본딩 경계에 의해 정해지는 영역 내에 포함된 IC(223)에 대해 구해진 수가 된다. 어떤 행 또는 열이나 어떤 행 및 열에서, 기본 블록(230)을 구성하는 행 및 열의 수를 만족하지 않은 수의 IC를 잔여 IC(remaining IC)라고 한다.
단계 12에서, 제어 장치(180)는 설정된 IC 행렬수를 만족하지 않는 수의 IC(223)를 블록으로 형성함으로써 범프 형성에 관한 처리를 실행할 것인지, 하나의 IC(223) 각각에 대해 범프 형성에 관한 처리를 실행할 것인지, 또는 이들을 조합하여 범프 형성에 관한 처리를 실행할 것인지를 결정한다. 상기한 예를 참조하여 구체적으로 설명하면, 잔여 IC(223)에 대하여, 도 15에 나타낸 것 같이 모든 잔여 IC(223)로, 즉, 이 예에서는 상기 3개의 IC(223)로 하나의 잔여용 블록(2351)을 형성하여, 잔여용 블록(2351)에 대하여 범프 형성에 관한 처리를 실행한다. 이와는 달리, 도 16에 나타낸 것 같이 2개의 IC(223)로 하나의 잔여용 블록(2352)을 형성하여, 잔여용 블록(2352)에 대하여 범프 형성에 관한 처리를 실행하거나, 또는 잔여 IC(223)의 각각에 대하여 범프 형성에 관한 처리를 실행한다.
잔여의 IC(223)에 대하여, 상기 잔여용 블록(235)을 정의할 것인지, 또는 1개씩 잔여 IC(223)에 대해 처리할 것인지는, 미리 제어 장치(180)에 프로그램 된다. 그러나, 상기 잔여용 블록(235)을 정의할 경우에, 잔여 IC(223)에 대하여 잔여용 블록(235)을 정의하는 IC(233)의 행렬수는, 제어 장치(180)에서 자동적으로 결정할 수도 있고, 미리 설정할 수도 있다.
다음의 단계 13에서는, 단계 12에서 구성한 잔여용 블록(235)이나 각각의 잔여 IC(223)에 대하여, 또는 잔여용 블록(235)과 각각의 잔여 IC(223)에 대하여, 상술한 단계 2∼9의 동작에 해당하는 범프 형성에 관한 처리가 실행된다.
다음 단계 14에서는, 반도체 웨이퍼(201)의 모든 IC(223)에 대하여 범프(226) 형성이 완료되었는지 아닌지를 판단한다. 범프가 형성되지 않은 IC(223)가 존재할 경우, 다시 단계 12로 되돌아온다. 반대로, 모든 IC(223)에 범프(226) 형성이 완료되었을 경우에는, 반도체 웨이퍼(201)에 대한 범프 형성 동작을 종료한다. 범프(226)가 형성된 반도체 웨이퍼(201)는 범프-형성 웨이퍼(202)로서 상기 이송 장치(140) 및 상기 반송 장치(130)로 이송되고 상기 제2 수납용기에 수납된다.
다음으로, 상술한 단계 3에서 이미 실행이 되었는지가 판단되는, 반도체 웨이퍼(201)에 형성된 IC(223)의 위치 보정용 정보의 취득 및 IC(223)의 경사 보정(이하, "웨이퍼 마크 인식 동작(wafer mark recognition operation)"이라고 함)에 대해서, 도 3 등을 참조해서 이하에 설명한다. 상기 웨이퍼 마크 인식 동작도 제어 장치(180)에 의해 동작 제어된다.
블록화로 분할된 웨이퍼(201)로 범프를 형성하기 전의 공정에서, 상기 웨이퍼 스테이지(1111) 상에 반도체 웨이퍼(201)를 탑재했을 때, 상기 웨이퍼 마크 인식 동작을 실행하면, 상기 단계 2 및 단계 4에서 실행하는 2개의 위치 인식용 마크(224-1, 224-2)에 대한 인식 동작은 그 중 하나에 대한 인식 동작으로 감소될 수 있어서, 생산성을 더욱 향상시킬 수 있다.
이에 대해 보다 상세히 설명한다. 반도체 웨이퍼(201)의 외형에 대한 반도체 웨이퍼(201) 위의 IC 형성 패턴의 위치와, 상기 X, Y 방향에 해당하는 상기 기준선에 대해 상기 IC 형성 패턴을 형성하는 IC(223)의 행 및 열 방향으로의 배열 경사, 즉 IC의 경사는, 반도체 웨이퍼(201)의 동일한 생산 로트 내에서 균일하다. 그러나, 실제로는 양쪽 생산 로트간에 위치 편차나 경사 편차가 존재한다. 따라서, 모든 생산 로트의 반도체 웨이퍼(201)에 대해 항상 같은 위치에서 범프 형성을 개시하면, 상기 전극(225)에 대하여 범프(226)가 위치 편차를 일으키는 경우가 있다.
이를 방지하기 위하여, 상기 웨이퍼 스테이지(1111) 위에 반도체 웨이퍼(201)를 탑재했을 때에, 반도체 웨이퍼(201)의 외형에 대한 IC 형성 패턴의 위치와, 상기 기준선에 대한 IC의 경사를 확인함으로써, 상기 전극(225)에 대한 범프(226)의 위치 편차를 없앨 수 있다.
특히, 본 실시예의 범프 형성 장치(101)에서는, 상술한 것 같이, 상기 가열 장치(110)에 배치된 상기 웨이퍼 선회부재(111) 및 상기 선회 장치(112)를 이용하고, 상기 구동원(1121), 상기 회전력 전달기구(1123), 상기 기어(1122), 상기 턴 테이블(1112)의 톱니(11127) 및 상기 웨이퍼 스테이지(1111)를 통하여, 상기 제어장치(180)에 의해 제어되는 선회 각도로, 상기 반도체 웨이퍼(201)가 임의 각도로 선회할 수 있다. 따라서, 상기 웨이퍼 마크 인식 동작에서 구한 상기 IC의 경사 각도에 근거하여, 반도체 웨이퍼(201)를 탑재한 상기 웨이퍼 스테이지(1111)를 고정밀도로 용이하게 선회시킬 수 있다. 따라서, 상기 IC의 경사 각도는 고정밀도로 용이하게 보정될 수 있다.
상기 IC의 경사 각도를 미리 보정함으로써, 범프 형성 동작시에 상기 2개의 위치 인식용 마크(224-1, 224-2)의 인식 동작을 통해 IC의 경사 각도를 구할 필요가 없어지므로, 위치 인식용 마크(224-1, 224-2) 중 어느 하나의 인식 동작으로 상기 IC 형성 패턴의 위치 정보만을 충분히 구할 수 있다. 따라서, 인식 동작의 횟수를 더욱 줄일 수 있고, 생산성을 향상시킬 수 있다.
상기 웨이퍼 마크 인식 동작에 대해서 구체적으로 설명한다.
도 3에 나타낸 단계 31에서, 상기 웨이퍼 스테이지(1111) 위에 탑재된 반도체 웨이퍼(201) 위의 특징점 중 제1점이 상기 인식 장치(150)의 촬상 카메라(151)에 의해 인식되었는지 아닌지를 판단한다. 즉, 상기 웨이퍼 마크 인식 동작을 실행하기 위해서, 반도체 웨이퍼(201) 위의 검출용 마크에 해당하는 임의의 2개의 인식용 검출점을 상기 촬상 카메라(151)로써 인식할 필요가 있다. 2개의 상기 인식용 검출점의 중에서 제1 인식용 검출점은 제어 장치(180)에 미리 설정된다. 본 실시예에서는, 도 17에 나타낸 바와 같이, 스텝퍼(stepper)에 의해 IC(223)가 형성되어 있는 반도체 웨이퍼(201)의 원주 가장자리 부분에 형성된 IC 형성 패턴의 윤곽(2231)에서의 코너부(corner part)를 상기 제1 인식용 검출점(2232)으로 설정하고 있다.
상기 촬상 카메라(151)에는, 예를 들어 상기 제1 인식용 검출점(2232)과 같은 인식 대상점을 시야의 중심 위치에 갖는, 도 17에 나타낸 것과 같은 시야(view field)(1511)가 존재한다. 상기 인식 장치(150)는 상기 시야(1511) 내의 개략 인식(rough recognition)용 셀(cell)(1512)과 상기 개략 인식용 셀(1512) 내의 상세 인식(fine recognition)용 셀(1513) 내에 상기 인식 대상점이 포함되면, 상기 인식 대상점의 좌표 위치를 구할 수 있다.
상기 웨이퍼 마크 인식 동작을 개시할 때, 상기 제1 인식용 검출점(2232)의 좌표 데이터에 근거하여 촬상 카메라(151)의 위치가 결정된다. 그러나, 상기 웨이퍼 스테이지(1111) 위에 탑재된 반도체 웨이퍼(201)의 변위 등으로 인하여, 반도체 웨이퍼(201)를 상기 촬상 카메라(151)가 최초로 촬상했을 때, 제1 인식용 검출점(2232)이 상기 시야(1511) 내에 반드시 포함된다고는 할 수 없다. 그러므로, 상기 단계 31에서, 인식 장치(150)에서 상기 제1 인식용 검출점(2232)을 인식할 수 있는 것인지 아닌지를 판단한다. 검출점을 인식할 수 있을 때에는, 다음 단계 34로 진행한다. 검출점을 인식할 수 없을 때에는 단계 32로 진행한다.
촬상 카메라(151)의 위치가 결정된 시야(1511)의 중심 위치부터 상기 X 방향으로 ±x, 상기 Y 방향으로 ±y의 좌표 위치를 가지는 4개의 점으로 정의된 최대 편차 영역(1514)의 외측에 참(true)의 인식 대상점, 즉 상기 제1 인식용 검출점(2232)이 존재할 때에는, 제1 인식용 검출점(2232)의 인식은 불가능하게 되어, 상기 시야(1511)을 시프트(shift)시킬 필요가 있다.
단계 32에서, 3개의 동작, 즉 도 18 혹은 도 19에 나타낸 상기 제1 인식용 검출점(2232)에 대한 검색 동작(단계 321∼322, 단계 323∼324)과, 도 20에 나타낸 상기 제1 인식용 검출점(2232)의 검색 동작 및 제2 인식용 검출점의 인식을 쉽게 하기 위한 동작(단계 325∼328) 중에서 하나가 실행된다. 이들 각 동작에 대해서 이하에 설명한다.
도 18에 나타낸 제1 인식용 검출점(2232)의 검색 동작에서는, 단계 321에서, 상기 범프 형성용 프로그램에 미리 등록되어 있는 제1 인식용 검출점(2232)의 좌표에 근거하여, 도 21에 나타낸 바와 같이, 상기 최대 편차 영역(1514)을 정의하는 4개의 코너 중 하나의 위치를 나타내는 좌표인 (-x, -y)의 검색개시 위치(1515)로부터 촬상 카메라(151)는 인식 동작을 시작한다.
상술한 바와 같이, 탑재될 때의 반도체 웨이퍼(201)의 변위 등으로 인해, 도 21에 나타낸 것 같이, 미리 등록되어 있는 제1 인식용 검출점(2232)의 위치는 통상 상기 시야(1511)의 중심 위치에 일치하지 않는다.
본 실시예에서는, 상기 좌표(-x, -y)를 검색 개시 위치(1515)로 설정하고 있으나, 이것에 한정되는 것이 아니고, 상기 최대 편차 영역(1514)을 형성하는 상기 4개의 코너 중 다른 3개일 수도 있다.
다음의 단계 322에서는, 상기 검색 개시 위치(1515)로부터 상기 최대 편차 영역(1514) 내에서, 예를 들어, 상기 X 방향에 따라 소정 거리를 나아가고, 이어서 상기 Y 방향에 따라 소정 거리를 나아가고, 이어서 X 방향의 반대방향에 따라 소정 거리를 나아가고, 다시 상기 Y 방향을 따라 소정 거리를 나아가고, 이어서 다시 X방향을 따라 소정 거리를 나아가는 것과 같은 방식으로, 지그재그 검색 방향(serpentine search direction)(1516)으로 X 및 Y 방향을 따라 촬상 카메라(151)를 이동 거리(1517)만큼씩 이동시키면서 상기 제1 인식용 검출점(2232)의 검색을 실행한다. 상기 이동 거리(1517)는, 도 22에 나타낸 바와 같이, 본 실시예에서는 시야(1511)의 X 또는 Y방향으로의 길이의 1/3에 상당하는 거리로 설정된다.
상기 지그재그로 촬상 카메라(151)를 이동시키는 방법은, 검색 동작 및 그 영역의 인식과, 최대 편차 영역(1514)의 설정을 용이하게 한다.
상기 단계 321, 322의 검색 동작에서는, 상기 제1 인식용 검출점(2232)의 검색 개시 위치(1515)를 상기 최대 편차 영역(1514)을 형성하는 4점 중 1점에의 위치 좌표(-x, -y)에 설정하였다. 도 19에 나타낸 상기 제1 인식용 검출점(2232)의 검색 동작에서는, 단계 323에서 검색 개시위치(1519)를 시야(1511)의 중심 좌표에 설정하여, 상기 최대 편차 영역(1514) 내를 검색한다.
다음의 단계 324에서는, 도 23에 나타낸 바와 같이, 상기 검색 개시 위치(1519)로부터 상기 최대 편차 영역(1514) 내를, 거의 나선형(spirally)으로 검색 방향(1518)에 따라 촬상 카메라(151)를 상기 이동 거리(1517)만큼 이동시키면서, 상기 제1 인식용 검출점(2232)의 검색을 실행한다. 이동 거리(1517)는 단계 324에서도 단계 322와 마찬가지로, 시야(1511)의 Ⅹ 또는 Y 방향으로의 길이의 1/3에 해당하는 거리로 설정된다.
상기 거의 나선상으로 촬상 카메라(151)를 이동시키는 방법은, 상기 제1 인식용 검출점(2232)이 시야(1511)의 중심 부근에 존재할 가능성이 높을 때에는, 상기 지그재그로 촬상 카메라를 이동시키는 방법에 비해, 제1 인식용 검출점(2232)을 빨리 검출할 수 있다. 또한, 시야(1511) 내에서 제1 인식용 검출점(2232)의 존재 가능성이 높은 영역을 미리 알고 있을 때에는, 상기 가능성이 높은 영역 내의 한 점으로부터 시작하여 상기 나선형으로 촬상 카메라(151)를 이동시킴으로써, 제1 인식용 검출점(2232)을 빨리 검출할 수 있다.
상기한 지그재그 이동 방법과 나선형의 이동 방법을 조합한 이동 방법을 적용할 수도 있다.
이어서 단계 325∼328의 검색 동작에 대해서 설명하는데, 여기서 상기 제1 인식용 검출점(2232)은 상기 단계 321∼322 및 단계 323∼324의 검색 동작을 근거로 단계 325에서 인식된다.
다음 단계 326에서는, 검출용 마크의 일례에 해당하는 경사 보정용 검출점이 상기 시야(1511) 내에 존재하는지 아닌지를 판단한다. 상기 경사 보정용 검출점은 상기 제1 인식용 검출점(2232)을 중심으로 했을 때의 상기 시야(1511) 내에 존재하는 반도체 웨이퍼(201) 위의 임의의 특징점으로서, 상기 범프 형성용 프로그램에 미리 등록된다. 예를 들면, 도 24에 나타낸 것 같이, IC 형성 패턴의 상기 윤곽(2231)에서의 코너부로서, 상기 제1 인식용 검출점(2232)과는 다른 코너부를 경사 보정용 검출점(2233)으로 설정할 수 있다. 경사 보정용 검출점(2233)은 상기 시야(1511) 내에 존재하는 IC(223)에서의 임의 형상 부분일 수도 있고, 또는 경사 보정용 검출점을 위한 마크를 상기 IC(223)에 새로 형성할 수도 있다. 또는, 상기시야(1511) 내이며 상기 윤곽(2231)의 외측에서 알루미늄 막이 형성된 영역에, 경사 보정용 검출점을 위한 마크를 형성할 수도 있다.
상기 단계 326에서, 상기 경사 보정용 검출점(2233)이 상기 시야(1511) 내에 있다고 판단되는 경우에는, 촬상 카메라(151)를 이동시키지 않고, 다음 단계 327에서 상기 경사 보정용 검출점(2233)을 검출한다. 이와 반대로, 도 24에 나타낸 것 같이, 상기 경사 보정용 검출점(2233)이 상기 시야(1511) 내에 존재하지 않을 경우에는, 단계 328로 진행한다.
상기 제1 인식용 검출점(2232)의 좌표 위치를 미리 알고 있으므로, 단계 328에서는, 도 25에 나타낸 것 같이, 상기 제1 인식용 검출점(2232)이 상기 시야(1511)의 중심으로 위치하도록 촬상 카메라(151)를 이동시킨다. 상술한 바와 같이 제1 인식용 검출점(2232)이 중심에 존재하는 상기 시야(1511) 내에 경사 보정용 검출점(2233)이 존재하도록 설정하고 있으므로, 촬상 카메라(151)의 상기 이동에 의해 시야(1511) 내에서 경사 보정용 검출점(2233)을 잡을 수 있다. 상기 제1 인식용 검출점(2232)을 시야(1511)의 중심으로 이동시키는 것과는 달리, 제1 인식용 검출점(2232)이 시야(1511)의 4개의 코너에 순차적으로 위치하도록 촬상 카메라(151), 즉 시야(1511)를 순차적으로 이동시켜, 상기 경사 보정용 검출점(2233)을 잡을 수도 있다.
다음으로, 상기 단계 327로 진행하여, 상기 경사 보정용 검출점(2233)을 검출한다.
이와 같이, 상기 제1 인식용 검출점(2232)을 중심으로 하는 상기 시야(1511)내에 상기 경사 보정용 검출점(2233)을 미리 설정함으로써, 상기 제1 인식용 검출점(2232)을 인식하는 동시에 경사 보정용 검출점(2233)을 인식할 수 있다. 이에 따라, 예를 들면 상기 제1 인식용 검출점(2232)의 좌표 정보에 근거하여, 반도체 웨이퍼(201)에 형성된 IC(223)의 위치 편차를 검출할 수 있고, 또한 상기 제1 인식용 검출점(2232) 및 상기 경사 보정용 검출점(2233)의 좌표 정보에 근거하여 반도체 웨이퍼(201)에 형성된 IC(223)의 경사 각도의 개략 정보를 얻을 수 있다. 이것에 의해, 후술하는 제2 인식용 검출점의 인식 동작에서 요구되는 검색에 필요한 시간을 단축하거나, 심지어 삭제할 수도 있다.
제1 인식용 검출점(2232)으로부터 가능한 멀리 떨어진 위치를 검출하여 상기 경사를 구하는 경우, 더 높은 정밀도로 상기 경사 각도를 얻을 수 있으므로, 본 실시예에서는, 후술하는 바와 같이 제2 인식용 검출점의 인식 동작을 실행한다. 단, 상기 제2 인식용 검출점의 인식 동작을 생략하고, 상기 경사 보정용 검출점(2233)을 이용해서 구한 경사 각도를 사용할 수도 있다.
상기 경사 보정용 검출점(2233)에 대해서, 상술한 바와 같이 본 실시예에서는 상기 윤곽(2231)에서의 코너부를 경사 보정용 검출점(2233)으로 설정한다. 따라서, 상기 실시예에서 경사 보정용 검출점(2233)의 형상은 직교하는 2개의 직선으로 형성된다. 그러나, 상기 형상은 직교하는 2개의 직선 형상으로 한정되는 것이 아니며, 예를 들어 원형, 삼각형, 사각형, 십자형 등의 임의 형상으로 선택될 수도 있다.
상기 원형 이외의 형상의 경우, 정규의 배치 위치에 대하여 예를 들면 ±5°를 초과해서 상기 반도체 웨이퍼가 배치되었다면, 인식 장치(150)는 반도체 웨이퍼(201)의 경사의 편차를 판정할 수 없게 되어, 경사 편차를 인식하는 것이 어려워진다. 따라서, 상기 ±5°를 초과하는 경사가 추정될 경우에는, 경사 보정용 검출점(2233)의 형상은, 예를 들어 도 26이나 도 27에 나타낸 것과 같은 형태인 원형으로 하는 것이 바람직하다.
이상의 동작으로써 단계 32가 종료한다.
다음의 단계 33에서는, 상기의 단계 32의 검색 동작을 통해 제1 인식용 검출점(2232)을 검출할 수 있는지 없는지를 판단한다. 상기 검출점을 검출할 수 있을 때에는 다음 단계 34로 진행하고, 상기 검출점을 검출할 수 없을 때에는 오류 정지를 판정하고 범프 형성 처리를 중지한다.
단계 34에서는, 상기 단계 31과 마찬가지로, 상기 웨이퍼 스테이지(1111) 위에 탑재된 반도체 웨이퍼(201) 상의 특징점 중 제2점이며 검출용 마크의 일례에 해당하는 제2 인식용 검출점이, 상기 인식 장치(150)의 촬상 카메라(151)에 의해 인식되었는지 아닌지를 판단한다. 도 28에 나타낸 바와 같이, 상기 제2 인식용 검출점(2234)은, 예를 들어 상기 제1 인식용 검출점(2232)과 마찬가지로 상기 윤곽(2231)에서의 코너부를 설정할 수 있다.
반도체 웨이퍼(201)의 경사값으로 상기 ±5°내에서 반도체 웨이퍼(201)가 경사졌을 때에는, 제1 인식용 검출점(2232) 및 상기 경사 보정용 검출점(2233)은 촬상 카메라(151)를 상기 Ⅹ 및 Y 방향으로 이동시킴으로써 검출될 수 있다. 제1 인식용 검출점(2232) 및 경사 보정용 검출점(2233)의 위치 정보로부터 구한 상기경사 각도의 개략 정보를 이용하여, 상기 제2 인식용 검출점(2234)이 존재하는 위치로 촬상 카메라(151)를 이동시킨다. 상기 단계 32와 같은 동작에 의해, 제2 인식용 검출점(2234)을 인식한다.
한편, 반도체 웨이퍼(201)의 경사가 상기 ±5°를 초과할 때에는, 아래와 같은 방법으로 제2 인식용 검출점(2234)이 존재하는 위치로 촬상 카메라(151)을 이동시킬 수 있다. 본 실시예에서는 상술한 바와 같이, 상기 가열 장치(110)가 상기 웨이퍼 선회부재(111) 및 상기 선회 장치(112)를 가지므로, 임의 각도로 반도체 웨이퍼(201)을 선회시킬 수 있어서, 상기 반도체 웨이퍼(201)은 다음의 동작에 의해 개략적으로 위치가 결정된다. 즉, 우선, 반도체 웨이퍼(201)을 탑재하고 있는 상기 웨이퍼 스테이지(1111)을 선회시키면서 촬상 카메라(151)을 이동시키서, 반도체 웨이퍼(201)의 배향 평면(orientation flat)의 양단 부분을 검출한다. 이 후, 상기 구해진 양단 부분의 위치 정보를 근거로 얻은 1/2 좌표에 해당하는 위치로 웨이퍼 스테이지(1111)을 선회시킴으로써, 반도체 웨이퍼(201)는 개략적으로 위치가 결정된다. 다음으로, 상기와 같이 제1 인식용 검출점(2232)을 인식한 후, 상기 단계 326∼328에서 설명한 것 같이, 경사 보정용 검출점(2233)을 검출한다. 이들 위치 정보로부터 구한 상기 경사 각도의 개략 정보를 이용하여, 상기 제2 인식용 검출점(2234)이 존재하는 위치로 촬상 카메라(151)를 이동시킨다. 상기 배향 평면의 검출에 의한 반도체 웨이퍼(201)의 개략적인 위치 결정 동작은 생략할 수도 있다.
단계 35에서는, 상기 단계 32와 마찬가지로 동작하여, 제2 인식용검출점(2234)을 인식한다.
상기와 같은 방법으로, 상기 웨이퍼 스테이지(1111)를 선회시키면서 촬상 카메라(151)을 이동시킴으로써, 촬상 카메라(151)의 이동량을 줄일 수 있고, 경사 보정용 검출점(2233)의 인식을 고속화할 수 있다.
다음의 단계 36에서는, 상기의 단계 35의 검색 동작에 의해 제2 인식용 검출점(2234)을 검출할 수 있는지 없는지를 판단한다. 검출점을 검출할 수 있을 때에는 다음 단계 37로 진행한다. 검출점을 검출할 수 없을 때에는 오류 정지로 판단하고 범프 형성 처리 동작을 중지한다.
단계 37에서는, 상기 단계 32, 35에서 구한 상기 제1 인식용 검출점(2232) 및 제2 인식용 검출점(2234)의 좌표 정보에 근거하여, 상기 웨이퍼 스테이지(1111)을 선회 각도를 구한다.
다음 단계 38에서, 제어 장치(180)는 구한 선회각도에 따라 상기 웨이퍼 스테이지(1111)를 선회시킨다. 따라서, 반도체 웨이퍼(201)의 IC 형성 패턴에서의 IC(223)의 배열 방향으로서의 상기 행 및 열 방향은 상기 X 및 Y 방향과 일치하게 된다. 다음으로 상기 단계 1로 진행한다.
이상 설명한 바와 같이, 단계 1을 실행하기 전에, IC 형성 패턴의 경사 편차를 검출하여 그 경사량을 구하고, 경사량을 따라 반도체 웨이퍼(201)를 미리 선회시킨다. 따라서, 상기 X 방향과 상기 행 방향(221)이 일치하고, 또한 상기 Y 방향과 상기 열 방향(222)이 일치한다. 따라서, 범프 형성시에 상기 기본 블록(230)의 경사가 이미 보정되어 있으므로, 상기 기본 블록(230)에서의 2개의 위치 인식용 마크(224) 중 하나만을 인식하면 충분하다. 따라서, 인식 동작이 감소될 수 있고, 생산성을 더욱 향상시킬 수 있다.
이상 상술한 바와 같이, 본 실시예의 범프 형성 장치(101) 및 범프 형성 방법에 따르면, 종래에 비해 인식 동작의 횟수를 감소시킬 수 있으므로, 생산성의 향상을 도모할 수 있다. 예를 들어, 반도체 웨이퍼 위로 3100개의 IC가 형성되어, 각각의 IC에 8개의 범프가 형성될 경우, 종래와 같이, 각각의 IC에 대해 2개의 마크를 인식하면, 범프 형성에 약 80분을 필요로 했다. 한편, 상기 단계 31∼38의 동작을 실행하고 상기 블록 단위로 범프를 형성함으로써, 약 38분으로 범프 형성을 끝낼 수 있다.
본 실시예의 범프 형성 장치(101) 및 범프 형성 방법에 따르면, 종래에 비해서 약 1.5∼3배로 생산성을 올릴 수 있다. 다시 말해, 종래와 같은 정도의 생산성이라면, 범프 형성 장치의 설치 면적을 종래에 비해 약 1/1.5∼1/3로 줄일 수도 있다.
본 발명은 첨부한 도면을 참고로 하여 바람직한 실시예로써 설명되었지만, 본 기술분야의 전문가라면 이에 대한 여러 가지의 변형 및 수정이 자명할 것이다. 이러한 변형 및 수정은 첨부한 청구범위에 의해 정해지는 본 발명의 범위에서 벗어나는 것이 아니라면 본 발명에 포함되는 것으로 해석될 것이다.

Claims (17)

  1. 반도체 웨이퍼(201)에 범프를 형성하는 방법에 있어서, 상기 방법은
    범프 본딩이 실행되는 반도체 웨이퍼(201) 위에 격자형으로 배열된 IC(223) 중에서 행 또는 열 방향이나 행 및 열 방향으로 서로 인접하는 복수의 IC 각각으로 기본 블록(230)을 가상적으로 정의하는 단계, 및
    상기 기본 블록 각각에 대해 범프 형성용 위치 인식을 실행하는 단계를 포함하는 것을 특징으로 하는 범프 형성 방법.
  2. 제1항에 있어서,
    상기 위치 인식을 실행한 후, 상기 위치 인식을 근거로 각 기본 블록에 포함된 IC에 대하여 연속하여 상기 정의된 기본 블록마다 범프를 형성하는 단계, 및
    상기 기본 블록 중에서 한 기본 블록에서 다른 기본 블록으로 범프 형성 동작이 시프트될 때, 상기 다른 기본 블록에 포함된 IC에 대해 범프를 형성하기 위해서 상기 다른 기본 블록에 대한 위치 인식을 실행하는 단계를 더 포함하는 것을 특징으로 하는 범프 형성 방법.
  3. 제1항에 있어서,
    상기 기본 블록을 정의하는 상기 IC의 수는, 상기 기본 블록 내의 모든 IC의 모든 전극(225)과 상기 전극에 형성된 모든 범프(226)와의 위치 편차가 상기 전극에 상기 범프를 연속적으로 형성했을 때 허용되는 범위 내에 들어가게 하는 값인 것을 특징으로 하는 범프 형성 방법.
  4. 제3항에 있어서,
    상기 기본 블록을 정의하는 상기 IC의 수는, 상기 반도체 웨이퍼 상에서 범프가 형성되는 위치, 또는 상기 반도체 웨이퍼에 대한 범프 형성 개시 후의 경과 시간 중 적어도 하나를 더 근거로 하여 결정하는 것을 특징으로 하는 범프 형성 방법.
  5. 제1항에 있어서,
    복수의 상기 기본 블록을 정의한 후, 상기 기본 블록을 정의하는 IC의 수를 만족하지 않는 수의 잔여 IC가 존재할 경우, 범프 형성과 상기 잔여 IC에 대한 위치 인식은, 상기 잔여 IC 모두에 대해 범프가 형성될 때까지, 상기 잔여 IC의 각각에 대해서 또는 복수의 잔여 IC와 하나의 잔여 IC와의 조합에 대해서 실행하는 것을 특징으로 하는 범프 형성 방법.
  6. 제1항에 있어서,
    상기 기본 블록에 대한 위치 인식은, 상기 기본 블록의 양단에 있는 각 IC에 인가된 위치 인식용 마크 중에서 상기 기본 블록의 대각 위치에 존재하는 2개의 위치 인식용 마크(224-1, 224-2)를 인식함으로써 실행되는 것을 특징으로 하는 범프형성 방법.
  7. 제6항에 있어서,
    상기 반도체 웨이퍼에 배열되어 있는 상기 IC의 경사는 상기 기본 블록에 대한 위치 인식 동작 전에 검출되어, 상기 기본 블록에 대한 위치 인식시에 상기 2개의 위치 인식용 마크 중 하나만을 인식함으로써 상기 기본 블록에 포함된 IC의 경사 검출이 생략되는 것을 특징으로 하는 범프 형성 방법.
  8. 제1항에 있어서,
    상기 IC에 대해 연속해서 범프가 형성될 때, 상기 기본 블록에 포함되는 IC 중의 불량 IC를 나타내는 불량 IC 정보를 검출하는 것을 특징으로 하는 범프 형성 방법.
  9. 제8항에 있어서,
    상기 불량 IC 정보에 근거하여, 상기 불량 IC에 대해서는 범프를 형성하지 않는 것을 특징으로 하는 범프 형성 방법.
  10. 반도체 웨이퍼(201)에 대해 범프(226)를 형성하는 장치에 있어서, 상기 장치는
    범프 본딩이 실행되는 반도체 웨이퍼(201) 위에 격자형으로 배열되어 있는IC(223)에 대해 범프(226)를 형성하는 범프 본딩 장치(190),
    상기 반도체 웨이퍼의 위에서 행 및 열 방향으로 이동할 수 있으며 상기 반도체 웨이퍼 상의 검출용 마크(224, 2232∼2234)를 촬상하는 촬상 카메라(151)를 포함하고, 상기 촬상 카메라의 촬상 정보에 근거하여 상기 IC의 위치 및 경사를 검출하는 인식 장치(150), 및
    상기 반도체 웨이퍼에 격자형으로 배열되어 있는 상기 IC 중에서, 상기 행 또는 열 방향이나 행 및 열 방향으로 서로 인접하는 복수의 IC 각각으로 기본 블록(230)을 정의하고, 상기 인식 장치를 동작 제어하여 기본 블록 단위로 위치를 인식하게 하고, 상기 위치 인식에 의해 구한 위치 인식 정보를 근거로 상기 범프 본딩 장치를 동작 제어하여 상기 기본 블록에 포함되는 IC에 대해 각 기본 블록마다 연속적으로 범프를 형성하게 하는 제어 장치(180)를 포함하는 것을 특징으로 하는 범프 형성 장치.
  11. 제10항에 있어서, 상기 제어 장치는
    IC의 전극(225)과 상기 전극 위에 형성된 범프 사이의 위치 편차에 대한 허용값을 근거로 하여, 상기 기본 블록을 구성하는 IC 수를 구하는 것을 특징으로 하는 범프 형성 장치.
  12. 제11항에 있어서, 상기 제어 장치는
    상기 반도체 웨이퍼 상에서 범프가 형성되는 위치, 또는 상기 반도체 웨이퍼에 대한 범프 형성 개시 후의 경과 시간 중 적어도 하나에 더 근거하여, 상기 기본 블록을 정의하는 상기 IC 수를 결정하는 것을 특징으로 하는 범프 형성 장치.
  13. 제10항에 있어서,
    상기 행 또는 열 방향에 따라 복수의 상기 기본 블록을 형성한 후, 상기 기본 블록을 정의하는 IC 수를 만족하지 않는 수의 잔여 IC가 존재하는 경우, 상기 제어 장치는
    상기 잔여 IC 모두에 대해 범프가 형성될 때까지, 상기 잔여 IC의 각각에 대해서 또는 복수의 잔여 IC 및 하나의 잔여 IC의 조합에 대해서 범프 형성과 상기 잔여 IC에 대한 위치 인식을 실행하는 것을 특징으로 하는 범프 형성 장치.
  14. 제10항에 있어서, 상기 제어 장치는
    상기 인식 장치를 동작 제어하여, 상기 기본 블록의 각 IC에 인가된 위치 인식용 마크 중에서 2개의 위치 인식용 마크(224-1, 224-2)를 인식하도록 함으로써, 상기 기본 블록에 대한 위치 인식을 실행하는 것을 특징으로 하는 범프 형성 장치.
  15. 제14항에 있어서, 상기 범프 형성 장치는
    범프 본딩이 실행되는 반도체 웨이퍼(201)를 탑재하고, 탑재된 상기 반도체 웨이퍼의 원주 방향으로 선회하는 웨이퍼 선회부재(111), 및
    상기 제어 장치의 동작 제어에 의해 상기 웨이퍼 선회부재를 상기 원주방향으로 선회시키는 선회 장치(112)를 더 포함하고,
    상기 제어 장치는
    상기 인식 장치를 동작 제어하여, 상기 반도체 웨이퍼에 배열되어 있는 상기 IC의 경사를 상기 기본 블록에 대한 인식 동작 전에 검출하고,
    상기 검출된 상기 IC의 경사값을 근거로 상기 선회 장치를 동작 제어하여, 상기 웨이퍼 선회부재 위에 탑재된 상기 반도체 웨이퍼를 선회시켜서 상기 경사를 보정하고,
    상기 기본 블록의 위치 인식시에 상기 인식 장치를 동작 제어하여, 상기 2개의 위치 인식용 마크 중에서 하나만을 인식하고, 상기 기본 블록에 포함되는 상기 IC에 대한 경사 검출을 생략하는 것을 특징으로 하는 범프 형성 장치.
  16. 제10항에 있어서, 상기 제어 장치는
    상기 인식 장치를 동작 제어하여, 상기 반도체 웨이퍼 위에 배열되어 있는 상기 IC 중의 불량 IC를 나타내는 불량 IC 정보를 검출하는 것을 특징으로 하는 범프 형성 장치.
  17. 제16항에 있어서, 상기 제어 장치는
    상기 불량 IC 정보에 근거하여, 상기 범프 본딩 장치를 동작 제어하여 상기 불량 IC에는 범프를 형성하지 않는 것을 특징으로 하는 범프 형성 장치.
KR1020037006414A 2000-11-21 2001-11-16 반도체 웨이퍼에 대한 범프 형성 방법 및 범프 형성 장치 KR100773226B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00354448 2000-11-21
JP2000354448A JP4615117B2 (ja) 2000-11-21 2000-11-21 半導体ウエハへのバンプ形成方法及びバンプ形成装置
PCT/JP2001/010000 WO2002043137A2 (en) 2000-11-21 2001-11-16 Bump formation method and bump forming apparatus to semiconductor wafer

Publications (2)

Publication Number Publication Date
KR20030061398A true KR20030061398A (ko) 2003-07-18
KR100773226B1 KR100773226B1 (ko) 2007-11-05

Family

ID=18827031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037006414A KR100773226B1 (ko) 2000-11-21 2001-11-16 반도체 웨이퍼에 대한 범프 형성 방법 및 범프 형성 장치

Country Status (8)

Country Link
US (2) US7052984B2 (ko)
EP (1) EP1340250B1 (ko)
JP (1) JP4615117B2 (ko)
KR (1) KR100773226B1 (ko)
CN (1) CN1275304C (ko)
DE (1) DE60134419D1 (ko)
TW (1) TW538483B (ko)
WO (1) WO2002043137A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4456234B2 (ja) * 2000-07-04 2010-04-28 パナソニック株式会社 バンプ形成方法
US6506671B1 (en) * 2000-06-08 2003-01-14 Micron Technology, Inc. Ring positionable about a periphery of a contact pad, semiconductor device components including same, and methods for positioning the ring around a contact pad
JP4025731B2 (ja) * 2004-01-26 2007-12-26 エルピーダメモリ株式会社 タイミング補正装置、タイミング補正方法及びデバイス評価装置
US7539338B2 (en) * 2004-06-01 2009-05-26 Panasonic Corporation Bump inspection apparatus and method for IC component, bump forming method for IC component, and mounting method for IC component
JP4709535B2 (ja) * 2004-11-19 2011-06-22 株式会社東芝 半導体装置の製造装置
US20090155958A1 (en) * 2007-12-13 2009-06-18 Boris Kolodin Robust die bonding process for led dies
JP2011181555A (ja) * 2010-02-26 2011-09-15 Kyocera Kinseki Corp バンプボンダー装置
US20140076956A1 (en) * 2012-09-20 2014-03-20 Tyco Electronics Corporation Soldering machine and method of soldering

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4688939A (en) * 1985-12-27 1987-08-25 At&T Technologies, Inc. Method and apparatus for inspecting articles
JPH0290651A (ja) * 1988-09-28 1990-03-30 Nec Corp 半導体集積回路
US5119468A (en) * 1989-02-28 1992-06-02 E. I. Du Pont De Nemours And Company Apparatus and method for controlling a process using a trained parallel distributed processing network
JP2921037B2 (ja) 1990-05-31 1999-07-19 松下電器産業株式会社 バンプ形成方法
JPH05226407A (ja) * 1991-11-12 1993-09-03 Nec Corp 半導体装置の製造方法及び製造装置
JP3105098B2 (ja) * 1992-12-28 2000-10-30 株式会社東芝 ボンディングワイヤのボンディング位置の検査装置
JP3487635B2 (ja) * 1994-05-06 2004-01-19 松下電器産業株式会社 基板位置決め方法およびこれを利用した基板の計測方法とこれらの装置
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
US5694482A (en) * 1994-11-08 1997-12-02 Universal Instruments Corporation System and method for locating solder bumps on semiconductor chips or chip carriers
JP3414967B2 (ja) * 1997-02-24 2003-06-09 松下電器産業株式会社 バンプ検査方法
JP3301347B2 (ja) * 1997-04-22 2002-07-15 松下電器産業株式会社 導電性ボールの搭載装置および搭載方法
JP3377934B2 (ja) * 1997-07-22 2003-02-17 松下電器産業株式会社 バンプボンディング方法およびバンプボンディング装置
JPH11163047A (ja) * 1997-11-27 1999-06-18 Toshiba Corp 半導体装置の製造方法及びその装置
TW421980B (en) * 1997-12-22 2001-02-11 Citizen Watch Co Ltd Electronic component device, its manufacturing process, and collective circuits
US6225205B1 (en) * 1998-01-22 2001-05-01 Ricoh Microelectronics Company, Ltd. Method of forming bump electrodes
JP3896518B2 (ja) * 1998-04-27 2007-03-22 澁谷工業株式会社 半田ボールマウント装置
TW412817B (en) * 1998-06-19 2000-11-21 Matsushita Electric Ind Co Ltd A bump bonding apparatus and method
US6284568B1 (en) * 1998-07-31 2001-09-04 Kabushiki Kaisha Toshiba Method and system for producing semiconductor device
JP2001015536A (ja) * 1999-06-29 2001-01-19 Matsushita Electric Ind Co Ltd バンプボンディング方法
JP4456234B2 (ja) * 2000-07-04 2010-04-28 パナソニック株式会社 バンプ形成方法
US6640423B1 (en) * 2000-07-18 2003-11-04 Endwave Corporation Apparatus and method for the placement and bonding of a die on a substrate
JP2002157582A (ja) * 2000-11-21 2002-05-31 Matsushita Electric Ind Co Ltd 半導体ウエハ上のｉｃ傾き補正方法、及びｉｃ傾き補正装置
JP3804649B2 (ja) * 2003-09-19 2006-08-02 株式会社村田製作所 電子回路装置の製造方法および電子回路装置

Also Published As

Publication number Publication date
EP1340250A2 (en) 2003-09-03
DE60134419D1 (de) 2008-07-24
WO2002043137A3 (en) 2002-12-19
JP2002158246A (ja) 2002-05-31
US20060102701A1 (en) 2006-05-18
EP1340250B1 (en) 2008-06-11
KR100773226B1 (ko) 2007-11-05
JP4615117B2 (ja) 2011-01-19
CN1541410A (zh) 2004-10-27
CN1275304C (zh) 2006-09-13
US7052984B2 (en) 2006-05-30
TW538483B (en) 2003-06-21
WO2002043137A2 (en) 2002-05-30
US7516878B2 (en) 2009-04-14
US20040020973A1 (en) 2004-02-05

Similar Documents

Publication Publication Date Title
US7516878B2 (en) Bump formation method and bump forming apparatus for semiconductor wafer
US9431365B2 (en) Apparatus for bonding semiconductor chips
US6493931B2 (en) Method and device for mounting electronic component
JP2007173801A (ja) フリップチップを基板に取り付ける方法
US7181833B2 (en) Method of mounting an electronic part
JP2007509494A (ja) 位置決め装置および電子部品を移送する方法
IE49684B1 (en) Systems for bonding pellets,for example semiconductor chips,to supports
US7031509B2 (en) Method and apparatus for correcting inclination of IC on semiconductor wafer
JP2001093813A (ja) ステッパ式露光方法
JP5690535B2 (ja) ダイボンダ及び半導体製造方法
JPS61228638A (ja) プロ−ブ針とパツドの位置合わせ方法
JP2009054964A (ja) ウェハ移載装置と、これを有する半導体製造装置
JP2000315896A (ja) 表面実装部品装着機
JP7436251B2 (ja) ダイボンディング装置および半導体装置の製造方法
TWI700767B (zh) 用於將設有凸塊的半導體晶片安裝在基板的基板定位的方法
JP2004077284A (ja) 繰り返し構造を有する物体の位置測定方法
JP2006135013A (ja) 実装装置及び実装方法
KR101146319B1 (ko) 본더의 반도체 칩 공급 방법
JP4402810B2 (ja) 電子部品搭載機
KR100944470B1 (ko) 웨이퍼의 시작 칩 서치방법
JP3417445B2 (ja) ボンディング方法
JP3959323B2 (ja) ペレットボンデイング装置
JP2005101143A (ja) 半導体装置の製造方法および製造装置
JPH06177228A (ja) ダイソータでのチップ中心検出方法及びチップ配列軸合せ方法
JP2001135650A (ja) リニアセンサーチップのアライメント方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee