JP2002157582A - 半導体ウエハ上のｉｃ傾き補正方法、及びｉｃ傾き補正装置 - Google Patents

半導体ウエハ上のｉｃ傾き補正方法、及びｉｃ傾き補正装置

Info

Publication number
JP2002157582A
JP2002157582A JP2000354471A JP2000354471A JP2002157582A JP 2002157582 A JP2002157582 A JP 2002157582A JP 2000354471 A JP2000354471 A JP 2000354471A JP 2000354471 A JP2000354471 A JP 2000354471A JP 2002157582 A JP2002157582 A JP 2002157582A
Authority
JP
Japan
Prior art keywords
recognition
semiconductor wafer
detection point
inclination
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000354471A
Other languages
English (en)
Inventor
Masachika Narita
正力 成田
Masahiko Iketani
雅彦 池谷
Yasutaka Tsuboi
保孝 坪井
Takaharu Mae
貴晴 前
Shinji Kanayama
真司 金山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000354471A priority Critical patent/JP2002157582A/ja
Priority to US09/988,704 priority patent/US7031509B2/en
Publication of JP2002157582A publication Critical patent/JP2002157582A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/0007—Image acquisition
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】 半導体ウエハに対してバンプを形成する際の
生産性を従来に比べて向上させる、半導体ウエハへのバ
ンプ形成方法及びバンプ形成装置を提供する。 【解決手段】 認識装置１５０、ウエハ旋回部材１１
１、旋回装置１１２、及び制御装置１８０を備え、第１
認識用検出点２２３２及び第２認識用検出点２２３４を
認識し、該認識結果に基づいて半導体ウエハ２０１を旋
回して該半導体ウエハ上のＩＣ２２３の傾きを補正する
ようにした。したがって、上記ＩＣに対してバンプ形成
用の位置認識を行なうときには上記ＩＣの傾きを検出す
るための認識動作を省略することができ、従来に比べて
認識回数を削減でき、よって生産性を向上させることが
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体ウエハ上に
形成された各ＩＣの電極上へバンプを形成するときのバ
ンプ形成動作前に上記ＩＣの傾きを補正する、半導体ウ
エハ上のＩＣ傾き補正方法、及び該ＩＣ傾き補正方法を
実行するＩＣ傾き補正装置に関する。
【０００２】
【従来の技術】従来、ＩＣ（集積回路）の電極上にバン
プを形成する場合、半導体ウエハに形成された各ＩＣ単
位に切り分けられた一つ一つのＩＣ、いわゆる個片に対
してバンプを形成していた。しかしながら、該バンプ形
成方法では、各個片毎に、バンプ形成のためバンプボン
ディング装置へ移載する時間が必要であり生産性に劣
る。よって、上記移載時間を短縮するため、半導体ウエ
ハをバンプボンディング装置へ移載し、該半導体ウエハ
上のＩＣに対してバンプ形成を行なうようになってきて
いる。半導体ウエハ上のＩＣに対してバンプ形成を行な
う場合、ＩＣの電極上にバンプを形成するため、ＩＣの
位置認識を行なう必要がある。又、バンプ形成に際し、
半導体ウエハ自体は約１５０〜２００℃程度に加熱さ
れ、該熱により、バンプボンディング装置にも熱膨張等
の影響が出る。よって、各ＩＣ毎に設けられている位置
認識用マークを、従来、各ＩＣへバンプを形成する前に
各ＩＣ毎に認識カメラにて撮像し位置補正を行なってい
る。
【０００３】
【発明が解決しようとする課題】半導体ウエハには例え
ば３０００〜１００００程度の数のＩＣが形成されてお
り、ＩＣ数が多いほど、バンプ形成のための位置認識に
時間を要する。又、各ＩＣ毎には、例えば２〜４個のバ
ンプが形成されるが、一つのバンプを形成するのに要す
る時間は、６０〜８０ｍ秒程度である。これに対し、一
つの位置認識用マークを認識するのに要する時間は、約
２００〜２５０ｍ秒を要し、さらに一つのＩＣ当たり２
つの位置認識用マークを認識する。よって、バンプ形成
時間に比べて位置認識に要する時間が非常に長く、生産
性が悪いという問題がある。又、従来、バンプ形成装置
において、上記生産性を向上させる観点から、当該半導
体ウエハに形成されているＩＣの傾きを検出し当該半導
体ウエハを旋回させて傾き補正をすることは行なってい
ない。本発明は、このような問題点を解決するためにな
されたもので、半導体ウエハに対してバンプを形成する
際の生産性を従来に比べて向上させる、半導体ウエハ上
のＩＣ傾き補正方法、及びＩＣ傾き補正装置を提供する
ことを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
本発明は以下のように構成する。即ち、本発明の第１態
様の、半導体ウエハ上のＩＣ傾き補正方法は、互いに直
交するＸ、Ｙ方向に沿って撮像カメラを移動させて、半
導体ウエハ上の第１認識用検出点及び第２認識用検出点
を認識し、上記半導体ウエハ上の各ＩＣ毎に傾き補正を
行なう代わりに、上記認識結果に基づいて上記半導体ウ
エハを旋回して上記半導体ウエハ上の全てのＩＣについ
て上記Ｘ、Ｙ方向に対する傾きを補正する、ことを特徴
とする。
【０００５】又、上記第１認識用検出点が上記Ｘ方向に
最大範囲±Ｘ、上記Ｙ方向に最大範囲±Ｙにてなる最大
ずれエリア内にて位置ずれするとき、上記第１認識用検
出点の検出は、上記最大ずれエリアの４角の内の１箇所
を起点にして、上記最大ずれエリア内を上記Ｘ方向及び
Ｙ方向にジグザグに上記撮像カメラの視野を移動させて
行なうことができる。
【０００６】又、上記第１認識用検出点が上記Ｘ方向に
最大範囲±Ｘ、上記Ｙ方向に最大範囲±Ｙにてなる最大
ずれエリア内にて位置ずれするとき、上記第１認識用検
出点の検出は、上記最大ずれエリア内の中央を起点にし
て、上記最大ずれエリア内を上記Ｘ方向及びＹ方向に渦
巻き状に上記撮像カメラの視野を移動させて行なうこと
ができる。
【０００７】又、上記撮像カメラの視野の移動量は、当
該視野の上記Ｘ，Ｙの各方向における各長さの１／３と
することができる。
【０００８】又、上記第１認識用検出点を認識するとと
もに、上記撮像カメラの視野内に上記第１認識用検出点
とともに含まれる傾き補正用検出点を認識して、上記第
１認識用検出点及び上記傾き補正用検出点に基づいて上
記ＩＣの大まかな傾きを求め、該大まかな傾きに基づい
て上記撮像カメラを移動させて上記第２認識用検出点を
検出することができる。
【０００９】さらに本発明の第２態様の、半導体ウエハ
上のＩＣ傾き補正装置は、上記半導体ウエハの上方に
て、互いに直交するＸ、Ｙ方向に沿って移動自在であり
上記半導体ウエハ上の第１認識用検出点及び第２認識用
検出点を撮像する撮像カメラを有し、該撮像カメラの撮
像情報に基づいて上記ＩＣの上記Ｘ、Ｙ方向に対する傾
きを検出する認識装置と、上記半導体ウエハを載置し、
載置された上記半導体ウエハの周方向へ旋回されるウエ
ハ旋回部材と、上記ウエハ旋回部材を上記周方向へ旋回
させる旋回装置と、上記半導体ウエハ上の各ＩＣ毎に傾
き補正を行なう代わりに上記半導体ウエハ上の全てのＩ
Ｃの傾きを補正するために、上記認識装置にて検出され
た上記ＩＣの傾き情報に基づいて上記旋回装置を動作制
御して上記ウエハ旋回部材上に載置されている上記半導
体ウエハを旋回させる制御装置と、を備えたことを特徴
とする。
【００１０】上記第１認識用検出点が上記Ｘ方向に最大
範囲±Ｘ、上記Ｙ方向に最大範囲±Ｙにてなる最大ずれ
エリア内にて位置ずれするとき、上記制御装置は、上記
認識装置を動作制御し、上記最大ずれエリアの４角の内
の１箇所を起点にして、上記最大ずれエリア内を上記Ｘ
方向及びＹ方向にジグザグに上記撮像カメラの視野を移
動させて上記第１認識用検出点の検出を行なわせるよう
に構成することができる。
【００１１】上記第１認識用検出点が上記Ｘ方向に最大
範囲±Ｘ、上記Ｙ方向に最大範囲±Ｙにてなる最大ずれ
エリア内にて位置ずれするとき、上記制御装置は、上記
認識装置を動作制御し、上記最大ずれエリアの中央を起
点にして、上記最大ずれエリア内を上記Ｘ方向及びＹ方
向に渦巻き状に上記撮像カメラの視野を移動させて上記
第１認識用検出点の検出を行なわせるように構成するこ
とができる。
【００１２】上記制御装置は、上記撮像カメラの視野の
移動量を、当該視野の上記Ｘ，Ｙの各方向における各長
さの１／３とするように構成することができる。
【００１３】上記制御装置は、上記認識装置を動作制御
して、上記第１認識用検出点を認識させるとともに、上
記撮像カメラの視野内に上記第１認識用検出点とともに
含まれる傾き補正用検出点を認識させて、上記第１認識
用検出点及び上記傾き補正用検出点に基づいて上記ＩＣ
の大まかな傾きを求め、該大まかな傾きに基づいて上記
撮像カメラを移動させて上記第２認識用検出点を検出さ
せるように構成することができる。
【００１４】
【発明の実施の形態】本発明の実施形態における、半導
体ウエハ上のＩＣ傾き補正方法、及び該ＩＣ傾き補正方
法を実行するＩＣ傾き補正装置について、図を参照しな
がら以下に説明する。尚、各図において同じ構成部分に
ついては同じ符号を付している。又、半導体ウエハ上に
形成されている各ＩＣ（集積回路）は、全て同サイズで
同形状である。又、半導体ウエハ上へのＩＣ形成の形態
は問わず、半導体ウエハの周縁部をも含めて全面にＩＣ
を形成する場合であっても、上記周縁部に余白部分を形
成し該余白部分にはＩＣ形成を行なわない場合でもどち
らでも良い。
【００１５】半導体ウエハに対してバンプを形成する際
の生産性を従来に比べて向上させるという上記目的を達
成するため、半導体ウエハへのバンプ形成方法では、概
略、以下の第１〜第３点の動作を行なう。即ち、まず第
１点目に、半導体ウエハに形成されている複数のＩＣ
（集積回路）を１ブロックとし、各ブロックにおける２
点の位置認識用マークを認識することでブロック単位で
位置認識を行ない、該ブロックを構成する各ＩＣにバン
プを形成するときには位置認識動作を省略する。このよ
うにして認識動作回数を従来に比べて削減することで、
上記生産性の向上を図る。第２点目に、上記ブロックに
おける２点の位置認識用マークの認識を１点に削減する
ことで、さらに上記生産性の向上を図る。第３点目に、
半導体ウエハ上のＩＣがその機能を発揮しない、つまり
不良のＩＣに付されているバッドマークの有無を判定し
て、上記不良ＩＣにはバンプ形成を行なわないことで、
よりさらに上記生産性の向上を図る。
【００１６】上述の半導体ウエハへのバンプ形成方法を
実行する、半導体ウエハへのバンプ形成装置の概略を図
２９に示す。該バンプ形成装置１０１は、一つのバンプ
ボンディング用加熱装置１１０と、認識装置１５０と、
制御装置１８０と、バンプボンディング装置の一例に相
当する一つのバンプ形成ヘッド１９０とを備え、好まし
くは、さらに搬送装置１３０と、搬入側と搬出側にそれ
ぞれ設けた移載装置１４０と、プリヒート装置１６０
と、ポストヒート装置１７０とを備える。又、上記バン
プボンディング用加熱装置１１０に備わり後述するウエ
ハ旋回部材１１１及び旋回装置１１２と、認識装置１５
０と、制御装置１８０とでＩＣ傾き補正装置を構成する
ことができる。
【００１７】上記バンプボンディング用加熱装置１１０
は、図３０に示すように、大きく分けて、ウエハ旋回部
材１１１と、旋回装置１１２と、ウエハ加熱装置１１３
とを備え、バンプボンディングが行われるバンプ形成前
の半導体ウエハ２０１を上記ウエハ旋回部材１１１上に
載置するとともに、載置した上記半導体ウエハ２０１を
上記ウエハ加熱装置１１３にて本実施形態では約１５０
℃であるバンプボンディング温度に加熱する。尚、上記
半導体ウエハ２０１のＩＣの電極に対してバンプ形成ヘ
ッド１９０にてバンプが形成された後の半導体ウエハを
バンプ形成後ウエハ２０２と記す。
【００１８】上記ウエハ旋回部材１１１は、半導体ウエ
ハ２０１が載置され半導体ウエハ２０１よりも大径にて
なる金属製で円板状のウエハ載置台１１１１と、上記ウ
エハ載置台１１１１とほぼ同じ大きさにてなる金属製で
上記旋回装置１１２に備わる後述の歯車１１２２に係合
する歯１１１２７が全周に渡って形成された円板状のタ
ーンテーブル１１１２とを有する。
【００１９】上記旋回装置１１２は、上記半導体ウエハ
２０１を載置したウエハ旋回部材１１１を上記半導体ウ
エハ２０１の周方向へ旋回させる装置であり、本実施形
態ではサーボモータにてなり制御装置１８０にて動作制
御される駆動源１１２１と、上記ターンテーブル１１１
２の上記歯１１１２７に係合する歯車１１２２と、ター
ンテーブル１１１２の熱が上記駆動源１１２１に伝達す
るのを防止し、かつ駆動源１１２１にて発生した駆動力
を上記歯車１１２２に伝達して歯車１１２２を回転させ
る回転力伝達機構１１２３とを有する。本実施形態で
は、回転力伝達機構１１２３としてタイミングベルトを
使用しているが、該構造に限定されるものではない。
【００２０】上述のように、駆動源１１２１、回転力伝
達機構１１２３、歯車１１２２、ターンテーブル１１１
２の歯１１１２７、及びウエハ載置台１１１１を介して
半導体ウエハ２０１は旋回されるので、その旋回角度
は、上記制御装置１８０にて制御され、半導体ウエハ２
０１は任意の角度にて旋回可能である。
【００２１】上記認識装置１５０は、撮像カメラ１５１
を有し、該撮像カメラ１５１の撮像情報に基づいて上記
ＩＣの位置、及び該ＩＣの基準線に対する傾きを検出す
る。上記撮像カメラ１５１は、上記半導体ウエハ２０１
の上方にて行及び列方向に移動自在であり上記半導体ウ
エハ上の検出用マーク２２４、２２３２〜２２３４を撮
像する。又、上記認識装置１５０は制御装置１８０に接
続されており、制御装置１８０は、検出された上記傾き
情報に基づき、上記旋回装置１１２の動作制御を行な
い、ウエハ旋回部材１１１の旋回量を制御する。
【００２２】上記バンプ形成ヘッド１９０は、上記バン
プボンディング用加熱装置１１０の上記ウエハ旋回部材
１１１上に載置され上記バンプボンディング用温度に加
熱された半導体ウエハ２０１のＩＣの電極にバンプを形
成するための公知の装置であり、バンプの材料となる金
線を供給するワイヤ供給部１９１の他、上記金線を溶融
してボールを形成し該溶融ボールを上記電極に押圧する
バンプ作製部、上記押圧時にバンプに超音波を作用させ
る超音波発生部等を備える。このように構成されるバン
プ形成ヘッド１９０は、例えばボールねじ構造を有し平
面上で互いに直交するＸ，Ｙ方向に移動可能なＸ，Ｙテ
ーブル１９２上に設置されており、固定されている上記
半導体ウエハ２０１の各ＩＣの各電極にバンプを形成可
能なように、上記Ｘ，Ｙテーブル１２２によって上記
Ｘ，Ｙ方向に移動される。
【００２３】上記搬送装置１３０は、上記半導体ウエハ
２０１を収納する第１収納容器から半導体ウエハ２０１
を取り出し、又、上記バンプ形成後ウエハ２０２をこれ
を収納する第２収納容器へ搬送し収納する装置である。
上記移載装置１４０は、上記半導体ウエハ２０１を上記
搬送装置１３０から受け取り、プリヒート装置１６０へ
の搬送するとともにプリヒート装置１６０からバンプボ
ンディング用加熱装置１１０への搬送を行う。又、上記
ウエハ載置台１１１上の上記バンプ形成後ウエハ２０２
を上記ポストヒート装置１７０への搬送するとともに、
ポストヒート装置１７０から上記搬送装置１３０への受
け渡しを行なう。
【００２４】プリヒート装置１６０は、上記半導体ウエ
ハ２０１を載置して、該半導体ウエハ２０１を室温か
ら、バンプボンディング用加熱装置１１０にてバンプ形
成を行うときの上記バンプボンディング用温度まで昇温
する装置である。上記ポストヒート装置１７０は、上記
バンプ形成後ウエハ２０２を載置して、上記バンプボン
ディング用温度から室温付近まで徐々に降温するための
装置である。制御装置１８０は、上述のように構成され
たバンプ形成装置１０１の各構成部分の動作制御を行な
い、上述した第１点目〜第３点目の内容を含めて以下に
詳しく説明するバンプ形成方法を制御する。
【００２５】上述のように構成されるバンプ形成装置１
０１にて実行されるバンプ形成方法について以下に説明
する。上記バンプ形成方法は、上記制御装置１８０の動
作制御により実行される。尚、上記第１収納容器から上
記ボンディング用加熱装置１１０までの上記半導体ウエ
ハ２０１に対する処理及び搬送動作、並びに該半導体ウ
エハ２０１へのバンプ形成後、上記ボンディング用加熱
装置１１０から上記第２収納容器に対する処理及び搬送
動作については、説明を省略する。よって、以下には、
上記ボンディング用加熱装置１１０の上記ウエハ載置台
１１１１に半導体ウエハ２０１を載置した後、バンプ形
成終了までの動作について、詳しく説明する。
【００２６】上記バンプ形成方法の大筋を図１〜図３に
示しており、各ステップ（図内では「Ｓ」と記す）に従
い、上記バンプ形成方法について以下に説明する。ＩＣ
の電極にバンプを形成するときの上記電極に対する上記
バンプの位置ずれの許容範囲は、従来±５μｍである。
該許容範囲値は、バンプ形成のために半導体ウエハ２０
１を加熱する熱により撮像カメラ１５１やバンプ形成ヘ
ッド１９０が熱膨張等することを考慮して決定されてい
る。又、上記±５μｍの許容範囲は、一つのＩＣの大き
さが５〜６ｍｍ角の大きさにてなるＩＣの電極にバンプ
を形成するときでも、満足可能な範囲である。よって、
近年のように、一つのＩＣの大きさが０．５ｍｍや０．
３５ｍｍ角にてなるＩＣならば、例えば１０個程度のＩ
Ｃに対して位置認識を行なうことなく連続してバンプを
形成したとしても上記許容範囲を満足することができ
る。
【００２７】そこで本実施形態では、ステップ１にて、
バンプボンディングが行われる半導体ウエハ２０１上に
格子状に配列されているＩＣの内、行若しくは列方向、
又は、行及び列方向に互いに隣接する複数のＩＣにて基
本ブロックを構成し、該基本ブロックの位置認識を行な
う。さらに、上記基本ブロック毎に、該基本ブロックに
含まれる全てのＩＣに対し連続してバンプ形成を行う。
そして、上記基本ブロック内の一基本ブロックから他基
本ブロックへバンプ形成動作を移行するときに、上記他
基本ブロックに含まれるＩＣにバンプを形成するため上
記他基本ブロックの位置認識を行なう。このような方法
を採ることで、従来、各ＩＣ毎に認識動作を実行してい
たのに比べてＩＣの位置認識動作回数を削減することが
でき、半導体ウエハに対してバンプを形成する際の生産
性を従来に比べて向上させることができる。
【００２８】ここで上記基本ブロックを構成する上記Ｉ
Ｃの数は、上記基本ブロック内の全ての上記ＩＣの電極
にバンプを連続的に形成したとき、全ての上記電極と上
記バンプとの位置ずれが許容範囲に収まる数であり、逆
に言うと、そのようなＩＣ数にて一つの基本ブロックを
構成する。本実施形態では、上記基本ブロックを構成す
るＩＣの行、列数は、上記制御装置１８０内の記憶部１
８１に予め格納している。
【００２９】以下に図を参照して基本ブロック作成動作
を説明する。図４に示すように、上記ウエハ載置台１１
１１上に載置され本実施形態ではウエハ載置台１１１１
に吸着される半導体ウエハ２０１には、行方向２２１及
び列方向２２２に沿って格子状に複数のＩＣ２２３が配
列されている。そしてバンプ形成を開始するＩＣ２２３
から、制御装置１８０は、格納している基本ブロック構
成用のＩＣ行列数に従い、基本ブロック２３０を作成す
る。例えば図５に示すように、制御装置１８０は、バン
プ形成開始位置である、半導体ウエハ２０１の例えば中
央部における周縁部分から、例えば１行４列にて、基本
ブロック２３０−１、２３０−２、…を作成する。尚、
バンプ形成開始位置は上述の位置に限定されるものでは
ない。又、基本ブロック構成用のＩＣ行列数は、上述の
ものに限定されるものではなく、例えば図６に示すよう
に、複数行、複数列にて構成してもよいし、複数行１列
にて構成してもよい。
【００３０】又、基本ブロック２３０における上記ＩＣ
行列数は、一定数に限定されるものではなく、変化させ
ることもできる。例えば、上述のようにバンプ形成のた
め、ウエハ載置台１１１１は加熱されるので、例えば半
導体ウエハ２０１の周縁部では、バンプ形成ヘッド１９
０の上記超音波発生部の一部はウエハ載置台１１１１の
上方に位置するが、他の部分はウエハ載置台１１１１か
ら外れて位置する場合があり、熱影響が不均一になる場
合がある。よって、図７に示すように、バンプ形成ヘッ
ド１９０の例えば上記超音波発生部に備わるホーン部に
対する熱影響が均一とならないような場所、例えば半導
体ウエハ２０１の周縁部では、基本ブロック２３１−
１、２３１−２のように１行２列にて基本ブロックを構
成し、一方、上記熱影響が比較的均一となる、例えば半
導体ウエハ２０１の中央部分では、基本ブロック２３０
−１、２３０−２のように１行４列にて構成することが
できる。
【００３１】又、図８に示すように、例えばＩＣ２２３
−１からバンプ形成を開始する場合、形成開始からの経
過時間の浅い間は、基本ブロック２３０を構成せず、経
過時間が長くなるに従い基本ブロック２３０を構成し、
例えば基本ブロック２３０−４では１行２列にて、基本
ブロック２３０−５では１行３列にて、というように、
ある一定数まで上記ＩＣ行列数を増やしても良い。
【００３２】又、図９に示すように、バンプ形成ヘッド
１９０のホーン部１９３及び上記撮像カメラ１５１の少
なくとも一方に、例えば熱電対にてなる温度センサ又は
歪センサ１９５を取り付け、該センサ１９５の出力情報
に基づいて制御装置１８０が基本ブロック２３０のＩＣ
行列数を決定するようにしてもよい。
【００３３】又、バンプが形成されるＩＣ２２３の半導
体ウエハ２０１上における位置によって基本ブロック２
３０のＩＣ行列数を決定するようにしてもよいし、又、
強制的に上記ＩＣ行列数を決定若しくは変更するように
してもよい。
【００３４】又、制御装置１８０内における基本ブロッ
ク２３０の設定は、本実施形態では以下のように実行さ
れる。即ち、従来と同様に、半導体ウエハ２０１に形成
されている全てのＩＣ２２３のそれぞれについて、各Ｉ
Ｃ２２３の配置位置を示すため各ＩＣ２２３に２個ずつ
存在する位置認識用マーク２２４の位置情報、各ＩＣ２
２３に存在する各電極２２５の位置情報、一つのＩＣ２
２３に存在する電極２２５へのバンプの形成順情報等が
記述されたバンプ形成用プログラムが制御装置１８０の
上記記憶部１８１に格納されている。よって制御装置１
８０は、上記バンプ形成用プログラムを利用して、上述
のように決定した上記ＩＣ行列数にてなる領域を基本ブ
ロック２３０とみなして、バンプ形成動作を実行してい
く。このように、基本ブロック２３０を一単位として、
基本ブロックの位置情報や、該基本ブロック内の電極の
位置情報等を表す、新たなプログラムを作成するのでは
なく、既存の上記バンプ形成用プログラムを利用するこ
とから、基本ブロック２３０の上記ＩＣ行列数が変化し
てもプログラムを修正又は作成し直す必要はなく、自由
度が高く対応が容易である。
【００３５】上述のように制御装置１８０が基本ブロッ
ク２３０を設定した後、ステップ２では、バンプ形成を
行なうＩＣ２２３を含む基本ブロック２３０の位置認識
が行なわれる。即ち、上述のように、該基本ブロック２
３０を構成する各ＩＣ２２３には、それぞれ上記位置認
識用マーク２２４が２つずつ存在する。よって、本実施
形態では、当該基本ブロック２３０の両端に位置するＩ
Ｃ２２３における位置認識用マーク２２４の内、当該基
本ブロック２３０の対角位置に対応する２つの位置認識
用マーク２２４について、その内のまず一つについて上
記認識装置１５０の撮像カメラ１５１にて撮像する。例
えば図５に示す基本ブロック２３０の場合、上記対角位
置に対応する２つの位置認識用マーク２２４−１、２２
４−２の内、例えば第１位置認識用マーク２２４−１の
撮像が行なわれる。
【００３６】次のステップ３では、上記ウエハ載置台１
１１１上に半導体ウエハ２０１を載置したときに、ＩＣ
２２３の位置補正用情報の取得、及びＩＣ２２３の傾き
の補正が既に行なわれたか否かが判断される。該ステッ
プ３にて判断される、上記ＩＣ２２３の位置補正用情報
の取得、及びＩＣ２２３の傾きの補正動作については、
追って詳しく説明するが、既にＩＣ２２３の、特に傾き
の補正が既に行なわれているときには、次のステップ４
の動作を省略することができる。これにより、さらに認
識動作回数を減らし、上記生産性の向上を図ることがで
きる。一方、上記傾きの補正が未だ行なわれていないと
きには、次のステップ４へ移行する。
【００３７】ステップ４では、上記２つの位置認識用マ
ーク２２４−１、２２４−２の内、残りの第２位置認識
用マーク２２４−２の撮像が、認識装置１５０の撮像カ
メラ１５１にて行なわれる。これにより、２つの位置認
識用マーク２２４−１、２２４−２の位置情報に基づ
き、制御装置１８０は、公知の演算方法に基づいて、該
基本ブロック２３０の位置及び傾きを求める。尚、本実
施形態では、ステップ２及びステップ４において、基本
ブロック２３０の両端に位置する位置認識用マーク２２
４−１、２２４−２を使用した。上記対角位置に存在す
る位置認識用マーク２２４を使用することは、基本ブロ
ック２３０の特に傾き情報を得る点で好ましいが、使用
する位置認識用マーク２２４は、基本ブロック２３０の
両端に位置する位置認識用マーク２２４−１、２２４−
２に限定するものではない。
【００３８】次のステップ５では、上記ステップ２、又
は上記ステップ２及びステップ４にて得た、基本ブロッ
ク２３０の上記傾き情報に基づいて、制御装置１８０
は、ボンディング用加熱装置１１０の上記旋回装置１１
２の動作制御を行ない、ＩＣ２２３が基準線、例えば上
記Ｘ方向又はＹ方向に沿うように、ウエハ載置台１１１
１を旋回させる。このとき、上述のように本実施形態で
は、上記ウエハ旋回部材１１１及び旋回装置１１２を備
えた構成を採ったことから、上記ウエハ載置台１１１１
を任意の角度にて旋回可能である。又、基本ブロック２
３０の上記位置情報に基づいて、制御装置１８０は、バ
ンプ形成時にバンプ形成ヘッド１９０のＸ，Ｙテーブル
１９２の移動量を制御する。
【００３９】次のステップ６では、ウエハ載置台１１１
１上に載置され吸着され、さらに上記ボンディング温度
に加熱されている半導体ウエハ２０１に対して、制御装
置１８０は、上記バンプ形成用プログラムに基づいてバ
ンプ形成ヘッド１９０の動作制御を行ない、当該基本ブ
ロック２３０に含まれるＩＣ２２３の各電極２２５上
に、図１０に示すようにバンプ２２６を形成していく。
バンプ形成動作では、一つの基本ブロック２３０に含ま
れる全てのＩＣ２２３に対しては、ＩＣ２２３の位置認
識を行なうことなく、連続してバンプを形成して行く。
このように、本実施形態では、各ＩＣ２２３における位
置認識動作を行なわないことから、従来に比べて位置認
識動作回数を低減でき、上記生産性を向上することがで
きる。尚、バンプ２２６の形成開始後、バンプ形成を実
行しながらステップ７も併せて実行される。
【００４０】上記ステップ７では、バンプ形成を行なっ
ている当該基本ブロック２３０に含まれるＩＣ２２３に
付されたバッドマークの検出を行なうか否かを判断す
る。尚、上記バッドマークは、電極２２５上にバンプを
形成する前の、例えば配線パターン認識工程後の検査に
て設けられ、ＩＣとして機能しない不良のＩＣを表すマ
ークであり、図６に符号２２７にて示すようにＩＣ２２
３のほぼ中央部分に付されたり、図１１に示すようにＩ
Ｃ２２３の２点の内、１点の上記位置認識用マーク２２
４に重ねて付されたり、その形成位置はＩＣ２２３内の
任意である。尚、位置認識用マーク２２４に重ねてバッ
ドマーク２２７が形成されたときには、バッドマーク２
２７の付された位置認識用マーク２２４の認識は不可能
となる。よって、これを利用して、位置認識用マーク２
２４の認識ができなかったときには、該ＩＣ２２３又は
基本ブロック２３０は不良ＩＣ又は不良ブロックである
と判断することもできる。又、基本ブロック２３０の上
記位置認識用マーク２２４にバッドマーク２２７が検出
されなかった場合でも当該基本ブロック２３０内のその
他ＩＣ２２３にバッドマーク２２７が存在する場合もあ
るので、上記その他のＩＣ２２３についてもバッドマー
ク２２７の検出を行なうようにするのが好ましい。上記
バッドマークの有無の検出は、本実施形態では、上記撮
像カメラ１５１にてＩＣ２２３を撮像することで行な
う。
【００４１】又、基本ブロック２３０において認識すべ
き２点の位置認識用マーク２２４−１、２２４−２の内
の１点に上記バッドマーク２２７が付されており、かつ
該バッドマーク２２７を検出したときには、該基本ブロ
ック２３０にはバンプ形成を実行せず、次の基本ブロッ
ク２３０の位置認識を行なうようにすることもできる。
しかしながら、バッドマーク２２７が検出された基本ブ
ロック２３０を構成するＩＣ２２３の中には良品ＩＣが
存在する場合もある。よって、良品ＩＣを無駄にしない
観点から、図１３に示すステップ８１１〜８１３に示す
ように、基本ブロック２３０の位置認識を行なうために
撮像した位置認識用マーク２２４−１、２２４−２の内
の１点に上記バッドマーク２２７が付されていたときに
は、当該基本ブロック２３０に含まれるそれぞれのＩＣ
２２３についてバッドマーク２２７が付されているか否
かを判断するように動作するのが好ましい。
【００４２】又、例えば基本ブロック２３０が例えば１
行６列の６個のＩＣ２２３から構成されているとし、基
本ブロック２３０の位置認識にてバッドマーク２２７を
検出したとき、上述のように直ちに当該基本ブロック内
のＩＣ２２３毎にバッドマーク２２７の有無を判断する
のではなく、図１３のステップ８１４に示すように、当
該基本ブロック２３０を、より細かな基本ブロックに分
割して、該分割基本ブロック毎にバッドマーク２２７の
有無を認識するようにしてもよい。そして、上記分割基
本ブロックにてバッドマーク２２７を検出したときに
は、次の分割基本ブロック又は基本ブロックについてバ
ッドマーク２２７の有無を認識する。尚、ステップ８１
４の動作は、基本ブロック２３０について２点の位置認
識用マーク２２４を認識するときに有効である。又、バ
ッドマーク２２７が検出されたＩＣ２２３を基本ブロッ
ク２３０から外して当該バッドマーク２２７が検出され
たＩＣ２２３にはバンプ形成を行なわず、次のＩＣ２２
３から基本ブロック２３０の位置認識を行なってもよ
い。尚、以下のバッドマーク検出動作説明では、基本ブ
ロック２３０内の全てのＩＣ２２３についてバッドマー
ク２２７の有無を判断する場合を例に採っている。
【００４３】上記バッドマーク検出を行なうときには、
次のステップ８へ移行して、上記バッドマークの検出を
行ない、制御装置１８０にてバッドマーク有りと判断さ
れたＩＣ２２３に対しては制御装置１８０はバンプ形成
を中止させ、次のＩＣ２２３に対するバッドマークの検
出へ移行する。このように動作することにより、バンプ
を形成しても無駄なＩＣ２２３に対するバンプ形成に要
する時間を削減でき、上記生産性を向上させることがで
きる。一方、上記バッドマーク検出を行なわないときに
は、基本ブロック２３０に含まれる全てのＩＣ２２３に
バンプを形成しながらステップ９へ移行する。
【００４４】又、上記ステップ３にて判断される、半導
体ウエハ２０１の傾き補正が既に行なわれており、かつ
バッドマーク２２７を一つの位置認識用マーク２２４に
重ねて形成した場合には、ステップ８にて、図１２を参
照して以下に説明するような動作を実行してもよい。
尚、バッドマーク２２７を一つの位置認識用マーク２２
４に重ねて形成することで、該位置認識用マーク２２４
の認識が行なえず、ＩＣ２２３又は基本ブロック２３０
の位置認識が不可能となる。そこで、各ＩＣ２２３に
は、位置認識用マーク２２４の他に、図１１に示すよう
にＩＣ２２３上の回路パターンにおける任意の部分点
を、位置認識用マーク２２４の代用となる位置補正用マ
ーク２２８として設定する必要がある。尚、図１１で
は、便宜状、位置補正用マーク２２８を三角形状にて図
示している。このようにＩＣ２２３に別途、位置補正用
マーク２２８を形成してもよいが、上述のようにＩＣ２
２３の回路パターン内の任意部分を位置補正用マーク２
２８としてプログラムに登録する方が簡便であり好まし
い。
【００４５】ステップ８の詳しい動作を示している図１
２において、ステップ８０１では、制御装置１８０は、
認識装置１５０の動作制御を行ない上述したように、上
記基本ブロック２３０に含まれるＩＣ２２３における一
つの位置認識用マーク２２４の認識を行なう。該位置認
識用マーク２２４の認識が行なえたとき、つまり当該Ｉ
Ｃ２２３にはバッドマークが付されていないときには、
ステップ８０２へ移行して、制御装置１８０は、バンプ
形成ヘッド１９０の動作制御を行ない当該ＩＣ２２３の
電極２２５にバンプ２２６を形成する。一方、ステップ
８０１にて上記位置認識用マーク２２４の認識ができな
いとき、つまり当該ＩＣ２２３にはバッドマークが付さ
れているときには、ステップ８０３へ移行して、制御装
置１８０は、位置認識用マーク２２４の認識ができない
回数がｎ回以下かを判断する。つまり不良ＩＣが連続し
て何個検出されているかが判断される。
【００４６】尚、不良ＩＣが多数個検出された後にたと
え良品ＩＣが検出されたとしても、該良品ＩＣの位置を
決定することができなかったり、該良品ＩＣの電極にバ
ンプを形成したとしても、電極とバンプとの位置ずれ量
が許容範囲を超えたりする場合がある。よって上記ｎ回
は、少なくとも、ＩＣ２２３の電極２２５とバンプ２２
６との位置ずれ量が許容範囲に収まるような、ＩＣ２２
３の数であり、予め制御装置１８０に設定しておく。
【００４７】ステップ８０３にて、位置認識用マーク２
２４の認識ができない回数がｎ回以下であるときには、
ステップ９へ移行する。一方、上記ｎ回を超えるときに
は、上述のようにＩＣ２２３の電極２２５とバンプ２２
６との上記位置ずれ量が許容範囲を超える可能性が高
い。よって、ステップ８０４にてエラーに付き動作停止
するか否かを判断し、停止させるときには、ステップ８
０６にて動作停止する。一方、動作停止させないときに
は、ステップ８０５へ移行し、位置補正を行なうべく、
制御装置１８０は、認識装置１５０の動作制御を行な
い、上記位置補正用マーク２２８を認識して現在位置の
確認を行なう。そしてステップ９へ移行する。
【００４８】本実施形態では、上記ステップ８及びステ
ップ８０１〜８０６、８１１〜８１４にて、実際にバッ
ドマーク２２７の有無を検出したが、例えば既に処理し
た半導体ウエハにおける不良ＩＣの位置データに基づい
てバンプ形成動作を行なっても良い。この場合、すべて
の半導体ウエハ２０１について不良ＩＣの位置データが
同じであることはまず無いので、ある一定の枚数毎に、
バッドマーク２２７の位置を再検出しバッドマーク２２
７の位置情報を更新するのが好ましい。ここで、上記一
定の枚数は、半導体ウエハ２０１の製造メーカや、半導
体ウエハの製造ロット等において適宜設定することがで
きる。又、ステップ８１１にてバッドマーク２２７を検
出しない場合であっても、ステップ８１５を設けて、基
本ブロック２３０内の各ＩＣ２２３毎にバッドマーク２
２７の検出を行なうか否かを判断し、該検出を行なわな
いときにはステップ９へ移行し、行なう場合には上記ス
テップ８１３へ移行するようにしてもよい。
【００４９】次のステップ９では、バンプ形成を行なっ
ている基本ブロック２３０に含まれる全てのＩＣ２２３
にバンプが形成済か否かが判断され、未形成のＩＣ２２
３が存在する場合には再びステップ６へ戻る。一方、当
該基本ブロック２３０内の全てのＩＣ２２３にバンプ２
２６が形成されているときには、ステップ１０へ移行す
る。尚、基本ブロック２３０に含まれる全ＩＣ２２３へ
のバンプ形成順序の一例を図６に示す。図６では、２行
２列のＩＣ２３３にて基本ブロック２３０を構成してお
り、矢印２４１〜２４４にて示す順序にて各電極２２５
へバンプ２２６が形成されていく。このように、バンプ
形成順序は、一つのＩＣ内でのバンプ形成状態をほぼ均
一にするため、基本ブロック２３０に含まれる各ＩＣ２
２３毎にバンプ形成が終了していくような順序とするの
が好ましい。
【００５０】ステップ１０では、半導体ウエハ２０１に
おいて全てのＩＣ２２３にバンプ２２６を形成したか否
かが判断される。尚、上記全てのＩＣ２２３とは、上述
のように不良ＩＣへバンプ形成を行なわない場合には、
良品ＩＣの全てである。上記全てのＩＣ２２３にバンプ
形成されたときには、当該半導体ウエハ２０１に対する
バンプ形成処理を終了する。一方、バンプ未形成のＩＣ
２２３が存在する場合には、次のステップ１１に移行す
る。
【００５１】上記ステップ１０までの動作において、一
つの基本ブロック２３０に対してバンプ形成に関する処
理が終了した。次のステップ１１では、半導体ウエハ２
０１内のＩＣ２２３について、さらに基本ブロック２３
０の作成可能か否かが判断される。即ち、図１４に示す
ように、半導体ウエハ２０１内のある行には、例えば１
５個のＩＣ２２３が配列されているとすると、該行で
は、例えば１行４列にてなる基本ブロック２３０が３ブ
ロック作成でき、３個のＩＣ２２３が残ることになる。
よって残りの上記３個のＩＣ２３３では、１行４列にて
なる基本ブロック２３０は構成できない。このように、
設定したＩＣ行列数にて常に基本ブロック２３０が構成
できるわけではない。したがってステップ１１におい
て、設定したＩＣ行列数にて基本ブロック２３０を作成
可能な場合には、再び上記ステップ１へ戻り、構成した
基本ブロック２３０にて上述のようにバンプ形成に関す
る処理を実行する。一方、設定したＩＣ行列数に満たな
い数にてＩＣ２２３が存在し、基本ブロック２３０を作
成できない場合には、次のステップ１２へ移行する。
尚、半導体ウエハ２０１について、形成されているＩＣ
２２３の内、バンプ２２６を形成可能な範囲を表すボン
ディング範囲がＩＣ２２３の周縁部に沿って設定され
る。よって、上記ＩＣ行列数に満たない数とは、上記ボ
ンディング範囲に含まれるＩＣ２２３を対象にして求ま
る数である。
【００５２】ステップ１２において、制御装置１８０
は、設定したＩＣ行列数に満たない数のＩＣ２２３につ
いて、さらにブロック化してバンプ形成に関する処理を
実行するか、１個のＩＣ２２３毎にバンプ形成に関する
処理を実行するか、又はそれらの組合せにてバンプ形成
に関する処理を実行するかを決定する。上述の例を参照
して具体的に説明すると、残余のＩＣ２２３に対して、
図１５に示すように残った全てのＩＣ２２３にて、この
例では上記３個のＩＣ２２３にて一つの残余用ブロック
２３５１を作成して当該残余用ブロック２３５１に対し
てバンプ形成に関する処理を実行する、又は、図１６に
示すように２個のＩＣ２２３にて一つの残余用ブロック
２３５２を作成して当該残余用ブロック２３５２に対し
てバンプ形成に関する処理を実行する、又は、残余のＩ
Ｃ２２３の個々に対してバンプ形成に関する処理を実行
する。
【００５３】残余のＩＣ２２３に対して、上記残余用ブ
ロック２３５を構成するか、又は１個ずつのＩＣ２２３
にて処理を実行するかは、予め制御装置１８０に設定し
ておく。しかしながら、上記残余用ブロック２３５を構
成する場合、残余のＩＣ２２３に対して残余用ブロック
２３５を構成するＩＣ２３３の行列数については、制御
装置１８０にて自動的に決定してもよいし、予め設定し
ておいても良い。
【００５４】次のステップ１３では、ステップ１２にて
構成した残余用ブロック２３５若しくは残余の各ＩＣ２
２３に対して、又は残余用ブロック２３５及び残余の各
ＩＣ２２３に対して、上述したステップ２〜ステップ９
の動作に相当する、バンプ形成に関する処理が実行され
る。次のステップ１４では、半導体ウエハ２０１内の全
てのＩＣ２２３に対してバンプ２２６が形成済か否かが
判断され、未形成のＩＣ２２３が存在するときには再び
上記ステップ１２に戻る。一方、全てのＩＣ２２３にバ
ンプ２２６が形成済のときには、当該半導体ウエハ２０
１に対するバンプ形成動作を終了する。そして、バンプ
２２６が形成された半導体ウエハ２０１はバンプ形成後
ウエハ２０２として、上記移載装置１４０及び上記搬送
装置１３０にて上記第２収納容器へ搬送、収納される。
【００５５】次に、上述したステップ３にて実行済か否
かが判断される、半導体ウエハ２０１に形成されている
ＩＣ２２３の位置補正用情報の取得、及びＩＣ２２３の
傾きの補正動作（以下、「ウエハ上マーク認識動作」と
記す）について、図３等を参照して以下に説明する。
尚、該ウエハ上マーク認識動作も、制御装置１８０によ
って動作制御される。上述の、ブロック化を行なってバ
ンプボンディング動作を実行する前工程において、上記
ウエハ載置台１１１１上に半導体ウエハ２０１を載置し
たときに、上記ウエハ上マーク認識動作を実行すること
で、上記ステップ２及びステップ４にて実行している位
置認識用マーク２２４−１、２２４−２の２点の認識動
作をいずれか１点の認識動作に削減することができ、さ
らに生産性を向上させることができる。
【００５６】より詳しく説明する。半導体ウエハ２０１
上のＩＣ形成パターンの半導体ウエハ２０１の外形に対
する位置や、上記Ｘ、Ｙ方向に相当する上記基準線に対
して上記ＩＣ形成パターンを形成するＩＣ２２３の行及
び列方向への配列の傾き、つまりＩＣの傾きは、半導体
ウエハ２０１の同一の生産ロット内では均一であるが、
生産ロットが異なると、実際には両生産ロット間では位
置ずれや、傾きずれが存在する。よって、全ての生産ロ
ットの半導体ウエハ２０１に対しても常に同じ場所から
バンプ形成を行なうと、上記電極２２５に対してバンプ
２２６が位置ずれを起こす場合がある。そこで、上記ウ
エハ載置台１１１１上に半導体ウエハ２０１を載置した
ときに、当該半導体ウエハ２０１の外形に対するＩＣ形
成パターンの位置や、上記基準線に対するＩＣの傾きを
確認することで、上記電極２２５に対するバンプ２２６
の位置ずれを無くすことができる。
【００５７】特に、本実施形態のバンプ形成装置１０１
では、上述したように、上記バンプボンディング用加熱
装置１１０に備わる上記ウエハ旋回部材１１１及び上記
旋回装置１１２を用いて、上記駆動源１１２１、上記回
転力伝達機構１１２３、上記歯車１１２２、上記ターン
テーブル１１１２の歯１１１２７、及び上記ウエハ載置
台１１１１を介して半導体ウエハ２０１は旋回され、そ
の旋回角度は、上記制御装置１８０にて制御されるの
で、半導体ウエハ２０１は任意の角度にて旋回可能であ
る。よって、上記ウエハ上マーク認識動作にて得られ
た、上記ＩＣの傾き角度に基づいて、半導体ウエハ２０
１を載置した上記ウエハ載置台１１１１を高精度でかつ
容易に旋回させることができる。したがって、上記ＩＣ
の傾き角度の補正を、高精度でかつ容易に行なうことが
できる。そして、上記ＩＣの傾き角度の補正を予め実行
しておくことで、バンプ形成動作時に、上記位置認識用
マーク２２４−１、２２４−２の２点の認識動作を行っ
てＩＣの傾き角度を求める必要がなくなるので、位置認
識用マーク２２４−１、２２４−２のいずれか１点の認
識動作にて上記ＩＣ形成パターンの位置情報のみを求め
ればよい。よって認識動作の実行回数をさらに削減する
ことができ、生産性を向上させることができる。
【００５８】上記ウエハ上マーク認識動作について具体
的に説明する。図３に示すステップ３１では、上記ウエ
ハ載置台１１１１上に載置された半導体ウエハ２０１上
の特徴点の内の第１点が、上記認識装置１５０の撮像カ
メラ１５１にて認識されたか否かを判断する。即ち、上
記ウエハ上マーク認識動作を実行するため、半導体ウエ
ハ２０１上の任意の、検出用マークに相当する、認識用
検出点を２点、上記撮像カメラ１５１にて認識する必要
がある。２点の上記認識用検出点の内の１点である第１
認識用検出点は、予め制御装置１８０に設定しておく。
本実施形態では、図１７に示すように、ステッパにて半
導体ウエハ２０１にＩＣ２２３を形成したとき、半導体
ウエハ２０１の周縁部に形成されるＩＣ形成パターンの
輪郭２２３１におけるコーナー部を予め上記第１認識用
検出点２２３２に設定している。
【００５９】上記撮像カメラ１５１には、例えば上記第
１認識用検出点２２３２のような認識対象点を中心とし
て、図１７に示すように視野１５１１が存在する。そし
て上記認識装置１５０は、上記視野１５１１内における
粗認識用セル１５１２、さらに上記粗認識用セル１５１
２内の細認識用セル１５１３内に上記認識対象点が含ま
れることで、該認識対象点の座標位置を得ることができ
る。上記ウエハ上マーク認識動作を開始する際、上記第
１認識用検出点２２３２の座標データに基づき撮像カメ
ラ１５１は位置決めされるが、上記ウエハ載置台１１１
１上への半導体ウエハ２０１の載置ずれ等により、該半
導体ウエハ２０１を最初に上記撮像カメラ１５１が撮像
したとき、必ずしも上記視野１５１１内に第１認識用検
出点２２３２が含まれるとは限らない。そこで、上記ス
テップ３１にて、認識装置１５０にて上記第１認識用検
出点２２３２が認識できたか否かを判断する。認識でき
たときには、次のステップ３４へ移行し、一方、認識で
きないときにはステップ３２へ移行する。尚、撮像カメ
ラ１５１が位置決めされた視野１５１１の中心位置か
ら、上記Ｘ方向に最大範囲±Ｘ、及び上記Ｙ方向に最大
範囲±Ｙの座標位置を有する４点にて形成される、最大
ずれエリア１５１４の外側に真の認識対象点、つまり上
記第１認識用検出点２２３２が存在するときには、第１
認識用検出点２２３２の認識は不可能であることから、
上記視野１５１１をずらす必要がある。
【００６０】ステップ３２では、図１８若しくは図１９
に示す上記第１認識用検出点２２３２のサーチ動作（ス
テップ３２１〜３２２、及びステップ３２３〜３２
４）、又は図２０に示す、上記第１認識用検出点２２３
２のサーチ動作及び第２認識用検出点の認識を容易にす
るための動作（ステップ３２５〜３２８）、の３つの動
作のいずれかが実行される。これらの各動作について以
下に説明する。図１８に示す、第１認識用検出点２２３
２のサーチ動作では、ステップ３２１にて、上記バンプ
形成用プログラムに予め登録されている第１認識用検出
点２２３２の座標に対して、図２１に示すように、上記
最大ずれエリア１５１４を形成する４角の内の１点の位
置を示す座標である（−Ｘ、−Ｙ）をサーチ開始位置１
５１５として撮像カメラ１５１は認識動作を開始する。
尚、上述のように、半導体ウエハ２０１の載置ずれ等に
より、図２１に示すように、予め登録されている第１認
識用検出点２２３２の位置は、通常、上記視野１５１１
の中心位置に一致しない。又、本実施形態では、上記座
標（−Ｘ、−Ｙ）をサーチ開始位置１５１５としたが、
これに限定されるものではなく、上記最大ずれエリア１
５１４を形成する上記４角の内の他の３点とすることも
できる。
【００６１】次のステップ３２２では、上記サーチ開始
位置１５１５から上記最大ずれエリア１５１４内を、例
えば上記Ｘ方向に沿って所定距離進み、次に上記Ｙ方向
に所定距離進み、次に反Ｘ方向に沿って所定距離進み、
再び上記Ｙ方向に所定距離進み、次に再びＸ方向に沿っ
て所定距離進み、というように、上記Ｘ及びＹ方向に沿
いかつジグザグなサーチ方向１５１６に沿って撮像カメ
ラ１５１を移動距離１５１７ずつ移動させながら、上記
第１認識用検出点２２３２のサーチを行なう。上記移動
距離１５１７は、図２２に示すように、本実施形態では
視野１５１１のＸ又はＹ方向における長さの１／３に相
当する距離としている。上記ジグザグに撮像カメラ１５
１を移動させる方法は、サーチしている動作及びそのエ
リアを確認し易く、最大ずれエリア１５１４を設定し易
い。
【００６２】上記ステップ３２１、３２２のサーチ動作
では、上記第１認識用検出点２２３２のサーチ開始位置
１５１５を上記最大ずれエリア１５１４を形成する４点
の内の１点における位置座標である（−Ｘ、−Ｙ）に設
定したが、図１９に示す、上記第１認識用検出点２２３
２のサーチ動作では、ステップ３２３にて、サーチ開始
位置１５１９を視野１５１１の中心の座標に設定し、上
記最大ずれエリア１５１４内をサーチする。
【００６３】次のステップ３２４では、図２３に示すよ
うに、上記サーチ開始位置１５１９から上記最大ずれエ
リア１５１４内をほぼ渦巻き状にサーチ方向１５１８に
沿って撮像カメラ１５１を上記移動距離１５１７ずつ移
動させながら、上記第１認識用検出点２２３２のサーチ
を行なう。移動距離１５１７は、ステップ３２４でもス
テップ３２２と同様に、視野１５１１のＸ又はＹ方向に
おける長さの１／３に相当する距離としている。上記ほ
ぼ渦巻き状に撮像カメラ１５１を移動させる方法は、上
記第１認識用検出点２２３２が視野１５１１の中心付近
に存在する可能性が高いときには、上述のジグザグに移
動させる方法に比べて、早期に第１認識用検出点２２３
２を検出することができる。又、視野１５１１内で第１
認識用検出点２２３２の存在可能性が高い領域が予め判
っているようなときには、その可能性の高い領域内のあ
る場所を起点として、上記渦巻き状に撮像カメラ１５１
を移動させることで、早期に第１認識用検出点２２３２
を検出することができる。又、上述したジグザグな移動
方法と、渦巻き状の移動方法とを組み合わせた移動方法
を採ることもできる。
【００６４】次にステップ３２５〜３２８のサーチ動作
について説明する。該ステップ３２５〜３２８のサーチ
動作では、ステップ３２５において、上述のステップ３
２１〜３２２、及びステップ３２３〜３２４のサーチ動
作に基づき上記第１認識用検出点２２３２が認識された
ものとする。次のステップ３２６では、検出用マークの
一例に相当する、傾き補正用検出点が上記視野１５１１
内にあるか否かを判断する。ここで、上記傾き補正用検
出点とは、上記第１認識用検出点２２３２を中心とした
ときの上記視野１５１１内に存在する半導体ウエハ２０
１上の任意の特徴点であって、上記バンプ形成用プログ
ラムに予め登録された箇所である。例えば、図２４に示
すように、ＩＣ形成パターンの上記輪郭２２３１におけ
るコーナー部であって上記第１認識用検出点２２３２と
は異なるコーナー部を傾き補正用検出点２２３３に設定
することができる。さらに又、傾き補正用検出点２２３
３は、上記視野１５１１内に存在するＩＣ２２３内の任
意の形状部分としてもよいし、上記ＩＣ２２３内に別
途、傾き補正用検出点用マークを形成してもよい。さら
に又、上記視野１５１１内であって、上記輪郭２２３１
の外側でアルミニウム膜が形成されている領域に、傾き
補正用検出点用マークを形成してもよい。
【００６５】上記ステップ３２６において、上記傾き補
正用検出点２２３３が上記視野１５１１内にあると判断
された場合には、撮像カメラ１５１を移動させることな
く、次のステップ３２７にて上記傾き補正用検出点２２
３３を検出する。一方、図２４に示すように、上記傾き
補正用検出点２２３３が上記視野１５１１内に存在しな
い場合には、ステップ３２８に移行する。上記第１認識
用検出点２２３２の座標位置は予め判っているので、該
ステップ３２８では、図２５に示すように、上記第１認
識用検出点２２３２が上記視野１５１１の中心に位置す
るように撮像カメラ１５１を移動させる。上述のように
第１認識用検出点２２３２を中心としたときの上記視野
１５１１内に傾き補正用検出点２２３３は存在するよう
に設定しているので、撮像カメラ１５１の上記移動によ
って視野１５１１内に傾き補正用検出点２２３３を捕ら
えることができる。尚、撮像カメラ１５１の移動方法
は、上述の、第１認識用検出点２２３２を視野１５１１
の中心に位置させる方法の他に、第１認識用検出点２２
３２が視野１５１１の４つの角部に順次位置するよう
に、撮像カメラ１５１つまり視野１５１１を順次移動さ
せ、上記傾き補正用検出点２２３３を捕らえるようにし
てもよい。そして、上記ステップ３２７へ移行し、上記
傾き補正用検出点２２３３を検出する。
【００６６】このように、上記第１認識用検出点２２３
２を中心とした上記視野１５１１内に予め上記傾き補正
用検出点２２３３を設定しておくことで、上記第１認識
用検出点２２３２を認識するとともに傾き補正用検出点
２２３３を認識することができる。よって、例えば上記
第１認識用検出点２２３２の座標情報に基づいて、半導
体ウエハ２０１に形成されているＩＣ２２３の位置ずれ
を検出することができ、かつ上記第１認識用検出点２２
３２及び上記傾き補正用検出点２２３３の座標情報に基
づいて当該半導体ウエハ２０１に形成されているＩＣ２
２３の大まかな傾き角度情報を得ることができる。これ
により、後述の第２認識用検出点の認識動作にて必要と
なるサーチに要する時間を短縮したり、あるいは削除し
たりすることもできる。尚、第１認識用検出点２２３２
からできるだけ離れた位置を検出して上記傾き角度を求
めた方が高い精度にて上記傾き角度を得られるので、本
実施形態では、後述のように第２認識用検出点の認識動
作を実行する。但し、上記第２認識用検出点の認識動作
を省略して、上記傾き補正用検出点２２３３を利用して
求めた傾き角度を使用することもできる。
【００６７】尚、上記傾き補正用検出点２２３３につい
て、上述のように本実施形態では上記輪郭２２３１にお
けるコーナー部を傾き補正用検出点２２３３とした。よ
って、上記の例では傾き補正用検出点２２３３の形状
は、直交する２直線にて形成されるが、その形状は、直
交する２直線の形状に限定されるものではなく、例えば
円形、三角形、四角形、十字形等の任意の形状を選択す
ることができる。しかしながら、上記円形以外の形状の
場合、認識装置１５０が半導体ウエハ２０１の傾きのず
れを判定不可能となる、正規の配置位置に対して例えば
±５度を超えて上記半導体ウエハが配置されたときに
は、傾きずれを認識することが困難になる。よって、上
記±５度を超える傾きが予想される場合には、傾き補正
用検出点２２３３の形状は、円形が好ましく、例えば図
２６や図２７に示すような形態を採ることもできる。以
上の動作にてステップ３２が終了する。
【００６８】次のステップ３３では、上述のステップ３
２のサーチ動作により第１認識用検出点２２３２が検出
できたか否かを判断し、検出できたときには、次のステ
ップ３４へ移行する。一方、検出できなかったときには
エラー停止とし、バンプ形成処理動作を中止する。ステ
ップ３４では、上述のステップ３１と同様に、上記ウエ
ハ載置台１１１１上に載置された半導体ウエハ２０１上
の特徴点の内の第２点目である、検出用マークの一例に
相当する第２認識用検出点が、上記認識装置１５０の撮
像カメラ１５１にて認識されたか否かを判断する。図２
８に示すように、上記第２認識用検出点２２３４は、例
えば上記第１認識用検出点２２３２と同様に上記輪郭２
２３１におけるコーナー部を設定することができる。
【００６９】上述した、半導体ウエハ２０１の傾きが、
半導体ウエハ２０１の傾き値で上記±５度以内のときに
は、第１認識用検出点２２３２の検出及び上記傾き補正
用検出点２２３３の検出は、撮像カメラ１５１を上記Ｘ
及びＹ方向へ移動させることで実行可能である。そし
て、第１認識用検出点２２３２及び傾き補正用検出点２
２３３の位置情報から求めた上記大まかな傾き角度情報
を利用して、上記第２認識用検出点２２３４の存在する
場所へ向かって撮像カメラ１５１を移動させる。そし
て、上述したステップ３２と同様に動作することで、第
２認識用検出点２２３４を認識する。
【００７０】一方、半導体ウエハ２０１の傾きが上記±
５度を超えるときには、以下のようにして第２認識用検
出点２２３４の存在する場所へ撮像カメラ１５１を移動
させることができる。即ち、本実施形態では上述したよ
うに上記バンプボンディング用加熱装置１１０に上記ウ
エハ旋回部材１１１及び上記旋回装置１１２を有し任意
の角度にて半導体ウエハ２０１を旋回させることができ
ることから、半導体ウエハ２０１を載置している上記ウ
エハ載置台１１１１を旋回させながら撮像カメラ１５１
を移動させて、当該半導体ウエハ２０１のオリフラの両
端部分を検出した後、得られた上記両端部分の位置情報
の１／２にてウエハ載置台１１１１を旋回させることで
半導体ウエハ２０１を大まかに位置決めする。次に、上
記第１認識用検出点２２３２の認識を行なった後、上記
ステップ３２６〜３２８にて説明したように上記傾き補
正用検出点２２３３の検出を行なう。そしてこれらの位
置情報から求めた上記大まかな傾き角度情報を利用し
て、上記第２認識用検出点２２３４の存在する場所へ向
かって撮像カメラ１５１を移動させる。尚、上記オリフ
ラ検出による半導体ウエハ２０１の大まかな位置決め動
作は省略することもできる。
【００７１】次に、ステップ３５では、上述したステッ
プ３２と同様に動作することで、第２認識用検出点２２
３４を認識する。このように、上記ウエハ載置台１１１
１を旋回させながら撮像カメラ１５１を移動させる動作
を実行することで、撮像カメラ１５１の移動量を少なく
でき傾き補正用検出点２２３３の認識を高速化すること
ができる。
【００７２】次のステップ３６では、上述のステップ３
５のサーチ動作により第２認識用検出点２２３４が検出
できたか否かを判断し、検出できたときには、次のステ
ップ３７へ移行する。一方、検出できなかったときには
エラー停止とし、バンプ形成処理動作を中止する。ステ
ップ３７では、上記ステップ３２、３５にて求めた上記
第１認識用検出点２２３２及び第２認識用検出点２２３
４の座標情報に基づいて上記ウエハ載置台１１１１を旋
回角度を求める。次のステップ３８では、制御装置１８
０は、求めた旋回角度に従い上記ウエハ載置台１１１１
を旋回させる。これにて、半導体ウエハ２０１のＩＣ形
成パターンにおけるＩＣ２２３の配列方向である行及び
列方向と、上記Ｘ及びＹ方向とが一致することになる。
そして上述したステップ１へ移行する。
【００７３】以上説明したように、ステップ１を実行す
る前に、ＩＣ形成パターンの傾きずれを検出してその傾
き量を求め、そして該傾き量に従い予め半導体ウエハ２
０１を旋回させておくことで、上記Ｘ方向と上記行方向
２２１とが一致し、かつ上記Ｙ方向と上記列方向２２２
とが一致する。よって、バンプ形成時には、例えば上記
基本ブロック２３０の傾きは既に補正されていることに
なるので、上記基本ブロック２３０における２点の位置
認識用マーク２２４の内の１点のみを認識すればよいこ
とになる。したがって、認識動作の実行を削減でき、よ
り生産性を向上させることができる。
【００７４】以上詳述したように、本実施形態のバンプ
形成装置１０１及びバンプ形成方法によれば、従来に比
べて認識動作回数を削減することができるので、生産性
の向上を図ることができる。例えば半導体ウエハ上に３
１００個のＩＣが形成され、１個のＩＣに８つのバンプ
がある場合、従来、１ＩＣ当たり２点のマークを認識す
ると、バンプ形成に約８０分を要した。一方、上記ステ
ップ３１〜３８の動作を実行し、かつ上述のブロック単
位でのバンプ形成を行なうことで、約３８分にてバンプ
形成を終えることができる。このように、本実施形態の
バンプ形成装置１０１及びバンプ形成方法によれば、従
来に比べて約１．５〜３倍に生産性を上げることができ
る。よって、従来と同程度の生産性で良いならば、従来
に比べてバンプ形成装置の設置面積を約１／１．５〜１
／３に削減することもできる。
【００７５】
【発明の効果】以上詳述したように本発明の第１態様の
ＩＣ傾き補正方法、及び第２態様のＩＣ傾き補正装置に
よれば、認識装置、ウエハ旋回部材、旋回装置、及び制
御装置を備え、第１認識用検出点及び第２認識用検出点
を認識し、半導体ウエハ上の各ＩＣ毎に傾き補正を行な
う代わりに、上記認識結果に基づいて半導体ウエハを旋
回して該半導体ウエハ上の全てのＩＣの傾きを補正する
ようにした。したがって、上記ＩＣに対してバンプ形成
用の位置認識を行なうときには上記ＩＣの傾きを検出す
るための認識動作を省略することができ、従来に比べて
認識回数を削減でき、よって生産性を向上させることが
できる。
【００７６】最大ずれエリア内をジグザグに視野を移動
させて第１認識用検出点を検出する方法は、移動させる
範囲の設定、及び移動動作が容易である。又、最大エリ
ア内を渦巻き状に移動させる方法は、第１認識用検出点
が最大ずれエリアの中央部分に存在する確率が高いとき
には、第１認識用検出点を早期に検出することができ
る。
【００７７】視野の大きさと、第１認識用検出点の大き
さとの関係から、視野の移動量としては視野の１／３が
最も好ましい。
【００７８】又、撮像カメラの同一視野内に第１認識用
検出点と傾き補正用検出点とを設けることで、一つの認
識動作にて第１認識用検出点及び傾き補正用検出点の両
方を認識することができる。そして、上記第１認識用検
出点及び傾き補正用検出点に基づいて、半導体ウエハに
形成されているＩＣの大まかな傾き角度を得ることがで
きる。さらに、該大まかな傾き角度に基づいて上記撮像
カメラを移動させて第２認識用検出点を検出するように
したことから、何の手がかりも無く半導体ウエハ上に存
在する第２認識用検出点を探す場合に比べて、短時間に
て第２認識用検出点を検出することができる。よってさ
らに上記生産性を向上させることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態におけるバンプ形成方法の
動作を表すフローチャートである。
【図２】 本発明の実施形態におけるバンプ形成方法の
動作を表すフローチャートである。
【図３】 図１及び図２に示すバンプ形成動作の前に実
行可能な、半導体ウエハのＩＣの位置、及び傾きを検出
する動作を表すフローチャートである。
【図４】 図１及び図２に示すバンプ形成動作にて作成
される基本ブロックを説明するための図である。
【図５】 図４に示す一つの基本ブロックの拡大図であ
る。
【図６】 図４に示す基本ブロックの他の形態を示す図
であり、又、バッドマークの形態を示す図である。
【図７】 図４に示す基本ブロックについて、半導体ウ
エハ上へのバンプ形成位置に応じて基本ブロックを構成
するＩＣ数を変化させることを説明するための図であ
る。
【図８】 図４に示す基本ブロックについて基本ブロッ
クを構成するＩＣ数を変化させることを説明するための
図である。
【図９】 基本ブロックを構成するＩＣ数を変化させる
ために、半導体ウエハの上方における温度等を測定する
ためのセンサをホーン部や撮像カメラに取り付け状態を
示す図である。
【図１０】 電極上にバンプを形成した状態を示す図で
ある。
【図１１】 ＩＣに付された位置補正用マークを説明す
るための図である。
【図１２】 図１に示すバッドマーク検出動作の詳細な
動作を説明するためのフローチャートである。
【図１３】 図１に示すバッドマーク検出動作の詳細な
動作を説明するためのフローチャートである。
【図１４】 上記基本ブロック以外の残余ＩＣを説明す
るための図である。
【図１５】 図１４に示す残余ＩＣにて残余用ブロック
を構成した場合の図である。
【図１６】 図１４に示す残余ＩＣにて残余用ブロック
を構成した場合の図である。
【図１７】 図３に示すステップ３２にて実行されるサ
ーチ動作を説明するため、撮像カメラの視野や最大ずれ
エリア等を示す図である。
【図１８】 図３に示すステップ３２にて実行される一
つのサーチ動作を説明するためのフローチャートであ
る。
【図１９】 図３に示すステップ３２にて実行される他
のサーチ動作を説明するためのフローチャートである。
【図２０】 図３に示すステップ３２にて実行されるさ
らに別のサーチ動作を説明するためのフローチャートで
ある。
【図２１】 図１８に示すサーチ動作を説明するための
図である。
【図２２】 図１８に示すサーチ動作にて視野の移動量
を説明するための図である。
【図２３】 図１９に示すサーチ動作を説明するための
図である。
【図２４】 図２０に示すサーチ動作を説明するための
図である。
【図２５】 図２０に示すサーチ動作を説明するための
図である。
【図２６】 図２０に示すサーチ動作における傾き補正
用検出点の形状例を示す図である。
【図２７】 図２０に示すサーチ動作における傾き補正
用検出点の他の形状例を示す図である。
【図２８】 図１に示すステップ４の第２認識用検出点
の一例を示す図である。
【図２９】 図１に示すバンプ形成方法を実行するため
の本実施形態におけるバンプ形成装置の斜視図である。
【図３０】 図２９に示すボンディング用加熱装置の斜
視図である。
【符号の説明】
１０１…バンプ形成装置、１１１…ウエハ旋回部材、１
１２…旋回装置、１５０…認識装置、１５１…撮像カメ
ラ、１８０…制御装置、１９０…バンプ形成ヘッド、２
０１…半導体ウエハ、２２３…ＩＣ、２２４、２２４−
１，２２４−２…位置認識用マーク、２２５…電極、２
２６…バンプ、２３０…基本ブロック、２２３２…第１
認識用検出点、２２３３…傾き補正用検出点、２２３４
…第２認識用検出点。
フロントページの続き (72)発明者 坪井 保孝 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 前 貴晴 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 金山 真司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B057 AA03 DA07 DB02 DC08 DC33

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 互いに直交するＸ、Ｙ方向に沿って撮像
    カメラ（１５１）を移動させて、半導体ウエハ（２０
    １）上の第１認識用検出点（２２３２）及び第２認識用
    検出点（２２３４）を認識し、上記半導体ウエハ上の各
    ＩＣ毎に傾き補正を行なう代わりに、上記認識結果に基
    づいて上記半導体ウエハを旋回して上記半導体ウエハ上
    の全てのＩＣ（２２３）について上記Ｘ、Ｙ方向に対す
    る傾きを補正する、ことを特徴とする半導体ウエハ上の
    ＩＣ傾き補正方法。
  2. 【請求項２】 上記第１認識用検出点が上記Ｘ方向に最
    大範囲±Ｘ、上記Ｙ方向に最大範囲±Ｙにてなる最大ず
    れエリア（１５１４）内にて位置ずれするとき、上記第
    １認識用検出点の検出は、上記最大ずれエリアの４角の
    内の１箇所（１５１５）を起点にして、上記最大ずれエ
    リア内を上記Ｘ方向及びＹ方向にジグザグに上記撮像カ
    メラの視野（１５１１）を移動させて行なう、請求項１
    記載の半導体ウエハ上のＩＣ傾き補正方法。
  3. 【請求項３】 上記第１認識用検出点が上記Ｘ方向に最
    大範囲±Ｘ、上記Ｙ方向に最大範囲±Ｙにてなる最大ず
    れエリア（１５１４）内にて位置ずれするとき、上記第
    １認識用検出点の検出は、上記最大ずれエリア内の中央
    を起点にして、上記最大ずれエリア内を上記Ｘ方向及び
    Ｙ方向に渦巻き状に上記撮像カメラの視野（１５１１）
    を移動させて行なう、請求項１記載の半導体ウエハ上の
    ＩＣ傾き補正方法。
  4. 【請求項４】 上記撮像カメラの視野の移動量は、当該
    視野の上記Ｘ，Ｙの各方向における各長さの１／３であ
    る、請求項２又は３記載の半導体ウエハ上のＩＣ傾き補
    正方法。
  5. 【請求項５】 上記第１認識用検出点を認識するととも
    に、上記撮像カメラの視野内に上記第１認識用検出点と
    ともに含まれる傾き補正用検出点（２２３３）を認識し
    て、上記第１認識用検出点及び上記傾き補正用検出点に
    基づいて上記ＩＣの大まかな傾きを求め、該大まかな傾
    きに基づいて上記撮像カメラを移動させて上記第２認識
    用検出点を検出する、請求項１から４のいずれかに記載
    の半導体ウエハ上のＩＣ傾き補正方法。
  6. 【請求項６】 上記半導体ウエハの上方にて、互いに直
    交するＸ、Ｙ方向に沿って移動自在であり上記半導体ウ
    エハ上の第１認識用検出点（２２３２）及び第２認識用
    検出点（２２３４）を撮像する撮像カメラ（１５１）を
    有し、該撮像カメラの撮像情報に基づいて上記ＩＣの上
    記Ｘ、Ｙ方向に対する傾きを検出する認識装置（１５
    ０）と、 上記半導体ウエハを載置し、載置された上記半導体ウエ
    ハの周方向へ旋回されるウエハ旋回部材（１１１）と、 上記ウエハ旋回部材を上記周方向へ旋回させる旋回装置
    （１１２）と、 上記半導体ウエハ上の各ＩＣ毎に傾き補正を行なう代わ
    りに上記半導体ウエハ上の全てのＩＣの傾きを補正する
    ために、上記認識装置にて検出された上記ＩＣの傾き情
    報に基づいて上記旋回装置を動作制御して上記ウエハ旋
    回部材上に載置されている上記半導体ウエハを旋回させ
    る制御装置（１８０）と、を備えたことを特徴とする半
    導体ウエハ上のＩＣ傾き補正装置。
  7. 【請求項７】 上記第１認識用検出点が上記Ｘ方向に最
    大範囲±Ｘ、上記Ｙ方向に最大範囲±Ｙにてなる最大ず
    れエリア（１５１４）内にて位置ずれするとき、上記制
    御装置は、上記認識装置を動作制御し、上記最大ずれエ
    リアの４角の内の１箇所（１５１５）を起点にして、上
    記最大ずれエリア内を上記Ｘ方向及びＹ方向にジグザグ
    に上記撮像カメラの視野（１５１１）を移動させて上記
    第１認識用検出点の検出を行なわせる、請求項６記載の
    半導体ウエハ上のＩＣ傾き補正装置。
  8. 【請求項８】 上記第１認識用検出点が上記Ｘ方向に最
    大範囲±Ｘ、上記Ｙ方向に最大範囲±Ｙにてなる最大ず
    れエリア（１５１４）内にて位置ずれするとき、上記制
    御装置は、上記認識装置を動作制御し、上記最大ずれエ
    リアの中央を起点にして、上記最大ずれエリア内を上記
    Ｘ方向及びＹ方向に渦巻き状に上記撮像カメラの視野
    （１５１１）を移動させて上記第１認識用検出点の検出
    を行なわせる、請求項６記載の半導体ウエハ上のＩＣ傾
    き補正装置。
  9. 【請求項９】 上記制御装置は、上記撮像カメラの視野
    の移動量を、当該視野の上記Ｘ，Ｙの各方向における各
    長さの１／３とする、請求項７又は８記載の半導体ウエ
    ハ上のＩＣ傾き補正装置。
  10. 【請求項１０】 上記制御装置は、上記認識装置を動作
    制御して、上記第１認識用検出点を認識させるととも
    に、上記撮像カメラの視野内に上記第１認識用検出点と
    ともに含まれる傾き補正用検出点（２２３３）を認識さ
    せて、上記第１認識用検出点及び上記傾き補正用検出点
    に基づいて上記ＩＣの大まかな傾きを求め、該大まかな
    傾きに基づいて上記撮像カメラを移動させて上記第２認
    識用検出点を検出させる、請求項６から９のいずれかに
    記載の半導体ウエハ上のＩＣ傾き補正装置。
JP2000354471A 2000-11-21 2000-11-21 半導体ウエハ上のｉｃ傾き補正方法、及びｉｃ傾き補正装置 Pending JP2002157582A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000354471A JP2002157582A (ja) 2000-11-21 2000-11-21 半導体ウエハ上のｉｃ傾き補正方法、及びｉｃ傾き補正装置
US09/988,704 US7031509B2 (en) 2000-11-21 2001-11-20 Method and apparatus for correcting inclination of IC on semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000354471A JP2002157582A (ja) 2000-11-21 2000-11-21 半導体ウエハ上のｉｃ傾き補正方法、及びｉｃ傾き補正装置

Publications (1)

Publication Number Publication Date
JP2002157582A true JP2002157582A (ja) 2002-05-31

Family

ID=18827052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000354471A Pending JP2002157582A (ja) 2000-11-21 2000-11-21 半導体ウエハ上のｉｃ傾き補正方法、及びｉｃ傾き補正装置

Country Status (2)

Country Link
US (1) US7031509B2 (ja)
JP (1) JP2002157582A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017098561A1 (ja) * 2015-12-07 2017-06-15 富士機械製造株式会社 基板用の画像処理装置および画像処理方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4456234B2 (ja) * 2000-07-04 2010-04-28 パナソニック株式会社 バンプ形成方法
JP4615117B2 (ja) * 2000-11-21 2011-01-19 パナソニック株式会社 半導体ウエハへのバンプ形成方法及びバンプ形成装置
CN1956650A (zh) * 2005-10-28 2007-05-02 鸿富锦精密工业（深圳）有限公司 贴片机供料器校正系统及方法
JP2023039753A (ja) * 2021-09-09 2023-03-22 Ｔｏｗａ株式会社 校正方法、及び電子部品の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0325237U (ja) * 1989-07-24 1991-03-15
JP2000232299A (ja) * 1999-02-12 2000-08-22 Juki Corp 部品認識方法および装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4929893A (en) * 1987-10-06 1990-05-29 Canon Kabushiki Kaisha Wafer prober
JPH0290651A (ja) * 1988-09-28 1990-03-30 Nec Corp 半導体集積回路
JP3178567B2 (ja) * 1993-07-16 2001-06-18 株式会社カイジョー ワイヤボンディング装置及びその方法
US5644245A (en) * 1993-11-24 1997-07-01 Tokyo Electron Limited Probe apparatus for inspecting electrical characteristics of a microelectronic element
JP3301347B2 (ja) * 1997-04-22 2002-07-15 松下電器産業株式会社 導電性ボールの搭載装置および搭載方法
JPH11163047A (ja) * 1997-11-27 1999-06-18 Toshiba Corp 半導体装置の製造方法及びその装置
KR100308243B1 (ko) * 1998-07-31 2001-09-29 니시무로 타이죠 반도체장치 및 그 제조방법
TW533316B (en) * 1998-12-08 2003-05-21 Advantest Corp Testing device for electronic device
US6476499B1 (en) * 1999-02-08 2002-11-05 Rohm Co., Semiconductor chip, chip-on-chip structure device and assembling method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0325237U (ja) * 1989-07-24 1991-03-15
JP2000232299A (ja) * 1999-02-12 2000-08-22 Juki Corp 部品認識方法および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017098561A1 (ja) * 2015-12-07 2017-06-15 富士機械製造株式会社 基板用の画像処理装置および画像処理方法

Also Published As

Publication number Publication date
US20020061129A1 (en) 2002-05-23
US7031509B2 (en) 2006-04-18

Similar Documents

Publication Publication Date Title
US7516878B2 (en) Bump formation method and bump forming apparatus for semiconductor wafer
JP4376116B2 (ja) 基板受け渡し位置の調整方法
JP2002157582A (ja) 半導体ウエハ上のｉｃ傾き補正方法、及びｉｃ傾き補正装置
JP2009059808A (ja) 位置決め装置と、位置決め方法と、これらを有する半導体製造装置
JP2009054964A (ja) ウェハ移載装置と、これを有する半導体製造装置
JPS61228638A (ja) プロ−ブ針とパツドの位置合わせ方法
JP5690535B2 (ja) ダイボンダ及び半導体製造方法
JP3849363B2 (ja) 半導体チップのピックアップ方法
JP4761672B2 (ja) ボンディング方法及びボンディング装置
JP2014030007A (ja) 実装方法及び実装装置
JP5516684B2 (ja) ウェハ貼り合わせ方法、位置決め方法と、これを有する半導体製造装置
TWI827972B (zh) 半導體裝置的製造裝置以及製造方法
KR100265723B1 (ko) 비젼인식을 이용한 반도체 웨이퍼 정렬방법
JP2854481B2 (ja) ボンディング装置及びその方法
JP3959323B2 (ja) ペレットボンデイング装置
JP2001015536A (ja) バンプボンディング方法
JP2683697B2 (ja) ペレットボンディング装置
JP3141336B2 (ja) 半導体ペレットボンディング装置及び方法
JP2000124686A (ja) 電子部品の実装方法
JPH06177228A (ja) ダイソータでのチップ中心検出方法及びチップ配列軸合せ方法
JPH0758157A (ja) テープ・キャリャ・パッケージ接続装置および接続方法
JP3801055B2 (ja) ペレットボンディング方法および装置
JP2000077461A (ja) Ｔａｂリードボンディング方法
JPH10144720A (ja) 位置合せ方法及びその装置並びにボンディング装置
JPH0548298A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110301