JP2011181555A - バンプボンダー装置 - Google Patents
バンプボンダー装置 Download PDFInfo
- Publication number
- JP2011181555A JP2011181555A JP2010041690A JP2010041690A JP2011181555A JP 2011181555 A JP2011181555 A JP 2011181555A JP 2010041690 A JP2010041690 A JP 2010041690A JP 2010041690 A JP2010041690 A JP 2010041690A JP 2011181555 A JP2011181555 A JP 2011181555A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit element
- mounting
- bump
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】 本発明の実施形態に係るバンプボンダー装置は、
複数の配置部を有し、集積回路素子ウエハを配置するための集積回路素子ウエハ配置手段と、複数の配置部ごとに加熱冷却するための加熱冷却手段と、集積回路素子ウエハの各集積回路素子の接続パッドにバンプを搭載させるキャピラリを有する搭載手段と、接続バンプの画像データと、配置部ごとの温度を示す温度データを測定する認識手段と、画像データと温度データとを記憶する記憶手段と、画像データから各集積回路素子の接続パッドの位置を示すX座標及びY座標を表す搭載データと温度データとから、加熱冷却手段と搭載手段とを制御する制御手段と、を備えていることを特徴とするものである。
【選択図】図3
Description
集積回路素子ウエハ配置手段は、集積回路素子をマトリクス状に配置した集積回路素子ウエハを所定の位置で配置させるとともに、集積回路素子ウエハを100℃〜150℃に加熱する役割を果たす。
搭載手段は、キャピラリと可動部とにより構成され、前記キャピラリによってバンプを、集積回路素子ウエハの接続パッドに搭載する役割を果たす。
認識手段は、カメラを備え、前記カメラによって集積回路素子ウエハ配置手段に配置された集積回路素子ウエハの各集積回路素子に設けられた接続パッドを認識する役割を果たす。
記憶手段は、認識手段から得た前記集積回路素子ウエハの各集積回路素子の接続バンプの位置を示す搭載データを記憶する役割を果たす。
制御手段は、記憶手段から取り出した搭載データによって搭載手段を制御する役割を果たす。
また、このようにしてバンプが形成された集積回路素子を、素子搭載部材の集積回路素子搭載パッドに搭載してなる電子部品が知られている。
また、集積回路素子のバンプと素子搭載部材の集積回路素子搭載パッドとの接続不良が発生してしまうので、電子部品の生産性を低下させるといった課題があった。
よって、初めに設けたバンプと最後に設けたバンプとの拡散量のばらつきを低減することができるため、素子搭載部材に集積回路素子を搭載した際に、接合条件が同じになるので、集積回路素子のバンプと素子搭載部材の集積回路素子搭載パッドとの接続不良を低減し、電子部品の生産性を向上させることができる。
尚、説明を明りょうにするため説明に不必要な構造体の一部は図示していない。更に図示した寸法も一部誇張して示している。
電子部品の1つである圧電発振器100について説明する。
圧電発振器100は、図1に示すように、素子搭載部材110と圧電振動素子120と蓋体130と集積回路素子140で主に構成されている。この圧電発振器100は、前記素子搭載部材110に形成されている第1の凹部空間K1内に圧電振動素子120が搭載され、前記素子搭載部材110に形成されている第2の凹部空間K2内に集積回路素子140が搭載され、その第1の凹部空間K1が蓋体130により気密封止された構造となっている。
この素子搭載部材110は、基板部110aの一方の主面に枠部110bが設けられて、第1の凹部空間K1が形成され、基板部110aの他方の主面に枠部110cが設けられて、第2の凹部空間K2が形成されている。
また、枠部110bは、基板部110aの一方の主面の外周を囲繞するように設けられた封止用導体膜HMの主面にロウ付けなどにより接合される。
第1の凹部空間K1内で露出した基板部110aの一方の主面には、2個一対の圧電振動素子搭載パッド111が設けられている。
第2の凹部空間K2内で露出した基板部110aの他方の主面には、複数の集積回路素子搭載パッド112が設けられている。
素子搭載部材110の枠部110cの他方の主面の4隅には、外部接続用電極端子Gが設けられている。
バンプボンダー装置200は、図2〜図4に示すように、複数の配置部211を有し、集積回路素子ウエハSHを配置するための集積回路素子ウエハ配置手段210と、前記複数の配置部211ごとに加熱冷却するための加熱冷却手段220と、集積回路素子ウエハSHの各集積回路素子140の接続パッド141にバンプBPを搭載させるキャピラリ231を有する搭載手段230と、集積回路素子ウエハSHの各集積回路素子140の接続パッド141の画像データと配置部ごとの温度を示す温度データとを測定する認識手段240と、画像データと温度データとを記憶する記憶手段250と、前記画像データから求めた各集積回路素子140の接続パッド141の位置を示す搭載データと温度データとから加熱冷却手段220と搭載手段230とを制御する制御手段260と、を備えている。
複数の配置部211は、第1配置部212と、第2配置部213と、第3配置部214とから構成されている。バンプBPの搭載状況に合わせて、複数の配置部211は、バンプ搭載前の管理温度と、バンプ搭載中の管理温度と、バンプ搭載後の管理温度とに、後述する制御手段260により温度調整することができる。
バンプ搭載前の管理温度は、例えば、100〜150℃で調整される。この温度に設定しておくことで、バンプ搭載時に、急な熱を印加することがないため、集積回路素子140が割れてしまうことを低減することができる。
バンプ搭載中の管理温度は、例えば145〜155℃で調整される。この温度に設定しておくことで、集積回路素子140の接続パッド141とバンプBPとの接合を安定して行うことができる。
バンプ搭載後の管理温度は、例えば60〜100℃で調整される。この温度に設定しておくことで、集積回路素子140の接続パッド141とバンプBPとの拡散を低減することができる。
つまり、第2の配置部213にバンプBPを搭載している場合には、第1配置部212は、バンプ搭載前の管理温度となり、例えば、100〜150℃で後述する制御手段260により調整される。第2配置部213は、バンプ搭載中の管理温度となり、例えば、145〜155℃で後述する制御手段260により調整される。第3配置部214は、バンプ搭載後の管理温度となり、例えば60〜100℃で後述する制御手段260により調整される。
この加熱冷却手段220は、集積回路素子ウエハ配置手段210のそれぞれの配置部211ごとに内蔵され、例えばペルチェ素子(図示せず)によって構成されている。
また、前記ペルチェ素子は、p形とn形の熱電半導体を銅電極で接合されているものであり、n形の方から直流電流を流すと上側の接合面から下側の接合面へ熱を運ぶことによって吸熱効果を生じることで、冷却することができる。また、直流電流の流す方向を逆にすることにより、熱の移動方向も逆になるので加熱、吸熱を完全に逆転することが可能である。
前記搭載手段230は、キャピラリ231(図4参照)と、キャピラリ配置部232と、可動部233とで構成されている。
また、可動部233は、X方向可動部233aと、Y方向可動部233bと、Z方向可動部233cとで構成されている。
また、前記搭載手段230は、バンプBPを集積回路素子ウエハSHの集積回路素子SSに設けられた接続パッドSPに搭載するためのキャピラリ231を有する。
前記キャピラリ231によって、前記バンプBPを集積回路素子140の接続パッド141に押圧し、例えば、加重、熱、超音波等を印可することによって、バンプBPと接続パッド141との界面を接合する。また、ワイヤは、例えば、金及び金合金等が用いられている。
カメラ241は、図2〜図4に示すように、第1のガイドレールR1に備えられている。
カメラ241は、図2〜図4に示すように、集積回路素子ウエハSHの各集積回路素子140の接続パッド141の状態を示す画像データを撮影する役割を果たす。
また、カメラ241は、画像データを撮影後、搭載手段230と衝突しないように移動することができる。
カメラ241によって撮影された画像データは、記憶手段250に記憶される。
温度測定器(図示せず)は、集積回路素子ウエハ配置手段210の複数の配置部211の前記第1配置部212と、前記第2配置部213と、前記第3配置部214とに設けられ、各領域の温度を測定する役割を果たす。
温度測定器(図示せず)によって測定された温度データは、記憶手段250に記憶される。
制御手段260は、搭載データと温度データとから、前記加熱冷却手段と前記搭載手段とを制御することで、バンプボンダー装置200全体の制御を行なうものである。
前記搭載データは、前記認識手段240で得た接続パッド141の画像データより、前記接続パッド141の位置を示すX座標及びY座標が求められて、数値化された数値データをいう。また、この搭載データも前記記憶手段に記憶される。
つまり、制御手段260は、前記搭載手段230のキャピラリ231を前記搭載データから示される所定の座標となる位置に移動させる役割を果たす。
また、前記制御手段260は、前記温度データを基にして、加熱冷却手段220に電圧を印加することによって、前記のとおり複数の配置部211の温度を調整する。つまり、前記第1配置部212と、前記第2配置部213と、前記第3配置部214を所定の温度となるように制御する役割も果たす。
つまり、初めに設けたバンプBPと最後に設けたバンプBPとの拡散量のばらつきを低減することができる。
よって、初めに設けたバンプBPと最後に設けたバンプBPとの拡散量のばらつきを低減することができるため、素子搭載部材110に集積回路素子140を搭載した際に、接合条件が同じになるので、集積回路素子140のバンプBPと素子搭載部材TBの集積回路素子搭載パッド112との接続不良を低減することができ、電子部品100の生産性を向上させることができる。
前記実施形態においては、搭載手段のキャピラリと認識手段のカメラとを別々に設けていたが、図5に示すように、搭載手段230のキャピラリ231と認識手段240のカメラ241を合わせるようにしても構わない。つまり、認識手段240のカメラ241をキャピラリ配置部232に設けるようにしても構わない。
また、前記実施形態においては、複数の配置部211を前記第1配置部212と、前記第2配置部213と、前記第3配置部214との3つの領域について説明しているが、集積回路素子ウエハSH内の集積回路素子140の取り個数によって、管理領域を3つ以上にしても構わない。
110a・・・基板部
110b、110c・・・枠部
111・・・圧電振動素子搭載パッド
112・・・集積回路素子搭載パッド
120・・・圧電振動素子
130・・・蓋部材
140・・・集積回路素子
141・・・接続パッド
100・・・圧電振動子
210・・・集積回路素子ウエハ配置手段
211・・・複数の配置部
212・・・第1配置部
213・・・第2配置部
214・・・第3配置部
220・・・加熱冷却手段
230・・・搭載手段
231・・・キャピラリ
232・・・キャピラリ配置部
233・・・可動部
233a・・・X方向可動部
233b・・・Y方向可動部
233c・・・Z方向可動部
240・・・認識手段
250・・・記憶手段
260・・・制御手段
241・・・カメラ
200・・・バンプボンダー装置
R1・・・第1のガイドライン
R2・・・第2のガイドライン
PL・・・支柱
K1・・・第1の凹部空間
K2・・・第2の凹部空間
BP・・・バンプ
G・・・外部接続用電極端子
DS・・・導電性接着剤
SH・・・集積回路素子ウエハ
Claims (1)
- 複数の配置部を有し、集積回路素子ウエハを配置するための集積回路素子ウエハ配置手段と、
前記複数の配置部ごとに加熱冷却するための加熱冷却手段と、
前記集積回路素子ウエハの各集積回路素子の接続パッドにバンプを搭載させるキャピラリを有する搭載手段と、
前記集積回路素子ウエハの各集積回路素子の接続バンプの画像データと、前記配置部ごとの温度を示す温度データを測定する認識手段と、
前記画像データと前記温度データとを記憶する記憶手段と、
前記画像データから求めた各集積回路素子の接続パッドの位置を示すX座標及びY座標を表す搭載データと前記温度データとから、前記加熱冷却手段と前記搭載手段とを制御する制御手段と、を備えていることを特徴とするバンプボンダー装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010041690A JP2011181555A (ja) | 2010-02-26 | 2010-02-26 | バンプボンダー装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010041690A JP2011181555A (ja) | 2010-02-26 | 2010-02-26 | バンプボンダー装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011181555A true JP2011181555A (ja) | 2011-09-15 |
Family
ID=44692803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010041690A Pending JP2011181555A (ja) | 2010-02-26 | 2010-02-26 | バンプボンダー装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011181555A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232131A (ja) * | 1993-02-02 | 1994-08-19 | Toshiba Corp | ウエハ加熱装置およびバンプ形成装置 |
JPH10163214A (ja) * | 1996-12-03 | 1998-06-19 | Matsushita Electric Ind Co Ltd | バンプボンダー及びバンプ形成方法 |
JPH10308406A (ja) * | 1997-03-03 | 1998-11-17 | Sony Corp | 半導体装置の製造方法及びこれに用いる低温熱処理装置 |
JP2000036508A (ja) * | 1998-05-11 | 2000-02-02 | Matsushita Electric Ind Co Ltd | バンプボンディング装置及び方法 |
JP2001210664A (ja) * | 1999-07-02 | 2001-08-03 | Matsushita Electric Ind Co Ltd | 電荷発生半導体基板用バンプ形成装置、電荷発生半導体基板の除電方法、電荷発生半導体基板用除電装置、及び電荷発生半導体基板 |
JP2002158246A (ja) * | 2000-11-21 | 2002-05-31 | Matsushita Electric Ind Co Ltd | 半導体ウエハへのバンプ形成方法及びバンプ形成装置 |
JP2008091961A (ja) * | 2007-12-28 | 2008-04-17 | Matsushita Electric Ind Co Ltd | バンプ形成方法 |
JP2009004708A (ja) * | 2007-06-25 | 2009-01-08 | Toshiba Corp | 半導体装置の製造方法及び半導体製造装置 |
-
2010
- 2010-02-26 JP JP2010041690A patent/JP2011181555A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232131A (ja) * | 1993-02-02 | 1994-08-19 | Toshiba Corp | ウエハ加熱装置およびバンプ形成装置 |
JPH10163214A (ja) * | 1996-12-03 | 1998-06-19 | Matsushita Electric Ind Co Ltd | バンプボンダー及びバンプ形成方法 |
JPH10308406A (ja) * | 1997-03-03 | 1998-11-17 | Sony Corp | 半導体装置の製造方法及びこれに用いる低温熱処理装置 |
JP2000036508A (ja) * | 1998-05-11 | 2000-02-02 | Matsushita Electric Ind Co Ltd | バンプボンディング装置及び方法 |
JP2001210664A (ja) * | 1999-07-02 | 2001-08-03 | Matsushita Electric Ind Co Ltd | 電荷発生半導体基板用バンプ形成装置、電荷発生半導体基板の除電方法、電荷発生半導体基板用除電装置、及び電荷発生半導体基板 |
JP2002158246A (ja) * | 2000-11-21 | 2002-05-31 | Matsushita Electric Ind Co Ltd | 半導体ウエハへのバンプ形成方法及びバンプ形成装置 |
JP2009004708A (ja) * | 2007-06-25 | 2009-01-08 | Toshiba Corp | 半導体装置の製造方法及び半導体製造装置 |
JP2008091961A (ja) * | 2007-12-28 | 2008-04-17 | Matsushita Electric Ind Co Ltd | バンプ形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8030749B2 (en) | Semiconductor device | |
CN109314063B (zh) | 电力用半导体装置 | |
JP6997340B2 (ja) | 半導体パッケージ、その製造方法、及び、半導体装置 | |
JP6206494B2 (ja) | 半導体装置 | |
JP2014239084A (ja) | 回路装置 | |
JP6448418B2 (ja) | 電力用半導体装置 | |
JP2005116702A (ja) | パワー半導体モジュール | |
JP2010147053A (ja) | 半導体装置 | |
JP4620566B2 (ja) | 半導体装置およびその製造方法 | |
JP2011086821A (ja) | 半導体装置およびその製造方法 | |
JP2011181555A (ja) | バンプボンダー装置 | |
US10269583B2 (en) | Semiconductor die attachment with embedded stud bumps in attachment material | |
JP2007311577A (ja) | 半導体装置 | |
JP5533983B2 (ja) | 半導体装置 | |
JP6691197B1 (ja) | ヒーターアセンブリー | |
JP2020024998A (ja) | 半導体装置及びその製造方法 | |
TW201913858A (zh) | 加熱器組件 | |
JP2012164800A (ja) | ワイヤボンディング方法、回路装置及び回路装置パッケイジ方法 | |
US11631627B2 (en) | Method of manufacturing semiconductor having double-sided substrate | |
JP2013093483A (ja) | 半導体装置及びその製造方法 | |
JP2010098144A (ja) | リードフレーム及び半導体装置 | |
JP2022027946A (ja) | 半導体パッケージ、及び、半導体装置 | |
TWI632653B (zh) | 電子封裝結構 | |
JP2006245186A (ja) | 半導体装置及びその製造方法 | |
JP2007250749A (ja) | 半導体装置、電子機器及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140404 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140603 |