JP2009004708A - 半導体装置の製造方法及び半導体製造装置 - Google Patents
半導体装置の製造方法及び半導体製造装置 Download PDFInfo
- Publication number
- JP2009004708A JP2009004708A JP2007166703A JP2007166703A JP2009004708A JP 2009004708 A JP2009004708 A JP 2009004708A JP 2007166703 A JP2007166703 A JP 2007166703A JP 2007166703 A JP2007166703 A JP 2007166703A JP 2009004708 A JP2009004708 A JP 2009004708A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wafer
- category
- bump
- electronic components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】本発明の例に関わる半導体装置の製造方法は、ウェハレベルで、ウェハ内の複数の電子部品に対してテストを行う工程(ST1)と、テスト結果に基づいて、電子部品毎のテスト結果を示すカテゴリ情報と電子部品のウェハ内の位置を示す位置情報からなるマッピングデータを作成する工程(ST2)と、マッピングデータに基づいて、ウェハ内の複数の電子部品に対して、電子部品のカテゴリ毎にバンプ形成位置を変更して、バンプを形成する工程(ST3)と、バンプを形成した後に、ウェハをダイシングする工程(ST4)とを備える。
【選択図】図2
Description
具体的には、ダイシングによって、チップ化された電子部品をダイシングテープ上から、ピックアップする際に、カテゴリ毎に分類する必要がある。
本発明の実施形態は、電子部品が配線基板にフリップチップ接続される半導体装置の製造方法に関する。
したがって、電子部品の機能の修復や調整のためのトリミング技術を低コストで実現できる。
(1) 半導体装置の製造方法
図1乃至図5を用いて、本発明の実施形態である半導体装置の製造方法について説明する。
カテゴリ情報A〜Dにおいて、例えば、カテゴリA〜Cは良品の電子部品を示し、カテゴリDは完全不良品の電子部品を示す。さらに、カテゴリA〜Cは、例えば、駆動電圧の大きさ等の電気的特性のレベルに対応し、電子部品は、そのカテゴリ毎に適した電気的特性の機能の調整又は修復のためのトリミング技術が施される。
この段階におけるウェハ上の電子部品のマッピングデータは、ウェハレベルでx方向又はy方向に沿って順次行われた電気的テストに基づいて、作成されている。そのため、ウェハ1内の任意の電子部品の位置情報とカテゴリ情報は一致している。
このバンプ形成工程においては、電子部品はまだチップ化されておらず、その状態で、カテゴリ毎にバンプが形成されている。即ち、電子部品の位置情報の精度が高いウェハレベルで、電子部品のカテゴリの選別を行うことができる。
また、このバンプ形成工程において、トリミング用パッド20〜23に形成されるバンプは、位置情報に基づく所定の位置の電子部品に割り付けられたカテゴリ情報に応じて、トリミング用パッド20〜23へのバンプ形成位置を変更して、形成される。それによって、ウェハ1内の複数の電子部品5は、例えば、電子部品の機能修復や動作特性が均一になるように、それぞれトリミング技術が施される。
それゆえ、バンプが形成される位置によって、後の工程でフリップチップ接続される電子部品と配線基板との接続状態(ボンディングオプション)を選択できるので、電子部品の電気的特性を、容易に変更できる。
バンプが各電子部品にそれぞれ形成された後、ウェハ1は、例えば、ブレードダイシングによって、電子部品毎にチップ化される(ST4)。
尚、バンプ形成工程(ST3)において、電子部品の位置情報の精度の高い段階で、電子部品のカテゴリ選別及びそのカテゴリに応じたボンディングオプションの選択が、すでになされている。よって、このフリップチップ接続工程において、カテゴリ選別及びボンディングオプションの選択を行う必要はない。
さらに、カテゴリ毎に電子部品をピップアップする場合には、任意のチップに対して、その周囲のチップがランダムにピックアップされる。そのため、任意のチップとその周囲のチップの位置関係が不明確となり、位置情報の精度はさらに悪化してしまう。
それゆえ、2つのトリミングパッドユニット7A,7Bの両方に設けられたパッド21,22と接続される下部駆動電極11,12には、バンプが形成されるか否かによって、グランド電圧、駆動電圧のいずれか一方が、印加される。それによって、複数の電子部品が略均一な特性となるように、各電子部品の駆動電圧が調整される。尚、1つの電子部品には、図4に示すような、インターディジット電極及びキャパシタ電極が複数組設けられている。
つまり、下部駆動電極11には、例えば、上部駆動電極10と同様に、グランド電圧が供給される。
したがって、本発明の実施形態によれば、電子部品の機能修復やトリミング技術を低コストで実現できる。例えば、MEMSのように、機械的なばらつきにより、特性に違いが生じやすい電子部品においては、特に有効であり、半導体装置の製造歩留まりを向上できる。
上述の本実施形態の製造方法は、カテゴリ情報を含むマッピングデータが、ホストコンピュータからバンプ形成装置に供給され、カテゴリ毎に電子部品のバンプ形成位置を変更して、バンプを形成することを特徴の一つとしている。
即ち、本実施形態においては、ウェハ内の電子部品のカテゴリ選別を、位置情報の精度が高いウェハレベルで行うことができる。
以下、図8及び図9を用いて、本発明の実施形態の変形例について説明する。尚、上述と同一部材に関しては、同一符号を付し、詳細な説明は省略する。
しかし、本発明の実施形態はそれに限定されず、上述の製造方法によって作製した複数の電子部品同士をフリップチップ接続させたものでよい。
以下、図8及び図9を用いて、本変形例について、より具体的に説明する。尚、本変形例において、2つの電子部品5A,5Bは、それぞれ、MEMSと、MEMSを駆動させるための駆動用ドライバLSIを例として説明する。
つまり、ウェハ上の複数の電子部品5A,5Bは、それぞれ、ウェハレベルで、カテゴリ情報を含むマッピングデータに基づきカテゴリ毎にバンプ形成位置が変更されて、トリミングパッドユニット7L〜7N内の各パッドにバンプ25が形成される。それによって、ウェハ上の複数の電子部品5A,5Bのそれぞれは、位置情報の精度が高いウェハレベルでカテゴリ選別が行われる。
その後、電子部品5Aが形成されたウェハと電子部品5Bが形成されたウェハは、それぞれダイシングされて、複数の電子部品5Aと複数の電子部品5Bにチップ化される。
尚、本変形例のように電子部品5Bが駆動用ドライバなどのLSIである場合には、MEMSと同様に、同一ウェハ上の電子部品の駆動特性を均一にするために、カテゴリ情報に応じてバンプ形成位置を変更してバンプを形成しても良いが、同一ウェハ上から駆動特性の異なる電子部品を製造するためにカテゴリ情報に応じてバンプ形成位置を変更してバンプを形成しても良い。
そして、図9に示すように、2つの電子部品5A,5Bがフリップチップ接続されると、電子部品5Aのトリミングパッドユニット7Lは、バンプ25を介して、電子部品5Bのトリミング受入パッド8Bに接続される。同様に、トリミングパッドユニット7M,7Nは、トリミング受入パッド8A,8Cにそれぞれ接続される。
したがって、電子部品の機能修復やトリミング技術を低コストで実現でき、半導体装置の製造歩留まりを向上できる。
本発明の実施形態においては、MEMSを電子部品の例とした場合の製造方法について、説明した。そして、本実施形態においては、バンプの形成位置を変更して、MEMSの駆動特性を均一にするための製造方法について、説明している。しかし、本発明の実施形態は、電子部品はMEMSに限定されず、LSIでも良い。
Claims (5)
- ウェハ内の複数の電子部品に対して電気的テストを行う工程と、
前記電気的テスト結果に基づく電子部品のカテゴリを示すカテゴリ情報と電子部品の前記ウェハ内の位置を示す位置情報を含むマッピングデータを作成する工程と、
前記マッピングデータに基づいて、前記複数の電子部品に対して、各電子部品に割り付けられたカテゴリ毎にバンプ形成位置を変更して、ウェハレベルでバンプを形成する工程と、
前記バンプを形成した後に、前記ウェハをダイシングし、前記複数の電子部品をチップ化する工程とを具備することを特徴とする半導体装置の製造方法。 - 前記チップ化された電子部品を、配線基板とフリップチップ接続する工程をさらに備えることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記マッピングデータを作成する工程で完全不良品を示すカテゴリが割り付けられた電子部品に対しては、前記バンプを形成する工程で前記バンプを形成しないことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記電子部品は、キャパシタ電極と、前記キャパシタ電極間の距離を制御するための駆動電極とを備えるMEMSであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 複数の電子部品が形成されたウェハが搭載されるウェハ搭載ステージ部と、
バンプ材を前記複数の電子部品に供給するボンダ部と、
前記ウェハのマッピングデータが含むカテゴリ情報と対応づけて、同一種類の電子部品に対して、カテゴリ毎に異なるバンプ形成位置を示すバンプ形成位置情報が格納されるメモリ部と、
前記マッピングデータが供給され、前記ウェハ搭載ステージ部及び前記ボンダ部をそれぞれ制御する制御部を具備し、
前記制御部は、
前記メモリ部内からバンプ形成位置情報を読み出し、前記マッピングデータと前記バンプ形成位置情報に基づいて、前記ボンダ部と前記ウェハ搭載ステージを制御して、各電子部品のカテゴリ毎にバンプ形成位置を変更して、前記複数の電子部品にバンプを形成させることを特徴とする半導体製造装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007166703A JP4477044B2 (ja) | 2007-06-25 | 2007-06-25 | 半導体装置の製造方法 |
US12/145,785 US20090002006A1 (en) | 2007-06-25 | 2008-06-25 | Manufacturing method of semiconductor device and semiconductor manufacturing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007166703A JP4477044B2 (ja) | 2007-06-25 | 2007-06-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009004708A true JP2009004708A (ja) | 2009-01-08 |
JP4477044B2 JP4477044B2 (ja) | 2010-06-09 |
Family
ID=40159626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007166703A Active JP4477044B2 (ja) | 2007-06-25 | 2007-06-25 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090002006A1 (ja) |
JP (1) | JP4477044B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011181555A (ja) * | 2010-02-26 | 2011-09-15 | Kyocera Kinseki Corp | バンプボンダー装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3016489B1 (en) * | 2013-06-24 | 2019-08-21 | FUJI Corporation | Component mounting system and component mounting method |
US10266240B2 (en) * | 2014-09-09 | 2019-04-23 | Michael Pin | Rack for carrying sports equipment alongside a personal watercraft and a clamp of the rack |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5634267A (en) * | 1991-06-04 | 1997-06-03 | Micron Technology, Inc. | Method and apparatus for manufacturing known good semiconductor die |
US5336992A (en) * | 1992-06-03 | 1994-08-09 | Trw Inc. | On-wafer integrated circuit electrical testing |
US6327158B1 (en) * | 1999-01-15 | 2001-12-04 | National Semiconductor Corporation | Metal pads for electrical probe testing on wafer with bump interconnects |
US6356958B1 (en) * | 1999-02-08 | 2002-03-12 | Mou-Shiung Lin | Integrated circuit module has common function known good integrated circuit die with multiple selectable functions |
US6562636B1 (en) * | 1999-07-14 | 2003-05-13 | Aehr Test Systems | Wafer level burn-in and electrical test system and method |
US6680213B2 (en) * | 2001-04-02 | 2004-01-20 | Micron Technology, Inc. | Method and system for fabricating contacts on semiconductor components |
US6472239B2 (en) * | 2001-04-02 | 2002-10-29 | Micron Technology, Inc. | Method for fabricating semiconductor components |
US6645841B2 (en) * | 2001-11-16 | 2003-11-11 | Hewlett-Packard Development Company, L.P. | Selective solder bump application |
GB2390167B (en) * | 2002-06-25 | 2005-07-13 | Hubbell Inc | Method and apparatus for testing an electrical component |
US20080172189A1 (en) * | 2007-01-16 | 2008-07-17 | Daniel Kadosh | Determining Die Health by Expanding Electrical Test Data to Represent Untested Die |
-
2007
- 2007-06-25 JP JP2007166703A patent/JP4477044B2/ja active Active
-
2008
- 2008-06-25 US US12/145,785 patent/US20090002006A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011181555A (ja) * | 2010-02-26 | 2011-09-15 | Kyocera Kinseki Corp | バンプボンダー装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090002006A1 (en) | 2009-01-01 |
JP4477044B2 (ja) | 2010-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7405581B2 (en) | Probing system uses a probe device including probe tips on a surface of a semiconductor die | |
US5634267A (en) | Method and apparatus for manufacturing known good semiconductor die | |
US6680213B2 (en) | Method and system for fabricating contacts on semiconductor components | |
US6991965B2 (en) | Production method for manufacturing a plurality of chip-size packages | |
JPH0927521A (ja) | 回路部材の電気接続構造 | |
US20040214409A1 (en) | Method and apparatus for manufacturing known good semiconductor die | |
JP4324081B2 (ja) | 光学デバイス | |
JP2009516921A (ja) | 回転式のチップ取り付け | |
JP4477044B2 (ja) | 半導体装置の製造方法 | |
US20080206907A1 (en) | Method for fabricating semiconductor device to which test is performed at wafer level and apparatus for testing semiconductor device | |
JP5551396B2 (ja) | 検査用プローブおよび検査用プローブの製造方法 | |
JPH09274055A (ja) | 半導体試験装置並びに半導体試験装置用プローブユニット及びその製造方法 | |
JP2010212358A (ja) | 半導体装置の製造方法 | |
JP2006261267A (ja) | 検査装置及び検査方法、集積回路素子の製造方法、集積回路素子 | |
JPH08148533A (ja) | 半導体ウェハの試験装置及び試験方法 | |
JP4991180B2 (ja) | 電子部品の実装方法および装置 | |
CN107507783B (zh) | 用于重组晶圆的测试系统及其方法 | |
US20050275062A1 (en) | Semiconductor bare chip, method of recording ID information thereon, and method of identifying the same | |
JP2006525516A (ja) | マッチングデバイスを利用するデバイスのプロービング | |
KR102442065B1 (ko) | 반도체 장치를 테스트하는 장치 및 그 방법 | |
JPH09297154A (ja) | 半導体ウエハの検査方法 | |
KR100379084B1 (ko) | 반도체패키지제조방법 | |
JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 | |
JP2005109127A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP4050741B2 (ja) | バンプボンダー |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100310 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |