JP4324081B2 - 光学デバイス - Google Patents

光学デバイス Download PDF

Info

Publication number
JP4324081B2
JP4324081B2 JP2004337309A JP2004337309A JP4324081B2 JP 4324081 B2 JP4324081 B2 JP 4324081B2 JP 2004337309 A JP2004337309 A JP 2004337309A JP 2004337309 A JP2004337309 A JP 2004337309A JP 4324081 B2 JP4324081 B2 JP 4324081B2
Authority
JP
Japan
Prior art keywords
opening
optical
optical element
optical device
device substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004337309A
Other languages
English (en)
Other versions
JP2006147915A (ja
Inventor
匡紀 南尾
栄造 藤井
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004337309A priority Critical patent/JP4324081B2/ja
Priority to US11/244,083 priority patent/US7166908B2/en
Priority to KR1020050094273A priority patent/KR20060056848A/ko
Priority to CNB2005101085900A priority patent/CN100521217C/zh
Priority to TW094137015A priority patent/TW200618266A/zh
Publication of JP2006147915A publication Critical patent/JP2006147915A/ja
Priority to US11/633,566 priority patent/US20070075324A1/en
Application granted granted Critical
Publication of JP4324081B2 publication Critical patent/JP4324081B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Description

本発明は、光学デバイスに関し、特に、光を放射または受光する光学素子が形成されている光学素子チップを備えている光学デバイスに関する。
従来より、ビデオカメラ、デジタルカメラ、デジタルスチルカメラなどに内蔵されているＣＣＤモジュールなどの光学系の半導体装置が知られている。
例えば、特許文献１には、フリップ・チップ結合技術によりパッケージされているＣＣＤパッケージ・モジュール９０などが開示されている。このＣＣＤパッケージ・モジュール９０では、図１１に示すように、主としてガラス（透光性部材）９２の底面に直接回路（デバイス基板）９４が設けられており、像取チップ（光学素子チップ）９１と直接回路９４とがフリップ・チップのパッケージ結合により結合されている。更に、錫ボール９３を介して直接回路９４と印刷回路板（配線基板）９６とが回路結合により結合されている。そして、フリップ・チップの結合技術を用いて回路を製作しパッケージすることにより、またはフリップ・チップの結合技術で各種違った基板と組合わせて薄型ＣＣＤ像取チップのパッケージ・モジュールを製作することにより、電荷結合デバイスの像取チップのパッケージ・モジュールを薄くすることができる、と記載されている。また、このＣＣＤパッケージ・モジュール９０で画像処理される光は、図１１に示す像取軌跡ｐ，ｐを通って像取チップ９１で受光される、と記載されている。
特開２００２−４３５５４号公報
このようなＣＣＤパッケージ・モジュール９０では、像取チップ９１が印刷回路板９６に実装されることにより、像取チップ９１に電圧が印加され、その結果、画像処理などが行われる。そのため、印刷回路板９６に対して像取チップ９１を正しく配置して、像取チップ９１を印刷回路板９６に実装させなければならない。つまり、像取チップ９１の入出力端子に電気的に接続している錫ボール９３とその錫ボール９３に対応する印刷回路板９６側の接続端子とを合致させて、像取チップ９１を印刷回路板９６に実装させなければならない。像取チップ９１が印刷回路板９６に対して誤って配置されたまま実装されてしまったら、例えば、像取チップ９１が印刷回路板９６に対して１８０度ずれて配置されたまま実装されてしまったら、像取チップ９１に電圧が印加されない場合があり、その結果、画像処理などを行うことができない虞があるためである。
さらに、最近では、ビデオカメラ、デジタルカメラ、デジタルスチルカメラなどの小型化が要求されているため、これらに搭載される光学デバイスの小型化が要求されている。
本発明は、かかる点に鑑みてなされたものであり、方向認識が可能であるとともに小型化を図ることができる光学デバイスを提供することにある。
本発明の第１の光学デバイスは、表面に対して実質的に垂直に延びて貫通している開口部が形成されているデバイス基板と、前記開口部の第１開口を覆う透光性部材と、前記開口部の第２開口を覆って設けられており、光を放射または受光する光学素子が前記透光性部材と対向する面に形成されている光学素子チップと、一部が前記デバイス基板内に埋め込まれて設けられており、前記光学素子と電気的に接続されている第１端子部及び配線基板と電気的に接続される第２端子部を備えている導電部と、前記光学素子と前記第１端子部との電気的接続部を封止している封止材とを備え、前記第１開口における開口の輪郭形状が、該第１開口の略中心点に対して非点対称である。
ここで、開口部は３次元的に拡がる空間であり、第１開口及び第２開口はデバイス基板表面において２次元的に拡がる隙間である。詳細には、第１開口は透光性部材により覆われているデバイス基板の面における開口を意味し、第２開口は光学素子チップにより覆われているデバイス基板の面における開口を意味し、開口部は、第１開口を一方の底面とし第２開口を他方の底面とする柱状の空間を意味する。
また、第１開口の略中心点とは、第１開口における開口の輪郭形状の重心とほぼ一致する。そして、第１開口の略中心点は、デバイス基板の中心点と同一であることが好ましい。
第１の光学デバイスでは、前記第１開口における開口の非点対称な輪郭形状が、前記デバイス基板における前記第２端子部の配置方向を示す機能を有していることが好ましい。
ここで、第２端子部の配置方向とは、端子の機能を含めた端子の配置により示される方向である。端子の機能としては、電圧を光学素子へ入力する入力端子、電圧を配線基板へ出力する出力端子、電源端子などが挙げられる。そして、例えば、左から順に入力端子、出力端子、電源端子として配置されている場合と、左から順に電源端子、出力端子、入力端子として配置されている場合とでは、第２端子部の配置は異なる。また、第１開口における開口の非点対称な輪郭形状が第２端子部の配置方向を示す機能を有しているとは、第１開口における開口の輪郭形状を視認または計測することにより第２端子部の配置方向を一義的に決定することができるということである。
第１の光学デバイスのある好適な実施形態では、前記第１開口における開口の輪郭形状は、矩形の少なくとも１つの頂点が直線状に切り落とされてなる。換言すると、この場合の第１開口における開口の輪郭形状は、非点対称な多角形であり、その多角形の内角のうち少なくとも２つの内角が鈍角であり残りの内角が直角である多角形である。そして、この場合、第１開口の略中心点は、上述の矩形の中心点である。
第１の光学デバイスの別の好適な実施形態では、前記第１開口における開口の輪郭形状は、矩形の少なくとも１つの頂点が曲線状に切り落とされてなる。換言すると、この場合の第１開口における開口の輪郭形状は、矩形の４つの頂点のうちの少なくとも１つの頂点が円弧に形成されてなる。また別の言い方をすると、第１開口における開口の輪郭形状は、矩形の４つの頂点のうちの少なくとも１つの頂点が丸コーナーである。そして、この場合も、第１開口の略中心点は、上述の矩形の中心点である。
また、第１の光学デバイスでは、前記第１開口における開口の輪郭形状は、正多角形の輪郭の少なくとも一部に、該第１開口における該開口部の面積を該正多角形の面積よりも小さくする面積縮小部が形成されてなってもよい。このとき、上記のある好適な実施形態では、矩形の少なくとも一つの頂点が直線状に切り落とされてなる部分が面積縮小部であり、上記の別の好適な実施形態では、矩形の少なくとも一つの頂点が曲線状に切り落とされてなる部分が面積縮小部である。また、面積縮小部は多角形の少なくとも一辺に形成された凹部であってもよく、この凹部の形状は特に限定されない。なお、この場合、第１開口の略中心点は、上述の正多角形の中心点である。
また、前記第１開口における開口の輪郭形状は、正多角形の輪郭の少なくとも一部に、該第１開口における該開口部の面積を該正多角形の面積よりも大きくする面積拡大部が形成されてなってもよい。そして、面積拡大部は正多角形の輪郭の少なくとも一部にその正多角形と一体として設けられている部分であることが好ましく、この面積拡大部の形状は円形の一部、多角形の一部など特に限定されない。なお、この場合、第１開口の略中心点は、上述の正多角形の中心点である。
さらに、第１の光学デバイスでは、前記第１開口における開口の輪郭形状は、円形の輪郭の少なくとも一部に、該第１開口における該開口部の面積を該円形の面積よりも小さくする面積縮小部が形成されてなってもよい。また、第１の光学デバイスでは、前記第１開口における開口の輪郭形状は、円形の輪郭の少なくとも一部に、該第１開口における該開口部の面積を該円形の面積よりも大きくする面積拡大部が形成されてなってもよい。そして、面積縮小部及び面積拡大部の具体例などは、上述の通りであることが好ましい。なお、この場合、第１開口の略中心点は、上述の円形の中心点である。
本発明の第２の光学デバイスは、表面に対して実質的に垂直に延びて貫通している開口部が形成されているデバイス基板と、前記開口部の第１開口を覆う透光性部材と、前記開口部の第２開口を覆って設けられており、光を放射または受光する光学素子が形成されている光学素子形成面を備えている光学素子チップと、一部が前記デバイス基板内に埋め込まれて設けられており、前記光学素子と電気的に接続されている第１端子部及び配線基板と電気的に接続される第２端子部を備えている導電部と、前記光学素子と前記第１端子部との電気的接続部を封止している封止材とを備え、前記光学素子形成面は、前記透光性部材と対向しており、前記光学素子形成面とは反対側の光学素子チップの面に、前記デバイス基板における前記第２端子部の配置方向を示す方向指示用マーカー部が形成されている。なお、方向指示用マーカー部とは、公知のマーキング手法により施されることが好ましい。
また、第２の光学デバイスでは、前記方向指示用マーカー部は、文字及び記号の少なくとも１つからなることが好ましい。方向指示用マーカー部が文字及び記号の少なくとも１つからなるとは、方向指示用マーカー部が１字以上の文字からなる、１つ以上の記号からなる、または１字以上の文字と１つ以上の記号とからなる、という意味である。
本発明の第３の光学デバイスは、表面に対して実質的に垂直に延びて貫通している開口部が形成されているデバイス基板と、前記開口部の第１開口を覆う透光性部材と、前記開口部の第２開口を覆って設けられており、光を放射または受光する光学素子が前記透光性部材と対向する面に形成されている光学素子チップと、一部が前記デバイス基板内に埋め込まれて設けられており、前記光学素子と電気的に接続されている第１端子部及び配線基板と電気的に接続される第２端子部を備えている導電部と、前記光学素子と前記第１端子部との電気的接続部を封止している封止材とを備え、前記デバイス基板には、該デバイス基板における前記第２端子部の配置方向を示す方向指示用貫通孔部が形成されている。そして、第３の光学デバイスでは、前記方向指示用貫通孔部は、前記第２端子部が形成されている箇所及び前記封止材が設けられている箇所以外の前記デバイス基板の箇所に形成されていることが好ましい。
そして、本発明の第１、２及び３の光学デバイスにおいて、開口部が表面に対して実質的に垂直に延びて形成されているとは、開口部が数学的に厳密な意味で垂直に延びて形成されているのみならず、数学的に厳密な意味での垂直な方向から若干ずれた方向をも含まれる。
また、本発明の第１、２及び３の光学デバイスにおける透光性部材の透光性とは光を７０％程度以上透過するという意味であり、好ましくは８０％以上の光を透過するという意味であり、さらに好ましくは９０％以上の光を透過するという意味である。
また、本発明の第１、２及び３の光学デバイスにおける光学素子とは、ＣＣＤ（charge-coupled device)等の固体撮像素子、複数の受光素子が離散的に配置されたもの、発光素子などを挙げることができる。そして、光学素子が固体撮像素子である場合には、光学デバイスは固体撮像デバイスである。また、光学素子が受光素子または発光素子である場合には、光学デバイスは受光デバイスまたは発光デバイスである。
本発明の光学デバイスでは、光学デバイスの方向認識が可能であるとともに小型化を図ることができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は以下に示す実施形態に限定されない。
（第１の実施形態）
第１の実施形態では、図１、２、３及び４を用いて、光学デバイス１００の構造及び製造方法を示す。なお、図１は光学デバイス１００の構造を示す図であり、図２はデバイス基板１０の構造を示す図であり、図３は光学デバイス１００の製造工程を示す断面図であり、図４は光学デバイス１００の製造工程の一部を示す断面図である。また、図１（ｂ）は光学デバイス１００の裏面図であり、図１（ａ）は図１（ｂ）におけるＩＡ−ＩＡ線における断面図である。図２（ａ）は図１（ｂ）におけるＩＡ−ＩＡ線における断面図であり、図２（ｂ）はデバイス基板１０の第１開口３側の平面図である。
−光学デバイス１００の構造−
まず、光学デバイス１００の構造を示す。
本実施形態における光学デバイス１００は、図１に示すように、表面に対して実質的に垂直に延びて貫通している開口部２が形成されているデバイス基板１０と、開口部２の第１開口３（図２（ａ）に図示）を覆う透光性部材６と、開口部２の第２開口４（図２（ａ）に図示）を覆って設けられており、光を放射または受光する光学素子が透光性部材６と対向している面に形成されている光学素子チップ５と、一部がデバイス基板１０内に埋設されている導電部１４とを備えている。ここで、透光性部材６は、少なくとも７０％以上の透過率を有するガラスなどからなることが好ましい。
光学素子チップ５には、ＣＣＤ等の固体撮像素子、複数の受光素子が離散的に配置されたもの、発光素子のうちのいずれか一つの光学素子が形成されている。そして、光学素子が形成されている光学素子チップの面（光学素子形成面）５ａは透光性部材６と対向しているため、光学素子が光を放射する素子であれば、その光学素子から放射された光はデバイス基板１０の開口部２を通過し透光性部材６を透過して光学デバイス１００の外部へ出射される。また、光学素子が光を受光する素子であれば、光学素子で受光される光は透光性部材６を透過することにより光学デバイス１００へ入射され、デバイス基板１０の開口部２を通過して光学素子で受光される。そして、受光された光を用いて光学素子で画像処理解析などが行われる。また、光学素子形成面５ａの外周部には電極パッド５ｂが電気的に接続されており、電極パッド５ｂの表面にはバンプ（突起電極）８が電気的に接続されている。
デバイス基板１０は、エポキシ樹脂などの可塑性樹脂またはセラミックなどからなる。また、デバイス基板１０には、光学デバイス１００のＸ・Ｙ方向の中心位置を定める基準となる２つの位置決め用穴１０ａ，１０ａが形成されており、後述する光学デバイス１００の製造工程における光学素子チップ５搭載時の基準位置や、光学装置に対してレンズなどの光学系を収納した鏡筒を取り付けるときにその鏡筒の取り付け位置の基準として利用される。ここで、この位置決め用穴１０ａが２カ所以上あれば光学デバイス１００の中心位置がわかるため、位置決め用穴１０ａは２カ所以上あることが好ましい。そして、図２（ａ）に示すように、デバイス基板１０の開口部２は３次元的に拡がる空間であり、詳細には、透光性部材６により覆われているデバイス基板の面における開口である第１開口３を一方の底面とし、光学素子チップ５により覆われているデバイス基板の面における開口である第２開口４を他方の底面とする柱状の空間である。そして、第１開口３の輪郭形状と第２開口４の輪郭形状とは同一であり、第１開口３の輪郭形状については後述する。
導電部１４は、デバイス基板１０に埋設されている配線部１２と、デバイス基板１０の表面に接して設けられているとともに配線基板に電気的に接続される第２端子部１３，…とを備えている。
配線部１２は、デバイス基板１０の表面と略平行に延びている配線幹部と、配線幹部から第２開口４側のデバイス基板１０の表面に近づく方向に延びて設けられている端子部とからなる。端子部は内部端子部（第１端子部）１２ａと外部端子部１２ｂとで構成されており、この順に開口部２から遠ざかるように配置されている。これら端子部の一方の端部は配線幹部と一体となっている。そして、内部端子部１２ａの他方の端部は上述のバンプ８と電気的に接続されており、外部端子部１２ｂの他方の端部は第２端子部１３，…と電気的に接続されている。
第２端子部１３は、第２開口４側のデバイス基板の外周に複数個設けられ、第２開口４側のデバイス基板の表面における中心点を対称中心として点対称に配置されている。そして、各第２端子部１３，…はそれぞれ異なる機能を備えている。例えば、一部の第２端子部は光学素子に電圧を入力するための入力端子であり、また別の一部の第２端子部は光学素子から配線基板へ電圧を出力する出力端子であり、また別の一部の第２端子部は電源端子である、などである。
光学素子と内部端子部１２ａとの電気的接続部は第１シール樹脂（封止材）７により封止されている。そのため、光学素子チップ５とデバイス基板１０との間の空隙は第１シール樹脂７に封止され、これにより、光学素子チップ５はデバイス基板１０に固定される。また、透光性部材６とデバイス基板１０との間の空隙は第２シール樹脂１５で封止され、透光性部材６はデバイス基板１０に固定される。また、第１シール樹脂７及び第２シール樹脂１５は、不要な光や空気中の水分などが光学デバイス１００内へ侵入するのを防止する。従って、光学デバイス１００は、電気的接続部などが封止されていない光学デバイスに比べ性能に優れる。
そして、本実施形態の特徴部分であるデバイス基板１０の開口部２の形状は以下に示す通りである。第１開口３における開口の輪郭形状は、第１開口３の略中心点３ｂに対して非点対称であり、具体的には、矩形の４つの頂点のうち１つの頂点が切り落とされてなる形状である。（以下、この頂点が切り落とされてなる部分３ａを「非点対称部３ａ」という）。換言すると、第１開口３における開口の輪郭形状は、非点対称な五角形であり、その５つの内角のうち２つの内角が鈍角であり残りの３つの内角が直角である五角形である。そして、第１開口３を覆っている透光性部材６は７０％以上の透過率を示すため、第１開口３側から光学デバイス１００を透視観察することにより、非点対称部３ａを視認できる。従って、例えば、特定の機能を有する第２端子部（１番ピン側の第２端子部など）と最も近い第１開口３の輪郭の部分に非点対称部３ａを形成すれば、第１開口３側から光学デバイス１００を透視観察することによりその第２端子部の位置を視認することができる。従って、非点対称部３ａは、デバイス基板１０における第２端子部１３，…の配置方向を示す機能を有している。そのため、光学デバイス１００を透視観察することにより、例えば、入力端子である第２端子部の場所や出力端子である第２端子部の場所などがわかる。
以下に、第１開口３における開口の輪郭形状を第１開口３の略中心点３ｂに対して非点対称とする理由を示す。
近年、ビデオカメラ、デジタルカメラ、デジタルスチルカメラなどの小型化が要求されているため、これらの機器に搭載される光学デバイスの小型化が要求されている。そして、図１（ａ）に示すように、光学デバイスの大きさはデバイス基板の大きさで決まるため、デバイス基板の大きさを小さくすることにより光学デバイスを小型にできる。
一方、デバイス基板の大きさを小さくしすぎると、デバイス基板の表面に設ける第２端子部の個数が少なくなってしまう。上述のように、各第２端子部はそれぞれ異なる機能を備えているため、その個数が少なくなってしまうと光学デバイスなどが所望の機能を発揮しえなくなってしまう。そのため、デバイス基板の大きさは、充分な個数の第２端子部をデバイス基板に設けることができる程度に大きく、ビデオカメラなどを小型にすることができる程度に小さいことが好ましい。
さらに、光学デバイスを観察することにより、第２端子部の配置方向がわかることが好ましい。各第２端子部の機能はそれぞれ異なるため、光学デバイスをただ配線基板に実装しただけでは、この光学デバイスが備えている光学素子は所望の光を放射できなかったり、受光した光を画像処理などできなかったりするという事態を招く。このような事態を回避するためには、光学デバイスの観察により特定の機能を有する第２端子部の位置を視認できることが好ましい。特定の機能を有する第２端子部の位置を視認する手法としては、例えば、特定の機能を有する第２端子部の近くの頂点が直線状に切り落とされてなるデバイス基板や、特定の機能を有する第２端子部の近くにマーキングが施されているデバイス基板を用いるということが考えられている。そして、このようなデバイス基板を備えてなる光学デバイスでは、光学素子チップにおける配線の配置方向を考慮してこの光学デバイスを配線基板に実装させることができる。これにより、上記の事態を回避できる。
しかし、上記２つのデバイス基板では、以下に示す問題点がある。まず、特定の機能を有する第２端子部の近くの頂点が直線状に切り落とされてなるデバイス基板では、デバイス基板をこのような形状とするために、その頂点付近における第２端子部の位置を変更しなければならない。従って、デバイス基板における内部端子部の配置や第２端子部の配置が制限されてしまう。また、このデバイス基板を備えた光学デバイスを配線基板に実装してなる光学装置に鏡筒などを搭載する場合などは、このデバイス基板の１つの頂点が直線状に切り落とされているために、デバイス基板の外形で規制がされにくく好ましくない。
また、特定の機能を有する第２端子部の近くにマーキングが施されているデバイス基板では、マーキングを施すためのスペースが必要であるため、デバイス基板を小さくすることができない。よって、光学デバイスを小型にできない。また、デバイス基板の表面に凹凸を形成することによりデバイス基板の表面にマーキングを施すと、デバイス基板の表面には段差が生じてしまう。そのため、このデバイス基板を備えている光学デバイスの平坦度は悪化し、この光学デバイスを配線基板に実装してなる光学装置に鏡筒などを搭載するときには、その搭載時の煽りに影響を与えてしまう。
ところが、本実施形態における光学デバイス１００では、非点対称部３ａは第１開口３における開口の輪郭の一部であるため、デバイス基板１０における内部端子部１２ａの配置や第２端子部１３の配置を変更する必要はない。また、非点対称部３ａを形成するためのスペースをほとんど要しないため、デバイス基板１０を小型にでき、その結果、光学デバイス１００の小型化を図ることができる。さらに、デバイス基板１０は矩形形状に形成されているとともに表面段差を有していないため、光学デバイス１００を配線基板に実装してなる光学装置に鏡筒などを搭載させるときには、デバイス基板１０の外形で規制がされてしまうことはないとともにその搭載時の煽りに影響を与えることはない。
そのうえ、非点対称部３ａはデバイス基板１０における第２端子部１３，…の配置方向を示す機能を有しているため、光学デバイス１００を透視観察することにより、例えば、入力端子である第２端子部の場所や出力端子である第２端子部の場所などがわかる。従って、デバイス基板１０の第１開口３側から光学デバイス１００を透視観察して光学デバイス１００を配線基板に実装すれば、例えば入力端子である第２端子部とその入力端子に対応する配線基板の接続端子とを合致させて実装させることができる。従って、光学素子に電圧が印加されなかったり過剰な電圧が印加されたりすることはないため、この光学素子は所望の光を放射したり受光した光を画像処理したりできる。
−光学デバイス１００の製造工程−
まず、図３（ａ）に示す工程で、配線パターンが形成されたリードフレーム５２を封止テープ２１の上に載置する。このとき、リードフレーム５２の大部分は、その下部にハーフエッチ又はプレスされてなる凹部が設けられ、内部端子部１２ａ及び外部端子部１２ｂとなる部分だけが凹部の底面から下方に突出した構造となっている。これにより、封止テープ２１にリードフレーム５２が戴置されてなるリードフレーム材が形成される。なお、このリードフレーム５２は、後述の工程において分割されて配線部１２となる。
次に、図３（ｂ）に示す工程で、モールド工程を行なう。この工程の詳細を図４（ａ）及び（ｂ）に示す。この工程では、まず、上述のリードフレーム材をモールド金型３１に装着する。このとき、モールド金型３１は、図４（ａ）では一体として記載されているが、略平板からなる下側金型と下側金型を覆う上側金型とからなる。そして、上側金型は、一方の表面に形成された２つのダイキャビティ３１ａ，３１ａと、各ダイキャビティ３１ａ間を隔てる仕切部３１ｂと、各ダイキャビティ３１ａ内にそれぞれ設けられたピン部材３１ｃ，３１ｃとを備えてなる。ここで、仕切部３１ｂは開口部２となる部分であり、その形状は１つの頂点が直線状に切り取られてなる略矩形を底面とする柱状である。また、ピン部材３１ｃ，３１ｃはそれぞれ位置決め用穴１０ａ，１０ａとなる部分である。そして、リードフレーム５２を上にして上述のリードフレーム材を下側金型の表面に設置し、ダイキャビティ３１ａ，３１ａが形成されている面を下方に向け、且つ、リードフレーム材を覆うように上側金型を設置する。これにより、ダイキャビティ３１ａ，３１ａはリードフレーム材及び下側金型により蓋をされる。それから、図４（ｂ）に示すように、エポキシ樹脂などの可塑性樹脂をダイキャビティ３１ａ，３１ａに充填させる。その後、可塑性樹脂が固着したらモールド金型を取り外し、リードフレーム材から封止テープ２１を剥がす。これにより、リードフレーム５２が埋め込まれてなる成形体１１が形成される。このとき、内部端子部１２ａ及び外部端子部１２ｂが成形体１１の一方の表面に露出している。そして、内部端子部１２ａなどの露出している部分が、上述の内部端子部１２ａなどの他方の端部である。
そして、図示しないが、内部端子部１２ａなどの他方の端部を上に向けて、成形体１１を設置する。そして、ブレードにより、成形体１１の相隣接する光学デバイス形成領域間の境界部分を切り込み部の中央部分で切断して、成形体１１を個々の光学デバイスに分割する。これにより、配線部１２が埋め込まれてなるデバイス基板１０が形成される。
続いて、図３（ｃ）に示す工程で、外部端子部１２ｂの他方の端部に、複数個の第２端子部１３，１３，…を設ける。このとき、デバイス基板１０の略中心点を対称中心として点対称に第２端子部１３，１３，…を設けることが好ましい。
その後、図３（ｄ）に示す工程で、光学素子チップ５の光学素子形成面５ａを下方に向けて、内部端子部１２ａなどの他方の端部が露出している面側の開口（第２開口）を覆うように光学素子チップ５を搭載する。このとき、内部端子部１２ａの他方の端部の表面にバンプ８を設けて、バンプ８上に光学素子チップ５の電極パッド５ｂを設けてバンプ８と電極パッド５ｂとをフリップチップ接続する。なお、光学素子チップ５を設置するとき、デバイス基板１０に設けられた位置決め用穴１０ａ，１０ａを基準にして光学素子チップ５の位置決めを行なえば、デバイス基板１０に対してすなわち光学デバイス１００に対して光学素子チップ５を所望の方向に設置できる。
そして、図３（ｅ）に示す工程で、第１シール樹脂７を用いて、内部端子部１２ａ、バンプ８及び電極パッド５ｂを封止する。これにより、光学素子と配線部１２との電気的接続部、すなわち光学素子チップ５と開口部２の周辺部との間の空隙が第１シール樹脂７により封止される。
そして、図３（ｆ）に示す工程で、光学素子チップ５を下にして図３（ｅ）に示す工程で形成された形成体を配置し、開口部２の覆われていない側の開口（第１開口）を覆って透光性部材６を載置する。そして、第２シール樹脂１５を用いて、透光性部材６と開口部２の周辺部との間の空隙を封止する。以上により、本実施形態における光学デバイス１００を製造することができる。
第１開口における開口の輪郭形状がその開口の略中心点に対して点対称に形成されているデバイス基板を用いて光学デバイスを製造するときには、上述のモールド工程で用いる上側金型の仕切部の形状は底面を矩形とする柱状である。一方、本実施形態におけるデバイス基板１０を用いて光学デバイスを製造するときには、モールド工程で用いる上側金型の仕切部３１ｂの形状は１つの頂点が直線状に切り取られてなる略矩形を底面とする柱状である。すなわち、上側金型の仕切部の底面の形状を矩形から１つの頂点が直線状に切り取られてなる略矩形へと変更すれば、透視観察によりデバイス基板１０における第２端子部１３，…の配置方向がわかる光学デバイス１００を製造できる。
（第２の実施形態）
第２の実施形態では、図５を用いてデバイス基板２０の構造を示す。なお、図５はデバイス基板２０の第１開口側の平面図である。
本実施形態における光学デバイスは、図１に示すデバイス基板１０を以下に示すデバイス基板２０に変更した光学デバイスである。そして、それ以外の光学デバイスの構造及び製造方法は上記実施形態１と略同一であるため、ここでは、その説明を省略する。
本実施形態におけるデバイス基板２０と上記実施形態１におけるデバイス基板１０とでは、第１開口における開口の輪郭形状のみを異にする。本実施形態におけるデバイス基板２０の第１開口２３における開口の輪郭形状は、矩形の頂点が曲線状に切り取られてなる形状である（以下、矩形の頂点が曲線状に切り取られてなる部分２３ａを「非点対称部２３ａ」という）。換言すると、第１開口２３における開口の輪郭形状は、矩形の４つの頂点のうちの１つの頂点が円弧に形成されてなる。また別の言い方をすると、第１開口２３における開口の輪郭形状は、矩形の４つの頂点のうちの１つの頂点が丸コーナーである。そして、特定の機能を有する第２端子部と最も近い第１開口２３の輪郭部分に非点対称部２３ａを形成すれば、第１開口２３側から光学デバイスを透視観察することによりその特定の機能を有する第２端子部の位置を視認できる。よって、非点対称部２３ａは、デバイス基板２０における第２端子部の配置方向を示す機能を備えている。従って、本実施形態における光学デバイスは上記実施形態１における光学デバイス１００が奏する効果と略同一の効果を奏する。
なお、本実施形態における光学デバイスの製造方法のモールド工程で使用する上側金型の仕切部の形状は、１つの頂点が曲線状に切り取られてなる略矩形を底面とする柱状である。
（第３の実施形態）
第３の実施形態では、図６を用いてデバイス基板３０の構造を示す。なお、図６は光学デバイスの裏面図である。
本実施形態における光学デバイスは、図１に示す光学素子チップ５及びデバイス基板１０を以下に示す光学素子チップ３５及びデバイス基板３０にそれぞれ変更した光学デバイスである。そして、それ以外の光学デバイスの構造及び製造方法は上記実施形態１と略同一であるため、ここでは、その説明を省略する。
本実施形態におけるデバイス基板３０では、第１開口における開口の輪郭形状が矩形である。そのため、デバイス基板３０を透視観察しても、デバイス基板３０における第２端子部１３，…の配置方向を視認することはできない。しかし、光学素子チップ３５が以下に示す特徴を備えているため、デバイス基板３０における第２端子部１３，…の配置方向を視認できる。以下に、本実施形態における光学素子チップ３５を示す。
光学素子チップ３５では、図６に示すように、光学素子チップ３５の裏面（矩形）の１つの頂点付近に、デバイス基板３０における第２端子部の配置方向を示す円形状の方向指示用マーカー部３５ａが形成されている。例えば、方向指示用マーカー部３５ａは、特定の機能を有する第２端子部の近くの光学素子チップ３５の裏面に設けられている。そのため、光学デバイスの裏面視により特定の機能を有する第２端子部を視認できる。従って、本実施形態における光学デバイスは上記実施形態１に記載の光学デバイス１００と略同一の効果を奏する。
なお、方向指示用マーカー部３５ａは公知のマーキング方法により施されることが好ましく、その形状は円形に限定されず多角形などであってもよい。
また、本実施形態における光学デバイスの製造方法のモールド工程で使用する上側金型の仕切部の形状は、底面を矩形とする柱状である。
（第４の実施形態）
第４の実施形態では、図７、８及び図９を用いて、光学デバイス４００の構造、光学素子チップの性能を検査する方法、光学デバイス４００の製造方法を示す。なお、図７は本実施形態における光学デバイス４００の構造を示す図であり、図８は光学基板から光学素子チップを製造する方法を示すフロー図、図９は光学デバイス４００の製造工程を示すフロー図である。また、図７（ｂ）は光学デバイス４００の裏面図であり、図７（ａ）は図７（ｂ）におけるＶＩＩＡ−ＶＩＩＡ線における断面図である。
本実施形態における光学デバイス４００は、図７に示すように、図１に示す光学素子チップ５及び光学デバイス１０を以下に示す光学素子チップ４５及び光学デバイス４０にそれぞれ変更した光学デバイスである。そして、それ以外の光学デバイス４００の構造及び製造方法は上記実施形態１の光学デバイス１００の構造と略同一であるため、その説明を省略する。
本実施形態におけるデバイス基板４０は、上記実施形態３におけるデバイス基板３０と略同一である。そのため、デバイス基板４０を透視観察しても、デバイス基板４０における第２端子部１３，…の配置方向を視認することはできない。しかし、光学素子チップ４５が以下に示す特徴を備えているため、デバイス基板４０における第２端子部１３，…の配置方向を視認できる。以下に、本実施形態における光学素子チップ４５を示す。
光学素子チップ４５では、図７（ｂ）に示すように、光学素子チップ４５の裏面に、「Ａ」からなる方向指示用マーカー部４５ａが形成されている。この方向指示用マーカー部４５ａは、上記実施形態３における方向指示用マーカー部３５ａと同様、デバイス基板４０における第２端子部１３，…の配置方向を示す。例えば、特定の機能を有する第２端子部の位置が左側にくるように、方向指示用マーカー部４５ａを形成する。そのため、光学デバイス４００の裏面観察により特定の機能を有する第２端子部を視認でき、本実施形態における光学デバイス４００は上記実施形態１における光学デバイス１００と略同一の効果を奏する。
なお、上記実施形態３と同様、方向指示用マーカー部４５ａは公知のマーキング方法により施されることが好ましい。また、本実施形態における光学デバイスの製造方法のモールド工程で使用する上側金型の仕切部の形状は、底面を矩形とする柱状である。
さらに、ウェハ状態での各光学素子チップの裏面に方向指示用マーカー部４５ａを形成すれば、光学デバイス４００の方向がわかるという以外に以下に示す効果をも奏する。
一般に、光学素子チップは複数の光学素子チップが並んで形成されている基板（光学基板、ウェハ）を各々の光学素子チップに切り分けることにより製造されるが、ウェハをダイシングする前に各光学素子チップをそれぞれ電気的に検査する。そして、この検査において良品と判断された光学素子チップのみを用いて、光学デバイスなどを製造し、ビデオカメラなどの最終製品を製造する。その後、その最終製品の光学的検査を行い、光学的検査で合格と判断された最終製品のみを市場に流通させる。
この光学的検査が行われる最終製品は、電気的な検査で良品の光学素子チップであると判断された光学素子チップのみを備えている。しかし、ウェハ状態において各光学素子チップの光学的性能を検査できないため、電気的検査では良品の光学素子チップであると判断された光学素子チップを用いて製造された最終製品であっても、この光学的検査において不合格と判断されてしまう最終製品がある。そして、不合格と判断されたこの最終製品を市場に流通させることはできない。そのため、不合格とされた最終製品の製造コスト及び製造時間などが無駄となってしまう。
このような不具合が生じてしまうのは、光学的検査の結果を光学デバイスなどの製造工程へフィードバックできないためである。
多くの場合、ウェハは積層工程やエッチング工程などを何回も繰り返して製造され、これら一連の製造工程は装置を用いて行われる。そして、一度に複数個の光学素子チップを製造するため、１台の製造装置が同一の機能を有する部品を複数個備えている場合が多く、各ウェハにおける位置が同一である光学素子チップではその光学的性能がそれぞれ略同一である場合が多い。従って、ダイシング後も各光学素子チップがウェハのどこに位置していたのかがわかれば、光学的検査の結果を光学デバイスなどの製造工程へフィードバックさせることができる。このことに着目して、本願発明者らは、パターンの欠陥で繰り返し発生するウェハ面内のパターン依存性や設備の差による依存性、条件のばらつきをトレースする方法を発明した。図８を用いてその方法を説明する。なお、以下において、「試験用」は、光学的検査の結果を光学デバイスなどの製造工程へフィードバックさせるために用いるものを意味する。そして、全ての性能検査工程を経て良品であると判断された試験用最終製品を市場に流通させることは可能である。また、「試験用最終製品」に対してのみ後述の光学的検査を行うのではなく、「最終製品」に対してもこの光学的検査を行う。
まず、ウェハ製造工程Ｓ４０１では、同一の方法及び同一の製造装置を用いて、表面に光学素子チップが形成されてなるウェハを複数枚製造する。このとき、そのうちの一枚を、光学素子チップの光学的性能を調べるための試験用ウェハとする。そして、研削工程Ｓ４０２へ進む。なお、以下に示す工程において、特に断らない場合にはこの工程で製造した全てのウェハに対して作業を行うことが好ましい。
研削工程Ｓ４０２では、光学素子チップが形成されている面と反対側のウェハの面（ウェハの裏面）を研削する。そして、電気的検査工程Ｓ４０３へ進む。
電気的検査工程Ｓ４０３では、ウェハに形成されている各光学素子チップに対して、それぞれ電気的検査を行う。具体的には、まず、各光学素子チップに検査用の信号波形を入力し、その入力波形に対する各光学素子チップからの出力波形を検出する。そして、検出された出力波形と入力波形に対する理想的な出力波形とを比較する。この波形の比較により、両出力波形が略同一であればその光学素子チップは良品であると判断され、両出力波形が互いに異なればその光学素子チップは不良品であると判断される。そして、この波形の比較により不良品であると判断された光学素子チップに対しては、その光学素子チップの表面に不良品である旨を記載する。そして、マーキング工程Ｓ４０４へ進む。
マーキング工程Ｓ４０４では、各光学素子チップの裏面に、ウェハにおける各光学素子チップの位置を示すマーカーを施す。このとき、マーカーは公知のマーキング方法により施されることが好ましい。また、光学素子チップの裏面の中心点を対称中心として、非点対称に施されることが好ましい。そして、ダイシング工程Ｓ４０５へ進む。
ダイシング工程Ｓ４０５では、ウェハをダイシングする。これにより、１枚のウェハから無数個の光学素子チップを製造することができる。なお、検査工程Ｓ４０２で不良品である旨が表面に記載された光学素子チップは、この工程の後、廃棄処分される。そして、製品製造工程Ｓ４０６へ進む。
製品製造工程Ｓ４０６では、光学素子チップの光学的性能を調べるための試験用光学デバイス、試験用光学装置、試験用最終製品を製造する。具体的には、まず、試験用ウェハをダイシングして製造された試験用光学素子チップを用いて、図９に示す方法に従って試験用光学デバイスを製造する。ここで、図９に示す方法は上記実施形態１に記載の製造方法（図３）と略同一であるが、モールド工程において断面形状が矩形である上側金型を用いるという点と裏面にマーカーが施されている光学素子チップ４５を用いるという点とが異なる。その後、その試験用光学デバイスを配線基板に実装させて試験用光学装置を製造する。それから、その試験用光学装置に鏡筒を搭載させて、ビデオカメラなどの試験用最終製品を製造する。そして、光学的検査工程Ｓ４０７へ進む。
光学的検査工程Ｓ４０７では、試験用最終製品に対して光学的に検査する。具体的には、電気的な特性検査や画像の視認検査により良・不良品を判定する。その後、解析工程Ｓ４０８へ進む。
解析工程Ｓ４０８では、各光学素子チップの光学的性能とウェハにおける各光学素子チップの位置との関係を調べる。光学素子チップの光学的性能は、光学的検査工程Ｓ４０７の検査結果からわかる。具体的には、光学的検査Ｓ４０７において、合格と判断された試験用最終製品に搭載されている光学素子チップは光学的性能に優れ、不合格と判断された試験用最終製品に搭載されている光学素子チップは光学的性能に優れていないと推測できる。また、ウェハにおける各光学素子チップの位置は、試験用光学デバイスを裏面観察すればわかる。そして、上述のように、この関係はウェハが異なっても同じであると考えられるため、この関係を用いて、ウェハのどの位置にあった光学素子チップを用いて光学デバイスなどを製造すれば光学的性能に優れた製品を製造すればよいかを推測できる。従って、この方法で光学製品を製造すれば、上述の不具合を解消できる。
以上より、本実施形態における光学素子チップの性能検査方法は、以下に示す構成であることが好ましい。
まず、第１の構成は、表面に複数個の光学素子チップが形成されてなり、各光学素子チップの光学的性能を調べるための試験用ウェハを含むウェハを製造する工程と、ウェハの表面と反対側のウェハの面（ウェハの裏面）を研削する研削工程と、各光学素子チップに対して電気的検査を行う電気的検査工程と、各光学素子チップの各裏面に、ウェハにおける各光学素子チップの位置を示すマーカーを施すマーキング工程と、マーキング工程を経た後に、ウェハをダイシングするダイシング工程と、試験用ウェハをダイシングして得られた試験用光学素子チップを用いて、試験用光学デバイスを製造する工程と、試験用光学デバイスを配線基板に実装して試験用光学装置を製造する工程と、試験用光学装置に鏡筒などの光学部品を搭載して試験用最終製品を製造する工程と、試験用最終製品に対して光学的検査を行う光学的検査工程と、その光学的検査の結果を基に、試験用ウェハにおける各試験用光学素子チップの位置と各試験用光学素子チップの光学的性能との関係を調べる解析工程と、解析工程の後に、試験用ウェハにおける光学素子チップの位置とその光学素子チップの光学的性能との関係を基に、試験用ウェハ以外のウェハをダイシングして得られた光学素子チップのうちある一定の光学的性能よりも優れた光学的性能を示す光学素子チップのみを選別して、光学デバイスを製造する工程とを含む構成である。
第１の構成を換言すると、まず、試験用ウェハからダイシングされた試験用光学素子チップを用いて試験用最終製品を製造し、その試験用最終製品に対して光学的検査を行う。次に、その光学的検査の結果から、ウェハにおける各光学素子チップの位置とその光学素子チップの光学的性能とを関係付ける。続いて、その関係を基に、他のウェハからダイシングされ、光学的性能に優れていると予測される光学素子チップを用いて、光学的性能に優れた製品を製造する。
また、光学素子チップの性能検査方法は、以下に示す構成であってもよい。
第２の構成は、表面に複数個の光学素子チップが形成されてなり、各光学素子チップの光学的性能を調べるための試験用ウェハを製造する工程と、表面と反対側の試験用ウェハの面（試験用ウェハの裏面）を研削する研削工程と、各光学素子チップに対して電気的検査を行う電気的検査工程と、各光学素子チップの各裏面に、試験用ウェハにおける各光学素子チップの位置を示すマーカーを施すマーキング工程と、マーキング工程を経た後に、試験用ウェハをダイシングするダイシング工程と、ダイシングして得られた試験用光学素子チップを用いて、試験用光学デバイスを製造する工程と、試験用光学デバイスを配線基板に実装して試験用光学装置を製造する工程と、試験用光学装置に対して光学的検査を行う光学的検査工程と、その光学的検査の結果を基に、試験用ウェハにおける各試験用光学素子チップの位置と各試験用光学素子チップの光学的性能との関係を調べる解析工程と、解析工程の後に、試験用ウェハにおける光学素子チップの位置とその光学素子チップの光学的性能との関係を基に、光学素子チップを製造する装置の欠陥部を修繕する工程と、その装置を用いてウェハを製造する工程と、そのウェハからダイシングされた光学素子チップを用いて光学製品を製造する工程とを備えている。
第２の構成は、第１の構成と異なり、光学素子チップを製造するための装置を修繕する工程を備えている。そして、この工程を備えているため、第１の構成を用いてウェハを製造した場合よりも、第２の構成を用いてウェハを製造した場合の方が、光学的性能に優れている光学素子チップを多数個製造することができる。そのため、最終製品の歩留まりは第１の構成よりも第２の構成の方が高いため、第２の構成の方が好ましい。
また、マーキング工程において施されるマーカーは、非点対称な記号、非点対称な文字または記号と文字との混合などからなることが好ましい。このようにすることにより、上述の不具合を解消することができるだけでなく、この光学素子チップ４５を備えてなる光学デバイス４００における第２端子部１３，…の配置方向がわかるため好ましい。
なお、本実施形態における方向指示用マーカー部４５ａは、「Ａ」以外のアルファベットであっても、仮名、漢字、数字などであってもよく、複数の文字からなってもよい。また、例えば、アルファベットと仮名とが混じってなってもよい。また、方向指示用マーカー部４５ａが複数の文字や記号などからなる場合には、そのうちの１字や１つの記号自体が点対称であっても、方向指示用マーカー部全体として光学素子チップ４５の略中心に対して非点対称であればよい。
また、本実施形態における光学素子チップの性能検査方法では、まず、検査工程Ｓ４０２を行い、その後に、研削工程Ｓ４０１、マーキング工程Ｓ４０３、ダイシング工程Ｓ４０４、選別工程Ｓ４０５の順に行ってもよい。また、良不良品検査の結果を光学素子チップ４５の裏面に記載してもよい。
そして、上述の光学素子チップの性能検査方法において光学的に良品であると判断された光学素子チップは、図７に示す光学デバイス４００だけでなく、ＣＣＤ・ＣＭＯＳ
(complementary metal-oxide semiconductor)等のイメージセンサーに搭載される固体撮像素子が形成される光学素子チップやレーザなどに搭載される受光素子が形成される光学素子チップなどとしても用いることができる。
（第５の実施形態）
第５の実施形態では、図１０を用いてデバイス基板５０の構造を示す。なお、図１０はデバイス基板５０の裏面図である。
本実施形態における光学デバイスは、図１に示すデバイス基板１０を以下に示すデバイス基板５０に変更した光学デバイスである。それ以外の光学デバイスの構造及び製造方法は上記実施形態１と略同一であるため、ここでは、その説明を省略する。
本実施形態におけるデバイス基板５０では、第１開口における開口の輪郭形状は矩形である。そのため、デバイス基板５０を透視観察しても、デバイス基板５０における第２端子部１３，…の配置方向を視認することはできない。しかし、デバイス基板５０が以下に示す特徴を備えているため、デバイス基板５０における第２端子部１３，…の配置方向を視認できる。以下に、本実施形態におけるデバイス基板５０を示す。
デバイス基板５０には、上記実施形態１に記載した位置決め用穴５０ａ，５０ａと、デバイス基板における第２端子部の配置方向を示す方向指示用貫通孔部５０ｂとが形成されている。そして、方向指示用貫通孔部５０ｂは、例えば、特定の機能を有する第２端子部の近くのデバイス基板の部分に形成されている。そのため、光学デバイスの視認により特定の機能を有する第２端子部を視認できる。よって、本実施形態における光学デバイスは上記実施形態１に記載の光学デバイス１００と略同一の効果を奏する。
なお、この方向指示用貫通孔部５０ｂは、第２端子部１３，…が形成されている箇所及び第１シール樹脂７が設けられている箇所以外のデバイス基板の箇所に形成されていることが好ましい。
また、本実施形態における光学デバイスの製造方法のモールド工程では、３つのピン部材を用いる。また、この工程で使用する上側金型の仕切部の形状は、底面を矩形とする柱状である。
（その他の実施形態）
本発明は、上記実施形態１から５について、以下のような構成としてもよい。
本発明における光学デバイスは、非点対称部３ａ，２３ａ、方向指示用マーカー部３５ａ，４５ａ及び方向指示用貫通孔部５０ｂを備えていてもよく、非点対称部３ａ，２３ａ及び方向指示用マーカー部３５ａ，４５ａを備えていてもよく、また、非点対称部３ａ，２３ａ及び方向指示用貫通孔部５０ｂを備えていてもよい。
また、デバイス基板１０に設けられている位置決め用穴１０ａの代わりに、デバイス基板１０の外周部に位置決め用段差部を設けてもよい。この位置決め用段差部は位置決め用穴１０ａと略同一の機能を奏する。
また、第２端子部１３は、第２開口４側のデバイス基板の表面における中心点を対称中心として非点対称に配置されていてもよい。
また、光学デバイス１００の製造工程では、図３（ｆ）に示す光学素子チップ５をデバイス基板１０に取り付けた後に個々の光学デバイスに分割してもよいし、図３（ｇ）に示す透光性部材６をデバイス基板１０に取り付けた後に個々の光学デバイスに分割してもよい。
また、光学デバイス１００の製造工程のモールド工程は、リードフレーム５２を封止テープ２１の上に載置した状態で行われたが、必ずしも封止テープ２１を用いる必要はない。ただし、封止テープ２１を用いた場合には、上側金型と下側金型とでリードフレーム５２の上下面をクランプすることができるため、金型面とリードフレームの上下面とが密着した状態を安定させることができる。すなわち、金型面とリードフレームの上下面とを密着させて可塑性樹脂を充填させることができる。その結果、成形による樹脂ばりの発生が効果的に抑制されるとともに、内側端子部１２ａ、外側端子部１２ｂの他方の端部がデバイス基板１０に露出してなる構造を得ることができるために光学デバイス１００を配線基板に取り付ける場合の半田接合が容易になるなど、実装の容易化，迅速化を図ることができる。
本発明は、上記実施形態１及び２について、以下のような構成としてもよい。
第１開口における開口の輪郭形状は、例えば、正多角形の輪郭の少なくとも一部に、第１開口における開口部の面積をその正多角形の面積よりも小さくする面積縮小部が形成されてなってもよい。また、その輪郭形状は、正多角形の輪郭の少なくとも一部に、第１開口における開口部の面積をその正多角形の面積よりも大きくする面積拡大部が形成されてなってもよい。また、その輪郭形状は、円形の輪郭の少なくとも一部に、第１開口における開口部の面積をその円形の面積よりも小さくする面積縮小部が形成されてなってもよい。また、その輪郭形状は、円形の輪郭の少なくとも一部に、第１開口における開口部の面積をその円形の面積よりも大きくする面積拡大部が形成されてなってもよい。
以上説明したように、本発明は、例えば、光を放射または受光する光学素子が形成されている光学素子チップを備えた光学デバイス及びその光学デバイスを備えた光学装置などに有用である。
実施形態１における光学デバイス１００の構造を示す図である。 実施形態１におけるデバイス基板１０の構造を示す図である。 実施形態１における光学デバイス１００の製造工程を示す断面図である。 実施形態１における光学デバイス１００の一部の製造工程を示す断面図である。 実施形態２におけるデバイス基板２０の平面図である。 実施形態３におけるデバイス基板３０の平面図である。 実施形態４における光学デバイス４００の構造を示す図である。 実施形態４における光学素子チップの性能検査行程を示す図である。 実施形態４における光学デバイス４００の製造工程を示す断面図である。 実施形態５におけるデバイス基板５０の平面図である。 従来例におけるＣＣＤパッケージ・チップ９０の断面図である。
符号の説明
２，２２ 開口部
３，２３ 第１開口
３ａ 頂点が直線状に切り落とされてなる部分
４ 第２開口
５，３５，４５ 光学素子チップ
５ａ 光学素子形成面
６ 透光性部材
１０，２０，３０，４０，５０ デバイス基板
１２ａ 内部端子部（第１端子部）
１３ 第２端子部
１４ 導電部
２３ａ 頂点が曲線状に切り落とされてなる部分
３５ａ，４５ａ 方向指示用マーカー部
５０ｂ 方向指示用貫通孔部
１００，４００ 光学デバイス

Claims (7)

  1. 表面に対して実質的に垂直に延びて貫通している開口部が形成されているデバイス基板と、
    前記開口部の第１開口を覆う透光性部材と、
    前記開口部の第２開口を覆って設けられており、光を放射または受光する光学素子が前記透光性部材と対向する面に形成されている光学素子チップと、
    一部が前記デバイス基板内に埋め込まれて設けられており、前記光学素子と電気的に接続されている第１端子部及び配線基板と電気的に接続される第２端子部を備えている導電部と、
    前記光学素子と前記第１端子部との電気的接続部を封止している封止材と
    を備え、
    前記第１開口には、当該第１開口の輪郭形状を当該第１開口の略中心点に対して非点対称とする非点対称部が形成されており、
    前記非点対称部は、前記デバイス基板における前記第２端子部の配置方向を示す機能を有している、光学デバイス。
  2. 請求項１に記載の光学デバイスにおいて、
    前記デバイス基板は、前記第１開口の略中心点に対して点対称な外形形状を有しており、
    前記第２端子部は、前記第１開口の略中心点に対して点対称となるように前記デバイス基板に配置されており、互いに異なる機能を有しており、
    前記非点対称部は、前記第１開口の輪郭のうち特定の機能を有する第２端子部の最も近くに位置する部分に形成されており、
    前記特定の機能を有する第２端子部は、電圧を光学素子チップへ入力する入力端子又は電圧を配線基板へ出力する出力端子である、光学デバイス。
  3. 請求項１または２に記載の光学デバイスにおいて、
    前記非点対称部は、矩形の少なくとも１つの頂点が直線状に切り落とされてなる、光学デバイス。
  4. 請求項１または２に記載の光学デバイスにおいて、
    前記非点対称部は、矩形の少なくとも１つの頂点が曲線状に切り落とされてなる、光学デバイス。
  5. 請求項１に記載の光学デバイスにおいて、
    前記光学素子チップは、前記光学素子が形成されている光学素子形成面を備え、
    前記光学素子形成面は、前記透光性部材と対向しており、
    前記光学素子形成面とは反対側の光学素子チップの面に、前記デバイス基板における前記第２端子部の配置方向を示す方向指示用マーカー部が形成されている光学デバイス。
  6. 請求項５に記載の光学デバイスにおいて、
    前記方向指示用マーカー部は、文字及び記号の少なくとも１つからなる、光学デバイス。
  7. 請求項１に記載の光学デバイスにおいて、
    前記デバイス基板には、該デバイス基板における前記第２端子部の配置方向を示す方向指示用貫通孔部が形成されている光学デバイス。
JP2004337309A 2004-11-22 2004-11-22 光学デバイス Expired - Fee Related JP4324081B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004337309A JP4324081B2 (ja) 2004-11-22 2004-11-22 光学デバイス
US11/244,083 US7166908B2 (en) 2004-11-22 2005-10-06 Optical device
KR1020050094273A KR20060056848A (ko) 2004-11-22 2005-10-07 광학 디바이스
CNB2005101085900A CN100521217C (zh) 2004-11-22 2005-10-10 光学装置
TW094137015A TW200618266A (en) 2004-11-22 2005-10-21 Optical device
US11/633,566 US20070075324A1 (en) 2004-11-22 2006-12-05 Optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004337309A JP4324081B2 (ja) 2004-11-22 2004-11-22 光学デバイス

Publications (2)

Publication Number Publication Date
JP2006147915A JP2006147915A (ja) 2006-06-08
JP4324081B2 true JP4324081B2 (ja) 2009-09-02

Family

ID=36460174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004337309A Expired - Fee Related JP4324081B2 (ja) 2004-11-22 2004-11-22 光学デバイス

Country Status (5)

Country Link
US (2) US7166908B2 (ja)
JP (1) JP4324081B2 (ja)
KR (1) KR20060056848A (ja)
CN (1) CN100521217C (ja)
TW (1) TW200618266A (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
JP4324081B2 (ja) * 2004-11-22 2009-09-02 パナソニック株式会社 光学デバイス
JP2007235103A (ja) * 2006-01-31 2007-09-13 Sanyo Electric Co Ltd 半導体発光装置
US7750279B2 (en) * 2006-02-23 2010-07-06 Olympus Imaging Corp. Image pickup apparatus and image pickup unit
TWI320545B (en) * 2006-10-05 2010-02-11 Chipmos Technologies Inc Film type package for fingerprint sensor
US8422243B2 (en) * 2006-12-13 2013-04-16 Stats Chippac Ltd. Integrated circuit package system employing a support structure with a recess
US20100103296A1 (en) * 2007-04-13 2010-04-29 Yasushi Nakagiri Solid-state imaging apparatus and manufacturing method thereof
JP2008263553A (ja) * 2007-04-13 2008-10-30 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP2008263550A (ja) * 2007-04-13 2008-10-30 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP2008263551A (ja) * 2007-04-13 2008-10-30 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP2008312104A (ja) * 2007-06-18 2008-12-25 Panasonic Corp 固体撮像装置およびその製造方法
JP2008263552A (ja) * 2007-04-13 2008-10-30 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
SG152086A1 (en) * 2007-10-23 2009-05-29 Micron Technology Inc Packaged semiconductor assemblies and associated systems and methods
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
JP2009188720A (ja) * 2008-02-06 2009-08-20 Panasonic Corp 固体撮像装置およびその製造方法
CN101960608A (zh) * 2008-03-11 2011-01-26 松下电器产业株式会社 半导体设备以及半导体设备的制造方法
US8605211B2 (en) * 2011-04-28 2013-12-10 Apple Inc. Low rise camera module
JP5982380B2 (ja) * 2011-08-19 2016-08-31 富士フイルム株式会社 撮像素子モジュール及びその製造方法
JP2013045842A (ja) * 2011-08-23 2013-03-04 Sharp Corp 発光装置
JP2018125393A (ja) * 2017-01-31 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 電子部品、カメラモジュール
JP2018125672A (ja) * 2017-01-31 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 電子部品、カメラモジュール及び電子部品の製造方法
DE102017111824A1 (de) * 2017-05-30 2018-12-06 Infineon Technologies Ag Package mit einer Komponente, die auf der Träger-Ebene verbunden ist

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867368A (en) * 1997-09-09 1999-02-02 Amkor Technology, Inc. Mounting for a semiconductor integrated circuit device
US6278193B1 (en) * 1998-12-07 2001-08-21 International Business Machines Corporation Optical sensing method to place flip chips
FR2800909B1 (fr) * 1999-11-04 2003-08-22 St Microelectronics Sa Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
US6337122B1 (en) * 2000-01-11 2002-01-08 Micron Technology, Inc. Stereolithographically marked semiconductors devices and methods
TW454309B (en) 2000-07-17 2001-09-11 Orient Semiconductor Elect Ltd Package structure of CCD image-capturing chip
JP3738824B2 (ja) * 2000-12-26 2006-01-25 セイコーエプソン株式会社 光学装置及びその製造方法並びに電子機器
JP2002305261A (ja) * 2001-01-10 2002-10-18 Canon Inc 電子部品及びその製造方法
KR100514917B1 (ko) * 2002-05-07 2005-09-14 미쓰이 가가쿠 가부시키가이샤 고체 촬상소자 장착용 패키지
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
JP3729817B2 (ja) * 2003-04-28 2005-12-21 松下電器産業株式会社 固体撮像装置の製造方法
JP4324081B2 (ja) * 2004-11-22 2009-09-02 パナソニック株式会社 光学デバイス

Also Published As

Publication number Publication date
KR20060056848A (ko) 2006-05-25
JP2006147915A (ja) 2006-06-08
CN100521217C (zh) 2009-07-29
US20060108656A1 (en) 2006-05-25
CN1779983A (zh) 2006-05-31
TW200618266A (en) 2006-06-01
US7166908B2 (en) 2007-01-23
US20070075324A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
JP4324081B2 (ja) 光学デバイス
US7259438B2 (en) Solid state imaging device and producing method thereof
US7563644B2 (en) Optical device and method for fabricating the same
JP4503677B2 (ja) 上側および下側の基板表面を露出させた半導体パッケージ
US7675131B2 (en) Flip-chip image sensor packages and methods of fabricating the same
JP4686134B2 (ja) 光学デバイスおよびその製造方法
JP2007537670A (ja) マイクロエレクトロニクスイメージャ用カバー及びマイクロエレクトロニクスイメージャをウェファレベルでパッケージングする方法
US7154156B2 (en) Solid-state imaging device and method for producing the same
KR20130132745A (ko) 적층 가능한 몰딩된 마이크로전자 패키지
JP4170950B2 (ja) 光学デバイスおよびその製造方法
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JP2009088510A (ja) ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール
US20090290062A1 (en) Optical device and production method thereof
US7642662B2 (en) Semiconductor device and method of manufacturing the same
US20060110097A1 (en) Optical device and optical apparatus
US9609191B2 (en) Image pickup unit and method for manufacturing the same
JP2018074022A (ja) 半導体装置
JP4147171B2 (ja) 固体撮像装置およびその製造方法
JP5352131B2 (ja) 半導体装置の製造方法
JP2012243987A (ja) 半導体装置の製造方法
JP2016039190A (ja) 半導体装置
KR20170008088A (ko) 이미지센서 칩 패키지 제조방법
JP2006023166A (ja) 検査用ソケットおよびそれを用いた半導体装置の製造方法
JP2003078072A (ja) 半導体装置の製造方法
JP2005353687A (ja) 半導体装置用基板および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees