JP2012164800A - ワイヤボンディング方法、回路装置及び回路装置パッケイジ方法 - Google Patents

ワイヤボンディング方法、回路装置及び回路装置パッケイジ方法 Download PDF

Info

Publication number
JP2012164800A
JP2012164800A JP2011023817A JP2011023817A JP2012164800A JP 2012164800 A JP2012164800 A JP 2012164800A JP 2011023817 A JP2011023817 A JP 2011023817A JP 2011023817 A JP2011023817 A JP 2011023817A JP 2012164800 A JP2012164800 A JP 2012164800A
Authority
JP
Japan
Prior art keywords
bonding
wire
insulating film
circuit device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011023817A
Other languages
English (en)
Inventor
Tosaku Kojima
東作 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2011023817A priority Critical patent/JP2012164800A/ja
Publication of JP2012164800A publication Critical patent/JP2012164800A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/745—Apparatus for manufacturing wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】マルチチップモジュール構造を有する回路装置の低背化、機能向上、小型化、システム化が可能なワイヤボンディング方法、回路装置及び回路装置パッケイジ方法を提供する。
【解決手段】絶縁膜被覆ワイヤを用いたボンディング方法は、絶縁膜被覆ワイヤの自由端である始端に対して、ボール２２０を形成するステップ（ａ）と、この形成されたボールを用いて第１ボンディングを行うステップ（ｂ）と、絶縁膜被覆ワイヤの第１ボンディングを行った部分の被覆の除去を行うとともに絶縁膜被覆ワイヤの終端に対する第２ボンディングを行う部分の被覆の除去を行うステップ（ｃ）と、第２ボンディングを行うステップ（ｄ）とを備える。本発明の回路装置はこのような絶縁膜被覆ワイヤを用いたボンディング方法を利用して作製されたものである。第２ボンディングについても、ボールの形成および被覆の除去を行ってもよい。
【選択図】図１０

Description

本発明は、絶縁膜被覆ワイヤを用いたボンディング方法およびこれを用いて作製された回路装置に関する。
携帯電話機、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ＤＶＣ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｃａｓｓｅｔｔｅ）、ＤＳＣ（Ｄｉｇｉｔａｌ Ｓｔｉｌｌ Ｃａｍｅｒａ）といったポータブルエレクトロニクス機器の高機能化が加速する中で、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっている。また、その実現のために高集積のシステムＬＳＩが求められている。
一方、これらのエレクトロニクス機器に対しては、より使いやすく便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ（入出力）数が増大する一方でパッケイジ自体の小型化要求も強い。これらを両立させるために、半導体部品の高集積な基板実装に適合した半導体・基板パッケイジの開発が強く求められている。こうした要求に対応するため、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と呼ばれるパッケイジ技術が種々開発されている。
例えば、特許文献１は、基板の上に搭載された半導体チップの上に、別の半導体チップがパッケイジ化された半導体パッケイジがさらに搭載されたマルチチップモジュール構造の回路装置が開示されている（特許文献１の図２参照）。
特開２００５−２０９８８２号公報
特許文献１の回路装置では、半導体パッケイジに設けられた電極と基板に設けられた電極との接続がワイヤによってなされているため、ワイヤの折り返しに必要な厚さ分が回路装置の厚さを厚くせざるを得ない。このため、回路装置の低背化または小型化に制約が生じていた。
上記接続に用いられるワイヤは、芯線を露出した非絶縁体（導体）である。また、接合パッドは、非絶縁ワイヤが短絡を起こさずに使用できる位の十分大きいギャップでチップの入力および出力が分離されなければならないことを必要とする。また、非絶縁ワイヤの使用は、ワイヤの相対的に大きなギャップを必要とし、かつ、短絡を回避するための接合ワイヤパターンにおける配置制限を必要する。そのような大きなギャップの必要性は、微細化に反すると共に、アッセンブル装置の速度や効率性を減じる不必要に長い回路長を必要とする。
最近では、それゆえに、絶縁膜（絶縁性）被覆ワイヤの使用が提案されている。しかしながら、絶縁膜被覆ワイヤは、通常の方法では、接合することができない。
図２に、絶縁膜被覆ワイヤの従来の接合方法を説明する。２点間のワイヤの接合は、まず、長尺のワイヤの自由端の接合である第１ボンドを形成し、ついで、非自由端側の接合である第２ボンドを形成する。通常のボール・ウエッジボンディングでは、絶縁膜被覆ワイヤ１２７ａに、電気的な絶縁破壊のポテンシャルを超える放電アーク４２６の電気エネルギーを印加することによって、キャピラリ４３０を貫通したワイヤの自由端は溶かされ、絶縁体は破壊され、適切なボールが形成される。形成されたボールは、接合パッド１２２のパッド表面上に超音波溶接される。すなわち、リード１２７ａ，１２７ｂと接合パッド１２２との接合は、超音波接合によって行われる。
図２に示したように、絶縁膜被覆ワイヤの従来の接合方法では、絶縁膜が電気エネルギーで焼け焦がされ、被覆残渣２１２が残り、絶縁体の品質が保証されない。また、通常のリード１２７ａ，１２７ｂと接合パッド１２２との接合は、超音波接合のみでは、同じく被覆残渣２１２が残り、絶縁の品質が保証されない課題があった。
本発明はこうした課題に鑑みてなされたものであり、その目的は、マルチチップモジュール構造を有する回路装置の低背化、機能向上、小型化、システム化が可能なワイヤボンディング方法、回路装置及び回路装置パッケイジ方法を提供することにある。
本発明の他の目的は、回路装置は、絶縁膜被覆ワイヤの芯線端部に形成されたボールに確実にツールを押し付けボンディングできるワイヤボンディング方法、回路装置及び回路装置パッケイジ方法を提供することにある。
本発明のさらに他の目的は、特定の構成のボンディング装置を用いた高信頼性のワイヤボンディング方法、回路装置及び回路装置パッケイジ方法を提供することにある。
本発明は、ワイヤボンディング方法、すなわち半導体や電子部品の組立て、基板への取り付け等、接合対象が微小・微細な接合方法で、半導体チップの電極部とリードフレーム及び基板上の導体等を細いワイヤを用いて接続する方法を提供するものであり、ワイヤボンディングの位置が、絶縁膜被覆ワイヤを使用し、かつ、被覆残渣を除去するので、絶縁の品質が保証されるため、回路装置の低背化または薄型化が可能になる。
より具体的には次のような態様をとりうる。
（１）本発明のボンディング方法は、絶縁膜被覆ワイヤを用いたボンディング方法であって、前記絶縁膜被覆ワイヤの自由端である始端に対して、ボールを形成するステップと、このボールを用いて第１ボンディングを行うステップと、前記絶縁膜被覆ワイヤの前記第１ボンディングを行った部分の被覆の除去を行うとともに、前記絶縁膜被覆ワイヤの終端に対する第２ボンディングを行う部分の被覆の除去を行うステップと、前記第２ボンディングを行うステップとを備えたことを特徴とする。
（２）上記（１）記載のボンディング方法において、前記第１および第２ボンディングは、導電性キャピラリを使用した電気トーチにより行うことを特徴とする。
（３）上記（１）記載のボンディング方法において、前記ボールの形成を行う前に、前記絶縁膜ワイヤの所定の位置を放熱クランプで保持するステップを備えたことを特徴とする。
（４）本発明の他のボンディング方法は、絶縁膜被覆ワイヤを用いたボンディング方法であって、前記絶縁膜被覆ワイヤの自由端である始端に対して、ボールを形成するとともに被覆の除去を行うステップと、前記始端に対する第１ボンディングを行うステップと、前記絶縁膜被覆ワイヤを所望の長さで切断するステップと、前記絶縁膜被覆ワイヤのカットされた側の自由端である終端に対して、ボールを形成するとともに被覆の除去を行うステップと、前記終端に対する第２ボンディングを行うステップとを備えたことを特徴とする。
（５）上記（４）記載のボンディング方法において、前記絶縁膜被覆ワイヤの始端および終端のボールの形成および被覆の除去は水素トーチを用いて行うことを特徴とする。
（６）上記（４）または（５）記載のボンディング方法において、予め定められた前記絶縁膜被覆ワイヤの水素トーチの挿入量と被覆溶け上がり量との関係から、前記水素トーチの挿入量を制御することにより、規定量以内の被覆の溶け上がりを得ることを特徴とする。
（７）上記（４）〜（６）のいずれかに記載のボンディング方法において、前記第１および第２ボンディングをサーモソニックボンディングで行うことを特徴とする。
（８）本発明による回路装置は、複数の半導体チップを搭載し、前記半導体チップ同士の接続端子間を絶縁膜被覆ワイヤを用いたワイヤボンディングで接続した第１の配線板と、複数の半導体チップを搭載し、前記半導体チップ同士の接続端子間を絶縁膜被覆ワイヤを用いたワイヤボンディングで接続した第２の配線板とを備え、前記第１および第２の配線板のそれぞれの接続端子間を絶縁膜被覆ワイヤを用いたワイヤボンディングで接続したことを特徴とする。
（９）上記（８）に記載の回路装置において、前記半導体チップ内部においても、複数の接続端子間を絶縁膜被覆ワイヤを用いたワイヤボンディングで接続したことを特徴とする。
（１０）上記（８）に記載の回路装置において、前記半導体チップの複数の接続端子の間で交差接続を行ったことを特徴とする。
（１１）上記（８）に記載の回路装置において、第１の配線板上の個別配線用端子から第２の配線板に接続するための前記第１の配線板上の配線板間コネクタ端子へのバックプレーン配線を有することを特徴とする。
（１２）上記（８）〜（１１）のいずれかに記載の回路装置において、前記配線板において斜め４５°配線により、配線を行った絶縁膜被覆ワイヤを有することを特徴とする。
（１３）上記（８）〜（１２）のいずれかに記載の回路装置において、前記第１および第２ボンディングがなされた絶縁膜被覆ワイヤは配線板の表面に接着されたことを特徴とする。
（１４）上記（１３）に記載の回路装置において、加熱電極付ボンディングツールにより、所定の超音波振動および押圧力をもって、前記絶縁膜被覆ワイヤを前記配線板に接着したことを特徴とする。
（１５）上記（８）〜（１４）のいずれかに記載の回路装置において、複数の前記絶縁膜被覆ワイヤを使用して基板間を接続する基板間可動ケーブルを形成したことを特徴とする。
（１６）上記（８）〜（１５）のいずれかに記載の回路装置において、１つの接続端子に対する１つの絶縁膜被覆ワイヤの既接合ボールに対して他の絶縁膜被覆ワイヤの新たなボールを接合して積層した積層接続部を有することを特徴とする。
（１７）本発明の回路装置のパッケイジ方法は、上記（４）に記載のボンディング方法を用いて配線板上に搭載された回路素子の配線を行った後、当該回路素子を封止部材で被覆することを特徴とする。
本発明にいう配線板とは、配線を有する基板をいい、後述する「基板」、「プリント基板」の他、「インタポーザ」等も含みうる。また、本発明にいう接続端子とは、広く、配線が接続される端子をいい、後述する「パッド」「ボンディングパッド」「電極パッド」「電極引き出し用パッド」「接合パッド」「接続端子」「個別配線用端子」「コネクタ端子」「接続用主端子」「外部接続用主端子」「プリント基板端子」「電極」等を含みうる。
以上、詳細に説明したように、本発明によれば以下のような効果を奏することができる。
上記の態様において、ワイヤボンディング方法（すなわち半導体や電子部品の組立て、基板への取り付け等、接合対象が微小・微細な接合方法で、半導体チップの電極部とリードフレーム及び基板上の導体等を細いワイヤを用いて接続する方法）において、ワイヤボンディングの位置が、絶縁膜被覆ワイヤを使用し、かつ被覆の残渣を除去するので、絶縁の品質が保証され、回路装置の低背化または薄型化が可能になる。
すなわち、絶縁膜被覆ワイヤを使用することにより、更に電極引き出し用のパッドにワイヤを積層することで、電極パッド数を最小化できる。その結果、回路装置に与える効果として次のような格別な効果が得られる。
（Ａ）チップの複数のボンディングパッドの間の交差接続を行うことができ、回路装置の設計の自由度を損なうことなくフリップチップを用いてパッケイジオンパッケイジによる三次元実装を可能とし、機器設計の自由度が向上する。
（Ｂ）プリント基板やパッケイジ、インタポーザの構造を簡素化できるため、相対的に高密度化に伴う基板コストの増大を招くことなく、機器の小型化や薄型化、コスト低減が可能となる。機器内のデータ転送速度の高速化は機器内配線数の増加を招き、プリント基板やインタポーザの多層化が避けられないが、本発明によって基板の層数、配線数を減らすことができる。
（Ｃ）個別配線用端子から他方の基板間コネクタ端子へのバックプレーン配線により、導通穴（スルーホール）がなくなることで、配線長を短縮化でき、プリント基板やインタポーザの多層化が避けられる。
（Ｄ）基板間可動ケーブルにより、コネクタやケーブルが不要になり、着脱／可動部の接続信頼性が向上する。
（Ｅ）ユーザニーズの多様化に対応して、基本の機能を最小限として必要と考える機能を機能追加方式の機能モジュールを可能にした回路装置を提供する。
（Ｆ）電極引き出し用パッドに複数本ワイヤを接続できるため、電極引き出し用パッドのために必要なスペースを増大させることがない。
（Ｇ）均一の直径のワイヤを信号線に用いるため信号線のばらつきが少なく、安定した特性インピーダンスを有するプリント基板を提供できることを特徴とする。
本発明の回路装置の実施例の機能構成図である。 従来の被覆線ボールボンディングの関係を示す図である。 本実施例に係わる半導体装置の構造の断面図である。 半導体チップのクロス配線を示す説明図である。 樹脂封止によるワイヤ流れを示す説明図である。 キャピラリ寸法、ワイヤ径によるパッド間隔の決定要因を示す図である。 絶縁膜被覆ワイヤの電気トーチによるボール形成を示す説明図である。 電気トーチの放電電源回路を示す説明図である。 ワイヤ長さと放電電圧の関係を示す説明図である。 本実施例の絶縁膜被覆ワイヤのボール・ウエッジボンディングを示す説明図である。 本実施例の絶縁膜被覆ワイヤのボール・ウエッジボンディングのフローを示す説明図である。 本実施例の回路装置の任意の位置において、配線の切断、接続を行い、回路を変更することにより、回路装置を修正する方法を示す方式の説明図である。 チップの複数のボンディングパッドの間の交差接続を行う、または基板の複数のリードの間の交差接続、および個別配線用端子から他方の基板間コネクタ端子へのバックプレーン配線の関係を示す説明図である。 本実施例の斜め配線の説明図である。 本実施例における供試被覆ワイヤ、および供試基板の仕様を示す説明図である。 本実施例による絶縁膜被覆ワイヤの接合ボール形成を示す説明図である。 本実施例による絶縁膜被覆ワイヤの水素トーチの挿入量と被覆溶け上がり量との関係を示す図およびグラフである。 挿入量により所望の溶け上がり量以内に被覆除去し、ボール径を所望量以内に制御する方法の説明図である。 本実施例によるサーモソニックボンディング接合後の積層絶縁膜被覆ワイヤボンディング状況を示す図である。 本実施例によるボール・ボールボンディングを行うための被覆ワイヤボンディング装置における第１ボンディングのサーモソニックボンディング状況を示す図である。 本実施例による第１ボンディング後のワイヤカットの状況を示す図である。 本実施例による第２ボンディングにおける被覆除去・ボール形成の状況を示す図である。 本実施例による第２ボンディングを示す図である。 本実施例による個別配線用端子から他方の基板間コネクタ端子へのバックプレーン配線の関係を示す説明図である。 本実施例による個別配線用端子から他方の基板間コネクタ端子へのバックプレーン配線の布線状況を示す説明図である。 本実施例による個別配線用端子から他方の基板間コネクタ端子へのバックプレーン配線の布線のための接着条件を示す説明図である。 本実施例の斜め配線およびクロス配線を示す説明図である。 本実施例による基板間可動ケーブルを示す説明図である。 本実施例によるボンディングツールの昇降タイミングと高周波加熱、超音波印加及び接着印加タイミングの関係を示すタイムチャートである。 本実施例による機能追加方式回路装置の構成を示す図である。
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
本実施の形態は、絶縁膜被覆ワイヤを使用することにより、チップの複数のボンディングパッドの間の交差接続を行う、または基板の複数のリードの間の交差接続を行うことができるようにするためのものである。ボンディングパッドとは、金属配線が露出された部分であって、半導体チップの内部に集積化された回路パターンを半導体チップの外部に連結するための通路としての端子である。
図１を参照して、本発明の回路装置の実施例１を説明する。
図１は、本実施例の回路装置１の構成図である。この回路装置１は、プリント基板２００として、半導体チップ１００を搭載した複数の接着剤付基板（接着剤付絶縁基板）２５０間を基板間可動ケーブル３００で相互に接続した構成を有する。本発明における基板間可動ケーブルとは、細いケーブルを複数、平面状に束ねて、帯のようにしたフラットケーブルをいう。
一般に、回路装置では、複雑化・高速化に伴い、機器内配線数の増加を招き、プリント基板やインタポーザの多層化が避けられない他、配線のインピーダンス管理も複雑になり、更に、多数のコネクタを使用することになる。本実施例において、半導体チップ１００間の接続距離を短縮できる構造１０は、半導体チップ間の配線である。これにより、交差接続を避けるための中継インタポーザを配置することなく、チップの複数のボンディングパッドの間の交差接続を行うことができる。バックプレーン配線は、半導体チップとコネクタ間の配線であり、従来、ワイヤを使用し、Ｘ方向とＹ方向に布線されている。本実施例のバックプレーン配線２０では、斜め配線の最短配線が可能である。
また、接着剤付基板２５０に対して接着剤付配線２０２の側面がほぼその全長に亘って接着接合されており、ワイヤ配線の高さを低減することができる。さらに、基板内への導通穴（スルーホール）がなくなり、プリント基板やインタポーザの多層化が避けられる。
接着剤付配線２０２の布線は、接着剤付基板２５０に接着接合ができるため、配線を案内するガイドピンを設ける必要がなく、プリント基板の配線数を減らすことができる。よって、その分、微細化しにくいパッド領域も減じられ、半導体チップ面積を縮小化できる。なお、必ずしも接着剤付基板２５０と接着剤付配線２０２の両方を接着剤付とする必要はなく、その一方のみを接着剤付としても良い。
通常、複数の基板間は、両方のエッジコネクタに対して、可動部ケーブルを有する脱着部コネクタにより、相互の接続を行っている。これに対して、本実施例では、コネクタ部（コネクタ端子）３０１に接合ボール（または圧着ボール）２０８によるボール・ボールボンディングによる基板間可動ケーブル３００を接続する構成とする。これにより、コネクタやケーブルが不要になり、通常のコネクタやケーブルでは、機械的な抜き差しや折り曲げを長時間行うと接続信頼性が低下することがあるが、本実施例の基板間可動ケーブル３００では、着脱することがなく、可動部は、折り曲げが自由であり、接続信頼性が向上できる。
本実施例では、ボード間の実装を例に示しているが、これらを組み合わせた電子機器システムとして構成しても良い。
図２で示したように、従来のボール・ウエッジボンディングでは、絶縁膜被覆ワイヤの絶縁膜が電気エネルギーで焼け焦がされ、被覆残渣２１２が残り、絶縁体の品質が保証されない。また、リードと接合パッドとの接合についても、超音波接合のみでは、同じく被覆残渣が残り、絶縁の品質が保証されない課題があった。
図３に半導体チップ１００の構造の一例を示す。インタポーザと称される主基板１２１には、複数の接続用主端子１２２が配置され、その裏面には複数の外部接続用主端子１２３が配置されている。そして、接続用主端子１２２は所望の外部接続用主端子１２３と内部接続されている。配線１２７ａが、半導体チップ１１５の表面端子１３０と主基板１２１の所望の接続用主端子１２２との間で、ワイヤボンディングにより接続されている。このような回路装置では、半導体パッケイジに設けられた電極と基板に設けられた電極との接続がワイヤによってなされているため、通常、ワイヤの折り返しに必要な厚さ分だけ回路装置の厚さを厚くせざるを得ない。このため、回路装置の低背化または小型化に制約が生じるという問題があった。これに対して本実施例では、後述するように、圧着ボール２０８と圧着ボール２０８を絶縁膜被覆ワイヤ２０２で接続することにより、内蔵ＩＣ２７０同士の表面端子１１６を接続し、回路装置の低背化、または小型化ができるための構成を有する。
図４は、内蔵ＩＣ２７０の絶縁膜被覆ワイヤ１２７ａのクロス配線を示す説明図である。図示のように、チップの複数のボンディングパッドの間の交差接続２９５を行うことができる。これは、回路装置の設計の自由度を損なうことなく、三次元実装を可能とするものである。更に前述したように、圧着ボール２０８と図示しない接合ボールを絶縁膜被覆ワイヤ１２７ａで接続することにより、内蔵ＩＣ２７０同士の表面端子１１６を接合していることを、片側のみを拡大して図示している。圧着ボール２０８は絶縁膜被覆ワイヤ１２７ａの芯線１２７’の先端部に形成される。
図５は、絶縁膜被覆ワイヤ１２７ｂでの図示しない主封止材の樹脂封止によるワイヤ流れを示す説明図である。サブ半導体チップ１２６の表面端子１２５と主基板の接続用主端子１２２との接続は、絶縁膜被覆ワイヤ１２７ｂで行われるため、ワイヤ同士が接触していても短絡することなく、短絡を回避するための設計上の、接合ワイヤパターンにおけるループ高さＨや表面端子間のピッチＰなどの配置制限条件を回避できる。すなわち、ループ高さが高いと、ワイヤの自重が重くなるため、ワイヤが倒れてしまう。そのため、ループの高さは、１００μｍ〜２５０μｍが限界である。また、上から見た平面図の接続用主端子１２２のピッチＰが端子が接触しない程度まで接近しても、主封止部材１２８の樹脂封止の際の流動状態でも、ワイヤを構成する導線が樹脂膜で被覆されているため、ワイヤ同士が接触しても短絡する問題は生じない。
図６は、キャピラリ４３０の先端径Ｔ、キャピラリ角度α、ワイヤ径ｄ、ループ高さＨ、ボール高さｈによるパッド間隔Ｐの決定要因を示す図である。式（１）から、パッド間隔Ｐは、キャピラリ先端形状、ワイヤ径ｄとボールサイズ、ループ高さ、ボンディングの位置精度がその決定要因となっていることが分かる。具体例としては、Ｔ＝φ１５２μｍ，α＝１０°，Ｈ＝２５０μｍ，ｈ＝２５μｍ，ｄ＝φ３０μｍの場合、Ｐ＝１１１μｍとなる。高密度実装化に当たり、キャピラリ先端径Ｔおよびキャピラリ角度αを狭小化することになるが、この結果、キャピラリの損傷を招くことになり、ワイヤの細線化もワイヤの耐久性が損なわれ、パッド間隔の狭小化がますます困難であることを示している。なお、図６中、Ｄは圧着ボールの直径を表している。
図７は、絶縁膜被覆ワイヤ１２７ａの電気トーチ４１１によるボール形成を示す説明図である。上述したように、通常のワイヤボンディング装置では被覆残渣２１２が発生し、絶縁の品質が保証されない課題があった。以下ではこのような被覆残渣を有効の除去する方法を説明する。
図８を参照して、本発明の回路装置のパッケイジ方法の実施例２を説明する。
図８は、本実施例の電気トーチ４１１の放電電源回路４０５を示す説明図である。導電性キャピラリ４３０を採用する。ワイヤ長さは長さ計４７１により測定し、その測定値に基づいて放電電圧の値を変えられる構成になっている。放電電源回路４０５は、可変コンデンサ５２を有する。可変コンデンサ５２は、コンデンサ５１の充電と放電電流の供給ができる。放電電源回路４０５は、さらに、可変コンデンサ５２の充電のトリガースイッチ機能を与えるサイリスタ５４と、このサイリスタ５４と直列な可変抵抗５３とを有する。集電ブラシ５５は、アーク電源５の陽極側に装着されており、回転スプール４６０に電気的に接続されている。ローラ４７０は、ワイヤ１２７ａを繰り出すよう機能する。長さ計４７１は、ローラ４７０の軸上に装着されており、供給するワイヤ１２７ａの長さを測長しながら、ワイヤ長さを減算している。この長さ計４７１に接続された減算カウンタ４７２に基づいて、可変抵抗５３の抵抗値を変えている。
図９は、ワイヤ長さＸと放電電圧Ｙとの関係を示す説明図である。ワイヤ長さＸにより、放電電圧Ｙを式（２）によって変えられるようになっている。
ここで、Ｘは、１スプールのワイヤの長さである。これはワイヤの使われ始めの長さは例えば５００ｍである。放電電圧Ｙは、ワイヤの長さＸと比例関係にある。式（２）は、減算カウンタ４７２で測長した長さ分だけ放電電圧Ｙが変化するように、可変抵抗５３の抵抗値を変えるようになっている。
図１０は、本実施例の半導体被覆ワイヤボンダー４００による絶縁膜被覆金線ワイヤ（ホルマール系）のボール・ウエッジボンディング方法を示す説明図である。まず、図１０（ａ）に示すように、導電性キャピラリ４３０を使用し、電気トーチ４１１により、ボール２２０を形成する。ついで図１０（ｂ）に示すように、ワイヤの始端（自由端）について第１ボンディングを行う。次に図１０（ｃ）に示すように、第１ボンディング後のワイヤについて、所定の箇所でその被覆の除去を行う。その後、図１０（ｄ）に示すように、第１ボンディングされたワイヤの始点からワイヤのルーピングおよびその終端を対象とする第２ボンディングを行う。
図１１は、図１０のボール・ウエッジボンディング方法の処理手順を表したフロー図である。Ｓ５００では、導電性キャピラリ４３０を使用し、電気トーチ４１１により、ボール２２０を形成する。Ｓ５０２では、始端を対象とする第１ボンディングを行う。Ｓ５０４では、ルーピング前に、電気トーチ４１１’により、第１ボンディングした部分の被覆の除去、および、第２ボンディングを行う部分の被覆の除去を行う。続くＳ５０６では、ルーピングおよび終端を対象とする第２ボンディングを行う。Ｓ５０８では、図１０（ａ）に示したように、被覆の溶け上がり防止のためのキャピラリ直下に放熱クランプ４４０を設けて放熱し、被覆の溶け上がり量を所望の長さに設定することができる。被覆の除去は、電気トーチ４１１’を用いて行うことができる。このようなステップは繰り返して実行される。なお、図１１に示した各ステップの実行順は可能な範囲で適宜変更することが可能である。
図１２を参照して、本発明の回路装置の実施例３を説明する。
図１２は、本実施例の回路装置の任意の位置において、配線の切断、再接続を行い、回路を変更することにより、回路装置を修正する方法を示す説明図である。図１２（ａ）は修正前の構成を示す断面図、図１２（ｂ）は修正後の構成を示す断面図である。
プリント基板２００の外部接続用主端子１２３またはプリント基板端子１３２において、テスト用プローブ１３４により、内部配線断線部２１０が検出されると、エキシマレーザビーム１３５によって、プリント基板端子１３２をパターンカットし、補修配線２０２で補修配線を行う。本実施例の受動・能動部品内蔵基板構造は、究極の３次元実装に近い。これらの部品は、本実施例の接合ボール・ボールボンディングにより、圧着ボール２０８を介して、当該部品の接続端子２０１に絶縁膜被覆ワイヤ１２７ａをワイヤボンディングするものである。主封止部材１２８を使用することにより、樹脂部材とＳＩチップとの熱膨張差による信頼性の低下を防ぎ、内部応力発生を緩和している。本実施例では、ワイヤのループ高さがゼロであり、回路部品の低背化ができるための構造を有している特徴がある。これにより、ユーザニーズの多様化に対応して、基本の機能を最小限として必要と考えられる機能を有しながら、ユーザが搭載を要望する内蔵ＩＣ−ａ２７０または内蔵ＩＣ−ｂ２７０’、内蔵抵抗２６０、内蔵コンデンサ２８０、などで構成し、カスタマイズすることができる。すなわち、このような機能追加方式の機能モジュールを実現することができる構成の回路装置６００が提供される。
図１３は、チップの複数のボンディングパッドの間の交差接続を行う、または基板の複数のリードの間の交差接続、および個別配線用端子から他方の基板間コネクタ端子３０１へのバックプレーン配線２０の関係を示す説明図である。本実施例の接合ボールによるボール・ボールボンディングにより、圧着ボール２０８を介してパッドや端子３０１に絶縁膜被覆ワイヤ２０２をワイヤボンディングするものである。
図１４は、本実施例の斜め４５°配線２０２の説明図である。図１４の斜め配線により、４５°斜め配線長／ＸＹ配線長×１００＝１．４ｂ／２ｂ×１００＝７０％となる。これから、ＸＹ配線長に比べて、４５°斜め配線長は、１００％−７０％＝３０％となり、配線長が３０％短縮し、その結果として、ワイヤのコストは３０％低減することが判明する。
図１５は、絶縁膜被覆ワイヤ、および供試基板の仕様を示す。絶縁膜被覆ワイヤとしては、金製の芯線にポリイミドの被覆を施したものである。具体的には、２０〜１００μｍの芯線径、１〜１５μｍ（好ましくは１〜１０μｍ）の被覆膜厚、３３０℃の被覆耐熱温度、５００℃の被覆耐軟化温度を有する。供試基板としては、セラミックス製の基材、タングステン製の導体、ニッケル製のメッキ下地、金製のメッキ表面を用いている。なお、供試基板はセラミックス製として示したが、これに限る必要はなく、一般の樹脂製プリント基板にも適用できる。ここで、絶縁膜被覆は、ポリイミドのみでなく、通常の絶縁膜であればよい。また、芯線は、金線のみでなく、銅線または、銅（Ｃｕ）コアにＡｕ，Ａｇ，Ｓｎコートされた複合ワイヤを用いることも可能である。
図１６は、本実施例による絶縁膜被覆ワイヤ２０２の接合ボール形成の方法を示す説明図である。まず、本実施例の絶縁膜被覆ワイヤとしてのポリイミドＡｕ線の線材を供給し、ワイヤ先端から所定の距離の位置で、放熱クランプ４４０によりワイヤを保持する。次いで、放熱クランプ４４０により放熱しつつ、水素トーチ５５０の水素炎５５１をワイヤに近づけるように移動させて、ワイヤ先端部に照射し、被覆除去と接合ボール形成を同時に行う。このような方法により、被覆の溶け上がりを所定の長さ（例えば０．２ｍｍ）以内に被覆除去し、所望の径を有する接合ボール２２０を形成することができる。
図１７は、本実施例による絶縁膜被覆ワイヤの水素トーチの挿入量と被覆溶け上がり量との関係を示す図およびグラフである。挿入量ｘは、水素トーチのセンタ中心からの、絶縁膜被覆ワイヤ２０２の突き出し量の寸法である。
図１８は、挿入量ｘにより、ボール径を所望量以内に制御する方法の説明図である。図１８の下のグラフは、挿入量ｘを０から０．６ｍｍの範囲で変化させたときのボール２２０のボール直径ｄ（μｍ）の変化を示している。このグラフは、挿入量ｘが大きいほどボール直径ｄも大きくなることを示している。この結果から、ボール径ｄを３σ（σ、すなわち標準偏差）で、±６μｍ以内に制御できることが判明した。図１８に示す被覆溶け上がり量?は、ボールの付け根から被覆端部までの距離である。被覆溶け上がりは、水素トーチの燃焼エネルギーにより絶縁膜被覆が溶け上がるものである。ワイヤの根本方向へ伝わる熱の大部分が放熱クランプ４４０により放散されるため、放熱クランプ４４０の位置を水素トーチから所定の距離（図１７の例では０．６ｍｍ）に位置させるとき、被覆溶け上がり量?は、挿入量ｘに応じてほぼ所望の溶け上がり量（例えば０．２ｍｍ）以内に被覆除去することができる。
図１９は、本実施例によるサーモソニックボンディング接合を行った圧着ボール２０８を段積みした状況を示している。この結果から、電極引き出し用パッドまたは接続端子２０１に絶縁膜被覆ワイヤ２０２を積層し、高密度配線ができることを示している。配線のときは、４５°斜め配線することにより、図１４で説明したように配線長が短縮化できる効果がある。また、電極引き出し用パッドまたは接続端子２０１上に重ねて複数本配線することができる。すなわち、複数本のワイヤを同一電極パッドに接続できるため、電極パッドの不要なスペースを増大させることがない。また、例えば、ワイヤボンディングが失敗しても、図示しないが、接合ボールだけを残し、配線を取り除いた後、残された接合ボールの上に、接合ボールを重ねて積層してボンディングすることもできる。
図２０を参照して、本発明の回路装置の実施例４を説明する。
図２０は、本実施例によるボール・ボールボンディングを行うための被覆ワイヤボンディング装置５００の構成例を示している。特に図２０は、第１ボンディングのサーモソニックボンディング状況を示す図である。この図は、絶縁膜被覆ワイヤ２０２のボール形成された接合ボール２２０を接続端子２０１に接合していること示している。本実施例の被覆ワイヤボンディング装置５００は、ボンディングには、加熱電極付ボンディングツール５０１を用いてサーモソニックボンディングを行い、超音波接合には、ホーン５０４、押え部品５０５、５０６、圧電素子５０８、ランジュバン振動子５０９、超音波電源５１４から構成されている超音波接合手段を使用する。サーモソニックボンディングとは、超音波振動を加えながら熱圧着を行う接合方法であり、加熱電極付ボンディングツール５０１の他に超音波接合手段を利用する。ワイヤ２０２の支持は、可動部５１０、ガイド５６０と連結された放熱クランプ４４０で行う。ワイヤ２０２の切断は、可動部５１０から突出可能なワイヤカッター５４０で行う。可動部５１０およびワイヤカッター５４０は、支持系５１２に支持され、モーター等の駆動源５４５により駆動される。接合ボール２２０の位置決めには、図示しない真空吸引手段により真空吸引５３３を使用する。ワイヤ２０２の供給は、スプール５７０からワイヤを繰り出すことにより行える構成になっている。
図２１は、本実施例による第１ボンディング後のワイヤカットの状況を示す図である。図２０と同様の要素には同じ参照番号を付して、重複した説明は省略する。この段階では、第１ボンディング後のワイヤ２０２が必要な長さだけ繰り出されて、ワイヤカッター５４０で切断される様子を示している。
図２２は、本実施例による第２ボンディングにおける被覆除去・ボール形成の状況を示す図である。図２０と同様の要素には同じ参照番号を付して、重複した説明は省略する。この段階において、絶縁膜被覆ワイヤ２０２のカットされた後端に対して、水素トーチ５５０によって、図１６に示したように被覆除去および接合ボール２２０の形成を同時に行う。なお、図２０に示した第１ボンディングにおける絶縁膜被覆ワイヤ２０２の始端の被覆除去および接合ボール２２０の形成も、同様に水素トーチ５５０で行うことができる。
図２３は、本実施例による第２ボンディングを示す図である。図２０と同様の要素には同じ参照番号を付して、重複した説明は省略する。接合ボール２２０のボンディングには、加熱電極付ボンディングツール５０１を用いて行う。接合ボール２２０の位置決めには、真空吸引５３３を使用し、接合ボール２２０を保持しながら第２ボンディングを行う。
図２４は、本実施例による個別配線用端子から他方の基板間コネクタ端子へのバックプレーン配線の関係を示す説明図である。加熱電極付ボンディングツール５０１により、超音波振動２５ｋＨｚで押圧し、ワイヤ２０２を接着剤付基板２５０に接着し、図示しないＸ−Ｙテーブルで布線し、バックプレーン配線を行う。その際、支持系５１３に支持されたモーターのような駆動源５４６により加熱電極付ボンディングツール５０１の昇降が制御される。（要素５１３，５４６は便宜上、図２０〜図２３では図示省略してある。）接着剤としては、日立化成のＡＳ−Ｕ０１を膜厚１００μｍで使用している。ボンディングツール５０１内の高周波加熱のためのヒータを構成する抵抗の制御は、コントローラ５６１から高周波電源５７５を制御し、高周波トランス５６５を介して行われる。
図２５は、本実施例による個別配線用端子２０１から他方の基板間コネクタ端子３０１へのバックプレーン配線の布線状況を示す説明図である。ワイヤ２０２を接着剤付基板２５０に接着し、他のワイヤに重ねてクロス配線している。ワイヤ２０２は、接着剤として、日立化成のＨＡＷ−２１６０Ｄを膜厚１５μｍの厚みのものを使用して、接着塗布しながら、布線している。
図２６は、本実施例による個別配線用端子２０１から他方の基板間コネクタ端子３０１へのバックプレーン配線の布線のための接着条件を示す説明図である。例１は、絶縁膜被覆ワイヤ２０２を接着剤付基板２５０に配線固定した状態を示している。例２は、この状態に対して、さらに、別の絶縁膜被覆ワイヤ２０２を重ねてクロス配線した状態を示している。接着条件の例としては、超音波振動の振動数は２５ＫＨｚ、押圧力は７５ｇｆで行い、接着剤付基板２５０の接着剤として、例えば日立化成ＡＳ−Ｕ０１を使用し、膜厚１００μｍの厚みだけ、接着塗布している。
図２７は、本実施例のワイヤ２０２の斜め配線およびクロス配線を示す説明図である。一般的なプリント配線基板とは異なり、均一直径のワイヤを信号線に用いるため、信号線の寸法のばらつきが少なく、ワイヤ始終端以外に信号線途中の導通穴（ビア）２１８が不要となり、総配線長を短縮することができる。
図２８を参照して、本発明の回路装置の実施例５を説明する。
図２８は、本実施例による基板間可動ケーブル３００の構成例を示す説明図である。基板間可動ケーブル３００は、ワイヤ３２２を使用し、その端部を圧着ボール２０８でコネクタ端子３０１に接続している。基板間可動ケーブル３００により、従来のコネクタやケーブルが不要になり、着脱／可動部の接続信頼性が向上する回路装置が実現される。
図２９は、本実施例による被覆ワイヤボンディング装置５００と、そのボンディングツール５０１の昇降タイミングと、高周波加熱、超音波印加および接着タイミングの関係を示すタイムチャートである。制御装置は、ボンディングツール５０１内の高周波加熱のためのヒータを構成する抵抗を、コントローラ５６１から高周波電源５７５を制御し、高周波トランス５６５を介して行う。制御装置は、さらに、モーターのような駆動源５４６の制御によりボンディングツール５０１のヘッドの昇降量を制御する。さらに、超音波電源５１４の制御によりボンディングツール５０１の超音波振動の印加タイミング、および、ヒータの制御によりボンディングツール５０１の発熱タイミングを制御する。なお、接着塗布による布線の場合は発熱しないで、超音波振動のみを印加する。
図３０を参照して、本発明の回路装置の実施例６を説明する。
図３０は、本実施例によるコンデンサ、抵抗などの受動部品、およびＩＣなどの能動部品を含む回路素子を内蔵した基板の構成を示す機能追加方式の機能モジュール回路装置６００を示す図である。この回路素子内蔵基板構造は３次元実装に近い。これらの部品は、接合ボール・ボールボンディングにより、当該部品の接続端子２０１に絶縁膜被覆ワイヤ２０２ａをその芯線２０２ａ’に形成した圧着ボール２０８でワイヤボンディングするものであり、その後、プリント基板２００を反転２９６して、樹脂封止の際に封止部材１２８を使用することにより、樹脂中にコンデンサ２８０、内蔵抵抗２６０等の受動部品、またはＩＣなどの能動部品を埋め込む。この構造は、樹脂部とＳｉ（シリコン）との熱膨張差による内部応力の発生を緩和できるための構造であるため、信頼性の低下を防ぎ、内部応力発生を緩和することができる。また、ワイヤのループ高さがゼロであり、回路部品の低背化ができるための構成を有している。これにより、ユーザニーズの多様化に対応して、基本の機能を最小限として構成しつつ、必要と考える機能を有しながら、ユーザが搭載を要望する内蔵ＩＣ−ａ２７０、または内蔵ＩＣ−ｂ２７０’、内蔵抵抗２６０、内蔵コンデンサ２８０などを構成し、ユーザニーズをカスタマイズできる。このようにして、機能追加方式の機能モジュール回路装置６００を提供することができる。これにより、通常の多機能化回路装置のように、ユーザが希望しない機能を付加することにより回路装置がコスト高になるのを防止している。
以上、本発明の実施の形態によれば次のような格別な効果が得られる。
第１に、絶縁膜被覆ワイヤを用い、かつそのボンディングにおいて、被覆を除去することにより被覆残渣が残らず、絶縁体の品質を向上させることができる。また、絶縁被覆ワイヤの仕様により、チップの複数のボンディングパッドの間の交差接続を行うことができ、回路装置の設計の自由度を損なうことなくフリップチップを用いてパッケイジオンパッケイジによる三次元実装を可能とし、機器設計の自由度が向上する。
第２に、プリント基板やパッケイジ、インタポーザの構造を簡素化できるため、相対的に高密度化に伴う基板コストの増大を招くことなく、機器の小型化や薄型化、コスト低減が可能となる。機器内のデータ転送速度の高速化は機器内配線数の増加を招き、プリント基板やインタポーザの多層化が避けられないが、本発明によって基板の層数、配線数を減らすことができる。
第３に、個別配線用端子から他方の基板間コネクタ端子へのバックプレーン配線により、導通穴（スルーホール）がなくなることで、配線長を短縮化でき、プリント基板やインタポーザの多層化が避けられる。
第４に、基板間可動ケーブルにより、コネクタやケーブルが不要になり、着脱／可動部の接続信頼性が向上する。
第５に、ユーザニーズの多様化に対応して、基本の機能を最小限として必要と考える機能を有しながら、ユーザの要望する内蔵ＩＣ，抵抗、コンデンサなどの機能追加型の機能モジュール搭載することを可能にした回路装置を提供できる。
第６に、電極引き出し用パッドに複数本ワイヤを接続できるため、電極引き出し用パッドのために必要なスペースを増大させることがない。
第７に、均一の直径のワイヤを信号線に用いるため信号線のばらつきが少なく、安定した特性インピーダンスを有するプリント基板を提供できる。
また、図２０の被覆ワイヤボンディング装置５００によれば、第１ボンド側において、ワイヤの始端の被覆除去および接合ボール２２０の形成後、ワイヤを水平にした状態で始端のボンディングを行うことができる。これにより、第１ボンド側のループ高さを最低限とすることができる。
１ 回路装置
１０ 半導体チップ配線
２０ バックプレーン配線
１００ 半導体チップ
１２３ 外部接続用主端子
１２７ａ，１２７ｂ ワイヤ（リードまたは配線）
１２８ 主封止部材
１３２ プリント基板端子
１３４ テスト用プローブ
１３５ エキシマレーザビーム
２００ プリント基板
２０１ 接続端子
２０２ 配線（ワイヤ）
２０８ 接合ボール（圧着ボール）
２１０ 内部配線断線部
２１８ 導通穴（ビア）
２５０ 接着剤付基板
２６０ 内蔵抵抗
２７０，２７０’内蔵ＩＣ
２８０ 内蔵コンデンサ
３００ 基板間可動ケーブル
３０１ コネクタ部（コネクタ端子）またはボンディングパッド
４００ 半導体チップ被覆ワイヤボンダー
４０５ 放電電源
４１１ 電気トーチ
４２６ 放電アーク
４３０ キャピラリ
４４０ 放熱クランプ
４６０ 回転スプール
５００ 被覆ワイヤボンディング装置
５０１ 加熱電極付ボンディングツール
５０４ ホーン
５０５，５０６ 押え部品
５０８ 圧電素子
５０９ ランジュバン振動子
５１０ 可動部
５１２，５１３ 支持系
５１４ 超音波電源
５３３ 真空吸引
５４０ ワイヤカッター
５４５，５４６ 駆動源
５５０ 水素トーチ
５６０ ガイド
５６１ コントローラ
５６５ 高周波トランス
５７０ スプール
５７５ 高周波電源
６００ 機能追加方式の機能モジュール回路装置

Claims (17)

  1. 絶縁膜被覆ワイヤを用いたボンディング方法であって、
    前記絶縁膜被覆ワイヤの自由端である始端に対して、ボールを形成するステップと、
    この形成されたボールを用いて第１ボンディングを行うステップと、
    前記絶縁膜被覆ワイヤの前記第１ボンディングを行った部分の被覆の除去を行うとともに、前記絶縁膜被覆ワイヤの終端に対する第２ボンディングを行う部分の被覆の除去を行うステップと、
    前記第２ボンディングを行うステップと
    を備えたボンディング方法。
  2. 前記第１および第２ボンディングは、導電性キャピラリを使用した電気トーチにより行う請求項１または２に記載のボンディング方法。
  3. 前記ボールの形成を行う前に、前記絶縁膜ワイヤの所定の位置を放熱クランプで保持するステップを備えた請求項１に記載のボンディング方法。
  4. 絶縁膜被覆ワイヤを用いたボンディング方法であって、
    前記絶縁膜被覆ワイヤの自由端である始端に対して、ボールを形成するとともに被覆の除去を行うステップと、
    前記始端に対する第１ボンディングを行うステップと、
    前記絶縁膜被覆ワイヤを所望の長さで切断するステップと、
    前記絶縁膜被覆ワイヤのカットされた側の自由端である終端に対して、ボールを形成するとともに被覆の除去を行うステップと、
    前記終端に対する第２ボンディングを行うステップと
    を備えたボンディング方法。
  5. 前記絶縁膜被覆ワイヤの始端および終端のボールの形成および被覆の除去は水素トーチを用いて行う請求項４に記載のボンディング方法。
  6. 予め定められた前記絶縁膜被覆ワイヤの水素トーチの挿入量と被覆溶け上がり量との関係から、前記水素トーチの挿入量を制御することにより、規定量以内の被覆の溶け上がりを得る請求項４または５に記載のボンディング方法。
  7. 前記第１および第２ボンディングをサーモソニックボンディングで行う請求項４〜６のいずれかに記載のボンディング方法。
  8. 複数の半導体チップを搭載し、前記半導体チップ同士の接続端子間を絶縁膜被覆ワイヤを用いたワイヤボンディングで接続した第１の配線板と、
    複数の半導体チップを搭載し、前記半導体チップ同士の接続端子間を絶縁膜被覆ワイヤを用いたワイヤボンディングで接続した第２の配線板とを備え、
    前記第１および第２の配線板のそれぞれの接続端子間を絶縁膜被覆ワイヤを用いたワイヤボンディングで接続したことを特徴とする回路装置。
  9. 前記半導体チップ内部においても、複数の接続端子間を絶縁膜被覆ワイヤを用いたワイヤボンディングで接続したことを特徴とする請求項８に記載の回路装置。
  10. 前記半導体チップの複数の接続端子の間で交差接続を行ったことを特徴とする請求項８に記載の回路装置。
  11. 第１の配線板上の個別配線用端子から第２の配線板に接続するための前記第１の配線板上の配線板間コネクタ端子へのバックプレーン配線を有する請求項８に記載の回路装置。
  12. 前記配線板において斜め４５°配線により、配線を行った絶縁膜被覆ワイヤを有することを特徴とする請求項８〜１１のいずれかに記載の回路装置。
  13. 前記第１および第２ボンディングがなされた絶縁膜被覆ワイヤは配線板の表面に接着されたことを特徴とする請求項８〜１２のいずれかに記載の回路装置。
  14. 加熱電極付ボンディングツールにより、所定の超音波振動および押圧力をもって、前記絶縁膜被覆ワイヤを前記配線板に接着したことを特徴とする請求項１３に記載の回路装置。
  15. 複数の前記絶縁膜被覆ワイヤを使用して基板間を接続する基板間可動ケーブルを形成したことを特徴とする請求項８〜１４のいずれかに記載の回路装置。
  16. １つの接続端子に対する１つの絶縁膜被覆ワイヤの既接合ボールに対して他の絶縁膜被覆ワイヤの新たなボールを接合して積層した積層接続部を有する請求項８〜１５のいずれかに記載の回路装置。
  17. 請求項４に記載のボンディング方法を用いて配線板上に搭載された回路素子の配線を行った後、当該回路素子を封止部材で被覆することを特徴とする回路装置のパッケイジ方法。
JP2011023817A 2011-02-07 2011-02-07 ワイヤボンディング方法、回路装置及び回路装置パッケイジ方法 Withdrawn JP2012164800A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011023817A JP2012164800A (ja) 2011-02-07 2011-02-07 ワイヤボンディング方法、回路装置及び回路装置パッケイジ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011023817A JP2012164800A (ja) 2011-02-07 2011-02-07 ワイヤボンディング方法、回路装置及び回路装置パッケイジ方法

Publications (1)

Publication Number Publication Date
JP2012164800A true JP2012164800A (ja) 2012-08-30

Family

ID=46843908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011023817A Withdrawn JP2012164800A (ja) 2011-02-07 2011-02-07 ワイヤボンディング方法、回路装置及び回路装置パッケイジ方法

Country Status (1)

Country Link
JP (1) JP2012164800A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966678A (zh) * 2015-05-25 2015-10-07 中国电子科技集团公司第三十八研究所 一种一体化封装微波器件阵列式平行焊接装置及方法
WO2019181373A1 (ja) * 2018-03-22 2019-09-26 日本電信電話株式会社 ワイヤボンディング構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966678A (zh) * 2015-05-25 2015-10-07 中国电子科技集团公司第三十八研究所 一种一体化封装微波器件阵列式平行焊接装置及方法
WO2019181373A1 (ja) * 2018-03-22 2019-09-26 日本電信電話株式会社 ワイヤボンディング構造

Similar Documents

Publication Publication Date Title
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001144206A (ja) 多層構造のフレキシブル配線板とその製造方法
JP2007165383A (ja) 部品実装用ピンを形成したプリント基板
JP2004179232A (ja) 半導体装置及びその製造方法並びに電子機器
JP2001135785A (ja) 半導体チップ、マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法
JP4811437B2 (ja) Ｉｃチップ上への電子部品の実装
JP2012164800A (ja) ワイヤボンディング方法、回路装置及び回路装置パッケイジ方法
JP3589928B2 (ja) 半導体装置
JP2001127242A (ja) 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法
JP5292827B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2005026364A (ja) 混成集積回路
JP3360492B2 (ja) 電子回路基板
JP2974819B2 (ja) 半導体装置およびその製造方法
JPH10256259A (ja) マルチチップモジュールの製造方法
JPH04212277A (ja) プリント配線板への端子の接続法
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JP2004253598A (ja) 電子部品の実装方法
JP2002280416A (ja) フレキシブル配線板とｉｃチップとのマトリックス接合方法
JP2004200665A (ja) 半導体装置およびその製造方法
JP2004200665A6 (ja) 半導体装置およびその製造方法
JP2024505277A (ja) ボールボンドインピーダンス整合
CN117715442A (zh) 存储器的芯片封装结构及存储装置
JP5229296B2 (ja) Ｉｃチップ上への電子部品の実装
JP2010251566A (ja) 配線基板、半導体装置、半導体モジュールおよびその製造方法
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513