WO2019181373A1 - ワイヤボンディング構造 - Google Patents
ワイヤボンディング構造 Download PDFInfo
- Publication number
- WO2019181373A1 WO2019181373A1 PCT/JP2019/006961 JP2019006961W WO2019181373A1 WO 2019181373 A1 WO2019181373 A1 WO 2019181373A1 JP 2019006961 W JP2019006961 W JP 2019006961W WO 2019181373 A1 WO2019181373 A1 WO 2019181373A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- wire
- ground electrode
- electrode
- signal
- ground
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
- H01L2224/49052—Different loop heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Definitions
- the present invention relates to a wire bonding structure in which electrodes are connected by a metal wire.
- Wire bonding is a technique in which a metal wire is used between electrodes of an integrated circuit on a substrate and a chip or a semiconductor package.
- a gold wire is bonded to an aluminum electrode or a gold terminal with heat, ultrasonic waves, and a load.
- the wire bonding technique is used, for example, to electrically bond the inside and the outside of an integrated circuit chip. Further, the wire bonding technique may be used for connection between an integrated circuit and other electronic components, connection between printed circuit boards, and connection between integrated circuits.
- first, a first signal electrode 202, a first ground electrode 203, and a second ground electrode 204 are formed on a first substrate 201.
- the first ground electrode 203 and the second ground electrode 204 are formed with the first signal electrode 202 interposed therebetween.
- a second signal electrode 206, a third ground electrode 207, and a fourth ground electrode 208 are formed on the second substrate 205.
- the third ground electrode 207 and the fourth ground electrode 208 are formed with the second signal electrode 206 interposed therebetween.
- first signal electrode 202 and the second signal electrode 206 are connected by the first wire 209
- first ground electrode 203 and the third ground electrode 207 are connected by the second wire 210
- second ground electrode 204 is connected.
- fourth ground electrode 208 are connected by a third wire 211.
- first signal electrode 202, the first ground electrode 203, and the second ground electrode 204 are connected to a first integrated circuit chip 212 mounted on the first substrate 201.
- the first integrated circuit chip 212 is formed on the first substrate 201 via the ground plane 213.
- the second signal electrode 206, the third ground electrode 207, and the fourth ground electrode 208 are connected to the second integrated circuit chip 214 mounted on the second substrate 205.
- the second integrated circuit chip 214 is formed on the second substrate 205 via the ground plane 215.
- the first substrate 201 is formed on the second substrate 205 via a ground plane 216.
- the wire bonding described above is considered to be a low-cost and highly flexible connection technology, and most of the connection of semiconductor packages and integrated circuits is performed by wire bonding.
- wire bonding in a high-frequency module that handles high-frequency signals, it is difficult to perform characteristic impedance matching at the connection portion by wire bonding, and there is a problem that transmission characteristics deteriorate due to a sudden impedance change in the high-frequency band.
- the termination resistance of semiconductor packages and integrated circuits is often set to 50 ⁇ .
- the characteristic impedance of the region connected by the wire is also 50 ⁇ . This is because when a traveling wave is applied to the transmission line, if a discontinuous surface of the characteristic impedance is encountered, a part (or all) of the traveling wave is reflected.
- it is difficult to reduce the high characteristic impedance value of the wire portion which leads to deterioration of transmission characteristics.
- the present invention has been made to solve the above problems, and aims to reduce characteristic impedance in a wire bonding structure for connecting high-frequency signals.
- the wire bonding structure includes a first signal electrode formed on the main surface of the first substrate, a first ground electrode formed on the main surface of the first substrate with the first signal electrode sandwiched therebetween, Two ground electrodes, a second signal electrode formed on the main surface of the second substrate, a third ground electrode and a fourth ground electrode formed on the main surface of the second substrate with the second signal electrode interposed therebetween, A first wire connecting the first signal electrode and the second signal electrode, a second wire connecting the first ground electrode and the fourth ground electrode, and connecting the second ground electrode and the third ground electrode.
- the second wire and the third wire intersect at only one point above the first wire.
- the main surface of the first substrate and the main surface of the second substrate may be parallel to each other. Further, if the arrangement direction of the first signal electrode, the first ground electrode, and the second ground electrode and the arrangement direction of the second signal electrode, the third ground electrode, and the fourth ground electrode are parallel to each other, Good.
- the characteristic impedance in the wire bonding structure for connecting the high frequency signal can be reduced. Effect.
- FIG. 1 is a perspective view showing a configuration of a wire bonding structure according to an embodiment of the present invention.
- FIG. 2A is a plan view showing the configuration of the wire bonding structure in the embodiment of the present invention.
- FIG. 2B is a side view showing the configuration of the wire bonding structure in the embodiment of the present invention.
- FIG. 3 is a perspective view showing a configuration of a conventional wire bonding structure.
- FIG. 4 is a plan view showing a configuration of a conventional wire bonding structure.
- a first signal electrode 102, a first ground electrode 103, and a second ground electrode 104 are formed on the main surface of the first substrate 101.
- the first ground electrode 103 and the second ground electrode 104 are formed with the first signal electrode 102 interposed therebetween.
- the second signal electrode 106, the third ground electrode 107, and the fourth ground electrode 108 are formed on the main surface of the second substrate 105.
- the third ground electrode 107 and the fourth ground electrode 108 are formed with the second signal electrode 106 interposed therebetween.
- first signal electrode 102 and the second signal electrode 106 are connected by a first wire 109.
- the first ground electrode 103 and the fourth ground electrode 108 are connected by the second wire 110.
- the second ground electrode 104 and the third ground electrode 107 are connected by a third wire 111.
- the first wire 109 is a signal wire
- the second wire 110 and the third wire 111 are ground wires.
- Each wire is made of, for example, gold (Au) and is formed by a known wire bonding technique.
- the second wire 110 and the third wire 111 intersect with each other only at one place above the first wire 109.
- the 2nd wire 110 and the 3rd wire 111 may contact in the location which cross
- the first ground electrode 103 and the third ground electrode 107 are arranged on one side of a virtual straight line connecting the first signal electrode 102 and the second signal electrode 106.
- the second ground electrode 104 and the fourth ground electrode 108 are arranged on the other side of the virtual straight line connecting the first signal electrode 102 and the second signal electrode 106.
- the main surface of the first substrate 101 and the main surface of the second substrate 105 are parallel to each other.
- the arrangement direction of the first signal electrode 102, the first ground electrode 103, and the second ground electrode 104 and the arrangement direction of the second signal electrode 106, the third ground electrode 107, and the fourth ground electrode 108 are mutually different. Parallel.
- the first signal electrode 102, the first ground electrode 103, and the second ground electrode 104 are connected to the first integrated circuit chip 112 formed (mounted) on the first substrate 101.
- the first integrated circuit chip 112 is formed on the first substrate 101 via the ground plane 113.
- the second signal electrode 106, the third ground electrode 107, and the fourth ground electrode 108 are connected to the second integrated circuit chip 114 formed (mounted) on the second substrate 105.
- the second integrated circuit chip 114 is formed on the second substrate 105 via the ground plane 115.
- the first substrate 101 is formed on the second substrate 105 via a ground plane 116.
- the distance between the first wire 109, the second wire 110, and the third wire 111 can be made smaller than the conventional one described with reference to FIGS. Become.
- the characteristic impedance of the first wire 109 serving as the signal line can be reduced.
- the distance between the electrodes in the semiconductor package on which the integrated circuit chip is mounted is on the order of several mm, and the distance (interval) between the signal wire and the ground wire is the same value.
- the distance (interval) between the signal wire and the ground wire is about tens of ⁇ m. It becomes possible to.
- the distance between the signal wire and the ground wire gradually decreases as the distance from the intermediate point between the first signal electrode 102 and the second signal electrode 106 is approached. Therefore, a structure in which the characteristic impedance is hardly changed and the characteristic is hardly deteriorated is obtained.
- the distance is minimum when the second wire 110 and the third wire 111 are directly above the first wire 109. Therefore, according to the embodiment, it is possible to suppress a rapid characteristic impedance change at the connection portion by the wire, and it is possible to connect the high frequency signal with low loss.
- the so-called GSG structure in which the signal electrodes (S) and the ground electrodes (G) are alternately arranged has been described as an example, but the present invention is not limited thereto.
- the present invention can be similarly applied even in the case of a multilane in which two signal lines or three or more signal lines are connected to one electrode.
- the second wire and the third wire that are ground wires intersect each other above the first wire that is a signal wire.
- the characteristic impedance in the structure can be reduced.
- the signal wire is formed on a straight line as much as possible to shorten the distance, and the ground wire intersects on the upper side of the signal wire.
- the wire bonding structure according to the present invention does not require the addition of a new configuration to the manufacturing worker of the conventional wire bonding structure, and only bonds the two ground wires crossing each other.
- connection between the integrated circuits on the board is taken up.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
高周波信号を接続するワイヤボンディング構造における特性インピーダンスを低減する。 第1シグナル電極102と第2シグナル電極106とが第1ワイヤ109で接続され、第1グランド電極103と第4グランド電極108とが、第2ワイヤ110で接続され、第2グランド電極104と第3グランド電極107とが、第3ワイヤ111で接続されている。第2ワイヤ110および第3ワイヤ111が、第1ワイヤ109の上方において1カ所のみで交差している。
Description
本発明は、金属の線により電極間を接続するワイヤボンディング構造に関する。
高周波モジュールに用いられる実装技術に、ワイヤボンディングによる接続がある。ワイヤボンディングは、基板上の集積回路とチップや半導体パッケージとの電極間を、金属ワイヤで実施する技術である。ワイヤボンディングでは、アルミ電極や金端子に、金ワイヤを熱と超音波と荷重で接合する。ワイヤボンディングの技術は、例えば、集積回路チップの内部と外部とを電気的に接合するために用いられる。また、ワイヤボンディングの技術は、集積回路と他の電子部品との接続や、プリント基板同士の接続、集積回路間の接続に用いられることもある。
ワイヤボンディングによる接続例について、図3,図4を用いて説明する。このワイヤボンディング構造は、まず、第1基板201の上に、第1シグナル電極202、第1グランド電極203、および第2グランド電極204が形成されている。第1グランド電極203および第2グランド電極204は、第1シグナル電極202を挟んで形成されている。
また、第2基板205の上に、第2シグナル電極206、第3グランド電極207、および第4グランド電極208が形成されている。第3グランド電極207および第4グランド電極208は、第2シグナル電極206を挟んで形成されている。
また、第1シグナル電極202と第2シグナル電極206とが第1ワイヤ209で接続され、第1グランド電極203と第3グランド電極207とが、第2ワイヤ210で接続され、第2グランド電極204と第4グランド電極208とが、第3ワイヤ211で接続されている。
なお、第1シグナル電極202、第1グランド電極203、および第2グランド電極204は、第1基板201の上に実装されている第1集積回路チップ212に接続されている。第1集積回路チップ212は、第1基板201の上に、グランドプレーン213を介して形成されている。
また、第2シグナル電極206、第3グランド電極207、および第4グランド電極208は、第2基板205の上に実装されている第2集積回路チップ214に接続されている。第2集積回路チップ214は、第2基板205の上に、グランドプレーン215を介して形成さている。また、第1基板201は、第2基板205の上に、グランドプレーン216を介して形成されている。
上述したワイヤボンディングは、コストが低く、自由度の高い接続技術であると考えられており、半導体パッケージや集積回路の接続の大部分がワイヤボンディングで行われている。しかし、高周波信号を扱う高周波モジュールにおいて、ワイヤボンディングによる接続部分で特性インピーダンスの整合を行うことは難しく、高周波帯での急激なインピーダンス変化による伝送特性の劣化をまねくという問題がある。
通常、半導体パッケージや集積回路の終端抵抗は50Ωに設定されていることが多い。このため、これらをワイヤボンディングにより接続する際、理想的にはワイヤで接続する領域の特性インピーダンスも50Ωにすることが望ましい。これは、伝送線路に進行波を加えた時に、特性インピーダンスの不連続面に遭遇すると、進行波の一部(あるいは全部)が反射されるためである。しかし、ワイヤ部分の高い特性インピーダンス値を低減することは難しく、伝送特性の劣化をまねいている。
このようなワイヤ部分(信号ワイヤ)の高い特性インピーダンス値を低減するワイヤボンディング技術としては、例えば特許文献1に記載のものが知られている。しかし、特許文献1に記載の構造では、接着剤を用いて信号ワイヤとグランドワイヤとを相互に固定し、これらワイヤ間の距離により特性インピーダンスを制御するため、正確性や再現性に疑問が生じる。また、信号ワイヤとグランドワイヤとを接着する工程が必要となるため、製造コストや製造時間が増大するという問題がある。
本発明は、以上のような問題点を解消するためになされたものであり、高周波信号を接続するワイヤボンディング構造における特性インピーダンスの低減を目的とする。
本発明に係るワイヤボンディング構造は、第1基板の主表面上に形成された第1シグナル電極と、 第1基板の主表面上で第1シグナル電極を挟んで形成された第1グランド電極および第2グランド電極と、第2基板の主表面上に形成された第2シグナル電極と、 第2基板の主表面上で第2シグナル電極を挟んで形成された第3グランド電極および第4グランド電極と、第1シグナル電極と第2シグナル電極とを接続する第1ワイヤと、第1グランド電極と第4グランド電極とを接続する第2ワイヤと、第2グランド電極と第3グランド電極とを接続する第3ワイヤとを備え、第2ワイヤおよび第3ワイヤは、第1ワイヤの上方において1カ所のみで交差する。
上記ワイヤボンディング構造において、第1基板の主表面と第2基板の主表面とは、互いに平行とされていればよい。また、第1シグナル電極、第1グランド電極、および第2グランド電極の配列方向と、第2シグナル電極、第3グランド電極、および第4グランド電極の配列方向とは、互いに平行とされていればよい。
以上説明したように、本発明によれば、第2ワイヤおよび第3ワイヤを、第1ワイヤの上方において交差させるようにしたので、高周波信号を接続するワイヤボンディング構造における特性インピーダンスが低減できるという優れた効果が得られる。
以下、本発明の実施の形態おけるワイヤボンディング構造ついて図1,図2A,図2Bを参照して説明する。
まず、第1基板101の主表面上に、第1シグナル電極102、第1グランド電極103、および第2グランド電極104が形成されている。第1グランド電極103および第2グランド電極104は、第1シグナル電極102を挟んで形成されている。
また、第2基板105の主表面上に、第2シグナル電極106、第3グランド電極107、および第4グランド電極108が形成されている。第3グランド電極107および第4グランド電極108は、第2シグナル電極106を挟んで形成されている。
また、第1シグナル電極102と第2シグナル電極106とが第1ワイヤ109で接続されている。また、第1グランド電極103と第4グランド電極108とが、第2ワイヤ110で接続されている。また、第2グランド電極104と第3グランド電極107とが、第3ワイヤ111で接続されている。第1ワイヤ109は、信号ワイヤであり、第2ワイヤ110,第3ワイヤ111が、グランドワイヤである。各ワイヤは、例えば、金(Au)から構成され、公知のワイヤボンディング技術により形成されている。
上述した構成において、実施の形態では、第2ワイヤ110および第3ワイヤ111が、第1ワイヤ109の上方において1カ所のみで交差している。なお、第2ワイヤ110および第3ワイヤ111は、交差する箇所で接触してもよい。ただし、第1シグナル電極102と第2シグナル電極106とを結ぶ仮想の直線の、一方の側に、第1グランド電極103および第3グランド電極107が配置されている。また、第1シグナル電極102と第2シグナル電極106とを結ぶ仮想の直線の、他方の側に、第2グランド電極104および第4グランド電極108が配置されている。この状態で、第1グランド電極103と第4グランド電極108とを第2ワイヤ110で接続し、第2グランド電極104と第3グランド電極107とを第3ワイヤ111で接続すれば、第2ワイヤ110および第3ワイヤ111は、第1ワイヤ109の上方において1カ所のみで交差する状態となる。
なお、実施の形態において、第1基板101の主表面と第2基板105の主表面とは、互いに平行とされている。また、第1シグナル電極102、第1グランド電極103、および第2グランド電極104の配列方向と、第2シグナル電極106、第3グランド電極107、および第4グランド電極108の配列方向とは、互いに平行とされている。
ここで、実施の形態において、第1シグナル電極102、第1グランド電極103、および第2グランド電極104は、第1基板101の上に形成(実装)されている第1集積回路チップ112に接続されている。第1集積回路チップ112は、第1基板101の上に、グランドプレーン113を介して形成されている。
また、第2シグナル電極106、第3グランド電極107、および第4グランド電極108は、第2基板105の上に形成(実装)されている第2集積回路チップ114に接続されている。第2集積回路チップ114は、第2基板105の上に、グランドプレーン115を介して形成さている。また、第1基板101は、第2基板105の上に、グランドプレーン116を介して形成されている。
上述した実施の形態におけるワイヤボンディング構造によれば、第1ワイヤ109と第2ワイヤ110、第3ワイヤ111との距離を、図3,4を用いて説明した従来よりも小さくすることが可能となる。この結果、実施の形態によれば、信号線となる第1ワイヤ109の特性インピーダンスを低減することができるようになる。
通常、集積回路チップを実装する半導体パッケージにおける電極間距離は、数mmのオーダーであり、信号ワイヤとグランドワイヤの距離(間隔)も同程度の値になる。しかし、実施の形態によれば、第2ワイヤ110および第3ワイヤ111を、第1ワイヤ109の上方において交差させるので、信号ワイヤとグランドワイヤの距離(間隔)は、~数十μm程度の値にすることが可能となる。また、信号ワイヤとグランドワイヤの距離は、第1シグナル電極102と第2シグナル電極106との中間点に近づくほど徐々に小さくなる。従って、特性インピーダンスの急激な変化は起きにくく、特性劣化しにくい構造になっている。なお、上記距離は、第2ワイヤ110および第3ワイヤ111が、第1ワイヤ109の直上にある状態で最小になる。従って、実施の形態によれば、ワイヤによる接続部分での急激な特性インピーダンス変化を抑えることになり、高周波信号を低損失で接続することが可能となる。
なお、上述では、シグナル電極(S)とグランド電極(G)が交互に配置されるいわゆるGSG構造を例に説明したが、これに限るものではない。例えば、GSGSG構造において、1つの電極に2本の信号線あるいは3本以上の信号線を接続するマルチレーンの場合であっても同様に適用可能である。
以上に説明したように、本発明によれば、グランドワイヤである第2ワイヤおよび第3ワイヤを、信号ワイヤである第1ワイヤの上方において交差させるようにしたので、高周波信号を接続するワイヤボンディング構造における特性インピーダンスが低減できるようになる。
信号の流れる部分の周囲の金属、誘電体、磁性体全てが電磁エネルギーを蓄えるのに影響するため、これらすべてが特性インピーダンスに影響を与える。すなわち、信号ワイヤの周囲の物理的な配置が変化すれば信号ワイヤの特性インピーダンスは変化する。ワイヤの周辺に何もない場合、信号ワイヤの特性インピーダンスはグランドワイヤとの距離に依存性を持つ。
本発明では、信号ワイヤを可能な範囲で直線上に形成して距離を短くし、グランドワイヤは信号ワイヤの上側で交差する構成とした。この構成とすることで、信号ワイヤとグランドワイヤとの距離を、従来技術よりも小さくすることが可能となり、信号ワイヤの特性インピーダンスを低減することが可能となる。
本発明におけるワイヤボンディング構造は、従来のワイヤボンディング構造の製造工手に対し、新たな構成の追加は必要なく、2つのグランドワイヤを交差させてボンディングするのみである。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態では、基板上の集積回路同士の接続を取り上げているが、例えば集積回路とその他の電子部品との接続や、プリント基板同士の接続など、電気的に接合するための用途全般に適応可能である。
101…第1基板、102…第1シグナル電極、103…第1グランド電極、104…第2グランド電極、105…第2基板、106…第2シグナル電極、107…第3グランド電極、108…第4グランド電極、109…第1ワイヤ、110…第2ワイヤ、111…第3ワイヤ、112…第1集積回路チップ、113…グランドプレーン、114…第2集積回路チップ、115…グランドプレーン、116…グランドプレーン。
Claims (3)
- 第1基板の主表面上に形成された第1シグナル電極と、
前記第1基板の主表面上で前記第1シグナル電極を挟んで形成された第1グランド電極および第2グランド電極と、
第2基板の主表面上に形成された第2シグナル電極と、
前記第2基板の主表面上で前記第2シグナル電極を挟んで形成された第3グランド電極および第4グランド電極と、
前記第1シグナル電極と前記第2シグナル電極とを接続する第1ワイヤと、
前記第1グランド電極と前記第4グランド電極とを接続する第2ワイヤと、
前記第2グランド電極と前記第3グランド電極とを接続する第3ワイヤと
を備え、
前記第2ワイヤおよび前記第3ワイヤは、前記第1ワイヤの上方において1カ所のみで交差することを特徴とするワイヤボンディング構造。 - 請求項1記載のワイヤボンディング構造において、
前記第1基板の主表面と前記第2基板の主表面とは、互いに平行とされていることを特徴とするワイヤボンディング構造。 - 請求項1または2記載のワイヤボンディング構造において、
前記第1シグナル電極、前記第1グランド電極、および前記第2グランド電極の配列方向と、
前記第2シグナル電極、前記第3グランド電極、および前記第4グランド電極の配列方向とは、
互いに平行とされていることを特徴とするワイヤボンディング構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/970,911 US11335661B2 (en) | 2018-03-22 | 2019-02-25 | Wire bonding structure |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-054040 | 2018-03-22 | ||
JP2018054040A JP2019169504A (ja) | 2018-03-22 | 2018-03-22 | ワイヤボンディング構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2019181373A1 true WO2019181373A1 (ja) | 2019-09-26 |
Family
ID=67986184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2019/006961 WO2019181373A1 (ja) | 2018-03-22 | 2019-02-25 | ワイヤボンディング構造 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11335661B2 (ja) |
JP (1) | JP2019169504A (ja) |
WO (1) | WO2019181373A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11784146B1 (en) * | 2020-04-07 | 2023-10-10 | Scientific Components Corporation | Method and apparatus for a ground wire bonding attachment in MMIC devices |
CN115799199A (zh) * | 2022-10-31 | 2023-03-14 | 华为数字能源技术有限公司 | 键合结构和功率器件 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007525842A (ja) * | 2004-02-26 | 2007-09-06 | フリースケール セミコンダクター インコーポレイテッド | 交差導電体アセンブリを備えた半導体パッケージ及びその製造方法 |
JP2007312229A (ja) * | 2006-05-19 | 2007-11-29 | National Institute Of Advanced Industrial & Technology | 基板間の接続方法 |
JP2010010492A (ja) * | 2008-06-27 | 2010-01-14 | Sony Corp | 半導体装置および半導体集積回路 |
JP2011100871A (ja) * | 2009-11-06 | 2011-05-19 | Fujitsu Ltd | 配線基板及び電子装置 |
JP2012069571A (ja) * | 2010-09-21 | 2012-04-05 | Panasonic Corp | 半導体集積回路装置 |
JP2012164800A (ja) * | 2011-02-07 | 2012-08-30 | Tosaku Kojima | ワイヤボンディング方法、回路装置及び回路装置パッケイジ方法 |
JP2016524338A (ja) * | 2013-07-03 | 2016-08-12 | ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー | 低電磁干渉配線を有するダイパッケージ |
JP2017059650A (ja) * | 2015-09-16 | 2017-03-23 | 三菱電機株式会社 | 増幅器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0758138A (ja) | 1993-08-16 | 1995-03-03 | Nec Corp | ワイヤボンディング構造およびそのボンディング方法 |
US5459284A (en) * | 1993-08-31 | 1995-10-17 | Motorola, Inc. | Twisted-pair wire bond and method thereof |
US5471010A (en) * | 1993-08-31 | 1995-11-28 | Motorola, Inc. | Spatially separated uninsulated twisted wire pair |
US7872325B2 (en) * | 2009-02-24 | 2011-01-18 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Reduced-crosstalk wirebonding in an optical communication system |
JP2013243209A (ja) * | 2012-05-18 | 2013-12-05 | Kyocera Corp | 半導体装置 |
-
2018
- 2018-03-22 JP JP2018054040A patent/JP2019169504A/ja active Pending
-
2019
- 2019-02-25 WO PCT/JP2019/006961 patent/WO2019181373A1/ja active Application Filing
- 2019-02-25 US US16/970,911 patent/US11335661B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007525842A (ja) * | 2004-02-26 | 2007-09-06 | フリースケール セミコンダクター インコーポレイテッド | 交差導電体アセンブリを備えた半導体パッケージ及びその製造方法 |
JP2007312229A (ja) * | 2006-05-19 | 2007-11-29 | National Institute Of Advanced Industrial & Technology | 基板間の接続方法 |
JP2010010492A (ja) * | 2008-06-27 | 2010-01-14 | Sony Corp | 半導体装置および半導体集積回路 |
JP2011100871A (ja) * | 2009-11-06 | 2011-05-19 | Fujitsu Ltd | 配線基板及び電子装置 |
JP2012069571A (ja) * | 2010-09-21 | 2012-04-05 | Panasonic Corp | 半導体集積回路装置 |
JP2012164800A (ja) * | 2011-02-07 | 2012-08-30 | Tosaku Kojima | ワイヤボンディング方法、回路装置及び回路装置パッケイジ方法 |
JP2016524338A (ja) * | 2013-07-03 | 2016-08-12 | ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー | 低電磁干渉配線を有するダイパッケージ |
JP2017059650A (ja) * | 2015-09-16 | 2017-03-23 | 三菱電機株式会社 | 増幅器 |
Also Published As
Publication number | Publication date |
---|---|
JP2019169504A (ja) | 2019-10-03 |
US11335661B2 (en) | 2022-05-17 |
US20200395331A1 (en) | 2020-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7468560B2 (en) | Semiconductor device with micro connecting elements and method for producing the same | |
JP3859340B2 (ja) | 半導体装置 | |
US8120164B2 (en) | Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof | |
US10778185B2 (en) | Composite electronic component | |
US8110929B2 (en) | Semiconductor module | |
JP6643714B2 (ja) | 電子装置及び電子機器 | |
WO2019181373A1 (ja) | ワイヤボンディング構造 | |
US9905517B2 (en) | Semiconductor device | |
JPH11163539A (ja) | 多層配線基板 | |
WO2019012678A1 (ja) | 電子モジュール | |
JP2003068780A (ja) | 半導体装置 | |
KR100671808B1 (ko) | 반도체 장치 | |
JP2005327903A (ja) | 半導体装置 | |
JP5720261B2 (ja) | 電子回路及び送受信システム | |
JP2846987B2 (ja) | 高周波用半導体装置 | |
US9449920B2 (en) | Electronic device | |
JP6105634B2 (ja) | 電子部品装置 | |
JPH11176876A (ja) | 半導体装置 | |
JP3567617B2 (ja) | Tabテープを用いた半導体装置 | |
TWM605388U (zh) | 應用於高頻頻段的封裝結構 | |
JP5645390B2 (ja) | 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール | |
JP2000286364A (ja) | 高周波用パッケージ | |
JP2001168235A (ja) | 高周波回路用パッケージ | |
JPH10335563A (ja) | 半導体装置 | |
JPH10303247A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19771637 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 19771637 Country of ref document: EP Kind code of ref document: A1 |