JP3567617B2 - Ｔａｂテープを用いた半導体装置 - Google Patents
Ｔａｂテープを用いた半導体装置 Download PDFInfo
- Publication number
- JP3567617B2 JP3567617B2 JP14891596A JP14891596A JP3567617B2 JP 3567617 B2 JP3567617 B2 JP 3567617B2 JP 14891596 A JP14891596 A JP 14891596A JP 14891596 A JP14891596 A JP 14891596A JP 3567617 B2 JP3567617 B2 JP 3567617B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- bump
- tab
- conductor layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＴＡＢテープを用いた半導体装置に係り、特に、高周波特性と接続信頼性の両面に優れたＴＡＢテープを用いた半導体装置に関する。
【０００２】
【従来の技術】
近年、通信用ＩＣチップの信号処理能力は著しく増大しており、これらＩＣチップへの入出力信号の高速化がますます要求されている。
【０００３】
従来、この種の半導体装置は、例えば、特開平５−２９１３４７ 号公報に開示されているものがある。この公報に開示された従来例を図７に示す。図７で、１００は基板、１０１は導体層、１０２は誘電体層、１０４は導体層、１０５は誘電体層、１０６は導体層、１０７はＩＣチップ、１０８はバンプ、１０９は１層ＴＡＢリード、１１０はＡｇペーストである。
【０００４】
このように構成される従来の半導体装置では、信号層である１層ＴＡＢリード１０９と、グランド電位に接続されている導体層１０４、および誘電体層１０２により、所定のインピーダンスを有するマイクロストリップライン構造を形成できる。このため、銅箔層を用いた２層ＴＡＢテープと同様のインピーダンス制御が１層ＴＡＢリードで可能となり、低コストでＴＡＢリードから発生するノイズを低減できる。
【０００５】
【発明が解決しようとする課題】
従来技術の半導体装置では、１層ＴＡＢリード１０９と導体層１０１を接合し、これら導体層の最終的な形状を想定してインピーダンス制御を行う必要がある。しかし、Ａｇペーストや半田などの接合材料を用いると、接合時に流動するため、接合後の導体層の幅や厚さを高精度に制御することは難しい。また、１層
ＴＡＢリード１０９と導体層１０１の表面とは平行ではなく、さらに個々のリードも垂直方向へ様々に変位している。このため、流動性の接合材料を用いて一括リフロー接合を行うと、各導体層の最終的な厚さにばらつきが生じてしまう。すなわち上述のような接合方式では、最終的な導体層の形状を均一にすることができないので、インピーダンスの不整合が生じ、その結果ノイズを増大させてしまう。
【０００６】
また、Ａｇペーストや半田などの使用を避ける方法は、例えば図６に示すように、金などのバンプ１０８を、メッキあるいはワイヤバンピングにより導体層
１０１の表面に形成し、シングルポイントボンダ、あるいはギャングボンダ等のツールを１層ＴＡＢリード１０９の上面から押し当てて、熱圧着接合や超音波接合を行う方法が考えられる。本方式によれば、接合材料が流動することはなく、また個々のリードの垂直方向への変位も、ツールの押し当てにより矯正することができる。このため、各導体層の最終的な形状はほぼ均一となり、インピーダンスの不整合を原因とするノイズを大幅に低減できる。しかしこの接合方式において接続信頼性を確保するためには、バンプ１０８の中心にツールの位置を正確に合わせる必要がある。
【０００７】
図９は、図８における領域Ｒを基板上面から見た透視図である。ここで、導体層１０１の幅をＷ１，リード１０９の幅をＷ２，バンプ１０８の外形をφｄとする。バンプ１０８の中心位置を認識するためには、リード１０９の上面方向からバンプ１０８の周縁部を観察できるように、φｄ＞Ｗ２としなければならない。一方、バンプ１０８を形成するためには、少なくともＷ１＞φｄでなければならない。このため導体層の幅はＷ１からＷ２へ不連続的に変化する。
【０００８】
これら二つの導体、導体層１０１およびリード１０９のインピーダンスを整合させるためには、それぞれの導体の領域に対応して、誘電体層１０２の厚さを２種類用意しなければならない。そのため、回路基板のグランド層数の増加は避けられず、製造コストが増すという問題点があった。
【０００９】
本発明の目的は、問題点を解消し、グランド層数を増すことなく、インピーダンスを精度良く制御することができ、かつリードの接続信頼性に優れたＴＡＢテープを用いた半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係るＴＡＢテープを用いた半導体装置は、ＩＣチップと、ＩＣチップを搭載する回路基板と、ＩＣチップおよび回路基板に設けられた電極相互を接続するリードを有するフィルムキャリアとから成るＴＡＢテープを用いた半導体装置において、電極のそれぞれの周縁部の複数ヵ所をリードの上面方向から観察できるように、リードの先端部分が形成されていることを特徴としている。特に、リードの先端部分は、その一部が異なる幅を有するか、あるいは、少なくとも一つの開口部が形成されていることを特徴としている。さらに、リードの先端部分は、複数の電極と接合されていることを特徴としている。
【００１１】
また、電極は、突起状のバンプ、例えば、金ワイヤ，金メッキなどから成ることを特徴としている。さらに、フィルムキャリアは、フィルム層がリードと銅箔層で挟まれていることを特徴としている。
【００１２】
【発明の実施の形態】
本発明はＩＣチップおよび回路基板に設けられたバンプにＴＡＢリードを接合する際に、リードの上面方向からバンプの周縁部を観察できるように、リードの先端部分を形成した。これにより、バンプの中心位置の認識、さらにボンディングツールの正確な位置合わせが可能となり、リードを熱圧着接合あるいは超音波接合する場合の接続信頼性を確保できる。一方で、接合部以外のリードの幅をバンプの外形より広くすることにより、リードの幅を回路基板上の導体層の幅にほぼ等しくしたり、あるいは導体層の幅より広くできる。これにより、一つの誘電体層の表面において導体層とリードのインピーダンスを整合させることが可能となり、回路基板のグランド層数を増やさずにリードから発生するノイズを低減できる。
【００１３】
次に、本発明のＴＡＢテープを用いた半導体装置の一実施例を図面を参照して詳細に説明する。
【００１４】
図１は本発明のＴＡＢテープを用いた半導体装置の一実施例を示す断面図、および一部詳細を示す上面図である。図１（ａ）において、回路基板１０は、導体層１１，誘電体層１２，導体層１４，誘電体層１５、および導体層１６からなる。回路基板１０は、例えばアルミナまたはムライトからなるセラミック基板を用いることができる。キャビティ部１３の底には導体層１４が露出しており、グランド電位に保たれている。導体層１４の表面には導電性接着剤２０を介してＩＣチップ１７が搭載されており、ＩＣチップ１７の底面と導体層１４は電気的に接続されている。導体層１１の表面、およびＩＣチップ１７の上面には、金ワイヤによりバンプ１８が形成されており、さらに上面に設けられたＴＡＢリード１９が、これらバンプ１８相互を電気的に接続している。
【００１５】
次に、図１（ａ）の領域Ｒ（ＴＡＢリード１９の近傍）の詳細を説明する。
【００１６】
図１（ｂ）は、領域Ｒを回路基板上面から見た透視図である。同図において、ＴＡＢリード１９のＩＣチップ１７側の先端部をインナーリード部２０１，導体層１１側の先端部をアウターリード部２０２とする。バンプ１８の直径をφｄ，導体層１１の幅をＷ１，インナーリード部２０１、およびアウターリード部２０２の幅をＷ２，ＴＡＢリード１９の中央部の幅をＷ３とする。
【００１７】
バンプ１８は、約５０μｍ径の金線をワイヤボンディングツールを用いて形成したものであり、その直径はおよそφｄ＝１００μｍである。
【００１８】
導体層１１は、バンプ１８を導体層１１の上に確実に形成できるように、その幅Ｗ１を定めた。すなわち、外形サイズ１４ｍｍ□のセラミック基板を用いた場合、外形の０．５％ である約７０μｍをパターン寸法公差とみなして、この寸法ばらつきを吸収するために、Ｗ１＝１７０μｍとした。
【００１９】
ＴＡＢのインナーリード部２０１、およびアウターリード部２０２の幅は、Ｗ２＝７０μｍとした。Ｗ２＜φｄとなるので、ＴＡＢリード１９の上面方向からバンプ１８の周縁部を複数ヵ所観察できる。円の中心位置は、円周の２ヵ所の接線に直交する直線上に存在するので、バンプ１８の２ヵ所の周縁部から、バンプ１８の中心位置を精度良く推定できる。これにより、ボンディングツールをバンプ１８の中心に精度良く合わせることが可能となり、熱圧着接合あるいは超音波接合に要するエネルギーを、バンプ１８上面の接合箇所へ効率良くかつ一定の伝達条件で加えることができる。
【００２０】
ＴＡＢリード１９の中央部の幅Ｗ３は、誘電体層１２としてアルミナ（比誘電率＝１０）を用いたときの導体層１１のインピーダンス（５０Ω）と一致させるために、Ｗ３＝１６５μｍとした。これにより、一つの誘電体層１２の表面において導体層１１とＴＡＢリード１９のインピーダンスを整合させることが可能となり、図１（ａ）に示した回路基板１０のグランド層、例えば導体層１４の層数を増やすことなく、ＴＡＢリード１９において信号の反射により発生するノイズを低減できる。
【００２１】
本発明では、上述した実施例に限定されることはなく、本発明の範囲すなわち、ＴＡＢリード１９の先端部分が、ＴＡＢリード１９の上面方向からバンプ１８の周縁部を複数ヵ所観察できるように形成されているという条件を逸脱しなければ、種々の設計変更は可能である。例えば図１（ａ）において、回路基板としてガラスエポキシ樹脂からなるプリント基板を用いても良い。また、キャビティ部１３の底に導体層１４が露出していなくても、本発明の効果は達成される。さらに図１（ｂ）において、インナーリード部２０１、およびアウターリード部２０２のそれぞれのバンプ１８の直径φｄは一致している必要はないので、インナーリード部２０１、およびアウターリード部２０２それぞれの先端部の幅Ｗ２も一致していなくとも良い。
【００２２】
また、本発明の範囲であれば、ＴＡＢリード１９の先端部分に別の形状を適用しても構わない。そのような実施例のＴＡＢリード１９近傍を上面から見た透視図を図２乃至図４に示す。これらの実施例の内、特に図３（ａ），（ｂ），（ｃ）と図４（ａ），（ｂ），（ｃ）の例では、ＴＡＢリード１９の先端部分に、少なくとも一つの開口部２０３が形成されているので、実施例（図１）と同様に、バンプ１８の２ヵ所以上の周縁部からバンプ１８の中心位置を精度良く推定することができる。
【００２３】
さらに、本発明をグランド配線、あるいは電源配線部分に適用した実施例の、ＴＡＢリード１９近傍を上面から見た透視図を図５に示す。
【００２４】
ここでは、各導体層１１およびＴＡＢリード１９は、グランド電位、あるいは電源電位に保持されている。この各導体層１１およびＴＡＢリード１９に立ち上がり時間の短い大量の電流が流れると、各導体が持つインダクタンスのため、グランド電位、あるいは電源電位が変動し、この電圧変化がＩＣチップの誤動作を引き起こしてしまう。
【００２５】
そこで、図５（ａ）に示すように、導体層１１を複数個用意し、各導体層１１上に形成した複数のバンプ１８に対して、幅の広いＴＡＢリード１９を一括して接合した。一つの導体層１１に一つのＴＡＢリード１９を接合する場合に比べてインダクタンスが低減でき、電源電位の変動を抑制することができる。ここで、本発明の範囲に従い、各ＴＡＢリード１９の上面方向からバンプ１８の周縁部を複数ヵ所観察できるように、すなわちＷ２＜φｄとなるようにＴＡＢリード１９の先端部分を形成した。これにより、実施例と同様に、ボンディングツールをバンプ１８の中心に精度良く合わせることが可能となり、信頼性の高い熱圧着接合あるいは超音波接合を実現できる。
【００２６】
また、各ＴＡＢリード１９の先端形状は、図５（ａ）に示す形状である必要はなく、図２，図３，図４に示したような形状と組み合わせてもよい。例えば図３（ｃ）と組み合わせた場合の実施例を図５（ｂ）に示す。開口部２０３を通じてバンプ１８の周縁部を各２ヵ所観察できるので、ボンディングツールをバンプ１８の中心に精度良く合わせることが可能となり、信頼性の高い熱圧着接合あるいは超音波接合を実現できる。
【００２７】
図６は、本発明の第３の実施例を示す断面図である。ＩＣチップ１７は、回路基板１０に設けられたキャビティ部１３に搭載されている。このため、ＩＣチップ１７の側面と、誘電体層１２の側面との間には、すき間が生じる。ＴＡＢリード１９は、このすき間の直上において、高精度にインピーダンスを制御することはできない。そこで、図６に示すように、ＴＡＢリード１９の上面にフィルム層２１を介して銅箔層２２を接着した２層ＴＡＢテープを用いて、ＩＣチップ１７および回路基板１０上のバンプ１８相互を接続した。本実施例により、ＴＡＢリード１９の全ての領域において、導体層１１のインピーダンスと精度良く整合させることができ、ＴＡＢリード１９において信号の反射により発生するノイズを大幅に低減できる。一方、ＴＡＢリード１９の先端部分は、図１ないし図５と同様にバンプ１８の周縁部を複数ヵ所観察できるように形成されている。従って、前記実施例と同様に、ボンディングツールをバンプ１８の中心に精度良く合わせることが可能となり、信頼性の高い熱圧着接合あるいは超音波接合を実現できる。
【００２８】
【発明の効果】
本発明によれば、ＴＡＢリードの先端部をリードの上面方向からバンプの周縁部が観察できるように形成したことにより、バンプの中心位置を正確に認識でき、さらにボンディングツールの正確な位置合わせが可能となる。よって、リードを熱圧着接合あるいは超音波接合する場合、その接続信頼性を充分確保できる。一方、接合部以外のリードの幅を回路基板上の導体層の幅にほぼ等しくしたり、あるいは導体層の幅より広くできる。このため、一つの誘電体層の表面において導体層とリードのインピーダンスを整合させることが可能となり、回路基板のグランド層数を増やさずにリードから発生するノイズを低減できる。
【００２９】
従って、高周波特性が良好でかつ接続信頼性に優れたＴＡＢテープを用いた半導体装置を実現することができる。
【図面の簡単な説明】
【図１】本発明のＴＡＢテープを用いた半導体装置の第１の実施例を示す説明図。
【図２】本発明のＴＡＢテープを用いた半導体装置の一実施例の一部詳細を示す上面図。
【図３】本発明のＴＡＢテープを用いた半導体装置の一実施例の一部詳細を示す上面図。
【図４】本発明のＴＡＢテープを用いた半導体装置の一実施例の一部詳細を示す上面図。
【図５】本発明のＴＡＢテープを用いた半導体装置の第２の実施例の一部詳細を示す上面図。
【図６】本発明のＴＡＢテープを用いた半導体装置の第３の実施例を示す断面図。
【図７】ＴＡＢテープを用いた半導体装置の従来例を示す断面図。
【図８】ＴＡＢテープを用いた半導体装置の他の従来例を示す断面図。
【図９】図６に示した従来例の一部詳細を示す上面図。
【符号の説明】
１０…回路基板、１１…導体層、１２…誘電体層、１３…キャビティ部、１４…導体層、１５…誘電体層、１６…導体層、１７…ＩＣチップ、１８…バンプ、１９…ＴＡＢリード、２０…導電性接着剤、２０１…インナーリード部、２０２…アウターリード部。
【発明の属する技術分野】
本発明はＴＡＢテープを用いた半導体装置に係り、特に、高周波特性と接続信頼性の両面に優れたＴＡＢテープを用いた半導体装置に関する。
【０００２】
【従来の技術】
近年、通信用ＩＣチップの信号処理能力は著しく増大しており、これらＩＣチップへの入出力信号の高速化がますます要求されている。
【０００３】
従来、この種の半導体装置は、例えば、特開平５−２９１３４７ 号公報に開示されているものがある。この公報に開示された従来例を図７に示す。図７で、１００は基板、１０１は導体層、１０２は誘電体層、１０４は導体層、１０５は誘電体層、１０６は導体層、１０７はＩＣチップ、１０８はバンプ、１０９は１層ＴＡＢリード、１１０はＡｇペーストである。
【０００４】
このように構成される従来の半導体装置では、信号層である１層ＴＡＢリード１０９と、グランド電位に接続されている導体層１０４、および誘電体層１０２により、所定のインピーダンスを有するマイクロストリップライン構造を形成できる。このため、銅箔層を用いた２層ＴＡＢテープと同様のインピーダンス制御が１層ＴＡＢリードで可能となり、低コストでＴＡＢリードから発生するノイズを低減できる。
【０００５】
【発明が解決しようとする課題】
従来技術の半導体装置では、１層ＴＡＢリード１０９と導体層１０１を接合し、これら導体層の最終的な形状を想定してインピーダンス制御を行う必要がある。しかし、Ａｇペーストや半田などの接合材料を用いると、接合時に流動するため、接合後の導体層の幅や厚さを高精度に制御することは難しい。また、１層
ＴＡＢリード１０９と導体層１０１の表面とは平行ではなく、さらに個々のリードも垂直方向へ様々に変位している。このため、流動性の接合材料を用いて一括リフロー接合を行うと、各導体層の最終的な厚さにばらつきが生じてしまう。すなわち上述のような接合方式では、最終的な導体層の形状を均一にすることができないので、インピーダンスの不整合が生じ、その結果ノイズを増大させてしまう。
【０００６】
また、Ａｇペーストや半田などの使用を避ける方法は、例えば図６に示すように、金などのバンプ１０８を、メッキあるいはワイヤバンピングにより導体層
１０１の表面に形成し、シングルポイントボンダ、あるいはギャングボンダ等のツールを１層ＴＡＢリード１０９の上面から押し当てて、熱圧着接合や超音波接合を行う方法が考えられる。本方式によれば、接合材料が流動することはなく、また個々のリードの垂直方向への変位も、ツールの押し当てにより矯正することができる。このため、各導体層の最終的な形状はほぼ均一となり、インピーダンスの不整合を原因とするノイズを大幅に低減できる。しかしこの接合方式において接続信頼性を確保するためには、バンプ１０８の中心にツールの位置を正確に合わせる必要がある。
【０００７】
図９は、図８における領域Ｒを基板上面から見た透視図である。ここで、導体層１０１の幅をＷ１，リード１０９の幅をＷ２，バンプ１０８の外形をφｄとする。バンプ１０８の中心位置を認識するためには、リード１０９の上面方向からバンプ１０８の周縁部を観察できるように、φｄ＞Ｗ２としなければならない。一方、バンプ１０８を形成するためには、少なくともＷ１＞φｄでなければならない。このため導体層の幅はＷ１からＷ２へ不連続的に変化する。
【０００８】
これら二つの導体、導体層１０１およびリード１０９のインピーダンスを整合させるためには、それぞれの導体の領域に対応して、誘電体層１０２の厚さを２種類用意しなければならない。そのため、回路基板のグランド層数の増加は避けられず、製造コストが増すという問題点があった。
【０００９】
本発明の目的は、問題点を解消し、グランド層数を増すことなく、インピーダンスを精度良く制御することができ、かつリードの接続信頼性に優れたＴＡＢテープを用いた半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係るＴＡＢテープを用いた半導体装置は、ＩＣチップと、ＩＣチップを搭載する回路基板と、ＩＣチップおよび回路基板に設けられた電極相互を接続するリードを有するフィルムキャリアとから成るＴＡＢテープを用いた半導体装置において、電極のそれぞれの周縁部の複数ヵ所をリードの上面方向から観察できるように、リードの先端部分が形成されていることを特徴としている。特に、リードの先端部分は、その一部が異なる幅を有するか、あるいは、少なくとも一つの開口部が形成されていることを特徴としている。さらに、リードの先端部分は、複数の電極と接合されていることを特徴としている。
【００１１】
また、電極は、突起状のバンプ、例えば、金ワイヤ，金メッキなどから成ることを特徴としている。さらに、フィルムキャリアは、フィルム層がリードと銅箔層で挟まれていることを特徴としている。
【００１２】
【発明の実施の形態】
本発明はＩＣチップおよび回路基板に設けられたバンプにＴＡＢリードを接合する際に、リードの上面方向からバンプの周縁部を観察できるように、リードの先端部分を形成した。これにより、バンプの中心位置の認識、さらにボンディングツールの正確な位置合わせが可能となり、リードを熱圧着接合あるいは超音波接合する場合の接続信頼性を確保できる。一方で、接合部以外のリードの幅をバンプの外形より広くすることにより、リードの幅を回路基板上の導体層の幅にほぼ等しくしたり、あるいは導体層の幅より広くできる。これにより、一つの誘電体層の表面において導体層とリードのインピーダンスを整合させることが可能となり、回路基板のグランド層数を増やさずにリードから発生するノイズを低減できる。
【００１３】
次に、本発明のＴＡＢテープを用いた半導体装置の一実施例を図面を参照して詳細に説明する。
【００１４】
図１は本発明のＴＡＢテープを用いた半導体装置の一実施例を示す断面図、および一部詳細を示す上面図である。図１（ａ）において、回路基板１０は、導体層１１，誘電体層１２，導体層１４，誘電体層１５、および導体層１６からなる。回路基板１０は、例えばアルミナまたはムライトからなるセラミック基板を用いることができる。キャビティ部１３の底には導体層１４が露出しており、グランド電位に保たれている。導体層１４の表面には導電性接着剤２０を介してＩＣチップ１７が搭載されており、ＩＣチップ１７の底面と導体層１４は電気的に接続されている。導体層１１の表面、およびＩＣチップ１７の上面には、金ワイヤによりバンプ１８が形成されており、さらに上面に設けられたＴＡＢリード１９が、これらバンプ１８相互を電気的に接続している。
【００１５】
次に、図１（ａ）の領域Ｒ（ＴＡＢリード１９の近傍）の詳細を説明する。
【００１６】
図１（ｂ）は、領域Ｒを回路基板上面から見た透視図である。同図において、ＴＡＢリード１９のＩＣチップ１７側の先端部をインナーリード部２０１，導体層１１側の先端部をアウターリード部２０２とする。バンプ１８の直径をφｄ，導体層１１の幅をＷ１，インナーリード部２０１、およびアウターリード部２０２の幅をＷ２，ＴＡＢリード１９の中央部の幅をＷ３とする。
【００１７】
バンプ１８は、約５０μｍ径の金線をワイヤボンディングツールを用いて形成したものであり、その直径はおよそφｄ＝１００μｍである。
【００１８】
導体層１１は、バンプ１８を導体層１１の上に確実に形成できるように、その幅Ｗ１を定めた。すなわち、外形サイズ１４ｍｍ□のセラミック基板を用いた場合、外形の０．５％ である約７０μｍをパターン寸法公差とみなして、この寸法ばらつきを吸収するために、Ｗ１＝１７０μｍとした。
【００１９】
ＴＡＢのインナーリード部２０１、およびアウターリード部２０２の幅は、Ｗ２＝７０μｍとした。Ｗ２＜φｄとなるので、ＴＡＢリード１９の上面方向からバンプ１８の周縁部を複数ヵ所観察できる。円の中心位置は、円周の２ヵ所の接線に直交する直線上に存在するので、バンプ１８の２ヵ所の周縁部から、バンプ１８の中心位置を精度良く推定できる。これにより、ボンディングツールをバンプ１８の中心に精度良く合わせることが可能となり、熱圧着接合あるいは超音波接合に要するエネルギーを、バンプ１８上面の接合箇所へ効率良くかつ一定の伝達条件で加えることができる。
【００２０】
ＴＡＢリード１９の中央部の幅Ｗ３は、誘電体層１２としてアルミナ（比誘電率＝１０）を用いたときの導体層１１のインピーダンス（５０Ω）と一致させるために、Ｗ３＝１６５μｍとした。これにより、一つの誘電体層１２の表面において導体層１１とＴＡＢリード１９のインピーダンスを整合させることが可能となり、図１（ａ）に示した回路基板１０のグランド層、例えば導体層１４の層数を増やすことなく、ＴＡＢリード１９において信号の反射により発生するノイズを低減できる。
【００２１】
本発明では、上述した実施例に限定されることはなく、本発明の範囲すなわち、ＴＡＢリード１９の先端部分が、ＴＡＢリード１９の上面方向からバンプ１８の周縁部を複数ヵ所観察できるように形成されているという条件を逸脱しなければ、種々の設計変更は可能である。例えば図１（ａ）において、回路基板としてガラスエポキシ樹脂からなるプリント基板を用いても良い。また、キャビティ部１３の底に導体層１４が露出していなくても、本発明の効果は達成される。さらに図１（ｂ）において、インナーリード部２０１、およびアウターリード部２０２のそれぞれのバンプ１８の直径φｄは一致している必要はないので、インナーリード部２０１、およびアウターリード部２０２それぞれの先端部の幅Ｗ２も一致していなくとも良い。
【００２２】
また、本発明の範囲であれば、ＴＡＢリード１９の先端部分に別の形状を適用しても構わない。そのような実施例のＴＡＢリード１９近傍を上面から見た透視図を図２乃至図４に示す。これらの実施例の内、特に図３（ａ），（ｂ），（ｃ）と図４（ａ），（ｂ），（ｃ）の例では、ＴＡＢリード１９の先端部分に、少なくとも一つの開口部２０３が形成されているので、実施例（図１）と同様に、バンプ１８の２ヵ所以上の周縁部からバンプ１８の中心位置を精度良く推定することができる。
【００２３】
さらに、本発明をグランド配線、あるいは電源配線部分に適用した実施例の、ＴＡＢリード１９近傍を上面から見た透視図を図５に示す。
【００２４】
ここでは、各導体層１１およびＴＡＢリード１９は、グランド電位、あるいは電源電位に保持されている。この各導体層１１およびＴＡＢリード１９に立ち上がり時間の短い大量の電流が流れると、各導体が持つインダクタンスのため、グランド電位、あるいは電源電位が変動し、この電圧変化がＩＣチップの誤動作を引き起こしてしまう。
【００２５】
そこで、図５（ａ）に示すように、導体層１１を複数個用意し、各導体層１１上に形成した複数のバンプ１８に対して、幅の広いＴＡＢリード１９を一括して接合した。一つの導体層１１に一つのＴＡＢリード１９を接合する場合に比べてインダクタンスが低減でき、電源電位の変動を抑制することができる。ここで、本発明の範囲に従い、各ＴＡＢリード１９の上面方向からバンプ１８の周縁部を複数ヵ所観察できるように、すなわちＷ２＜φｄとなるようにＴＡＢリード１９の先端部分を形成した。これにより、実施例と同様に、ボンディングツールをバンプ１８の中心に精度良く合わせることが可能となり、信頼性の高い熱圧着接合あるいは超音波接合を実現できる。
【００２６】
また、各ＴＡＢリード１９の先端形状は、図５（ａ）に示す形状である必要はなく、図２，図３，図４に示したような形状と組み合わせてもよい。例えば図３（ｃ）と組み合わせた場合の実施例を図５（ｂ）に示す。開口部２０３を通じてバンプ１８の周縁部を各２ヵ所観察できるので、ボンディングツールをバンプ１８の中心に精度良く合わせることが可能となり、信頼性の高い熱圧着接合あるいは超音波接合を実現できる。
【００２７】
図６は、本発明の第３の実施例を示す断面図である。ＩＣチップ１７は、回路基板１０に設けられたキャビティ部１３に搭載されている。このため、ＩＣチップ１７の側面と、誘電体層１２の側面との間には、すき間が生じる。ＴＡＢリード１９は、このすき間の直上において、高精度にインピーダンスを制御することはできない。そこで、図６に示すように、ＴＡＢリード１９の上面にフィルム層２１を介して銅箔層２２を接着した２層ＴＡＢテープを用いて、ＩＣチップ１７および回路基板１０上のバンプ１８相互を接続した。本実施例により、ＴＡＢリード１９の全ての領域において、導体層１１のインピーダンスと精度良く整合させることができ、ＴＡＢリード１９において信号の反射により発生するノイズを大幅に低減できる。一方、ＴＡＢリード１９の先端部分は、図１ないし図５と同様にバンプ１８の周縁部を複数ヵ所観察できるように形成されている。従って、前記実施例と同様に、ボンディングツールをバンプ１８の中心に精度良く合わせることが可能となり、信頼性の高い熱圧着接合あるいは超音波接合を実現できる。
【００２８】
【発明の効果】
本発明によれば、ＴＡＢリードの先端部をリードの上面方向からバンプの周縁部が観察できるように形成したことにより、バンプの中心位置を正確に認識でき、さらにボンディングツールの正確な位置合わせが可能となる。よって、リードを熱圧着接合あるいは超音波接合する場合、その接続信頼性を充分確保できる。一方、接合部以外のリードの幅を回路基板上の導体層の幅にほぼ等しくしたり、あるいは導体層の幅より広くできる。このため、一つの誘電体層の表面において導体層とリードのインピーダンスを整合させることが可能となり、回路基板のグランド層数を増やさずにリードから発生するノイズを低減できる。
【００２９】
従って、高周波特性が良好でかつ接続信頼性に優れたＴＡＢテープを用いた半導体装置を実現することができる。
【図面の簡単な説明】
【図１】本発明のＴＡＢテープを用いた半導体装置の第１の実施例を示す説明図。
【図２】本発明のＴＡＢテープを用いた半導体装置の一実施例の一部詳細を示す上面図。
【図３】本発明のＴＡＢテープを用いた半導体装置の一実施例の一部詳細を示す上面図。
【図４】本発明のＴＡＢテープを用いた半導体装置の一実施例の一部詳細を示す上面図。
【図５】本発明のＴＡＢテープを用いた半導体装置の第２の実施例の一部詳細を示す上面図。
【図６】本発明のＴＡＢテープを用いた半導体装置の第３の実施例を示す断面図。
【図７】ＴＡＢテープを用いた半導体装置の従来例を示す断面図。
【図８】ＴＡＢテープを用いた半導体装置の他の従来例を示す断面図。
【図９】図６に示した従来例の一部詳細を示す上面図。
【符号の説明】
１０…回路基板、１１…導体層、１２…誘電体層、１３…キャビティ部、１４…導体層、１５…誘電体層、１６…導体層、１７…ＩＣチップ、１８…バンプ、１９…ＴＡＢリード、２０…導電性接着剤、２０１…インナーリード部、２０２…アウターリード部。
Claims (1)
- ＩＣチップと、前記ＩＣチップを搭載する回路基盤とを構成要素に含み、前記回路基盤に形成された導体層に連なるバンプと前記ＩＣチップの電極に接続されたＴＡＢリードが接合されて前記ＩＣチップの信号配線用リードを形成する半導体装置であって、前記ＴＡＢリードは、前記バンプの外径より大きな幅を有し、かつ前記バンプに接合される端部は、前記バンプの周縁部の複数箇所を該ＴＡＢリードの上面方向から観察できるように幅が狭められている、もしくは開口を有することを特徴とするＴＡＢテープを用いた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14891596A JP3567617B2 (ja) | 1996-06-11 | 1996-06-11 | Ｔａｂテープを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14891596A JP3567617B2 (ja) | 1996-06-11 | 1996-06-11 | Ｔａｂテープを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09330948A JPH09330948A (ja) | 1997-12-22 |
| JP3567617B2 true JP3567617B2 (ja) | 2004-09-22 |
Family
ID=15463512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14891596A Expired - Fee Related JP3567617B2 (ja) | 1996-06-11 | 1996-06-11 | Ｔａｂテープを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3567617B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291347A (ja) * | 1992-04-14 | 1993-11-05 | Oki Electric Ind Co Ltd | 高周波用ｔａｂ−ｉｃの実装構造 |
| JP2812094B2 (ja) * | 1992-09-18 | 1998-10-15 | 日本電気株式会社 | 半田ｔａｂの構造ならびに半田ｔａｂのｉｌｂ装置およびｉｌｂ方法 |
| JP3357435B2 (ja) * | 1993-11-24 | 2002-12-16 | 株式会社日立製作所 | 半導体集積回路装置 |
-
1996
- 1996-06-11 JP JP14891596A patent/JP3567617B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09330948A (ja) | 1997-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6344683B1 (en) | Stacked semiconductor package with flexible tape | |
| EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| US5977631A (en) | Semiconductor device including a semiconductor package with electromagnetic coupling slots | |
| US8410618B2 (en) | Microelectronic assembly with joined bond elements having lowered inductance | |
| JPH04137655A (ja) | Ｉｃパッケージ | |
| US5162896A (en) | IC package for high-speed semiconductor integrated circuit device | |
| US5426319A (en) | High-frequency semiconductor device including microstrip transmission line | |
| KR20050033111A (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
| US6717249B2 (en) | Non-contact type IC card and process for manufacturing-same | |
| KR100411862B1 (ko) | 배선기판 및 반도체장치 | |
| KR20180041811A (ko) | 반도체 소자 | |
| US20070252286A1 (en) | Mounting substrate | |
| JP2001203300A (ja) | 配線用基板と半導体装置および配線用基板の製造方法 | |
| EP0293838A2 (en) | IC package for high-speed semiconductor integrated circuit device | |
| JP3567617B2 (ja) | Ｔａｂテープを用いた半導体装置 | |
| JP4616968B2 (ja) | インターポーザを使用した高周波用半導体装置 | |
| US20110147928A1 (en) | Microelectronic assembly with bond elements having lowered inductance | |
| US20230225092A1 (en) | Electronic component module and method of manufacturing electronic component module | |
| JPH06338539A (ja) | 半導体素子の接続方法 | |
| JPH07176572A (ja) | 多層配線ｔａｂ用テープキャリアおよびこれを用いた半導体装置 | |
| JPH09298218A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 | |
| JPH07112039B2 (ja) | 多ピン多層配線リードフレーム | |
| JP2846987B2 (ja) | 高周波用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |