KR20030017388A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20030017388A
KR20030017388A KR1020020049618A KR20020049618A KR20030017388A KR 20030017388 A KR20030017388 A KR 20030017388A KR 1020020049618 A KR1020020049618 A KR 1020020049618A KR 20020049618 A KR20020049618 A KR 20020049618A KR 20030017388 A KR20030017388 A KR 20030017388A
Authority
KR
South Korea
Prior art keywords
gas
insulating film
plasma
silicon
wiring layer
Prior art date
Application number
KR1020020049618A
Other languages
English (en)
Other versions
KR100468796B1 (ko
Inventor
시오야요시미
니시모토유코
스즈끼도모미
오가와라쇼지
마에다가즈오
Original Assignee
캐논 한바이 가부시끼가이샤
가부시끼가이샤 한도따이 프로세스 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 한바이 가부시끼가이샤, 가부시끼가이샤 한도따이 프로세스 켄큐쇼 filed Critical 캐논 한바이 가부시끼가이샤
Publication of KR20030017388A publication Critical patent/KR20030017388A/ko
Application granted granted Critical
Publication of KR100468796B1 publication Critical patent/KR100468796B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

구리(Cu) 배선층의 돌기 발생을 방지하여 Cu 확산을 방지할 수 있는 반도체 장치의 제조 방법을 제공한다.
반도체 기판(40) 위쪽에 형성된 구리(Cu) 배선층(44)의 표면을 암모니아 가스, 질소와 수소의 혼합 가스, CF4가스, C2F6가스 및 NF3가스의 군으로부터 선택되는 가스 플라즈마에 노출시키는 공정과, 구리(Cu) 배선층(44)의 표면을 암모니아 가스, 에틸렌디아민 가스, β-디케톤 가스, 암모니아 가스와 탄화수소계 가스(CXHY)의 혼합 가스 및 질소 가스와 탄화수소계 가스(CXHY)의 혼합 가스의 군(群)으로부터 선택되는 가스의 분위기 또는 플라즈마에 노출시키는 공정과, 구리(Cu) 배선층(44) 위에 Cu 확산 방지 절연막(46)을 형성하는 공정을 갖는다.

Description

반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 보다 상세하게는, 다층 배선 기술에 따른 구리(Cu) 배선층 중의 Cu 확산을 방지하는 기술에 관한 것이다.
LSI는 반도체 기판 위에 전기적으로 분리하여 배치된 트랜지스터 또는 다이오드, 커패시터, 저항 등의 기본적인 구성요소를 배선에 의해 접속하여 제조된다.
이 소자끼리를 고밀도로 접속하는 기술이 다층 배선 기술로서, 다층 배선 기술은 LSI의 고성능화를 결정짓는 중요한 기술이다. 다층 배선의 저항이나 용량 등의 기생 효과는 LSI의 회로 성능에 큰 영향을 준다. 이러한 관점에서, 저항이 낮은 Cu(구리) 배선과 유전율이 낮은 재료를 사용한 층간 절연막을 조합한 다층 배선이 사용되고, 이 제조 방법으로서, 매립 방식 이른바 다마신 방식이 채용되고 있다.
Cu 배선층은 열처리가 실시되는 공정 등에서 Cu 배선층 중의 Cu가 층간 절연막 등에 확산되기 쉽다는 특성을 갖고 있어, 층간 절연막 중에 Cu가 확산되면 층간 절연막의 누설 전류가 증가하게 되는 등의 결점을 초래한다. 따라서, Cu 배선층과 층간 절연막 사이에 Cu 확산 방지 기능을 구비한 실리콘 질화막 등으로 이루어진Cu 확산 방지 절연막을 형성하여 Cu 배선층 중의 Cu 확산을 방지한다.
그러나, Cu 확산을 방지할 수 있는 절연막의 유전율(예를 들어, ε=5 정도로 함)은 저유전율 절연막의 유전율(예를 들어, ε=2.8 정도로 함)에 비하여 상당히 높기 때문에, 저유전율 절연막으로 층간 절연막의 주요부를 형성하여도, Cu 확산 방지 절연막의 개재에 의해 다층 배선의 Cu 배선층간의 기생 용량이 효과적으로 증가하게 된다. 예를 들면, 층간 절연막의 전체 막 두께를 500㎚로 고정시킨 경우에 있어서, 그 중의 100㎚를 Cu 확산 방지 절연막(ε=5 정도)으로 하고, 나머지를 저유전율 절연막(ε=2.8 정도)으로 했을 때, 층간 절연막의 실효 유전율은 3.02 정도로 상승하게 된다. 이것에 의해, LSI의 다층 배선의 배선 중을 전파하는 전기 신호의 지연 이른바 배선 지연이 커지고, 이것이 치명적인 문제로 될 가능성이 있다.
따라서, Cu 확산 방지 절연막의 막 두께를 얇게 하는 것이 검토되고 있다. 그러나, Cu 배선층 위에 플라즈마 CVD에 의해 Cu 확산 방지 절연막을 형성하는 공정이나 그 후의 400∼450℃ 정도의 어닐링을 행하는 공정 등의 영향에 의해 Cu 배선층의 표층부로부터 Cu 돌기가 발생하기 쉽고, 이 돌기 부분으로부터 Cu가 확산되기 쉽다는 문제가 있다.
또한, 종래 저유전율 절연막에 있어서는, Cu 확산을 방지할 수 있는 Cu 확산 방지 절연막으로서 사용하는 것은 곤란하기 때문에, 저유전율이며 Cu 확산을 방지할 수 있는 절연막을 형성하는 방법이 요망되고 있다.
본 발명은 이상의 문제점을 감안하여 창작된 것으로서, Cu 배선층의 돌기 발생을 방지하여 Cu 확산 방지 절연막의 막 두께를 얇게 하고, 유전율이 낮은 절연막을 Cu 확산 방지 절연막으로서 사용할 수 있도록 함으로써, 다층 배선의 배선층간에 따른 용량을 저감시킬 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제 1 실시예의 반도체 장치의 제조 방법에서 사용하는 플라즈마 CVD 장치를 나타내는 개략 단면도.
도 2의 (a) 및 도 2의 (b)는 본 발명의 제 1 실시예의 반도체 장치의 제조 방법을 나타내는 개략 단면도.
도 3은 기준 샘플의 어닐링 전의 전류(I)-전압(V) 특성을 나타내는 도면.
도 4는 기준 샘플의 어닐링 후의 전류(I)-전압(V) 특성을 나타내는 도면.
도 5는 본 발명의 제 1 실시예에 따른 실험 샘플(NH3+C7H14가스 플라즈마로 처리)의 어닐링 전의 전류(I)-전압(V) 특성을 나타내는 도면.
도 6은 본 발명의 제 1 실시예에 따른 실험 샘플(NH3+C7H14가스 플라즈마로 처리)의 어닐링 후의 전류(I)-전압(V) 특성을 나타내는 도면.
도 7의 (a) 및 도 7의 (b)는 본 발명의 제 2 실시예의 반도체 장치의 제조 방법을 나타내는 개략 단면도.
도 8은 본 발명의 제 2 실시예에 따른 실험 샘플 1A(NH3가스 분위기에서 처리)의 어닐링 전의 전류(I)-전압(V) 특성을 나타내는 도면.
도 9는 본 발명의 제 2 실시예에 따른 실험 샘플 1A(NH3가스 분위기에서 처리)의 어닐링 후의 전류(I)-전압(V) 특성을 나타내는 도면.
도 10은 본 발명의 제 2 실시예에 따른 실험 샘플 2A(NH3+CH4가스 플라즈마 처리)의 어닐링 전의 전류(I)-전압(V) 특성을 나타내는 도면.
도 11은 본 발명의 제 2 실시예에 따른 실험 샘플 2A(NH3+CH4가스 플라즈마 처리)의 어닐링 후의 전류(I)-전압(V) 특성을 나타내는 도면.
도 12는 본 발명의 제 3 실시예에 따른 반도체 장치의 제조 방법에 대해서 나타내는 제 1 단면도.
도 13은 본 발명의 제 3 실시예에 따른 반도체 장치의 제조 방법에 대해서 나타내는 제 2 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 챔버
11 : 가스 공급계
12 : 상부 전극
13 : 가스 배기계
14 : 반도체 기판
15 : 플라즈마 CVD 장치
16 : 서셉터(susceptor)
17 : 가스 공급 배관
18 : 하부 전극
20 : 380㎑ 고주파 전원
22 : 히터
23 : 배기 밸브
24 : 배기 펌프
26 : 13.56MHz 고주파 전원
28 : HMDSO 가스 라인
30 : CH4또는 C2H2가스 라인
32 : NH3가스 라인
34 : N2O 가스 라인
36 : NF3가스 라인
38 : N2가스 라인
40 : 반도체 기판
42 : 절연막
42a : 배선 홈
44 : Cu 배선층
44a : 배리어 메탈층
46, 46a : 실리콘 함유 절연막(Cu 확산 방지 절연막)
46b : 탄소 함유층
48 : 층간 절연막
48a, 48b : 개구부
상기 문제를 해결하기 위한 본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 반도체 기판의 위쪽에 형성된 구리(Cu) 배선층 위에 실리콘 함유 절연막을 형성하는 공정과, 상기 실리콘 함유 절연막을 탄화수소계 가스(CXHY)의 분위기 또는 플라즈마에 노출시키는 공정을 갖는 것을 특징으로 한다.
이것에 의해, 실리콘 함유 절연막의 표층에 탄소 함유층을 형성할 수 있다. 탄소 함유층은 실리콘 함유 절연막의 가스 상태 또는 액체 상태의 에칭제에 대하여 에칭 내성(耐性)을 갖는다. 따라서, 간단한 처리에 의해, 이 실리콘 함유 절연막에는 구리 배선의 구리 입자에 대한 배리어의 기능과 함께, 배리어 절연막 위에 형성되는 막 두께가 두꺼운 층간 절연막을 에칭할 때에 에칭 스톱퍼의 기능을 부여할 수 있다.
또한, 본 발명은 반도체 장치의 제조 방법에 관한 것이며, 반도체 기판 위쪽에 형성된 구리(Cu) 배선층의 표면을 암모니아 가스, 질소와 수소의 혼합 가스, CF4가스, C2F6가스 및 NF3가스의 군으로부터 선택되는 가스 플라즈마에 노출시키는 공정과, 상기 구리(Cu) 배선층의 표면을 암모니아 가스, 에틸렌디아민 가스, β-디케톤 가스, 암모니아 가스와 탄화수소계 가스(CXHY)의 혼합 가스 및 질소 가스와 탄화수소계 가스(CXHY)의 혼합 가스의 군으로부터 선택되는 가스의 분위기 또는 플라즈마에 노출시키는 공정과, 상기 구리(Cu) 배선층 위에 Cu 확산 방지 절연막을 형성하는 공정을 갖는 것을 특징으로 한다.
본 발명에 의하면, 먼저, 비(非)산화성 가스 분위기 중에서 열처리가 실시된 Cu 배선층의 표면을, 예를 들어, 암모니아 가스 등의 플라즈마에 노출시켜 Cu 배선층 표면의 자연산화막을 제거한다.
그 후, 표면의 자연산화막이 제거된 Cu 배선층을 암모니아 가스, 에틸렌디아민 가스, β-디케톤 가스, 암모니아 가스와 탄화수소계 가스(CXHY)의 혼합 가스 및 질소 가스와 탄화수소계 가스(CXHY)의 혼합 가스의 군으로부터 선택되는 가스의 분위기 또는 플라즈마에 노출시킨다.
Cu 배선층 표면의 자연산화막이 미리 제거된 상태에서 이러한 가스의 분위기 또는 플라즈마에 의해 Cu 배선층의 표면을 처리함으로써, Cu 배선층의 표층부에 Cu와 이들 가스에 함유되는 원소(N, H 또는 C 등)의 화합물층(또는 결합층)이 형성된다. 처리 가스로서 에틸렌디아민 가스, β-디케톤 가스 또는 이들과 유사한 화합물 가스 등을 사용하면, Cu 배선층의 표층부에 착체(錯體)가 형성된다.
다음으로, 표면 처리된 Cu 배선층 위에 Cu 확산 방지 절연막을 형성한다. 이 때, Cu 배선층의 표층부에는 상기한 화합물층이 형성되어 있기 때문에, Cu 확산 방지 절연막의 성막 시나 그 후의 열처리가 실시되는 공정에서 Cu 배선층의 표층부로부터의 돌기 발생을 억제할 수 있다. 이것에 의해, Cu 확산 방지 절연막의 막 두께를 얇게 하여도 Cu 확산을 방지할 수 있게 된다.
또한, Cu 배선층의 표층부(화합물층)가 Cu 확산 방지막으로서도 기능하기 때문에, Cu 확산 방지막으로서, 유전율은 낮지만 Cu의 확산 방지 능력이 높지 않은 절연막을 사용하여도 Cu 확산을 방지할 수 있게 된다.
이것에 의해, Cu 배선 주변의 기생 용량이 증가하는 것을 방지할 수 있기 때문에, 배선 지연이 작은 고성능 LSI의 다층 배선을 제조할 수 있게 된다.
또한, 상기 문제를 해결하기 위한 본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 반도체 기판 위쪽에 형성된 구리(Cu) 배선층의 표면을 암모니아 가스의 플라즈마에 노출시키는 공정과, 상기 구리(Cu) 배선층 위에 실리콘 함유 절연막을 형성하는 공정과, 상기 실리콘 함유 절연막을 암모니아 가스와 탄화수소계 가스(CXHY)의 혼합 가스의 분위기 또는 플라즈마, 질소 가스와 탄화수소계 가스(CXHY)의 혼합 가스의 분위기 또는 플라즈마, 질소 가스의 플라즈마 및 암모니아 가스의 분위기로 이루어진 군으로부터 선택되는 것에 노출시키는 공정을 갖는 것을 특징으로 한다.
본 발명에 의하면, 먼저, Cu 배선층의 표면을 암모니아 가스의 플라즈마에 노출시켜 Cu 배선층 표층부의 자연산화막을 제거한다.
그 후, 이 Cu 배선층 위에 실리콘 함유 절연막을 성막한다. 이 때, 예를 들어, Cu 배선 주변의 기생 용량을 감소시키기 위해, 유전율이 비교적 낮은 실리콘함유 절연막을 형성한다. 또한, 이 시점에서는, 이 실리콘 함유 절연막은 Cu 확산 방지 능력이 높지 않은 절연막이다.
이어서, 이 Cu 확산 방지막을 상기한 가스, 예를 들어, 암모니아 가스와 탄화수소계 가스(CXHY)의 혼합 가스 등의 가스 분위기 또는 플라즈마에 노출시킨다.
이 공정은 다음과 같은 2스텝에 의해 처리를 행할 수도 있다. 즉, 실리콘 함유 절연막을, 먼저, 암모니아 가스의 분위기 또는 플라즈마, 또는 질소 가스의 플라즈마에 노출시키고, 이어서, 탄화수소계 가스(CXHY)의 플라즈마에 노출시킨다. 또는 상기한 공정을 반대로 하여, 실리콘 함유 절연막을, 먼저, 탄화수소계 가스(CXHY)의 플라즈마에 노출시키고, 이어서, 암모니아 가스의 분위기 또는 플라즈마, 또는 질소 가스의 플라즈마에 노출시키도록 할 수도 있다.
이와 같이, 유전율은 낮지만 Cu 확산 방지 능력이 높지 않은 실리콘 함유 절연막을 상기한 바와 같은 가스의 분위기 또는 그 플라즈마에 노출시킴으로써, 실리콘 함유 절연막을 Cu 확산 방지 능력이 높은 절연막으로 개질(改質)할 수 있다. 따라서, 유전율이 낮은 절연막을 Cu 확산을 방지할 수 있는 Cu 확산 방지 절연막으로서 사용할 수 있게 된다. 이것에 의해, Cu 배선층 중의 Cu 확산을 방지할 수 있는 동시에, Cu 배선 주변의 기생 용량이 증가하는 것을 방지할 수 있기 때문에, 배선 지연이 작은 고성능 LSI의 다층 배선을 제조할 수 있게 된다.
또한, Cu 배선층 표층부의 자연산화막을 암모니아 가스의 플라즈마에 의해 제거한 후에, 실리콘 함유 절연막을 성막함으로써 Cu 배선층과 실리콘 함유 절연막의 밀착성을 향상시킬 수 있기 때문에, 다층 배선의 신뢰성을 향상시킬 수 있다.
이하, 본 발명의 실시예에 대해서 첨부도면을 참조하여 설명한다.
(본 실시예의 반도체 장치의 제조 방법에서 사용되는 반도체 제조 장치의 설명)
도 1은 본 발명의 실시예에서 사용되는 플라즈마 CVD 장치를 나타내는 개략 단면도이다.
본 실시예의 반도체 장치의 제조 방법에서 사용하는 반도체 제조 장치는, 플라즈마 CVD(Chemical Vapor Deposition) 장치로서, 도 1에 나타낸 바와 같이, 반도체 기판 위에 성막이나 플라즈마 처리를 행하기 위한 챔버(10)와 챔버(10)에 가스를 공급하는 가스 공급계(11)와 챔버(10) 내를 감압하는 가스 배기계(13)에 의해 기본적으로 구성되어 있다. 이 챔버(10) 내에는 2개의 전극, 즉, 하부 전극(18)과 상부 전극(12)이 구비되어 있다. 하부 전극(18)의 하부에는 반도체 기판(14)을 가열하기 위한 히터(22)가 배치되어 있다. 또한, 하부 전극(18)의 상부 및 측부에는 반도체 기판(14)이 위치되는 통 형상의 서셉터(16)가 배치되어 있다.
하부 전극(18)에는 LF(Low Frequency)인 380㎑의 고주파 전원(20)이 접속되는 한편, 상부 전극(12)에는 RF(Radio Frequency)인 13.56㎒의 고주파 전원(26)이 접속되어 있다. 이들 고주파 전원(20, 26) 중의 어느 한쪽 또는 양쪽을 사용하여 챔버(10) 내의 가스에 고주파 전력을 공급함으로써, 그 가스를 플라즈마화할 수 있다.
상부 전극(12)은 가스를 챔버(10) 내에 공급하기 위한 샤워 헤드를 겸하고있으며, 이 샤워 헤드에는 가스 공급 배관(17)이 접속되어 있다. 가스 공급 배관(17)에는 HMDSO((Si(CH3)3)2O) 가스 라인(28), CH4또는 C2H2가스 라인(30), NH3가스 라인(32), N2O 가스 라인(34), NF3가스 라인(36) 및 N2라인(38)이 접속되어 있다. 그리고, 이들 가스 라인(28, 30, 32, 34, 36, 38)에는 각각 매스플로 미터(massflow meter)(37) 및 가스 공급 밸브(39, 39a)가 구비되어 있다.
N2가스 라인(38)은, 다른 가스 라인(28, 30, 32, 34, 36)의 매스플로(37)와 가스 공급 밸브(39) 사이에 가스 밸브를 통하여 접속되어 있다. 이것에 의해, N2가스를 퍼지 가스로서 다른 가스 라인(28, 30, 32, 34, 36)에도 공급할 수 있다.
상기한 가스 라인은 일례로서 나타낸 것으로서, 원하는 가스를 공급하기 위해 적절히 변경할 수 있다.
챔버(10)에 접속된 배기계(13)에는 배기 밸브(23)와 배기 펌프(24)가 구비되어 있다.
본 실시예에서 사용하는 플라즈마 CVD 장치(15)는 이러한 구성으로 되어 있다. 그리고, 먼저, 가스 배기계(13)에 의해 감압되면서 소정의 가스가 가스 공급 배관(17)으로부터 챔버(10) 내에 공급되어, 챔버(10) 내가 소정 압력으로 설정된다. 이어서, 하부 전극이나 상부 전극에 고주파 전압이 인가되어 가스가 플라즈마화된다.
이와 같이, 가스가 플라즈마화되는 것에 의거하여 반도체 기판에 대하여 각종 막을 성막하거나, 플라즈마 처리를 할 수 있다. 또한, 가스를 플라즈마화하지않고 반도체 기판을 가스 분위기에서 처리하는 것도 가능하다.
(본 실시예의 반도체 장치의 제조 방법)
1. 제 1 실시예
도 2는 본 발명의 제 1 실시예의 반도체 장치의 제조 방법을 나타내는 개략 단면도이다.
본 발명의 제 1 실시예의 반도체 장치의 제조 방법은, 먼저, 도 2의 (a)에 나타낸 바와 같은 반도체 기판(40)을 준비한다. 즉, 이 반도체 기판(40)에는 소정의 반도체 소자(도시 생략)가 형성되고, 반도체 기판(40) 위쪽에는 절연막(42)의 배선 홈(42a)에 매립되어 형성된 Cu(구리) 배선층(44)이 형성되며, Cu 배선(44)과 반도체 소자가 전기적으로 접속되어 있다.
Cu 배선층(44)은, 예를 들어, TiN층이나 TaN층 등으로 이루어진 배리어 메탈층(44a)을 통하여 배선 홈(42a) 내에 매립되어 있다. 배리어 메탈층(44a)이나 Cu 배선층(44)은, 배선 홈(42a) 내 및 절연막(42) 위에 성막된 것이 화학 기계 연마(CMP)법에 의해 제거되어 배선 홈(42a) 내에 매립된 것이다. 이 Cu 배선층(44)은, 성막 후 또는 CMP에 의해 배선 홈(42a)에 매립된 후에, 비산화성 가스(예를 들어, 수소 가스)의 분위기에서 열처리가 실시된다.
그 후, 상술한 플라즈마 CVD 장치(15)의 챔버(10) 내에 반도체 기판(40)을 반송하고, 반도체 기판(40) 위의 Cu 배선층(44) 표면을 NH3(암모니아) 가스의 플라즈마, N2(질소)와 H2(수소)의 혼합 가스의 플라즈마, CF4가스의 플라즈마, C2F6가스의 플라즈마 또는 NF3가스의 플라즈마에 노출시킨다. 이 공정에 의해, Cu 배선층(44)의 표층부에 형성된 자연산화막이 제거된다.
이어서, 동일한 챔버(10) 내 또는 동일 장치 내의 다른 챔버 내에서, Cu 배선층(44)의 표면을, 예를 들어, NH3(암모니아) 가스나 탄화수소계 가스(CXHY)를 포함하는 가스의 분위기 또는 플라즈마에 노출시킨다. 이것에 의해, 도 2의 (b)에 나타낸 바와 같이, Cu 배선층(44) 표층부의 Cu와 상기한 가스의 N, H 또는 C 등의 원소가 화합 또는 결합함으로써, Cu 배선층(44)의 표층부에 화합물층(또는 결합층)(44b)이 형성된다.
이 공정에서 사용하는 가스의 구체적인 예로서, NH3(암모니아) 가스, 에틸렌디아민 가스, β-디케톤 가스, NH3(암모니아) 가스와 CXHY가스(탄화수소계 가스)의 혼합 가스, 또는 N2(질소) 가스와 CXHY가스(탄화수소계 가스)의 혼합 가스 등을 사용할 수 있다. 또한, CXHY가스로서, CH4(메탄), C2H2(아세틸렌), C2H4(에틸렌), C3H8(프로판), C4H8(부틸렌), C4H10(부탄), C6H6(벤젠), C6H12(시클로헥산) 및 C7H14(메틸시클로헥산) 중의 어느 하나를 사용할 수 있다.
이들 가스 중에서, 에틸렌디아민 가스, β-디케톤 가스 또는 이들과 유사한 화합물의 가스 등을 사용하면, Cu 배선층(44)의 표층부에 착체가 형성된다. β-디케톤의 일례로서는, 헥사플루오르아세틸아세톤(C5H2O2F6)을 사용할 수 있다.
이어서, 표면 처리된 Cu 배선층(44) 위에, 플라즈마 CVD에 의해 실리콘 질화막 등으로 이루어진 Cu 확산 방지 절연막(46)을 형성한다. 이 때, Cu 배선층(44)의 표층부에는 화합물층(44b)이 형성되어 있기 때문에, Cu 배선층(44)의 표층부로부터의 Cu 돌기 발생을 억제할 수 있고, 이것에 의해, Cu 확산 방지 절연막(46)의 막 두께를 얇게 하여도 Cu 확산을 방지할 수 있게 된다.
또한, 나중의 열처리가 실시되는 공정에 있어서도, Cu 배선층(44)의 표층부에 형성된 화합물층(44a)이 Cu 배선층(44)의 표층부로부터의 돌기 발생을 억제한다.
또한, Cu 배선층(44)의 표층부에 형성된 화합물층(44a)이 Cu 확산 방지막으로서도 기능하게 되기 때문에, Cu 확산 방지 절연막으로서, 유전율은 낮지만 Cu의 확산 방지 능력이 높지 않은 절연막, 예를 들어, 유전율이 4 정도인 실리콘 함유 절연막을 사용하여도 Cu 확산을 방지할 수 있게 된다.
이것에 의해, Cu 배선층(44)간에 따른 용량의 증가를 방지할 수 있기 때문에, 배선 지연이 작은 고성능 LSI의 다층 배선을 제조할 수 있게 된다.
(1) 제 1 예
다음으로, 본 발명의 실시예의 반도체 장치의 제조 방법의 제 1 예를 나타낸다. 상술한 플라즈마 CVD 장치(15)를 사용하여, 먼저, 다음과 같은 2스텝의 조건 하에서 반도체 기판(40) 위의 Cu 배선층(44)의 표면 처리를 행한다.
(제 1 스텝)
NH3유량 : 500sccm
압력 : 1Torr
서셉터(16)(반도체 기판(40))의 온도 : 375℃
13.56㎒의 고주파 전원의 파워 : 100W
처리 시간 : 10초
제 1 스텝에 있어서는, Cu 배선층(44)의 표층부에 형성된 자연산화막이 제거된다.
(제 2 스텝)
NH3유량 : 500sccm
압력 : 1Torr
처리 시간 : 60초
그 후, 플라즈마 CVD 장치(15)의 동일한 챔버 또는 다른 챔버 내에서 일례로서 다음의 성막 조건에 의해 막 두께가 100㎚인 실리콘 함유 절연막(46)(Cu 확산 방지 절연막)을 성막한다.
HMDSO 유량 : 50sccm
N2O 유량 : 100sccm
NH3유량 : 200sccm
압력 : 1Torr
380㎑ 고주파 전원(20)의 파워 : 150W
(2) 제 2 예
다음으로, 본 실시예의 반도체 장치의 제조 방법의 제 2 예를 나타낸다. 상술한 플라즈마 CVD 장치(15)를 사용하여, 먼저, 다음과 같은 2스텝의 조건 하에서 반도체 기판(40) 위의 Cu 배선층(44)의 표면 처리를 행한다.
(제 1 스텝)
제 1 예와 동일한 조건으로 처리함으로써, Cu 배선층(44)의 표층부에 형성된 자연산화막을 제거한다.
(제 2 스텝)
NH3유량 : 200sccm
압력 : 1Torr
13.56㎒의 고주파 전원의 파워 : 100W
처리 시간 : 30초
그 후, 제 1 예와 동일한 방법에 의해, 막 두께가 100㎚인 실리콘 함유 절연막(46)(Cu 확산 방지 절연막)을 성막한다.
(3) 제 3 예
다음으로, 본 실시예의 반도체 장치의 제조 방법의 제 3 예를 나타낸다. 상술한 플라즈마 CVD 장치(15)를 사용하여, 먼저, 다음과 같은 2스텝의 조건 하에서 반도체 기판(40) 위의 Cu 배선층(44)의 표면 처리를 행한다.
(제 1 스텝)
제 1 예와 동일한 조건으로 처리함으로써, Cu 배선층(44)의 표층부에 형성된자연산화막을 제거한다.
(제 2 스텝)
에틸렌디아민 유량 : 200sccm
압력 : 1Torr
처리 시간 : 60초
그 후, 제 1 예와 동일한 방법에 의해, 막 두께가 100㎚인 실리콘 함유 절연막(46)(Cu 확산 방지 절연막)을 성막한다.
(4) 제 4 예
다음으로, 본 실시예의 반도체 장치의 제조 방법의 제 4 예를 나타낸다. 상술한 플라즈마 CVD 장치(15)를 사용하여, 먼저, 다음과 같은 2스텝의 조건 하에서 반도체 기판(40) 위의 Cu 배선층(44)의 표면 처리를 행한다.
(제 1 스텝)
제 1 예와 동일한 조건으로 처리함으로써, Cu 배선층(44)의 표층부에 형성된 자연산화막을 제거한다.
(제 2 스텝)
에틸렌디아민 유량 : 200sccm
압력 : 1Torr
13.56㎒ 고주파 전원의 파워 : 100W
처리 시간 : 30초
그 후, 제 1 예와 동일한 방법에 의해, 막 두께가 100㎚인 실리콘 함유 절연막(46)(Cu 확산 방지 절연막)을 성막한다.
(5) 제 5 예
다음으로, 본 실시예의 반도체 장치의 제조 방법의 제 5 예를 나타낸다. 상술한 플라즈마 CVD 장치(15)를 사용하여, 먼저, 다음과 같은 2스텝의 조건 하에서 반도체 기판(40) 위의 Cu 배선층(44)의 표면 처리를 행한다.
(제 1 스텝)
제 1 예와 동일한 조건으로 처리함으로써, Cu 배선층(44)의 표층부에 형성된 자연산화막을 제거한다.
(제 2 스텝)
에틸렌디아민 유량 : 200sccm
압력 : 1Torr
13.56㎒ 고주파 전원의 파워 : 100W
처리 시간 : 30초
그 후, 제 1 예와 동일한 방법에 의해, 막 두께가 100㎚인 실리콘 함유 절연막(46)(Cu 확산 방지 절연막)을 성막한다.
(후처리)
이어서, 후처리로서, 이하의 조건으로 실리콘 함유 절연막(46)(Cu 확산 방지 절연막)의 표면 처리를 행한다.
에틸렌디아민 유량 : 200sccm
압력 : 1Torr
처리 시간 : 60초
(6) 제 6 예
다음으로, 본 실시예의 반도체 장치의 제조 방법의 제 6 예를 나타낸다. 상술한 플라즈마 CVD 장치(15)를 사용하여, 먼저, 다음과 같은 2스텝의 조건 하에서 반도체 기판(40) 위의 Cu 배선층(44)의 표면 처리를 행한다.
(제 1 스텝)
제 1 예와 동일한 조건으로 처리함으로써, Cu 배선층(44)의 표층부에 형성된 자연산화막을 제거한다.
(제 2 스텝)
에틸렌디아민 유량 : 200sccm
압력 : 1Torr
13.56㎒ 고주파 전원의 파워 : 100W
처리 시간 : 30초
그 후, 제 1 예와 동일한 제조 방법에 의해, 막 두께가, 예를 들어, 100㎚인 실리콘 함유 절연막(46)(Cu 확산 방지 절연막)을 성막한다.
(후처리)
후처리로서, 이하의 조건으로 실리콘 함유 절연막(46)(Cu 확산 방지 절연막)의 표면 처리를 행한다.
에틸렌디아민 유량 : 200sccm
압력 : 1Torr
13.56㎒ 고주파 전원 파워 : 100W
처리 시간 : 60초
제 5 예 및 제 6 예와 같이, 실리콘 함유 절연막(46)을 성막한 후에, 실리콘 함유 절연막(46) 표면을 에틸렌디아민 가스의 분위기 또는 플라즈마에 노출시킴으로써, Cu 확산을 더 방지할 수 있다.
(본원 발명자의 조사)
본원 발명자들은 상술한 제 1 실시예의 반도체 장치의 제조 방법의 효과를 확인했다.
(1) 기준 샘플의 제조
먼저, 본 실시예의 반도체 장치의 제조 방법의 효과를 확인하기 위해 기준 샘플을 제조했다. 즉, 반도체 기판(40) 위의 Cu 배선층(44) 표면에 대하여 아무런 처리도 행하지 않고, Cu 배선층(44) 위에 실리콘 함유 절연막(46)(Cu 확산 방지 절연막)을 성막했다. 이 실리콘 함유 절연막(46)으로서, 예를 들어, 450℃에서 4시간 어닐링함으로써, Cu 배선층(44) 중의 Cu가 용이하게 확산되는 Cu 확산 방지 능력이 낮은 막 특성의 것을 사용했다. 그 성막 조건으로서, 이하에 나타낸 바와 같이, 제 1 예의 Cu 확산 방지 절연막의 성막 조건에 있어서, 가스로서 HMDSO만을 사용한 조건을 채용했다.
HMDSO 유량 : 50sccm
압력 : 1Torr
380㎑ 고주파 전원(20)의 파워 : 150W
(2) 실험 샘플의 제조
다음으로, 이하와 같은 방법에 의해 실험 샘플을 제조했다.
먼저, 상술한 플라즈마 CVD 장치(15)를 사용하여, 반도체 기판(40) 위의 Cu 배선층(44) 표면을 NH3플라즈마에 노출시켜 표층부의 자연산화막을 제거하고, 그 후, NH3가스와 C7H14(메틸시클로헥산)의 혼합 가스의 RF 플라즈마(압력:2.0Torr)에 의해 Cu 배선층(44) 표면 처리를 행하였다. 이어서, 상기한 기준 샘플의 성막 조건과 동일한 조건으로 Cu 배선층(44) 위에 실리콘 함유 절연막(46)을 성막했다.
(3) 실험 방법 및 결과
먼저, 기준 샘플 및 실험 샘플에 대해서, 실리콘 함유 절연막(46)(Cu 확산 방지 절연막)의 전류(I)-전압(V) 특성을 Hg 프로브법에 의해 각각 조사했다. 그 후, 기준 샘플 및 실험 샘플에 대하여 450℃에서 4시간 어닐링한 후, 실리콘 함유 절연막의 전류(I)-전압(V) 특성을 각각 Hg 프로브법에 의해 다시 조사했다.
도 3은 기준 샘플의 어닐링 전의 전류(I)-전압(V) 특성을 나타내는 것, 도 4는 기준 샘플의 어닐링 후의 전류(I)-전압(V) 특성을 나타내는 것, 도 5는 실험 샘플의 어닐링 전의 전류(I)-전압(V) 특성을 나타내는 것, 도 6은 실험 샘플의 어닐링 후의 전류(I)-전압(V) 특성을 나타내는 것이다. 이들 도면의 횡축이 전계 강도를 나타내고, 종축이 누설 전류를 나타낸다.
기준 샘플의 실리콘 함유 절연막(46)을 성막한 후(어닐링 전)의 I-V 특성에 의하면, 도 3에 나타낸 바와 같이, 반도체 기판 내의 장소에 따라 다소의 편차가있지만, 소정의 절연 내압을 갖고 있었다. 그리고, 이 기준 샘플을 450℃에서 4시간 어닐링하면, 도 3과 도 4의 비교로부터 명확히 알 수 있듯이, 반도체 기판 내의 장소에 따라서는 실리콘 함유 절연막(46)에 낮은 전계 강도에서 많은 누설 전류가 흐르게 되고, 어닐링함으로써 절연 내압이 열화되는 경향이 있음이 확인되었다.
즉, 본 실시예와는 달리, Cu 배선층(44) 표면에 소정의 처리를 행하지 않을 경우, Cu 배선층(44) 중의 Cu가 어닐링에 의해 Cu 확산 방지 능력을 낮게 한 Cu 확산 방지 절연막(실리콘 함유 절연막) 중에 용이하게 확산되는 것을 의미한다.
실험 샘플은, Cu 배선층(44) 표면을 NH3가스와 C7H14(메틸시클로헥산) 가스의 혼합 가스의 RF 플라즈마 처리(13.56㎑)를 행한 것이다. 도 5와 도 6의 비교로부터 명확히 알 수 있듯이, 어닐링을 행하여도 실리콘 함유 절연막(46)의 절연 내압의 열화는 나타나지 않고, 어닐링 전과 비교하여 동등 이상임이 확인되었다.
이상과 같이, 본 실시예의 반도체 장치의 제조 방법을 이용하여 Cu 배선층(44)의 표면 처리를 행함으로써, Cu 배선층(44) 위의 실리콘 함유 절연막(46)(Cu 확산 방지 절연막)의 어닐링 전후에서의 전류(I)-전압(V) 특성에 의거한 절연 내압이 동등 이상이고, Cu 배선층(44) 중의 Cu가 실리콘 함유 절연막에 확산되는 것을 방지할 수 있음을 확인할 수 있었다.
2. 제 2 실시예
도 7의 (a) 및 도 7의 (b)는 제 2 실시예의 반도체 장치의 제조 방법을 나타내는 개략 단면도이다.
제 2 실시예의 반도체 장치의 제조 방법은, Cu 배선층의 표층부에 형성된 자연산화막을 제거한 후, Cu 배선층 위에 유전율이 비교적 낮은 실리콘 함유 절연막을 성막하고, 이 실리콘 함유 절연막에 대하여 소정의 처리를 행함으로써, 실리콘 함유 절연막을 Cu 확산 방지 능력이 높은 Cu 확산 방지 절연막으로 개질하여 Cu 확산을 방지하는 것이다.
본 실시예의 반도체 장치의 제조 방법은, 먼저, 도 7의 (a)에 나타낸 바와 같은 제 1 실시예와 동일한 Cu 배선층(44)을 구비한 반도체 기판(40)을 준비한다.
그 후, 상술한 플라즈마 CVD 장치(15)의 챔버(10) 내에 반도체 기판(40)을 반송하고, 반도체 기판(40) 위의 Cu 배선층(44) 표면을 NH3(암모니아) 가스의 플라즈마에 노출시킴으로써, Cu 배선층(44)의 표층부에 형성된 자연산화막을 제거한다.
이어서, 도 7의 (b)에 나타낸 바와 같이, 동일한 챔버(10) 또는 동일 장치 내의 다른 챔버 내에서, 표면의 자연산화막이 제거된 Cu 배선층(44) 위에 실리콘 함유 절연막(46a)을 성막한다. 이 때, 실리콘 함유 절연막(46a)을 HMDSO를 포함한 반응 가스를 사용하여 성막함으로써, 그 유전율이 3.5∼4 정도인 것을 성막한다. 또한, 이 실리콘 함유 절연막(46a)은 Cu 확산 방지 능력이 그다지 높지 않은 절연막이다. 실리콘 함유 절연막(46a)으로서, 실리콘 질화막, 실리콘 산화막 및 실리콘 질화산화막 등을 사용할 수 있다.
이어서, 동일한 챔버(10) 또는 다른 챔버 내에서, 실리콘 함유 절연막(46a)을 NH3(암모니아) 가스와 CXHY(탄화수소계) 가스의 혼합 가스의 분위기 또는 플라즈마, N2(질소) 가스와 CXHY(탄화수소계）가스의 혼합 가스의 분위기 또는 플라즈마, N2(질소) 가스의 플라즈마, 또는 NH3(암모니아) 가스의 분위기에 노출시킨다.
NH3가스와 CXHY가스의 혼합 가스의 플라즈마, N2가스와 CXHY가스의 혼합 가스의 플라즈마 및 N2가스의 플라즈마로서, 13.56㎒의 RF 플라즈마 또는 380㎑의 LF 플라즈마를 사용하는 것이 바람직하다.
이 공정에 있어서는, 다음과 같은 2스텝에 의해 처리를 행할 수도 있다. 즉, 실리콘 함유 절연막(48)을, 먼저, NH3가스의 분위기 또는 플라즈마, 또는 N2가스 플라즈마에 노출시키고, 이어서, CXHY가스의 분위기 또는 플라즈마에 노출시킬 수도 있다. 또는 상기한 2스텝의 공정을 반대로 하여, 실리콘 함유 절연막(48)을, 먼저, CXHY가스의 분위기 또는 플라즈마로 하고, 이어서, NH3가스의 분위기 또는 플라즈마, 또는 N2가스 플라즈마에 노출시킬 수도 있다.
또한, CXHY가스로서는, 제 1 실시예에서 설명한 것과 동일한 가스를 사용할 수 있다.
이와 같이 하여, 상기한 가스를 사용하여 실리콘 함유 절연막(46)을 처리함으로써, 실리콘 함유 절연막(46a)이 개질되어 Cu 확산을 방지하는 Cu 확산 방지 절연막으로서 기능하게 된다. 즉, 유전율이 낮은 실리콘 함유 절연막(46a)을 Cu 확산을 방지할 수 있는 Cu 확산 방지 절연막으로서 사용하는 것이 가능해진다. 이것에 의해, 다층 배선의 Cu 배선 주변의 기생 용량이 증가하는 것을 방지할 수 있기 때문에, 배선 지연이 작은 고성능 LSI의 다층 배선을 제조할 수 있게 된다.
또한, Cu 배선층(44) 표층부의 자연산화막을 NH3가스의 플라즈마에 의해 제거한 후에, Cu 배선층(44) 위에 실리콘 함유 절연막(46a)을 성막함으로써 Cu 배선층(44)과 실리콘 함유 절연막(46a)의 밀착성을 향상시킬 수 있기 때문에, 다층 배선의 신뢰성을 향상시킬 수 있다.
(1) 제 1 예
다음으로, 제 2 실시예의 반도체 장치의 제조 방법의 제 1 예를 나타낸다. 상술한 플라즈마 CVD 장치(15)의 챔버(10)에 반도체 기판(40)을 반송하고, 먼저, 다음과 같은 조건 하에서 Cu 배선층(44) 표층부의 자연산화막을 제거한다.
NH3유량 : 500sccm
압력 : 1Torr
서셉터(16)(반도체 기판(40))의 온도 : 375℃
13.56㎒의 고주파 전원의 파워 : 100W
처리 시간 : 10초
이어서, 동일한 챔버(10) 또는 다른 챔버 내에서 일례로서 다음의 성막 조건에 의해 막 두께가, 예를 들어, 100㎚인 실리콘 함유 절연막(46a)을 성막한다.
HMDSO 유량 : 50sccm
N2O 유량 : 100sccm
NH3유량 : 200sccm
압력 : 1Torr
380㎑ 고주파 전원(20)의 파워 : 150W
이어서, 이하의 조건으로 실리콘 함유 절연막(46a)을 처리한다.
NH3유량 : 500sccm
압력 : 1Torr
13.56㎒ 고주파 전원(20)의 파워 : 없음(0W)
처리 시간 : 60초
(2) 제 2 예
다음으로, 제 2 실시예의 반도체 장치의 제조 방법의 제 2 예를 나타낸다. 먼저, 제 1 예와 동일한 방법에 의해, Cu 배선층(44) 표층부의 자연산화막을 제거하고, 이어서, 막 두께가 100㎚인 실리콘 함유 절연막(46a)을 성막한다.
이어서, 이하의 조건으로 실리콘 함유 절연막(46a)을 처리한다.
NH3유량 : 500sccm
압력 : 1Torr
380㎑ 고주파 전원(20)의 파워 : 100W
처리 시간 : 60초
(3) 제 3 예
다음으로, 제 2 실시예의 반도체 장치의 제조 방법의 제 3 예를 나타낸다.먼저, 제 1 예와 동일한 방법에 의해, Cu 배선층(44) 표층부의 자연산화막을 제거하고, 이어서, 막 두께가 100㎚인 실리콘 함유 절연막(46a)을 성막한다.
이어서, 이하의 조건으로 실리콘 함유 절연막(46a)을 처리한다.
NH3유량 : 200sccm
CH4유량 : 200sccm
압력 : 1Torr
13.56㎒ 고주파 전원(20)의 파워 : 100W
처리 시간 : 60초
(4) 제 4 예
다음으로, 제 2 실시예의 반도체 장치의 제조 방법의 제 4 예를 나타낸다. 먼저, 제 1 예와 동일한 방법에 의해, Cu 배선층(44) 표층부의 자연산화막을 제거하고, 이어서, 막 두께가 100㎚인 실리콘 함유 절연막(46a)을 성막한다.
이어서, 이하와 같은 2스텝에 의해 실리콘 함유 절연막(46a)을 처리한다.
(제 1 스텝)
NH3유량 : 500sccm
압력 : 1Torr
13.56㎒ 고주파 전원(20)의 파워 : 100W
처리 시간 : 30초
(제 2 스텝)
CH4유량 : 500sccm
압력 : 1Torr
13.56㎒ 고주파 전원(20)의 파워 : 100W
처리 시간 : 30초
(본원 발명자의 조사)
본원 발명자는, 제 2 실시예의 제 1 예 및 제 4 예의 제조 방법을 기준으로 하여, 각각 실험 샘플 1A 및 2A를 제조한 후, 제 1 실시예에서의 조사와 동일한 방법에 의해 실리콘 함유 절연막(46a)의 전류(I)-전압(V) 특성을 조사했다.
도 8은 실험 샘플 1A의 어닐링 전의 전류(I)-전압(V) 특성을 나타내는 것, 도 9는 실험 샘플 1A의 어닐링 후의 전류(I)-전압(V) 특성을 나타내는 것, 도 10은 실험 샘플 2A의 어닐링 전의 전류(I)-전압(V) 특성을 나타내는 것, 도 11은 실험 샘플 2A의 어닐링 후의 전류(I)-전압(V) 특성을 나타내는 것이다.
실험 샘플 1A(실리콘 함유 절연막(46a)을 NH3가스의 분위기에서 처리(압력:0.5Torr))의 실리콘 함유 절연막(46a)의 전류(I)-전압(V) 특성에 의하면, 도 8과 도 9의 비교로부터 명확히 알 수 있듯이, 어닐링을 행하여도 실리콘 함유 절연막(46a)의 절연 내압의 열화는 나타나지 않고, 어닐링 전과 비교하여 동등 이상임이 확인되었다.
또한, 실험 샘플 2A(실리콘 함유 절연막(46a)을 NH3가스와 CH4가스의 혼합 가스의 플라즈마로 처리(압력:4Torr))의 실리콘 함유 절연막(46a)의전류(I)-전압(V) 특성에 있어서도, 도 10과 도 11의 비교로부터 명확히 알 수 있듯이, 어닐링을 행하여도 실리콘 함유 절연막(46a)의 절연 내압의 열화는 나타나지 않고, 어닐링 전과 비교하여 동등 이상임이 확인되었다.
이 실험 결과는, 실리콘 함유 절연막(46a)이 Cu 배선층(44)으로부터의 Cu 확산을 방지하고 있음을 의미한다. 이와 같이, 제 2 실시예의 제조 방법을 이용하여, 실리콘 함유 절연막(46a)을 NH3가스의 분위기에 노출시키거나, NH3가스와 CH4가스의 혼합 가스의 플라즈마로 처리함으로써, 실리콘 함유 절연막(46a)이 높은 Cu 확산 방지 기능을 구비함을 확인할 수 있었다.
3. 제 3 실시예
상기 제 2 실시예에서는, 구리 배선층(44) 위의 실리콘 함유 절연막(46)에 대하여 암모니아 처리와 CXHY처리의 2스텝 처리를 하고 있으나, 경우에 따라, 도 12의 (b)에 나타낸 바와 같이, 구리 배선층(44) 위의 실리콘 함유 절연막(46)을 탄화수소계 가스(CXHY)의 분위기 또는 플라즈마에 노출시키는 1스텝 처리를 행할 수도 있다.
예를 들면,
C2H2: 50sccm
압력 : 0.5Torr
13.56㎒ 고주파 전원(20)의 파워 : 0W
380㎑ 고주파 전원(20)의 파워 : 150W
기판 온도 : 375℃
의 처리를 행하고, 층 두께 약 5㎚를 갖는 탄소 함유층(46b)을 형성한다.
탄소 함유층(46b)은, 구리 배선층(44)의 구리 입자에 대한 배리어성과 함께, 실리콘 함유 절연막의 가스 상태 또는 액체 상태의 에칭제에 대하여 충분한 에칭 내성을 갖는다.
따라서, 간단한 처리에 의해, 이 실리콘 함유 절연막(46)에는 구리 배선층(44)의 구리 입자에 대한 배리어의 기능과 함께, 도 13의 (a)에 나타낸 바와 같이, 실리콘 함유 절연막(46) 위에 형성되는 막 두께가 두꺼운 층간 절연막(48)을 에칭하여 개구부(48a)를 형성할 때에 에칭 스톱퍼의 기능을 부여할 수 있다.
또한, 탄화수소계 가스(CXHY)로서, C2H2이외에, 제 1 실시예에 기재된 화합물을 사용할 수 있다.
그 처리를 적용한 예에 대해서, 도 12의 (a) 내지 도 12의 (c), 도 13의 (a) 및 도 13의 (b)를 참조하여 이하에 설명한다.
도 12의 (a) 내지 도 12의 (c), 도 13의 (a) 및 도 13의 (b)는 제 3 실시예의 반도체 장치의 제조 방법을 나타내는 단면도이다. 도 7의 (b)의 표면 처리 전까지는, 제 2 실시예와 동일하게 하여, 매립 구리 배선층(44) 위에 배리어 절연막으로 되는 실리콘 함유 절연막(46)을 형성한다. 이 상태를 도 12의 (a)에 나타낸다. 이어서, 도 12의 (b)에 나타낸 바와 같이, 탄화수소계 가스(CXHY)의 분위기 또는 플라즈마를 사용하여 상기의 조건으로 표면 처리를 행한다. 이어서, 도 12의(c)에 나타낸 바와 같이, 층간 절연막(48)을 형성한 후, 도 13의 (a)에 나타낸 바와 같이, 탄소 함유층(46b)을 에칭 스톱퍼로 하여 층간 절연막(48)을 에칭하고, 실리콘 함유 절연막(46)이 노출되는 개구부(48a)를 형성한다. 이어서, 개구부(48a)를 통과하여 실리콘 함유 절연막(46)을 에칭하여 저부(底部)에 구리막(44)을 주로 하는 배선층이 노출되는 개구부(48b)를 형성한다. 그 후, 개구부(48b)를 통하여 구리막(44)을 주로 하는 배선층과 접속하는 상부 배선층 등을 형성한다.
또한, 상기에서는, 실리콘 함유 절연막(46)을 형성하기 전에 구리막(44)의 표층에 도 2에 나타낸 바와 같은 화합물층(44b)을 형성하고 있지 않지만, 도 2에 나타낸 바와 같은 화합물층(44b)을 형성할 수도 있다.
이상, 제 1 내지 제 3( 및 제 2) 실시예에 의해, 본 발명의 상세를 설명했으나, 이 발명의 범위는 상기 실시예에 구체적으로 나타낸 예에 한정되지 않으며, 본 발명을 일탈하지 않는 요지 범위의 상기 실시예의 변경은 본 발명의 범위에 포함된다.
상술한 바와 같이, 본 발명에 의하면, 실리콘 함유 절연막을 탄화수소계 가스(CXHY)의 분위기 또는 플라즈마에 노출시킴으로써, 간단한 처리에 의해, 구리 배선의 구리 입자에 대한 배리어의 기능과 함께, 배리어 절연막 위에 형성되는 막 두께가 두꺼운 층간 절연막을 에칭할 때에 에칭 스톱퍼의 기능을 갖는 실리콘 함유 절연막을 형성할 수 있다.
또한, 표면의 자연산화막이 제거된 구리(Cu) 배선층의 표면을, 예를 들어, 암모니아 가스, 에틸렌디아민 가스, β-디케톤 가스, 탄화수소계 가스(CXHY) 등을 포함하는 가스의 분위기 또는 그 플라즈마에 노출시키고, 이어서, 표면 처리된 Cu 배선층 위에 Cu 확산 방지 절연막을 형성한다. 이것에 의해, Cu 배선층의 표층부에는 화합물층(또는 결합층)이 형성됨으로써, Cu 확산 방지 절연막의 성막 시나 그 후의 열처리를 받는 공정에서 Cu 배선층의 표층부로부터의 돌기 발생을 억제할 수 있기 때문에, Cu 확산 방지 절연막의 막 두께를 얇게 하여도 Cu 확산을 방지할 수 있게 된다.
따라서, Cu 배선 주변의 기생 용량이 증가하는 것을 방지할 수 있기 때문에, 배선 지연이 작은 고성능 LSI의 다층 배선을 제조할 수 있게 된다.
또한, 본 발명에 의하면, 표면의 자연산화막이 제거된 Cu 배선층에 실리콘 함유 절연막을 성막하고, 이어서, 이 실리콘 함유 절연막을, 예를 들어, 암모니아 가스나 탄화수소계 가스 등을 포함하는 혼합 가스의 분위기 또는 플라즈마, 또는 암모니아 가스의 분위기 등에 노출시킨다.
이러한 처리를 행함으로써, 유전율은 낮지만 Cu 확산 방지 능력이 높지 않은 실리콘 함유 절연막을 Cu 확산 방지 능력이 높은 절연막으로 개질할 수 있다. 따라서, Cu 확산 방지 절연막으로서 유전율이 낮은 절연막을 사용할 수 있게 되기 때문에, 다층 배선의 Cu 배선 주변의 기생 용량이 증가하는 것을 방지할 수 있다.

Claims (8)

  1. 반도체 기판의 위쪽에 형성된 구리(Cu)막을 주(主)로 하는 배선층 위에 실리콘 함유 절연막을 형성하는 공정과,
    상기 실리콘 함유 절연막을 탄화수소계 가스(CXHY)의 분위기 또는 플라즈마에 노출시키는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 반도체 기판 위쪽에 형성된 구리(Cu) 배선층의 표면을 암모니아 가스, 질소와 수소의 혼합 가스, CF4가스, C2F6가스 및 NF3가스의 군(群)으로부터 선택되는 가스 플라즈마에 노출시키는 공정과,
    상기 구리(Cu) 배선층의 표면을 암모니아 가스, 에틸렌디아민 가스, β-디케톤 가스, 암모니아 가스와 탄화수소계 가스(CXHY)의 혼합 가스 및 질소 가스와 탄화수소계 가스(CXHY)의 혼합 가스의 군으로부터 선택되는 가스의 분위기 또는 플라즈마에 노출시키는 공정과,
    상기 구리(Cu) 배선층 위에 Cu 확산 방지 절연막을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 반도체 기판 위쪽에 형성된 구리(Cu) 배선층의 표면을 암모니아 가스의 플라즈마에 노출시키는 공정과,
    상기 구리(Cu) 배선층 위에 실리콘 함유 절연막을 형성하는 공정과,
    상기 실리콘 함유 절연막을 암모니아 가스와 탄화수소계 가스(CXHY)의 혼합 가스의 분위기 또는 플라즈마, 질소 가스와 탄화수소계 가스(CXHY)의 혼합 가스의 분위기 또는 플라즈마, 질소 가스의 플라즈마 및 암모니아 가스의 분위기로 이루어진 군으로부터 선택되는 것에 노출시키는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 2 항에 있어서,
    상기 암모니아 가스와 탄화수소계 가스(CXHY)의 혼합 가스의 플라즈마, 상기 질소 가스와 탄화수소계 가스(CXHY)의 혼합 가스의 플라즈마 또는 질소 가스의 플라즈마는, LF(Low Frequency) 플라즈마 또는 RF(Radio Frequency) 플라즈마인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 반도체 기판 위쪽에 형성된 구리(Cu) 배선층의 표면을 암모니아 가스의 플라즈마에 노출시키는 공정과,
    상기 구리(Cu) 배선층 위에 실리콘 함유 절연막을 형성하는 공정과,
    상기 실리콘 함유 절연막을 암모니아 가스의 분위기 또는 플라즈마, 또는 질소 가스의 플라즈마에 노출시키고, 이어서, 탄화수소계 가스(CXHY)의 분위기 또는플라즈마에 노출시키는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 반도체 기판 위쪽에 형성된 구리(Cu) 배선층의 표면을 암모니아 가스의 플라즈마에 노출시키는 공정과,
    상기 구리(Cu) 배선층 위에 실리콘 함유 절연막을 형성하는 공정과,
    상기 실리콘 함유 절연막을 탄화수소계 가스(CXHY)의 분위기 또는 플라즈마에 노출시키고, 이어서, 암모니아 가스의 분위기 또는 플라즈마, 또는 질소 가스의 플라즈마에 노출시키는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1 항 내지 제 6 항 중의 어느 한 항에 있어서,
    상기 탄화수소계 가스(CXHY)는 메탄(CH4), 아세틸렌(C2H2), 에틸렌(C2H4), 프로판(C3H8), 부틸렌(C4H8), 부탄(C4H10), 벤젠(C6H6), 시클로헥산(C6H12) 및 메틸시클로헥산(C7H14)의 군으로부터 선택된 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 3 항 내지 제 6 항 중의 어느 한 항에 있어서,
    상기 실리콘 함유 절연막을 가스의 분위기 또는 플라즈마에 노출시킴으로써, 상기 실리콘 함유 절연막에 Cu 확산 방지 기능을 부여하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2002-0049618A 2001-08-24 2002-08-22 반도체 장치의 제조 방법 KR100468796B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00254533 2001-08-24
JP2001254533 2001-08-24
JPJP-P-2002-00161874 2002-06-03
JP2002161874A JP3559026B2 (ja) 2001-08-24 2002-06-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20030017388A true KR20030017388A (ko) 2003-03-03
KR100468796B1 KR100468796B1 (ko) 2005-02-02

Family

ID=26620936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0049618A KR100468796B1 (ko) 2001-08-24 2002-08-22 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US6713383B2 (ko)
EP (1) EP1289004B1 (ko)
JP (1) JP3559026B2 (ko)
KR (1) KR100468796B1 (ko)
DE (1) DE60209835T2 (ko)
TW (1) TW554446B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758890B1 (ko) * 2005-12-28 2007-09-19 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 자기 헤드의 제조 방법
KR20190022465A (ko) * 2016-07-25 2019-03-06 도쿄엘렉트론가부시키가이샤 단층막 중재 정밀 재료 에칭

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962869B1 (en) * 2002-10-15 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. SiOCH low k surface protection layer formation by CxHy gas plasma treatment
US7169696B2 (en) * 2003-06-24 2007-01-30 California Institute Of Technology Method for making a system for selecting one wire from a plurality of wires
JP2005183814A (ja) 2003-12-22 2005-07-07 Fujitsu Ltd 半導体装置の製造方法
JP4535845B2 (ja) * 2004-10-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置
JP4701017B2 (ja) * 2005-06-21 2011-06-15 パナソニック株式会社 半導体装置の製造方法及び半導体装置
KR100790237B1 (ko) * 2005-12-29 2008-01-02 매그나칩 반도체 유한회사 이미지 센서의 금속배선 형성방법
JP2007258195A (ja) 2006-03-20 2007-10-04 Fujitsu Ltd 半導体装置の製造方法及び磁気ヘッドの製造方法
JP5133852B2 (ja) * 2008-11-13 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
JP5362500B2 (ja) 2009-09-18 2013-12-11 富士通株式会社 半導体装置の製造方法
US10675315B2 (en) * 2015-07-10 2020-06-09 Emory University Botanical extracts and compounds from schinus plants and methods of use

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259297A (ja) * 1992-03-09 1993-10-08 Oki Electric Ind Co Ltd 半導体素子の製造方法
KR100198678B1 (ko) * 1996-02-28 1999-06-15 구본준 금속 배선 구조 및 형성방법
JP2000058544A (ja) * 1998-08-04 2000-02-25 Matsushita Electron Corp 半導体装置及びその製造方法
US6251802B1 (en) * 1998-10-19 2001-06-26 Micron Technology, Inc. Methods of forming carbon-containing layers
JP3229294B2 (ja) 1999-06-04 2001-11-19 キヤノン販売株式会社 被成膜面の改質方法及び半導体装置の製造方法
JP2001160558A (ja) * 1999-12-02 2001-06-12 Nec Corp 半導体装置の製造方法及び製造装置
US6524944B1 (en) * 2000-07-17 2003-02-25 Advanced Micro Devices, Inc. Low k ILD process by removable ILD
US6472231B1 (en) * 2001-01-29 2002-10-29 Advanced Micro Devices, Inc. Dielectric layer with treated top surface forming an etch stop layer and method of making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758890B1 (ko) * 2005-12-28 2007-09-19 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 자기 헤드의 제조 방법
KR20190022465A (ko) * 2016-07-25 2019-03-06 도쿄엘렉트론가부시키가이샤 단층막 중재 정밀 재료 에칭

Also Published As

Publication number Publication date
EP1289004A3 (en) 2004-06-30
JP3559026B2 (ja) 2004-08-25
US20030045096A1 (en) 2003-03-06
TW554446B (en) 2003-09-21
KR100468796B1 (ko) 2005-02-02
EP1289004B1 (en) 2006-03-15
JP2003142580A (ja) 2003-05-16
DE60209835T2 (de) 2006-11-16
EP1289004A2 (en) 2003-03-05
US6713383B2 (en) 2004-03-30
DE60209835D1 (de) 2006-05-11

Similar Documents

Publication Publication Date Title
JP3926588B2 (ja) 半導体装置の製造方法
US6365527B1 (en) Method for depositing silicon carbide in semiconductor devices
JP4090740B2 (ja) 集積回路の作製方法および集積回路
US7239017B1 (en) Low-k B-doped SiC copper diffusion barrier films
US7573061B1 (en) Low-k SiC copper diffusion barrier films
US6844258B1 (en) Selective refractory metal and nitride capping
US7420275B1 (en) Boron-doped SIC copper diffusion barrier films
JP5093479B2 (ja) 多孔質絶縁膜の形成方法
KR20080100153A (ko) 낮은 Ｋ 금속간 유전체 및 에칭 스톱과의 통합을 위한 무전해 Ｃｏ 합금막 상에서의 산화를 감소시키고 접착력을 강화시키는 방법
KR100468796B1 (ko) 반도체 장치의 제조 방법
KR20070004080A (ko) 다공성 다이아몬드 막의 제조법
US20020137323A1 (en) Metal ion diffusion barrier layers
CN112635299A (zh) 低温沉积方法、半导体器件的键合方法和芯片
US20120276301A1 (en) Adhesion improvement of dielectric barrier to copper by the addition of thin interface layer
JP4698813B2 (ja) 半導体装置およびその製造方法
KR101152203B1 (ko) 반도체 장치 및 그의 제조 방법
CN109003939B (zh) 一种半导体器件的制作方法
CN100576496C (zh) 双镶嵌结构的形成方法
US20020139446A1 (en) Method of achieving high adhesion of CVD copper thin films on TaN substrates
US7902641B2 (en) Semiconductor device and manufacturing method therefor
EP1247876A2 (en) Method for manufacturing a semiconductor device
JP2800818B2 (ja) 半導体装置の製造方法
KR20050006468A (ko) 반도체 소자의 구리 배선 형성 방법
JP2005019977A (ja) 半導体装置の製造方法
KR20010108839A (ko) 반도체 소자의 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090116

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee