KR20020092825A - 연산 증폭 회로, 구동 회로, 및 구동 방법 - Google Patents

연산 증폭 회로, 구동 회로, 및 구동 방법 Download PDF

Info

Publication number
KR20020092825A
KR20020092825A KR1020020031277A KR20020031277A KR20020092825A KR 20020092825 A KR20020092825 A KR 20020092825A KR 1020020031277 A KR1020020031277 A KR 1020020031277A KR 20020031277 A KR20020031277 A KR 20020031277A KR 20020092825 A KR20020092825 A KR 20020092825A
Authority
KR
South Korea
Prior art keywords
operational amplifier
voltage level
data line
amplifier circuit
power supply
Prior art date
Application number
KR1020020031277A
Other languages
English (en)
Other versions
KR100523884B1 (ko
Inventor
이시야마히사노부
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20020092825A publication Critical patent/KR20020092825A/ko
Application granted granted Critical
Publication of KR100523884B1 publication Critical patent/KR100523884B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Amplifiers (AREA)

Abstract

대향 전극 VCOM이 VC1이 되는 기간 T1(정극)과 VCOM이 VC2가 되는 기간 T2(부극)의 전환시에, 연산 증폭 회로의 출력을 하이 임피던스 상태로 설정한다. 기간 T1에서는 P형 구동 트랜지스터를 갖는 P형 연산 증폭기 OP1로 데이터선을 구동하고, 기간 T2에서는, N형 구동 트랜지스터를 갖는 N형 연산 증폭기 OP2로 데이터선을 구동한다. 대향 전극·데이터선 사이의 기생 용량을 적극 이용하여 구동전에 데이터선의 전압 레벨을 변화시킨다. 연산 증폭 회로의 출력을, 전원 VDD, VSS와 동일 또는 넓은 전압범위로 클램프하여, 잉여전하를 전원측으로 되돌려 준다. 클램프 회로의 전원 VDD', VSS'을 연산 증폭 회로의 전원 VDD, VSS보다도 좁은 전압범위의 전원으로 한다.

Description

연산 증폭 회로, 구동 회로, 및 구동 방법{OPERATIONAL AMPLIFIER CIRCUIT, DRIVING CIRCUIT, AND DRIVING METHOD}
본 발명은, 연산 증폭 회로, 구동회로, 및 구동방법에 관한 것이다.
종래부터, 휴대 전화기 등의 전자기기에 쓰이는 액정패널(전기 광학 장치)로서, 단순 매트릭스 방식의 액정 패널과, 박막 트랜지스터(Thin Film Transistor: 이하, TFT로 약칭한다) 등의 스위칭 소자를 사용하는 액티브 매트릭스 방식의 액정 패널이 알려져 있다.
단순 매트릭스 방식은, 액티브 매트릭스 방식에 비하여 저소비전력화가 용이하다고 하는 이점이 있는 반면, 다색화나 동화표시가 어렵다고 하는 단점이 있다. 이러한 단순 매트릭스 방식에 있어서의 저소비전력화 기술에 관해서는, 예컨대 일본국 특허공개 제 7-98577호에 개시되어 있는 종래 기술이 있다.
한편, 액티브 매트릭스 방식은, 다색화나 동화표시에 적합하다고 하는 이점이 있는 반면, 저소비전력화가 어렵다고 하는 단점이 있다.
그리고, 최근에, 휴대 전화기 등의 휴대형 전자기기로서는, 고품질 화상의 제공을 위해, 다색화, 동화표시의 요망이 강해지고 있다. 이 때문에, 지금까지 사용된 단순 매트릭스 방식의 액정 패널 대신에, 액티브 매트릭스 방식의 액정 패널이 사용되어 왔다.
그런데, 휴대형 전자기기에 쓰이는 액티브 매트릭스 방식의 액정 패널에서는, 액정의 교류구동이나 전원의 저전압화의 요망 때문에, 화소 전극에 대향하는 대향 전극(공통 전극)의 전압 레벨을 예컨대 주사 기간마다 반전시키고 있다. 이 때문에, 액정 패널의 충방전이 큰 것이나 아날로그 전압을 구동하는 연산 증폭 회로의 동작 전류 등이 원인이 되어, 저소비전력화가 실현되지 않는다고 하는 과제가 있다.
본 발명은 이상과 같은 기술적 과제를 감안한 것으로서, 그 목적은 간소한 회로구성으로 전기 광학 장치의 저소비 전력화를 실현할 수 있는 연산 증폭 회로, 이것을 이용한 구동 회로, 및 구동 방법을 제공하는 것에 있다.
도 1은 액정 장치의 구성예를 도시하는 블록도,
도 2는 데이터선 구동 회로의 구성예를 도시하는 블록도,
도 3은 주사선 구동 회로의 구성예를 도시하는 블록도,
도 4는 액정 장치에 있어서의 여러 가지의 반전 구동 방식에 관해서 설명하기 위한 도면,
도 5는 대향 전극, 데이터선의 전압 레벨의 변화에 관해서 도시하는 타이밍 파형도,
도 6은 AB 급의 연산 증폭 회로의 구성예를 도시하는 도면,
도 7a, 도7b는 VCOM의 전환에 따른 연산 증폭기를 전환하는 방법에 관해서 설명하기 위한 도면,
도 8은 P형의 연산 증폭기의 구성예를 도시하는 도면,
도 9는 N형의 연산 증폭기의 구성예를 도시하는 도면,
도 10은 VCOM의 전환 시에 연산 증폭 회로의 출력을 하이 임피던스상태로 설정하는 방법에 관해서 설명하기 위한 도면,
도 1la, 도 1lb는 VCOM의 전환 시에 연산 증폭 회로의 출력을 하이 임피던스 상태로 설정하는 방법에 관해서 설명하기 위한 도면,
도 12a, 도 12b는 축적 용량 방식, 부가 용량 방식에 관해서 설명하기 위한 도면,
도 13은 대향 전극, 데이터선, 주사선의 전압 레벨의 변화에 관해서 도시하는 타이밍 파형도,
도 14는 대향 전극과 데이터선의 사이의 기생 용량에 관해서 설명하기 위한 도면,
도 15는 대향 전극과 데이터선의 사이의 기생 용량에 관해서 설명하기 위한 도면,
도 16은 기생 용량에 의한 데이터선의 전압 레벨의 변화에 관해서 설명하기 위한 도면,
도 17은 본 실시예의 구동 방법에 관해서 설명하기 위한 타이밍 파형도,
도 18은 연산 증폭 회로의 상세한 구성예에 관해서 도시하는 도면,
도 19a, 도 19b는 연산 증폭 회로의 전류원을 온·오프 제어하는 방법에 관해서 설명하기 위한 타이밍 파형도,
도 20은 구동 트랜지스터를 온·오프 제어하는 방법에 관해서 설명하기 위한 타이밍 파형도,
도 21a, 도 21b, 도 21c는 연산 증폭 회로의 출력에 클램프 회로를 마련하는 방법에 관해서 설명하기 위한 도면,
도 22a, 도 22b, 도 22c는 클램프 회로를 마련하는 것에 의한 저소비전력화 방법에 관해서 설명하기 위한 도면,
도 23은 주사 라인 반전 구동에 대해 설명하기 위한 도면,
도 24는 가상 주사 기간을 마련하지 않은 경우의 문제점에 대해 설명하기 도면,
도 25는 가상 주사 기간을 마련하는 방법에 대해 설명하기 위한 타이밍 파형도.
도면의 주요 부분에 대한 부호의 설명
G : 주사선(게이트선)S : 데이터선(소스선)
TFT : 박막 트랜지스터(스위칭 소자)PE : 화소 전극
CL : 액정용량CS : 보조 용량
VCOM : 대향 전극OPC : 연산 증폭 회
OP1 : 제 1 연산 증폭기OP2 : 제 2 연산 증폭기
T1 : 제 1 기간T2 : 제 2 기간
CPA : 기생용량VC1 : 제 1 전압 레벨
VC2 : 제 2 전압 레벨HIZ : 하이 임피던스 상태
VDD : 제 1 전원VSS : 제 2 전원
PT13, NT 23 : 구동 트랜지스터IS11, IS12, IS21, IS22 : 전류원
10 : 액정장치(표시장치)12 : 표시 패널(전기광학장치)
20 : 데이터선 구동 회로22 : 시프트 레지스터
24, 26 : 라인 래치28 : DAC(데이터 전압생성 회로)
29 : 출력 버퍼(연산증폭 회로)30 : 주사선 구동 회로
32 : 시프트 레지스터34 : 레벨 시프터
36 : 출력 버퍼40 : 콘트롤러
42 : 전원 회로50, 60 : 차동부
52, 62 : 출력부70 : 선택회로
80 : 클램프 회로
본 발명은, 복수의 주사선과 복수의 데이터선과 주사선 및 데이터선에 의해 특정되는 화소 전극을 갖는 전기광학 장치의 각 데이터선을 구동하기 위한 연산 증폭 회로에 있어서, 화소 전극과 전기광학물질을 사이에 두고 대향하는 대향 전극의 전압 레벨이 제 1 전압 레벨로 되는 제 1 기간과, 대향 전극의 전압 레벨이 제 2 전압 레벨로 되는 제 2 기간의 전환시의 소정의 기간에 있어서, 연산 증폭 회로의 출력이 하이 임피던스 상태로 설정되는 연산 증폭 회로에 관계한다.
본 발명에 의하면, 대향 전극이 제 1, 제 2 전압 레벨로 되는 제 1, 제 2 기간의 전환시의 소정의 기간(전환 타이밍을 포함하는 기간)에 있어서, 연산 증폭 회로의 출력이 하이 임피던스 상태(비 구동 상태)로 설정된다. 이와 같이 하면, 예컨대, 대향 전극·데이터선 사이의 기생 용량을 효과적으로 이용하여, 데이터선의 구동전에 데이터선을 소망하는 전압 레벨로 변화시키거나, 대향 전극의 전압 레벨의 변화에 의해 연산 증폭 회로의 출력측으로 유입된 전하를, 전원측으로 되돌리는 것 등이 가능하게 되어, 저소비 전력화 등의 실현이 가능하게 된다.
또한 본 발명에서는, 대향 전극의 전압 레벨이 제 1 전압 레벨로 되는 제 1 기간에 있어서, 데이터선을 구동하는 제 1 연산 증폭기와, 대향 전극의 전압 레벨이 제 2 전압 레벨로 되는 제 2 기간에 있어서, 데이터선을 구동하는 제 2 연산 증폭기를 포함할 수도 있다.
이와 같이 하면, 대향 전극의 전압 레벨의 변화(극성 반전)에 따른 알맞은 연산 증폭기로 데이터선을 구동할 수 있게 되어, 저소비 전력화 등의 실현이 가능하게 된다.
또한 본 발명에서는, 상기 제 1 연산 증폭기가, 차동부와, 상기 차동부의 출력에 근거하여 게이트 전극이 제어되는 제 1 도전형의 제 1 구동 트랜지스터를 갖는 출력부를 포함하고, 상기 제 2 연산 증폭기가, 차동부와, 상기 차동부의 출력에 근거하여 게이트 전극이 제어되는 제 2 도전형의 제 2 구동 트랜지스터를 갖는 출력부를 포함할 수도 있다.
이와 같이 하면, 예컨대, 제 1 기간에 있어서는 제 1 도전형의 제 1 구동 트랜지스터로 데이터선을 구동하고, 제 2 기간에 있어서는 제 2 도전형의 제 2 구동 트랜지스터로 데이터선을 구동할 수 있게 된다. 따라서, 적정한 구동 트랜지스터로 데이터선을 구동할 수 있게 되어, 연산 증폭 회로의 저소비 전력화 등의 실현이 가능하게 된다.
또한 본 발명에서는, 대향 전극의 전압 레벨이 제 1 전원측의 제 2 전압 레벨로부터 제 2 전원측의 제 1 전압 레벨로 변화될 때의 소정의 기간에 있어서, 연산 증폭 회로의 출력이 하이 임피던스 상태로 설정됨으로써 대향 전극과 데이터선 사이의 기생 용량에 의한 용량 결합에 의해, 연산 증폭 회로의 출력에 접속되는 데이터선의 전압 레벨이 제 2 전원측으로 변화되고, 대향 전극의 전압 레벨이 제 2 전원측의 제 1 전압 레벨로부터 제 1 전원측의 제 2 전압 레벨로 변화될 때의 소정의 기간에 있어서, 연산 증폭 회로의 출력이 하이 임피던스 상태로 설정됨으로써 대향 전극과 데이터선 사이의 기생 용량에 의한 용량 결합에 의해, 연산 증폭 회로의 출력에 접속되는 데이터선의 전압 레벨이 제 1 전원측으로 변화되도록 할 수도있다.
이와 같이 하면, 대향 전극·데이터선 사이의 기생 용량을 효과적으로 이용하여, 데이터선의 구동 전에 데이터선의 전압 레벨을, 소정의 방향(제 2 전원측 또는 제 1 전원측)으로 미리 변화시켜 놓을 수 있게 된다. 따라서, 데이터선의 구동시에 있어서의 전압 레벨의 변화 방향을 하나의 방향으로 정할 수 있게 되어, 연산 증폭 회로의 저소비 전력화 등의 실현이 가능하게 된다.
또한 본 발명에서는, 제 2 전원측으로 변화된 데이터선의 전압 레벨을 제 1 전원측으로 변화시켜, 계조 레벨에 대응한 전압 레벨로 설정하는 제 1 연산 증폭기와, 제 1 전원측으로 변화된 데이터선의 전압 레벨을 제 2 전원측으로 변화시켜, 계조 레벨에 대응한 전압 레벨로 설정하는 제 2 연산 증폭기를 포함할 수도 있다.
이와 같이하면, 제 1, 제 2 연산 증폭기로서, 제 1, 제 2 전원측의 어느 한쪽의 방향에 있어서만 구동 능력이 높은 연산 증폭기를 사용할 수 있게 되어, 소비 전력이 작은 연산 증폭기가 사용 가능하게 된다. 이것에 의해, 연산 증폭 회로의 저소비 전력화를 도모할 수 있다.
또한 본 발명에서는, 연산 증폭 회로의 출력을, 연산 증폭 회로의 제 1, 제 2 전원 사이의 전압범위와 동일 또는 넓은 범위의 전압범위로 클램프하는 클램프 회로를 포함할 수도 있다.
이와 같이 하면, 대향 전극의 전압 레벨의 변화에 의해 연산 증폭 회로의 출력측으로 유입된 전하를, 전원측으로 되돌릴 수 있게 되어, 잉여전하를 효과적으로 이용할 수 있다.
또한 본 발명에서는, 상기 클램프 회로의 전원이, 연산 증폭 회로의 제 1, 제 2 전원보다도 전압범위가 좁은 제 3, 제 4 전원으로 설정되도록 할 수도 있다.
이와 같이하면, 전원측으로 되돌아가는 전하의 량을 늘리는 수 있게 되어, 한층 저소비 전력화를 실현할 수 있다.
또한 본 발명은, 복수의 주사선과 복수의 데이터선과 주사선 및 데이터선에 의해 특정되는 화소 전극을 갖는 전기광학 장치를 구동하기 위한 구동 회로에 있어서, 각 데이터선마다 마련된 상기의 어느 하나의 연산 증폭 회로와, 각 데이터선마다 마련되어, 상기 연산 증폭 회로에 의해 임피던스 변환되는 데이터 전압을 생성하는 데이터 전압 생성 회로를 포함하는 구동 회로에 관계한다.
또한 본 발명은. 복수의 주사선과 복수의 데이터선과 주사선 및 데이터선에 의해 특정되는 화소 전극을 갖는 전기광학 장치를 구동하기 위한 구동 방법에 있어서, 화소 전극과 전기광학물질을 사이에 두고 대향하는 대향 전극의 전압 레벨이 제 1 전압 레벨로 되는 제 1 기간과, 대향 전극의 전압 레벨이 제 2 전압 레벨로 되는 제 2 기간의 전환시의 소정의 기간에 있어서, 데이터선을 하이 임피던스 상태로 설정하는 구동 방법에 관계한다.
또한 본 발명에서는, 대향 전극의 전압 레벨이 제 1 전원측의 제 2 전압 레벨로부터 제 2 전원측의 제 1 전압 레벨로 변화될 때의 소정의 기간에 있어서, 데이터선을 하이 임피던스 상태로 설정하는 것으로, 대향 전극과 데이터선 사이의 기생 용량에 의한 용량 결합에 의해, 데이터선의 전압 레벨을 제 2 전원측으로 변화시키고, 대향 전극의 전압 레벨이 제 2 전원측의 제 1 전압 레벨로부터 제 1 전원측의 제 2 전압 레벨로 변화될 때의 소정의 기간에 있어서, 데이터선을 하이 임피던스 상태로 설정하는 것으로, 대향 전극과 데이터선 사이의 기생 용량에 의한 용량 결합에 의해, 데이터선의 전압 레벨을 제 1 전원측으로 변화시킬 수도 있다.
또한 본 발명에서는, 제 2 전원측으로 변화된 데이터선의 전압 레벨을 제 1 전원측으로 변화시켜, 계조 레벨에 대응한 전압 레벨로 설정하고, 제 1 전원측으로 변화된 데이터선의 전압 레벨을 제 2 전원측으로 변화시켜, 계조 레벨에 대응한 전압 레벨에 설정하도록 할 수도 있다.
또한 본 발명에서는, 데이터선의 전압 레벨을, 제 1, 제 2 전원 사이의 전압범위와 동일 또는 넓은 범위의 전압범위로 클램프하도록 할 수도 있다.
이하, 본 실시예에 관해서 도면을 사용하여 상세히 설명한다.
또, 이하에 설명하는 본 실시예는, 특허 청구 범위에 기재된 본 발명의 내용을 한정하는 것이 아니다. 또한 본 실시예에서 설명되는 구성 전부가 본 발명의 해결 수단으로서 필수라고는 한정하지 않는다.
1. 액정 장치
도 1에 본 실시예의 연산 증폭 회로를 적용한 액정 장치의 블록도의 예를 도시한다.
이 액정 장치(10)(광의로서는 표시장치)는, 표시 패널(12)(협의로서는 LCD(Liquid Crystal Display) 패널), 데이터선 구동 회로(20)(협의로서는 소스 구동기), 주사선 구동 회로(30)(협의로서는 게이트 구동기), 제어기(40), 전원회로(42)를 포함한다. 또, 액정 장치(10)에 이들 모든 회로 블록을 포함할 필요는 없으며, 그 일부의 회로 블록을 생략할 수도 있다.
여기서 표시 패널(12)(광의로서는 전기 광학 장치)은, 복수의 주사선(협의로서는 게이트선)과, 복수의 데이터선(협의로서는 소스선)과, 주사선 및 데이터선에 의해 특정되는 화소 전극을 포함한다. 이 경우, 데이터선에 박막 트랜지스터 TFT(Thin Film Transistor, 광의로서는 스위칭 소자)를 접속하며, 이 TFT에 화소 전극을 접속하는 것으로, 액티브 매트릭스형의 액정 장치를 구성할 수 있다.
보다 구체적으로는, 표시 패널(12)은 액티브 매트릭스 기판(예컨대 유리 기판)에 형성된다. 이 액티브 매트릭스 기판에는, 도 1의 Y 방향으로 복수 배열되어 각각 X 방향으로 신장하는 주사선(G)1내지 GM(M은 2 이상의 자연수)와, X 방향으로 복수 배열되어 각각 Y 방향으로 신장하는 데이터선(S1내지 SN)(N은 2 이상의 자연수)이 배치되어 있다. 또한, 주사선(GK)(1≤K≤M, K는 자연수)와 데이터선(SL)(1≤L≤N, L은 자연수)과의 교차점에 해당하는 위치에, 박막 트랜지스터 TFTKL(광의로서는 스위칭 소자)가 마련되어 있다.
TFTKL의 게이트 전극은 주사선(GK)에 접속되고, TFTKL의 소스 전극은 데이터선(SL)에 접속되고, TFTKL의 드레인 전극은 화소 전극 PEKL에 접속되어 있다. 이 화소 전극 PEKL과, 화소 전극 PEKL과 액정 소자(광의로서는 전기 광학 물질)를 사이에 두고 대향하는 대향 전극(VCOM)(공통 전극) 사이에는, 액정 용량 CLKL(액정 소자) 및 보조 용량 CSKL이 형성되어 있다. 그리고, TFTKL, 화소 전극 PEKL등이 형성되는 액티브 매트릭스 기판과, 대향 전극(VCOM)이 형성되는 대향 기판과의 사이에 액정이 봉입되고, 화소 전극 PEKL과 대향 전극(VCOM)의 사이의 인가 전압에 따라 액정 소자의 투과율이 변화하도록 되어 된다.
또, 대향 전극(VCOM)에 주어지는 전압 레벨(제 1, 제 2 전압 레벨)은, 전원 회로(42)에 의해 생성된다. 또한, 대향 전극(VCOM)을 대향 기판 상에 빈틈없이 밀착시켜 형성하지 않고, 각 주사선에 대응하도록 형성할 수도 있다.
데이터선 구동 회로(20)는, 화상 데이터에 따라서 표시 패널(12)의 데이터선(S1내지 SN)을 구동한다. 한편, 주사선 구동 회로(30)는, 표시 패널(12)의 주사선(G1내지 GM)을 순차 주사 구동한다.
제어기(40)는, 도시하지 않는 중앙 처리 장치(Central Processing Unit:이하, CPU라 약칭한다) 등의 호스트에 의해 설정된 내용에 따라서, 데이터선 구동 회로(20), 주사선 구동 회로(30) 및 전원 회로(42)를 제어한다. 보다 구체적으로는, 제어기(40)는, 데이터선 구동 회로(20)및 주사선 구동 회로(30)에 대하여는, 예컨대 동작모드의 설정이나 내부에서 생성한 수직 동기 신호나 수평 동기 신호의 공급을 하고, 전원 회로(42)에 대하여는, 대향 전극(VCOM)의 전압 레벨의 극성 반전 타이밍의 제어를 한다.
전원 회로(42)는, 외부에서 공급되는 기준 전압에 따라서, 표시 패널(12)의 구동에 필요한 각종의 전압 레벨(계조 전압)이나, 대향 전극(VCOM)의 전압 레벨을 생성한다.
이러한 구성의 액정 장치(10)는, 제어기(40)의 제어 하에서, 외부에서 공급되는 화상 데이터에 따라서, 데이터선 구동 회로(20), 주사선 구동 회로(30) 및 전원 회로(42)가 협조하여 표시 패널(12)을 구동한다.
또, 도 1에서는, 액정 장치(10)가 제어기(40)를 포함하는 구성으로 되어 있지만, 제어기(40)를 액정 장치(10)의 외부에 마련할 수도 있다. 또는, 제어기(40)와 함께 호스트를 액정 장치(10)에 포함시키도록 할 수도 있다. 또한, 데이터선 구동 회로(20), 주사선 구동 회로(30), 제어기(40), 전원 회로(42)의 일부 또는 전부를 표시 패널(12) 상에 형성할 수도 있다.
1.1 데이터선 구동 회로
도 2에, 도 1의 데이터선 구동 회로(20)의 구성예를 도시한다.
데이터선 구동 회로(20)는, 시프트 레지스터(22), 라인 래치(24, 26), DAC(28)(디지털·아날로그 변환회로. 광의로는 데이터 전압생성회로), 출력 버퍼(29)(연산 증폭 회로)를 포함한다.
시프트 레지스터(22)는, 각 데이터선에 대응하여 마련되고, 순차 접속된 복수의 플립플롭을 포함한다. 이 시프트 레지스터(22)는, 클록신호(CLK)에 동기하여 인에이블 입출력 신호(EIO)를 유지하면, 순차 클록신호(CLK)에 동기하여 인접하는플립플롭에 인에이블 입출력 신호(EIO)를 시프트한다.
라인 래치(24)에는, 제어기(40)로부터 예컨대 18비트(6비트(계조 데이터)×3(RGB 각 색))단위로 화상 데이터(DIO)가 입력된다. 라인 래치(24)는, 이 화상 데이터(DIO)를, 시프트 레지스터(22)의 각 플립플롭에서 순차 시프트된 인에이블 입출력 신호(EIO)에 동기하여 래치한다.
라인 래치(26)는, 제어기(40)로부터 공급되는 수평 동기 신호(LP)에 동기하여, 라인 래치(24)로 래치된 1 수평 주사 단위의 화상 데이터를 래치한다.
DAC(28)는, 각 데이터선에 공급해야 할 아날로그의 데이터 전압을 생성한다. 구체적으로는 DAC(28)는, 라인 래치(26)로부터의 디지털 화상 데이터에 따라서, 도 1의 전원 회로(42)로부터의 계조 전압중 어느 하나를 선택하여, 디지털 화상 데이터에 해당하는 아날로그 데이터 전압을 출력한다.
출력 버퍼(29)는, DAC(28)으로부터의 데이터 전압을 버퍼링하여 데이터선으로 출력하고, 데이터선을 구동한다. 구체적으로는, 출력 버퍼(29)는, 각 데이터선마다 마련된 볼테지 플로워 접속의 연산 증폭 회로(OPC)를 포함하며, 이들 각 연산 증폭 회로(OPC)가, DAC(28)로부터의 데이터 전압을 임피던스 변환하여, 각 데이터선으로 출력한다.
또, 도 2에서는, 디지털의 화상 데이터를 디지털·아날로그 변환하여, 출력 버퍼(29)를 통하여 데이터선으로 출력하는 구성으로 하고 있지만, 아날로그의 영상신호를 샘플링 및 홀딩하여, 출력 버퍼(29)를 통해 데이터선으로 출력하는 구성으로 할 수도 있다.
1.2 주사선 구동 회로
도 3에, 도 1 주사선 구동 회로(30)의 구성예를 나타낸다.
주사선 구동 회로(30)는, 시프트 레지스터(32), 레벨 시프터(34), 출력 버퍼(36)를 포함한다.
시프트 레지스터(32)는, 각 주사선에 대응하여 마련되고, 순차 접속된 복수의 플립플롭을 포함한다. 이 시프트 레지스터(32)는, 클록신호(CLK)에 동기하여 인에이블 입출력 신호(EIO)를 플립플롭에 유지하면, 순차 클록신호(CLK)에 동기하여 인접하는 플립플롭으로 인에이블 입출력 신호(EIO)를 시프트한다. 여기서 입력되는 인에이블 입출력 신호(EIO)는, 제어기(40)에서 공급되는 수직 동기 신호이다.
레벨 시프터(34)는, 시프트 레지스터(32)로부터의 전압 레벨을, 표시 패널(12)의 액정소자와 TFT의 트랜지스터 능력에 따른 전압 레벨로 시프트한다. 이 전압 레벨로서는, 예컨대 20V 내지 50V의 높은 전압 레벨이 필요하기 때문에, 다른 로직 회로부와는 상이한 고내압 프로세스가 사용된다.
출력 버퍼(36)는, 레벨 시프트(34)에 의해서 시프트된 주사 전압을 버퍼링하여 주사선으로 출력하여, 주사선을 구동한다.
2. 연산 증폭 회로
2.1 라인 반전 구동
액정소자에는, 직류 전압을 장시간 인가하면 열화한다고 하는 성질이 있다. 이 때문에, 액정소자에 인가하는 전압의 극성을 소정의 기간마다 반전시키는 구동방식이 필요하게 된다. 이러한 구동방식으로서는, 도 4에 도시한 바와 같이, 프레임 반전 구동, 주사 (게이트) 라인 반전 구동, 데이터 (소스) 라인 반전 구동, 도트 반전 구동 등이 있다.
이 중, 프레임 반전 구동은, 소비 전력은 낮지만, 화질이 그 정도로 좋지 않다고 하는 약점이 있다. 또한, 데이터 라인 반전 구동, 도트 반전 구동은, 화질은 좋지만, 표시 패널의 구동에 높은 전압이 필요하게 된다고 하는 약점이 있다.
그래서 본 실시예에서는, 도 4의 주사 라인 반전 구동을 채용하고 있다. 이 주사 라인 반전 구동에서는, 액정소자에 인가되는 전압이 주사 기간마다(주사선마다)에 극성 반전된다. 예컨대, 제 1 주사 기간(주사선)에서는 양극성의 전압이 액정소자에 인가되고, 제 2 주사 기간에서는 음극성의 전압이 인가되며, 제 3 주사 기간에서는 양극성의 전압이 인가된다. 한편, 다음 프레임에 있어서는, 이번에는, 제 1 주사 기간에서는 음극성의 전압이 액정소자에 인가되고, 제 2 주사 기간에서는 양극성의 전압이 인가되며, 제3의 주사 기간에서는 음극성의 전압이 인가되도록 된다.
그리고, 이 주사 라인 반전 구동에서는, 대향 전극(VCOM)의 전압 레벨이 주사 기간마다 극성 반전된다.
보다 구체적으로는 도 5에 도시한 바와 같이, 양극의 기간 T1(제 1 기간)에서는 대향 전극(VCOM)의 전압 레벨은 VC1(제 1 전압 레벨)이 되고, 음극의 기간 T2(제 2 기간)에서는 VC2(제 2 전압 레벨)가 된다.
여기서, 양극의 기간 T1은, 데이터선(S)(화소 전극)의 전압 레벨이 대향 전극(VCOM)의 전압 레벨보다도 높아지는 기간이다. 이 기간(T1)에서는 액정소자에 양극성의 전압이 인가되게 된다. 한편, 음극의 기간 T2는, 데이터선(S)의 전압 레벨이 대향 전극(VCOM)의 전압 레벨보다도 낮게 되는 기간이다. 이 기간(T2)에서는 액정소자에 음극성의 전압이 인가되게 된다. 또한, VC2는, 소정의 전압 레벨을 기준으로서 VC1을 극성 반전한 전압 레벨이다.
이와 같이 VC0M을 극성 반전하는 것으로, 표시 패널의 구동에 필요한 전압을 낮게 할 수가 있다. 이에 따라, 구동 회로의 내압을 낮게 할 수 있고, 구동 회로의 제조 프로세스의 간소화, 저코스트화를 꾀할 수 있다.
그렇지만, 이와 같이 VC0M을 극성 반전하는 방법으로서는, 회로의 저소비 전력화라는 관점에서, 이하에 설명하는 바와 같은 과제가 있는 것이 밝혀졌다.
예컨대 도 5의 A1, A2로 나타낸 바와 같이, 기간 T1으로부터 기간 T2로 바뀐 경우에, 데이터선(S)의 전압 레벨은 저전위측으로 변화되는 경우(A1)가 있는 동시에, 고전위측으로 변화되는 경우(A2)도 있다. 마찬가지로, 도 5의 A3, A4로 나타낸 바와 같이, 기간 T2로부터 기간 T1로 바뀐 경우에도, 데이터선(S)의 전압 레벨은 고전위측으로 변화되는 경우(A3)도 있는 동시에, 저전위측으로 변화되는 경우(A4)도 있다.
예컨대, 기간 T1에서의 데이터선(S)의 계조가 63이며, 기간 T2에서의 계조도 63인 경우에는, 도 5의 A1로 표시한 바와 같이 데이터선(S)의 전압 레벨은 저전위측으로 변화한다. 한편, 기간 T1에서의 데이터선(S)의 계조가 0이고, 기간 T2에서의 계조도 0인 경우에는, 데이터선(S)의 전압 레벨은 고전위측으로 변화하게 된다.
이와 같이, 액티브 매트릭스형 액정 장치에 있어서 VC0M을 극성 반전하는 경우에는, 데이터선(S)의 전압 레벨의 변화의 방향이, 계조 레벨에 의존하여 버린다. 이 때문에, 일본국 특허공개 제 7-98577호 공보에 개시된 바와 같은 단순 매트릭스형 액정 장치의 저소비 전력화 기술을 그대로 채용할 수 없다고 하는 과제가 있었다.
이 때문에, 종래의 액티브 매트릭스형 액정 장치에서는, 데이터선의 구동을 위한 연산 증폭 회로(도 2의 출력 버퍼(29)가 포함하는 OPC)로서, 도 6에 도시한 AB 급(푸시풀 방식)의 연산 증폭 회로가 사용되었다.
이 AB 급의 연산 증폭 회로는, 차동부(300)와, P형(광의로는 제 1 도전형)의 구동 트랜지스터 PT53및 N형(광의로는 제 2 도전형)의 구동 트랜지스터 NT55를 갖는 출력부(310)를 포함한다.
여기서 차동부(300)는, 게이트 전극이 차동부(300)의 출력(DQ)에 공통 접속된 P형 트랜지스터(PT51, PT52)와, 게이트 전극이 차동부(300)의 입력(I, XI)에 접속된 N형 트랜지스터(NT51, NT52)와, 전류원(IS51)을 포함한다.
출력부(310)는, 게이트 전극이 차동부(300)의 출력 XDQ(반전 출력)에 접속된 N형 트랜지스터(NT53) 및 전류원(IS52)으로 이루어지는 반전회로를 포함한다. 또한, 게이트 전극이 차동부(300)의 출력(XDQ)에 접속된 P형 구동 트랜지스터(PT53)와, 게이트 전극이 상기반전회로의 출력(BQ)에 접속된 N형 구동 트랜지스터(NT55)와, 게이트 전극이 VSS에 접속된 N형 트랜지스터(NT54)와, 위상 보상용의 용량(CC)을 포함한다.
또, 도 6의 연산 증폭 회로에서는, 출력부(310)의 출력(Q)이 차동부(300)의 입력(XI)(반전 입력)에 접속되어 있으며, 볼테지 플로워 접속으로 되어 있다.
또한, 전류원(IS51, IS52)은, 예컨대 게이트 전극이 기준 전압(定電壓)에 접속된 N형 트랜지스터로 구성할 수 있다.
도 6에 도시한 AB 급의 연산 증폭 회로에서는, 출력부(310)가, P형의 구동 트랜지스터(PT53)와 N형의 구동 트랜지스터(NT55)의 양쪽을 갖는다. 따라서, 도 5의 A1, A4의 경우에는, N형 구동 트랜지스터(NT55)가 동작함으로써 데이터선(S)의 전압 레벨을 저전위측으로 빠르게 인하할 수 있게 된다. 한편, 도 5의 A2, A3의 경우에는, P형 구동 트랜지스터(PT53)가 동작함으로써 데이터선(S)의 전압 레벨을 고전위측으로 빠르게 인상할 수 있게 된다. 따라서, 대향 전극(VCOM)을 극성 반전시키면서 주사 라인 반전 구동을 하는 액정 장치에서는, 데이터선 구동 회로의 출력 버퍼가 포함하는 연산 증폭 회로로서, 대개의 경우, 도 6의 AB 급의 연산 증폭 회로가 사용되고 있었다.
그렇지만, 이 도 6의 AB 급의 연산 증폭 회로에서는, 전류가 흐르는 경로가 전류 I51, I52, I53의 경로라고 하듯이 3 개가 있기 때문에, 쓸데없이 소비되는 전류가 많아, 소비전력이 크다고 하는 결점이 있다. 특히 이 종류의 AB 급의 연산 증폭 회로에서는, 구동 트랜지스터(PT53, NT55)의 게이트 전극을 적절히 제어하기위해서, 전류 경로가 4 개 이상으로 되는 구성의 회로도 많고, 이러한 회로 구성의 경우에는 소비전력은 더욱 커지게 된다. 또한, 소비전력을 저감하도록, 전류 I51, I52, I53을 줄이면, 이번에는, 응답 속도의 저하나 주파수 특성의 악화 등의 사태를 초래한다.
그리고, 이 도 6의 연산 증폭 회로는, 도 2에 도시한 바와 같이 각 데이터선에 대응하여 다수 마련되어 있다. 이 때문에, 각 연산 증폭 회로의 소비전력이 증가되면, 액정 장치의 소비전력은, 연산 증폭 회로의 개수분 만큼 증가되어, 저소비 전력화를 크게 방해한다고 하는 과제가 있었다.
그래서 본 실시예에서는, 이러한 과제를 해결하기 위해서, 이하에 설명하는 바와 같은 방법을 채용하고 있다.
2.2 연산 증폭기의 전환
우선 본 실시예에서는, 대향 전극(VCOM)의 전압 레벨의 전환에 응해서, 데이터선을 구동하는 연산 증폭기를 전환하고 있다.
보다 구체적으로는, 도 7a에 도시한 바와 같이, 대향 전극(VCOM)의 전압 레벨이 VC1(제 1 전압 레벨)로 되는 기간 Tl(제 1 기간, 도 5의 양극 기간)에 있어서는, 연산 증폭기(0P1)를 이용하여 데이터선을 구동한다. 한편, VC0M의 전압 레벨이 VC2(VC1을 극성 반전한 제 2 전압 레벨)로 되는 기간 T2(제 2 기간, 도 5의 음극기간)에서는, OP1과는 다른 연산 증폭기(OP2)를 이용하여 데이터선을 구동한다.
이러한 구동 방법을 실현할 수 있는 연산 증폭 회로의 구성예를 도 7b에 도시한다. 이 연산 증폭 회로는, 연산 증폭기(OP1)(P형의 제 1 연산 증폭기)와, 연산 증폭기(OP2)(N형의 제 2 연산 증폭기)와, 선택회로(70)를 포함한다.
여기서 연산 증폭기(OP1)(P형)는, 예컨대 도 7b에 도시한 바와 같이,차동부(50)와, P형의 구동 트랜지스터(PT13) 및 전류원(IS12)을 갖는 출력부(52)를 포함한다. 여기에서 P형 구동 트랜지스터(PT13)는, 차동부(50)의 출력(반전 출력)에 의해 게이트 전극이 제어된다.
또한 연산 증폭기(OP2)(N형)는, 예컨대 도 7b에 도시한 바와 같이, 차동부(60)와, N형의 구동 트랜지스터(NT23)및 전류원(IS22)을 갖는 출력부(62)를 포함한다. 여기에서 N형 구동 트랜지스터(NT23)는, 차동부(60)의 출력(반전 출력)에 의해 게이트 전극이 제어된다.
또 전류원(IS12, IS22)은, 정전유를 흘리기 위한 것으로, 게이트 전극에 기준 전압이 접속된 N형 트랜지스터나, 디프레션형 트랜지스터나, 혹 저항소자 등으로 구성할 수 있다. 또한, 도 7b 에서 전류원 IS12나 IS22를 마련하지 않는 구성으로 하는 것도 가능하다.
선택회로(70)는, 대향 전극(VCOM)이 VC1인 경우(기간 T1 경우)에, 연산 증폭기(OP1)의 출력(Q1)을 선택하여 데이터선(S)에 접속한다. 한편, VCOM이 VC2인 경우(기간 T2의 경우)에, 연산 증폭기(OP2)의 출력(Q2)을 선택하여 데이터선(S)에 접속한다. 이와 같이 하여, 기간 T1에서는 연산 증폭기(OP1)에 의해 데이터선(S)을 구동하고, 기간 T2에서는 연산 증폭기(OP2)에 의해 데이터선(S)을 구동할 수 있게 된다.
도 8에 연산 증폭기(OP1)의 구성예를 도시한다. 이 OP1은, 출력부(52)가, P형 구동 트랜지스터(PT13)를 포함하는 한쪽에서 N형 구동 트랜지스터를 포함하지 않는 P형의 연산 증폭기이다.
연산 증폭기(OP1)의 차동부(50)는, 게이트 전극이 차동부(50)의 출력(DQ1)에 공통 접속된 P형 트랜지스터(PTl1, PT12)와, 게이트 전극이 차동부(50)의 입력(I1, XI1)에 접속된 N형 트랜지스터(NT11, NT12)와, VSS(제 2 전원)측에 마련된 전류원(IS11)을 포함한다.
연산 증폭기(OP1)의 출력부(52)는, 게이트 전극이 차동부(50)의 출력(XDQ1)(반전 출력)에 접속된 P형 트랜지스터(PT13)와, VSS 측에 마련된 전류원(IS12)과, 위상 보상용의 용량(CC1)을 포함한다.
또, 도 8의 연산 증폭기(OP1)에서는, 그 출력(Q1)이 차동부(50)의 입력(XI1)(반전 입력)에 접속되어 있고, 볼테지 플로워 접속으로 되어 있다.
도 9에 연산 증폭기(OP2)의 구성예를 도시한다. 이 OP2는, 출력부(62)가, N형 구동 트랜지스터(NT23)를 포함하는 한쪽에서 P형 구동 트랜지스터를 포함하지 않는 N형의 연산 증폭기이다.
연산 증폭기(OP2)의 차동부(60)는, VDD(제 1 전원)측에 마련된 전류원(IS21)과, 게이트 전극이 차동부(60)의 입력(I2, XI2)에 접속된 P형 트랜지스터(PT21, PT22)와, 게이트 전극이 차동부(60)의 출력(DQ2)에 공통접속된 N형 트랜지스터(NT21, NT22)를 포함한다.
연산 증폭기(OP2)의 출력부(62)는, VDD 측에 마련된 전류원(IS22)과, 게이트 전극이 차동부(60)의 출력(XDQ2)(반전 출력)에 접속된 N형 트랜지스터(NT23)와, 위상 보상용의 용량(CC2)을 포함한다.
또, 도 9의 연산 증폭기(OP2)에서는, 그 출력(Q2)이 차동부(60)의입력(XI2)(반전입력)에 접속되어 있고, 볼테지 플로워 접속으로 되어 있다.
도 8의 연산 증폭기(OP1)에서는, 전류가 흐르는 경로가 I11, I12의 경로라고 하듯이 2 개만으로 된다. 마찬가지로 도 9의 연산 증폭기(OP2)에서도, 전류가 흐르는 경로가 I21, I22의 경로라고 하듯이 2 개만으로 된다. 따라서, 이들 OP1, OP2는, 전류 경로가 3 개 이상으로 되는 도 6 과 같은 AB 급의 연산 증폭 회로에 비하여, 쓸데없게 흐르는 전류를 적게 할 수 있게 되어, 저소비 전력화를 꾀할 수 있다.
또한 도 6의 AB 급의 연산 증폭 회로에서는, 구동 트랜지스터(PT53, NT55)의 전류 공급 능력을 작게 하면, 데이터선의 구동능력이 저하하여 버린다. 이 때문에, 이들 PT53, NT55의 경로에 흐르는 전류 I53을, 그 정도로 작게 할 수 없다.
이에 대하여 도 8의 연산 증폭기(OP1)에서는, 출력(Q1) 전압 레벨을 저전위측으로 내릴 필요가 그 정도로 없는 상황(후술하는 도 17의 B15)에 있어서는, 전류원(IS12)에 흐르는 전류(I12)를 대단히 작게 할 수 있다. 마찬가지로, 도 9의 연산 증폭기(OP2)에서는, 출력(Q2)의 전압 레벨을 고전위측으로 인상할 필요가 그 정도로 없는 상황(후술하는 도 17의 B5)에 있어서는, 전류원(IS22)에 흐르는 전류(I 22)를 대단히 작게 할 수 있다. 따라서, 출력부(310)에서의 전류(I53)를 그 정도로 작게 할 수 없는 도 6의 AB 급의 연산 증폭 회로에 비하여, 도 8, 도 9의 연산 증폭기(OP1, OP2)는, 출력부(52, 62)에 흐르는 전류(I12, I22)를 충분히 작게 할 수 있어, 소비전력을 대단히 작게 할 수 있다.
그리고 본 실시예에서는 도 7a에 도시한 바와 같이, 기간 T1에서는, 상기한바와 같이 소비전력이 대단히 적은 연산 증폭기(OP1)만이 사용되고, 기간 T2에서는, 마찬가지로 소비전력이 대단히 적은 연산 증폭기(OP2)만이 사용된다. 따라서, 저소비전력이 많은 도 6의 AB 급의 연산 증폭 회로를 모든 기간(T1및 T2)에 있어서 사용하는 종래의 방법에 비하여, 액정 장치의 소비전력을 각별히 작게 할 수 있다.
또한, 도 7b에 도시한 본 실시예의 연산 증폭 회로는, 도 2에 도시한 바와 같이 각 데이터선에 대응하여 마련되고 있고, 데이터선의 개수분만큼 있기 때문에, 그 수는 대단히 많다. 따라서, 각 연산 증폭 회로의 소비전력을 작게 할 수 있으면, 액정 장치의 소비전력을 연산 증폭 회로의 개수분만큼 감할 수 있어, 액정 장치의 소비전력을 각별히 작게 할 수 있다.
2.3 연산 증폭 회로의 출력의 하이 임피던스 설정
또한 본 실시예에서는, 연산 증폭 회로의 출력을 하이 임피던스 상태로 설정할 수 있도록 되어 있다.
보다 구체적으로는 도 10에 도시한 바와 같이, 대향 전극(VCOM)의 전압 레벨이 VC1(제 1 전압 레벨)로 되는 기간 Tl(제 1 기간)과, VCOM이 VC2(제 2 전압 레벨)로 되는 기간 T2(제 2 기간)의 전환 때의 소정의 기간(전환의 타이밍을 포함하는 소정의 기간)에 있어서, 연산 증폭 회로의 출력을 하이 임피던스 상태(HIZ)로 설정하는 구동 방법을 채용하여 하고 있다.
이러한 구동 방법을 실현할 수 있는 연산 증폭 회로의 구성예를 도 11a에 도시한다. 이 연산 증폭 회로는, 연산 증폭기(OP1)(P형)와, 연산 증폭기(OP2)(N형)와, 선택회로(70)를 포함한다. 그리고, 이 선택회로(70)의 출력이, 기간 T1, T2의 전환 때의 소정의 기간에 있어서 하이 임피던스 상태로 설정되게 된다.
보다 구체적으로는, 선택회로(70)는, P형 트랜지스터와 N형 트랜지스터가 병렬접속되는 트랜스퍼·게이트(TG1, TG2)(패스 트랜지스터, 광의로는 스위칭 소자)를 포함한다. 그리고 TG1은 신호 SEL1에 의해 온·오프 제어되고, TG2는 신호 SEL2에 의해 온·오프 제어된다.
도 11b에, SEL1, SEL2를 사용한 TG1, TG2의 온·오프 제어의 타이밍 파형도를 도시한다.
도 11b에 도시한 바와 같이, VCOM이 VC1로 되는 기간 T1에 있어서 SEL1이 활성화(H 레벨) 되면, TG1이 온(on)(도통상태)으로 된다. 그러면, 연산 증폭기(OP1)가 선택되고, OP1 출력(Q1)이 데이터선(S)에 접속된다. 이것에 의해 데이터선(S)은 P형의 연산 증폭기(OP1)에 의해 구동되게 된다.
한편, VCOM이 VC2로 되는 기간 T2에 있어서 SEL2가 활성화되면, TG2이 온(on)으로 된다. 그러면, 연산 증폭기(OP2)가 선택되고, OP2의 출력(Q2)이 데이터선(S)에 접속된다. 이것에 의해 데이터선(S)은 N형의 연산 증폭기(OP2)에 의해 구동되게 된다.
그리고, SEL1, SEL2가 함께 비활성화(L 레벨) 되면, TG1및 TG2가 함께 오프(off)(비도통 상태)로 된다. 그러면, 데이터선(S)이 연산 증폭기 OP1, OP2중 어느 것에 의해서도 구동되지 않게 되고, 데이터선(S)은 하이 임피던스 상태(HIZ)로 된다. 이에 따라, 기간 T1, T2의 전환시에 데이터선(S)을 하이임피던스 상태로설정할 수 있게 된다.
이와 같이 본 실시예에서는, 기간 T1 또는 T2에서 활성화되며, 또한, 활성화되는 기간이 서로 논오버랩으로 되는 신호(SEL1, SEL2)를 이용하여, 트랜스퍼·게이트(TG1, TG2)(스위칭 소자)의 온·오프 제어를 하고 있다. 이와 같이 하여 연산 증폭기(OP1, OP2)에 의한 데이터선(S)의 전환 구동과, 데이터선(S)의 하이 임피던스 설정을, 간소한 회로구성과 간소한 회로제어로 실현할 수 있게 된다.
또 도 11a, 도 11b에서는, 연산 증폭 회로의 출력의 하이 임피던스 제어를, 선택회로(70)의 출력을 하이 임피던스 상태로 설정하는 방법으로 실현하고 있지만, 연산 증폭기(OP1, OP2)의 출력(Q1, Q2)을 하이 임피던스 상태로 설정하는 방법 등으로 실현할 수도 있다.
3. 저소비 전력화의 원리
다음에 본 실시예의 저소비 전력화 방법의 원리에 관해서 설명한다.
액정 장치에서는, 비선택 기간에서의 화소 전극의 전압 레벨을 유지하여 고화질화를 꾀하기 위해서, 액정용량을 보조하기 위한 보조용량이 화소 전극에 접속된다. 이러한 보조용량의 형성 방식으로서, 도 12a에 도시한 축적 용량 방식과, 도 12b에 도시한 부가 용량 방식이 있다.
도 12a의 축적 용량 방식에서는, 화소 전극과 VCOM과의 사이에 보조용량(CS)을 형성한다. 이것은, 예컨대 액티브 매트릭스 기판에 VC0M의 배선을 별도로 마련하는 것으로 실현된다. 한편, 도 12b의 부가 용량 방식에서는, 화소 전극과 전단의 주사선(게이트선)과의 사이에 보조용량(CS)을 형성한다. 이것은, 화소 전극의 패턴과 전단의 주사선의 패턴을 오버랩시켜 레이아웃 하는 것으로 실현된다.
본 실시예의 저소비 전력화방법은, 도 12a의 축적 용량 방식의 경우에도, 도 12b의 부가 용량 방식의 경우에도 적용되지만, 이하에서는, 설명을 간단히 하기 위해서, 도 12a의 축적 용량 방식에 적용한 경우에 관해서 예로 들어 설명한다.
또, 도 12a의 축적 용량 방식에서는, TFT의 게이트·드레인 사이의 기생용량이나 게이트·소스 사이의 기생용량이, 데이터선의 전압 레벨의 변화를 억제하는 방향으로 작용한다. 이것에 대하여, 도 12b의 부가 용량 방식에서는, VCOM의 전압 레벨 변화시에 전단의 주사선의 전압 레벨도 변화한다. 따라서, 이 주사선의 전압 레벨의 변화가, 데이터선의 전압 레벨의 변화를 돕는 방향으로 작용한다. 따라서, VC0M의 전압 레벨의 변화에 의해 데이터선의 전압 레벨을 변화시키고, 이 데이터선의 전압 레벨의 변화를 이용하여 저소비 전력화를 꾀하는 본 실시예의 방법에서는, 도 12b의 부가 용량 방식 쪽이 보다 효과적으로 된다.
도 13에, 축적 용량 방식의 경우에서의, 데이터선(S), 대향 전극(VCOM), 주사선(G)의 신호 파형의 일례를 개념적으로 도시한다.
도 13에 도시한 바와 같이, 데이터선(S) 및 VCOM의 전압 레벨은, 주사 기간마다 소정의 전압 레벨을 기준으로 극성 반전된다. 그리고, 데이터선(S) 쪽이 VC0M보다도 고전위인 경우에는, 액정소자의 인가 전압이 양극성이 되고, VC0M 쪽이 데이터선(S)보다도 고전위의 경우에는, 액정소자의 인가 전압이 음극성이 된다. 이와 같이 액정소자의 인가 전압의 극성을 주사 기간마다 반전시킴으로써 액정소자에 장시간 직류 전압이 인가되는 것을 방지할 수 있고, 액정소자의 장수명화를 꾀할 수 있다.
그런데, 도 13에 도시한 바와 같이 VCOM이 극성 반전하여, 그 전압 레벨이 VC1로부터 VC2 또는 VC2로부터 VC1로 변화하면, VCOM과 데이터선(S) 사이의 기생용량에 의한 용량결합에 의해, VC0M의 전압 레벨의 변화가 데이터선(S)으로 전달된다.
여기서, 도 14에 도시한 바와 같이, VCOM과 데이터선(S) 사이의 1 화소당 기생용량(CPAPIX)은, 다음의 식과 같이 된다.
(수학식 1)
위 수학식 1에 있어서, CDS는 TFT의 드레인·소스 사이의 기생용량이며, CL은 액정용량이며, CS는 보조용량이다. 또, 위 수학식 1에서는, TFT의 게이트·드레인 사이의 기생용량이나 게이트·소스 사이의 기생용량에 관해서는 무시하고 있다.
그리고 도 15에 도시한 바와 같이, VCOM과 데이터선(S) 사이의 1 데이터선당의 기생용량(CPA)은, 아래의 식과 같이 된다.
(수학식 2)
위 수학식 2에 있어서 M은 주사선의 개수이다. 위 수학식 2에 있어서 CPAPIX×M이 아니라, CPAPIX×(M-1)로 되어있는 것은, 주사선에 의해 선택되어 있는 화소에 관해서는, 기생용량(CPAPIX)의 영향이 없기 때문이다.
예컨대 수학식 1, 2에 있어서, CL+CS=0.1 pf(피코패럿), CDS=0.05 pf, 주사선수 M=228라고 하면, 1 화소당의 기생용량(CPAPIX)은 약 0.33 pf가 되고, 1 데이터선당의 기생용량(CPA)은 약 7.6 pf가 된다.
이와 같이 VCOM과 데이터선 사이에는 무시할 수 없는 정도의 기생용량(CPA)이 남아 있다. 따라서 도 16에 도시한 바와 같이, 데이터선(S)이 비구동 상태인 때에 VCOM의 전압 레벨이 변화하면, 기생용량(CPA)에 의한 용량결합에 의해, 데이터선(S)의 전압 레벨도 변화한다.
예컨대 도 16에 도시한 바와 같이, VCOM의 전압 레벨이 VC1로부터 VC2 또는 VC2로부터 VC1로 변화하면, 데이터선(S)의 전압 레벨도 VS1로부터 VS2 또는 VS2로부터 VS1로 변화된다. 이 경우, 데이터선(S)에 다른 기생용량이 남아 있지 않는 이상적인 경우에는, VS2-VS1= VC2-VC1이 된다. 그렇지만, 실제로는, 데이터선(S)과 기판 사이나 데이터선(S)과 대기 사이 등에도 기생용량이 존재하기 때문에, VS2-VS1<VC2-VC1이 된다.
본 실시예에서는, 이러한 기생용량(CPA)에 의한 데이터선(S)의 전압 레벨의 변화를 적극 이용하여, 액정 장치의 저소비 전력화를 실현하고 있다.
예컨대 도 17의 타이밍 파형도의 B1에서는, 대향 전극(VCOM)의 전압 레벨이 VSS(제 2 전원)측의 VC1로부터 VDD(제 1 전원)측의 VC2로 변화하고 있다. 이 경우에 본 실시예에서는, 이 전압 레벨의 전환 타이밍으로, B2에 도시한 바와 같이 데이터선(S)(연산 증폭 회로의 출력)을 하이 임피던스 상태로 설정하고 있다(도 10 내지 도 11b 참조).
이와 같이 데이터선(S)을 하이 임피던스 상태로 설정하면, 데이터선(S)은 비구동 상태가 된다. 따라서, VCOM과 데이터선(S) 사이의 기생용량(CPA)(도 14 내지도 16 참조)에 의해, 도 17의 B3에 도시한 바와 같이 데이터선(S)의 전압 레벨이 VDD 측(고전위측)으로 변화한다.
그리고 본 실시예에서는 도 17의 B4에 도시한 바와 같이, VCOM이 VC2가 되는 기간 T2에 있어서는, N형의 연산 증폭기(OP2)에 의해 데이터선(S)을 구동하고 있다(도 7a 내지 도 9 참조). 따라서, 도 17의 B3에 도시한 바와 같이 VDD 측으로 변화한 데이터선의 전압 레벨이, B5에 도시한 바와 같이 연산 증폭기(OP2)의 구동에 의해 VSS 측(저전위측)으로 변화되어, 계조 레벨(도 5참조)에 대응한 B6에 도시한 전압 레벨로 설정되게 된다.
이 경우에, OP2는, 도 9에 도시한 바와 같이 N형의 구동 트랜지스터(NT23)를 갖는 N형의 연산 증폭기이다. 따라서, 이 VSS 측에 마련된 구동 트랜지스터(NT23)의 구동능력을 이용하여, 도 17의 B5에 도시한 바와 같이 데이터선(S)의 전압 레벨을 VSS 측(저전위측)으로 용이하게 변화시킬 수 있다. 바꾸어 말하면, 데이터선(S)의 전압 레벨을 VDD 측(고전위측)으로 변화시킬 필요가 없기 때문에, 도 9의 전류원(IS22)으로 흐르는 전류를 적게 할 수 있다(또는 없게 할 수 있다). 따라서, 연산 증폭 회로의 저소비 전력화를 꾀하고, 액정 장치의 저소비 전력화도꾀할 수 있게 된다.
한편, 도 17의 B11에서는, VCOM의 전압 레벨이 VDD 측의 VC2로부터 VSS 측의 VC1로 변화하고 있다. 이 경우에 본 실시예에서는, 이 전압 레벨의 전환의 타이밍으로, B12에 도시한 바와 같이 데이터선(S)을 하이 임피던스 상태로 설정하고 있다.
이와 같이 데이터선(S)을 하이 임피던스 상태로 설정하면, 데이터선(S)은 비구동 상태로 된다. 따라서, VCOM과 데이터선(S) 사이의 기생용량(CPA)에 의해, 도 17의 B13에 도시한 바와 같이, 데이터선(S)의 전압 레벨이 VSS 측으로 변화한다.
그리고 본 실시예에서는 도 17의 B14에 도시한 바와 같이, VCOM이 VC1로 되는 기간 T1에 있어서는, P형의 연산 증폭기(OP1)에 의해 데이터선(S)을 구동하고 있다. 따라서, 도 17의 B13에 도시한 바와 같이 VSS 측으로 변화된 데이터선의 전압 레벨이, B15에 도시한 바와 같이 연산 증폭기(OP1) 구동에 의해 VDD 측에 변화되어, 계조 레벨에 대응한 B16에 도시한 전압 레벨로 설정되게 된다.
이 경우에, OP1은, 도 8에 도시한 바와 같이 P형의 구동 트랜지스터(PT13)를 갖는 P형의 연산 증폭기이다. 따라서, 이 VDD 측에 마련된 구동 트랜지스터(PT13)의 구동능력을 이용하여, 도 17의 B15에 도시한 바와 같이 데이터선(S)의 전압 레벨을 VDD 측으로 용이하게 변화시킬 수 있다. 바꾸어 말하면, 데이터선(S)의 전압 레벨을 VSS 측으로 변화시킬 필요가 없기 때문에, 도 8의 전류원(IS12)에 흐르는 전류를 적게 할 수 있다(또는 없앨 수 있다). 따라서, 연산 증폭 회로의 저소비 전력화를 꾀하고, 액정 장치의 저소비 전력화도 꾀할 수 있게 된다.
예컨대, VC0M의 전압 레벨의 전환시에 데이터선(S)을 하이 임피던스 상태로 설정하지 않는 방법에서는, 연산 증폭 회로에 의해 데이터선(S)은 항상 구동 상태로 된다. 따라서, VCOM의 전압 레벨이 변화되더라도, 기생용량(CPA)에 의한 용량결합에서는, 데이터선(S)의 전압 레벨은 도 17의 B3나 B13에 도시한 바와 같이는 변화하지 않는다. 따라서, 도 5의 A1 내지 A4에서 설명한 바와 같이, 데이터선(S)의 전압 레벨을 변화시키는 방향이, 계조 레벨에 의존하여 버리고, 하나의 방향으로 특정할 수 없다. 이 때문에, 데이터선(S)의 전압 레벨을 VDD 측으로도 VSS 측으로도 같은 구동력으로 변화시킬 수 있는 도 6의 AB 급의 연산 증폭 회로를 사용하지 않을 수 없었다. 그리고, 이 AB 급의 연산 증폭 회로는 소비전력이 많았기 때문에, 액정 장치의 저소비 전력화를 실현할 수 없었다.
이에 대하여 본 실시예에서는, VCOM과 데이터선(S) 사이의 기생용량(CPA)을 적극적으로 이용하는 것으로, 도 17의 B3이나 B13에 도시한 바와 같이 데이터선(S)의 전압 레벨을 데이터선(S)의 구동 전에 VDD 측이나 VSS 측으로 변화시키는 것에 성공하고 있다.
그리고, 도 17의 B3에 도시한 바와 같이 데이터선(S)의 전압 레벨이 그 구동 전에 VDD 측으로 변화된 경우에는, 그 후에 데이터선(S)의 전압 레벨을 변화시키는 방향은, 계조 레벨에 의존하지 않고 VSS 측으로 된다. 따라서, 데이터선(S)을 구동하는 연산 증폭기로서, VDD 측의 구동력은 약하지만 VSS 측의 구동력이 강한 N형의 연산 증폭기(OP2)를 사용할 수 있게 된다.
한편, 도 17의 B13에 도시한 바와 같이 데이터선(S)의 전압 레벨이 그 구동전에 VSS 측으로 변화된 경우에는, 그 후에 데이터선(S)의 전압 레벨을 변화시키는 방향은, 계조 레벨에 의존하지 않고 VDD 측으로 된다. 따라서, 데이터선(S)을 구동하는 연산 증폭기로서, VSS 측의 구동력은 약하지만 VDD 측의 구동력이 강한 P형의 연산 증폭기(OP1)를 사용할 수 있게 된다.
그리고 이들 P형, N형의 연산 증폭기(OP1, OP2)는 모두 소비전력이 작다. 따라서 본 실시예에 의하면, 도 6의 AB 급의 연산 증폭 회로를 사용하는 방법에 비하여 각별히 저소비 전력화를 꾀할 수 있다.
또, 도 17의 B3, B13에서의 데이터선(S)의 전압 레벨의 변화폭은, CPA 이외의 다른 기생용량(예컨대, 대기와의 사이의 기생용량)이 크면, 작게 되어 버린다. 그리고, 데이터선(S)의 전압 레벨의 변화폭이 작으면, 계조 레벨에 따라서는, 도 17의 B5에 있어서 데이터선(S)의 전압 레벨을 역의 VDD 측으로 변화시키거나, B15에 있어서 역의 VSS 측으로 변화시켜야 한 사태도 생긴다.
그렇지만, 이러한 사태가 생긴 경우에도, B3에서의 전압 레벨의 변화는, N형의 연산 증폭기(OP2)의 구동을 돕게 된다. 즉, 연산 증폭기(OP2)의 전류원(IS22)(도 9 참조)이 데이터선(S)의 전압 레벨을 VDD 측으로 변화시키는 시간을 단축할 수 있다. 마찬가지로, B13에서의 전압 레벨의 변화도, P형의 연산 증폭기(OP1)의 구동을 돕게 된다. 즉, 연산 증폭기(OP1)의 전류원(IS12)(도 8 참조)이 데이터선(S)의 전압 레벨을 VSS 측으로 변화시키는 시간을 단축할 수 있다.
또, 도 17에서는 연산 증폭 회로의 출력을 하이 임피던스 상태로 설정하는 것으로, B3, B13에 도시한 바와 같이 데이터선(S)의 전압 레벨을 변화시키고 있지만, 예컨대 전압 레벨을 변화시키기 위한 부가적인 트랜지스터(예컨대 프리차지용 트랜지스터)를 이용한 다른 방법에 의해, VC0M의 전환시에 데이터선(S)의 전압 레벨을 변화시킬 수도 있다.
단지, 도 17과 같이 연산 증폭 회로의 출력을 하이 임피던스 상태로 설정하는 방법에 의하면, VC0M에 의한 표시 패널의 충방전을 효과적으로 이용하여, 데이터선(S)의 전압 레벨을 B3, B13에 도시한 바와 같이 변화시킬 수 있다. 따라서, 부가적인 트랜지스터를 이용하는 상기 방법에 비하여, 보다 저소비 전력화를 꾀할 수 있다.
4. 연산 증폭 회로의 상세예
도 18에, 연산 증폭 회로의 상세한 구성예를 도시한다.
도 18의 연산 증폭 회로가 도 7a 내지 도 11b에서 설명한 연산 증폭 회로와 다른 것은, 연산 증폭기(OP1)가 N형 트랜지스터(NT14, NT16), P형 트랜지스터(PT14)를 포함하고, 연산 증폭기(OP2)가 P형 트랜지스터(PT24, PT26), N형 트랜지스터(NT24)를 포함한다는 점이다.
또 도 18에 있어서, 기준 전압(바이어스 전압)(VB1)이 게이트 전극에 접속된 N형 트랜지스터(NT13, NT15),기준 전압(VB2)이 게이트 전극에 접속된 P형 트랜지스터(PT23, PT25)는, 각각, 도 8, 도 9의 전류원(IS11, IS12, IS21, IS22)에 상당하는 것이다. 또한, RP은, 연산 증폭 회로의 출력의 정전기보호를 위한 저항이다.
4.1 전류원의 온·오프 제어
본 실시예에서는, 도 18의 트랜지스터 NT14, NT16, PT24, PT26를 이용하여, 연산 증폭기(OP1, OP2)의 전류원 IS11(NT13), IS12(NT15), IS21(PT23), IS22(PT25)의 온·오프 제어를 하고, 연산 증폭기의 동작의 온·오프 제어를 실현하고 있다.
여기에서, N형 트랜지스터(NT14, NT16)의 게이트 전극에는 신호 OFF1D, OFFlQ가 접속되고, P형 트랜지스터(PT24, PT26)의 게이트 전극에는 신호 XOFF2D, XOFF2Q가 접속되고 있다. 그리고, 이들 OFF1D, OFF1Q, XOFF2D, XOFF2Q는, 예컨대 도 19a의 타이밍 파형도에 도시한 바와 같이 신호제어된다. 또, XOFF2D, XOFF2Q의'X'는, 부논리(負論理)라는 의미이다.
예컨대, 대향 전극(VCOM)이 VC1로 되는 기간 T1(제 1의 기간)에서는, OFF1D, OFF1Q가 H 레벨(액티브)로 되어, 도 18의 N형 트랜지스터(NT14, NT16)가 온으로 된다. 이에 따라, 연산 증폭기(OP1)의 전류원 IS11(NT13), IS12(NT15)에 흐르는 전류가 온으로 되어 연산 증폭기(OP1)가 동작상태로 된다.
또한, 이 기간 T1에 있어서는, XOFF2D, XOFF2Q가 H 레벨(비액티브)로 되어, P형 트랜지스터(PT24, PT26)가 오프로 된다. 이에 따라, 연산 증폭기(OP2)의 전류원 IS21(PT23), IS22(PT25)에 흐르는 전류가 오프로 되어, 연산 증폭기(OP2)가 비동작상태로 된다.
이와 같이, 기간 T1에 있어서는, 연산 증폭기(OP1)를 동작상태로 설정하는 한편, 연산 증폭기(OP2)를 비동작 상태로 설정하여, 저소비 전력화를 꾀할 수 있다. 즉, OP1, OP2가 함께 동작상태로 되는 경우에 비하여, 소비전력을 반으로 줄일수 있다. 그리고, 기간 T1에서는, 선택회로(70)에 의해 연산 증폭기(OP1)의 출력만이 선택되어 있고, 데이터선(S)은 이 OP1에 의해 구동된다. 따라서, 이 기간 T1에 있어서 연산 증폭기(OP2)가 비동작 상태로 되어도, 데이터선(S)의 구동에 지장은 없다.
대향 전극(VCOM)이 VC2가 되는 기간 T2(제 2의 기간)에서는, OFFlD, OFFlQ가 L 레벨(비액티브)로 되어, 도 18의 N형 트랜지스터(NT14, NT16)가 오프로 된다. 이에 따라, 연산 증폭기(OP1)의 전류원(IS11, IS12)에 흐르는 전류가 오프로 되어, 연산 증폭기(OP1)가 비동작 상태로 된다.
또한, 이 기간 T2에 있어서는, XOFF2D, XOFF2Q가 L 레벨(액티브)로 되어, P형 트랜지스터(PT24, PT26)가 온으로 된다. 이에 따라, 연산 증폭기(OP2)의 전류원 IS21, IS22에 흐르는 전류가 온으로 되어, 연산 증폭기(OP2)가 동작 상태로 된다.
이와 같이, 기간 T2에 있어서는, 연산 증폭기(OP2)를 동작 상태로 설정하는 한편, 연산 증폭기(OP1)를 비동작상태로 설정하는 것으로, 저소비 전력화를 꾀할 수 있다. 즉, OP1, OP2가 함께 동작 상태가 되는 경우에 비하여, 소비전력을 반으로 줄일 수 있다. 그리고, 기간 T2에서는, 선택 회로(70)에 의해 연산 증폭기(OP2)의 출력만이 선택되어 있고, 데이터선(S)은 이 OP2에 의해 구동된다. 따라서, 이 기간 T2에 있어서 연산 증폭기(OP1)가 비동작 상태로 되어도, 데이터선(S)의 구동에 지장은 없다.
이와 같이 본 실시예에서는, 신호 OFFlD, OFFlQ, XOFF2D, XOFF2Q에 의해 제어되는 트랜지스터 NT14, NT16, PT24, PT26을 마련함으로써 사용하고 있지 않는 쪽의 연산 증폭기의 전류원을 오프로 하여, 연산 증폭 회로의 저소비 전력화에 성공하고 있다.
또, 도 19b에 도시한 타이밍 파형도와 같이, OFF1D, OFF1Q, XOFF2D, XOFF2Q를 신호 제어할 수도 있다.
즉 도 19b에서는, 기간 T1, T2가 전환에 응하여 OFFlD, XOFF2D는 변화하지만, OFFlQ, XOFF2Q는 변화하지 않는다. 그리고 OFF1Q는 H 레벨로 고정되는 한편, XOFF2Q는 L 레벨로 고정된다.
그리고, OFF1D, XOFF2D를 변화시킴으로써 도 18의 연산 증폭기(OP1, OP2)의 차동부가 포함하는 전류원 IS11, IS21이 온·오프 제어되게 된다.
한편, OFFlQ, XOFF2Q를 H 레벨, L 레벨로 고정하는 것으로, 연산 증폭기(OP1, OP2)의 출력부가 포함하는 전류원(IS12, IS22)은 항상 온 상태가 된다.
예컨대, 연산 증폭기의 차동부의 전류원(IS11, IS21)에 흐르는 전류가 크면, 연산 증폭기의 응답 속도나 주파수 특성을 향상할 수 있기 위해서, 이들 전류는 큰 것이 일반적이다. 따라서, 전류원(IS11, IS21)에 흐르는 전류를 온·오프 제어하는 것으로, 보다 효과적인 저소비 전력화를 할 수 있다.
한편, 도 17의 B5, B15에서 설명한 바와 같이, 본 실시예에서는, 연산 증폭기의 출력부의 전류원(IS12, IS22)에 관해서는, 그 정도 전류 공급 능력(구동 능력)이 요구되지 않는다. 따라서, 이들 전류원(IS12, IS22)에 흐르는 전류에 관해서는, 온·오프 제어하지 않고서, 항상 온으로 하도록 하더라도, 신호 SEL1, SEL2에 의해 PT14, NT24를 통하여 PT13, NT23이 오프되기 때문에, 그 정도 소비전력은 증가하지 않는다. 그리고, 전류원(IS12, IS22)에 항상 전류를 흘리도록 하면, 연산 증폭기(OP1, OP2)의 출력(Q1, Q2)의 전압 레벨을 안정화할 수 있고, 구동 트랜지스터(PT13, NT23)의 오프시에 출력(Q1, Q2)의 전압 레벨을 L 레벨(VSS), H 레벨(VDD)로 설정할 수 있도록 되며, 이에 따라, 후술하는 바와 같이, 출력(Q1, Q2)의 전압 레벨이 부정으로 되어 생기는 불량을 효과적으로 방지할 수 있다.
또, 도 19a, 도 19b에서는, 전류원 IS11, IS12, IS21, IS22에 흐르는 전류를 오프로 하는 제어를 하고 있지만, 이들 전류를 완전히는 오프로 하지 않고서, 전류가 적어지도록 제한하도록 할 수도 있다.
4.2 구동 트랜지스터의 온·오프 제어
본 실시예에서는, 도 18의 트랜지스터(PT14, NT24)를 이용하여, 연산 증폭기(OP1, OP2)의 구동 트랜지스터(PT13, NT23)의 온·오프 제어를 하여, OP1, OP2의 출력(Q1, Q2)이 부정 상태로 되는 것을 방지하고 있다.
여기서, P형 트랜지스터(PT14)의 게이트 전극에는 신호 SEL1이 접속된다. 이 SEL1는, 트랜스퍼·게이트(TG1)의 온·오프 제어에도 사용되며, 연산 증폭기(OP1)의 선택·비선택을 지시하는 신호이다(도 11a, 도 11b 참조).
또한, N형 트랜지스터(NT24)의 게이트 전극에는 신호 SEL2의 반전신호가 접속된다. 이 SEL2는, 트랜스퍼·게이트 TG2의 온·오프 제어에도 사용되며, 연산증폭기(OP2)의 선택·비선택을 지시하는 신호이다.
이들 SEL1, SEL2는, 예컨대 도 20의 타이밍 파형도에 도시된 바와 같이 신호 제어된다.
예컨대, 대향 전극(VCOM)이 VC1로 되는 기간 T1에서는, SEL1이 H 레벨(액티브)로 되어, 도 18의 트랜스퍼·게이트 TG1가 온으로 된다. 따라서, 연산 증폭기(OP1)가 선택되어, 그 출력(Q1)이 데이터선(S)에 접속되게 된다.
한편, 이 기간 T1에 있어서는, SEL2가 L 레벨(비액티브)로 되어, 이 SEL2의 반전 신호가 입력되는 N형 트랜지스터(NT24)가 온으로 된다. 이에 따라, 구동 트랜지스터(NT23)의 게이트 전극에 접속되는 XDQ2가 L 레벨로 되어, NT23이 오프로 된다. 따라서, 연산 증폭기(OP2)의 출력(Q2)의 전압 레벨은, 전류원(IS22)에 의해 VDD 측으로 인장되어, H 레벨로 설정된다. 즉, 연산 증폭기(OP2)가 비동작 상태가 되는 기간 T1에 있어서, OP2의 출력(Q2)의 전압 레벨이 부정이 되는 사태를 방지할 수 있다.
또한, 대향 전극(VCOM)이 VC2로 되는 기간 T2에서는, SEL2가 H 레벨(액티브)로 되어, 도 18의 트랜스퍼·게이트 TG2가 온으로 된다. 따라서, 연산 증폭기(OP2)가 선택되어, 그 출력(Q2)이 데이터선(S)으로 접속되게 된다.
한편, 이 기간 T2에 있어서는, SEL1이 L 레벨(비액티브)로 되어, 이 SEL1가 입력되는 P형 트랜지스터(PT14)가 온으로 된다. 이에 따라, 구동 트랜지스터(PT13)의 게이트 전극에 접속되는 XDQ1가 H 레벨이 되어, PT13이 오프로 된다. 따라서, 연산 증폭기(OP1)의 출력(Q1)의 전압 레벨은, 전류원(IS12)에 의해VSS 측으로 인장되어, L 레벨로 설정된다. 즉, 연산 증폭기(OP1)가 비동작 상태가 되는 기간 T2에 있어서, OP1의 출력(Q1)의 전압 레벨이 부정이 되는 사태를 방지할 수 있다.
이상과 같이 본 실시예에서는, 연산 증폭기(OP2)가 선택되어, OP2가 데이터선(S)을 구동하기 전의 기간에 있어서는, 도 20의 E1에 도시한 바와 같이, OP2가 포함하는 구동 트랜지스터(NT23)의 게이트 전극이 L 레벨로 되고, NT23이 오프로 된다. 이 때에 전류원(IS22)은 상시 온으로 되어 있기 때문에, 연산 증폭기(OP2)의 출력(Q2)의 전압 레벨은 VDD 측으로 변화되어 H 레벨로 된다.
따라서, 그 후에, 도 20의 E2에 도시한 바와 같이 연산 증폭기(OP2)의 선택 때문에 트랜스퍼·게이트(TG2)가 온으로 된 경우에도, 전하 재분배의 악영향을 최소한으로 억제할 수 있다.
즉 본 실시예에서는, 연산 증폭기(OP2)에 의한 데이터선 구동 전에, 도 20의 E3에 도시한 바와 같이 데이터선(S)(연산 증폭 회로의 출력)이 하이 임피던스 상태로 설정된다. 그리고, 이 상태로 VCOM을 VC1로부터 VC2로 변화시킴으로써 도 17의 B3에서 설명한 바와 같이 데이터선(S)의 전압 레벨이 상승한다.
그런데, 그 후에 도 18의 트랜스퍼·게이트(TG2)가 온으로 되었을 때에, 연산 증폭기(OP2)의 출력(Q2)이 L 레벨로 되어 있으면, 도 17의 B3에 도시한 바와 같이 상승한 데이터선(S)의 전압 레벨이, 전하의 재분배에 의해 저하하여 버린다. 이에 따라, 그 후의 연산 증폭기(OP2)에 의한 데이터선 구동이 방해되는 사태가 생긴다.
본 실시예에 의하면, 연산 증폭기(OP2)에 의한 데이터선 구동 전의 기간에 있어서, 도 20의 E1에 도시한 바와 같이 OP2의 구동 트랜지스터(NT23)가 오프로 되고, OP2의 출력(Q2)이 H 레벨로 되기 때문에, 전하 재분배에 의한 악영향을 최소한으로 억제할 수 있고, 상기와 같은 사태를 방지할 수 있다.
마찬가지로 본 실시예에서는, 연산 증폭기(OP1)가 선택되어, OP1이 데이터선(S)을 구동하기 전의 기간에 있어서는, 도 20의 E11에 도시한 바와 같이, OP1이 포함하는 구동 트랜지스터(PT13)의 게이트 전극이 H 레벨로 되어, PT13이 off로 된다. 이 때에 전류원(IS12)은 상시 온으로 되어 있기 때문에, 연산 증폭기(OP1)의 출력(Q1)의 전압 레벨은 VSS 측으로 변화되어, L 레벨로 된다.
따라서, 그 후에, 도 20의 E12에 도시한 바와 같이 연산 증폭기(OP1)의 선택 때문에 트랜스퍼·게이트(TG1)가 온으로 된 경우에도, 전하 재분배의 악영향을 최소한으로 억제할 수 있다.
즉 본 실시예에서는, 연산 증폭기(OP1)에 의한 데이터선(S)의 구동 전에, 도 20의 E13에 도시한 바와 같이 데이터선(S)이 하이 임피던스 상태로 설정된다. 그리고, 이 상태로 VCOM을 VC2로부터 VC1으로 변화시킴으로써 도 17의 B13에서 설명한 바와 같이 데이터선(S)의 전압 레벨이 저하한다.
그런데, 그 후에 도 18의 트랜스퍼·게이트(TG1)가 온으로 되었을 때에, 연산 증폭기(OP1)의 출력(Q1)이 H 레벨로 되어 있으면, 도 17의 B 13에 도시한 바와 같이 저하한 데이터선(S)의 전압 레벨이, 전하의 재분배에 의해 상승하여 버린다. 이에 따라, 그 후의 연산 증폭기(OP1)에 의한 데이터선 구동이 방해되는 사태가 생긴다.
본 실시예에 의하면, 연산 증폭기(OP1)에 의한 데이터선 구동 전의 기간에 있어서, 도 20의 E11에 도시한 바와 같이 OP1의 구동 트랜지스터(PT13)가 오프로 되고, OP1의 출력(Q1)이 L 레벨로 되기 때문에, 전하 재분배에 의한 악영향을 최소한으로 억제할 수 있으며, 상기와 같은 사태를 방지할 수 있다.
5. 클램프 회로
그런데, 본 실시예에서는 액정 장치의 더한 저소비 전력화를 꾀하기 위해서, 도 21a에 도시한 바와 같이, 연산 증폭 회로의 출력(Q)의 하이 임피던스 제어를 하는 동시에, 이 출력(Q)에 클램프 회로(80)를 마련하고 있다. 이 클램프 회로(80)에 의해, 연산 증폭 회로의 출력(Q)(데이터선(S))은, 연산 증폭 회로의 전원(VDD, VSS) 사이의 전압 범위와 동일 또는 넓은 범위의 전압 범위에 클램프되게 된다. 이에 따라, 잉여 전하를 전원(VDD 또는 VSS) 측으로 되돌릴 수 있고, 액정 장치의 저소비 전력화를 꾀할 수 있다.
도 21a에 도시한 바와 같이, 이 클램프 회로(80)는, VSS(제 2 전원)와 데이터선(S) 사이에 마련된 다이오드(DI1)(클램프소자)와, 데이터선(S)과 VDD(제 1 전원) 사이에 마련된 다이오드(DI2)를 포함한다. 여기에서, DI1은, VSS으로부터 데이터선(S)으로 향하는 방향을 순방향으로 하는 다이오드이며, DI2는, 데이터선(S)으로부터 VDD로 향하는 방향을 순방향으로 하는 다이오드이다.
도 21b에 VSS 측에 마련되는 다이오드(DI1)의 소자 구조의 예를 도시한다.도 21b에 도시한 바와 같이, 이 다이오드(DI1)는, 액티브 영역(p+)을 통하여 VSS에 접속되는 p 웰 영역(p-)을 양극측 전극으로 하고, 액티브 영역(n+)을 음극측 전극으로 하고 있다.
도 21c에 VDD 측에 마련되는 다이오드(DI2)의 소자 구조의 예를 도시한다. 도 21c에 도시한 바와 같이, 이 다이오드(DI2)는, 액티브영역(p+)을 양극측 전극으로 하고, 액티브 영역(n+)을 통하여 VDD에 접속되는 n 웰 영역(n-)을 음극측 전극으로 하고 있다.
이들 다이오드(DI1, DI2)는, 연산 증폭 회로의 보호 회로로서도 사용된다. 보다 구체적으로는, 이들 다이오드(DI1, DI2)는, 연산 증폭 회로(구동 회로)가 형성되는 반도체 디바이스(반도체칩)의 I/O회로(I/O패드)에 포함할 수 있다.
또, 다이오드를 VDD측, VSS 측의 양쪽에 마련하지 않고, 한쪽 측에만 마련할 수도 있다. 또한, 연산 증폭 회로의 출력 트랜지스터(예컨대 도 18의 TG1, TG2)를, 다이오드(DI1, DI2)(클램프 회로)로서 이용하도록 할 수도 있다.
다음에, 도 21a와 같은 클램프 회로(80)를 마련하는 것에 의한 저소비 전력화 방법의 원리에 관해서 설명한다. 또 , 이하에서는 설명을 간소화하기 위해서, VSS, VDD가 0V, 5V 이고, VCOM의 VC1, VC2도 0V, 5V라고 가정하여 설명을 한다.
예컨대, 도 22a의 F1에 도시한 바와 같이, VCOM이 0V인 때의 데이터선(S)의 기록 전압 VS(계조 전압)이 3V였다고 가정한다. 그리고, 이 상태로, 도 22a의 F1, F2에 도시한 바와 같이, VCOM이 0V(VC1)로부터 5V(VC2)로 변화되었다고 가정한다. 이 때, 본 실시예에서는, 연산 증폭 회로의 출력이 하이 임피던스 상태로 설정되어있기 때문에(도 10 내지 도 11b 참조), VCOM과 데이터선(S) 사이의 기생용량(CPA)에 의해(도 16 참조), 데이터선(S)은 3V(VS)로부터 VS+VC2=8V로 변화할 것이다.
그런데 본 실시예에서는, 도 21a에 도시한 바와 같이 연산 증폭 회로의 출력에 클램프 회로(80)가 마련되어 있다. 따라서, 데이터선(S)이 8V로 변화하려고 해도, 이 8V의 전압은 클램프 회로(80)에 의해 클램프되어, VDD+0.6V=5.6V가 된다. 여기서 0.6 V는 다이오드의 PN 접합의 순방향 전압이다.
그리고, 이와 같이 8V의 전압이 클램프되어 5.6V로 되면, EQ1=(8V-5.6V)×CPA의 전하가 전원(VDD) 측으로 되돌려지고, 구동 회로가 포함하는 연산 증폭 회로 등의 동작에 재이용된다. 즉, 표시 패널의 VC0M을 변화시키는 데 사용된 에너지가 버려지지 않고 전원으로 되돌려지고, 재이용되도록 되기 때문에, 저소비 전력화를 꾀할 수 있다.
그리고, 데이터선(S)(연산 증폭 회로의 출력(Q))의 전압 레벨이, 8V에서 5.6V로 저하했다고 해도, 계조 전압(0 내지 5V)보다는 충분히 높다. 따라서, 도 17의 B3, B5, B13, B15에서 설명한 본 실시예의 데이터선 구동 방법이 방해로도 되지 않는다.
다음에, 도 22a의 F3에 도시한 바와 같이 VCOM이 5V의 상태에서, 2V의 기록 전압 VS(계조 전압)이 데이터선(S)에 기록되었다고 한다. 그리고, 도 22a의 F3, F4에 도시한 바와 같이, VCOM이 5V(VC2)로부터 0V(VC1)로 변화되었다고 한다. 이 때, 본 실시예에서는, 연산 증폭 회로의 출력이 하이 임피던스 상태로 설정되어 있기 때문에, VC0M과 데이터선(S) 사이의 기생용량(CPA)에 의해, 데이터선(S)은 2V에서 -3V로 변화될 것이다.
그런데 본 실시예에서는, 도 21a에 도시한 바와 같이 연산 증폭 회로의 출력에 클램프 회로(80)가 마련되어 있다. 따라서, 데이터선(S)이 -3V로 변화되려고 해도, 이 -3V의 전압은 클램프 회로(80)에 의해 클램프되어, VSS-0.6V=-0.6V가 된다.
그리고, 이와 같이 -3V의 전압이 클램프되어 -0.6V가 되면, EQ2={-0.6-(-3 V)}×CPA의 전하가 전원 VSS 측으로 되돌려지며, 재이용되기 때문에, 저소비 전력화를 꾀할 수 있게 된다.
이상과 같이 본 실시예에서는, 기생용량(CPA)에 의해 데이터선(S)의 전압 레벨이 변화되도록, VC0M의 전환시에 연산 증폭 회로의 출력을 하이 임피던스 상태로 설정하고 있다. 그리고 도 22b에 도시한 바와 같이, 연산 증폭 회로의 전원 VDD, VSS 사이의 전압 범위(5V 내지 0V)와 동일 또는 넓은 범위의 전압범위(5.6 V 내지-0.6 V)에, 연산 증폭 회로의 출력을 클램프하고 있다. 따라서, 이 클램프에 의해 잉여로 된 전하 EQ1=2.4V×CPA, EQ2=2.4V CPA가 전원 VDD, VSS로 되돌려지고, 액정 장치의 저소비 전력화를 꾀할 수 있다.
그런데, 클램프시에 전하를 되돌아가기 쉽게 하기 위해서는, 연산 증폭 회로의 전원과 클램프 회로의 전원을 다르게 한 것이 바람직하다.
보다 구체적으로는, 도 22c의 F5에 도시한 바와 같이, 연산 증폭 회로의 전원을 VDD, VSS(제 1, 제 2 전원)으로 하고, 클램프 회로의 전원을 VDD', VSS'(제 3, 제 4의 전원)으로 한 경우에, VDD-VSS>VDD'-VSS'가 되도록 한다. 즉, 클램프회로의 전원 VDD', VSS'의 전압범위를, 연산 증폭 회로의 전원 VDD, VSS의 전압범위보다도 좁게 한다. 예컨대 VDD, VSS의 전압범위가 5V 내지 0V의 경우에는, VDD', VSS'의 전압범위를 4.4V 내지 0.6V로 한다.
이와 같이 하면 도 22c의 F6에 도시한 바와 같이, 도 22b에 비하여, 보다 많은 전하를 전원측으로 되돌릴 수 있게 된다. 예컨대 도 22b에서는 EQ1=EQ2=2.4V×CPA의 전하가 되돌아가는 데 대하여, 도 22c에서는, EQ1= EQ2=3.0V×CPA의 전하가 전원측으로 되돌아간다. 따라서, 보다 많은 전하가 전원측으로 되돌려지게 되어, 액정 장치의 저소비 전력화를 실현할 수 있다.
또, 클램프 회로의 전원 VDD', VSS'은, 도 1의 전원 회로(42)의 전압 생성 기능(계조 전압의 생성 기능)을 이용하여 생성할 수 있다.
또한, 다이오드의 순방향 전압을 VBD로 한 경우에, VDD'≥VDD-VBD, VSS'≤ VSS+VBD의 관계가 성립하는 것이 바람직하다. 예컨대, VDD가 5V, VSS가 0V의 경우에는, VDD'>4.4V, VSS'<0.6V로 한다.
이와 같이하면, 연산 증폭 회로에 의한 데이터선 구동의 때에, 연산 증폭 회로의 구동 전류가 클램프 회로의 전원 VDD'이나 VSS'에 유입되어 버리는 사태를 방지할 수 있다. 이에 따라, 연산 증폭 회로가 적정한 데이터선 구동을 실현할 수 있다.
또, VC0M의 전환시에 연산 증폭 회로의 출력을 하이 임피던스 상태로 설정하는 동시에 연산 증폭 회로의 출력에 클램프 회로를 마련하는 저소비 전력화 방법은, 도 6에 도시한 AB 급의 연산 증폭 회로에도 유효하다. 즉, 이러한 AB 급의 연산 증폭 회로에서도, 잉여전하를 전원측으로 되돌림으로써 그 되돌린 전하분 만큼 소비전력을 절약할 수 있다.
6. 가상 주사 기간
그런데, 도 4에서 설명한 주사 (게이트) 라인 반전 구동에서는, 도 23에 도시한 바와 같이, 액정소자의 인가 전압의 극성을, 주사 기간(주사선)마다 극성 반전하는 동시에, 프레임마다 극성 반전한다. 이와 같이 하는 것으로, 액정소자에 직류 전압이 장시간 인가되는 사태가 방지되고, 액정소자의 열화를 방지할 수 있다.
그리고, 이러한 주사 라인 반전 구동에 있어서, 주사선의 개수 M이 짝수(예컨대 228 개)인 경우에는, 도 23의 J1및 J2, J3 및 J4에 도시한 바와 같이, 최종의 제 M의 주사 기간에서의 인가 전압 극성과, 다음 프레임의 최초의 제 1의 주사 기간에서의 인가 전압 극성이 같게 되어 버린다. 예컨대 도 23의 J1, J2에서는 이들 극성이 함께 음극성으로 되고, J3, J4에서는 함께 양극성으로 된다.
따라서, 주사선의 개수 M이 짝수인 표시 패널을, 도 17에 도시한 본 실시예의 구동 방법으로 구동하면, 다음과 같은 문제가 생기는 것이 밝혀졌다.
예컨대 도 24의 제 M-1의 주사 기간(제 M-1의 주사선이 선택되는 기간)은, VC0M이 VC1로 되어 있고, VC1은 계조 전압보다도 낮기 때문에, 액정소자의 인가 전압이 양극성의 기간 T1로 된다. 또한, 최종의 제 M의 주사 기간(제 M의 주사선이 선택되는 기간)은, VCOM이 VC2로 되어 있고, VC2는 계조 전압보다도 높기 때문에,액정소자의 인가 전압이 음극성의 기간 T2로 된다. 또한, 다음 프레임의 최초의 제 1 주사 기간(제 1 주사선이 선택되는 기간)은, VC0M이 VC1로 되어 있기 때문에, 액정소자의 인가 전압이 음극성의 기간 T2로 된다.
즉 도 24에서는, 제 M의 주사 기간과 다음 프레임의 제 1 주사 기간은, 함께 음극성의 기간 T2로 되어 있고, 제 M의 주사 기간으로부터 다음 제 1 주사 기간으로 전환되더라도, K1에 도시한 바와 같이 VCOM은 VC2로 남아있어, 극성 반전되지 않는다. 또한, 제 M의 주사 기간이라도 제 1의 주사 기간에서도, 데이터선은 N형의 연산 증폭기(OP2)로 구동되게 된다.
이와 같이 도 24의 K1에서는, VCOM 자체가 극성 반전되지 않기 때문에, K2에 도시한 바와 같이 연산 증폭 회로의 출력이 하이 임피던스 상태라도, 데이터선(S)의 전압 레벨은 변화하지 않게 된다. 즉, 도 17의 B11에서는 VCOM이 극성 반전됨 으로써 B13에 도시한 바와 같이 데이터선의 전압 레벨이 VSS 측으로 변화되었지만, 도 24의 K1의 경우에는 데이터선의 전압 레벨은 변화하지 않는다.
따라서, 그 후의 제 1의 주사 기간에 있어서는, 데이터선의 전압 레벨을 변화시키는 방향이 계조 레벨에 의존하여 버리며(도 5의 A1 내지 A4 참조), 하나의 방향으로 특정할 수 없다. 이 때문에, 이 제 1의 주사 기간에 있어서, 도 24의 K3에 도시한 바와 같이 N형의 연산 증폭기(OP2)로 데이터선을 구동하면, 계조 레벨에 따른 전압 레벨로 설정할 때까지 장시간이 필요하여 버리는 사태가 생긴다. 즉, 데이터선의 전압 레벨을 변화시키는 방향이 VDD 측인 경우에는, 전류 공급 능력이 낮은 도 9의 전류원(IS22)에서 데이터선을 구동해야 하기 때문이다.
그래서 본 실시예에서는, 제 M의 주사 기간과 제 1의 주사 기간 사이에, 가상(더미)주사 기간을 삽입하는 방법을 채용하고 있다.
보다 구체적으로는, 우선 전제로서, 도 23에 도시한 주사 라인 반전 구동(해당 주사 기간에서의 VC0M의 전압 레벨을, 앞의 주사 기간과는 다른 전압 레벨에 설정하는 반전 구동)에 의해 표시 패널(전기 광학 장치)을 구동한다.
그리고 도 25의 L1에 도시한 바와 같이, 제 M(M은 짝수)의 주사 기간에 있어서는, VCOM을 VC2(광의로는, VC1, VC2의 어느 한쪽의 전압 레벨)에 설정하여 구동을 한다.
다음에 도 25의 L2에 도시한 바와 같이, 제 M의 주사 기간의 다음에 가상(더미) 주사 기간을 마련하고, 이 가상주사 기간에서는, VC0M을 VC1(광의로는, 상기 한쪽과는 다른 다른쪽의 전압 레벨)로 설정하여 구동을 한다. 즉 VC0M을 극성 반전한다.
다음에 도 25의 L3에 도시한 바와 같이, 가상 주사 기간의 다음 제 1의 주사 기간에 있어서는, VCOM을 VC2(광의에는, 상기 한쪽의 전압 레벨)로 설정하여 구동을 한다.
또한, 이러한 VCOM의 전압 레벨의 전환에 응하여, 도 25의 L4, L5, L6에 도시한 바와 같이, 연산 증폭기도 OP1(P형)부터 OP2(N형), OP2로부터 OP1, OP1로부터 OP2와 같이 순차 전환한다. 즉 앞의 주사 기간과는 다른 연산 증폭기를 이용하여, 해당 주사 기간에서의 구동을 한다.
또한, VC0M의 전압 레벨의 바꿔침의 때에, 연산 증폭 회로의 출력(데이터선)을 하이 임피던스 상태로 설정한다.
이와 같이하면, 도 24에서는, K1로 VCOM이 극성 반전하지 않은 데 대하여, 도 25에서는, L1, L2, L3에 도시한 바와 같이 VCOM이 항상 극성 반전하게 된다. 따라서, 도 17의 B3, B13에 도시한 바와 같이, 기생용량(CPA)을 적극 이용하여 데이터선의 전압 레벨을 구동전에 변화시킬 수 있게 된다. 이 결과, 도 17의 B5, B15에 도시한 바와 같이, 계조 레벨에 의존하지 않고서, 전압 레벨의 변화 방향이 하나의 방향으로 특정되게 되고, 소비전력이 적은 A 급의 연산 증폭기(OP1, OP2)를 사용할 수 있도록 된다. 이 결과, 액정 장치의 저소비 전력화를 꾀할 수 있다.
또 도 25의 가상주사 기간에 있어서는, 그 기간의 극성에 따른 연산 증폭기로 데이터선을 구동하게 된다. 예컨대 도 25의 L2에서는, 양극성의 기간 T1이기 때문에, VDD 측으로 전압 레벨을 변화시키는 능력이 높은 P형의 연산 증폭기(OP1)로 데이터선을 구동한다. 반대로, 가상주사 기간이 음극성의 기간 T2인 경우에는, VSS 측으로 전압 레벨을 변화시키는 능력이 높은 N형의 연산 증폭기(OP2)로 데이터선을 구동하게 된다.
또한, 가상주사 기간에 있어서는, 도 1의 주사선 구동 회로(30)는, 주사선 G1 내지 GM의 구동은 하지 않고, 가상적인 주사선을 가상구동하게 된다.
보다 구체적으로는, 예컨대 주사선의 개수 M이 228 개인 경우에는, 도 1의 제어기(40)가, 도 3의 인에이블 입출력 신호(EIO)를, 228 주사 기간마다가 아니라, 229 주사 기간마다 시프트 레지스터(32)에 입력한다. 이와 같이 하면, 제 M의 주사 기간의 다음 가상 주사 기간에 있어서는, 시프트 레지스터(32)내에는 EIO가 존재하지 않게 되어, 실체적인 주사선의 구동은 행하여지지 않게 된다.
또, 도 25와 같이 가상주사 기간을 마련하는 방법은, 1프레임이 복수의 구동필드에 분할되어 있는 것 같은 구동 방법에도 적용가능하다.
또한 도 25의 방법은, 연산 증폭 회로의 출력에 부가적인 트랜지스터(예컨대 프리차지용 트랜지스터)를 마련하여, 구동 전에 데이터선의 전압 레벨을 변화시키는 구동 방법에도 적용가능하다.
또, 본 발명은 본 실시예에 한정되지 않고, 본 발명의 요지의 범위내에서 여러가지의 변형실시가 가능하다.
예컨대 본 실시예에서는, TFT을 이용한 액티브 매트릭스형 액정 장치에 본 발명을 적용한 경우에 관해서 설명했지만, 본 발명이 적용되는 액정 장치는 이것에 한정되지 않는다.
또한, 연산 증폭 회로의 구성도 본 실시예에서 설명한 구성에 한정되는 것이 아니다.
또한, 본 발명은, 액정 장치(LCD 패널)에 한하지 않고, 전자 발광(EL)장치, 유기 EL장치, 플라즈마 디스플레이 장치에도 적용가능하다.
또한, 본 발명은, 주사 라인 반전 구동에 한하지 않고, 다른 반전 구동 방식에도 적용가능하다.
또한, 본 발명중 종속 청구항에 관한 발명에 있어서는, 종속 앞의 청구항의 구성요건의 일부를 생략하는 구성으로 할 수 있다. 또한, 본 발명의 하나의 독립 청구항에 관한 발명의 요부를, 다른 독립 청구항에 종속시킬 수도 있다.
본 발명에 따르면, 간소한 회로 구성으로 전기 광학 장치의 저소비 전력화를 실현할 수 있는 연산 증폭 회로, 이것을 사용하는 구동 회로 및 구동 방법을 제공할 수 있다.

Claims (20)

  1. 복수의 주사선과 복수의 데이터선과 주사선 및 데이터선에 의해 특정되는 화소 전극을 갖는 전기광학 장치의 각 데이터선을 구동하기 위한 연산 증폭 회로에 있어서,
    화소 전극과 전기광학물질을 사이에 두고 대향하는 대향 전극의 전압 레벨이 제 1 전압 레벨로 되는 제 1 기간과, 대향 전극의 전압 레벨이 제 2 전압 레벨로 되는 제 2 기간의 전환시의 소정의 기간에 있어서, 연산 증폭 회로의 출력이 하이 임피던스 상태로 설정되는 것을 특징으로 하는 연산 증폭 회로.
  2. 제 1 항에 있어서,
    대향 전극의 전압 레벨이 제 1 전압 레벨로 되는 제 1 기간에 있어서, 데이터선을 구동하는 제 1 연산 증폭기와,
    대향 전극의 전압 레벨이 제 2 전압 레벨로 되는 제 2 기간에 있어서, 데이터선을 구동하는 제 2 연산 증폭기를 포함하는 것을 특징으로 하는 연산 증폭 회로.
  3. 제 2 항에 있어서,
    상기 제 1 연산 증폭기가,
    차동부와,
    상기 차동부의 출력에 근거하여 게이트 전극이 제어되는 제 1 도전형의 제 1 구동 트랜지스터를 갖는 출력부를 포함하고,
    상기 제 2 연산 증폭기가,
    차동부와,
    상기 차동부의 출력에 근거하여 게이트 전극이 제어되는 제 2 도전형의 제 2 구동 트랜지스터를 갖는 출력부를 포함하는 것을 특징으로 하는 연산 증폭 회로.
  4. 제 1 항에 있어서,
    대향 전극의 전압 레벨이 제 1 전원측의 제 2 전압 레벨로부터 제 2 전원측의 제 1 전압 레벨로 변화될 때의 소정의 기간에 있어서, 연산 증폭 회로의 출력이 하이 임피던스 상태로 설정됨으로써 대향 전극과 데이터선 사이의 기생 용량에 의한 용량 결합에 의해, 연산 증폭 회로의 출력에 접속되는 데이터선의 전압 레벨이 제 2 전원측으로 변화되고,
    대향 전극의 전압 레벨이 제 2 전원측의 제 1 전압 레벨로부터 제 1 전원측의 제 2 전압 레벨로 변화될 때의 소정의 기간에 있어서, 연산 증폭 회로의 출력이 하이 임피던스 상태로 설정됨으로써 대향 전극과 데이터선 사이의 기생 용량에 의한 용량 결합에 의해, 연산 증폭 회로의 출력에 접속되는 데이터선의 전압 레벨이제 1 전원측으로 변화되는 것을 특징으로 하는 연산 증폭 회로.
  5. 제 4 항에 있어서,
    제 2 전원측으로 변화된 데이터선의 전압 레벨을 제 1 전원측으로 변화시켜, 계조 레벨에 대응한 전압 레벨로 설정하는 제 1 연산 증폭기와,
    제 1 전원측으로 변화된 데이터선의 전압 레벨을 제 2 전원측으로 변화시켜, 계조 레벨에 대응한 전압 레벨로 설정하는 제 2 연산 증폭기를 포함하는 것을 특징으로 하는 연산 증폭 회로.
  6. 제 1 항에 있어서,
    연산 증폭 회로의 출력을, 연산 증폭 회로의 제 1, 제 2 전원 사이의 전압범위와 동일 또는 넓은 범위의 전압범위로 클램프하는 클램프 회로를 포함하는 것을 특징으로 하는 연산 증폭 회로.
  7. 제 2 항에 있어서,
    연산 증폭 회로의 출력을, 연산 증폭 회로의 제 1, 제 2 전원 사이의 전압범위와 동일 또는 넓은 범위의 전압범위로 클램프하는 클램프 회로를 포함하는 것을 특징으로 하는 연산 증폭 회로.
  8. 제 3 항에 있어서,
    연산 증폭 회로의 출력을, 연산 증폭 회로의 제 1, 제 2 전원 사이의 전압범위와 동일 또는 넓은 범위의 전압범위로 클램프하는 클램프 회로를 포함하는 것을 특징으로 하는 연산 증폭 회로.
  9. 제 4 항에 있어서,
    연산 증폭 회로의 출력을, 연산 증폭 회로의 제 1, 제 2 전원 사이의 전압범위와 동일 또는 넓은 범위의 전압범위로 클램프하는 클램프 회로를 포함하는 것을 특징으로 하는 연산 증폭 회로.
  10. 제 5 항에 있어서,
    연산 증폭 회로의 출력을, 연산 증폭 회로의 제 1, 제 2 전원 사이의 전압범위와 동일 또는 넓은 범위의 전압범위로 클램프하는 클램프 회로를 포함하는 것을 특징으로 하는 연산 증폭 회로.
  11. 제 6 항에 있어서,
    상기 클램프 회로의 전원이, 연산 증폭 회로의 제 1, 제 2 전원보다도 전압범위가 좁은 제 3, 제 4 전원으로 설정되는 것을 특징으로 하는 연산 증폭 회로.
  12. 제 7 항에 있어서,
    상기 클램프 회로의 전원이, 연산 증폭 회로의 제 1, 제 2 전원보다도 전압범위가 좁은 제 3, 제 4 전원으로 설정되는 것을 특징으로 하는 연산 증폭 회로.
  13. 제 8 항에 있어서,
    상기 클램프 회로의 전원이, 연산 증폭 회로의 제 1, 제 2 전원보다도 전압범위가 좁은 제 3, 제 4 전원으로 설정되는 것을 특징으로 하는 연산 증폭 회로.
  14. 제 9 항에 있어서,
    상기 클램프 회로의 전원이, 연산 증폭 회로의 제 1, 제 2 전원보다도 전압범위가 좁은 제 3, 제 4 전원으로 설정되는 것을 특징으로 하는 연산 증폭 회로.
  15. 제 10 항에 있어서,
    상기 클램프 회로의 전원이, 연산 증폭 회로의 제 1, 제 2 전원보다도 전압범위가 좁은 제 3, 제 4 전원으로 설정되는 것을 특징으로 하는 연산 증폭 회로.
  16. 복수의 주사선과 복수의 데이터선과 주사선 및 데이터선에 의해 특정되는 화소 전극을 갖는 전기광학 장치를 구동하기 위한 구동 회로에 있어서,
    각 데이터선마다 마련된 청구항 1 내지 15중 어느 한 항의 연산 증폭 회로와,
    각 데이터선마다 마련되어, 상기 연산 증폭 회로에 의해 임피던스 변환되는 데이터 전압을 생성하는 데이터 전압 생성 회로를 포함하는 것을 특징으로 하는 구동 회로.
  17. 복수의 주사선과 복수의 데이터선과 주사선 및 데이터선에 의해 특정되는 화소 전극을 갖는 전기광학 장치를 구동하기 위한 구동 방법에 있어서,
    화소 전극과 전기광학물질을 사이에 두고 대향하는 대향 전극의 전압 레벨이 제 1 전압 레벨로 되는 제 1 기간과, 대향 전극의 전압 레벨이 제 2 전압 레벨로 되는 제 2 기간의 전환시의 소정의 기간에 있어서, 데이터선을 하이 임피던스 상태로 설정하는 것을 특징으로 하는 구동 방법.
  18. 제 17 항에 있어서,
    대향 전극의 전압 레벨이 제 1 전원측의 제 2 전압 레벨로부터 제 2 전원측의 제 1 전압 레벨로 변화될 때의 소정의 기간에 있어서, 데이터선을 하이 임피던스 상태로 설정함으로써, 대향 전극과 데이터선 사이의 기생 용량에 의한 용량 결합에 의해, 데이터선의 전압 레벨을 제 2 전원측으로 변화시키고,
    대향 전극의 전압 레벨이 제 2 전원측의 제 1 전압 레벨로부터 제 1 전원측의 제 2 전압 레벨로 변화될 때의 소정의 기간에 있어서, 데이터선을 하이 임피던스 상태로 설정함으로써, 대향 전극과 데이터선 사이의 기생 용량에 의한 용량 결합에 의해, 데이터선의 전압 레벨을 제 1 전원측으로 변화시키는 것을 특징으로 하는 구동 방법.
  19. 제 18 항에 있어서,
    제 2 전원측으로 변화된 데이터선의 전압 레벨을 제 1 전원측으로 변화시켜, 계조 레벨에 대응한 전압 레벨로 설정하고,
    제 1 전원측으로 변화된 데이터선의 전압 레벨을 제 2 전원측으로 변화시켜, 계조 레벨에 대응한 전압 레벨로 설정하는 것을 특징으로 하는 구동 방법.
  20. 제 17 항 내지 19 항중 어느 한 항에 있어,
    데이터선의 전압 레벨을, 제 1, 제 2 전원 사이의 전압범위와 동일 또는 넓은 범위의 전압범위로 클램프하는 것을 특징으로 하는 구동 방법.
KR10-2002-0031277A 2001-06-04 2002-06-04 연산 증폭 회로, 구동 회로, 및 구동 방법 KR100523884B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001168519A JP3820918B2 (ja) 2001-06-04 2001-06-04 演算増幅回路、駆動回路、及び駆動方法
JPJP-P-2001-00168519 2001-06-04

Publications (2)

Publication Number Publication Date
KR20020092825A true KR20020092825A (ko) 2002-12-12
KR100523884B1 KR100523884B1 (ko) 2005-10-26

Family

ID=19010737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0031277A KR100523884B1 (ko) 2001-06-04 2002-06-04 연산 증폭 회로, 구동 회로, 및 구동 방법

Country Status (7)

Country Link
US (1) US7006070B2 (ko)
EP (1) EP1265216B1 (ko)
JP (1) JP3820918B2 (ko)
KR (1) KR100523884B1 (ko)
CN (1) CN1183405C (ko)
DE (1) DE60218781T2 (ko)
TW (1) TWI231468B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791354B2 (ja) 2001-06-04 2006-06-28 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
JP3871659B2 (ja) * 2003-06-25 2007-01-24 ローム株式会社 電源回路
KR100767583B1 (ko) * 2003-12-29 2007-10-17 엘지.필립스 엘시디 주식회사 액정표시장치 구동회로
JP4049140B2 (ja) * 2004-09-03 2008-02-20 セイコーエプソン株式会社 インピーダンス変換回路、駆動回路及び制御方法
CN100389449C (zh) * 2005-02-18 2008-05-21 奇景光电股份有限公司 源极驱动器及其驱动方法
JP4419897B2 (ja) * 2005-03-30 2010-02-24 エプソンイメージングデバイス株式会社 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP4887657B2 (ja) * 2005-04-27 2012-02-29 日本電気株式会社 アクティブマトリクス型表示装置及びその駆動方法
JP4840908B2 (ja) * 2005-12-07 2011-12-21 ルネサスエレクトロニクス株式会社 表示装置駆動回路
KR100806122B1 (ko) 2006-05-02 2008-02-22 삼성전자주식회사 소스 구동회로, 데이터 라인 구동 방법 및 액정 표시 장치
KR101361083B1 (ko) * 2006-10-23 2014-02-13 삼성디스플레이 주식회사 데이터 구동 장치와 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법
TWI345093B (en) * 2006-11-10 2011-07-11 Chimei Innolux Corp Method of manufacturing liquid crystal display
EP2124221A4 (en) * 2007-03-16 2011-02-16 Sharp Kk LIQUID CRYSTAL DISPLAY APPARATUS, AND CONTROL METHOD
JP4943505B2 (ja) * 2007-04-26 2012-05-30 シャープ株式会社 液晶表示装置
CN101329484B (zh) * 2007-06-22 2010-10-13 群康科技(深圳)有限公司 液晶显示装置之驱动电路及其驱动方法
CN101471048B (zh) * 2007-12-27 2011-04-20 比亚迪股份有限公司 一种tft-lcd驱动电路及液晶显示装置
CN101960509B (zh) * 2008-07-04 2015-04-15 松下电器产业株式会社 显示装置及其控制方法
JP5266084B2 (ja) * 2009-02-17 2013-08-21 ルネサスエレクトロニクス株式会社 過電流保護回路
JP4883113B2 (ja) * 2009-03-06 2012-02-22 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
JP5775357B2 (ja) * 2010-05-21 2015-09-09 株式会社半導体エネルギー研究所 液晶表示装置
JP5679172B2 (ja) 2010-10-29 2015-03-04 株式会社ジャパンディスプレイ 液晶表示装置
US8878608B2 (en) * 2011-11-03 2014-11-04 Mediatek Inc. Comparator and amplifier
KR102052644B1 (ko) * 2013-05-27 2020-01-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI508049B (zh) * 2013-07-29 2015-11-11 Himax Tech Ltd 源極驅動器
CN107507588A (zh) * 2017-08-28 2017-12-22 惠科股份有限公司 显示面板的驱动电路及驱动方法
US10878738B1 (en) 2019-07-30 2020-12-29 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display product and drive chip for driving display panel
CN110491344B (zh) * 2019-07-30 2020-11-06 武汉华星光电半导体显示技术有限公司 用于驱动显示面板的驱动芯片及显示产品
US11196397B2 (en) * 2019-12-31 2021-12-07 Novatek Microelectronics Corp. Current integrator for OLED panel
KR20220012546A (ko) * 2020-07-23 2022-02-04 주식회사 엘엑스세미콘 디스플레이 구동 장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898762A (en) 1985-07-10 1999-04-27 Ronald A. Katz Technology Licensing, L.P. Telephonic-interface statistical analysis system
JPS62218943A (ja) 1986-03-19 1987-09-26 Sharp Corp 液晶表示装置
US4866349A (en) 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
US5059921A (en) 1990-07-27 1991-10-22 Motorola Inc. Amplifier having two operating modes
JP2695981B2 (ja) * 1990-10-05 1998-01-14 株式会社東芝 液晶表示器駆動電源回路
JPH0523676A (ja) 1991-07-25 1993-02-02 Konica Corp 廃液の処理方法および装置
JP3088821B2 (ja) 1992-03-18 2000-09-18 沖電気工業株式会社 パワーオンリセット回路
JP2872511B2 (ja) * 1992-12-28 1999-03-17 シャープ株式会社 表示装置の共通電極駆動回路
US5361041A (en) * 1993-06-17 1994-11-01 Unitrode Corporation Push-pull amplifier
JP3329077B2 (ja) 1993-07-21 2002-09-30 セイコーエプソン株式会社 電源供給装置、液晶表示装置及び電源供給方法
JPH07281640A (ja) 1994-04-11 1995-10-27 Oki Electric Ind Co Ltd アクティブマトリクス型液晶ディスプレイの階調駆動方法及びアクティブマトリクス型液晶ディスプレイ
JPH07281639A (ja) 1994-04-11 1995-10-27 Oki Electric Ind Co Ltd アクティブマトリクス型液晶ディスプレイの階調駆動方法及びアクティブマトリクス型液晶ディスプレイ
US5528256A (en) * 1994-08-16 1996-06-18 Vivid Semiconductor, Inc. Power-saving circuit and method for driving liquid crystal display
DE69413235T2 (de) 1994-10-31 1999-01-28 St Microelectronics Srl In verschiedene Konfigurationen umschaltbarer Operationsverstärker
JP3322327B2 (ja) 1995-03-14 2002-09-09 シャープ株式会社 駆動回路
JPH08272339A (ja) * 1995-04-04 1996-10-18 Hitachi Ltd 液晶表示装置
JPH09230829A (ja) 1996-02-26 1997-09-05 Oki Electric Ind Co Ltd ソースドライバの出力回路
JP3435292B2 (ja) * 1996-08-29 2003-08-11 富士通株式会社 オペアンプ回路
US5850139A (en) * 1997-02-28 1998-12-15 Stmicroelectronics, Inc. Load pole stabilized voltage regulator circuit
KR100284024B1 (ko) 1997-07-29 2001-03-02 윤종용 저전압 씨모오스 연산 증폭기 회로 및 그것을 구비한 샘플 앤드 홀드 회로
JP3613940B2 (ja) * 1997-08-29 2005-01-26 ソニー株式会社 ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路
JP3228411B2 (ja) 1998-03-16 2001-11-12 日本電気株式会社 液晶表示装置の駆動回路
JP3622516B2 (ja) 1998-07-10 2005-02-23 カシオ計算機株式会社 液晶駆動装置
JP3914639B2 (ja) * 1998-07-13 2007-05-16 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP3317263B2 (ja) * 1999-02-16 2002-08-26 日本電気株式会社 表示装置の駆動回路
JP3527168B2 (ja) * 1999-06-02 2004-05-17 シャープ株式会社 液晶表示装置
JP2001004974A (ja) * 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 液晶駆動回路
JP2001125543A (ja) * 1999-10-27 2001-05-11 Nec Corp 液晶駆動回路
JP3791355B2 (ja) 2001-06-04 2006-06-28 セイコーエプソン株式会社 駆動回路、及び駆動方法
JP3791354B2 (ja) 2001-06-04 2006-06-28 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法

Also Published As

Publication number Publication date
CN1183405C (zh) 2005-01-05
KR100523884B1 (ko) 2005-10-26
US7006070B2 (en) 2006-02-28
DE60218781T2 (de) 2007-12-06
JP3820918B2 (ja) 2006-09-13
DE60218781D1 (de) 2007-04-26
TWI231468B (en) 2005-04-21
US20020180717A1 (en) 2002-12-05
EP1265216A3 (en) 2004-01-02
CN1389842A (zh) 2003-01-08
EP1265216A2 (en) 2002-12-11
JP2002366105A (ja) 2002-12-20
EP1265216B1 (en) 2007-03-14

Similar Documents

Publication Publication Date Title
KR100523883B1 (ko) 구동 회로, 및 구동 방법
KR100579154B1 (ko) 연산 증폭 회로, 구동 회로, 및 구동 방법
KR100523884B1 (ko) 연산 증폭 회로, 구동 회로, 및 구동 방법
JP3520418B2 (ja) 演算増幅回路、駆動回路及び演算増幅回路の制御方法
JP5045318B2 (ja) 駆動回路、電気光学装置及び電子機器
JP5332150B2 (ja) ソースドライバ、電気光学装置及び電子機器
US20070290979A1 (en) Source drive amplifier for flat panel display
US7573333B2 (en) Amplifier and driving circuit using the same
JP2013085080A (ja) 出力回路及びデータドライバ及び表示装置
US8558852B2 (en) Source driver, electro-optical device, and electronic instrument
JP2008249831A (ja) 液晶装置、液晶装置の駆動回路、液晶装置の駆動方法、および電子機器
JP4543964B2 (ja) コモン電圧生成回路、電源回路、表示ドライバ及び表示装置
JP3888350B2 (ja) 演算増幅器及びこれを用いた駆動回路
JP4858250B2 (ja) コモン電圧生成回路、電源回路、表示ドライバ及びコモン電圧生成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee