KR20020032390A - 부품 실장 방법 - Google Patents
부품 실장 방법 Download PDFInfo
- Publication number
- KR20020032390A KR20020032390A KR1020010065953A KR20010065953A KR20020032390A KR 20020032390 A KR20020032390 A KR 20020032390A KR 1020010065953 A KR1020010065953 A KR 1020010065953A KR 20010065953 A KR20010065953 A KR 20010065953A KR 20020032390 A KR20020032390 A KR 20020032390A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- component
- solder
- rows
- mounting
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49151—Assembling terminal to base by deforming or shaping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49174—Assembling terminal to elongated conductor
- Y10T29/49179—Assembling terminal to elongated conductor by metal fusion bonding
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
복수의 미소 사이즈의 칩형 부품을 병렬 배치로 땜납 접합에 의해 기판에 실장하는 부품 실장 방법에 있어서, 부품 배치에 대응하여 기판에 형성된 전극에 부품 단자를 접합하는 땜납 접합 과정에서의 용융 땜납의 셀프 얼라이먼트 효과를 감안하여, 허용되는 오프셋량을 각 전극마다 설정한다. 전극으로의 땜납 인쇄 및 부품 탑재를 동 오프셋량만큼 위치를 어긋나게 하여 행한다. 그 오프셋량은 용융 땜납의 셀프 얼라이먼트 효과에 의해 해소되고, 각 부품은 바른 위치에 고정된다. 이 실장 방법에 의해, 실장 동작시의 극간 조건을 완화하여 인쇄시나 탑재시의 문제 발생을 방지할 수 있다.
Description
본 발명은, 예를 들면 전자 부품을 기판에 실장하기 위한 부품 실장 방법에 관한 것이다. 특히, 미소 사이즈 부품의 고밀도 실장에서 실장 문제를 감소시킬 수 있는 실장 방법에 관한 것이다.
최근, 반도체 등의 전자 부품의 소형화나 기판으로의 실장 밀도의 고도화가 진행되고 있다. 예를 들면, 0.6mm×0.3mm정도의 미소 사이즈 부품을 0.1mm의 좁은 피치로 기판에 실장하기 위한 실장 패턴이 이미 실용화되어 있다. 이러한 좁은 피치의 실장 패턴을 실시한 기판에, 부품을 고밀도 실장하기 위해서는, 극히 높은 실장 위치 정밀도가 요구된다. 그리고, 그를 위해서는 기판에 형성되는 전극의 위치 정밀도를 높임과 동시에, 탑재시의 부품의 위치 맞춤 정밀도를 확보할 필요가 있다.
그러나, 상술한 바와 같은 미소 사이즈 부품의 좁은 피치 실장에서는, 전극의 위치 정밀도나 탑재시의 부품의 위치 맞춤 정밀도만으로는 필요한 실장 정밀도를 확보할 수 없다. 예를 들면, 부품이 흡착 노즐에 대해 약간 위치 어긋난 상태로 유지되어 있는 경우에는, 탑재시에 인접하는 기(旣) 탑재 부품과의 간섭이 발생하기 쉬워, 탑재 동작이 방해되는 경우가 있다. 또, 부품 탑재에 앞서 전극에 땜납을 인쇄할 때는, 인접 전극에 인쇄된 땜납끼리가 연결되어 브릿지를 형성하기 쉬워, 그대로 리플로가 행해지면 전극간의 단락이 발생하는 경우가 있다. 이렇게, 종래의 부품 실장 방법에서는, 미소 사이즈 부품의 좁은 피치 실장에 있어서 실장 문제를 발생시키기 쉽다는 문제점이 있었다.
본 발명은 상기 과제를 해결하는 것으로, 미소 사이즈 부품의 좁은 피치 실장에서도 실장 문제를 감소시킬 수 있는 부품 실장 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시예에 의해 부품이 실장되는 기판예의 평면도,
도 2A, 도 2B 및 도 3A - 도 3C는 본 발명의 제1 실시형태에서의 부품 실장 방법의 공정 설명도,
도 4는 본 발명의 제2 실시예에서의 부품 실장 방법의 설명도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
1 … 기판 2 … 전극
33, 34 … 전극군 4 … 땜납 페이스트
5 … 부품
본 발명의 부품 실장 방법은 다음과 같다.
본 발명은 기판에 부품을 탑재하여 땜납 접합하는 부품 실장 방법에 있어서,
(a) 기판에서의 부품의 고정 위치에 형성되고 부품의 단자가 접합되기 위한 전극 중 적어도 한 전극은, 그 전극의 중심 위치에 대해 소정의 오프셋량만큼 위치를 어긋나게 하여 땜납을 인쇄하는 공정과,
(b) 땜납 인쇄 후, 전극의 중심 위치에 대해 상기 오프셋량만큼 위치를 어긋나게 하여 부품을 탑재하는 공정과,
(c) 부품 탑재 후, 기판을 가열하여 땜납을 용융시켜, 부품을 전극의 중심위치 방향으로 이동시키는 공정과,
(d) 부품 이동 후, 땜납을 고화시켜, 고정 위치에서 단자를 전극에 고정하는 공정을 포함한다.
그리고, 상기 오프셋량은, 예를 들면 전극과 단자의 땜납 접합 과정에서의 용융 땜납의 셀프 얼라이먼트 효과를 감안하여, 상기 공정 (b)의 부품 탑재시에서의 단자의 위치와 전극의 중심 위치 사이에 허용되는 값으로 설정되고,
상기 공정 (c)에서의 이동은 그 셀프 얼라이먼트 효과에 의해 발생한다.
이 방법에 의하면, 전극에 땜납을 인쇄할 때나 부품을 기판 상에 탑재할 때, 소정의 오프셋량만큼 위치를 어긋나게 함으로써, 실장 동작시의 극간 조건을 완화하여 인쇄시나 탑재시의 문제 발생을 방지할 수 있다.
이하, 본 발명의 실시예에 대해 도면을 참조하면서 설명한다.
(제1 실시예)
본 발명의 부품 실장 방법은, 예를 들면 미소 사이즈의 칩형 전자 부품을 좁은 피치의 병렬 배치로 땜납 접합에 의해 기판에 실장하는 것이다.
도 1은 본 발명의 실시예에 의해 부품이 실장되는 기판예의 평면도이다.
도 1에서, 부품의 실장 대상인 기판(1)에는 부품의 고정 위치에 대응하여 다수의 전극(2)이 형성되어 있다. 각 전극(2)에는 실장되는 부품의 각 단자가 땜납 접합된다. 본 실시예에서는, 서로 대향하는 1쌍(2개)의 전극(2)에 1개의 칩형 부품(5)(도 3 참조)이 실장된다.
그 때문에, 기판(1)에 병렬 배치로 실장되는 복수의 부품(5)의 각각의 위치에 대응하여, 1쌍의 전극(2)이 좁은 피치의 병렬 배치로 형성되어 있다. 여기서, 기판(1) 상에는 3개의 부품을 인접하여 실장하기 위한 전극군(33)과, 4개의 부품을 인접하여 실장하기 위한 전극군(34)의 2가지 패턴으로 전극(2)이 배치되어 있다. 각 전극군에는 동일한 미소 사이즈의 부품(5)이 실장된다.
도 2A, 도 2B 및 도 3A - 도 3C는 본 발명의 제1 실시예에서의 부품 실장 방법의 공정 설명도이다. 본 제1 실시예는 도 1에 나타내는 전극군(33)에 대해 본 발명을 적용한 예를 나타내고 있다.
도 2A는 도 1의 전극군(33)에서의 전극(2)의 상세 배치를 나타내고 있다. 1쌍의 전극(2)으로 이루어지는 전극렬(L1, L2, L3) 상호의 전극간 극간 치수는 0.1mm로 설정되어 있다.
다음으로, 도 2B에 나타내는 바와 같이 각 전극(2)의 상면에는 부품 접합용 땜납 페이스트(4)가 인쇄된다. 이 때, 인쇄 장치는 반드시 각 전극렬(L1, L2, L3)의 각각을 구성하는 전극쌍의 중심 위치를 연결하는 중심선(CL1, CL2, CL3)에일치한 위치가 되어 있지 않다. 즉, 3열중 중앙에 위치하는 전극렬(L2)만 중심선(CL2)에 맞춘 위치에 땜납 페이스트(4)가 인쇄된다. 한편, 양측의 2열의 전극렬(L1, L3)에 대해서는, 중심선(CL1, CL3)으로부터 외측으로 소정의 오프셋량(d1)만큼 어긋나게 한 위치에 땜납 페이스트(4)가 인쇄된다. 이 오프셋량(d1)은 후술하는 바와 같이 땜납 접합 과정에서의 용융 땜납의 셀프 얼라이먼트 효과를 감안하여 설정된다. 본 제1 실시예에서는, 오프셋량(d1)은 0.02mm로 되어 있다.
다음으로 도 3A에 나타낸 바와 같이 땜납 페이스트(4)가 인쇄된 전극(2) 상에 부품(5)을 탑재한다. 이 때 부품(5)을 위치 맞춤할 때에는 양측 2열의 전극렬에 대해서는 각각의 중심선에 대해, 상술한 오프셋량(d1)만큼 위치를 어긋나게 하여, 전극(2)에 부품(5)을 위치 맞춤한다. 즉, 부품(5)은 인쇄된 땜납 페이스트(4)에 대해 위치 맞춤되어, 도 3B에 나타낸 바와 같이 탑재 동작에서의 부품 상호의 극간은 소정 극간의 0.1mm가 아니라, 0.1mm에 오프셋량(d1)을 더한 극간이 된다.
그리고, 이렇게 하여 부품(5)이 탑재된 기판(1)은 리플로 공정으로 보내어져 가열된다. 그것에 의해 땜납 페이스트(4)중의 땜납 성분이 용융하여, 부품(5)의 단자는 전극(2)에 땜납 접합된다. 이 땜납 접합 과정에 있어서, 용융 땜납은 전극(2) 상에서 확대되어 전극(2) 전 면을 덮도록 유동한다. 이 유동에 따라 부품(5)도 다음과 같이 이동한다. 즉, 도 3C에 나타낸 바와 같이 탑재시에 오프셋량(d1)만큼 위치 어긋남 상태에 있었던 부품(5)은 전극(2)의 중심 위치까지 이동한다. 그리고, 이 상태로 땜납이 고화함으로써, 부품(5)은 전극(2)의 바른 고정 위치에 땜납 접합된다.
이렇게, 오프셋량(d1)의 소정값은 땜납 접합 과정에서의 셀프 얼라이먼트 효과에 의한 위치 어긋남 교정 가능한 범위로 설정된다. 오프셋량만큼 땜납 인쇄 위치 및 부품 탑재 위치를 어긋나게 함으로써, 실장 동작시의 극간 조건을 최대한 완화하여, 땜납 인쇄시의 땜납 브릿지 형성이나 부품 탑재시의 부품 상호 간섭 발생 정도를 감소시킬 수 있다. 그 결과, 이들에 기인하는 실장 문제를 방지할 수 있다.
(제2 실시예)
도 4는 본 발명의 제2 실시예에서의 부품 실장 방법의 설명도이다.
도 4는 도 1에 나타내는 전극군(34)에 대해 본 발명을 적용한 예를 나타내고 있다. 본 제2 실시예에서는, 4열의 전극렬의 양 외측 2열에 대해, 먼저 오프셋량(d3)을 설정한다. 이 때, 땜납 접합시의 셀프 얼라이먼트 효과를 감안하여 허용되는 범위 내에서 오프셋량(d3)을 설정한다. 이어서, 내측 2열에 대해 상기 오프셋량(d3)의 1/2에 상당하는 오프셋량(d2)을 설정한다.
그리고, 전극(2) 상에 땜납 페이스트(4)를 인쇄할 때, 및 전극(2) 상에 부품(5)을 탑재할 때는, 각각 상술한 오프셋량(d2, d3)만큼 전극렬의 중심선으로부터 외측으로 위치를 어긋나게 한다. 이에 의해, 도 1에 나타내는 전극군(33)을 대상으로 한 제1 실시예와 동일하게, 땜납 인쇄시 및 부품 탑재시의 극간을 확대하여, 땜납 인쇄시의 땜납 브릿지 형성이나 부품 탑재시의 부품 상호 간섭의 발생 정도를 감소시킬 수 있다. 그 결과, 미소 부품의 좁은 피치 실장에서의 문제 발생을 방지할 수 있다.
또한, 상기 제1 및 제2 실시예에서는 각각 전극렬이 3열, 4열인 경우를 나타내고 있으나, 그 이상의 열 수를 갖는 경우라도, 최외열에 있어서 허용되는 오프셋량의 범위 내에서, 각 전극열에서의 인쇄 위치, 부품 탑재 위치를 차례로 어긋나게 함으로써, 문제 발생의 확률을 감소시키는 효과를 발휘한다.
또, 전극렬이 1열, 2열인 경우에도, 또한 1개의 전극에 대해서도 본 발명의 실장 방법의 적용은 가능하다.
이상과 같이, 본 발명에 의하면, 부품 단자와 기판 전극의 땜납 접합 과정에서의 셀프 얼라이먼트 효과를 감안하여 허용되는 오프셋량을 각 전극마다 설정하여, 전극으로의 땜납 인쇄 및 부품 탑재에서 그 오프셋량만큼 위치를 어긋나게 함으로써, 실장 동작시의 극간 조건을 완화할 수 있어, 인쇄시나 탑재시의 문제 발생을 방지할 수 있다.
Claims (16)
- 기판에 부품을 탑재하여 땜납 접합하는 부품 실장 방법에 있어서, 상기 방법은,(a) 상기 기판에서의 상기 부품의 고정 위치에 형성되고 상기 부품의 단자가 접합되기 위한 전극 중 적어도 한 전극은, 그 전극의 중심 위치에 대해 소정의 오프셋량만큼 위치를 어긋나게 하여 땜납을 인쇄하는 공정과,(b) 땜납 인쇄 후, 상기 전극의 중심 위치에 대해 상기 오프셋량만큼 위치를 어긋나게 하여 부품을 탑재하는 공정과,(c) 부품 탑재 후, 상기 기판을 가열하여 땜납을 용융시켜, 상기 부품을 상기 전극의 중심위치 방향으로 이동시키는 공정과,(d) 부품 이동 후, 땜납을 고화시켜, 상기 고정 위치에서 상기 단자를 상기 전극에 고정하는 공정을 포함하는 것을 특징으로 하는 부품 실장 방법.
- 제1항에 있어서, 상기 오프셋량은, 상기 전극과 상기 단자의 땜납 접합 과정에서의 용융 땜납의 셀프 얼라이먼트 효과를 감안하여, 상기 공정 (b)의 부품 탑재시에서의 상기 단자의 위치와 상기 전극의 중심 위치 사이에 허용되는 값으로 설정되고,상기 공정 (c)에서의 이동은 상기 셀프 얼라이먼트 효과에 의해 발생하는 것을 특징으로 하는 부품 실장 방법.
- 기판에 부품을 탑재하여 땜납 접합하는 부품 실장 방법에 있어서, 상기 방법은,(a) 상기 기판에서의 상기 부품의 고정 위치에 병렬 위치로 형성되고, 상기 부품의 각각의 단자가 접합되기 위한 복수의 전극렬 중 적어도 한 전극렬은, 그 전극렬을 구성하는 전극쌍의 중심 위치를 연결하는 중심선에 대해 소정의 오프셋량만큼 위치를 어긋나게 하여 땜납을 인쇄하는 공정과,(b) 땜납 인쇄 후, 상기 전극렬의 중심선에 대해 상기 오프셋량만큼 위치를 어긋나게 하여 부품을 탑재하는 공정과,(c) 부품 탑재 후, 상기 기판을 가열하여 땜납을 용융시켜, 상기 부품을 상기 전극렬의 중심선 방향으로 이동시키는 공정과,(d) 부품 이동 후, 땜납을 고화시켜 상기 고정 위치에서 상기 단자를 상기 전극에 고정하는 공정을 포함하는 것을 특징으로 하는 부품 실장 방법.
- 제3항에 있어서, 상기 오프셋량은, 상기 전극과 상기 단자의 땜납 접합 과정에서의 용융 땜납의 셀프 얼라이먼트 효과를 감안하여, 상기 공정 (b)의 부품 탑재시에서의 상기 단자의 위치와 상기 전극렬의 중심선 사이에 허용되는 값으로 설정되고,상기 공정 (c)에서의 이동은 상기 셀프 얼라이먼트 효과에 의해 발생하는 것을 특징으로 하는 부품 실장 방법.
- 제4항에 있어서, 상기 복수의 전극렬은 3병렬 배치인 것을 특징으로 하는 부품 실장 방법.
- 제5항에 있어서, 상기 3열의 전극렬중 중심렬의 전극은, 그 전극렬의 중심선에 맞춘 위치에 땜납을 인쇄하는 것을 특징으로 하는 부품 실장 방법.
- 제6항에 있어서, 상기 3열의 전극렬중 양 외측렬의 전극은, 각각의 전극렬의 중심선으로부터 외측으로 오프셋시킨 위치에 땜납을 인쇄하는 것을 특징으로 하는 부품 실장 방법.
- 제4항에 있어서, 상기 복수의 전극렬은 4병렬 배치인 것을 특징으로 하는 부품 실장 방법.
- 제8항에 있어서, 상기 4열의 모든 전극렬에 있어서, 각각의 전극렬의 중심선으로부터 외측으로 오프셋시킨 위치에 땜납을 인쇄하는 것을 특징으로 하는 부품 실장 방법.
- 기판에 부품을 탑재하여 땜납 접합하는 부품 실장 방법에 있어서, 상기 방법은,(a) 상기 기판에 병렬 배치로 형성된 복수의 전극렬에 있어서, 양 외측의 전극렬의 각 전극은 각각의 열의 중심선으로부터 외측으로 소정의 오프셋량만큼 어긋나게 한 위치에 땜납을 인쇄하는 공정과,(b) 상기 양 외측 전극렬의 각 전극에 인쇄된 땜납 상에, 각각의 열의 중심선으로부터 외측으로 상기 오프셋량만큼 어긋나게 한 위치에 상기 부품을 탑재하는 공정과,(c) 부품 탑재 후의 상기 기판을 가열하여 땜납을 용융시켜, 상기 부품을 각각의 열의 중심선 방향으로 이동시키는 공정과,(d) 땜납을 고화시켜, 상기 단자를 상기 전극에 고정하는 공정을 포함하는 것을 특징으로 하는 부품 실장 방법.
- 제10항에 있어서, 상기 오프셋량은, 리플로 공정에서의 땜납 접합 과정에서의 용융 땜납의 셀프 얼라이먼트 효과를 감안하여 설정되는 것을 특징으로 하는 부품 실장 방법.
- 제11항에 있어서, 상기 복수의 전극렬은 3병렬 배치인 것을 특징으로 하는 부품 실장 방법.
- 제12항에 있어서, 상기 3열의 전극렬중 중심렬의 전극은, 그 전극렬의 중심선에 맞춘 위치에 땜납을 인쇄하는 것을 특징으로 하는 부품 실장 방법.
- 제11항에 있어서, 상기 전극렬은 4열의 병렬 배치인 것을 특징으로 하는 부품 실장 방법.
- 제14항에 있어서, 상기 4열의 모든 전극렬에 있어서, 각각의 전극렬의 중심선으로부터 외측으로 오프셋시킨 위치에 땜납을 인쇄하는 것을 특징으로 하는 부품 실장 방법.
- 제15항에 있어서, 상기 4열의 전극렬에서의 내측 2열의 전극렬에 대해 설정되는 오프셋량은, 양 외측 2열의 전극렬에 대해 설정되는 오프셋량에 비해 작은 것을 특징으로 하는 부품 실장 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2000-00325322 | 2000-10-25 | ||
JP2000325322A JP3656543B2 (ja) | 2000-10-25 | 2000-10-25 | 電子部品実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020032390A true KR20020032390A (ko) | 2002-05-03 |
KR100503223B1 KR100503223B1 (ko) | 2005-07-25 |
Family
ID=18802705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0065953A KR100503223B1 (ko) | 2000-10-25 | 2001-10-25 | 부품 실장 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6729532B2 (ko) |
JP (1) | JP3656543B2 (ko) |
KR (1) | KR100503223B1 (ko) |
CN (1) | CN1194602C (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3656533B2 (ja) | 2000-09-08 | 2005-06-08 | 松下電器産業株式会社 | 電子部品実装装置および電子部品実装方法 |
JP4346827B2 (ja) * | 2001-03-06 | 2009-10-21 | パナソニック株式会社 | 電子部品実装方法 |
WO2004012491A1 (en) | 2002-07-25 | 2004-02-05 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method for insepecting cream solder printed on a substrate |
US8403203B2 (en) * | 2002-12-10 | 2013-03-26 | Neonoda Inc. | Component bonding using a capillary effect |
CN100527917C (zh) * | 2005-11-23 | 2009-08-12 | 比亚迪股份有限公司 | 一种线路板基体上焊盘的制造方法及焊盘 |
JP2007287779A (ja) * | 2006-04-13 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 電子部品実装システムおよび搭載状態検査装置ならびに電子部品実装方法 |
CN101980071B (zh) * | 2009-03-10 | 2012-07-04 | 华映光电股份有限公司 | 导线图案以及监控膜材贴附偏差的方法 |
JP4751948B1 (ja) * | 2010-02-16 | 2011-08-17 | ヤマハ発動機株式会社 | 部品実装装置および部品実装方法 |
JP2011258703A (ja) * | 2010-06-08 | 2011-12-22 | Furukawa Electric Co Ltd:The | 波長可変レーザ素子の制御方法および波長可変レーザ装置 |
JP6107060B2 (ja) | 2011-12-26 | 2017-04-05 | 日亜化学工業株式会社 | 発光装置の製造方法 |
JP5062376B1 (ja) * | 2012-04-11 | 2012-10-31 | 富士ゼロックス株式会社 | 電子部品実装基板の製造方法 |
CN103037633B (zh) * | 2012-12-13 | 2015-08-12 | 无锡江南计算技术研究所 | 表面贴装器件防焊接偏移方法 |
WO2014171890A1 (en) * | 2013-04-15 | 2014-10-23 | Heptagon Micro Optics Pte. Ltd. | Accurate positioning and alignment of a component during processes such as reflow soldering |
KR101361188B1 (ko) | 2013-10-10 | 2014-02-10 | (주)드림텍 | 솔더 위치 정밀도 향상을 위한 표면실장방법 |
US9847313B2 (en) * | 2015-04-24 | 2017-12-19 | Kulicke And Soffa Industries, Inc. | Thermocompression bonders, methods of operating thermocompression bonders, and horizontal scrub motions in thermocompression bonding |
KR102467030B1 (ko) | 2018-01-17 | 2022-11-14 | 삼성전자주식회사 | 반도체 패키지 및 그 패키지를 포함한 반도체 장치 |
JP7167721B2 (ja) * | 2019-01-10 | 2022-11-09 | 株式会社デンソー | 半導体装置およびその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01230292A (ja) * | 1988-03-09 | 1989-09-13 | Fujitsu Ltd | 表面実装部品の半田付け方法 |
JPH02178993A (ja) * | 1988-12-29 | 1990-07-11 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
DE69331876T2 (de) * | 1992-01-28 | 2002-11-28 | British Telecommunications P.L.C., London | Ausrichtung von integrierten optischen Komponenten |
FR2748849B1 (fr) * | 1996-05-20 | 1998-06-19 | Commissariat Energie Atomique | Systeme de composants a hybrider et procede d'hybridation autorisant des dilatations thermiques |
US6317513B2 (en) * | 1996-12-19 | 2001-11-13 | Cognex Corporation | Method and apparatus for inspecting solder paste using geometric constraints |
JP2947220B2 (ja) * | 1997-05-26 | 1999-09-13 | 日本電気株式会社 | フリップチップ接続方法及びフリップチップ搭載装置 |
JPH1117319A (ja) * | 1997-06-26 | 1999-01-22 | Matsushita Electric Ind Co Ltd | チップの実装方法 |
JP4026267B2 (ja) * | 1998-04-07 | 2007-12-26 | 株式会社デンソー | 電子部品の実装構造及び実装方法 |
DE29916075U1 (de) * | 1999-09-13 | 2000-12-14 | Siemens AG, 80333 München | Einrichtung zur Inspektion einer dreidimensionalen Oberflächenstruktur |
JP2002076602A (ja) * | 2000-08-23 | 2002-03-15 | Yazaki Corp | 表示基板のチップ実装方法 |
-
2000
- 2000-10-25 JP JP2000325322A patent/JP3656543B2/ja not_active Expired - Lifetime
-
2001
- 2001-10-25 US US10/037,125 patent/US6729532B2/en not_active Expired - Lifetime
- 2001-10-25 CN CNB011358475A patent/CN1194602C/zh not_active Expired - Lifetime
- 2001-10-25 KR KR10-2001-0065953A patent/KR100503223B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6729532B2 (en) | 2004-05-04 |
US20020112348A1 (en) | 2002-08-22 |
JP3656543B2 (ja) | 2005-06-08 |
JP2002134892A (ja) | 2002-05-10 |
KR100503223B1 (ko) | 2005-07-25 |
CN1350422A (zh) | 2002-05-22 |
CN1194602C (zh) | 2005-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100503223B1 (ko) | 부품 실장 방법 | |
JP2010212318A (ja) | プリント配線基板および部品実装構造体 | |
JP2007036059A (ja) | 半田付け実装構造およびその製造方法、並びにその利用 | |
CN114145079A (zh) | 半导体模块制造方法、电子装置制造方法、半导体模块和电子装置 | |
KR102309794B1 (ko) | 프린트 기판 | |
JP2020047799A (ja) | プリント基板の構造 | |
JP2002271009A (ja) | 高密度実装用プリント配線基板及びプリント配線基板母材 | |
US6441477B2 (en) | Substrate mounting an integrated circuit package with a deformed lead | |
JP3498458B2 (ja) | 混成集積回路装置 | |
JP2004207287A (ja) | はんだ付け用ランド、プリント配線基板 | |
WO2021235196A1 (ja) | チップ部品の実装構造 | |
JP2000260904A (ja) | 電子回路基板及び電子部品の実装方法 | |
JP2008300690A (ja) | 表面部品実装方法および表面部品実装用基板 | |
JPH06326446A (ja) | 基板の製造方法及び基板 | |
KR101851455B1 (ko) | 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지 | |
JP2006024813A (ja) | プリント基板 | |
JP2003031614A (ja) | 半導体デバイス、半導体モジュール及びこれらの実装方法 | |
JPH0927666A (ja) | 配線基板へのチップ部品実装構造 | |
JPH11251730A (ja) | 部品の半田付け方法 | |
JP4135256B2 (ja) | マーク付き部品搭載用ランドを有するプリント配線基板 | |
JP2003158368A (ja) | チップ部品の半田付け構造 | |
JPH06334322A (ja) | リフローはんだ付け方法およびメタルマスク | |
JPH0265295A (ja) | プリント基板 | |
JPH04243187A (ja) | プリント基板 | |
JP2022183841A (ja) | 半導体モジュール、半導体モジュールの製造方法、プリント配線板および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
E902 | Notification of reason for refusal | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130618 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |