KR101361188B1 - 솔더 위치 정밀도 향상을 위한 표면실장방법 - Google Patents

솔더 위치 정밀도 향상을 위한 표면실장방법 Download PDF

Info

Publication number
KR101361188B1
KR101361188B1 KR1020130120842A KR20130120842A KR101361188B1 KR 101361188 B1 KR101361188 B1 KR 101361188B1 KR 1020130120842 A KR1020130120842 A KR 1020130120842A KR 20130120842 A KR20130120842 A KR 20130120842A KR 101361188 B1 KR101361188 B1 KR 101361188B1
Authority
KR
South Korea
Prior art keywords
solder
pad
substrate
misalignment
surface mounting
Prior art date
Application number
KR1020130120842A
Other languages
English (en)
Inventor
정유원
이호준
김영호
Original Assignee
(주)드림텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)드림텍 filed Critical (주)드림텍
Priority to KR1020130120842A priority Critical patent/KR101361188B1/ko
Application granted granted Critical
Publication of KR101361188B1 publication Critical patent/KR101361188B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/046Surface mounting
    • H05K13/0465Surface mounting by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0015Orientation; Alignment; Positioning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494Heating methods for reflowing of solder

Abstract

솔더 위치 정밀도 향상을 위한 표면실장방법과 이를 위한 솔더 및 기판 간의 배치구조에 관하여 개시한다.
본 발명의 일 실시예에 따른 솔더 위치 정밀도 향상을 위한 표면실장방법은, 솔더 오픈구를 기판 패드 중앙의 설정된 위치로부터 일측으로 이격하여 의도적으로 미스얼라인먼트를 부여하는 단계와, 미스얼라인먼트가 부여된 상태로 리플로우를 실시하여, 일측으로 이격된 솔더 오픈구에 의해 솔더가 기판 패드 내부로 빨려 들어가게 하는 리플로우 공정 단계를 포함한다.

Description

솔더 위치 정밀도 향상을 위한 표면실장방법{SURFACE MOUNTING METHOD OF IMPROVING POSITIONING ACCURACY}
본 발명은 솔더 위치 정밀도를 향상시킬 수 있는 표면실장방법 및 그 솔더 배치 구조에 관한 것으로서, 보다 상세하게는 리플로우 공정 시 납 성분의 솔더가 기판 패드 내부로 손쉽게 빨려 들어가게 하여 부품이 기판 상부에서 정확하게 위치할 수 있도록 해주는 솔더 위치 정밀도 향상을 위한 표면실장방법 및 이를 위한 솔더 및 기판 간의 배치구조에 관한 것이다.
최근 이동통신의 기술 개발이 급속도로 이루어짐에 따라 스마트 폰, 태블릿 PC 등과 같은 각종 휴대용 장치에 대한 대중적인 인기가 높아지고 있다.
다만, 휴대용 장치의 크기는 갈수록 작아지고 얇아지게 되어 기존의 전자 부품 모듈을 그대로 사용하기에는 설치 공간이 부족해지는 문제가 있다.
전자산업 발전의 역사는 기기의 기능적 향상과 함께 소형 경량화 실현을 위한 부품의 소형화, 회로의 고밀도 실장화 추구의 역사라 말할 수 있다. 표면실장기술(SMT: Surface Mounting Technology)은 상기와 같은 추세에 따라 필연적으로 발전되어 왔다.
도 1은 기판 모듈을 통해 부품이 실장 된 형상을 개략적으로 나타낸 도면이다. 도시된 바와 같이, 인쇄회로기판(20)에는 다수의 리드선(10a)을 갖는 부품(10)이 표면 실장 된다. 그리고 플렉시블한 연성회로기판(30)이 구비된다.
도 2는 인쇄회로기판을 통해 부품이 표면 실장 되기 위해 제공된 기판 패드(PAD)와 납 성분을 포함한 솔더가 공급되는 솔더 오픈구(S1) 간의 배치를 나타내고 있다.
도시된 바와 같이, 기판 패드(PAD)는 다수 개가 복수 열로 기판(PCB) 상에 배치되며 리플로우 공정 이후 솔더가 채워지도록 홈 형태로 제공된다. 그리고 솔더 오픈구(S1)는 기판 패드(PAD) 위로 이보다 작은 크기로 배치되는데, 바람직하게는 기판 패드의 중앙에 놓이도록 정렬 된다.
그런데 이러한 배치에 따르면, 리플로우 공정 시 상기 기판 패드(PAD)를 향하여 납 성분의 솔더가 안정적으로 유입되지 않는 경향이 나타난다. 그 결과 기판 상부에 위치한 부품의 부착 정밀도를 저하시킨다.
따라서, 솔더 위치 정밀도를 향상시켜 부품과 기판 간의 부착 상태가 양호해질 수 있는 표면실장방법의 개발이 요청된다.
본 발명과 관련된 선행기술로는 대한민국 공개특허공보 제1999-025691호(1999.04.06. 공개)가 있으며, 상기 선행문헌에는 인쇄회로 기판에 관한 기술이 개시되어 있다.
본 발명은 리플로우 공정 시 납 성분의 솔더가 기판 패드 내부로 손쉽게 빨려 들어가게 하여 부품이 기판 상부에서 정확하게 위치하도록 하여 솔더 위치 정밀도를 향상시켜 줄 수 있는 표면실장방법을 제공한다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제(들)로 제한되지 않으며, 여기서 언급되지 않은 또 다른 과제(들)은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시형태에 따른 솔더 위치 정밀도 향상을 위한 표면실장방법은, 솔더 오픈구를 기판 패드 중앙의 설정된 위치로부터 일측으로 이격하여 의도적으로 미스얼라인먼트를 부여하는 단계와, 상기 미스얼라인먼트가 부여된 상태로 리플로우를 실시하여, 일측으로 이격된 솔더 오픈구에 의해 솔더가 상기 기판 패드 내부로 빨려 들어가게 하는 리플로우 공정 단계를 포함한다.
상기 미스얼라인먼트를 부여하는 단계에서, 상기 솔더 오픈구 및 기판 패드 각각은 직사각형 형상을 가지되, 상기 솔더 오픈구는 상기 기판 패드에 비해 작게 형성될 수 있다.
상기 미스얼라인먼트를 부여하는 단계에서, 상기 솔더 오픈구는 상기 기판 패드 중앙의 설정된 위치로부터 설정된 방향으로 소정 범위 내에서 시프트(shift)하여 위치시킬 수 있다.
상기 미스얼라인먼트를 부여하는 단계에서, 상기 솔더 오픈구는 상기 기판 패드 상에서 상기 솔더 오픈구의 길이에 대해 10 ~ 30% 범위 내에서 시프트 될 수 있다.
또한, 본 발명의 일 실시형태에 따른 솔더 및 기판 간의 배치구조는, 리플로우 공정 전에 솔더 오프구를 기판 패드 중앙의 설정된 위치로부터 일측으로 시프트시켜, 상기 솔더 오픈구와 기판 패드가 상호 대면하는 위치 상에 미스얼라인먼트가 주어진 것을 특징으로 한다.
상기 솔더 오픈구 및 기판 패드 각각은 직사각형 형상을 가지되, 상기 솔더 오픈구는 상기 기판 패드에 비해 작게 형성될 수 있다.
상기 솔더 오픈구는 상기 기판 패드 상에서 상기 솔더 오픈구의 길이에 대해 10 ~ 30% 범위 내에서 시프트 될 수 있다.
본 발명의 일 실시예에 의하면, 기판 패드(PCB Pad)와 솔더 오픈구(Stencil Solder Open) 사이에 사전에 정렬 오차, 즉 미스얼라인먼트(misalignment)를 부여해 줌으로써, 리플로우 공정 시 납 성분의 솔더가 기판 패드 내부로 손쉽게 빨려 들어갈 수 있도록 해준다.
이에 따라, 기판 상부에 부품이 부착되는 위치 정밀도를 향상시켜 줄 수 있다.
도 1은 기판 모듈을 통해 부품이 실장 된 형상을 개략적으로 나타낸 도면.
도 2는 종래의 기판 패드(PAD)와 솔더 오픈구(S1) 간의 배치도.
도 3은 본 발명의 일 실시예에 따른 솔더 위치 정밀도 향상을 위한 표면실장방법을 간략히 도시한 순서도.
도 4는 본 발명의 일 실시예에 따른 기판 패드(PAD) 및 솔더 오픈구(S) 간의 배치도.
도 5는 본 발명의 일 실시예에 따른 솔더 오픈구(S)의 시프트 개념을 설명하기 위해 나타낸 도면.
본 명세서 및 특허청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다. 또한, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 하나의 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
전자산업 발전의 역사는 기기의 기능적 향상과 함께 소형 경량화 실현을 위한 부품의 소형화, 회로의 고밀도 실장화 추구의 역사라 말할 수 있다. 표면실장기술(SMT: Surface Mounting Technology) 역시, 상기와 같은 추세에 따라 필연적으로 발전되어 왔다.
본 발명의 일 실시예는 표면실장기술을 통해 부품을 인쇄회로기판 상에 실장 함에 있어, 리플로우 공정 시 납 성분을 포함하는 솔더가 기판 패드의 내부로 정밀하게 유입되도록 하여 부품이 제 위치에 고정될 수 있게 해준다. 이를 위한 표면실장방법 및 솔더와 기판 간의 배치 구조에 관하여 제시한다.
도 3은 본 발명의 일 실시예에 따른 솔더 위치 정밀도 향상을 위한 표면실장방법을 간략히 도시한 순서도이다.
도시된 바와 같이, 솔더 위치 정밀도 향상을 위한 표면실장방법은, 미스얼라인먼트(Misalignment) 부여 단계(S100), 리플로우 공정 단계(S200)를 포함한다.
미스얼라인먼트 부여
본 단계(S100)는 PCB Pad(이하, '기판 패드'라 함)와 Stencil Solder Open(이하, '솔더 오픈구'라 함) 간의 정렬 상태를 일부러 어긋나게 해주는 단계로서, 여기서 발생되는 기판 패드 및 솔더 오픈구 간의 정렬 오차를 미스얼라인먼트(Misalignment)라 한다.
도 4는 본 발명의 일 실시예에 따른 기판 패드(PAD) 및 솔더 오픈구(S) 간의 배치도이다.
도 4를 참조하여 도시된 솔더 및 기판 간의 배치구조를 살펴보기로 한다.
기판(PCB) 상부에 2열로 서로 사이를 두고 나란하게 배치된 복수 개의 기판 패드(PAD)를 확인할 수 있으며, 각각의 기판 패드(PAD)에 대해 하나씩의 솔더 오픈구(S)가 정렬된 모습이 나타나 있다.
이때, 기판 패드(PAD)와 솔더 오픈구(S) 간의 정렬 상f태는 의도적으로 어긋나 있는데, 본 발명의 일 실시예에 따른 구체적인 정렬 상태를 설명하자면 전체적으로 솔더 오픈구(S)의 위치는 기판 패드(PAD) 중앙의 설정된 위치로부터 한쪽으로 이격하여 배치되어 있다.
상단 열을 따라 배치된 복수의 솔더 오픈구(S)는 기판 패드(PAD)의 중심으로부터 위쪽으로 정렬오차가 주어져 배치되고, 이와 반대로 하단 열을 따라 배치된 복수의 솔더 오픈구(S)는 기판 패드(PAD)를 중심으로 아래쪽으로 정렬오차가 주어져 배치된다.
이 단계에서, 상기 솔더 오픈구(S) 및 기판 패드(PAD) 각각은 직사각형 형상을 가지되, 상기 솔더 오픈구는 상기 기판 패드에 비해 작게 형성될 수 있다.
구체적으로는 솔더 오픈구(S)의 장변 길이와 기판 패드(PAD)의 장변 길이 비율은 0.50:0.55 일 수 있으며, 솔더 오픈구(S)의 단변 길이와 기판 패드(PAD)의 단변 길이 비율은 0.41:0.45 일 수 있다.
또한, 솔더 오픈구(S)는 상기 기판 패드(PAD) 중앙의 설정된 위치로부터 설정된 방향으로 소정 범위 내에서 시프트(shift)하여 위치시킬 수 있다.
도 5는 본 발명의 일 실시예에 따른 솔더 오픈구(S)의 시프트 개념을 설명하기 위해 나타낸 도면이다.
도 5의 좌측에 도시된 솔더 오픈구(S')는 기판 패드(PAD)의 중앙에 배치되어 있다. 그런데, 이러한 배치구조에 따를 경우 후술될 리플로우 공정 시 납 성분의 솔더가 기판 패드 내부로 깨끗이 유입되지 못하는 경향이 나타났다.
따라서, 본 발명의 일 실시예에서는 도 5의 우측에 도시된 것과 같이 솔더 오픈구(S)의 위치를 기판 패드(PAD)의 중앙으로부터 위쪽으로 위치 이동, 즉 시프트(shift) 시킨다.
그리고 솔더 오픈구(S)가 이동한 범위는 도 5에서 "W1"과 "W2"를 합한 값이 된다. 이때 시프트 되는 범위는 솔더 오픈구(S)의 장변 길이에 대해 10 ~ 30% 범위 내에서 정해질 수 있으며, 바람직하게는 20% 정도로 시프트 되는 것이 좋다.
구체적인 예로서, 미스얼라인먼트가 부여되기 이전에 "W1"의 값이 0.03이고, 솔더 오픈구(S)의 시프트 이동 후에 "W2"의 값은 0.07이며, 여기서, "W1"과 "W2"를 합한 값은 솔더 오픈구(S)의 장변 길이인 0.5의 20% 범위에서 정해진 것이다.
리플로우 공정
본 단계(S200)는 앞서 기판 패드와 솔더 오픈구 간의 정렬에 있어 일부러 미스얼라인먼트를 부여한 다음에, SMT 기술 중 관용적으로 알려진 리플로우 공정을 실시하여 납 성분의 솔더를 기판 패드 내부로 쓸어 유입시키는 단계에 해당한다.
따라서, 관용적으로 잘 알려진 리플로우 공정에 대해 상세하게 설명하지는 않기로 한다.
상술한 바와 같이, 본 발명의 일 실시예에 의하면, 기판 패드(PCB Pad)와 솔더 오픈구(Stencil Solder Open) 사이에 사전에 정렬 오차, 즉 미스얼라인먼트(misalignment)를 부여해 줌으로써, 리플로우 공정 시 납 성분의 솔더가 기판 패드 내부로 손쉽게 빨려 들어갈 수 있도록 해준다.
이에 따라, 기판 상부에 부품이 부착되는 위치 정밀도를 향상시켜 줄 수 있다.
지금까지 본 발명의 일 실시예에 따른 솔더 위치 정밀도 향상을 위한 표면실장방법 및 이를 위한 솔더 및 기판 간의 배치구조에 관하여 구체적으로 살펴보았다.
전술된 실시예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해되어야 하며, 본 발명의 범위는 전술된 상세한 설명보다는 후술될 특허청구범위에 의해 나타내어질 것이다. 그리고 후술될 특허청구범위의 의미 및 범위는 물론, 그 등가개념으로부터 도출되는 모든 변경 및 변형 가능한 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
PCB: 기판
PAD: 기판 패드(PCB PAD)
S, S1: 솔더 오픈구(Stencil Solder Open)
S100: 미스얼라인먼트(Misalignment) 부여 단계
S200: 리플로우 공정 단계
S300: SMT 완료 단계

Claims (7)

  1. 솔더 오픈구를 기판 패드 중앙의 설정된 위치로부터 일측으로 이격시켜 상기 솔더 오픈구와 기판 패드 간의 정렬 상태를 일부러 어긋나게 해주는 미스얼라인먼트를 부여하는 단계와,
    상기 미스얼라인먼트가 부여된 상태로 리플로우를 실시하여, 일측으로 이격된 솔더 오픈구에 의해 솔더가 상기 기판 패드 내부로 빨려 들어가게 하는 리플로우 공정 단계를 포함하되,
    상기 미스얼라인먼트를 부여하는 단계에서, 상기 솔더 오픈구는 상기 기판 패드 중앙의 설정된 위치로부터 설정된 방향으로 소정 범위 내에서 시프트(shift)하여 위치시키되, 상기 기판 패드 상에서 상기 솔더 오픈구의 길이에 대해 10 ~ 30% 범위 내에서 시프트 되는 것을 특징으로 하는 솔더 위치 정밀도 향상을 위한 표면실장방법.
  2. 청구항 1에 있어서,
    상기 미스얼라인먼트를 부여하는 단계에서,
    상기 솔더 오픈구 및 기판 패드 각각은 직사각형 형상을 가지되, 상기 솔더 오픈구는 상기 기판 패드에 비해 작게 형성되는 솔더 위치 정밀도 향상을 위한 표면실장방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
KR1020130120842A 2013-10-10 2013-10-10 솔더 위치 정밀도 향상을 위한 표면실장방법 KR101361188B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130120842A KR101361188B1 (ko) 2013-10-10 2013-10-10 솔더 위치 정밀도 향상을 위한 표면실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130120842A KR101361188B1 (ko) 2013-10-10 2013-10-10 솔더 위치 정밀도 향상을 위한 표면실장방법

Publications (1)

Publication Number Publication Date
KR101361188B1 true KR101361188B1 (ko) 2014-02-10

Family

ID=50270530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130120842A KR101361188B1 (ko) 2013-10-10 2013-10-10 솔더 위치 정밀도 향상을 위한 표면실장방법

Country Status (1)

Country Link
KR (1) KR101361188B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334322A (ja) * 1993-05-24 1994-12-02 Nippon Avionics Co Ltd リフローはんだ付け方法およびメタルマスク
KR100503223B1 (ko) 2000-10-25 2005-07-25 마쯔시다덴기산교 가부시키가이샤 부품 실장 방법
JP2007110170A (ja) 2007-01-29 2007-04-26 Matsushita Electric Ind Co Ltd 電子部品実装方法、装置及び電子部品実装データ作成方法
KR20110095124A (ko) * 2010-02-16 2011-08-24 야마하하쓰도키 가부시키가이샤 부품 실장 장치 및 부품 실장 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334322A (ja) * 1993-05-24 1994-12-02 Nippon Avionics Co Ltd リフローはんだ付け方法およびメタルマスク
KR100503223B1 (ko) 2000-10-25 2005-07-25 마쯔시다덴기산교 가부시키가이샤 부품 실장 방법
JP2007110170A (ja) 2007-01-29 2007-04-26 Matsushita Electric Ind Co Ltd 電子部品実装方法、装置及び電子部品実装データ作成方法
KR20110095124A (ko) * 2010-02-16 2011-08-24 야마하하쓰도키 가부시키가이샤 부품 실장 장치 및 부품 실장 방법

Similar Documents

Publication Publication Date Title
US8102669B2 (en) Chip package structure with shielding cover
US7511228B2 (en) Printed circuit board
US7314378B2 (en) Printed circuit board, method of manufacturing a printed circuit board and electronic apparatus
US10667387B2 (en) Accurate positioning and alignment of a component during processes such as reflow soldering
KR100292653B1 (ko) 전자부품의제조방법및이를이용한전자부품
US9277648B2 (en) Printed wiring board and information processing apparatus
US8081484B2 (en) Method and apparatus for supporting a computer chip on a printed circuit board assembly
US11731207B2 (en) Systems and methods for providing an interface on a printed circuit board using pin solder enhancement
KR19980044729A (ko) 표면실장용 반도체ic의 위치결정장치
US8927878B2 (en) Printed circuit board and electronic apparatus thereof
JP2006165003A (ja) プリント基板およびプリント基板の設計方法、icパッケージの接続端子設計方法、icパッケージの接続方法
KR20130008346A (ko) 인쇄회로기판 및 그 제조방법
KR101361188B1 (ko) 솔더 위치 정밀도 향상을 위한 표면실장방법
CN110519918B (zh) 一种电路板及电子设备
EP2061289A1 (en) Interconnection of embedded passive components and substrates
US7180171B1 (en) Single IC packaging solution for multi chip modules
KR20220042175A (ko) 패키징 디바이스 및 그 제조 방법, 및 전자 디바이스
KR20120078817A (ko) 플립 칩 패키지 및 그의 제조 방법
EP2473012A1 (en) Combining printed circuit boards
JP2009111127A (ja) 導電性パターンの形成方法
KR102426111B1 (ko) 임베디드 인쇄회로기판
JP2009290144A (ja) 電子機器、プリント回路板、およびこのプリント回路板の製造方法
JP2006012897A (ja) 実装構造および電子部品
KR101504010B1 (ko) 직접회로소자 패키지 제조방법
KR20110020542A (ko) 칩 내장형 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee