KR20020016810A

KR20020016810A - 이득 제어 장치와 이득 제어 방법, 통신 단말 장치 및 기지국 장치

Info

Publication number: KR20020016810A
Application number: KR1020017015342A
Authority: KR
Inventors: 가지타구니유키
Original assignee: 마츠시타 덴끼 산교 가부시키가이샤
Priority date: 2000-03-31
Filing date: 2001-03-30
Publication date: 2002-03-06
Also published as: JP2001284996A; WO2001073945A1; US20020160733A1; CN1365538A; AU4465401A; EP1184975A1

Abstract

수속 계수 결정기(104)는 평균치 산출기(103)에서 산출된 평균치를 미리 설정되어 있는 임계값을 이용해 임계값 판정하여 수속 계수를 결정한다. 이득 계수 결정기(106)는 상기 수속 계수와 상기 평균치에 기초해 제어 이득을 결정한다. 이득/전압 변환기(107)는 이득 계수를 전압으로 변환하여 제어 전압을 구한다. GCA(101)는 디지털 변환된 제어 전압에 따라 수신 신호를 증폭한다.

Description

이득 제어 장치{GAIN CONTROL DEVICE}

이동체 통신에 있어서는, 일반적으로, 수신 아날로그 신호를 디지털 신호로 변환할 때의 정밀도 향상을 목적으로 해서 자동 이득 제어(이하, 「AGC」(automatic gain contro1)라고 함)가 행해지고 있다. 이 자동 이득 제어는 AD 변환기의 입력 신호의 전력 레벨이 미리 설정된 수속 목표값에 수속하도록 AD 변환기의 전단에 설치된 증폭기의 이득을 피드백 제어한다. 이 수속 목표값은 AD 변환기의 특성에 따라 미리 정해져 있고, A/D 변환기의 입력 신호의 전력 레벨을 이 수속 목표값의 근방에 유지하도록 증폭기의 이득을 제어하는 것으로 A/D 변환을 정밀도 좋게 실행할 수 있다.

AGC를 실행하는 종래의 이득 제어 장치는 수신 신호의 수신 레벨을 감시하고, 감시한 수신 신호의 수신 레벨과 그 목표값과의 어긋남(차분값)에 근거하여 제어 전압을 산출하며, 산출한 제어 전압에 따라서 증폭기의 이득(게인)을 피드팩 제어한다. 증폭기의 이득을 제어하는 제어 전압은 상기 차분값의 대수(對數)에 미리 정해진 수속 계수를 승산하고, 또한 그 승산 결과와 전회 제어시에 있어서의 제어 전압을 가산함으로써 구해진다. 이 수속 계수는 출력 신호의 전력 레벨을 목표값에 수속시키기 위해서 승산되는 것으로 0 이상 1 미만의 값을 취한다.

그러나, 종래의 AGC에서는 수속 계수가 0 이상 1 미만으로 설정되는 것으로 인해, 예컨대, 터널의 출구나 건물 그림자 등에서의 섀도윙 감소나, 고속 페이딩, 또한 압축 모드시의 주파수 전환에 의해 수신 신호의 수신 레벨이 크게 변동하는 경우, 급속히 수신 레벨을 목표값에 접근시킬 필요가 있지만, 종래의 제어에서는 수신 레벨이 목표값에 접근하기까지 긴 시간을 요하고, 그 동안은 A/D 변환을 정밀도 좋게 실행할 수 없어서 통화 상태가 악화한다고 하는 문제가 있었다. 이 문제는 수신 신호의 수신 레벨이 크게 변동한 경우에 수속 계수를 1 이상으로 설정하는 것에 의해 해결할 수 있지만, 그와 같이 하면, 출력 신호의 전력 레벨이 발산 혹은 발진하여 목표값에 수속하지 않는다고 하는 문제가 발생한다.

발명의 개시

본 발명의 목적은 디지털 변환된 수신 신호의 수신 레벨을 발산 또는 발진시키는 일없이 수속 목표값에 고속으로 수속시키는 것이 가능한 이득 제어 장치를 제공하는 것이다.

본 발명자는 페이딩 등에 의해 수신 레벨이 크게 변동한 경우에도, 감시한 수신 레벨이 AD 변환기의 출력 신호와 그 목표값과의 차분값의 산출에만 반영되고수속 계수에는 반영되지 않는 것에 착안하여 본 발명을 하기에 이르렀다.

즉, 본 발명의 목적은 감시한 수신 신호의 수신 레벨에 근거하여, 복수의 수속 계수 중에서 AD 변환기의 입력 신호를 수속 목표값에 고속으로 수속시키기 위해 바람직한 수속 계수를 적절히 선택하며, AD 변환기의 출력 신호와 그 목표값과의 차분값 및 선택한 수속 계수를 이용하여 제어 전압을 구하는 것에 의해 달성된다.

구체적으로, 본 발명에 따른 이득 제어 장치는 AD 변환기의 출력 신호와 그 목표값과의 차분값의 대수(수신 레벨의 감시 결과)에 근거하여 제어 전압을 산출하며, 산출한 제어 전압에 따라서 증폭기의 이득(게인)을 제어한다. 증폭기의 이득을 제어하는 제어 전압은 상기 차분값의 대수에 수신 레벨에 근거해 결정되는 수속 계수를 승산하며, 또한 그 승산 결과와 전회의 제어시에 있어서의 제어 전압을 가산함으로써 구해진 이득 계수를 소정의 변환식을 이용하여 전압 오더로 변환하는 것에 의해 산출된다. 이 수속 계수는 출력 신호의 전력 레벨을 목표값에 수속시키기 위해 승산하는 것으로, 소정의 임계값 판정을 행하는 것에 의해 결정된다.

본 발명은 CDMA(Code Division Multiple Access) 이동체 통신에 있어서의 이득 제어 장치 및 이득 제어 방법에 관한 것이다.

도 1은 본 발명의 실시예 1에 따른 이득 제어 장치의 구성을 나타내는 블록도,

도 2는 본 발명의 실시예 1에 따른 이득 제어 장치에 구비된 평균치 산출기의 구성을 나타내는 블록도,

도 3은 본 발명의 실시예 1에 따른 이득 제어 장치에 구비된 평균치 산출기의 구성을 나타내는 블록도,

도 4는 본 발명의 실시예 1에 따른 이득 제어 장치에 구비된 평균치 산출기의 구성을 나타내는 블록도,

도 5는 본 발명의 실시예 1에 따른 이득 제어 장치에 구비된 평균치 산출기의 구성을 나타내는 블록도,

도 6은 본 발명의 실시예 2에 따른 이득 제어 장치의 구성을 나타내는 블록도,

도 7은 본 발명의 실시예 3에 따른 이득 제어 장치의 구성을 나타내는 블럭도이다.

발명을 실시하기 위한 최선의 형태

이하, 본 발명을 실시하기 위한 최선의 실시예에 대해 도면을 참조하여 상세히 설명한다.

(실시예 1)

도 1은 본 발명의 실시예 1에 따른 이득 제어 장치의 구성을 나타내는 블럭도이다. 이 도면에 도시하는 바와 같이, 이득 제어 장치는 이득 제어 증폭기(101)와, AD 변환기(102)와, 평균치 산출기(103)와, 수속 계수 결정기(104)와, 대수 연산기(105)와, 이득 계수 결정기(106)와, 이득/전압 변환기(107)와, DA 변환기(108)를 구비하여 구성되어 있다. 또한, 수속 계수 결정기(104)는 비교 회로(104-A)와,수속 계수 선택 회로(104-B)를 구비하여 구성되어 있고, 이득 계수 결정기(106)는 차분값 산출기(106-A)와, 승산기(106-B)와, 가산기(106-C)와, 지연기(106-D)를 구비하여 구성되어 있다.

이 이득 제어 장치는 수신 신호의 1심볼마다 제어 전압을 산출하여 이득 제어 증폭기(101)의 제어를 행하는 것으로 한다.

이득 제어 증폭기(이하, 「GCA」라고 함)(101)는, 후술하는 DA 변환기(108)로부터 출력되는 제어 전압에 근거하여 수신 신호를 증폭한다. AD 변환기(102)는 GCA(101)에서 증폭된 수신 신호를 디지털 변환하여, 평균치 산출기(103)로 출력한다. 평균치 산출기(103)는 AD 변환기(102)로부터 출력된 디지털 신호의, 예컨대, 0.5 심볼분의 평균치를 산출하며, 산출한 평균치를 수속 계수 결정기(104)에 구비된 비교 회로(104-A) 및 대수 연산기(105)로 출력한다.

비교 회로(104-A)에는 임계값 A1 및 임계값 A2가 설정되어 있다. 비교 회로(104-A)는 평균치 산출기(103)로부터 출력된 평균치를 임계값 A1 및 임계값 A2를 이용해 임계값 판정하여, 그 판정 결과를 나타내는 신호를 수속 계수 선택 회로(104-B)로 출력한다.

수속 계수 선택 회로(104-B)에는 하기의 (수학식 1) 및 (수학식 2)에 따른 수속 계수 B1 및 수속 계수 B2가 미리 설정되어 있다.

수속 계수 상한값이란, AD 변환기(102)의 비트수, 수속 목표값 및 임계값 A1 등에 근거하여 산출되는 값이다. 수속 계수 B1 및 수속 계수 B2는, 본 실시예에 따른 이득 제어 장치에 과대 계단 신호가 입력된 때의 입출력 특성을 도출하고, 상기 계단 신호의 진폭, 샘플링 간격, 제어 주기, 평균화 길이, 임계값 A1, 임계값 A2, 수속 목표값 및 A/D 변화기(102)의 비트수를 고려하여 수속 조건을 도출하여, 수속 계수의 값 및 수속 계수를 가변시키는 조건을 결정하는 것에 의해 산출된다. 상기 제어 주기란, 제어 전압을 갱신하는 주기이며, 본 실시예에서는 1심볼 길이로 한다. 또한, 평균화 길이란, 수신 신호를 평균하는 구간이며, 본 실시예에서는 0.5심볼 길이로 한다. 상기 임계값 A2는 상기 평균치가 상기 AD 변환기(102)에 있어서 오버플로우(overflow)(클리핑(clipping))되어 있는지 여부를 판단하는 임계값이고, 또한, 상기 임계값 A1은 상기 평균치가 상기 AD 변환기(102)에 있어서 언더플로우(underflow)(0에 클리핑)되어 있는지 여부를 판단하는 임계값이며, 또한 상기 수속 목표값이란, AD 변환기(102)의 동적 범위를 1.0으로 한 때의 입력 레벨이다. 또, 오버플로우(클리핑)란, AD 변환기(102)의 출력 신호의 비트 수가 미리 설정되어 있는 비트수를 초과해 버리는 것을 말하며, 언더플로우(0에 클리핑)란, AD 변환기(102)의 입력 신호의 레벨이 낮아서 출력 신호가 0으로 인식되는 것을 말한다.

대수 연산기(105)는 평균치 산출기(103)로부터 출력된 평균치를 대수화하는연산을 행하여, 대수화한 평균치를 이득 계수 결정기(106)에 구비된 차분값 산출기(106-A)로 출력한다.

차분값 산출기(106-A)에는 미리 대수화된 평균치의 목표로 하는 값(이하, 「목표값」이라고 함)이 설정되어 있다. 차분값 산출기(106-A)는 대수 연산기(105)로부터 출력되는 대수화된 평균치(참조값)와 설정되어 있는 목표값과의 차이(이하「차분값」이라고 함)를 산출하여 승산기(106-B)로 출력한다. 즉, 차분값 산출기(106-A)는 참조값과 목표값과의 어긋남을 검출한다. 승산기(106-B)는 차분값 산출기(106-A)로부터 출력된 차분값에 수속 계수 선택 회로(104-B)로부터 출력된 수속 계수를 승산하여, 승산 결과를 가산기(106-C)로 출력한다. 가산기(106-C)는 승산기(106-B)의 승산 결과와 지연기(106-D)로부터 출력되는 1 심볼 전의 이득 계수를 가산하여, 금회 제어 타이밍의 이득 계수를 산출한다. 산출된 이득 계수는 이득/전압 변환기(107) 및 지연기(106-D)로 출력된다. 지연기(106-D)는 가산기(106-C)로부터 출력된 이득 계수를 1 심볼 지연시켜 가산기(106-C)로 출력한다.

이득/전압 변환기(107)는 가산기(106-C)로부터 출력되는 이득 계수를 소정의 변환식으로 변환하여 제어 전력을 생성하며, 생성한 제어 전압을 DA 변환기(108)로 출력한다. DA 변환기(108)는 이득/전압 변환기(107)로부터의 제어 전압을 D/A 변환하여, GCA(101)로 출력한다.

다음으로, 상기 구성을 갖는 이득 제어 장치의 동작에 대하여 설명한다.

수신 신호는 GCA(101)에서 DA 변환기(108)로부터의 아날로그 변환된 제어 전압에 근거해 결정되는 증폭율로 증폭되어, AD 변환기(102)로 출력된다. AD 변환기(102)에서는 증폭된 수신 신호가 디지털 변환되어, 평균치 산출기(103)로 출력된다. 평균치 산출기(103)에서는 디지털 변환된 수신 신호의 0.5 심볼분의 평균치가 산출되며, 산출된 평균치는 수속 계수 결정기(104) 및 대수 연산기(105)로 출력된다.

수속 계수 결정기(104)의 비교 회로(104-A)에는 미리 임계값 A1 및 임계값 A2가 설정되고, 수속 계수 선택 회로(104-B)에는 수속 계수 B1 및 수속 계수 B2가 설정되어 있다. 이 비교 회로(104-A)에서는 평균치 산출기(103)로부터 출력된 평균치가 임계값 판정되며, 그 판정 결과를 나타내는 신호가 수속 계수 선택 회로(104-B)로 출력된다. 구체적으로는, 평균치 산출기(103)로부터의 평균치가 하기의 (수학식 3)을 만족시키는지 여부의 임계값 판정을 행한다.

수속 계수 선택 회로(104-B)에서는 비교 회로(104-A)로부터 출력된 임계값 판정 결과를 나타내는 신호가 상기 (수학식 3)을 만족시킨다는 취지의 신호인 경우에는 수속 계수 B1이 선택되고, (수학식 3)을 만족시키지 않는다는 취지의 신호인 경우에는 수속 계수 B2가 선택된다. 이렇게 하여 선택된 수속 계수는 이득 계수 결정기(106)에 구비된 승산기(106-B)로 출력된다.

대수 연산기(105)에서는 평균치 산출기(103)로부터 출력된 평균치가 대수화되며, 대수화된 평균치가 차분값 산출기(106-A)로 출력된다.

차분값 산출기(106-A)에서는 대수 연산기(105)로부터 출력되는 대수화된 평균치와 미리 설정되어 있는 목표값과의 차이인 차분값이 산출되어, 승산기(106-B)로 출력된다. 승산기(106-B)에서는 차분값 산출기(106-A)로부터 출력된 차분값에 수속 계수 선택 회로(104-B)로부터 출력된 수속 계수가 승산되며, 이 승산 결과가 가산기(106-C)로 출력된다. 가산기(106-C)에서는 승산기(106-B)의 승산 결과가 지연기(106-D)로부터 출력되는 1 심볼 전의 이득 계수와 가산되어, 금회 제어 타이밍의 이득 계수가 산출된다. 산출된 이득 계수는 이득/전압 변환기(107) 및 지연기(106-D)로 출력된다. 지연기(106-D)에서는 가산기(106-C)로부터 출력된 이득 계수가 1 심볼분 지연 처리되어 가산기(106-C)로 출력된다.

이득/전압 변환기(107)에서는 이득 계수 결정기(106)로부터의 이득 계수가 하기 (수학식 4)에 따라서 변환되어, 제어 전압이 생성된다.

생성된 제어 전압은 DA 변환기(108)로 출력된다.

DA 변환기(108)에서는 이득/전압 변환기(107)로부터의 제어 전압이 하기 (수학식 5)에 따라서 아날로그 변환되어 GCA(101)로 출력된다.

본 실시예에 따른 이득 제어 장치는 이론 계산을 행하는 것에 의해 최적의 파라미터를 설정할 수 있다. 구체적으로는, 이하에 나타내는 조건하에서, 파라미터를 이하의 범위로 설정함으로써, ±80db의 레벨 변동이 발생하는 것과 같은 통신로에 있어서도, 10 심볼의 처리를 행하는 동안에 수신 신호 레벨을 수속 목표값에 대하여 ±2.0db 이내로 수속시킬 수 있다고 판단된다.

(조건)

AD 변환기 비트수 = 6

상정하는 계단 신호의 진폭 = 20∼80db

샘플링 간격 = 3.84㎒

제어 주기 = 1 심볼

평균화 길이 = 0.3∼0.9 심볼

(파라미터 설정값)

임계값 A1 = AD 변환기 최소값

임계값 A2 = AD 변환기 최대값 ×0.8

수속 목표값 = AD 변환기 최대값 ×0.3

수속 계수 B1 = 0.3∼0.5

수속 계수 B2 = 1.0∼2.8

또, 상기 조건은 여러가지의 요인에 의해서 변화되는 것이며 이론적으로 도출하는 것이 가능하다. 또한, 조건의 변화에 따라 설정되는 파라미터도 그 조건의 변화에 따라 적절히 변경되는 것이다. 예컨대, 제어 주기를 1 슬롯으로 한 경우에는, 10 슬롯의 처리를 행하는 동안에 수속 목표값에 대해 수속한다고 판단된다.

이와 같이, 본 실시예에 따른 이득 제어 장치에 의하면, AD 변환기(102)의출력 신호의 평균치에 따라 크기가 상이한 수속 계수를 선택하기 때문에, AD 변환기의 출력 신호의 전력 레벨을 목표값에 고속으로 수속시킬 수 있다. 즉, AD 변환기(102)의 출력 신호가 목표값으로부터 크게 떨어져 있는 경우에는, 큰 수속 계수를 선택하여 제어 전압을 크게 변화시키기 때문에, 목표값에 대하여 고속으로 근접시킬 수 있다. 한편, 목표값에 가까운 경우에는, 작은 수속 계수를 선택하여 제어 전압을 작게 변화시키기 때문에, 전력 레벨이 발산 혹은 발진하는 일이 없게 되어, 목표값에 대하여 고속으로 수속할 수 있다.

또, 본 실시예에 따른 이득 제어 장치는 1 심볼마다 제어 전압을 산출하여 GCA(101)를 제어하는 경우에 대해 설명했지만, 본 발명은 이에 한정되지 않고, 어떠한 단위마다 제어를 행해도 좋다. 예컨대, 1 슬롯마다 제어를 행해도 좋다.

또, 본 실시예에 있어서는, 비교 회로(104-A)에 임계값 A1 및 임계값 A2의 2개의 임계값이 설정되어 있는 경우에 대해서만 설명했지만, 본 발명은 이에 한정되지 않고, 임계값 A1만 설정되어 있어도 좋다. 이 경우에는, 비교 회로(104-A)는 평균치 산출기(103)로부터의 평균치가 하기의 (수학식 6)을 만족시키는지 여부의 임계값 판정을 행한다.

수속 계수 선택 회로(104-B)는 비교 회로(104-A)로부터 출력된 임계값 판정 결과를 나타내는 신호가 상기 (수학식 6)을 만족시킨다는 취지의 신호인 경우에는 수속 계수 B1을 선택하고, (수학식 6)을 만족시키지 않는다는 취지의 신호인 경우에는 수속 계수 B2를 선택하여 수속 계수를 설정한다.

또, 비교 회로(104-A)에는 임계값 A2만 설정되어 있어도 좋다. 이 경우에는, 비교 회로(104-A)는 평균치 산출기(103)로부터의 평균치가 하기의 (수학식 7)을 만족시키는지 여부의 임계값 판정을 행한다.

수속 계수 선택 회로(104-B)는 비교 회로(104-A)로부터 출력된 임계값 판정 결과를 나타내는 신호가 상기 (수학식 7)을 만족시킨다는 취지의 신호인 경우에는 수속 계수 B1을 선택하고, (수학식 7)을 만족시키지 않는다는 취지의 신호인 경우에는 수속 계수 B2를 선택하여 수속 계수를 설정한다.

또, 비교 회로(104-A)에는 3개 이상의 임계값이 설정되어 있어도 좋다.

본 실시예에 따른 이득 제어 장치에 구비된 평균치 산출기(103)는 도 2에 나타내는 구성을 갖는다. 도 2는 본 실시예에 따른 이득 제어 장치에 구비된 평균치 산출기(103)의 구성을 나타내는 블록도이다.

도 2에 도시하는 바와 같이 평균치 산출기(103)는 평균 회로(201, 202)와, 2승합 계산 회로(203)를 구비하여 구성된다. 평균 회로(201)는 AD 변환기(102)로부터 출력되는 디지털 변환된 수신 신호의 동상 성분(I 성분)의 0.5 심볼분의 평균치를 산출하여 2승합 계산 회로(203)로 출력한다. 평균 회로(202)는 AD 변환기(102)로부터 출력되는 디지털 변환된 수신 신호의 직교 성분(Q 성분)의 0.5 심볼분의 평균치를 산출하여 2승합 계산 회로(203)로 출력한다. 2승합 계산 회로(203)는 평균회로(201) 및 평균 회로(202)로부터 출력되는 각 성분의 평균치를 2승하여, 그 2승한 각 성분의 평균치의 합을 취한다. 그리고, 2승한 각 성분의 평균치의 합을 AD 변환기(102)의 출력의 평균치로서 수속 계수 결정기(104) 및 대수 연산기(105)로 출력한다.

이와 같이, 상기한 구성의 평균치 산출기(103)에 의하면, 평균 회로(201, 201)에서 평균 연산을 행한 후에 2승합 계산 회로(203)에서 2승 연산을 행하는 것에 의해, 2승 연산을 먼저 실행하는 경우와 비교해서, 승산 회수를 적게 억제할 수 있기 때문에, 이득 제어를 행할 때의 처리량을 저감시킬 수 있다. 또한, 2승 연산을 먼저 실행하는 경우와 비교하여 2승 연산의 회수를 적게 억제하는 것에 의해, 2승 처리시에 오버플로우를 적게 억제할 수 있기 때문에, 정밀도 좋게 평균치를 산출할 수 있다.

또, 평균치 산출기(103)는 도 3에 나타내는 구성이어도 좋다. 도 3은 본 실시예에 따른 이득 제어 장치에 구비된 평균치 산출기(103)의 구성을 나타내는 블록도이다.

도 3에 도시하는 바와 같이 평균치 산출기(103)는 2승 계산 회로(301, 302)와, 평균 회로(303)를 구비하여 구성된다. 2승 계산 회로(301)는 AD 변환기(102)로부터 출력된 디지털 변환된 수신 신호의 동상 성분(I 성분)을 2승하여 평균 회로(303)로 출력한다. 2승 계산 회로(302)는 AD 변환기(102)로부터 출력되는 디지털 변환된 수신 신호의 직교 성분(Q 성분)을 2승하여 평균 회로(303)로 출력한다. 평균 회로(303)는 2승 계산 회로(301) 및 2승 계산 회로(302)로부터 출력되는각 성분의 2승값의 평균치를 산출한다. 그리고, 산출한 2승값의 평균치를 AD 변환기(102)의 출력의 평균치로서 수속 계수 결정기(104) 및 대수 연산기(105)로 출력한다.

이와 같이, 상기한 구성의 평균치 산출기(103)에 의하면, 2승 계산 회로(301, 302)에서 2승 연산을 행한 후에 평균 회로(303)에서 평균치를 산출하는 것에 의해 평균치를 먼저 산출하는 경우와 비교하여 노이즈를 더욱 억제할 수 있기 때문에, 정밀도 좋게 평균치를 산출할 수 있다.

또, 평균치 산출기(103)는 도 4에 나타내는 구성이어도 좋다. 도 4는 본 실시예에 따른 이득 제어 장치에 구비된 평균치 산출기(103)의 구성을 나타내는 블록도이다.

도 4에 도시하는 바와 같이 평균치 산출기(103)는 평균 회로(401)와, 평방근 계산 회로(402)를 구비하여 구성된다. 평균 회로(401)는 AD 변환기(102)로부터 출력되는 디지털 변환된 수신 신호의 동상 성분(I 성분) 및 직교 성분(Q 성분)의 평균치를 각각 산출하여, 평방근 계산 회로(402)로 출력한다. 평방근 계산 회로(402)는 평균 회로(401)로부터 출력되는 각 성분의 평균치의 평방근을 계산한다. 그리고, 계산한 평방근을 AD 변환기(102)의 출력의 평균치로서 수속 계수 결정기(104) 및 대수 연산기(105)로 출력한다.

이와 같이, 상기한 구성의 평균치 산출기(103)에 의하면, 평방근 계산 회로(402)에서 평균치의 평방근을 구하는 것에 의해 평균치를 나타내기 위해 필요한 비트수를 삭감할 수 있기 때문에, 하드웨어 규모를 삭감할 수 있다.

또, 평균치 산출기(103)는 도 5에 나타내는 구성이어도 좋다. 도 5는 본 실시예에 따른 이득 제어 장치에 구비된 평균치 산출기(103)의 구성을 나타내는 블록도이다.

도 5에 도시하는 바와 같이 평균치 산출기(103)는 평균 회로(501)와, 가산기(502)와, 지연기(503)를 구비하여 구성된다. 평균치 산출기(501)는 AD 변환기(102)로부터 출력되는 디지털 변환된 수신 신호의 동상 성분(I 성분) 및 직교 성분(Q 성분)의 평균치를 각각 산출하여 가산기(502)로 출력한다. 가산기(502)는 평균 회로(501)로부터 출력되는 평균치와 지연기(503)로부터 출력되는 1 심볼 전의 평균치를 가산한다. 그리고, 가산한 값을 AD 변환기(102)의 출력의 평균치로서 수속 계수 결정기(104) 및 대수 연산기(105)로 출력한다.

이와 같이, 상기한 구성의 평균치 산출기(103)에 의하면, 전회 처리 타이밍에서의 평균치를 금회 제어 타이밍의 평균치에 가산하여 AD 변환기(102)의 출력 신호의 평균치로 하는 것에 의해, 평균치 산출 처리에 의한 지연이 발생하는 일없이 긴 구간의 평균치를 산출할 수 있기 때문에, 고속 페이딩 등에 의한 큰 수신 레벨의 변동이 발생한 때에도 이득 제어를 고속으로 실행할 수 있다.

(실시예 2)

실시예 2에 따른 이득 제어 장치는, 수신 신호의 수신 레벨과 그 목표값과의 어긋남(차분값)을 검출하고, 그 검출 결과에 근거하여 제어 전압을 산출하며, 산출한 제어 전압에 따라 증폭기의 이득을 제어한다. 증폭기의 이득을 제어하는 제어전압은 상기 차분값의 대수에 수신 신호의 수신 레벨에 근거해 결정되는 수속 계수를 승산하며, 또한 그 승산 결과와 전회 제어시에 있어서의 제어 전압을 가산함으로써 이득 계수를 구하고, 구한 이득 계수를 전압의 오더로 변환하는 것에 의해 산출된다. 이 수속 계수는 디지털 변환시에 오버플로우 또는 언더플로우를 일으키고 있는 샘플 수를 이용하여 소정의 임계값 판정을 행하는 것에 의해 결정된다.

즉, 실시예 2는 디지털 변환시에 오버플로우 또는 언더플로우를 일으키고 있는 샘플수에 근거하여 수속 계수를 결정하는 점에서 실시예 1과 상이하다. 도 6은 본 발명의 실시예 2에 따른 이득 제어 장치의 구성을 나타내는 블록도이다. 도 6에 나타내는 이득 제어 장치에 있어서, 도 1과 동일한 부분에 관해서는 도 1과 동일한 부호를 부여하고 그 상세한 설명은 생략한다.

도 6에 나타내는 이득 제어 장치는, GCA(101)에서 증폭된 입력 신호를 A/D 변환할 때에 오버플로우가 발생한 비트수 및 언더플로우가 발생한 비트수를 계수하는 계수기(601)와, 상기 계수기(601)의 출력 신호에 근거하여 수속 계수를 결정하는 수속 계수 결정기(602)를 구비하여 구성된다. 또한, 수속 계수 결정기(602)는 비교 회로(602-A)와, 수속 계수 선택 회로(602-B)를 구비하여 구성되어 있다.

상기한 구성의 이득 제어 장치에서는, GCA(101)에서 증폭된 수신 신호는 AD 변환기(102)에서 디지털 변환된다. 계수기(601)는, AD 변환기(102)에서 디지털 변환할 때에, 일정 구간에서 오버플로우가 발생한 비트수 및 언더플로우가 발생한 비트수를 계수하며, 계수한 각각의 비트수의 합계 수를 수속 계수 결정기(602)에 구비된 비교 회로(602-A)로 출력한다.

비교 회로(602-A)에는 임계값 A3가 설정되어 있다. 비교 회로(602-A)는 임계값 A3를 이용하여 계수기(601)로부터 출력된 합계수의 임계값 판정을 행한다. 구체적으로는, 계수기(601)로부터의 합계수가 하기의 (수학식 8)을 만족시키는지 여부의 임계값 판정을 행한다.

그리고, 비교 회로(602-A)는 임계값 판정 결과를 나타내는 신호를 수속 계수 선택 회로(602-B)로 출력한다.

수속 계수 선택 회로(602-B)에는 수속 계수 B1 및 수속 계수 B2가 미리 설정되어 있다. 또, 이 수속 계수는 실시예 1과 마찬가지의 것이다. 수속 계수 선택 회로(602-B)에서는 비교 회로(602-A)로부터 출력된 임계값 판정 결과를 나타내는 신호가 상기 (수학식 8)을 만족시킨다는 취지의 신호인 경우에는 수속 계수 B1이 선택되며, (수학식 8)을 만족시키지 않는다는 취지의 신호인 경우에는 수속 계수 B2가 선택된다. 이렇게 하여 선택된 수속 계수는 이득 계수 결정기(106)에 구비된 차분값 산출기(106-A)로 출력된다.

이와 같이, 본 실시예에 따른 이득 제어 장치에 의하면, AD 변환기(102)에서 디지털 변환할 때에 오버플로우 또는 언더플로우한 샘플수에 따라 크기가 다른 수속 계수를 선택하기 때문에, AD 변환기의 출력 신호의 전력 레벨을 목표값에 고속으로 수속시킬 수 있다. 즉, AD 변환기(102)의 출력 신호가 목표값으로부터 크게 떨어져 있는 경우에는, 큰 수속 계수를 선택하여 제어 전압을 크게 변화시키기 때문에, 목표값에 대해 고속으로 근접시킬 수 있다. 한편, 목표값에 가까운 경우에는, 작은 수속 계수를 선택하여 제어 전압을 작게 변화시키기 때문에, 목표값의 전후를 쓸데없이 왕복하는 일이 없어져, 목표값에 대하여 고속으로 수속할 수 있다.

(실시예 3)

실시예 3에 따른 이득 제어 장치는, 수신 신호의 수신 레벨과 그 목표값과의 어긋남(차분값)을 검출하고, 그 검출 결과에 근거해 제어 전압을 산출하며, 산출한 제어 전압에 따라 증폭기의 이득을 제어한다. 증폭기의 이득을 제어하는 제어 전압은 상기 차분값의 대수에 수신 신호의 수신 레벨에 근거해 결정되는 수속 계수를 승산하고, 또한 그 승산 결과와 전회 제어시에 있어서의 제어 전압을 가산함으로써 이득 계수를 구하며, 구한 이득 계수를 전압의 오더로 변환하는 것에 의해 산출된다. 이 수속 계수는 수신 신호의 수신 레벨을 이용하여 소정의 임계값 판정을 행하는 것에 의해 결정된다.

즉, 실시예 3은 수신 신호의 전력 레벨을 그대로 임계값 판정함으로써 수속계수를 결정하는 점에서 실시예 1과 상이하다. 도 7은 본 발명의 실시예 3에 따른 이득 제어 장치의 구성을 나타내는 블록도이다. 도 7에 나타내는 이득 제어 장치에 있어서 도 1과 동일한 부분에 관해서는 도 1과 동일한 부호를 부여하고 그 상세한 설명은 생략한다.

도 7에 나타내는 이득 제어 장치는 수신 신호 레벨에 근거하여 수속 계수를 결정하는 수속 계수 결정기(701)를 구비하여 구성된다. 수속 계수 결정기(701)는비교 회로(701-A)와, 수속 계수 선택 회로(701-B)를 구비하여 구성되어 있다. 또, 여기서 말하는 수신 레벨이란, SIR(Signal to Interference Ratio), RSCP, RSSI, EC/IO, BER(Bit Error Ratio) 혹은 BLER중 어느 하나를 가리킨다.

상기한 구성의 이득 제어 장치에서는, 수신 신호는 GCA(101) 및 비교 회로(701-A)로 출력된다. 비교 회로(701-A)에는 임계값 A4가 설정되어 있다. 비교 회로(701-A)는 임계값 A4를 이용하여 수신 신호 레벨의 임계값 판정을 행한다. 구체적으로는, 수신 신호 레벨이 하기의 (수학식 9)을 만족시키는지 여부의 임계값 판정을 행한다.

그리고, 비교 회로(701-A)는 임계값 판정 결과를 나타내는 신호를 수속 계수 선택 회로(701-B)로 출력한다.

수속 계수 선택 회로(701-B)에는 수속 계수 B1 및 수속 계수 B2가 미리 설정되어 있다. 또, 이 수속 계수는 실시예 1과 마찬가지의 것이다. 수속 계수 선택 회로(701-B)에서는 비교 회로(701-A)로부터 출력된 임계값 판정 결과를 나타내는 신호가 상기 (수학식 9)을 만족시킨다는 취지의 신호인 경우에는 수속 계수 B1이 선택되고, (수학식 9)을 만족시키지 않는다는 취지의 신호인 경우에는 수속 계수 B2가 선택된다. 이렇게 하여 선택된 수속 계수는 이득 계수 결정기(106)에 구비된 차분값 산출기(106-A)로 출력된다.

이와 같이, 본 실시예에 따른 이득 제어 장치에 의하면, 수신 신호 레벨에따라 크기가 다른 수속 계수를 선택하기 때문에, AD 변환기(102)의 출력 신호의 전력 레벨을 목표값에 고속으로 수속시킬 수 있다. 즉, AD 변환기(102)의 출력 신호가 목표값으로부터 크게 떨어저 있는 경우에는, 큰 수속 계수를 선택하여 제어 전압을 크게 변화시키기 때문에, 목표값에 대하여 고속으로 근접시킬 수 있다. 한편, 목표값에 가까운 경우에는, 작은 수속 계수를 선택하여 제어 전압을 작게 변화시키기 때문에, 목표값의 전후를 쓸데없이 왕복하는 일이 없어져, 목표값에 대하여 고속으로 수속시킬 수 있다.

이상 설명한 바와 같이, 본 발명에 의하면, 수신 신호의 수신 레벨에 근거하여 고속 AGC에 바람직한 수속 계수를 선택하기 때문에, 고속 페이딩 혹은 압축 모드시의 주파수 전환된 때에 있어서도, 디지털 변환된 수신 신호의 전력 레벨을 발산 또는 발진시키는 일없이, 수속 목표값에 고속으로 수속시키는 것이 가능한 이득 제어 장치를 제공할 수 있다.

본 출원은 2000년 3월 31일자 출원된 일본 특허 출원 제 2000-098515 호에 근거한다. 이 출원의 내용은 모두 여기에 포함시켜 놓는다.

본 발명은 CDMA 이동체 통신에 있어서의 이득 제어 장치 및 이득 제어 방법의 분야에 이용하는 데 바람직하다.

Claims

수신 신호의 수신 레벨에 근거해 수속 계수를 결정하는 수속 계수 결정 수단과,

상기 수신 신호를 이용하여 얻어지는 참조값과 미리 설정된 목표값과의 어긋남을 검출하는 검출 수단과,

상기 검출 수단의 검출 결과와 상기 수속 계수에 기초해 제어 전압을 산출하는 제어 전압 산출 수단과,

상기 제어 전압 산출 수단에서 산출된 제어 전압에 따라 수신 신호를 증폭하는 증폭 수단

을 포함하는 이득 제어 장치.
제 1 항에 있어서,

수신 신호의 수신 레벨의 평균치를 산출하는 평균치 산출 수단을 구비하며, 수속 계수 결정 수단은 상기 평균치 산출 수단으로부터의 평균치에 근거하여 수속계수를 결정하는 이득 제어 장치.
제 1 항에 있어서,

수신 신호를 디지털 변환하는 A/D 변환 수단을 구비하며, 수속 계수 결정 수단은 상기 A/D 변환 수단에 설정되어 있는 비트수를 초과해 디지털 변환된 샘플 및 입력 신호의 레벨이 0에 근사되어 디지털 변환된 샘플을 계수하며, 계수한 샘플 수에 근거하여 수속 계수를 결정하는 이득 제어 장치.
제 1 항에 있어서,

수속 계수 결정 수단은 수신 신호의 수신 레벨과 미리 설정되어 있는 임계값을 비교하여 임계값 판정을 행하는 것에 의해 수속 계수를 결정하는 이득 제어 장치.
제 2 항에 있어서,

수속 계수 결정 수단은 평균치 산출 수단에서 산출된 평균치와 미리 설정되어 있는 임계값을 비교하여 임계값 판정을 행하는 것에 의해 수속 계수를 결정하는 것을 특징으로 하는 이득 제어 장치.
제 3 항에 있어서,

수속 계수 결정 수단은 계수한 샘플 수와 미리 설정되어 있는 임계값을 비교하여 임계값 판정을 행하는 것에 의해 수속 계수를 결정하는 이득 제어 장치.
제 1 항에 있어서,

제어 전압 산출 수단은 검출 수단의 검출 결과에 수속 계수 결정 수단에서 결정된 수속 계수를 승산하며, 그 승산 결과에 전회 제어 타이밍에 있어서의 제어 전압을 가산하여 새로운 제어 전압을 산출하는 이득 제어 장치.
제 2 항에 있어서,

평균치 산출 수단은 수신 신호의 동상 성분의 평균치인 동상 평균치와 수신 신호의 직교 성분의 평균치인 직교 평균치를 각각 산출하며, 산출한 동상 평균치와 직교 평균치를 각각 2승하여 가산하는 이득 제어 장치.
제 2 항에 있어서,

평균치 산출 수단은 수신 신호의 동상 성분을 2승한 값과 수신 신호의 직교 성분을 2승한 값과의 평균치를 산출하는 이득 제어 장치.
제 2 항에 있어서,

평균치 산출 수단은 수신 신호의 일정 구간의 평균치를 산출하며, 산출한 평균치의 평방근을 취하는 이득 제어 장치.
제 2 항에 있어서,

평균치 산출 수단은 수신 신호의 평균치를 산출하며, 산출한 평균치와 이전의 평균치를 가산하는 이득 제어 장치.
이득 제어 장치를 구비하는 통신 단말 장치로서,

상기 이득 제어 장치는

수신 신호의 수신 레벨에 근거해 수속 계수를 결정하는 수속 계수 결정 수단과,

상기 수신 신호를 이용해 얻어지는 참조값과 미리 설정된 목표값과의 어긋남을 검출하는 검출 수단과,

상기 검출 수단의 검출 결과와 상기 수속 계수에 기초해 제어 전압을 산출하는 제어 전압 산출 수단과,

상기 제어 전압 산출 수단에서 산출된 제어 전압에 따라 수신 신호를 증폭하는 증폭 수단을 구비하는

통신 단말 장치.
이득 제어 장치를 구비하는 기지국 장치로서,

상기 이득 제어 장치는

수신 신호의 수신 레벨에 근거해 수속 계수를 결정하는 수속 계수 결정 수단과,

상기 수신 신호를 이용해 얻어지는 참조값과 미리 설정된 목표값과의 어긋남을 검출하는 검출 수단과,

상기 검출 수단의 검출 결과와 상기 수속 계수에 기초해 제어 전압을 산출하는 제어 전압 산출 수단과,

상기 제어 전압 산출 수단에서 산출된 제어 전압에 따라 수신 신호를 증폭하는 증폭 수단을 구비하는

기지국 장치.
수신 신호의 수신 레벨에 근거해 수속 계수를 결정하고, 상기 수신 신호를 이용해서 얻어지는 참조값과 미리 설정된 목표값과의 어긋남을 검출하며, 검출 결과와 상기 수속 계수에 기초해 제어 전압을 산출하고, 산출한 제어 전압에 따라 수신 신호를 증폭하는 이득 제어 방법.