JP5681531B2 - 自動利得制御装置および自動利得制御方法 - Google Patents
自動利得制御装置および自動利得制御方法 Download PDFInfo
- Publication number
- JP5681531B2 JP5681531B2 JP2011047641A JP2011047641A JP5681531B2 JP 5681531 B2 JP5681531 B2 JP 5681531B2 JP 2011047641 A JP2011047641 A JP 2011047641A JP 2011047641 A JP2011047641 A JP 2011047641A JP 5681531 B2 JP5681531 B2 JP 5681531B2
- Authority
- JP
- Japan
- Prior art keywords
- average power
- gain control
- converter
- signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000004364 calculation method Methods 0.000 claims description 58
- 238000001514 detection method Methods 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3078—Circuits generating control signals for digitally modulated signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Description
従来の自動利得制御装置について図3を用いて説明する。図3は、従来の自動利得制御装置の構成ブロック図である。
図3に示すように、従来の自動利得制御装置は、可変利得増幅器21と、A/D変換器22と、平均電力検波回路23と、利得制御回路24とを備えている。
可変利得増幅器21は、入力される受信信号を、利得制御回路24によって制御される利得で増幅して出力する。
A/D変換器22は、アナログ信号をディジタル信号に変換する。
平均電力検波回路23は、特定時間における受信信号の平均電力を検波して平均電力値を出力する。
利得制御回路24は、平均電力検波回路23で検波された平均電力値と、予め設定されたしきい値とを比較して、その結果に基づいて可変利得増幅器21の利得を制御する。
受信信号は、利得制御回路21で信号レベルに応じた利得で増幅され、増幅された信号は、A/D変換器22でディジタル信号に変換され、平均電力検波回路23で平均電力値が算出される。
そして、利得制御回路24が、検出された平均電力値としきい値とを比較して、比較結果に基づいて、可変利得増幅器21に対して利得の制御を行う。
例えば、適応変調に対応するシステムでは、最もPAPR(Peak to Average Power Ratio)の大きい変調方式に合わせて利得制御を行うようになっている。
尚、送信機では、ピーク信号をクリップして電源効率を向上させるリミッタ技術が用いられ、同じ変調方式でもPAPRが異なってくるが、システムの互換性を考慮すると、PAPRの大きな送信機を考慮して利得制御しなければならない。
次に、別の従来の自動利得制御装置について図4を用いて説明する。図4は、別の従来の自動利得制御装置の構成ブロック図である。
図4に示すように、別の従来の自動利得制御装置は、可変利得増幅器31と、A/D変換器32と、ピーク電力検波回路33と、利得制御回路34とを備えている。
可変利得増幅器31と、A/D変換器32は、図4に示したものと同様である。
ピーク電力検波回路33は、A/D変換器32の出力を検波して、特定の監視期間(スパン)におけるピーク電力値を検出して、利得制御回路34に出力する。
利得制御回路34は、ピーク電力値が、A/D変換器32におけるフルスケール(飽和しない最大入力レベル)と一致するよう、可変利得増幅器31の利得を制御する。
受信信号は、利得制御回路31で信号レベルに応じた利得で増幅され、増幅された信号は、A/D変換器32でディジタル信号に変換され、ピーク電力検波回路33で特定期間のピーク電力値が検出される。
そして、利得制御回路34が、検出されたピーク電力値がA/D変換器32のフルスケールと一致するよう、可変利得増幅器31の利得を制御する。
自動利得制御に関する技術としては、特開2002−77101号公報(株式会社日立国際電気、特許文献1)がある。
特許文献1には、OFDM信号受信機において、受信信号の平均電力を算出し、平均電力を基準電圧と比較して、比較結果に基づいてAGCの利得を制御することや、OFDM信号の有効シンボル期間の長さに基づいて、複数の基準電圧の内のいずれかを選択して切り替えることが記載されている。
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る自動利得制御装置は、可変利得増幅器で増幅された受信信号をA/D変換部でディジタル信号に変換し、平均電力検波回路が、当該ディジタル信号を用いて受信信号の平均電力を検波すると共に、瞬時電力対平均電力算出回路が、瞬時電力対平均電力の値を算出し、閾値算出回路が、入力された瞬時電力対平均電力の中で最大の値(PAPR)を求め、A/D変換器のフルスケールからPAPRを差し引いて閾値として決定し、利得制御回路が、平均電力の値と決定された閾値とを比較して可変利得増幅器における利得を特定する自動利得制御装置としており、簡単な処理で、平均電力とピーク電力の両方に応じた利得制御を行うことができ、信号の種別にかかわらず、オーバーフローの発生を防ぎ、A/D変換器のダイナミックレンジを有効に使用することができ、受信品質を向上させることができるものである。
本発明の実施の形態に係る自動利得制御装置の構成について図1を用いて説明する。図1は、本発明の実施の形態に係る自動利得制御装置の構成ブロック図である。
図1に示すように、本発明の実施の形態に係る自動利得制御装置(本装置)は、可変利得増幅器11と、A/D変換器12と、平均電力検波回路13と、ピーク電力検波回路14と、閾値算出回路15と、利得制御回路16とを備えている。
可変利得増幅器11は、入力される受信信号を、利得制御回路14によって制御される利得で増幅して出力する。可変利得増幅器11は、請求項における可変利得増幅部に相当する。
A/D変換器12は、増幅された受信信号であるアナログ信号をディジタル信号に変換する。
瞬時電力対平均電力算出回路14は、A/D変換器12からのディジタル信号と、平均電力検波回路からの平均電力値に基づいて、受信信号の瞬時電力対平均電力値を算出して随時出力する。瞬時電力対平均電力算出回路14は、請求項における瞬時電力対平均電力算出部に相当する。
上記構成のディジタル回路部分は、DSP(Digital Signal Processor)等で構成される。
本装置の特徴部分である閾値算出回路15について説明する。
閾値算出回路15は、瞬時電力対平均電力算出回路14から入力される瞬時電力対平均電力値と、A/D変換器12のフルスケールとから閾値を算出して、利得制御回路16の閾値を更新するものである。
これにより、閾値算出回路15は、一定時間内の複数(m個)の瞬時電力対平均電力値(s1,s2,s3,...,sm)を得る。
閾値算出回路15は、これらの複数の瞬時電力対平均電力値を用いて閾値を算出するが、ここで、2つの算出方法がある。
[閾値算出方法(1)]
まず、第1の閾値算出方法について説明する。
閾値算出回路15は、m個の瞬時電力対平均電力値(s1,s2,s3,...,sm)の中から、最大の瞬時電力対平均電力値(PAPR)を求め、これをy(dB)とする。
また、A/D変換器12のフルスケールをx(dBm)とする。
そして、閾値算出回路15は、x−yを算出して、x−y(dBm)を閾値として決定し、利得制御回路16に出力する。
このようにして第1の閾値算出方法が行われる。
次に、第2の閾値算出方法について説明する。
第2の方法は、確率を考慮して、無視できるほど発生頻度の低い瞬時電力を無視し、A/D変換器12のダイナミックレンジをより有効に利用するものである。
そして、並べ替えた瞬時電力対平均電力値に基づいて、A/D変換器12でオーバーフローしても受信誤りへの影響を無視できると予め判定された特定の確率α%に相当する瞬時電力対平均電力値を求める。特定の確率の値は、予め閾値算出回路15に記憶されている。
この処理は、瞬時電力対平均電力値の確率密度関数において、無視できる程度の特定の確率となる瞬時電力対平均電力値を求めるものである。
つまり、瞬時電力対平均電力値の大きい方からα%の信号は、極めて頻度が低いため、オーバーフローによって受信できなかったとしても全体の受信信号に対する影響は無視し得るものであり、それを除いた最大の瞬時電力対平均電力値を用いて閾値を算出するものである。
次に、閾値算出回路15における第2の方法の処理について図2を用いて説明する。図2は、閾値算出部における第2の方法の処理を示すフローチャートである。
図2に示すように、閾値算出回路15は、A/D変換器12のフルスケール(dBm)をxとし(100)、平均電力検波回路13からの特定期間についての平均電力値と、ピーク電力検波回路14から当該特定期間に随時入力されるピーク電力値とを入力する(102)。
このようにして、閾値算出回路15における処理が行われるものである。
尚、処理104の代わりに、閾値算出回路15は、入力されたm個の瞬時電力対平均電力値に基づいて確率密度関数を求め、当該確率密度関数に基づいて確率α%となる瞬時電力対平均電力値を求めてもよい。
次に、利得制御回路16における利得制御について説明する。
利得制御回路16は、平均電力検波回路13からの平均電力値と、設定された閾値とを比較して、可変利得増幅器11の利得を制御する。
具体的には、利得制御回路16は、受信信号の平均電力値をP(dBm)とした場合に、P−(x−y)の値が正であれば、利得が大きすぎるとして、利得をP−(x−y)(dB)だけ小さくするよう制御する。
負の場合には、利得制御回路16は通常、利得の制御は行わないが、システムによっては利得を大きくする制御を行うようにしてもよい。
本発明の実施の形態に係る自動利得制御装置によれば、可変利得増幅器11で増幅された受信信号を、A/D変換器12でディジタル信号に変換し、平均電力検波回路13が、当該ディジタル信号を用いて特定期間の平均電力値を検波すると共に、瞬時電力対平均電力算出回路14が、瞬時電力対平均電力値を算出し、閾値算出回路15が、瞬時電力対平均電力算出回路14から一定期間に入力された瞬時電力対平均電力値の中で最大の瞬時電力対平均電力値(PAPR)(y(dB))を、A/D変換器12のフルスケール(x(dBm))から差し引いた値(x−y(dBm))を閾値として利得制御回路16に設定し、利得制御回路16が、平均電力検波回路13からの平均電力値と設定された閾値とを比較して可変利得増幅器11における利得を制御する自動利得制御装置としており、簡単な処理で、平均電力とピーク電力の両方に応じた利得制御を行うことができ、信号の種別にかかわらず、オーバーフローの発生を低減して、A/D変換器12のダイナミックレンジを有効に使用することができ、雑音の影響を低減し、受信品質を向上させることができる効果がある。
Claims (2)
- 受信信号を信号レベルに応じた利得により増幅する自動利得制御装置であって、
増幅された信号をアナログからディジタルに変換するA/D変換器と、
前記A/D変換器からの信号を入力し、特定期間における受信信号の平均電力を検波する平均電力検波部と、
前記A/D変換器からの信号と前記平均電力検波部からの平均電力とを入力し、瞬時電力対平均電力値を算出する瞬時電力対平均電力算出回路と、
前記A/D変換器でオーバーフローしても受信誤りへの影響を無視できると予め判定された特定の確率を記憶しておき、一定期間に入力された複数の前記瞬時電力対平均電力値の確率密度に基づいて、前記特定の確率に対応する瞬時電力対平均電力値を求め、前記求められた特定の確率に対応する瞬時電力対平均電力値を前記A/D変換器のフルスケールから差し引いて閾値として決定する閾値算出部と、
前記平均電力の値と前記決定された閾値とを比較して、比較結果に基づいて利得を特定する利得制御部と、
入力される受信信号を前記特定された利得により増幅する可変利得増幅部とを有することを特徴とする自動利得制御装置。 - 受信信号を信号レベルに応じた利得により増幅する自動利得制御方法であって、
増幅された信号をアナログからディジタルに変換し、
前記ディジタルに変換された信号の特定期間における平均電力を検波し、
前記ディジタルに変換された信号と前記検波された平均電力から瞬時電力対平均電力値を算出し、
前記ディジタル変換時にオーバーフローしても受信誤りへの影響を無視できると予め判定された特定の確率を記憶し、
一定期間に算出された複数の前記瞬時電力対平均電力値の確率密度に基づいて、前記特定の確率に対応する瞬時電力対平均電力値を算出し、
前記求められた特定の確率に対応する瞬時電力対平均電力値をディジタル変換できるフルスケールから差し引いて閾値として決定し、
前記平均電力と前記決定された閾値とを比較して、比較結果に基づいて利得を特定し、
入力される受信信号を前記特定された利得により増幅することを特徴とする自動利得制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011047641A JP5681531B2 (ja) | 2011-03-04 | 2011-03-04 | 自動利得制御装置および自動利得制御方法 |
US14/001,995 US9059671B2 (en) | 2011-03-04 | 2012-01-12 | Automatic gain control device |
PCT/JP2012/050457 WO2012120917A1 (ja) | 2011-03-04 | 2012-01-12 | 自動利得制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011047641A JP5681531B2 (ja) | 2011-03-04 | 2011-03-04 | 自動利得制御装置および自動利得制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012186610A JP2012186610A (ja) | 2012-09-27 |
JP2012186610A5 JP2012186610A5 (ja) | 2014-03-13 |
JP5681531B2 true JP5681531B2 (ja) | 2015-03-11 |
Family
ID=46797888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011047641A Active JP5681531B2 (ja) | 2011-03-04 | 2011-03-04 | 自動利得制御装置および自動利得制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9059671B2 (ja) |
JP (1) | JP5681531B2 (ja) |
WO (1) | WO2012120917A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8953670B1 (en) * | 2013-10-25 | 2015-02-10 | Mitsubishi Electric Research Laboratories, Inc. | Digital power encoder for direct digital-RF transmitter |
US9112471B1 (en) * | 2014-03-19 | 2015-08-18 | Freescale Semiconductor, Inc. | Gain control system for wireless communication system |
US10079584B1 (en) * | 2017-03-14 | 2018-09-18 | Futurewei Technologies, Inc. | Closed-loop automatic gain control in linear burst-mode transimpedance amplifier |
JP7275383B2 (ja) * | 2020-04-08 | 2023-05-17 | 三菱電機株式会社 | 受信機及び自動利得制御方法 |
US20220029594A1 (en) * | 2020-07-22 | 2022-01-27 | Intelligent Fusion Technology, Inc. | Method, device, and storage medium for hybrid automatic gain control in communication system |
US11870406B2 (en) | 2022-03-14 | 2024-01-09 | Rafael Microelectronics, Inc. | Fast automatic gain control circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002077101A (ja) | 2000-09-04 | 2002-03-15 | Hitachi Ltd | Ofdm信号受信装置 |
US7773702B2 (en) * | 2004-05-03 | 2010-08-10 | Qualcomm Incorporated | Gain control for a receiver in a multi-carrier communication system |
JP4316420B2 (ja) | 2004-05-10 | 2009-08-19 | 三菱電機株式会社 | 自動利得制御装置、受信機及び自動利得制御方法 |
US8605836B2 (en) | 2005-03-11 | 2013-12-10 | Qualcomm Incorporated | Automatic gain control for a wireless receiver |
-
2011
- 2011-03-04 JP JP2011047641A patent/JP5681531B2/ja active Active
-
2012
- 2012-01-12 WO PCT/JP2012/050457 patent/WO2012120917A1/ja active Application Filing
- 2012-01-12 US US14/001,995 patent/US9059671B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20130342276A1 (en) | 2013-12-26 |
WO2012120917A1 (ja) | 2012-09-13 |
US9059671B2 (en) | 2015-06-16 |
JP2012186610A (ja) | 2012-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5681531B2 (ja) | 自動利得制御装置および自動利得制御方法 | |
KR101227469B1 (ko) | 무선 통신을 위한 공동 시간-주파수 자동 이득 제어 | |
US7386285B2 (en) | Automatic gain control adaptive for plural modulation schemes | |
GB2506458A (en) | Automatic gain control system for an analogue to digital converter | |
EP2487790B1 (en) | Papr (peak-to-average power ratio) determining apparatus and communication apparatus | |
JP2007251810A (ja) | ピーク抑圧方法、ピーク抑圧装置、無線送信装置 | |
JP2001284996A (ja) | ゲイン制御装置 | |
JP2010278992A (ja) | Rf増幅装置 | |
JP2002164799A (ja) | 送信電力制御方法及びその装置並びに通信装置 | |
JP4574687B2 (ja) | Rf受信装置 | |
US8676140B2 (en) | Efficient scheme for automatic gain control in communication systems | |
JP2007049251A (ja) | アドレス生成装置およびその方法 | |
JP2011205283A (ja) | 信号処理装置 | |
JP2005184794A (ja) | 自動利得制御装置 | |
US20200213793A1 (en) | Audio Signal Control Circuit, Audio System, and Method of Controlling Audio Signal | |
JP2013141101A (ja) | 信号処理装置、信号処理方法及びプログラム | |
JPWO2008044307A1 (ja) | 無線信号受信装置 | |
JP2007266853A (ja) | 自動利得制御装置 | |
JP5593144B2 (ja) | 受信装置及び自動利得制御方法 | |
JP5179975B2 (ja) | 信号処理装置 | |
JP4955409B2 (ja) | 信号制御装置及び信号制御方法 | |
JP4250003B2 (ja) | Agc回路 | |
JP5360227B2 (ja) | 受信装置及び利得制御方法 | |
JP2001021597A (ja) | 周波数分析装置 | |
KR100765365B1 (ko) | 자동 이득 제어 장치 및 방법 및 이를 이용한 디지털 통신시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5681531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |