JP5360227B2 - 受信装置及び利得制御方法 - Google Patents

受信装置及び利得制御方法 Download PDF

Info

Publication number
JP5360227B2
JP5360227B2 JP2011543165A JP2011543165A JP5360227B2 JP 5360227 B2 JP5360227 B2 JP 5360227B2 JP 2011543165 A JP2011543165 A JP 2011543165A JP 2011543165 A JP2011543165 A JP 2011543165A JP 5360227 B2 JP5360227 B2 JP 5360227B2
Authority
JP
Japan
Prior art keywords
received signal
converter
gain
signal
gain amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011543165A
Other languages
English (en)
Other versions
JPWO2011065142A1 (ja
Inventor
直樹 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011543165A priority Critical patent/JP5360227B2/ja
Publication of JPWO2011065142A1 publication Critical patent/JPWO2011065142A1/ja
Application granted granted Critical
Publication of JP5360227B2 publication Critical patent/JP5360227B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3052Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3068Circuits generating control signals for both R.F. and I.F. stages

Landscapes

  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本発明はA/D変換器を備えた受信装置及び該受信装置に適用可能な利得制御方法に関する。
無線信号である受信信号を復調し、該受信信号に含まれる情報を取り出すためには、無線信号(高周波信号)をベーバンド信号(アナログ信号)に変換するミキサと、ミキサから出力されたベースバンド信号をデジタル信号に変換するA/D(Analog to Digital)変換器と、デジタル信号に変換されたベースバンド信号を復調して無線信号で送信された情報を取り出す復調器とが必要である。通常、このA/D変換器で変換できる信号の振幅範囲は、A/D変換器の設計時に設定されて変更できない。よって、一般の受信装置では、A/D変換器の前段に可変利得増幅器を設け、その利得を調整してベースバンド信号の最大振幅をA/D変換器の最大許容入力と一致させることで、A/D変換器の分解能を効率よく利用している。
しかしながら、受信信号が、OFDM信号のように最大振幅の信号がたまにしか現れず、信号振幅の平均値が最大値に比べて小さい場合、A/D変換器の入力信号の最大振幅が該A/D変換器の最大許容入力と等しくなるように可変利得増幅器の利得を調整すると、信号振幅が小さいほとんどの入力信号の変換にA/D変換器の分解能の一部しか利用しないことになる。そのため、受信信号の復調精度が低下してしまう。
図1はOFDM信号の波形例を示す波形図である。図1ではOFDM信号の最大振幅値をVmaxで示している。
図1から分かるように、OFDM信号では最大振幅Vmaxがほとんど現れず、多くの信号の振幅がVe以下である。そのため、図1に示すようなOFDM信号をVmaxが最大許容入力に一致するA/D変換器でデジタル信号に変換すると、Ve〜Vmaxの信号を変換するための分解能がほとんど無駄になってしまう。
上記のような問題を解決する技術として、例えば特許文献1や特許文献2には、A/D変換器に対する入力信号の最大振幅VmaxをA/D変換器の最大許容入力よりも大きく設定することで、A/D変換器による信号分解能を実質的に向上させる手法が提案されている。
特許文献1では、A/D変換器の最大許容入力に対する入力信号の最大振幅比rを該A/D変換器の分解能(ビット数)に応じて制御することが記載され、rを1以上、すなわちA/D変換器に対する入力信号の最大振幅を該A/D変換器の最大許容入力よりも大きい値に設定することが記載されている。また、特許文献2では、受信信号に含まれるノイズの大きさに応じて可変利得増幅器の利得を決定する技術が記載されている。
なお、A/D変換器による信号分解能を向上させるものではないが、特許文献3には、強電界フェージング時におけるBER特性の劣化を抑制するために可変利得増幅器から出力される信号のS/N(信号対雑音)比に応じて可変利得増幅器の利得を決定する手法が記載されている。
上述した特許文献1は、受信信号をOFDM信号に限定しており、例えばQAM(Quadrature Amplitude Modulation)信号等のように、信号振幅が大きく変わる他の種類の信号に対する処理を何等示していない。A/D変換器に対する入力信号の最大振幅をA/D変換器の最大許容入力よりも大きく設定する場合、一般に、可変利得増幅器の利得は、A/D変換器の分解能だけで決定すべきものではなく、受信信号に含まれる雑音の大きさも考慮して決定すべきものである。特許文献1は、受信信号をOFDM信号に限定したときに、A/D変換器の分解能を利用して可変利得増幅器の利得を決定できることを示したものであり、受信信号に含まれる雑音を考慮して可変利得増幅器の利得を設定する手法については何も示していない。
それに対して、特許文献2や3では、上述したように、受信信号に含まれる雑音の大きさを考慮して可変利得増幅器の利得を決定する手法が示されている。しかしながら、特許文献2に記載の受信装置は、デジタル信号に変換された受信信号をフーリエ変換し、周波数スペクトルを解析することで受信信号に含まれる雑音を求める構成であるため、雑音の検出に必要な回路規模や処理負荷が大きいという問題がある。
また、特許文献3では、受信信号のS/N比をBER(ビットエラー率)から求めることを示しているが、BERは、例えば送信装置から予め決められた既知のデータ列を送信し、受信装置で復調したデータ列と既知のデータ列とを比較することで算出する必要がある。そのため、送信装置と受信装置とを協働させなければならず、通信途中でリアルタイムにS/N比を求めるのは困難である。したがって、受信信号の雑音をより簡易にリアルタイムに求めるための手法が望まれる。
特開平07―226725号公報(図13) 特開2002−353813号公報(図14) 特開平10−303665号公報(図15)
そこで本発明は、可変利得増幅器の利得決定に用いる、受信信号に含まれる雑音をより簡易にリアルタイムに求めることができる受信装置及びその利得制御方法を提供することを目的とする。
上記目的を達成するため本発明の受信装置は、外部からの制御信号にしたがって利得が変更可能な可変利得増幅器と、
前記可変利得増幅器から出力されたアナログ信号から成る受信信号をデジタル信号に変換するA/D変換器と、
前記受信信号の振幅が所定のしきい値を超える振幅点の数を、所定の期間にてカウントする検出部と、
前記受信信号の種類に対応して予め求められた、前記しきい値を超える前記受信信号の振幅点の数と該受信信号のS/N比との関係を示す雑音指標情報を備え、該雑音指標情報を用いて前記検出部から出力されるカウント値に基づき前記受信信号のS/N比と一定の関係にある雑音割合を求め、該雑音割合から前記可変利得増幅器の利得を設定する制御部と、
前記A/D変換器でデジタル信号に変換された受信信号を復調する復調器と、
を有する。
一方、本発明の利得制御方法は、外部からの制御信号にしたがって利得が変更可能な可変利得増幅器と、
前記可変利得増幅器から出力されたアナログ信号から成る受信信号をデジタル信号に変換するA/D変換器と、
前記A/D変換器でデジタル信号に変換された受信信号を復調する復調器と、
を備えた受信装置における前記可変利得増幅器の利得を制御するための利得制御方法であって、
情報処理装置が、
前記受信信号の種類に対応して予め求められた、所定のしきい値を超える前記受信信号の振幅点の数と該受信信号のS/N比との関係を示す雑音指標情報をメモリに格納しておき、
前記受信信号の振幅が所定のしきい値を超える振幅点の数を、所定の期間にてカウントし、
前記カウントした結果であるカウント値に基づき、前記雑音指標情報を用いて、前記受信信号のS/N比と一定の関係にある雑音割合を求め、該雑音割合から前記可変利得増幅器の利得を設定する方法である。
図1は、OFDM信号の波形例を示す波形図である。 図2は、受信信号の振幅が所定のしきい値を超える振幅点の数と該受信信号のS/N比との関係を示すグラフである。 図3は、第1の実施の形態の受信装置の一構成例を示すブロック図である。 図4は、背景技術の受信装置における受信信号のS/N比に対するエラー率の関係を示すグラフである。 図5は、第1の実施の形態の受信装置における受信信号のS/N比に対するエラー率の関係を示すグラフである。 図6は、第1の実施の形態の受信装置の処理手順を示すフローチャートである。 図7は、信号受信途中で可変利得増幅器の利得を変化させたとき、信号振幅が変化する様子を示す波形図である。 図8は、第2の実施の形態の通信装置の一構成例を示すブロック図である。 図9は、図8に示した検出部の一実施例を示す回路図である。 図10は、第3の実施の形態の通信装置の一構成例を示すブロック図である。 図11は、第4の実施の形態の受信装置の一構成例を示すブロック図である。 図12は、図11に示した検出部の一構成例を示す回路図である。
次に本発明について図面を用いて説明する。
(第1の実施の形態)
本実施形態の受信装置では、A/D変換器に対する入力信号の最大振幅を該A/D変換器の最大許容入力よりも大きく設定すると共に、受信信号に含まれる雑緒に応じて、A/D変換器の前段に設けられる可変利得増幅器の利得を設定する。A/D変換器に対する入力信号の最大振幅を該A/D変換器の最大許容入力よりも大きく設定することを、以下では「過剰増幅」と称す。
また、本実施形態では、以下の原理で可変利得増幅器の利得決定に用いる雑音を求める。
図2は、受信信号の振幅が所定のしきい値を超える振幅点の数(カウント値)と該受信信号のS/N比との関係を示すグラフである。
図2に示すように、本出願の発明者は、所定のしきい値を越える受信信号の振幅点の数と該受信信号のS/N比とには一定の関係があることを見出した。そこで、本実施形態の受信装置では、この振幅点の数とS/N比との関係をシミュレーション等により予め求めてメモリ等に保存しておき、振幅点の数の測定値から受信信号のS/N比を求め、該S/N比に応じて可変利得増幅器の利得を決定する。但し、図2に示した関係を用いて測定値(カウント値)から受信信号のS/N比を求める場合、測定値にはシミュレーションで想定していない条件や誤差等も含まれているため、求めた値が正確なS/N比を示しているとは言い難い。そこで、以下では、測定値(カウント値)から求めた値を「雑音割合」と称し、「S/N比」と区別して表記する。しかしながら、この雑音割合は、受信信号のS/N比と一定の関係にある値であり、該雑音割合に基づいて可変利得増幅器の利得を決定してもBER等が大きく劣化することはない。本実施形態の受信装置では、この雑音割合を用いて、可変利得増幅器の利得を決定する。
なお、図2は、受信信号がOFDM信号であるときの、所定のしきい値を超える振幅点の数(カウント値)とS/N比との関係をシミュレーションした結果を示している。受信信号が他の種類の信号(例えば、QAM信号)である場合は、該受信信号の種類毎に同様の関係をシミュレーション等により求めて保存しておけばよい。上記所定のしきい値を超える振幅点の数とS/N比との関係を示す、受信装置内で保存する情報を、以下では「雑音指標情報」と称す。
図3は、第1の実施の形態の受信装置の一構成例を示すブロック図である。
図3に示すように、第1の実施の形態の受信装置は、可変利得増幅器201、利得調整部202、ピーク検出部203、制御部204、A/D変換器205、検出部206及び復調部207を備えている。
可変利得増幅器201は、不図示のミキサから出力された、アナログ信号である受信信号(ベースバンド信号)を利得調整部203により設定された利得で増幅する。
A/D変換器205は、可変利得増幅器201で増幅された受信信号をデジタル信号に変換する。A/D変換器205は、その分解能が固定でもよく、可変でもよいが、本実施形態では分解能が可変のA/D変換器205を用いる。分解能が可変のA/D変換器は、例えばP. Nicolas, V. Isabelle, H. Yann, “A Pixel Columun Level, Ultra Low Power, 9MSample/s Multi bit A/D Converter for Monolithic Active Pixel Sensors in High Energy physics”, MIXDES 2009, 16th International Conference “Mixed design of Integrated Circuit and Systems”, pp. 597-602, June 25-27, 2009.に記載された技術を利用して実現すればよい。
ピーク検出部203は、可変利得増幅器201で増幅された受信信号の最大振幅値を検出する。
検出部206は、A/D変換器205でデジタル信号に変換された受信信号と所定のしきい値とを比較し、該しきい値を超える受信信号の振幅点をカウントし、該カウント値(測定値)を制御部204に出力する。
制御部204は、上記雑音指標情報を備え、該雑音指標情報を用いて、検出部206から出力されるカウント値から上記雑音割合を求め、該雑音割合に基づいて可変利得増幅器201の利得を決定し、利得調整部203に可変利得増幅器201の利得を設定させるための制御信号を出力する。
利得調整部203は、ピーク検出部204で検出された受信信号の最大振幅値または制御部204から受信した制御信号にしたがって可変利得増幅器202の利得を設定する。
本実施形態の受信装置では、例えば所定の周期毎に上記雑音割合を検出し、該雑音割合に基づいて制御部204により可変利得増幅器201の利得を決定する。したがって、任意の通信装置から無線信号を受信開始した直後は、その受信信号の雑音割合を検出できないため、制御部204は雑音割合に基づいて可変利得増幅器201の利得を決定することができない。そのため、制御部204は、他の通信装置から無線信号を受信開始した直後の最初の周期では、ピーク検出部203で検出された最大振幅値とA/D変換器205の最大許容入力とが一致するように、利得調整部203に可変利得増幅器201の利得を設定させる。
復調部207は、A/D変換器205でデジタル信号に変換された受信信号を復調し、該受信信号に含まれるユーザデータ等の受信情報を抽出する。
本実施形態の制御部204、検出部206及び復調部207は、例えばプログラムにしたがって所定の信号処理を実行するCPU、DSP、メモリ、A/D変換器、D/A変換器、各種の論理回路等を含む情報処理装置によって実現できる。本実施形態の可変利得増幅器201、利得調整部202及びピーク検出部203は、周知のアナログ回路で実現すればよい。
なお、受信装置では、一般にA/D変換器205の前段にエリアジングを除去するためのローパスフィルタ等を備えている。しかしながら、エリアジング除去のための素子は、本発明の特徴に何等関係しないため、ここでは省略する。
図4は、受信信号の最大振幅値をA/D変換器205の最大許容入力に一致させたとき、すなわち背景技術の受信装置における受信信号のS/N比に対するエラー率(BER)の関係を示している。図5は、第1の実施の形態の受信信号における受信信号のS/N比に対するエラー率(BER)の関係を示している。なお、図4および図5では、A/D変換器の分解能を2、3、4、8ビットに変化させたときのBERをそれぞれ示している。
図4及び図5を比べれば分かるように、本実施形態で示す手法を採用した受信装置におけるBERの低減効果は、A/D変換器の分解能が2ビットのときに最も大きくなる。すなわち、本実施形態で示す手法は、低分解能のA/D変換器を用いる場合に適している。但し、A/D変換器の分解能が高くても本実施形態が示す手法を適用すればBERを改善できる。
したがって、本実施形態の受信装置では、受信信号の雑音割合が小さいときにA/D変換器205の分解能を低下させる。一般に、低分解能のA/D変換器は、その消費電力が少なくて済む。したがって、受信信号の雑音割合が小さいときにA/D変換器205の分解能を低下させれば、該A/D変換器205を含む受信装置全体の消費電力を低減できる。
図6は、第1の実施の形態の受信装置の処理手順を示すフローチャートである。なお、図6は図3に示した制御部205の処理手順のみ示している。
図6に示すように、任意の通信装置から無線信号の受信を開始すると、制御部204は、まずピーク検出部203で検出された受信信号の最大振幅値とA/D変換器205の最大許容入力とが一致するように、利得調整部202に可変利得増幅器201の利得を設定させる(ステップS1)。このとき、制御部204は、A/D変換器205の分解能が可変であっても、A/D変換器205には最大分解能(最大ビット)でA/D変換させる。
利得調整部202によって利得が設定された可変利得増幅器201は、入力された受信信号(ベースバンド信号)を該利得で増幅し、A/D変換器205に出力する。A/D変換器205は、アナログ信号である受信信号をデジタル信号に変換し、復調部207及び検出部206に出力する。検出部206は、予め設定された周期毎に、所定のしきい値を超える受信信号の振幅点の数をカウントし、該カウント値を制御部204に出力する。
制御部204は、S/N比と所定のしきい値を超える受信信号の振幅点の数(カウント値)の関係(図2参照)を示す上記雑音指標情報を用いて、検出部206から出力されたカウント値を基に受信信号の雑音割合を求める(ステップS2)。
次に、制御部204は、求めた雑音割合と予め設定した雑音基準値とを比較し、雑音割合が雑音基準値よりも大きいか否かを判定する(ステップS3)。求めた雑音割合が雑音基準値よりも大きい場合、制御部204は、可変利得増幅器201の利得のみを決定し、利得調整部202を介して可変利得増幅器201の利得を設定する(ステップS4)。また、求めた雑音割合が雑音基準値以下である場合、制御部204は、A/D変換器205の分解能を低下させ、該雑音割合に基づいて可変利得増幅器201の利得を決定し、利得調整部202を介して可変利得増幅器201の利得を設定する(ステップS5)。なお、雑音基準値とは、受信信号の雑音割合が、A/D変換器205の分解能を低下させても問題ない、十分に低いレベルであるか否かの判定に用いる値である。
雑音割合に基づいて可変利得増幅器201の利得を決定する方法としては、以下が考えられる。
本実施形態の制御部204は、基本的に、A/D変換器205の入力信号の最大振幅が該A/D変換器205の最大許容入力よりも大きく、かつ雑音割合が大きいほど可変利得増幅器201の利得が大きくなるように可変利得増幅器201の利得を設定する。
但し、可変利得増幅器201の利得は、過剰増幅によって図1に示した0〜Veの信号におけるA/D変換器205の分解能が増大した場合に向上する復調精度と、過剰増幅によって図1に示したVe〜Vmaxの信号をA/D変換しない場合に発生する復調誤差との差が最も大きいとき、最適な値となる。このような関係は、例えばシミュレーションで求めることができる。
次に、制御部204は、変更後のA/D変換器205の分解能および可変利得増幅器201の利得に基づいて、上記カウント値の測定に用いるしきい値を変更し(ステップS6)、ステップS2の処理に戻ってステップS2〜S6の処理を繰り返す。
ここで、しきい値を変更するための方法としては以下が考えられる。
図2に示したように、カウント値はしきい値を変えることで変化するため、しきい値を変化させると雑音割合を求めるための感度も変化する。制御部204は、まず受信信号に含まれる雑音が小さくても該雑音を検出できるように検出部206で用いるしきい値を小さな値に設定する。その後、求めた雑音割合が大きければ、しきい値の値を大きくしてカウント値を低減させる。
ところで、本実施形態の受信装置では、予め設定した所定の周期、例えばOFDM方式で規定された1フレーム毎に、検出部206から出力されるカウント値を取得し、制御部204により雑音割合を求めればよい。しかしながら、1フレームの信号受信途中であっても、例えば通信環境が変わることで雑音が増大した場合は、可変利得増幅器201の利得を変更することが好ましい。
図7は、信号受信途中で可変利得増幅器201の利得を変化させたときに信号振幅が変化する様子を示している。
例えば、1フレームの信号受信途中で可変利得増幅器201の利得を変化させた場合、受信装置全体の利得が変化するため、そのままでは復調部207で受信信号を正常に復調することができない。このような場合は、制御部204は復調部207に変更後の利得及びその設定タイミングを通知すればよい。
デジタル信号に変換された受信信号を復調する本実施形態の復調部207では、受信装置全体の利得の変化を知ることができれば、変更後の利得に応じた演算処理へ切り替えることは容易であり、処理負荷もほとんど変わることがない。過剰増幅の処理周期は、通信開始時の最初の処理周期を除けば、以降は雑音割合の変化に合わせて任意に設定すればよい。
本実施形態の受信装置によれば、所定のしきい値を超える受信信号の振幅点の数とS/N比との関係をシミュレーション等により予め求めてメモリ等に保存しておき、該振幅点の数の測定値から受信信号のS/N比と一定の関係にある雑音割合該雑音割合を用いて可変利得増幅器201の利得を設定するため、通信途中であっても可変利得増幅器201の利得決定に利用できる、受信信号に含まれる雑音をリアルタイムに求めることができる。また、雑音割合を用いて可変利得増幅器201の利得を設定することで、回路規模や処理負荷が増大することなく、簡易な構成で可変利得増幅器の201利得を決定できる。
さらに、本実施形態の受信装置では、受信信号の種類毎に上記雑音指標情報を備えていれば、OFDM信号に限らず、信号振幅が大きく変わる他の種類の受信信号であっても、上記と同様に雑音割合から可変利得増幅器の利得を決定することができる。
(第2の実施の形態)
図8は、第2の実施の形態の通信装置の一構成例を示すブロック図である。
図8に示すように、第2の実施の形態の通信装置は、検出部301が可変利得増幅器201から出力されたアナログ信号である受信信号を用いて雑音割合を検出する構成である。そのため、本実施形態の検出部301はアナログ回路で構成される。A/D変換器302の分解能は、第1の実施の形態と同様に可変とする。
また、第2の実施の形態の制御部302は、検出部301がアナログ回路であるため、アナログ回路で構成してもよい。しかしながら、制御部302を第1の実施の形態と同様にCPU、DSP、メモリ等を含む情報処理装置で実現する場合は、制御部302に検出部301の出力信号を取り込むためのA/D変換器を備える必要がある。その他の構成及び動作は第1の実施の形態と同様であるため、その説明は省略する。
図9は、図8に示した検出部の一実施例を示す回路図である。
図9に示すように、検出部301は、振幅基準値生成部401、第1の比較器402、積分回路403、雑音基準値生成部404及び第2の比較器405を備えている。
振幅基準値生成部401は、振幅点のカウントに用いるしきい値電圧を生成する。
第1の比較器402は、振幅基準値生成部401で生成されたしきい値電圧と可変利得増幅器201の出力信号とを比較し、該しきい値電圧よりも大きい可変利得増幅器201の出力信号を出力する。
積分回路403は、第1の比較器402から出力された信号を積分(平滑化)して出力する。積分回路403の出力値が第1の実施の形態で示したしきい値電圧よりも大きい振幅点の数(カウント値)に相当する。積分回路403の出力信号は第2の比較器405及び制御部302に出力される。
雑音基準値生成部404は、受信信号の雑音割合が、A/D変換器302の分解能を低下させても問題ない、十分に低いレベルであるか否かを判定するための雑音基準電圧を生成する。
第2の比較器405は、積分回路403から出力された積分電圧と雑音基準値生成部404で生成された雑音基準電圧とを比較し、その比較結果を制御部302へ出力する。
制御部302は、第1の実施の形態で示したカウント値に代わって、積分回路403から出力された積分電圧を用いて受信信号の雑音割合を求め、該雑音割合に基づいて可変利得増幅器201の利得を決定し、該決定した利得を指示する制御信号を利得調整部202へ出力する。また、制御部302は、積分回路403から出力された積分電圧が雑音基準電圧よりも小さいとき、A/D変換器302の分解能を低下させる。
第2の実施の形態の通信装置によれば、検出部301をアナログ回路で構成しても、第1の実施の形態と同様の効果を得ることができる。
(第3の実施の形態)
図10は、第3の実施の形態の通信装置の一構成例を示すブロック図である。
第3の実施の形態の通信装置は、分解能が固定のA/D変換器501を用いる例である。この場合、図10に示すように、制御部503はA/D変換器501にその分解能の変更を指示する必要がない。その他の構成及び動作は第1の実施の形態と同様であるため、その説明は省略する。
本実施形態の通信装置によれば、第1の実施の形態の通信装置と同様の効果が得られると共に、A/D変換器501の分解能の変更処理が不要であるため、制御部503の処理負荷が軽減する。
(第4の実施の形態)
図11は、第4の実施の形態の受信装置の一構成例を示すブロック図である。
第4の実施の形態の受信装置は、第2の実施の形態の受信装置と同様に、検出部601が可変利得増幅器201から出力されたアナログ信号である受信信号を用いて雑音割合を検出する構成である。また、第4の実施の形態の受信装置は、第3の実施の形態と同様に分解能が固定のA/D変換器501を用いる。そのため、第3の実施の形態と同様に、制御部603はA/D変換器501にその分解能の変更を指示する必要がない。
図12は、図11に示した検出部の一構成例を示す回路図である。
図12に示すように、本実施形態の検出部601は、図9に示した第2の実施の形態の検出部301から雑音基準値生成部404及び第2の比較器405を除いた構成である。すなわち、本実施形態ではA/D変換器602の分解能が固定であるため、検出部601は積分回路403による積分電圧を制御部603に出力するだけでよい。
本実施形態の通信装置によれば、第1の実施の形態の通信装置と同様の効果が得られると共に、制御部603はA/D変換器601にその分解能の変更を指示する必要がないため、制御部603の処理負荷が軽減する。さらに、検出部601は積分回路403による積分電圧を制御部603に出力すればよく、検出部601を第2の実施の形態よりも簡易に構成できる。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されものではない。本願発明の構成や詳細は本願発明のスコープ内で当業者が理解し得る様々な変更が可能である。
この出願は、2009年11月30日に出願された特願2009−271491号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (10)

  1. 外部からの制御信号にしたがって利得が変更可能な可変利得増幅器と、
    前記可変利得増幅器から出力されたアナログ信号から成る受信信号をデジタル信号に変換するA/D変換器と、
    前記受信信号の振幅が所定のしきい値を超える振幅点の数を、所定の期間にてカウントする検出部と、
    前記受信信号の種類に対応して予め求められた、前記しきい値を超える前記受信信号の振幅点の数と該受信信号のS/N比との関係を示す雑音指標情報を備え、該雑音指標情報を用いて前記検出部から出力されるカウント値に基づき前記受信信号のS/N比と一定の関係にある雑音割合を求め、該雑音割合から前記可変利得増幅器の利得を設定する制御部と、
    前記A/D変換器でデジタル信号に変換された受信信号を復調する復調器と、
    を有する受信装置。
  2. 前記制御部は、
    前記A/D変換器の入力信号の最大振幅が前記A/D変換器の最大許容入力よりも大きく、前記雑音割合が大きいほど前記可変利得増幅器の利得が大きくなるように前記可変利得増幅器の利得を設定する請求項1記載の受信装置。
  3. 前記A/D変換器は、分解能が可変であり、
    前記制御部は、
    前記雑音割合が予め設定した基準値以下である場合、前記A/D変換器の分解能を低下させる請求項1または2記載の受信装置。
  4. 前記受信信号の最大振幅を検出するピーク検出部をさらに備え、
    前記制御部は、
    他の通信装置からの信号受信開始時は、前記ピーク検出部で検出された前記受信信号の最大振幅が前記A/D変換器の最大許容入力と等しくなるように前記可変利得増幅器の利得を設定し、前記信号受信開始から所定の期間が経過した後は、前記雑音割合から前記可変利得増幅器の利得を設定する請求項1から3のいずれか1項記載の受信装置。
  5. 前記制御部は、
    前記可変利得増幅器の利得及び該利得の設定タイミングを前記復調器へ通知する請求項1から4のいずれか1項記載の受信装置。
  6. 外部からの制御信号にしたがって利得が変更可能な可変利得増幅器と、
    前記可変利得増幅器から出力されたアナログ信号から成る受信信号をデジタル信号に変換するA/D変換器と、
    前記A/D変換器でデジタル信号に変換された受信信号を復調する復調器と、
    を備えた受信装置における前記可変利得増幅器の利得を制御するための利得制御方法であって、
    情報処理装置が、
    前記受信信号の種類に対応して予め求められた、所定のしきい値を超える前記受信信号の振幅点の数と該受信信号のS/N比との関係を示す雑音指標情報をメモリに格納しておき、
    前記受信信号の振幅が所定のしきい値を超える振幅点の数を、所定の期間にてカウントし、
    前記カウントした結果であるカウント値に基づき、前記雑音指標情報を用いて、前記受信信号のS/N比と一定の関係にある雑音割合を求め、該雑音割合から前記可変利得増幅器の利得を設定する利得制御方法。
  7. 前記情報処理装置が、
    前記A/D変換器の入力信号の最大振幅が前記A/D変換器の最大許容入力よりも大きく、前記雑音割合が大きいほど前記可変利得増幅器の利得が大きくなるように前記可変利得増幅器の利得を設定する請求項6記載の利得制御方法。
  8. 前記A/D変換器の分解能が可変であるとき、
    前記情報処理装置が、
    前記雑音割合が予め設定した基準値以下である場合、前記A/D変換器の分解能を低下させる請求項6または7記載の利得制御方法。
  9. 前記情報処理装置が、
    他の通信装置からの信号受信開始時は、前記受信信号の最大振幅を検出し、該最大振幅が前記A/D変換器の最大許容入力と等しくなるように前記可変利得増幅器の利得を設定し、
    前記信号受信開始から所定の期間が経過した後は、前記雑音割合から前記可変利得増幅器の利得を設定する請求項6から8のいずれか1項記載の利得制御方法。
  10. 前記情報処理装置が、
    前記可変利得増幅器の利得及び該利得の設定タイミングを前記復調器へ通知する請求項6から9のいずれか1項記載の利得制御方法。
JP2011543165A 2009-11-30 2010-10-14 受信装置及び利得制御方法 Expired - Fee Related JP5360227B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011543165A JP5360227B2 (ja) 2009-11-30 2010-10-14 受信装置及び利得制御方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009271491 2009-11-30
JP2009271491 2009-11-30
JP2011543165A JP5360227B2 (ja) 2009-11-30 2010-10-14 受信装置及び利得制御方法
PCT/JP2010/068056 WO2011065142A1 (ja) 2009-11-30 2010-10-14 受信装置及び利得制御方法

Publications (2)

Publication Number Publication Date
JPWO2011065142A1 JPWO2011065142A1 (ja) 2013-04-11
JP5360227B2 true JP5360227B2 (ja) 2013-12-04

Family

ID=44066246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011543165A Expired - Fee Related JP5360227B2 (ja) 2009-11-30 2010-10-14 受信装置及び利得制御方法

Country Status (2)

Country Link
JP (1) JP5360227B2 (ja)
WO (1) WO2011065142A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226725A (ja) * 1994-02-16 1995-08-22 Sharp Corp 直交周波数分割多重信号復調装置
JPH10303665A (ja) * 1997-04-30 1998-11-13 Matsushita Electric Ind Co Ltd 自動利得制御回路
JP2002353813A (ja) * 2001-05-23 2002-12-06 Mitsubishi Electric Corp ディジタル通信装置及びこれを用いた配電線搬送用の通信装置
WO2007080715A1 (ja) * 2006-01-16 2007-07-19 Pioneer Corporation ディジタル受信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226725A (ja) * 1994-02-16 1995-08-22 Sharp Corp 直交周波数分割多重信号復調装置
JPH10303665A (ja) * 1997-04-30 1998-11-13 Matsushita Electric Ind Co Ltd 自動利得制御回路
JP2002353813A (ja) * 2001-05-23 2002-12-06 Mitsubishi Electric Corp ディジタル通信装置及びこれを用いた配電線搬送用の通信装置
WO2007080715A1 (ja) * 2006-01-16 2007-07-19 Pioneer Corporation ディジタル受信装置

Also Published As

Publication number Publication date
JPWO2011065142A1 (ja) 2013-04-11
WO2011065142A1 (ja) 2011-06-03

Similar Documents

Publication Publication Date Title
US9001941B2 (en) Method and apparatus to independently control front end gain and baseband gain
EP1303053A1 (en) Method and apparatus for continuously controlling the dynamic range from an analog to digital converter
TWI469588B (zh) 快速且穩健之自動增益控制裝置及其操作之方法
US20060017602A1 (en) Mobile radio receiver with hybrid gain setting and method for gain setting
US9831902B2 (en) Bluetooth smart signal receiving method and device using improved automatic gain control
US7693242B2 (en) DC offset correction for constant envelope signals
KR20160146788A (ko) 임계-근접 디지털 기저대역을 갖는 근거리 지그비 호환 가능한 수신기
US20130127529A1 (en) Automatic gain control device
KR20150081666A (ko) 저전력 엔벨로프 검출 수신기에서 간섭 신호를 검출하는 방법 및 장치
JP2009521147A (ja) シグマ−デルタ変換器の入力信号レベルの調節
JPWO2011074193A1 (ja) 自動利得制御装置及び電子機器
TWI479853B (zh) 訊號處理裝置與訊號處理方法
EP1179890A2 (en) Method and apparatus for analog-to-digital conversion using attenuated analog signals
JP5681531B2 (ja) 自動利得制御装置および自動利得制御方法
CN107919859B (zh) 基于过载状况的持续时间来控制放大器增益的自动增益控制(agc)电路和方法
JP4574687B2 (ja) Rf受信装置
JP6530986B2 (ja) 無線受信装置、電子機器、及び無線受信方法
US8374287B2 (en) FM detector, signal interpolation method, and related program
JP5360227B2 (ja) 受信装置及び利得制御方法
JP6812816B2 (ja) 受信装置、受信方法、プログラム
WO2011074164A1 (ja) 自動利得制御装置、受信機、電子機器、及び自動利得制御方法
EP1172935B1 (en) Method and apparatus for performing analog-to-digital conversion using previous signal sample(s)
JP3798596B2 (ja) 信号検出装置
JP4843397B2 (ja) 受信装置
JP4644823B2 (ja) 自動利得制御回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

R150 Certificate of patent or registration of utility model

Ref document number: 5360227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees