JP2015154306A - 自動利得制御装置、自動利得制御方法、および受信装置 - Google Patents

自動利得制御装置、自動利得制御方法、および受信装置 Download PDF

Info

Publication number
JP2015154306A
JP2015154306A JP2014027218A JP2014027218A JP2015154306A JP 2015154306 A JP2015154306 A JP 2015154306A JP 2014027218 A JP2014027218 A JP 2014027218A JP 2014027218 A JP2014027218 A JP 2014027218A JP 2015154306 A JP2015154306 A JP 2015154306A
Authority
JP
Japan
Prior art keywords
count value
voltage
overrange
value
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014027218A
Other languages
English (en)
Inventor
近藤 啓太郎
Keitaro Kondo
啓太郎 近藤
野田 誠
Makoto Noda
誠 野田
真也 田面木
Masaya Tamengi
真也 田面木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2014027218A priority Critical patent/JP2015154306A/ja
Priority to US14/618,313 priority patent/US9222962B2/en
Publication of JP2015154306A publication Critical patent/JP2015154306A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16528Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3052Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/1659Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3036Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3052Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3073Circuits generating control signals when no carrier is present, or in SSB, CW or pulse receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • H04L27/3809Amplitude regulation arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

【課題】利得調整をより高速化することができるようにする。【解決手段】自動利得制御装置は、入力信号の電圧が所定期間内に第1の電圧閾値よりも大きい値となった回数である第1カウント値を算出する第1カウンタと、入力信号の電圧が所定期間内に第2の電圧閾値よりも小さい値となった回数である第2カウント値を算出する第2カウンタと、第1カウント値及び第2カウント値のそれぞれ、または、第1カウント値と第2カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力するオーバーレンジ検出部とを備える。本技術は、例えば、無線通信システムの受信装置等に適用できる。【選択図】図3

Description

本技術は、自動利得制御装置、自動利得制御方法、および受信装置に関し、特に、利得調整をより高速化することができるようにする自動利得制御装置、自動利得制御方法、および受信装置に関する。
通信・放送等の送受信システムにおいて、受信装置の信号処理部への入力信号レベルを、定められた所定のレンジ内に調整するため、観測された受信信号情報を基に可変利得アンプを制御する自動利得制御装置(AGC)が知られている。
自動利得制御装置のなかには、例えば、その前段に配置されるA/Dコンバータに入力される入力信号の電圧が、A/Dコンバータの許容最大入力電圧等により決定された閾値を超えたか否かを判定するオーバーレンジ検出回路を備えたものが存在する。オーバーレンジ検出回路がA/Dコンバータの許容最大入力電圧等により決定された閾値を超えたと判定した場合には、自動利得制御装置は、一般的に、例えば、利得を半分にするなど、通常の利得制御時よりも大きなステップで利得を変更する。
オーバーレンジ検出回路には、A/Dコンバータに入力される入力信号の平均信号電力を閾値と比較することで、オーバーレンジを検出するものがある(例えば、特許文献1参照)。
また、A/Dコンバータに入力される入力信号の信号レベルの絶対値を閾値と比較することで、オーバーレンジを検出するものもある(例えば、特許文献2乃至4参照)。
特開2002−247121号公報 国際公開第2008/139672号 特開2012−175687号公報 特開2002−290176号公報
近年 IEEE(the Institute of Electrical and Electronic Engineers) 802.15.3c、IEEE 802.11ad等で標準化されている、ミリ波を用いた高速無線システムにおいては、パケット開始から約1μs未満で、信号処理部への入力信号レベルを調整することが望ましい場合が多く、調整時間を短縮することがより重要となってきている。
しかしながら、オーバーレンジ検出時のように可変利得アンプ(VGA)の利得を大きく変更した直後には、可変利得アンプからの出力信号に大きなオフセットが生じる場合がある。例えば、可変利得アンプからの出力信号にオフセットxが生じた場合、平均信号電力はxだけ大きく観測され 、信号レベルの絶対値はxだけ大きく観測される。そのため、上述したような平均信号電力や信号レベルの絶対値を閾値と比較する方法では、オーバーレンジを誤検出する確率が高くなり、その結果、調整時間が増加してしまう。
オフセットの収束後にオーバーレンジを検出すれば、誤検出を低減することはできる。しかしながら、高速無線システムにおいては、調整時間の短縮化にともない、調整時間に対するオフセットの収束時間の比率が、従来の2.4 / 5GHz 帯を用いた無線システムに対して大きくなっており、オフセットの収束後にオーバーレンジの判定を行うと、要求されている時間内に利得調整を完了することができない。
本技術は、このような状況に鑑みてなされたものであり、利得調整をより高速化することができるようにするものである。
本技術の第1の側面の自動利得制御装置は、入力信号の電圧が所定期間内に第1の電圧閾値よりも大きい値となった回数である第1カウント値を算出する第1カウンタと、前記入力信号の電圧が前記所定期間内に第2の電圧閾値よりも小さい値となった回数である第2カウント値を算出する第2カウンタと、前記第1カウント値及び前記第2カウント値のそれぞれ、または、前記第1カウント値と前記第2カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力するオーバーレンジ検出部とを備える。
本技術の第1の側面の自動利得制御方法は、第1カウンタと、第2カウンタと、オーバーレンジ検出部とを備える自動利得制御装置の、前記第1カウンタが、入力信号の電圧が所定期間内に第1の電圧閾値よりも大きい値となった回数である第1カウント値を算出し、前記第2カウンタが、前記入力信号の電圧が前記所定期間内に第2の電圧閾値よりも小さい値となった回数である第2カウント値を算出し、前記オーバーレンジ検出部が、前記第1カウント値及び前記第2カウント値のそれぞれ、または、前記第1カウント値と前記第2カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力する。
本技術の第2の側面の受信装置は、入力信号の電圧が所定期間内に第1の電圧閾値よりも大きい値となった回数である第1カウント値を算出する第1カウンタと、前記入力信号の電圧が前記所定期間内に第2の電圧閾値よりも小さい値となった回数である第2カウント値を算出する第2カウンタと、前記第1カウント値及び前記第2カウント値のそれぞれ、または、前記第1カウント値と前記第2カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力するオーバーレンジ検出部とを備える。
本技術の第1及び第2の側面においては、第1カウンタにおいて、入力信号の電圧が所定期間内に第1の電圧閾値よりも大きい値となった回数である第1カウント値が算出され、第2カウンタにおいて、前記入力信号の電圧が前記所定期間内に第2の電圧閾値よりも小さい値となった回数である第2カウント値が算出され、オーバーレンジ検出部において、前記第1カウント値及び前記第2カウント値のそれぞれ、または、前記第1カウント値と前記第2カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジが検出され、検出結果が出力される。
自動利得制御装置及び受信装置は、独立した装置であっても良いし、1つの装置を構成している内部ブロックであっても良い。
本技術の一側面によれば、利得調整をより高速化することができる。
本技術が適用された無線通信システムの一実施の形態の構成例を示すブロック図である。 自動利得制御回路の第1の実施の形態を示すブロック図である。 オーバーレンジ検出回路の第1構成例を示すブロック図である。 自動利得制御処理を説明するフローチャートである。 粗調整処理を説明するフローチャートである。 オーバーレンジ検出処理を説明するフローチャートである。 自動利得制御回路の第2の実施の形態を示すブロック図である。 オーバーレンジ検出回路の第2構成例を示すブロック図である。 オーバーレンジ検出処理を説明するフローチャートである。 オーバーレンジ検出回路の第3構成例を示すブロック図である。 オーバーレンジ検出処理を説明するフローチャートである。
以下、本技術を実施するための形態(以下、実施の形態という)について説明する。なお、説明は以下の順序で行う。
1.無線通信システムの構成例
2.自動利得制御回路の第1の実施の形態(A/Dコンバータが受信デジタル信号r(t)のみを出力する場合の構成例)
3.自動利得制御回路の第2の実施の形態(A/Dコンバータがレンジ外検出信号も出力する場合の構成例)
4.オーバーレンジ検出回路のその他の構成例
<1.無線通信システムの構成例>
図1は、本技術が適用された無線通信システムの構成例を示すブロック図である。
図1の無線通信システムは、送信装置1と受信装置2から構成される。
送信装置1は、送信側ベースバンドブロック11、送信側RF回路12、およびアンテナ13を含んで構成されている。
送信対象のデータである送信データは、送信装置1の送信側ベースバンドブロック11に入力される。送信側ベースバンドブロック11は、誤り訂正符号化回路21、ヘッダ・プリアンブル挿入回路22、変調回路23、送信フィルタ24、およびD/A(Digital/Analog)コンバータ25から構成される。
誤り訂正符号化回路21は、例えば、誤り訂正に用いられるパリティを送信データに基づいて生成し、生成したパリティを送信データに付加することによって誤り訂正符号化を行う。誤り訂正符号化回路21は、誤り訂正符号化後の送信データをヘッダ・プリアンブル挿入回路22に出力する。
ヘッダ・プリアンブル挿入回路22は、誤り訂正符号化回路21から供給された送信データに対して各種のパラメータを含むヘッダやプリアンブルを挿入し、その結果得られた送信データを変調回路23に出力する。
変調回路23は、QPSK(Quadrature Phase Shift Keying)変調、BPSK(Binary Phase Shift Keying)変調等の変調を行うことで、ヘッダ・プリアンブル挿入回路22から供給された送信データを、送信シンボルの系列に変換する。変調回路23は、変換して得られたそれぞれの送信シンボルを送信フィルタ24に出力する。
送信フィルタ24は、変調回路23から供給された送信シンボルに対して帯域制限を行うためのフィルタリングを施し、D/Aコンバータ25に出力する。
D/Aコンバータ25は、送信フィルタ24から供給された送信シンボルに対してD/A変換を施し、D/A変換によって得られたアナログベースバンド信号を送信側RF回路12に出力する。
送信側RF回路12は、D/Aコンバータ25から供給されたアナログベースバンド信号を所定周波数のキャリアに重畳したRF信号(Radio Frequency 信号)を、送信信号としてアンテナ13から送信する。
受信装置2は、アンテナ31、受信側RF回路32、および受信側ベースバンドブロック33を含んで構成されている。
受信側ベースバンドブロック33は、可変利得アンプ(VGA)41、A/Dコンバータ42、受信フィルタ43、自動利得制御回路(AGC)44、位相同期回路45、復調回路46、および誤り訂正符号復号回路47から構成される。
送信装置1から送信された送信信号が、アンテナ31を介して受信側RF回路32に入力される。受信側RF回路32は、アンテナ31から供給されたRF信号をアナログベースバンド信号に変換し、受信側ベースバンドブロック33に出力する。
受信側ベースバンドブロック33の可変利得アンプ41は、自動利得制御回路44からの利得設定値に従って利得(ゲイン)を切り替えることができる回路であり、利得設定値に従ってアナログベースバンド信号を増幅し、増幅後のアナログベースバンド信号をA/Dコンバータ42に出力する。
A/Dコンバータ42は、可変利得アンプ41から供給されたアナログベースバンド信号を、所定のサンプル周期でサンプリングする。A/Dコンバータ42は、サンプリングによって得られたデータを、受信デジタル信号r(t)として、受信フィルタ43と自動利得制御回路44に出力する。
受信フィルタ43は、FIR(Finite Impulse Response)フィルタ等により構成され、A/Dコンバータ42から供給された受信信号に対してフィルタリングを施し、フィルタ処理後の受信デジタル信号r(t)を位相同期回路45に出力する。
自動利得制御回路44は、A/Dコンバータ42からの受信デジタル信号r(t)に基づいて、A/Dコンバータ42に入力されるアナログベースバンド信号の信号レベルが所定の範囲内に収まるようにするための利得設定値を算出し、可変利得アンプ41に出力する。
位相同期回路45は、受信フィルタ43から供給された受信デジタル信号r(t)を基にシンボル同期を実現する。例えば、位相同期回路45は、補間処理等を行うことによって受信デジタル信号r(t)から受信シンボルを求め、求めた受信シンボルを復調回路46に出力する。
復調回路46は、QPSK復調、BPSK復調等の、送信装置1における変調方式に対応する方式で受信シンボルを復調し、復調して得られた受信データを誤り訂正符号復号回路47に出力する。
誤り訂正符号復号回路47は、復調回路46から供給された受信データの誤り訂正を行い、誤り訂正後の受信データを外部に出力する。
以上のように構成される無線通信システムの受信装置2においては、自動利得制御回路44によって、A/Dコンバータ42に入力されるアナログベースバンド信号の信号レベルが所定の変換電圧範囲内に高速に収まるような構成が採用されている。以下、利得調整の高速化を実現した自動利得制御回路44の詳細構成について説明する。
<2.自動利得制御回路の第1の実施の形態>
<自動利得制御回路の第1構成例>
初めに、自動利得制御回路44の第1の実施の形態について説明する。
図2は、第1の実施の形態における自動利得制御回路44の詳細構成例を示したブロック図である。なお、図2では、理解を容易にするため、自動利得制御回路44の前段の可変利得アンプ41とA/Dコンバータ42も図示してある。
自動利得制御回路44は、制御部61、オーバーレンジ検出回路62、微調整回路63、及び、利得設定部64により構成される。
制御部61は、オーバーレンジ検出回路62、微調整回路63、及び、利得設定部64の各部を制御する。例えば、制御部61は、オーバーレンジ検出回路62においてオーバーレンジが検出されたか否かに基づいて、利得設定部64が、オーバーレンジ検出回路62の出力、または、微調整回路63の出力のどちらを使用するかを制御する。
オーバーレンジ検出回路62は、A/Dコンバータ42から出力される受信デジタル信号r(t)を観測し、A/Dコンバータ42への入力信号(アナログベースバンド信号)がA/Dコンバータ42の変換電圧範囲内であるか否かを判定する。
そして、オーバーレンジ検出回路62は、判定結果を、オーバーレンジ検出信号dとして、利得設定部64に出力する。具体的には、オーバーレンジ検出回路62は、A/Dコンバータ42への入力信号がA/Dコンバータ42の変換電圧範囲内である場合には、例えば、d=0のオーバーレンジ検出信号dを出力し、変換電圧範囲外である場合には、d=1のオーバーレンジ検出信号dを出力する。
微調整回路63は、A/Dコンバータ42から出力される受信デジタル信号r(t)の電力Eと、ターゲットレベル(目標電力値)との電力差を検出する。そして、微調整回路63は、受信デジタル信号r(t)の電力Eが、ターゲットレベルより小さい場合には、利得を上げる信号を、ターゲットレベルより大きい場合には、利得を下げる信号を、利得増減信号として、利得設定部64に出力する。
利得設定部64は、オーバーレンジ検出回路62から供給されるオーバーレンジ検出信号d、または、微調整回路63から供給される利得増減信号のいずれか一方を、利得制御用の信号として、制御部61からの制御に従い選択する。そして、利得設定部64は、選択した利得制御用の信号に基づいて、利得設定値を決定し、決定した利得設定値を、可変利得アンプ41に出力する。
<オーバーレンジ検出回路の第1構成例>
図3は、図2のオーバーレンジ検出回路62の詳細構成例を示すブロック図である。
オーバーレンジ検出回路62は、上限比較ブロック81、下限比較ブロック82、及び、AND回路83により構成される。
上限比較ブロック81は、A/Dコンバータ42から出力される受信デジタル信号r(t)が、A/Dコンバータ42の変換電圧範囲の上側の限界値を超えているか否かを判定し、判定結果を、レンジ上限検出信号d1として出力する。
上限比較ブロック81は、レベル比較器91、カウンタ92、及び、カウント比較器93を有する。
レベル比較器91は、A/Dコンバータ42から出力される受信デジタル信号r(t)を所定の時間間隔で取得し、取得した受信デジタル信号r(t)を予め設定された閾値tと比較する。具体的には、レベル比較器91は、所定の時刻に取得された1ステップ時間分のサンプルデータ(電圧レベル)vを閾値tと比較し、その比較結果を、カウンタ92に出力する。ここで、閾値tは、例えば、A/Dコンバータ42の変換電圧範囲の上側の限界値の1ステップ小さい値に設定される。
カウンタ92は、レベル比較器91から供給される比較結果に基づいて、閾値tより大きいサンプルデータvが得られた回数(以下、アッパーカウント値という。)cをカウントする。
レベル比較器91によるサンプルデータvと閾値tとの比較、及び、カウンタ92によるカウントは、予め決定された所定期間、継続して実行される。予め決定された所定期間は、サンプルデータvを取得する間隔を1ステップ時間として、サンプルデータvを取得する回数がT回になるT時間とする。そして、T時間経過後、カウンタ92は、閾値tより大きいサンプルデータvが得られた回数であるアッパーカウント値cを、カウント比較器93に出力する。
カウント比較器93は、カウンタ92から供給されたアッパーカウント値cを、予め設定された閾値tと比較する。
そして、カウント比較器93は、アッパーカウント値cが閾値tより大きい場合には、受信デジタル信号r(t)がA/Dコンバータ42の変換電圧範囲の上側の限界値を超えている旨のレンジ上限検出信号d1を出力する。この場合のレンジ上限検出信号d1は、1(d1=1)に設定される。
一方、アッパーカウント値cが閾値t以下である場合には、カウント比較器93は、受信デジタル信号r(t)がA/Dコンバータ42の変換電圧範囲の上側の限界値を超えていない旨のレンジ上限検出信号d1を出力する。この場合のレンジ上限検出信号d1は、0(d1=0)に設定される。
下限比較ブロック82は、A/Dコンバータ42から出力される受信デジタル信号r(t)が、A/Dコンバータ42の変換電圧範囲の下側の限界値を超えているか否かを判定し、判定結果を、レンジ下限検出信号d2として出力する。
下限比較ブロック82は、レベル比較器101、カウンタ102、及び、カウント比較器103を有する。
レベル比較器101は、A/Dコンバータ42から出力される受信デジタル信号r(t)を所定の時間間隔で取得し、取得した受信デジタル信号r(t)を予め設定された閾値tと比較する。具体的には、レベル比較器101は、所定の時刻に取得された1ステップ時間分のサンプルデータ(電圧レベル)vを閾値tと比較し、その比較結果を、カウンタ102に出力する。ここで、閾値tは、例えば、A/Dコンバータ42の変換電圧範囲の下側の限界値の1ステップ大きい値に設定される。
カウンタ102は、レベル比較器101から供給される比較結果に基づいて、閾値tより小さいサンプルデータvが得られた回数(以下、ロウワーカウント値という。)cをカウントする。
レベル比較器101によるサンプルデータvと閾値tとの比較、及び、カウンタ102によるカウントは、予め決定されたT時間、継続して実行される。そして、T時間経過後、カウンタ102は、閾値tより小さいサンプルデータvが得られた回数であるロウワーカウント値cを、カウント比較器103に出力する。
カウント比較器103は、カウンタ102から供給されたロウワーカウント値cを、予め設定された閾値tと比較する。
そして、カウント比較器103は、ロウワーカウント値cが閾値tより大きい場合には、受信デジタル信号r(t)がA/Dコンバータ42の変換電圧範囲の下側の限界値を超えている旨のレンジ下限検出信号d2を出力する。この場合のレンジ下限検出信号d2は、1(d2=1)に設定される。
一方、ロウワーカウント値cが閾値t以下である場合には、カウント比較器103は、受信デジタル信号r(t)がA/Dコンバータ42の変換電圧範囲の下側の限界値を超えていない旨のレンジ下限検出信号d2を出力する。この場合のレンジ下限検出信号d2は、0(d2=0)に設定される。
AND回路83は、上限比較ブロック81から出力されるレンジ上限検出信号d1と、下限比較ブロック82から出力されるレンジ下限検出信号d2との論理積を演算し、その演算結果を、オーバーレンジ検出信号dとして出力する。
AND回路83は、アッパーカウント値c及びロウワーカウント値cを閾値tと比較した比較結果に基づいてオーバーレンジを検出するオーバーレンジ検出部を構成する。
<自動利得制御処理の処理フロー>
次に、図4のフローチャートを参照して、図2の自動利得制御回路44による自動利得制御処理を説明する。
初めに、ステップS1において、自動利得制御回路44は、A/Dコンバータ42から出力される受信デジタル信号r(t)の信号レベルが、A/Dコンバータ42の変換電圧範囲内となるように利得の調整を行う粗調整処理を実行する。受信デジタル信号r(t)の信号レベルが、A/Dコンバータ42の変換電圧範囲内となった時点で、ステップS1の粗調整処理が終了し、処理はステップS2に進む。
ステップS1の粗調整処理の詳細については、図5及び図6のフローチャートを参照して後述する。
ステップS2において、自動利得制御回路44は、A/Dコンバータ42から出力される受信デジタル信号r(t)の電力Eがターゲットレベルと等しくなるように利得の調整を行う微調整処理を実行する。
ステップS2の微調整処理について簡単に説明する。
自動利得制御回路44の微調整回路63は、A/Dコンバータ42から出力される受信デジタル信号r(t)の信号パワーを検出し、検出された信号パワーに、予め設定された時定数を乗算して平均電力値を求める。そして、微調整回路63は、得られた平均電力値と、ターゲットレベル(目標電力値)との電力差を算出し、算出された電力差に従った利得値を増減させる利得増減信号を、利得設定部64に出力する。
利得設定部64は、微調整回路63からの利得増減信号に基づいて利得設定値を決定し、決定した利得設定値を、可変利得アンプ41に出力する。
微調整処理では、時定数を、必要な平均電力値の検出精度に応じて設定することで、受信デジタル信号r(t)の信号レベルを高い精度で一定に保つことができる。
ステップS2の微調整処理は、受信デジタル信号r(t)がA/Dコンバータ42から供給されなくなるまで継続して実行され、受信デジタル信号r(t)がA/Dコンバータ42から供給されなくなると、自動利得制御処理は終了する。
<粗調整処理の処理フロー>
図5は、上述したステップS1の粗調整処理の詳細なフローチャートである。
粗調整処理では、初めに、ステップS21において、自動利得制御回路44の利得設定部64は、内部変数iを0(i=0)に設定する。
ステップS22において、利得設定部64は、内部に記憶している粗調整用利得値テーブル{a, a, ・・・,an−1}のなかから、内部変数iの値に対応する利得値aを、利得設定値に決定する。粗調整処理の最初では、利得値の初期値aが、利得設定値に決定される。利得値a(i=0乃至n−1)は、予め設定された所定値である。なお、粗調整用利得値テーブル{a, a, ・・・,an−1}を用いずに、利得値の初期値aのみ記憶しておいて、一定の値または比率で値を減少させるように利得設定値を決定することもできる。
そして、ステップS23において、利得設定部64は、決定された利得設定値を、可変利得アンプ41に出力する。
ステップS24において、オーバーレンジ検出回路62は、オーバーレンジ検出処理を実行する。
図6のフローチャートを参照して、ステップS24におけるオーバーレンジ検出処理の詳細について説明する。
初めに、ステップS41において、オーバーレンジ検出回路62は、アッパーカウント値c、ロウワーカウント値c、及び、サンプル数カウント値cを初期化する。すなわち、アッパーカウント値c、ロウワーカウント値c、及び、サンプル数カウント値cが、0にリセットされる。
ステップS42において、オーバーレンジ検出回路62は、1ステップ時間のサンプルデータvを取得し、ステップS43において、サンプル数カウント値cを、1だけインクリメントする。
ステップS44において、オーバーレンジ検出回路62のレベル比較器91は、取得した1ステップ時間のサンプルデータvを閾値tと比較し、サンプルデータvが閾値tよりも大きいか否かを判定する。判定結果は、レベル比較器91からカウンタ92に供給される。
ステップS44で、サンプルデータvが閾値tよりも大きいと判定された場合、処理はステップS45に進み、カウンタ92は、アッパーカウント値cを、1だけインクリメントした後、処理をステップS46に進める。
一方、ステップS44で、サンプルデータvが閾値t以下であると判定された場合、処理は、ステップS45を介さず、そのままステップS46に進む。
ステップS46において、レベル比較器101は、取得した1ステップ時間のサンプルデータvを閾値tと比較し、サンプルデータvが閾値tよりも小さいか否かを判定する。判定結果は、レベル比較器101からカウンタ102に供給される。
ステップS46で、サンプルデータvが閾値tよりも小さいと判定された場合、処理はステップS47に進み、カウンタ102は、ロウワーカウント値cを、1だけインクリメントした後、処理をステップS48に進める。
一方、ステップS46で、サンプルデータvが閾値t以上であると判定された場合、処理は、ステップS47を介さず、そのままステップS48に進む。
ステップS48において、オーバーレンジ検出回路62は、サンプル数カウント値cがT未満であるか、すなわち、受信デジタル信号r(t)と閾値t及びtとの比較を、予め決定されたT時間、継続して実行したか否かを判定する。
ステップS48で、サンプル数カウント値cがT未満である、すなわち、まだT時間分の受信デジタル信号r(t)の比較を行っていないと判定された場合、処理はステップS42に戻され、上述したステップS42乃至S48の処理が繰り返される。
上述した処理のうち、ステップS44及びS45の処理と、ステップS46及びS47の処理、換言すれば、A/Dコンバータ42の変換電圧範囲の上側の限界値を判定する処理と、下側の限界値を判定する処理は、並行して同時に実行することができる。
そして、ステップS48で、T時間分の受信デジタル信号r(t)の比較を行ったと判定された場合、処理はステップS49に進む。
ステップS49において、カウンタ92は、アッパーカウント値cをカウント比較器93に出力する。そして、カウント比較器93は、カウンタ92から供給されたアッパーカウント値cを閾値tと比較して、アッパーカウント値cが閾値tよりも大きいか否かを判定する。
ステップS49で、アッパーカウント値cが閾値tよりも大きいと判定された場合、処理はステップS50に進み、カウント比較器93は、レンジ上限検出信号d1を1に設定し(d1=1)、受信デジタル信号r(t)がA/Dコンバータ42の変換電圧範囲の上側の限界値を超えている旨のレンジ上限検出信号d1を、AND回路83に出力する。
一方、ステップS49で、アッパーカウント値cが閾値t以下であると判定された場合、処理はステップS51に進み、カウント比較器93は、レンジ上限検出信号d1を0に設定し(d1=0)、受信デジタル信号r(t)がA/Dコンバータ42の変換電圧範囲の上側の限界値を超えていない旨のレンジ上限検出信号d1を、AND回路83に出力する。
次に、ステップS52において、カウンタ102は、ロウワーカウント値cをカウント比較器103に出力する。そして、カウント比較器103は、カウンタ102から供給されたロウワーカウント値cを閾値tと比較して、ロウワーカウント値cが閾値tよりも大きいか否かを判定する。
ステップS52で、ロウワーカウント値cが閾値tよりも大きいと判定された場合、処理はステップS53に進み、カウント比較器103は、レンジ下限検出信号d2を1に設定し(d2=1)、受信デジタル信号r(t)がA/Dコンバータ42の変換電圧範囲の下側の限界値を超えている旨のレンジ下限検出信号d2を、AND回路83に出力する。
一方、ステップS52で、ロウワーカウント値cが閾値t以下であると判定された場合、処理はステップS54に進み、カウント比較器103は、レンジ下限検出信号d2を0に設定し(d2=0)、受信デジタル信号r(t)がA/Dコンバータ42の変換電圧範囲の下側の限界値を超えていない旨のレンジ下限検出信号d2を、AND回路83に出力する。
ステップS49乃至S51の処理と、ステップS52乃至S54の処理は、並行して同時に実行することができる。
そして、ステップS55において、AND回路83は、カウント比較器93から出力されたレンジ上限検出信号d1と、カウント比較器103から出力されたレンジ下限検出信号d2との論理積を演算し、その演算結果を、オーバーレンジ検出信号dとして出力する。
これにより、A/Dコンバータ42への入力信号がA/Dコンバータ42の変換電圧範囲内である場合には、d=0のオーバーレンジ検出信号dが利得設定部64に出力され、変換電圧範囲外である場合には、d=1のオーバーレンジ検出信号dが利得設定部64に出力される。
ステップS55の処理終了後、処理は、図5に戻り、ステップS25に進む。
そして、図5のステップS25において、利得設定部64は、オーバーレンジ検出回路62から供給されるオーバーレンジ検出信号dに基づいて、オーバーレンジが検出されたか否かを判定する。
ステップS25で、オーバーレンジが検出されたと判定された場合、即ち、d=1のオーバーレンジ検出信号dがオーバーレンジ検出回路62から供給された場合、処理はステップS26に進み、利得設定部64は、内部変数iを、1だけインクリメントする。その後、処理はステップS22に戻され、上述したステップS22乃至S25の処理が再度実行される。すなわち、内部に記憶している粗調整用利得値テーブル{a, a, ・・・,an−1}のなかから、次の利得値aが、利得設定値に決定され、可変利得アンプ41に設定される。そして、オーバーレンジが検出されたか否かが判定される。
一方、ステップS25で、オーバーレンジが検出されなかったと判定された場合、即ち、d=0のオーバーレンジ検出信号dがオーバーレンジ検出回路62から供給された場合、図5の粗調整処理が終わって、処理は図4のステップS2に進む。
可変利得アンプ41の利得値を大きく変更した直後には、可変利得アンプ41からの出力信号に大きなオフセットxが生じる場合がある。可変利得アンプ41からの出力信号に大きなオフセットxが生じた場合、例えば、特許文献1に記載の、平均信号電力Eを閾値tEと比較する方法では、平均信号電力が(tE−x)<E<tEとなる信号が、誤ってオーバーレンジとして検出されてしまう。
また、特許文献2乃至4に記載の、信号レベルの絶対値を閾値thと比較する方法では、オフセットxが正である場合、(th−x)<v<th、オフセットxが負である場合、(−th)<v<(−th−x)となるサンプルデータvが、誤ってオーバーレンジとして検出されてしまう。
これに対して、自動利得制御回路44の自動利得制御処理によれば、粗調整処理において、受信デジタル信号r(t)がA/Dコンバータ42の変換電圧範囲の上側の限界値(閾値t)を超えた回数(アッパーカウント値c)と、下側の限界値(閾値t)を超えた回数(ロウワーカウント値c)が、どちらも閾値tより大きい場合にのみ、オーバーレンジと判定される。
可変利得アンプ41からの出力信号に大きなオフセットxが生じた場合、例えば、オフセットxが正である場合には、上側の限界値を超えた回数は統計的に増加するが、下側の限界値を超えた回数は減少する。反対に、オフセットxが負である場合には、下側の限界値を超えた回数は増加するが、上側の限界値を超えた回数は減少する。
したがって、オフセットが生じていないときにオーバーレンジと判定されない受信信号、言い換えれば、オフセットが生じていないときにアッパーカウント値cとロウワーカウント値cが共に閾値t以下となる受信信号にオフセットが生じた場合には、アッパーカウント値cとロウワーカウント値cのどちらか一方は閾値t以下となるため、上記のオーバーレンジの判定基準である「アッパーカウント値cとロウワーカウント値cのどちらも閾値tより大きい」という条件は満たされない。
したがって、図2の自動利得制御回路44によれば、可変利得アンプ41からの出力信号に大きなオフセットが生じている場合のオーバーレンジ誤検出の頻度を低減することができ、利得調整の調整時間を短縮することができる。
すなわち、自動利得制御回路44によれば、利得調整をより高速化することができる。
<3.自動利得制御回路の第2の実施の形態>
<自動利得制御回路の第2構成例>
次に、自動利得制御回路44の第2の実施の形態について説明する。
自動利得制御回路44の前段に配置されるA/Dコンバータ42には、A/Dコンバータ42への入力信号がA/Dコンバータ42の変換電圧範囲外の信号である場合に、その旨を表す信号を出力する機能(以下、レンジ外検出信号出力機能という。)を備えるものがある。
第2の実施の形態では、A/Dコンバータ42が、レンジ外検出信号出力機能を備えている場合の自動利得制御回路44の構成を示す。以下では、レンジ外検出信号出力機能を備えるA/Dコンバータ42を、A/Dコンバータ42Bと記述して説明する。
図7は、第2の実施の形態における自動利得制御回路44の詳細構成例を示したブロック図である。
なお、図7においては、第1の実施の形態における図2と対応する部分については同一の符号を付してあり、以下では、上述した第1の実施の形態と異なる部分に着目して説明する。
A/Dコンバータ42Bは、第1の実施の形態と同様に、可変利得アンプ41から供給されたアナログベースバンド信号を所定のサンプル周期でサンプリングし、サンプリングによって得られたデータを、受信デジタル信号r(t)として、受信フィルタ43(図1)と自動利得制御回路44の微調整回路63に出力する。
また、A/Dコンバータ42Bは、A/Dコンバータ42Bへの入力信号がA/Dコンバータ42Bの変換電圧範囲外の信号である場合に、その旨を表す信号を出力する機能を備える。
より具体的には、A/Dコンバータ42Bは、A/Dコンバータ42Bへの入力信号がA/Dコンバータ42Bの変換電圧範囲の上限より大きい信号であった場合、その旨を示すレンジ外検出信号duを、自動利得制御回路44のオーバーレンジ検出回路62Bに出力する。
また、A/Dコンバータ42Bは、A/Dコンバータ42Bへの入力信号がA/Dコンバータ42Bの変換電圧範囲の下限より小さい信号であった場合、その旨を示すレンジ外検出信号dを、自動利得制御回路44のオーバーレンジ検出回路62Bに出力する。
自動利得制御回路44は、制御部61、オーバーレンジ検出回路62B、微調整回路63、及び、利得設定部64により構成される。
オーバーレンジ検出回路62Bには、上述したように、レンジ外検出信号duとレンジ外検出信号dが、A/Dコンバータ42Bから供給される。
オーバーレンジ検出回路62Bは、A/Dコンバータ42Bからのレンジ外検出信号duとレンジ外検出信号dに基づいて、A/Dコンバータ42Bへの入力信号がA/Dコンバータ42Bの変換電圧範囲内である場合には、d=0のオーバーレンジ検出信号dを出力し、変換電圧範囲外である場合には、d=1のオーバーレンジ検出信号dを出力する。
<オーバーレンジ検出回路の第2構成例>
図8は、図7のオーバーレンジ検出回路62Bの詳細構成例を示すブロック図である。
オーバーレンジ検出回路62Bは、上限比較ブロック81B、下限比較ブロック82B、及び、AND回路83により構成される。上限比較ブロック81Bは、カウンタ92Bとカウント比較器93により構成され、下限比較ブロック82Bは、カウンタ102Bとカウント比較器103により構成されている。
即ち、オーバーレンジ検出回路62Bの上限比較ブロック81Bでは、第1の実施の形態のレベル比較器91が省略されており、A/Dコンバータ42Bから出力されたレンジ外検出信号duは、カウンタ92Bに入力される。
また、オーバーレンジ検出回路62Bの下限比較ブロック82Bでは、第1の実施の形態のレベル比較器101が省略されており、A/Dコンバータ42Bから出力されたレンジ外検出信号dは、カウンタ102Bに入力される。
カウンタ92Bは、第1の実施の形態においてレベル比較器91から供給される比較結果に代えて、A/Dコンバータ42Bから供給されるレンジ外検出信号duの回数を、アッパーカウント値cとしてカウントする。カウンタ92Bは、T時間経過後、アッパーカウント値cをカウント比較器93に出力する。
カウンタ102Bは、第1の実施の形態においてレベル比較器101から供給される比較結果に代えて、A/Dコンバータ42Bから供給されるレンジ外検出信号dの回数を、ロウワーカウント値cとしてカウントする。カウンタ102Bは、T時間経過後、ロウワーカウント値cをカウント比較器103に出力する。
AND回路83の動作は、第1の実施の形態と同様である。即ち、AND回路83は、上限比較ブロック81Bから出力されるレンジ上限検出信号d1と、下限比較ブロック82Bから出力されるレンジ下限検出信号d2との論理積を演算し、その演算結果を、オーバーレンジ検出信号dとして出力する。
<オーバーレンジ検出処理>
図9のフローチャートを参照して、オーバーレンジ検出回路62Bによる、図5のステップS24のオーバーレンジ検出処理の詳細について説明する。
図9のオーバーレンジ検出処理では、初めに、ステップS71において、オーバーレンジ検出回路62Bは、アッパーカウント値c、ロウワーカウント値c、及び、サンプル数カウント値cを初期化する。すなわち、アッパーカウント値c、ロウワーカウント値c、及び、サンプル数カウント値cが、0にリセットされる。
ステップS72において、オーバーレンジ検出回路62Bは、サンプル数カウント値cを、1だけインクリメントする。
ステップS73において、カウンタ92Bは、1ステップ時間内に、A/Dコンバータ42Bへの入力信号がA/Dコンバータ42Bの変換電圧範囲の上限より大きい信号である旨を示すレンジ外検出信号duがA/Dコンバータ42Bから供給されたか否かを判定する。
ステップS73で、1ステップ時間内にレンジ外検出信号duがA/Dコンバータ42Bから供給されたと判定された場合、処理はステップS74に進み、カウンタ92Bは、アッパーカウント値cを、1だけインクリメントした後、処理をステップS75に進める。
一方、ステップS73で、1ステップ時間内にレンジ外検出信号duがA/Dコンバータ42Bから供給されなかったと判定された場合、処理は、ステップS74を介さず、ステップS75に進む。
ステップS75において、カウンタ102Bは、1ステップ時間内に、A/Dコンバータ42Bへの入力信号がA/Dコンバータ42Bの変換電圧範囲の下限より小さい信号である旨を示すレンジ外検出信号dがA/Dコンバータ42Bから供給されたか否かを判定する。
ステップS75で、1ステップ時間内にレンジ外検出信号dがA/Dコンバータ42Bから供給されたと判定された場合、処理はステップS76に進み、カウンタ102Bは、ロウワーカウント値cを、1だけインクリメントした後、処理をステップS77に進める。
一方、ステップS75で、1ステップ時間内にレンジ外検出信号dがA/Dコンバータ42Bから供給されなかったと判定された場合も、処理は、ステップS76を介さず、ステップS77に進む。
その後のステップS77乃至S84の処理は、図6のステップS48乃至S55の処理と同じであるので、その説明は省略する。
また、オーバーレンジ検出処理以外の粗調整処理の各処理、及び、微調整処理は、図4及び図5を参照して説明した処理と同様である。
第2の実施の形態における自動利得制御回路44の自動利得制御処理においても、受信デジタル信号r(t)がA/Dコンバータ42の変換電圧範囲の上側の限界値(閾値t)を超えた回数(アッパーカウント値c)と、下側の限界値(閾値t)を超えた回数(ロウワーカウント値c)が、どちらも閾値tより大きい場合にのみ、オーバーレンジと判定される。そのため、オフセットが生じていないときにオーバーレンジと判定されない受信信号にオフセットが生じた場合に、オーバーレンジと判定されることはない。
したがって、可変利得アンプ41からの出力信号に大きなオフセットが生じている場合のオーバーレンジ誤検出の頻度を低減することができ、利得調整の調整時間を短縮することができる。
第1の実施の形態と第2の実施の形態の処理を比較すると、第2の実施の形態の構成の方が、高精度に利得を調整することができる。
例えば、A/Dコンバータ42(42B)の変換電圧範囲が−15乃至+15[V]であり、+15[V]という上限値の受信デジタル信号r(t)がA/Dコンバータ42(42B)から出力された場合を考える。
第1の実施の形態では、A/Dコンバータ42への入力信号が上限値を持つ信号であったのか、上限値を超える信号であったのかが分からないが、第2の実施の形態では、それらの判別ができるため、より高精度にオーバーレンジを検出し、利得を調整することができる。
上述した第1及び第2の実施の形態では、レンジ上限検出信号d1の判定基準となる閾値と、レンジ下限検出信号d2の判定基準となる閾値を、同一の値(閾値t)としたが、異なる値としてもよい。
また、例えば、A/Dコンバータ42Bが、上側のレンジ外検出信号duか、または、下側のレンジ外検出信号dのいずれか一方のみを出力する機能を有する場合には、自動利得制御回路44を、第1の実施の形態の構成と第2の実施の形態の構成を組み合わせた構成とすることができる。
より具体的には、A/Dコンバータ42Bが、上側のレンジ外検出信号duのみを出力する機能を有する場合には、第2の実施の形態の上限比較ブロック81Bと、第1の実施の形態の下限比較ブロック82と、AND回路83とからなるオーバーレンジ検出回路62を有する自動利得制御回路44とすることができる。
一方、A/Dコンバータ42Bが、下側のレンジ外検出信号dのみを出力する機能を有する場合には、第1の実施の形態の上限比較ブロック81と、第2の実施の形態の下限比較ブロック82Bと、AND回路83とからなるオーバーレンジ検出回路62を有する自動利得制御回路44とすることができる。
<4.オーバーレンジ検出回路のその他の構成例>
<オーバーレンジ検出回路の第3構成例>
図10は、オーバーレンジ検出回路62の第3構成例であって、第1の実施の形態に適用可能なオーバーレンジ検出回路62の詳細構成例を示すブロック図である。
図10に示されるオーバーレンジ検出回路62は、上限比較ブロック81C、下限比較ブロック82C、加算器121、及び、カウント比較器122により構成される。
上限比較ブロック81Cは、レベル比較器91とカウンタ92で構成され、閾値tより大きいサンプルデータvが得られた回数であるアッパーカウント値cを、加算器121に出力する。
下限比較ブロック82Cは、レベル比較器101とカウンタ102で構成され、閾値tより小さいサンプルデータvが得られた回数であるロウワーカウント値cを、加算器121に出力する。
加算器121は、上限比較ブロック81Cからのアッパーカウント値cと、下限比較ブロック82Cからのロウワーカウント値cを加算し、その加算結果cをカウント比較器122に出力する。
カウント比較器122は、加算器121から供給された加算結果cを、予め設定された閾値tと比較し、比較結果に基づいて、オーバーレンジ検出信号dを出力する。
より具体的には、カウント比較器122は、加算結果cが閾値t以下である場合、A/Dコンバータ42への入力信号がA/Dコンバータ42の変換電圧範囲内であることを示すd=0のオーバーレンジ検出信号dを出力する。一方、加算結果cが閾値tより大きい場合、カウント比較器122は、A/Dコンバータ42への入力信号がA/Dコンバータ42の変換電圧範囲外であることを示すd=1のオーバーレンジ検出信号dを出力する。
カウント比較器122は、アッパーカウント値cとロウワーカウント値cを加算した加算結果cを閾値tと比較した比較結果に基づいてオーバーレンジを検出するオーバーレンジ検出部を構成する。
<オーバーレンジ検出処理>
図11のフローチャートを参照して、オーバーレンジ検出回路の第3構成例による、図5のステップS24のオーバーレンジ検出処理の詳細について説明する。
ステップS101乃至S108の処理は、図6のステップS41乃至S48の処理と同じであるので、その説明は省略する。
ステップS109において、上限比較ブロック81Cのカウンタ92は、アッパーカウント値cを加算器121に出力するとともに、下限比較ブロック82Cのカウンタ102は、ロウワーカウント値cを加算器121に出力する。そして、加算器121は、上限比較ブロック81Cからのアッパーカウント値cと、下限比較ブロック82Cからのロウワーカウント値cを加算し、その加算結果cをカウント比較器122に出力する。
ステップS110において、カウント比較器122は、加算結果cが閾値tより大きいか否かを判定する。
ステップS110で、加算結果cが閾値tより大きいと判定された場合、処理はステップS111に進み、カウント比較器122は、A/Dコンバータ42への入力信号がA/Dコンバータ42の変換電圧範囲外であることを示すd=1のオーバーレンジ検出信号dを出力する。
一方、ステップS110で、加算結果cが閾値t以下であると判定された場合、処理はステップS112に進み、カウント比較器122は、A/Dコンバータ42への入力信号がA/Dコンバータ42の変換電圧範囲内であることを示すd=0のオーバーレンジ検出信号dを出力する。
以上で、オーバーレンジ検出処理が終了する。
オーバーレンジ検出回路62の第3構成例の特徴である、上限比較ブロック81Cからのアッパーカウント値cと、下限比較ブロック82Cからのロウワーカウント値cの加算結果cを閾値tと比較判定する構成は、レンジ外検出信号出力機能を備えるA/Dコンバータ42Bに合わせた構成とすることもできる。
この場合、図10の上限比較ブロック81Cは、レベル比較器91とカウンタ92に代えて、図8のカウンタ92Bで構成される。また、図10の下限比較ブロック82Cは、レベル比較器101とカウンタ102に代えて、図8のカウンタ102Bで構成される。
第3構成例におけるオーバーレンジ検出回路62は、上限比較ブロック81Cからのアッパーカウント値cと、下限比較ブロック82Cからのロウワーカウント値cの加算結果cを閾値tと比較判定することにより、可変利得アンプ41からの出力信号に大きなオフセットが生じている場合のオーバーレンジ誤検出の頻度を低減することができ、利得調整の調整時間を短縮することができる。
上述した例では、自動利得制御回路44が、受信装置2の構成の一部として設けられていたが、自動利得制御回路44を、それ単独の自動利得制御装置として構成し、任意の通信装置に組み込むことができる。
なお、本明細書において、システムとは、複数の構成要素(装置、モジュール(部品)等)の集合を意味し、すべての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、1つの筐体の中に複数のモジュールが収納されている1つの装置は、いずれも、システムである。
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
また、上述のフローチャートで説明した各ステップは、1つの装置で実行する他、複数の装置で分担して実行することができる。
さらに、1つのステップに複数の処理が含まれる場合には、その1つのステップに含まれる複数の処理は、1つの装置で実行する他、複数の装置で分担して実行することができる。
なお、本技術は以下のような構成も取ることができる。
(1)
入力信号の電圧が所定期間内に第1の電圧閾値よりも大きい値となった回数である第1カウント値を算出する第1カウンタと、
前記入力信号の電圧が前記所定期間内に第2の電圧閾値よりも小さい値となった回数である第2カウント値を算出する第2カウンタと、
前記第1カウント値及び前記第2カウント値のそれぞれ、または、前記第1カウント値と前記第2カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力するオーバーレンジ検出部と
を備える自動利得制御装置。
(2)
前記第1カウント値を第1閾値と比較して、その比較結果を出力する第1比較器と、
前記第2カウント値を第2閾値と比較して、その比較結果を出力する第2比較器と
をさらに備え、
前記オーバーレンジ検出部は、前記第1比較器の比較結果と、前記第2比較器の比較結果に基づいてオーバーレンジを検出し、検出結果を出力する
前記(1)に記載の自動利得制御装置。
(3)
前記第1閾値と前記第2閾値は、同一の値である
前記(1)または(2)に記載の自動利得制御装置。
(4)
前記第1閾値と前記第2閾値は、異なる値である
前記(1)または(2)に記載の自動利得制御装置。
(5)
前記第1カウンタは、前記入力信号の電圧が前記第1の電圧閾値よりも大きい値であったことを示す第1レンジ外検出信号に基づいて、前記第1カウント値を算出し、
前記第2カウンタは、前記入力信号の電圧が前記第2の電圧閾値よりも小さい値であったことを示す第2レンジ外検出信号に基づいて、前記第2カウント値を算出する
前記(1)乃至(4)のいずれかに記載の自動利得制御装置。
(6)
前記第1レンジ外検出信号と前記第2レンジ外検出信号は、A/Dコンバータから出力されてくる
前記(5)に記載の自動利得制御装置。
(7)
前記入力信号の電圧を前記第1の電圧閾値と比較し、その比較結果を出力する第1電圧比較器と、
前記入力信号の電圧を前記第2の電圧閾値と比較し、その比較結果を出力する第2電圧比較器と
をさらに備え、
前記第1カウンタは、前記第1電圧比較器の比較結果に基づいて、前記第1カウント値を算出し、
前記第2カウンタは、前記第2電圧比較器の比較結果に基づいて、前記第2カウント値を算出する
前記(1)乃至(6)のいずれかに記載の自動利得制御装置。
(8)
前記オーバーレンジ検出部は、前記第1カウント値と前記第2カウント値を加算した加算結果を、第3閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力する
前記(1)乃至(7)のいずれかに記載の自動利得制御装置。
(9)
前記オーバーレンジ検出部においてオーバーレンジが検出された場合の利得設定値を決定して出力する利得設定部をさらに備える
前記(1)乃至(8)のいずれかに記載の自動利得制御装置。
(10)
前記オーバーレンジ検出部においてオーバーレンジが検出されなかった場合に、目標電力値との電力差に基づいて利得値を増減させる利得増減信号を出力する調整部をさらに備える
前記(1)乃至(9)のいずれかに記載の自動利得制御装置。
(11)
前記入力信号の電圧は、A/Dコンバータから出力されたデジタル値である
前記(1)乃至(10)のいずれかに記載の自動利得制御装置。
(12)
第1カウンタと、第2カウンタと、オーバーレンジ検出部とを備える自動利得制御装置の、
前記第1カウンタが、入力信号の電圧が所定期間内に第1の電圧閾値よりも大きい値となった回数である第1カウント値を算出し、
前記第2カウンタが、前記入力信号の電圧が前記所定期間内に第2の電圧閾値よりも小さい値となった回数である第2カウント値を算出し、
前記オーバーレンジ検出部が、前記第1カウント値及び前記第2カウント値のそれぞれ、または、前記第1カウント値と前記第2カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力する
自動利得制御方法。
(13)
入力信号の電圧が所定期間内に第1の電圧閾値よりも大きい値となった回数である第1カウント値を算出する第1カウンタと、
前記入力信号の電圧が前記所定期間内に第2の電圧閾値よりも小さい値となった回数である第2カウント値を算出する第2カウンタと、
前記第1カウント値及び前記第2カウント値のそれぞれ、または、前記第1カウント値と前記第2カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力するオーバーレンジ検出部と
を備える受信装置。
(14)
アナログの前記入力信号の電圧をデジタル値に変換して出力するとともに、前記入力信号の電圧が前記第1の電圧閾値よりも大きい値であったことを示す第1レンジ外検出信号と、前記入力信号の電圧が前記第2の電圧閾値よりも小さい値であったことを示す第2レンジ外検出信号を出力するA/Dコンバータをさらに備え、
前記第1カウンタは、前記第1レンジ外検出信号に基づいて、前記第1カウント値を算出し、
前記第2カウンタは、前記第2レンジ外検出信号に基づいて、前記第2カウント値を算出する
前記(13)に記載の受信装置。
(15)
受信したRF信号を、前記入力信号としてのアナログベースバンド信号に変換するRF回路をさらに備える
前記(13)または(14)に記載の受信装置。
1 送信装置, 2 受信装置, 32 受信側RF回路, 33 受信側ベースバンドブロック, 41 可変利得アンプ, 42,42B A/Dコンバータ, 44 自動利得制御回路, 61 制御部, 62,62B オーバーレンジ検出回路, 63 微調整回路, 64 利得設定部, 83 AND回路, 91 レベル比較器, 92,92B カウンタ, 93 カウント比較器, 101 レベル比較器, 102,102B カウンタ, 103 カウント比較器, 121 加算器, 122 カウント比較器

Claims (15)

  1. 入力信号の電圧が所定期間内に第1の電圧閾値よりも大きい値となった回数である第1カウント値を算出する第1カウンタと、
    前記入力信号の電圧が前記所定期間内に第2の電圧閾値よりも小さい値となった回数である第2カウント値を算出する第2カウンタと、
    前記第1カウント値及び前記第2カウント値のそれぞれ、または、前記第1カウント値と前記第2カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力するオーバーレンジ検出部と
    を備える自動利得制御装置。
  2. 前記第1カウント値を第1閾値と比較して、その比較結果を出力する第1比較器と、
    前記第2カウント値を第2閾値と比較して、その比較結果を出力する第2比較器と
    をさらに備え、
    前記オーバーレンジ検出部は、前記第1比較器の比較結果と、前記第2比較器の比較結果に基づいてオーバーレンジを検出し、検出結果を出力する
    請求項1に記載の自動利得制御装置。
  3. 前記第1閾値と前記第2閾値は、同一の値である
    請求項2に記載の自動利得制御装置。
  4. 前記第1閾値と前記第2閾値は、異なる値である
    請求項2に記載の自動利得制御装置。
  5. 前記第1カウンタは、前記入力信号の電圧が前記第1の電圧閾値よりも大きい値であったことを示す第1レンジ外検出信号に基づいて、前記第1カウント値を算出し、
    前記第2カウンタは、前記入力信号の電圧が前記第2の電圧閾値よりも小さい値であったことを示す第2レンジ外検出信号に基づいて、前記第2カウント値を算出する
    請求項1に記載の自動利得制御装置。
  6. 前記第1レンジ外検出信号と前記第2レンジ外検出信号は、A/Dコンバータから出力されてくる
    請求項5に記載の自動利得制御装置。
  7. 前記入力信号の電圧を前記第1の電圧閾値と比較し、その比較結果を出力する第1電圧比較器と、
    前記入力信号の電圧を前記第2の電圧閾値と比較し、その比較結果を出力する第2電圧比較器と
    をさらに備え、
    前記第1カウンタは、前記第1電圧比較器の比較結果に基づいて、前記第1カウント値を算出し、
    前記第2カウンタは、前記第2電圧比較器の比較結果に基づいて、前記第2カウント値を算出する
    請求項1に記載の自動利得制御装置。
  8. 前記オーバーレンジ検出部は、前記第1カウント値と前記第2カウント値を加算した加算結果を、第3閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力する
    請求項1に記載の自動利得制御装置。
  9. 前記オーバーレンジ検出部においてオーバーレンジが検出された場合の利得設定値を決定して出力する利得設定部をさらに備える
    請求項1に記載の自動利得制御装置。
  10. 前記オーバーレンジ検出部においてオーバーレンジが検出されなかった場合に、目標電力値との電力差に基づいて利得値を増減させる利得増減信号を出力する調整部をさらに備える
    請求項1に記載の自動利得制御装置。
  11. 前記入力信号の電圧は、A/Dコンバータから出力されたデジタル値である
    請求項1に記載の自動利得制御装置。
  12. 第1カウンタと、第2カウンタと、オーバーレンジ検出部とを備える自動利得制御装置の、
    前記第1カウンタが、入力信号の電圧が所定期間内に第1の電圧閾値よりも大きい値となった回数である第1カウント値を算出し、
    前記第2カウンタが、前記入力信号の電圧が前記所定期間内に第2の電圧閾値よりも小さい値となった回数である第2カウント値を算出し、
    前記オーバーレンジ検出部が、前記第1カウント値及び前記第2カウント値のそれぞれ、または、前記第1カウント値と前記第2カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力する
    自動利得制御方法。
  13. 入力信号の電圧が所定期間内に第1の電圧閾値よりも大きい値となった回数である第1カウント値を算出する第1カウンタと、
    前記入力信号の電圧が前記所定期間内に第2の電圧閾値よりも小さい値となった回数である第2カウント値を算出する第2カウンタと、
    前記第1カウント値及び前記第2カウント値のそれぞれ、または、前記第1カウント値と前記第2カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力するオーバーレンジ検出部と
    を備える受信装置。
  14. アナログの前記入力信号の電圧をデジタル値に変換して出力するとともに、前記入力信号の電圧が前記第1の電圧閾値よりも大きい値であったことを示す第1レンジ外検出信号と、前記入力信号の電圧が前記第2の電圧閾値よりも小さい値であったことを示す第2レンジ外検出信号を出力するA/Dコンバータをさらに備え、
    前記第1カウンタは、前記第1レンジ外検出信号に基づいて、前記第1カウント値を算出し、
    前記第2カウンタは、前記第2レンジ外検出信号に基づいて、前記第2カウント値を算出する
    請求項13に記載の受信装置。
  15. 受信したRF信号を、前記入力信号としてのアナログベースバンド信号に変換するRF回路をさらに備える
    請求項13に記載の受信装置。
JP2014027218A 2014-02-17 2014-02-17 自動利得制御装置、自動利得制御方法、および受信装置 Pending JP2015154306A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014027218A JP2015154306A (ja) 2014-02-17 2014-02-17 自動利得制御装置、自動利得制御方法、および受信装置
US14/618,313 US9222962B2 (en) 2014-02-17 2015-02-10 Automatic gain control apparatus, automatic gain control method, and receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014027218A JP2015154306A (ja) 2014-02-17 2014-02-17 自動利得制御装置、自動利得制御方法、および受信装置

Publications (1)

Publication Number Publication Date
JP2015154306A true JP2015154306A (ja) 2015-08-24

Family

ID=53797928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014027218A Pending JP2015154306A (ja) 2014-02-17 2014-02-17 自動利得制御装置、自動利得制御方法、および受信装置

Country Status (2)

Country Link
US (1) US9222962B2 (ja)
JP (1) JP2015154306A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180219520A1 (en) * 2017-01-27 2018-08-02 Lapis Semiconductor Co., Ltd. Automatic gain control (agc) circuit, despreading circuit, and method for reproducing reception data
CN117580143A (zh) * 2024-01-15 2024-02-20 南京思宇电气技术有限公司 一种基于双模通信单元的自动增益控制方法及系统

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI650964B (zh) * 2017-12-15 2019-02-11 瑞昱半導體股份有限公司 偵測訊號功率的裝置及方法
CN109951199B (zh) * 2017-12-21 2021-02-05 瑞昱半导体股份有限公司 接收装置
CN109921812B (zh) * 2019-01-07 2021-05-04 广州昂宝电子有限公司 自动增益控制方法和系统
US11296740B2 (en) * 2019-03-26 2022-04-05 Stmicroelectronics International N.V. Automatic gain control for a receiver
US11956738B2 (en) * 2019-08-16 2024-04-09 Mediatek Inc. Automatic gain control for serving cell activation based on two different reference signals
TWI746164B (zh) * 2020-09-15 2021-11-11 茂達電子股份有限公司 訊號增益值判斷電路及判斷訊號增益值的方法
CN115292387B (zh) * 2022-08-18 2023-05-23 北京志翔科技股份有限公司 一种基于多维数据分析的能源超量程使用监测方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3824871B2 (ja) 2001-02-19 2006-09-20 三菱電機株式会社 自動利得制御装置および復調器
JP2002290176A (ja) 2001-03-28 2002-10-04 Canon Inc 利得制御装置、無線通信装置、利得制御方法及び記憶媒体
US7856066B2 (en) * 2006-10-27 2010-12-21 Oki Semiconductor Co., Ltd. OFDM receiver and doppler frequency estimating circuit
CN101669283B (zh) 2007-04-27 2013-07-24 松下电器产业株式会社 接收装置及接收方法
JPWO2011074193A1 (ja) * 2009-12-15 2013-04-25 パナソニック株式会社 自動利得制御装置及び電子機器
JP5615203B2 (ja) * 2011-02-24 2014-10-29 パナソニック株式会社 自動利得制御装置
JP6225041B2 (ja) * 2014-02-05 2017-11-01 パナソニック株式会社 受信装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180219520A1 (en) * 2017-01-27 2018-08-02 Lapis Semiconductor Co., Ltd. Automatic gain control (agc) circuit, despreading circuit, and method for reproducing reception data
US10594282B2 (en) * 2017-01-27 2020-03-17 Lapis Semiconductor Co., Ltd. Automatic gain control (AGC) circuit, despreading circuit, and method for reproducing reception data
CN117580143A (zh) * 2024-01-15 2024-02-20 南京思宇电气技术有限公司 一种基于双模通信单元的自动增益控制方法及系统
CN117580143B (zh) * 2024-01-15 2024-03-22 南京思宇电气技术有限公司 一种基于双模通信单元的自动增益控制方法及系统

Also Published As

Publication number Publication date
US20150233981A1 (en) 2015-08-20
US9222962B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
JP2015154306A (ja) 自動利得制御装置、自動利得制御方法、および受信装置
EP2389725B1 (en) Automatic gain control in a wireless communication network
US8213891B2 (en) Gain control apparatus and method in receiver of multiband OFDM system
JP6225041B2 (ja) 受信装置
US7856066B2 (en) OFDM receiver and doppler frequency estimating circuit
JP2009065312A (ja) 無線受信装置
US8804882B2 (en) Receiving apparatus, and computer readable memory medium that stores a program
WO2014201688A1 (en) Method and device for performing automatic gain control
US7864888B2 (en) Transmission mode/guard length detection circuit and method therefor
US7532687B2 (en) Dual stage automatic gain control in an ultra wideband receiver
US20100215135A1 (en) Synchronous processing apparatus, receiving apparatus and synchronous processing method
JP4574687B2 (ja) Rf受信装置
JP6180953B2 (ja) 受信装置
US11611460B2 (en) Carrier frequency error estimator with banked correlators
US9641312B1 (en) Method for symbol clock recovery in pulse position modulation (PPM) systems
JP2004153718A (ja) Agc制御回路及びagc増幅器制御方法
EP3737055A1 (en) Preamble detection during acquisition
JP5908444B2 (ja) 受信装置
US8565110B2 (en) Apparatus and method for receiving data in communication system
JP4843397B2 (ja) 受信装置
WO2014093539A1 (en) A blocking detection method and apparatus in a digital communication system
JP2000188585A (ja) Ofdm受信装置
JP2009232235A (ja) 波高率の高い信号に適した自動利得制御回路
JP4368741B2 (ja) 受信機
JP4728772B2 (ja) 遅延プロファイル生成回路及びその方法並びにそれを用いた受信機、プログラム