JP2015154306A - 自動利得制御装置、自動利得制御方法、および受信装置 - Google Patents

自動利得制御装置、自動利得制御方法、および受信装置 Download PDF

Info

Publication number
JP2015154306A
JP2015154306A JP2014027218A JP2014027218A JP2015154306A JP 2015154306 A JP2015154306 A JP 2015154306A JP 2014027218 A JP2014027218 A JP 2014027218A JP 2014027218 A JP2014027218 A JP 2014027218A JP 2015154306 A JP2015154306 A JP 2015154306A
Authority
JP
Japan
Prior art keywords
count value
voltage
overrange
value
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014027218A
Other languages
English (en)
Inventor
近藤　啓太郎
Keitaro Kondo
啓太郎 近藤
野田　誠
Makoto Noda
誠 野田
真也 田面木
Masaya Tamengi
真也 田面木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2014027218A priority Critical patent/JP2015154306A/ja
Priority to US14/618,313 priority patent/US9222962B2/en
Publication of JP2015154306A publication Critical patent/JP2015154306A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16528—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/1659—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3073—Circuits generating control signals when no carrier is present, or in SSB, CW or pulse receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3809—Amplitude regulation arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

【課題】利得調整をより高速化することができるようにする。【解決手段】自動利得制御装置は、入力信号の電圧が所定期間内に第１の電圧閾値よりも大きい値となった回数である第１カウント値を算出する第１カウンタと、入力信号の電圧が所定期間内に第２の電圧閾値よりも小さい値となった回数である第２カウント値を算出する第２カウンタと、第１カウント値及び第２カウント値のそれぞれ、または、第１カウント値と第２カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力するオーバーレンジ検出部とを備える。本技術は、例えば、無線通信システムの受信装置等に適用できる。【選択図】図３

Description

本技術は、自動利得制御装置、自動利得制御方法、および受信装置に関し、特に、利得調整をより高速化することができるようにする自動利得制御装置、自動利得制御方法、および受信装置に関する。
通信・放送等の送受信システムにおいて、受信装置の信号処理部への入力信号レベルを、定められた所定のレンジ内に調整するため、観測された受信信号情報を基に可変利得アンプを制御する自動利得制御装置（AGC）が知られている。
自動利得制御装置のなかには、例えば、その前段に配置されるA/Dコンバータに入力される入力信号の電圧が、A/Dコンバータの許容最大入力電圧等により決定された閾値を超えたか否かを判定するオーバーレンジ検出回路を備えたものが存在する。オーバーレンジ検出回路がA/Dコンバータの許容最大入力電圧等により決定された閾値を超えたと判定した場合には、自動利得制御装置は、一般的に、例えば、利得を半分にするなど、通常の利得制御時よりも大きなステップで利得を変更する。
オーバーレンジ検出回路には、A/Dコンバータに入力される入力信号の平均信号電力を閾値と比較することで、オーバーレンジを検出するものがある（例えば、特許文献１参照）。
また、A/Dコンバータに入力される入力信号の信号レベルの絶対値を閾値と比較することで、オーバーレンジを検出するものもある（例えば、特許文献２乃至４参照）。
特開２００２−２４７１２１号公報 国際公開第２００８／１３９６７２号 特開２０１２−１７５６８７号公報 特開２００２−２９０１７６号公報
近年 IEEE（the Institute of Electrical and Electronic Engineers） 802.15.3c、IEEE 802.11ad等で標準化されている、ミリ波を用いた高速無線システムにおいては、パケット開始から約1μs未満で、信号処理部への入力信号レベルを調整することが望ましい場合が多く、調整時間を短縮することがより重要となってきている。
しかしながら、オーバーレンジ検出時のように可変利得アンプ（VGA）の利得を大きく変更した直後には、可変利得アンプからの出力信号に大きなオフセットが生じる場合がある。例えば、可変利得アンプからの出力信号にオフセットｘが生じた場合、平均信号電力はｘ２だけ大きく観測され 、信号レベルの絶対値はｘだけ大きく観測される。そのため、上述したような平均信号電力や信号レベルの絶対値を閾値と比較する方法では、オーバーレンジを誤検出する確率が高くなり、その結果、調整時間が増加してしまう。
オフセットの収束後にオーバーレンジを検出すれば、誤検出を低減することはできる。しかしながら、高速無線システムにおいては、調整時間の短縮化にともない、調整時間に対するオフセットの収束時間の比率が、従来の2.4 / 5GHz 帯を用いた無線システムに対して大きくなっており、オフセットの収束後にオーバーレンジの判定を行うと、要求されている時間内に利得調整を完了することができない。
本技術は、このような状況に鑑みてなされたものであり、利得調整をより高速化することができるようにするものである。
本技術の第１の側面の自動利得制御装置は、入力信号の電圧が所定期間内に第１の電圧閾値よりも大きい値となった回数である第１カウント値を算出する第１カウンタと、前記入力信号の電圧が前記所定期間内に第２の電圧閾値よりも小さい値となった回数である第２カウント値を算出する第２カウンタと、前記第１カウント値及び前記第２カウント値のそれぞれ、または、前記第１カウント値と前記第２カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力するオーバーレンジ検出部とを備える。
本技術の第１の側面の自動利得制御方法は、第１カウンタと、第２カウンタと、オーバーレンジ検出部とを備える自動利得制御装置の、前記第１カウンタが、入力信号の電圧が所定期間内に第１の電圧閾値よりも大きい値となった回数である第１カウント値を算出し、前記第２カウンタが、前記入力信号の電圧が前記所定期間内に第２の電圧閾値よりも小さい値となった回数である第２カウント値を算出し、前記オーバーレンジ検出部が、前記第１カウント値及び前記第２カウント値のそれぞれ、または、前記第１カウント値と前記第２カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力する。
本技術の第２の側面の受信装置は、入力信号の電圧が所定期間内に第１の電圧閾値よりも大きい値となった回数である第１カウント値を算出する第１カウンタと、前記入力信号の電圧が前記所定期間内に第２の電圧閾値よりも小さい値となった回数である第２カウント値を算出する第２カウンタと、前記第１カウント値及び前記第２カウント値のそれぞれ、または、前記第１カウント値と前記第２カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力するオーバーレンジ検出部とを備える。
本技術の第１及び第２の側面においては、第１カウンタにおいて、入力信号の電圧が所定期間内に第１の電圧閾値よりも大きい値となった回数である第１カウント値が算出され、第２カウンタにおいて、前記入力信号の電圧が前記所定期間内に第２の電圧閾値よりも小さい値となった回数である第２カウント値が算出され、オーバーレンジ検出部において、前記第１カウント値及び前記第２カウント値のそれぞれ、または、前記第１カウント値と前記第２カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジが検出され、検出結果が出力される。
自動利得制御装置及び受信装置は、独立した装置であっても良いし、１つの装置を構成している内部ブロックであっても良い。
本技術の一側面によれば、利得調整をより高速化することができる。
本技術が適用された無線通信システムの一実施の形態の構成例を示すブロック図である。 自動利得制御回路の第１の実施の形態を示すブロック図である。 オーバーレンジ検出回路の第１構成例を示すブロック図である。 自動利得制御処理を説明するフローチャートである。 粗調整処理を説明するフローチャートである。 オーバーレンジ検出処理を説明するフローチャートである。 自動利得制御回路の第２の実施の形態を示すブロック図である。 オーバーレンジ検出回路の第２構成例を示すブロック図である。 オーバーレンジ検出処理を説明するフローチャートである。 オーバーレンジ検出回路の第３構成例を示すブロック図である。 オーバーレンジ検出処理を説明するフローチャートである。
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．無線通信システムの構成例
２．自動利得制御回路の第１の実施の形態（A/Dコンバータが受信デジタル信号r(t)のみを出力する場合の構成例）
３．自動利得制御回路の第２の実施の形態（A/Dコンバータがレンジ外検出信号も出力する場合の構成例）
４．オーバーレンジ検出回路のその他の構成例
＜１．無線通信システムの構成例＞
図１は、本技術が適用された無線通信システムの構成例を示すブロック図である。
図１の無線通信システムは、送信装置１と受信装置２から構成される。
送信装置１は、送信側ベースバンドブロック１１、送信側RF回路１２、およびアンテナ１３を含んで構成されている。
送信対象のデータである送信データは、送信装置１の送信側ベースバンドブロック１１に入力される。送信側ベースバンドブロック１１は、誤り訂正符号化回路２１、ヘッダ・プリアンブル挿入回路２２、変調回路２３、送信フィルタ２４、およびD/A(Digital/Analog)コンバータ２５から構成される。
誤り訂正符号化回路２１は、例えば、誤り訂正に用いられるパリティを送信データに基づいて生成し、生成したパリティを送信データに付加することによって誤り訂正符号化を行う。誤り訂正符号化回路２１は、誤り訂正符号化後の送信データをヘッダ・プリアンブル挿入回路２２に出力する。
ヘッダ・プリアンブル挿入回路２２は、誤り訂正符号化回路２１から供給された送信データに対して各種のパラメータを含むヘッダやプリアンブルを挿入し、その結果得られた送信データを変調回路２３に出力する。
変調回路２３は、QPSK(Quadrature Phase Shift Keying)変調、BPSK(Binary Phase Shift Keying)変調等の変調を行うことで、ヘッダ・プリアンブル挿入回路２２から供給された送信データを、送信シンボルの系列に変換する。変調回路２３は、変換して得られたそれぞれの送信シンボルを送信フィルタ２４に出力する。
送信フィルタ２４は、変調回路２３から供給された送信シンボルに対して帯域制限を行うためのフィルタリングを施し、D/Aコンバータ２５に出力する。
D/Aコンバータ２５は、送信フィルタ２４から供給された送信シンボルに対してD/A変換を施し、D/A変換によって得られたアナログベースバンド信号を送信側RF回路１２に出力する。
送信側RF回路１２は、D/Aコンバータ２５から供給されたアナログベースバンド信号を所定周波数のキャリアに重畳したRF信号(Radio Frequency 信号)を、送信信号としてアンテナ１３から送信する。
受信装置２は、アンテナ３１、受信側RF回路３２、および受信側ベースバンドブロック３３を含んで構成されている。
受信側ベースバンドブロック３３は、可変利得アンプ（VGA）４１、A/Dコンバータ４２、受信フィルタ４３、自動利得制御回路（AGC）４４、位相同期回路４５、復調回路４６、および誤り訂正符号復号回路４７から構成される。
送信装置１から送信された送信信号が、アンテナ３１を介して受信側RF回路３２に入力される。受信側RF回路３２は、アンテナ３１から供給されたRF信号をアナログベースバンド信号に変換し、受信側ベースバンドブロック３３に出力する。
受信側ベースバンドブロック３３の可変利得アンプ４１は、自動利得制御回路４４からの利得設定値に従って利得（ゲイン）を切り替えることができる回路であり、利得設定値に従ってアナログベースバンド信号を増幅し、増幅後のアナログベースバンド信号をA/Dコンバータ４２に出力する。
A/Dコンバータ４２は、可変利得アンプ４１から供給されたアナログベースバンド信号を、所定のサンプル周期でサンプリングする。A/Dコンバータ４２は、サンプリングによって得られたデータを、受信デジタル信号r(t)として、受信フィルタ４３と自動利得制御回路４４に出力する。
受信フィルタ４３は、FIR(Finite Impulse Response)フィルタ等により構成され、A/Dコンバータ４２から供給された受信信号に対してフィルタリングを施し、フィルタ処理後の受信デジタル信号r(t)を位相同期回路４５に出力する。
自動利得制御回路４４は、A/Dコンバータ４２からの受信デジタル信号r(t)に基づいて、A/Dコンバータ４２に入力されるアナログベースバンド信号の信号レベルが所定の範囲内に収まるようにするための利得設定値を算出し、可変利得アンプ４１に出力する。
位相同期回路４５は、受信フィルタ４３から供給された受信デジタル信号r(t)を基にシンボル同期を実現する。例えば、位相同期回路４５は、補間処理等を行うことによって受信デジタル信号r(t)から受信シンボルを求め、求めた受信シンボルを復調回路４６に出力する。
復調回路４６は、QPSK復調、BPSK復調等の、送信装置１における変調方式に対応する方式で受信シンボルを復調し、復調して得られた受信データを誤り訂正符号復号回路４７に出力する。
誤り訂正符号復号回路４７は、復調回路４６から供給された受信データの誤り訂正を行い、誤り訂正後の受信データを外部に出力する。
以上のように構成される無線通信システムの受信装置２においては、自動利得制御回路４４によって、A/Dコンバータ４２に入力されるアナログベースバンド信号の信号レベルが所定の変換電圧範囲内に高速に収まるような構成が採用されている。以下、利得調整の高速化を実現した自動利得制御回路４４の詳細構成について説明する。
＜２．自動利得制御回路の第１の実施の形態＞
＜自動利得制御回路の第１構成例＞
初めに、自動利得制御回路４４の第１の実施の形態について説明する。
図２は、第１の実施の形態における自動利得制御回路４４の詳細構成例を示したブロック図である。なお、図２では、理解を容易にするため、自動利得制御回路４４の前段の可変利得アンプ４１とA/Dコンバータ４２も図示してある。
自動利得制御回路４４は、制御部６１、オーバーレンジ検出回路６２、微調整回路６３、及び、利得設定部６４により構成される。
制御部６１は、オーバーレンジ検出回路６２、微調整回路６３、及び、利得設定部６４の各部を制御する。例えば、制御部６１は、オーバーレンジ検出回路６２においてオーバーレンジが検出されたか否かに基づいて、利得設定部６４が、オーバーレンジ検出回路６２の出力、または、微調整回路６３の出力のどちらを使用するかを制御する。
オーバーレンジ検出回路６２は、A/Dコンバータ４２から出力される受信デジタル信号r(t)を観測し、A/Dコンバータ４２への入力信号（アナログベースバンド信号）がA/Dコンバータ４２の変換電圧範囲内であるか否かを判定する。
そして、オーバーレンジ検出回路６２は、判定結果を、オーバーレンジ検出信号ｄとして、利得設定部６４に出力する。具体的には、オーバーレンジ検出回路６２は、A/Dコンバータ４２への入力信号がA/Dコンバータ４２の変換電圧範囲内である場合には、例えば、ｄ＝０のオーバーレンジ検出信号ｄを出力し、変換電圧範囲外である場合には、ｄ＝１のオーバーレンジ検出信号ｄを出力する。
微調整回路６３は、A/Dコンバータ４２から出力される受信デジタル信号r(t)の電力Eと、ターゲットレベル（目標電力値）との電力差を検出する。そして、微調整回路６３は、受信デジタル信号r(t)の電力Eが、ターゲットレベルより小さい場合には、利得を上げる信号を、ターゲットレベルより大きい場合には、利得を下げる信号を、利得増減信号として、利得設定部６４に出力する。
利得設定部６４は、オーバーレンジ検出回路６２から供給されるオーバーレンジ検出信号ｄ、または、微調整回路６３から供給される利得増減信号のいずれか一方を、利得制御用の信号として、制御部６１からの制御に従い選択する。そして、利得設定部６４は、選択した利得制御用の信号に基づいて、利得設定値を決定し、決定した利得設定値を、可変利得アンプ４１に出力する。
＜オーバーレンジ検出回路の第１構成例＞
図３は、図２のオーバーレンジ検出回路６２の詳細構成例を示すブロック図である。
オーバーレンジ検出回路６２は、上限比較ブロック８１、下限比較ブロック８２、及び、AND回路８３により構成される。
上限比較ブロック８１は、A/Dコンバータ４２から出力される受信デジタル信号r(t)が、A/Dコンバータ４２の変換電圧範囲の上側の限界値を超えているか否かを判定し、判定結果を、レンジ上限検出信号ｄ１として出力する。
上限比較ブロック８１は、レベル比較器９１、カウンタ９２、及び、カウント比較器９３を有する。
レベル比較器９１は、A/Dコンバータ４２から出力される受信デジタル信号r(t)を所定の時間間隔で取得し、取得した受信デジタル信号r(t)を予め設定された閾値ｔｕと比較する。具体的には、レベル比較器９１は、所定の時刻に取得された１ステップ時間分のサンプルデータ（電圧レベル）ｖ０を閾値ｔｕと比較し、その比較結果を、カウンタ９２に出力する。ここで、閾値ｔｕは、例えば、A/Dコンバータ４２の変換電圧範囲の上側の限界値の１ステップ小さい値に設定される。
カウンタ９２は、レベル比較器９１から供給される比較結果に基づいて、閾値ｔｕより大きいサンプルデータｖ０が得られた回数（以下、アッパーカウント値という。）ｃｕをカウントする。
レベル比較器９１によるサンプルデータｖ０と閾値ｔｕとの比較、及び、カウンタ９２によるカウントは、予め決定された所定期間、継続して実行される。予め決定された所定期間は、サンプルデータｖ０を取得する間隔を１ステップ時間として、サンプルデータｖ０を取得する回数がＴ回になるＴ時間とする。そして、Ｔ時間経過後、カウンタ９２は、閾値ｔｕより大きいサンプルデータｖ０が得られた回数であるアッパーカウント値ｃｕを、カウント比較器９３に出力する。
カウント比較器９３は、カウンタ９２から供給されたアッパーカウント値ｃｕを、予め設定された閾値ｔｃと比較する。
そして、カウント比較器９３は、アッパーカウント値ｃｕが閾値ｔｃより大きい場合には、受信デジタル信号r(t)がA/Dコンバータ４２の変換電圧範囲の上側の限界値を超えている旨のレンジ上限検出信号ｄ１を出力する。この場合のレンジ上限検出信号ｄ１は、１（ｄ１＝１）に設定される。
一方、アッパーカウント値ｃｕが閾値ｔｃ以下である場合には、カウント比較器９３は、受信デジタル信号r(t)がA/Dコンバータ４２の変換電圧範囲の上側の限界値を超えていない旨のレンジ上限検出信号ｄ１を出力する。この場合のレンジ上限検出信号ｄ１は、０（ｄ１＝０）に設定される。
下限比較ブロック８２は、A/Dコンバータ４２から出力される受信デジタル信号r(t)が、A/Dコンバータ４２の変換電圧範囲の下側の限界値を超えているか否かを判定し、判定結果を、レンジ下限検出信号ｄ２として出力する。
下限比較ブロック８２は、レベル比較器１０１、カウンタ１０２、及び、カウント比較器１０３を有する。
レベル比較器１０１は、A/Dコンバータ４２から出力される受信デジタル信号r(t)を所定の時間間隔で取得し、取得した受信デジタル信号r(t)を予め設定された閾値ｔｌと比較する。具体的には、レベル比較器１０１は、所定の時刻に取得された１ステップ時間分のサンプルデータ（電圧レベル）ｖ０を閾値ｔｌと比較し、その比較結果を、カウンタ１０２に出力する。ここで、閾値ｔｌは、例えば、A/Dコンバータ４２の変換電圧範囲の下側の限界値の１ステップ大きい値に設定される。
カウンタ１０２は、レベル比較器１０１から供給される比較結果に基づいて、閾値ｔｌより小さいサンプルデータｖ０が得られた回数（以下、ロウワーカウント値という。）ｃｌをカウントする。
レベル比較器１０１によるサンプルデータｖ０と閾値ｔｌとの比較、及び、カウンタ１０２によるカウントは、予め決定されたＴ時間、継続して実行される。そして、Ｔ時間経過後、カウンタ１０２は、閾値ｔｌより小さいサンプルデータｖ０が得られた回数であるロウワーカウント値ｃｌを、カウント比較器１０３に出力する。
カウント比較器１０３は、カウンタ１０２から供給されたロウワーカウント値ｃｌを、予め設定された閾値ｔｃと比較する。
そして、カウント比較器１０３は、ロウワーカウント値ｃｌが閾値ｔｃより大きい場合には、受信デジタル信号r(t)がA/Dコンバータ４２の変換電圧範囲の下側の限界値を超えている旨のレンジ下限検出信号ｄ２を出力する。この場合のレンジ下限検出信号ｄ２は、１（ｄ２＝１）に設定される。
一方、ロウワーカウント値ｃｌが閾値ｔｃ以下である場合には、カウント比較器１０３は、受信デジタル信号r(t)がA/Dコンバータ４２の変換電圧範囲の下側の限界値を超えていない旨のレンジ下限検出信号ｄ２を出力する。この場合のレンジ下限検出信号ｄ２は、０（ｄ２＝０）に設定される。
AND回路８３は、上限比較ブロック８１から出力されるレンジ上限検出信号ｄ１と、下限比較ブロック８２から出力されるレンジ下限検出信号ｄ２との論理積を演算し、その演算結果を、オーバーレンジ検出信号ｄとして出力する。
AND回路８３は、アッパーカウント値ｃｕ及びロウワーカウント値ｃｌを閾値ｔｃと比較した比較結果に基づいてオーバーレンジを検出するオーバーレンジ検出部を構成する。
＜自動利得制御処理の処理フロー＞
次に、図４のフローチャートを参照して、図２の自動利得制御回路４４による自動利得制御処理を説明する。
初めに、ステップＳ１において、自動利得制御回路４４は、A/Dコンバータ４２から出力される受信デジタル信号r(t)の信号レベルが、A/Dコンバータ４２の変換電圧範囲内となるように利得の調整を行う粗調整処理を実行する。受信デジタル信号r(t)の信号レベルが、A/Dコンバータ４２の変換電圧範囲内となった時点で、ステップＳ１の粗調整処理が終了し、処理はステップＳ２に進む。
ステップＳ１の粗調整処理の詳細については、図５及び図６のフローチャートを参照して後述する。
ステップＳ２において、自動利得制御回路４４は、A/Dコンバータ４２から出力される受信デジタル信号r(t)の電力Eがターゲットレベルと等しくなるように利得の調整を行う微調整処理を実行する。
ステップＳ２の微調整処理について簡単に説明する。
自動利得制御回路４４の微調整回路６３は、A/Dコンバータ４２から出力される受信デジタル信号r(t)の信号パワーを検出し、検出された信号パワーに、予め設定された時定数を乗算して平均電力値を求める。そして、微調整回路６３は、得られた平均電力値と、ターゲットレベル（目標電力値）との電力差を算出し、算出された電力差に従った利得値を増減させる利得増減信号を、利得設定部６４に出力する。
利得設定部６４は、微調整回路６３からの利得増減信号に基づいて利得設定値を決定し、決定した利得設定値を、可変利得アンプ４１に出力する。
微調整処理では、時定数を、必要な平均電力値の検出精度に応じて設定することで、受信デジタル信号r(t)の信号レベルを高い精度で一定に保つことができる。
ステップＳ２の微調整処理は、受信デジタル信号r(t)がA/Dコンバータ４２から供給されなくなるまで継続して実行され、受信デジタル信号r(t)がA/Dコンバータ４２から供給されなくなると、自動利得制御処理は終了する。
＜粗調整処理の処理フロー＞
図５は、上述したステップＳ１の粗調整処理の詳細なフローチャートである。
粗調整処理では、初めに、ステップＳ２１において、自動利得制御回路４４の利得設定部６４は、内部変数iを０（ｉ＝０）に設定する。
ステップＳ２２において、利得設定部６４は、内部に記憶している粗調整用利得値テーブル｛ａ０, ａ１, ・・・,ａｎ−１｝のなかから、内部変数iの値に対応する利得値ａｉを、利得設定値に決定する。粗調整処理の最初では、利得値の初期値ａ０が、利得設定値に決定される。利得値ａｉ（ｉ＝０乃至ｎ−１）は、予め設定された所定値である。なお、粗調整用利得値テーブル｛ａ０, ａ１, ・・・,ａｎ−１｝を用いずに、利得値の初期値ａ０のみ記憶しておいて、一定の値または比率で値を減少させるように利得設定値を決定することもできる。
そして、ステップＳ２３において、利得設定部６４は、決定された利得設定値を、可変利得アンプ４１に出力する。
ステップＳ２４において、オーバーレンジ検出回路６２は、オーバーレンジ検出処理を実行する。
図６のフローチャートを参照して、ステップＳ２４におけるオーバーレンジ検出処理の詳細について説明する。
初めに、ステップＳ４１において、オーバーレンジ検出回路６２は、アッパーカウント値ｃｕ、ロウワーカウント値ｃｌ、及び、サンプル数カウント値ｃｓを初期化する。すなわち、アッパーカウント値ｃｕ、ロウワーカウント値ｃｌ、及び、サンプル数カウント値ｃｓが、０にリセットされる。
ステップＳ４２において、オーバーレンジ検出回路６２は、１ステップ時間のサンプルデータｖ０を取得し、ステップＳ４３において、サンプル数カウント値ｃｓを、１だけインクリメントする。
ステップＳ４４において、オーバーレンジ検出回路６２のレベル比較器９１は、取得した１ステップ時間のサンプルデータｖ０を閾値ｔｕと比較し、サンプルデータｖ０が閾値ｔｕよりも大きいか否かを判定する。判定結果は、レベル比較器９１からカウンタ９２に供給される。
ステップＳ４４で、サンプルデータｖ０が閾値ｔｕよりも大きいと判定された場合、処理はステップＳ４５に進み、カウンタ９２は、アッパーカウント値ｃｕを、１だけインクリメントした後、処理をステップＳ４６に進める。
一方、ステップＳ４４で、サンプルデータｖ０が閾値ｔｕ以下であると判定された場合、処理は、ステップＳ４５を介さず、そのままステップＳ４６に進む。
ステップＳ４６において、レベル比較器１０１は、取得した１ステップ時間のサンプルデータｖ０を閾値ｔｌと比較し、サンプルデータｖ０が閾値ｔｌよりも小さいか否かを判定する。判定結果は、レベル比較器１０１からカウンタ１０２に供給される。
ステップＳ４６で、サンプルデータｖ０が閾値ｔｌよりも小さいと判定された場合、処理はステップＳ４７に進み、カウンタ１０２は、ロウワーカウント値ｃｌを、１だけインクリメントした後、処理をステップＳ４８に進める。
一方、ステップＳ４６で、サンプルデータｖ０が閾値ｔｌ以上であると判定された場合、処理は、ステップＳ４７を介さず、そのままステップＳ４８に進む。
ステップＳ４８において、オーバーレンジ検出回路６２は、サンプル数カウント値ｃｓがＴ未満であるか、すなわち、受信デジタル信号r(t)と閾値ｔｕ及びｔｌとの比較を、予め決定されたＴ時間、継続して実行したか否かを判定する。
ステップＳ４８で、サンプル数カウント値ｃｓがＴ未満である、すなわち、まだＴ時間分の受信デジタル信号r(t)の比較を行っていないと判定された場合、処理はステップＳ４２に戻され、上述したステップＳ４２乃至Ｓ４８の処理が繰り返される。
上述した処理のうち、ステップＳ４４及びＳ４５の処理と、ステップＳ４６及びＳ４７の処理、換言すれば、A/Dコンバータ４２の変換電圧範囲の上側の限界値を判定する処理と、下側の限界値を判定する処理は、並行して同時に実行することができる。
そして、ステップＳ４８で、Ｔ時間分の受信デジタル信号r(t)の比較を行ったと判定された場合、処理はステップＳ４９に進む。
ステップＳ４９において、カウンタ９２は、アッパーカウント値ｃｕをカウント比較器９３に出力する。そして、カウント比較器９３は、カウンタ９２から供給されたアッパーカウント値ｃｕを閾値ｔｃと比較して、アッパーカウント値ｃｕが閾値ｔｃよりも大きいか否かを判定する。
ステップＳ４９で、アッパーカウント値ｃｕが閾値ｔｃよりも大きいと判定された場合、処理はステップＳ５０に進み、カウント比較器９３は、レンジ上限検出信号ｄ１を１に設定し（ｄ１＝１）、受信デジタル信号r(t)がA/Dコンバータ４２の変換電圧範囲の上側の限界値を超えている旨のレンジ上限検出信号ｄ１を、AND回路８３に出力する。
一方、ステップＳ４９で、アッパーカウント値ｃｕが閾値ｔｃ以下であると判定された場合、処理はステップＳ５１に進み、カウント比較器９３は、レンジ上限検出信号ｄ１を０に設定し（ｄ１＝０）、受信デジタル信号r(t)がA/Dコンバータ４２の変換電圧範囲の上側の限界値を超えていない旨のレンジ上限検出信号ｄ１を、AND回路８３に出力する。
次に、ステップＳ５２において、カウンタ１０２は、ロウワーカウント値ｃｌをカウント比較器１０３に出力する。そして、カウント比較器１０３は、カウンタ１０２から供給されたロウワーカウント値ｃｌを閾値ｔｃと比較して、ロウワーカウント値ｃｌが閾値ｔｃよりも大きいか否かを判定する。
ステップＳ５２で、ロウワーカウント値ｃｌが閾値ｔｃよりも大きいと判定された場合、処理はステップＳ５３に進み、カウント比較器１０３は、レンジ下限検出信号ｄ２を１に設定し（ｄ２＝１）、受信デジタル信号r(t)がA/Dコンバータ４２の変換電圧範囲の下側の限界値を超えている旨のレンジ下限検出信号ｄ２を、AND回路８３に出力する。
一方、ステップＳ５２で、ロウワーカウント値ｃｌが閾値ｔｃ以下であると判定された場合、処理はステップＳ５４に進み、カウント比較器１０３は、レンジ下限検出信号ｄ２を０に設定し（ｄ２＝０）、受信デジタル信号r(t)がA/Dコンバータ４２の変換電圧範囲の下側の限界値を超えていない旨のレンジ下限検出信号ｄ２を、AND回路８３に出力する。
ステップＳ４９乃至Ｓ５１の処理と、ステップＳ５２乃至Ｓ５４の処理は、並行して同時に実行することができる。
そして、ステップＳ５５において、AND回路８３は、カウント比較器９３から出力されたレンジ上限検出信号ｄ１と、カウント比較器１０３から出力されたレンジ下限検出信号ｄ２との論理積を演算し、その演算結果を、オーバーレンジ検出信号ｄとして出力する。
これにより、A/Dコンバータ４２への入力信号がA/Dコンバータ４２の変換電圧範囲内である場合には、ｄ＝０のオーバーレンジ検出信号ｄが利得設定部６４に出力され、変換電圧範囲外である場合には、ｄ＝１のオーバーレンジ検出信号ｄが利得設定部６４に出力される。
ステップＳ５５の処理終了後、処理は、図５に戻り、ステップＳ２５に進む。
そして、図５のステップＳ２５において、利得設定部６４は、オーバーレンジ検出回路６２から供給されるオーバーレンジ検出信号ｄに基づいて、オーバーレンジが検出されたか否かを判定する。
ステップＳ２５で、オーバーレンジが検出されたと判定された場合、即ち、ｄ＝１のオーバーレンジ検出信号ｄがオーバーレンジ検出回路６２から供給された場合、処理はステップＳ２６に進み、利得設定部６４は、内部変数iを、１だけインクリメントする。その後、処理はステップＳ２２に戻され、上述したステップＳ２２乃至Ｓ２５の処理が再度実行される。すなわち、内部に記憶している粗調整用利得値テーブル｛ａ１, ａ２, ・・・,ａｎ−１｝のなかから、次の利得値ａｉが、利得設定値に決定され、可変利得アンプ４１に設定される。そして、オーバーレンジが検出されたか否かが判定される。
一方、ステップＳ２５で、オーバーレンジが検出されなかったと判定された場合、即ち、ｄ＝０のオーバーレンジ検出信号ｄがオーバーレンジ検出回路６２から供給された場合、図５の粗調整処理が終わって、処理は図４のステップＳ２に進む。
可変利得アンプ４１の利得値を大きく変更した直後には、可変利得アンプ４１からの出力信号に大きなオフセットｘが生じる場合がある。可変利得アンプ４１からの出力信号に大きなオフセットｘが生じた場合、例えば、特許文献１に記載の、平均信号電力Eを閾値ｔEと比較する方法では、平均信号電力が（ｔE−ｘ２）＜E＜ｔEとなる信号が、誤ってオーバーレンジとして検出されてしまう。
また、特許文献２乃至４に記載の、信号レベルの絶対値を閾値ｔｈと比較する方法では、オフセットｘが正である場合、（ｔｈ−ｘ）＜ｖ０＜ｔｈ、オフセットｘが負である場合、（−ｔｈ）＜ｖ０＜（−ｔｈ−ｘ）となるサンプルデータｖ０が、誤ってオーバーレンジとして検出されてしまう。
これに対して、自動利得制御回路４４の自動利得制御処理によれば、粗調整処理において、受信デジタル信号r(t)がA/Dコンバータ４２の変換電圧範囲の上側の限界値（閾値ｔｕ）を超えた回数（アッパーカウント値ｃｕ）と、下側の限界値（閾値ｔｌ）を超えた回数（ロウワーカウント値ｃｌ）が、どちらも閾値ｔｃより大きい場合にのみ、オーバーレンジと判定される。
可変利得アンプ４１からの出力信号に大きなオフセットｘが生じた場合、例えば、オフセットｘが正である場合には、上側の限界値を超えた回数は統計的に増加するが、下側の限界値を超えた回数は減少する。反対に、オフセットｘが負である場合には、下側の限界値を超えた回数は増加するが、上側の限界値を超えた回数は減少する。
したがって、オフセットが生じていないときにオーバーレンジと判定されない受信信号、言い換えれば、オフセットが生じていないときにアッパーカウント値ｃｕとロウワーカウント値ｃｌが共に閾値ｔｃ以下となる受信信号にオフセットが生じた場合には、アッパーカウント値ｃｕとロウワーカウント値ｃｌのどちらか一方は閾値ｔｃ以下となるため、上記のオーバーレンジの判定基準である「アッパーカウント値ｃｕとロウワーカウント値ｃｌのどちらも閾値ｔｃより大きい」という条件は満たされない。
したがって、図２の自動利得制御回路４４によれば、可変利得アンプ４１からの出力信号に大きなオフセットが生じている場合のオーバーレンジ誤検出の頻度を低減することができ、利得調整の調整時間を短縮することができる。
すなわち、自動利得制御回路４４によれば、利得調整をより高速化することができる。
＜３．自動利得制御回路の第２の実施の形態＞
＜自動利得制御回路の第２構成例＞
次に、自動利得制御回路４４の第２の実施の形態について説明する。
自動利得制御回路４４の前段に配置されるA/Dコンバータ４２には、A/Dコンバータ４２への入力信号がA/Dコンバータ４２の変換電圧範囲外の信号である場合に、その旨を表す信号を出力する機能（以下、レンジ外検出信号出力機能という。）を備えるものがある。
第２の実施の形態では、A/Dコンバータ４２が、レンジ外検出信号出力機能を備えている場合の自動利得制御回路４４の構成を示す。以下では、レンジ外検出信号出力機能を備えるA/Dコンバータ４２を、A/Dコンバータ４２Bと記述して説明する。
図７は、第２の実施の形態における自動利得制御回路４４の詳細構成例を示したブロック図である。
なお、図７においては、第１の実施の形態における図２と対応する部分については同一の符号を付してあり、以下では、上述した第１の実施の形態と異なる部分に着目して説明する。
A/Dコンバータ４２Bは、第１の実施の形態と同様に、可変利得アンプ４１から供給されたアナログベースバンド信号を所定のサンプル周期でサンプリングし、サンプリングによって得られたデータを、受信デジタル信号r(t)として、受信フィルタ４３（図１）と自動利得制御回路４４の微調整回路６３に出力する。
また、A/Dコンバータ４２Bは、A/Dコンバータ４２Bへの入力信号がA/Dコンバータ４２Bの変換電圧範囲外の信号である場合に、その旨を表す信号を出力する機能を備える。
より具体的には、A/Dコンバータ４２Bは、A/Dコンバータ４２Bへの入力信号がA/Dコンバータ４２Bの変換電圧範囲の上限より大きい信号であった場合、その旨を示すレンジ外検出信号ｄuを、自動利得制御回路４４のオーバーレンジ検出回路６２Bに出力する。
また、A/Dコンバータ４２Bは、A/Dコンバータ４２Bへの入力信号がA/Dコンバータ４２Bの変換電圧範囲の下限より小さい信号であった場合、その旨を示すレンジ外検出信号ｄｌを、自動利得制御回路４４のオーバーレンジ検出回路６２Bに出力する。
自動利得制御回路４４は、制御部６１、オーバーレンジ検出回路６２B、微調整回路６３、及び、利得設定部６４により構成される。
オーバーレンジ検出回路６２Bには、上述したように、レンジ外検出信号ｄuとレンジ外検出信号ｄｌが、A/Dコンバータ４２Bから供給される。
オーバーレンジ検出回路６２Bは、A/Dコンバータ４２Bからのレンジ外検出信号ｄuとレンジ外検出信号ｄｌに基づいて、A/Dコンバータ４２Bへの入力信号がA/Dコンバータ４２Bの変換電圧範囲内である場合には、ｄ＝０のオーバーレンジ検出信号ｄを出力し、変換電圧範囲外である場合には、ｄ＝１のオーバーレンジ検出信号ｄを出力する。
＜オーバーレンジ検出回路の第２構成例＞
図８は、図７のオーバーレンジ検出回路６２Bの詳細構成例を示すブロック図である。
オーバーレンジ検出回路６２Bは、上限比較ブロック８１B、下限比較ブロック８２B、及び、AND回路８３により構成される。上限比較ブロック８１Bは、カウンタ９２Bとカウント比較器９３により構成され、下限比較ブロック８２Bは、カウンタ１０２Bとカウント比較器１０３により構成されている。
即ち、オーバーレンジ検出回路６２Bの上限比較ブロック８１Bでは、第１の実施の形態のレベル比較器９１が省略されており、A/Dコンバータ４２Bから出力されたレンジ外検出信号ｄuは、カウンタ９２Bに入力される。
また、オーバーレンジ検出回路６２Bの下限比較ブロック８２Bでは、第１の実施の形態のレベル比較器１０１が省略されており、A/Dコンバータ４２Bから出力されたレンジ外検出信号ｄｌは、カウンタ１０２Bに入力される。
カウンタ９２Bは、第１の実施の形態においてレベル比較器９１から供給される比較結果に代えて、A/Dコンバータ４２Bから供給されるレンジ外検出信号ｄuの回数を、アッパーカウント値ｃｕとしてカウントする。カウンタ９２Bは、Ｔ時間経過後、アッパーカウント値ｃｕをカウント比較器９３に出力する。
カウンタ１０２Bは、第１の実施の形態においてレベル比較器１０１から供給される比較結果に代えて、A/Dコンバータ４２Bから供給されるレンジ外検出信号ｄｌの回数を、ロウワーカウント値ｃｌとしてカウントする。カウンタ１０２Bは、Ｔ時間経過後、ロウワーカウント値ｃｌをカウント比較器１０３に出力する。
AND回路８３の動作は、第１の実施の形態と同様である。即ち、AND回路８３は、上限比較ブロック８１Bから出力されるレンジ上限検出信号ｄ１と、下限比較ブロック８２Bから出力されるレンジ下限検出信号ｄ２との論理積を演算し、その演算結果を、オーバーレンジ検出信号ｄとして出力する。
＜オーバーレンジ検出処理＞
図９のフローチャートを参照して、オーバーレンジ検出回路６２Bによる、図５のステップＳ２４のオーバーレンジ検出処理の詳細について説明する。
図９のオーバーレンジ検出処理では、初めに、ステップＳ７１において、オーバーレンジ検出回路６２Bは、アッパーカウント値ｃｕ、ロウワーカウント値ｃｌ、及び、サンプル数カウント値ｃｓを初期化する。すなわち、アッパーカウント値ｃｕ、ロウワーカウント値ｃｌ、及び、サンプル数カウント値ｃｓが、０にリセットされる。
ステップＳ７２において、オーバーレンジ検出回路６２Bは、サンプル数カウント値ｃｓを、１だけインクリメントする。
ステップＳ７３において、カウンタ９２Bは、１ステップ時間内に、A/Dコンバータ４２Bへの入力信号がA/Dコンバータ４２Bの変換電圧範囲の上限より大きい信号である旨を示すレンジ外検出信号ｄuがA/Dコンバータ４２Bから供給されたか否かを判定する。
ステップＳ７３で、１ステップ時間内にレンジ外検出信号ｄuがA/Dコンバータ４２Bから供給されたと判定された場合、処理はステップＳ７４に進み、カウンタ９２Bは、アッパーカウント値ｃｕを、１だけインクリメントした後、処理をステップＳ７５に進める。
一方、ステップＳ７３で、１ステップ時間内にレンジ外検出信号ｄuがA/Dコンバータ４２Bから供給されなかったと判定された場合、処理は、ステップＳ７４を介さず、ステップＳ７５に進む。
ステップＳ７５において、カウンタ１０２Bは、１ステップ時間内に、A/Dコンバータ４２Bへの入力信号がA/Dコンバータ４２Bの変換電圧範囲の下限より小さい信号である旨を示すレンジ外検出信号ｄｌがA/Dコンバータ４２Bから供給されたか否かを判定する。
ステップＳ７５で、１ステップ時間内にレンジ外検出信号ｄｌがA/Dコンバータ４２Bから供給されたと判定された場合、処理はステップＳ７６に進み、カウンタ１０２Bは、ロウワーカウント値ｃｌを、１だけインクリメントした後、処理をステップＳ７７に進める。
一方、ステップＳ７５で、１ステップ時間内にレンジ外検出信号ｄｌがA/Dコンバータ４２Bから供給されなかったと判定された場合も、処理は、ステップＳ７６を介さず、ステップＳ７７に進む。
その後のステップＳ７７乃至Ｓ８４の処理は、図６のステップＳ４８乃至Ｓ５５の処理と同じであるので、その説明は省略する。
また、オーバーレンジ検出処理以外の粗調整処理の各処理、及び、微調整処理は、図４及び図５を参照して説明した処理と同様である。
第２の実施の形態における自動利得制御回路４４の自動利得制御処理においても、受信デジタル信号r(t)がA/Dコンバータ４２の変換電圧範囲の上側の限界値（閾値ｔｕ）を超えた回数（アッパーカウント値ｃｕ）と、下側の限界値（閾値ｔｌ）を超えた回数（ロウワーカウント値ｃｌ）が、どちらも閾値ｔｃより大きい場合にのみ、オーバーレンジと判定される。そのため、オフセットが生じていないときにオーバーレンジと判定されない受信信号にオフセットが生じた場合に、オーバーレンジと判定されることはない。
したがって、可変利得アンプ４１からの出力信号に大きなオフセットが生じている場合のオーバーレンジ誤検出の頻度を低減することができ、利得調整の調整時間を短縮することができる。
第１の実施の形態と第２の実施の形態の処理を比較すると、第２の実施の形態の構成の方が、高精度に利得を調整することができる。
例えば、A/Dコンバータ４２（４２B）の変換電圧範囲が−１５乃至＋１５[Ｖ]であり、＋１５[Ｖ]という上限値の受信デジタル信号r(t)がA/Dコンバータ４２（４２B）から出力された場合を考える。
第１の実施の形態では、A/Dコンバータ４２への入力信号が上限値を持つ信号であったのか、上限値を超える信号であったのかが分からないが、第２の実施の形態では、それらの判別ができるため、より高精度にオーバーレンジを検出し、利得を調整することができる。
上述した第１及び第２の実施の形態では、レンジ上限検出信号ｄ１の判定基準となる閾値と、レンジ下限検出信号ｄ２の判定基準となる閾値を、同一の値（閾値ｔｃ）としたが、異なる値としてもよい。
また、例えば、A/Dコンバータ４２Bが、上側のレンジ外検出信号ｄuか、または、下側のレンジ外検出信号ｄｌのいずれか一方のみを出力する機能を有する場合には、自動利得制御回路４４を、第１の実施の形態の構成と第２の実施の形態の構成を組み合わせた構成とすることができる。
より具体的には、A/Dコンバータ４２Bが、上側のレンジ外検出信号ｄuのみを出力する機能を有する場合には、第２の実施の形態の上限比較ブロック８１Bと、第１の実施の形態の下限比較ブロック８２と、AND回路８３とからなるオーバーレンジ検出回路６２を有する自動利得制御回路４４とすることができる。
一方、A/Dコンバータ４２Bが、下側のレンジ外検出信号ｄｌのみを出力する機能を有する場合には、第１の実施の形態の上限比較ブロック８１と、第２の実施の形態の下限比較ブロック８２Bと、AND回路８３とからなるオーバーレンジ検出回路６２を有する自動利得制御回路４４とすることができる。
＜４．オーバーレンジ検出回路のその他の構成例＞
＜オーバーレンジ検出回路の第３構成例＞
図１０は、オーバーレンジ検出回路６２の第３構成例であって、第１の実施の形態に適用可能なオーバーレンジ検出回路６２の詳細構成例を示すブロック図である。
図１０に示されるオーバーレンジ検出回路６２は、上限比較ブロック８１C、下限比較ブロック８２C、加算器１２１、及び、カウント比較器１２２により構成される。
上限比較ブロック８１Cは、レベル比較器９１とカウンタ９２で構成され、閾値ｔｕより大きいサンプルデータｖ０が得られた回数であるアッパーカウント値ｃｕを、加算器１２１に出力する。
下限比較ブロック８２Cは、レベル比較器１０１とカウンタ１０２で構成され、閾値ｔｌより小さいサンプルデータｖ０が得られた回数であるロウワーカウント値ｃｌを、加算器１２１に出力する。
加算器１２１は、上限比較ブロック８１Cからのアッパーカウント値ｃｕと、下限比較ブロック８２Cからのロウワーカウント値ｃｌを加算し、その加算結果ｃａをカウント比較器１２２に出力する。
カウント比較器１２２は、加算器１２１から供給された加算結果ｃａを、予め設定された閾値ｔａと比較し、比較結果に基づいて、オーバーレンジ検出信号ｄを出力する。
より具体的には、カウント比較器１２２は、加算結果ｃａが閾値ｔａ以下である場合、A/Dコンバータ４２への入力信号がA/Dコンバータ４２の変換電圧範囲内であることを示すｄ＝０のオーバーレンジ検出信号ｄを出力する。一方、加算結果ｃａが閾値ｔａより大きい場合、カウント比較器１２２は、A/Dコンバータ４２への入力信号がA/Dコンバータ４２の変換電圧範囲外であることを示すｄ＝１のオーバーレンジ検出信号ｄを出力する。
カウント比較器１２２は、アッパーカウント値ｃｕとロウワーカウント値ｃｌを加算した加算結果ｃａを閾値ｔａと比較した比較結果に基づいてオーバーレンジを検出するオーバーレンジ検出部を構成する。
＜オーバーレンジ検出処理＞
図１１のフローチャートを参照して、オーバーレンジ検出回路の第３構成例による、図５のステップＳ２４のオーバーレンジ検出処理の詳細について説明する。
ステップＳ１０１乃至Ｓ１０８の処理は、図６のステップＳ４１乃至Ｓ４８の処理と同じであるので、その説明は省略する。
ステップＳ１０９において、上限比較ブロック８１Cのカウンタ９２は、アッパーカウント値ｃｕを加算器１２１に出力するとともに、下限比較ブロック８２Cのカウンタ１０２は、ロウワーカウント値ｃｌを加算器１２１に出力する。そして、加算器１２１は、上限比較ブロック８１Cからのアッパーカウント値ｃｕと、下限比較ブロック８２Cからのロウワーカウント値ｃｌを加算し、その加算結果ｃａをカウント比較器１２２に出力する。
ステップＳ１１０において、カウント比較器１２２は、加算結果ｃａが閾値ｔａより大きいか否かを判定する。
ステップＳ１１０で、加算結果ｃａが閾値ｔａより大きいと判定された場合、処理はステップＳ１１１に進み、カウント比較器１２２は、A/Dコンバータ４２への入力信号がA/Dコンバータ４２の変換電圧範囲外であることを示すｄ＝１のオーバーレンジ検出信号ｄを出力する。
一方、ステップＳ１１０で、加算結果ｃａが閾値ｔａ以下であると判定された場合、処理はステップＳ１１２に進み、カウント比較器１２２は、A/Dコンバータ４２への入力信号がA/Dコンバータ４２の変換電圧範囲内であることを示すｄ＝０のオーバーレンジ検出信号ｄを出力する。
以上で、オーバーレンジ検出処理が終了する。
オーバーレンジ検出回路６２の第３構成例の特徴である、上限比較ブロック８１Cからのアッパーカウント値ｃｕと、下限比較ブロック８２Cからのロウワーカウント値ｃｌの加算結果ｃａを閾値ｔａと比較判定する構成は、レンジ外検出信号出力機能を備えるA/Dコンバータ４２Bに合わせた構成とすることもできる。
この場合、図１０の上限比較ブロック８１Cは、レベル比較器９１とカウンタ９２に代えて、図８のカウンタ９２Bで構成される。また、図１０の下限比較ブロック８２Cは、レベル比較器１０１とカウンタ１０２に代えて、図８のカウンタ１０２Bで構成される。
第３構成例におけるオーバーレンジ検出回路６２は、上限比較ブロック８１Cからのアッパーカウント値ｃｕと、下限比較ブロック８２Cからのロウワーカウント値ｃｌの加算結果ｃａを閾値ｔａと比較判定することにより、可変利得アンプ４１からの出力信号に大きなオフセットが生じている場合のオーバーレンジ誤検出の頻度を低減することができ、利得調整の調整時間を短縮することができる。
上述した例では、自動利得制御回路４４が、受信装置２の構成の一部として設けられていたが、自動利得制御回路４４を、それ単独の自動利得制御装置として構成し、任意の通信装置に組み込むことができる。
なお、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、すべての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
なお、本技術は以下のような構成も取ることができる。
（１）
入力信号の電圧が所定期間内に第１の電圧閾値よりも大きい値となった回数である第１カウント値を算出する第１カウンタと、
前記入力信号の電圧が前記所定期間内に第２の電圧閾値よりも小さい値となった回数である第２カウント値を算出する第２カウンタと、
前記第１カウント値及び前記第２カウント値のそれぞれ、または、前記第１カウント値と前記第２カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力するオーバーレンジ検出部と
を備える自動利得制御装置。
（２）
前記第１カウント値を第１閾値と比較して、その比較結果を出力する第１比較器と、
前記第２カウント値を第２閾値と比較して、その比較結果を出力する第２比較器と
をさらに備え、
前記オーバーレンジ検出部は、前記第１比較器の比較結果と、前記第２比較器の比較結果に基づいてオーバーレンジを検出し、検出結果を出力する
前記（１）に記載の自動利得制御装置。
（３）
前記第１閾値と前記第２閾値は、同一の値である
前記（１）または（２）に記載の自動利得制御装置。
（４）
前記第１閾値と前記第２閾値は、異なる値である
前記（１）または（２）に記載の自動利得制御装置。
（５）
前記第１カウンタは、前記入力信号の電圧が前記第１の電圧閾値よりも大きい値であったことを示す第１レンジ外検出信号に基づいて、前記第１カウント値を算出し、
前記第２カウンタは、前記入力信号の電圧が前記第２の電圧閾値よりも小さい値であったことを示す第２レンジ外検出信号に基づいて、前記第２カウント値を算出する
前記（１）乃至（４）のいずれかに記載の自動利得制御装置。
（６）
前記第１レンジ外検出信号と前記第２レンジ外検出信号は、A/Dコンバータから出力されてくる
前記（５）に記載の自動利得制御装置。
（７）
前記入力信号の電圧を前記第１の電圧閾値と比較し、その比較結果を出力する第１電圧比較器と、
前記入力信号の電圧を前記第２の電圧閾値と比較し、その比較結果を出力する第２電圧比較器と
をさらに備え、
前記第１カウンタは、前記第１電圧比較器の比較結果に基づいて、前記第１カウント値を算出し、
前記第２カウンタは、前記第２電圧比較器の比較結果に基づいて、前記第２カウント値を算出する
前記（１）乃至（６）のいずれかに記載の自動利得制御装置。
（８）
前記オーバーレンジ検出部は、前記第１カウント値と前記第２カウント値を加算した加算結果を、第３閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力する
前記（１）乃至（７）のいずれかに記載の自動利得制御装置。
（９）
前記オーバーレンジ検出部においてオーバーレンジが検出された場合の利得設定値を決定して出力する利得設定部をさらに備える
前記（１）乃至（８）のいずれかに記載の自動利得制御装置。
（１０）
前記オーバーレンジ検出部においてオーバーレンジが検出されなかった場合に、目標電力値との電力差に基づいて利得値を増減させる利得増減信号を出力する調整部をさらに備える
前記（１）乃至（９）のいずれかに記載の自動利得制御装置。
（１１）
前記入力信号の電圧は、A/Dコンバータから出力されたデジタル値である
前記（１）乃至（１０）のいずれかに記載の自動利得制御装置。
（１２）
第１カウンタと、第２カウンタと、オーバーレンジ検出部とを備える自動利得制御装置の、
前記第１カウンタが、入力信号の電圧が所定期間内に第１の電圧閾値よりも大きい値となった回数である第１カウント値を算出し、
前記第２カウンタが、前記入力信号の電圧が前記所定期間内に第２の電圧閾値よりも小さい値となった回数である第２カウント値を算出し、
前記オーバーレンジ検出部が、前記第１カウント値及び前記第２カウント値のそれぞれ、または、前記第１カウント値と前記第２カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力する
自動利得制御方法。
（１３）
入力信号の電圧が所定期間内に第１の電圧閾値よりも大きい値となった回数である第１カウント値を算出する第１カウンタと、
前記入力信号の電圧が前記所定期間内に第２の電圧閾値よりも小さい値となった回数である第２カウント値を算出する第２カウンタと、
前記第１カウント値及び前記第２カウント値のそれぞれ、または、前記第１カウント値と前記第２カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力するオーバーレンジ検出部と
を備える受信装置。
（１４）
アナログの前記入力信号の電圧をデジタル値に変換して出力するとともに、前記入力信号の電圧が前記第１の電圧閾値よりも大きい値であったことを示す第１レンジ外検出信号と、前記入力信号の電圧が前記第２の電圧閾値よりも小さい値であったことを示す第２レンジ外検出信号を出力するA/Dコンバータをさらに備え、
前記第１カウンタは、前記第１レンジ外検出信号に基づいて、前記第１カウント値を算出し、
前記第２カウンタは、前記第２レンジ外検出信号に基づいて、前記第２カウント値を算出する
前記（１３）に記載の受信装置。
（１５）
受信したRF信号を、前記入力信号としてのアナログベースバンド信号に変換するRF回路をさらに備える
前記（１３）または（１４）に記載の受信装置。
１ 送信装置， ２ 受信装置， ３２ 受信側RF回路， ３３ 受信側ベースバンドブロック， ４１ 可変利得アンプ， ４２,４２B A/Dコンバータ， ４４ 自動利得制御回路， ６１ 制御部， ６２,６２B オーバーレンジ検出回路， ６３ 微調整回路， ６４ 利得設定部， ８３ AND回路， ９１ レベル比較器， ９２,９２B カウンタ， ９３ カウント比較器， １０１ レベル比較器， １０２,１０２B カウンタ， １０３ カウント比較器， １２１ 加算器， １２２ カウント比較器

Claims (15)

  1. 入力信号の電圧が所定期間内に第１の電圧閾値よりも大きい値となった回数である第１カウント値を算出する第１カウンタと、
    前記入力信号の電圧が前記所定期間内に第２の電圧閾値よりも小さい値となった回数である第２カウント値を算出する第２カウンタと、
    前記第１カウント値及び前記第２カウント値のそれぞれ、または、前記第１カウント値と前記第２カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力するオーバーレンジ検出部と
    を備える自動利得制御装置。
  2. 前記第１カウント値を第１閾値と比較して、その比較結果を出力する第１比較器と、
    前記第２カウント値を第２閾値と比較して、その比較結果を出力する第２比較器と
    をさらに備え、
    前記オーバーレンジ検出部は、前記第１比較器の比較結果と、前記第２比較器の比較結果に基づいてオーバーレンジを検出し、検出結果を出力する
    請求項１に記載の自動利得制御装置。
  3. 前記第１閾値と前記第２閾値は、同一の値である
    請求項２に記載の自動利得制御装置。
  4. 前記第１閾値と前記第２閾値は、異なる値である
    請求項２に記載の自動利得制御装置。
  5. 前記第１カウンタは、前記入力信号の電圧が前記第１の電圧閾値よりも大きい値であったことを示す第１レンジ外検出信号に基づいて、前記第１カウント値を算出し、
    前記第２カウンタは、前記入力信号の電圧が前記第２の電圧閾値よりも小さい値であったことを示す第２レンジ外検出信号に基づいて、前記第２カウント値を算出する
    請求項１に記載の自動利得制御装置。
  6. 前記第１レンジ外検出信号と前記第２レンジ外検出信号は、A/Dコンバータから出力されてくる
    請求項５に記載の自動利得制御装置。
  7. 前記入力信号の電圧を前記第１の電圧閾値と比較し、その比較結果を出力する第１電圧比較器と、
    前記入力信号の電圧を前記第２の電圧閾値と比較し、その比較結果を出力する第２電圧比較器と
    をさらに備え、
    前記第１カウンタは、前記第１電圧比較器の比較結果に基づいて、前記第１カウント値を算出し、
    前記第２カウンタは、前記第２電圧比較器の比較結果に基づいて、前記第２カウント値を算出する
    請求項１に記載の自動利得制御装置。
  8. 前記オーバーレンジ検出部は、前記第１カウント値と前記第２カウント値を加算した加算結果を、第３閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力する
    請求項１に記載の自動利得制御装置。
  9. 前記オーバーレンジ検出部においてオーバーレンジが検出された場合の利得設定値を決定して出力する利得設定部をさらに備える
    請求項１に記載の自動利得制御装置。
  10. 前記オーバーレンジ検出部においてオーバーレンジが検出されなかった場合に、目標電力値との電力差に基づいて利得値を増減させる利得増減信号を出力する調整部をさらに備える
    請求項１に記載の自動利得制御装置。
  11. 前記入力信号の電圧は、A/Dコンバータから出力されたデジタル値である
    請求項１に記載の自動利得制御装置。
  12. 第１カウンタと、第２カウンタと、オーバーレンジ検出部とを備える自動利得制御装置の、
    前記第１カウンタが、入力信号の電圧が所定期間内に第１の電圧閾値よりも大きい値となった回数である第１カウント値を算出し、
    前記第２カウンタが、前記入力信号の電圧が前記所定期間内に第２の電圧閾値よりも小さい値となった回数である第２カウント値を算出し、
    前記オーバーレンジ検出部が、前記第１カウント値及び前記第２カウント値のそれぞれ、または、前記第１カウント値と前記第２カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力する
    自動利得制御方法。
  13. 入力信号の電圧が所定期間内に第１の電圧閾値よりも大きい値となった回数である第１カウント値を算出する第１カウンタと、
    前記入力信号の電圧が前記所定期間内に第２の電圧閾値よりも小さい値となった回数である第２カウント値を算出する第２カウンタと、
    前記第１カウント値及び前記第２カウント値のそれぞれ、または、前記第１カウント値と前記第２カウント値の演算結果を、所定の閾値と比較した比較結果に基づいてオーバーレンジを検出し、検出結果を出力するオーバーレンジ検出部と
    を備える受信装置。
  14. アナログの前記入力信号の電圧をデジタル値に変換して出力するとともに、前記入力信号の電圧が前記第１の電圧閾値よりも大きい値であったことを示す第１レンジ外検出信号と、前記入力信号の電圧が前記第２の電圧閾値よりも小さい値であったことを示す第２レンジ外検出信号を出力するA/Dコンバータをさらに備え、
    前記第１カウンタは、前記第１レンジ外検出信号に基づいて、前記第１カウント値を算出し、
    前記第２カウンタは、前記第２レンジ外検出信号に基づいて、前記第２カウント値を算出する
    請求項１３に記載の受信装置。
  15. 受信したRF信号を、前記入力信号としてのアナログベースバンド信号に変換するRF回路をさらに備える
    請求項１３に記載の受信装置。
JP2014027218A 2014-02-17 2014-02-17 自動利得制御装置、自動利得制御方法、および受信装置 Pending JP2015154306A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014027218A JP2015154306A (ja) 2014-02-17 2014-02-17 自動利得制御装置、自動利得制御方法、および受信装置
US14/618,313 US9222962B2 (en) 2014-02-17 2015-02-10 Automatic gain control apparatus, automatic gain control method, and receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014027218A JP2015154306A (ja) 2014-02-17 2014-02-17 自動利得制御装置、自動利得制御方法、および受信装置

Publications (1)

Publication Number Publication Date
JP2015154306A true JP2015154306A (ja) 2015-08-24

Family

ID=53797928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014027218A Pending JP2015154306A (ja) 2014-02-17 2014-02-17 自動利得制御装置、自動利得制御方法、および受信装置

Country Status (2)

Country Link
US (1) US9222962B2 (ja)
JP (1) JP2015154306A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180219520A1 (en) * 2017-01-27 2018-08-02 Lapis Semiconductor Co., Ltd. Automatic gain control (agc) circuit, despreading circuit, and method for reproducing reception data
CN117580143A (zh) * 2024-01-15 2024-02-20 南京思宇电气技术有限公司 一种基于双模通信单元的自动增益控制方法及系统

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI650964B (zh) * 2017-12-15 2019-02-11 瑞昱半導體股份有限公司 偵測訊號功率的裝置及方法
CN109951199B (zh) * 2017-12-21 2021-02-05 瑞昱半导体股份有限公司 接收装置
CN109921812B (zh) * 2019-01-07 2021-05-04 广州昂宝电子有限公司 自动增益控制方法和系统
US11296740B2 (en) * 2019-03-26 2022-04-05 Stmicroelectronics International N.V. Automatic gain control for a receiver
US11956738B2 (en) * 2019-08-16 2024-04-09 Mediatek Inc. Automatic gain control for serving cell activation based on two different reference signals
TWI746164B (zh) * 2020-09-15 2021-11-11 茂達電子股份有限公司 訊號增益值判斷電路及判斷訊號增益值的方法
CN115292387B (zh) * 2022-08-18 2023-05-23 北京志翔科技股份有限公司 一种基于多维数据分析的能源超量程使用监测方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3824871B2 (ja) 2001-02-19 2006-09-20 三菱電機株式会社 自動利得制御装置および復調器
JP2002290176A (ja) 2001-03-28 2002-10-04 Canon Inc 利得制御装置、無線通信装置、利得制御方法及び記憶媒体
US7856066B2 (en) * 2006-10-27 2010-12-21 Oki Semiconductor Co., Ltd. OFDM receiver and doppler frequency estimating circuit
CN101669283B (zh) 2007-04-27 2013-07-24 松下电器产业株式会社 接收装置及接收方法
JPWO2011074193A1 (ja) * 2009-12-15 2013-04-25 パナソニック株式会社 自動利得制御装置及び電子機器
JP5615203B2 (ja) * 2011-02-24 2014-10-29 パナソニック株式会社 自動利得制御装置
JP6225041B2 (ja) * 2014-02-05 2017-11-01 パナソニック株式会社 受信装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180219520A1 (en) * 2017-01-27 2018-08-02 Lapis Semiconductor Co., Ltd. Automatic gain control (agc) circuit, despreading circuit, and method for reproducing reception data
US10594282B2 (en) * 2017-01-27 2020-03-17 Lapis Semiconductor Co., Ltd. Automatic gain control (AGC) circuit, despreading circuit, and method for reproducing reception data
CN117580143A (zh) * 2024-01-15 2024-02-20 南京思宇电气技术有限公司 一种基于双模通信单元的自动增益控制方法及系统
CN117580143B (zh) * 2024-01-15 2024-03-22 南京思宇电气技术有限公司 一种基于双模通信单元的自动增益控制方法及系统

Also Published As

Publication number Publication date
US20150233981A1 (en) 2015-08-20
US9222962B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
JP2015154306A (ja) 自動利得制御装置、自動利得制御方法、および受信装置
EP2389725B1 (en) Automatic gain control in a wireless communication network
US8213891B2 (en) Gain control apparatus and method in receiver of multiband OFDM system
JP6225041B2 (ja) 受信装置
US7856066B2 (en) OFDM receiver and doppler frequency estimating circuit
JP2009065312A (ja) 無線受信装置
US8804882B2 (en) Receiving apparatus, and computer readable memory medium that stores a program
WO2014201688A1 (en) Method and device for performing automatic gain control
US7864888B2 (en) Transmission mode/guard length detection circuit and method therefor
US7532687B2 (en) Dual stage automatic gain control in an ultra wideband receiver
US20100215135A1 (en) Synchronous processing apparatus, receiving apparatus and synchronous processing method
JP4574687B2 (ja) Ｒｆ受信装置
JP6180953B2 (ja) 受信装置
US11611460B2 (en) Carrier frequency error estimator with banked correlators
US9641312B1 (en) Method for symbol clock recovery in pulse position modulation (PPM) systems
JP2004153718A (ja) Ａｇｃ制御回路及びａｇｃ増幅器制御方法
EP3737055A1 (en) Preamble detection during acquisition
JP5908444B2 (ja) 受信装置
US8565110B2 (en) Apparatus and method for receiving data in communication system
JP4843397B2 (ja) 受信装置
WO2014093539A1 (en) A blocking detection method and apparatus in a digital communication system
JP2000188585A (ja) Ｏｆｄｍ受信装置
JP2009232235A (ja) 波高率の高い信号に適した自動利得制御回路
JP4368741B2 (ja) 受信機
JP4728772B2 (ja) 遅延プロファイル生成回路及びその方法並びにそれを用いた受信機、プログラム