JP4843397B2

JP4843397B2 - 受信装置

Info

Publication number: JP4843397B2
Application number: JP2006198305A
Authority: JP
Inventors: 典央長谷川; 能成木下
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2006-07-20
Filing date: 2006-07-20
Publication date: 2011-12-21
Anticipated expiration: 2026-07-20
Also published as: JP2008028647A

Description

本発明は、受信信号に対する利得制御を行う受信装置に関する。

例えば、特許文献１〜４は、１つ以上のアナログ信号およびデジタル信号に対する利得制御手段を備える受信装置を開示する。
これらのような受信装置における利得制御が、さらに効果的に行われるようになると、受信可能な信号のダイナミックレンジが拡大して、好ましい結果が得られる。
特開２００１−１２７７３５公報特開２００４−２６０７７５公報特開平８−３０７１７４公報特開２００５−３１８０３９公報

本発明は、上述した背景からなされたものであり、複数の受信信号に対する利得制御をさらに効果的に行うことができるように改良された受信装置を提供することを目的とする。

[受信装置]
上記目的を達成するために、本発明にかかる受信装置は、第１の利得制御データに従って、受信データを含むアナログ形式の受信信号に対する利得制御を行う第１の利得制御手段と、第２の利得制御データに従って、前記利得制御された受信信号を復調して得られるデジタル形式の受信データに対する利得制御を行う第２の利得制御手段と、前記受信データの強度を示す強度データを生成し、その平均値を算出する１つ以上の強度データ平均値算出手段と、前記１つ以上の強度データ平均値算出手段が算出した１つ以上の前記強度データの平均値から、総平均値および最小の平均化値を算出し、前記総平均値および前記最小の平均値のいずれかを選択して出力するデータ選択手段と、前記選択されたデータを用いて、前記第１の利得制御データを生成する第１の利得算出手段と、前記選択されたデータを用いて、前記第２の利得制御データを生成する第２の利得算出手段とを有する。

好適には、前記利得制御された受信信号を、アナログ／デジタル変換するアナログ／デジタル変換手段と、前記デジタル形式に変換された受信信号から、前記受信データを復調する手段と、をさらに有する受信装置であって、前記データ選択手段は、指定されたタイミングで、前記１つ以上の強度データの平均値から、これらの平均値である総平均値を算出する算出手段と、前記１つ以上の強度データの平均値から、最小の平均値を選択する選択手段と、前記算出された総平均値および前記選択された最小の平均値のいずれかを選択して出力する選択手段とを有し、前記第１の利得算出手段は、前記選択されたデータと、前記受信データの強度の目標値との差分を示す差分データを算出する差分算出手段と、前記算出された差分データに基づいて、前記第１の利得制御データを算出する第１の利得制御データ算出手段とを有し、前記第２の利得算出手段は、前記選択されたデータに基づいて、前記第２の利得制御データを算出する第２の利得制御データ算出手段を有する。

本発明にかかる受信装置によれば、複数の受信信号に対する利得制御を効果的に行うことができ、受信可能な信号のダイナミックレンジを拡大することができる。

[本発明の背景]
本発明の理解を助けるために、まず、本発明がなされるに至った背景を説明する。
図１は、第１の受信装置１の構成を示す図である。
図１に示すように、第１の受信装置１は、アナログ信号処理部１０、アナログ−デジタルコンバータ（Ａ／Ｄコンバータ）１２およびデジタル信号処理部１４−１〜１４−ｎを含む。

さらに、アナログ信号処理部１０は、アンテナ１００、帯域制限フィルタ（ＢＰＦ；Band Pass Filter）１０２、低雑音増幅部（ＬＮＡ；Low Noise Amplifier）１０４、周波数変換部１０６、中間周波数帯フィルタ（ＩＦ−ＢＰＦ；Intermediate Frequency ＢＰＦ）１０８および中間周波数増幅部（ＩＦ−ＡＭＰ；Intermediate Frequency Amplifier）１１０を含む。
さらに、デジタル信号処理部１４−１〜１４−ｎは、直交検波部（Ｑ−ＤＥＴ）１４０―１〜１４０−ｎ、ベースバンドフィルタ１４２−１〜１４２−ｎ、デジタル利得制御部１６−１〜１６−ｎ、ベースバンド信号処理部１４４−１〜１４４−ｎおよびメモリ１４６−１〜１４６−ｎを含む。

ただし、ｎは１以上の整数であって、全てのｎが同じ数を示すとは限らない。
また、以下、複数存在しうるデジタル信号処理部１４−１〜１４−ｎなどのいずれかが、特定されずに示されるときには、単にデジタル信号処理部１４などと略記されることがある。
第１の受信装置１は、図１に示した各構成部分により、例えば、移動局１４８から複数の信号を受信して利得制御を行い、受信した信号からデータを復調する。
なお、以下、各図面において、実質的に同じ構成部分には、同じ符号が付される。

ＢＰＦ１０２は、移動局１４８からアンテナ１００を介して受信する複数の受信信号（変調されたキャリア信号）のうち、帯域外信号を減衰し、ＬＮＡ１０４に対して出力する。
ＬＮＡ１０４は、ＢＰＦ１０２から入力される複数の受信信号に対して、出力信号レベルを上げ、周波数変換部１０６に対して出力する。
周波数変換部１０６は、ＬＮＡ１０４から入力される複数の受信信号を局部発振（ＬＯ）信号と混合し、中間周波数（ＩＦ）信号に低下した信号をＩＦ−ＢＰＦ１０８に対して出力する。

ＩＦ−ＢＰＦ１０８は、周波数変換部１０６から入力される複数の受信信号のうち、必要な帯域のみを、ＩＦ−ＡＭＰ１１０に対して出力する。
ＩＦ−ＡＭＰ１１０は、ＩＦ−ＢＰＦ１０８から入力される複数の受信信号に対して、出力信号レベルを上げ、Ａ／Ｄコンバータ１２に対して出力する。

Ａ／Ｄコンバータ１２は、ＩＦ−ＡＭＰ１１０から入力される複数の受信信号をデジタル信号に変換し、複数の変換した信号をＱ−ＤＥＴ１４０−１〜１４０−ｎに対して出力する。
Ｑ−ＤＥＴ１４０は、Ａ／Ｄコンバータ１２から入力される複数のデジタル信号を、対応するキャリア周波数に基づいて、それぞれ、実数成分のデジタルデータ（Ｉ成分データ）と虚数成分のデジタルデータ（Ｑ成分データ）とに分解し、ベースバンドフィルタ１４２に対して出力する。

ベースバンドフィルタ１４２は、Ｑ−ＤＥＴ１４０から入力されるＩ成分データおよびＱ成分データに対して、所定の周波数領域において帯域制限を行い、デジタル利得制御部１６に対して出力する。
デジタル利得制御部１６は、ベースバンドフィルタ１４２から入力されるデータに対して、利得制御を行い、ベースバンド処理部１４４に対して出力する（詳細は、図２を参照して後述）。
ベースバンド信号処理部１４４は、デジタル利得制御部１６から入力されるデータに対し、データの出力先である他の機器（例えば、上位ネットワークに接続するためのインターフェイス部）に応じた適切な処理を行った後、他の機器に対して出力する。

メモリ１４６は、ベースバンド信号処理部１４４における入力信号レベルの目標値を保持する。
メモリ１４６が保持する値は、適宜、デジタル利得制御部１６によって読み出される。
なお、メモリ１４６は、第１の受信装置１内に設けても、第１の受信装置１外に設けてもよい（以下、他のメモリについても同様）。

図２は、デジタル利得制御部１６の構成を例示する図である。
図２に示すように、デジタル利得制御部１６は、電力演算部１６０、ｄＢｆｓ変換器１６２、減算回路１６４、真値変換部１６６および乗算器１６８を含む。

電力演算部１６０は、ベースバンドフィルタ１４２（図１）から入力されたデータから、ベースバンドフィルタ１４２通過後における瞬時電力を算出した後、算出した瞬時電力を平均化して（例えば、Ｗ−ＣＤＭＡ信号の２５６チップごとに平均化して）、ｄＢｆｓ変換器１６２に対して出力する。
例えば、電力演算部１６０−ｉ（０＜ｉ＜ｎ）は、ある一定期間に瞬時電力値w_１〜w_ｉを取得した後、以下の数１を用いて平均値Ｗ_ｉを算出する。
他の電力演算部１６０−ｊ（０＜ｊ＜ｎ）においても、同様に、平均値Ｗ_ｊが算出される。

ｄＢｆｓ変換器１６２は、電力演算部１６０から入力される平均化された瞬時電力の値をｄＢｆｓ変換し、減算回路１６４に対して出力する。
ｄＢｆｓ変換器１６２は、０ｄＢｆｓがベースバンド信号処理部１４４（図１）の入力信号レベルにおける最大値となるよう、変換を行うことができる。

減算回路１６４は、ｄＢｆｓ変換器１６２から入力される信号レベルと、メモリ１４６（図１）から読み出したベースバンド信号処理部１４４の入力信号レベルの目標値との差分を計算し、真値変換部１６６に対して出力する。
例えば、ｄＢｆｓ変換器１６２から入力される信号レベルが＋２０ｄＢｆｓであり、Ａ／Ｄコンバータの入力信号レベルが−１５ｄＢｆｓであるとき、減算回路１６４は、−１５ｄＢｆｓ −（＋２０ｄＢｆｓ）＝ −３５dB というデータを出力する。

真値変換部１６６は、減算回路１６４から入力される差分データを真値に変換し、乗算器１６８に対して出力する。
乗算器１６８は、ベースバンドフィルタ１４２から出力されたデータと、真値変換部１６６から入力されたデータとを乗算することによって、ベースバンドフィルタ１４２から出力されたデータの利得制御を行う。
さらに、乗算器１６８は、利得制御されたデータを、ベースバンド信号処理部１４４に対して出力する。

図１に示した第１の受信装置１においては、受信信号の入力信号レベルに対するダイナミックレンジの拡大が望ましい。
このダイナミックレンジの拡大は、例えば、下記（１）、（２）に示すように行われる。
（１）Ａ／Ｄコンバータ１２の出力ビット数の増大および
（２）Ａ／Ｄコンバータ１２直前における、アナログ的な利得制御の性能向上。

しかしながら、Ａ／Ｄコンバータ１２のビット数を増やせば増やすほど、Ａ／Ｄコンバータ１２のコストは高くなってしまう。
また、Ａ／Ｄコンバータ１２直前において、アナログ的な利得制御の性能を向上させるためには、Ａ／Ｄコンバータ１２直前に利得制御部が設けられ、利得制御部による信号の制御が行われる。
しかし、第１の受信装置１が複数の信号を受信する場合、受信レベルの低い信号に対しても減衰制御が行われるおそれがある。

[実施形態]
図３は、本願発明にかかる第２の受信装置２の構成を示す図である。
図３に示すように、第２の受信装置２は、アナログ信号処理部１８、Ａ／Ｄコンバータ１２、デジタル信号処理部２６−１〜２６−ｎおよび計算部２０を含む。

さらに、アナログ信号処理部１８は、アンテナ１００（図１）、ＢＰＦ１０２（図１）、ＬＮＡ１０４（図１）、周波数変換部１０６（図１）、ＩＦ−ＢＰＦ１０８（図１）、アナログ利得制御部１５０を含む。
さらに、デジタル信号処理部２６は、Ｑ−ＤＥＴ１４０（図１）、ベースバンドフィルタ１４２（図１）、デジタル利得制御部２８、ベースバンド信号処理部１４４（図１）およびメモリ１４６（図１）を含む。
さらに、計算部２０は、電力演算部１６０−１〜１６０−ｎ（図２）、有効キャリア設定部２００、最大レンジ閾値設定部２０２、微分部２０４、メモリ２０６、選択部２２およびアナログ利得算出部２４を含む。

つまり、第２の受信装置２は、図１に示した第１の受信装置１において、アナログ信号処理部１０をアナログ信号処理部１８に置換し、デジタル信号処理部１４をデジタル信号処理部２６に置換して、計算部２０を付加した構成を採る。
第２の受信装置２は、これらの構成部分により、第１の受信装置１と同様に、移動局から信号を受信して利得制御を行い、データを復号し、さらに、復号したデータに対して所定の処理を行う。

図３に示すアナログ利得制御部１５０は、アナログ利得算出部２４から入力される利得制御量に従った利得量で、ＩＦ−ＢＰＦ１０８から入力される受信信号を増幅または減衰し、Ａ／Ｄコンバータ１２に対して出力する。
つまり、アナログ利得制御部１５０は、アナログ利得算出部２４とともに、フィードバックループによる利得制御を構成する。

デジタル信号処理部２６において、ベースバンドフィルタ１４２は、Ｑ−ＤＥＴ１４０から入力されるデジタルデータに対して帯域制限を行い、帯域制限したデジタルデータを計算部２０に対して出力する。
計算部２０において、有効キャリア設定部２００は、第２の受信装置２が受信すべき変調キャリア信号と、その信号がいずれのデジタル信号処理部２６に割り当てられるかというデータとを記憶し、これら記憶されたデータを選択部２２に対して出力する。

最大レンジ閾値設定部２０２は、あらかじめユーザがハードウエア構成に応じて設定した最大レンジ閾値を、選択部２２に対して出力する。
なお、最大レンジ閾値とは、例えば、Ａ／Ｄコンバータ１２への入力に無視できないオーバーレンジが発生するレベルから、各キャリアのレベルが等しいと仮定して、キャリア合成数に相当するマージン（例えば、３キャリアの場合、１０ｄＢ）を減じたレベルを示す値であり、絶対レベルで与えられる値である。
実際には、最大レンジ閾値設定部２０２において、最大レンジ閾値に比べて小さい値（例えば、受信レベルがアナログ信号処理部１８のノイズフロアに近づき、弱いキャリアに対してＳ／Ｎ比を確保できなくなる値）が設定されうる。

微分部２０４は、選択部２２から入力される電力値を微分して、適切な利得制御量（以下、デジタル利得制御量と記述）を算出し、算出したデジタル利得制御量をデジタル利得制御部２８に対して出力する。
メモリ２０６は、目標電力（Ａ／Ｄコンバータ１２における入力信号レベルの目標値）、乗算部２４４（図５を参照して後述）で乗算される定数などの情報を保持する（詳細は、図６を参照して後述）。

選択部２２は、電力演算部１６０から入力される平均電力値の平均値（以下、総平均値と記述）を算出する他に、有効キャリア設定部２００から入力される有効データの情報を用いて、電力演算部１６０から入力される平均電力値のうち、適切な平均電力値を選択する。
さらに、選択部２２は、算出した総平均値から導出した値と、最大レンジ閾値設定部２０２から入力される値とを比較した後、適切な値をアナログ利得算出部２４および微分部２０４に対して出力する（詳細は、図４を参照して後述）。
アナログ利得算出部２４は、選択部２２から入力される電力値に基づいて、適切な利得制御量を算出し、アナログ利得制御部１５０に対して出力する（詳細は、図５を参照して後述）。

図４は、選択部２２の構成を示す図である。
選択部２２は、最小値検出部２２０、合成部２２２、ｄＢｆｓ変換器２２４、加算器２２６、比較部２２８およびセレクタ２３０を含む。

最小値検出部２２０は、有効キャリア設定部２００から入力される有効キャリアの情報を用いて、電力演算部１６０−１〜１６０−ｎから入力される各キャリアの平均電力値のうち、有効データから算出された値であって、最も小さい値（以下、最小値と記述）を選択する。
さらに、最小値検出部２２０は、選択した最小値を、セレクタ２３０に対して出力する。

合成部２２２は、電力演算部１６０−１〜１６０−ｎから入力される各キャリアの平均電力値Ｗ_１〜Ｗ_ｎを用いて、総平均値を算出し、ｄＢｆｓ変換器２２４およびセレクタ２３０に対して出力する。
例えば、合成部２２２は、以下の数２を用いて、総平均値Ｗを算出する。

ｄＢｆｓ変換器２２４は、合成部２２２から入力される真値の総平均値（単位：Ｗ）を、（デジタル信号における）フルスケールレベルを基準として対数変換し、対数変換した総平均値（単位：ｄＢ）を加算器２２６に対して出力する。
例えば、ｄＢｆｓ変換器２２４は、変換テーブルを用いて、合成部２２２から入力される総平均値を対数変換する。

加算器２２６は、ｄＢｆｓ変換器２２４から入力される総平均値と、アナログ利得制御部１５０から入力される利得制御量とを加算して、比較部２２８に対して出力する。
比較部２２８は、加算器２２６から入力される加算値と、最大レンジ閾値設定部２０２から入力される最大閾値とを比較して、比較結果をセレクタ２３０に対して出力する。

セレクタ２３０は、比較部２２８から入力される比較結果を読み出して、比較結果（１）、（２）のいずれかに応じた出力を行う。
（１）加算器２２６の出力値≦最大閾値の場合
（２）加算器２２６の出力値＞最大閾値の場合

読み出した比較結果が（１）の場合、セレクタ２３０は、最小値検出部２２０から入力される電力値（最小値）を、アナログ利得算出部２４および微分部２０４に対して出力する。
一方、読み出した比較結果が（２）の場合、セレクタ２３０は、合成部２２２から入力される電力値（総平均値）を、アナログ利得算出部２４および微分部２０４に対して出力する。

図５は、アナログ利得算出部２４の構成を示す図である。
図５に示すように、アナログ利得算出部２４は、ｄＢｆｓ変換器２４０、減算回路２４２、乗算部２４４、比較部２４６、セレクタ２４８、加算器２５０および遅延器２５２（複数可）を含む。
アナログ利得算出部２４は、選択部２２（図３）から入力される値とメモリ２０６（図３）から読み出した値との差分値に基づき、適切な利得制御量（以下、アナログ利得制御量と記述）を算出し、アナログ利得制御部１５０（図３）に対して出力する。

ｄＢｆｓ変換器２４０は、電力演算部１６０（図３）から入力される電力値をｄＢｆｓ変換し、減算回路２４２に対して出力する。
なお、ｄＢｆｓ変換器２４０は、０ｄＢｆｓがＡ／Ｄコンバータ１２（図３）の入力信号レベルにおける最大値となるよう、変換を行うことも可能である。

減算回路２４２は、ｄＢｆｓ変換器２４０から入力される信号レベルと、メモリ２０６から読み出したＡ／Ｄコンバータ１２の入力信号レベルの目標値との差分を計算し、乗算部２４４および比較部２４６もしくはセレクタ２４８に対して出力する。
例えば、ｄＢｆｓ変換器２４０から入力される信号レベルが−２０ｄＢｆｓであり、Ａ／Ｄコンバータ１２の目標入力信号レベルが−１５ｄＢｆｓであるとき、減算回路２４２は−１５ｄＢｆｓ −（−２０ｄＢｆｓ）＝＋５dB という差分データを出力する。

乗算部２４４は、減算回路２４２から入力される差分データとメモリ２０６から読み出した乗算時定数とを乗算することで、差分データを適切に増減させ、セレクタ２４８に対して出力する。
また、乗算部２４４において、乗算時定数を調整することで、収束時間を制御することができる。

比較部２４６は、減算回路２４２から入力される差分データと、メモリ２０６から読み出した目標値から導出される閾値とを比較することで、受信信号に含まれるバースト信号を検出する。
減算回路２４２から出力された差分データ≧閾値であるとき、比較部２４６は、受信信号にバースト信号が含まれると判定し、その情報をセレクタ２４８に対して出力する。

一方、減算回路２４２から入力される差分データ＜閾値であるとき、比較部２４６は、受信信号にバースト信号が含まれないと判定し、その情報をセレクタ２４８に対して出力する。
このように、バースト信号が受信された場合であっても、利得制御は高速に動作することができる。

セレクタ２４８は、比較部２４６から入力される判定結果を利用して、入力信号がバースト信号でないときは、乗算部２４４から出力された調整された差分データを選択し、バースト信号であるときは、減算回路２４２から出力された差分データを選択する。
さらに、セレクタ２４８は、選択した差分データを、加算器２５０に対して出力する。

加算器２５０は、セレクタ２４８から入力される、選択された差分データと、遅延器２５２から出力された、前回設定を行った利得制御量とを加算することで累算動作を行い、今回設定を行う利得制御量を算出し、遅延器２５２に対して出力する。
遅延器２５２は、直前に入力された利得制御量を保持して、加算器２５０に、保持した利得制御量をフィードバックするとともに、加算器２５０から入力される利得制御量をアナログ利得制御部１５０に対して出力する。

図６は、図３に示したメモリ２０６が保持する情報を示す図である。
図６に示すように、メモリ２０６は、目標電力（Ａ／Ｄコンバータ１２（図３）における入力信号レベルの目標値）、乗算部２４４で乗算される定数、および、閾値（Ａ／Ｄコンバータ１２における入力信号レベルの目標値から導出される値）を保持する。
メモリ２０６が保持する各値は、適宜、減算回路２４２、乗算部２４４および比較部２４６によって読み出される。

図７は、図３に示したデジタル利得制御部２８の構成を示す図である。
デジタル利得制御部２８は、電力演算部１６０、ｄＢｆｓ変換器１６２、減算回路１６４、加算器２８０、真値変換部１６６および乗算器１６８を含む。
デジタル利得制御部２８は、ベースバンドフィルタ１４２（図３）から入力されるデータに対し、微分部２０４（図３）から入力されるデジタル利得制御量に基づく利得制御を行い、ベースバンド信号処理部１４４（図３）に対して出力する。

加算器２８０は、減算回路１６４から入力された差分データに、微分部２０４から入力されたデジタル利得制御量を加算して、真値変換器１６６に対して出力する。
なお、デジタル利得制御部２８における電力演算部１６０と、計算部２０における電力演算部１６０とを共通化して、第２の受信装置２を構成することができる（以下、他の受信装置についても同様）。

[全体動作]
以上説明したように、第２の受信装置２において、移動局１４８から受信された複数の信号は、ＢＰＦ１０２、ＬＮＡ１０４、周波数変換部１０６およびＩＦ−ＢＰＦ１０８による処理を経た後、アナログ利得制御部１５０において、アナログ利得制御量に基づく利得制御の対象となる。
利得制御された複数の信号は、それぞれ、Ａ／Ｄコンバータ１２によってデジタルデータに変換される。

さらに、変換された複数のデジタルデータは、Ｑ−ＤＥＴ１４によって適切な形式に分解された後、ベースバンドフィルタ１４２によってフィルタリングされる。
フィルタリングされた複数のデジタルデータは、それぞれ、デジタル利得制御部２８において、デジタル利得制御量に基づく利得制御の対象となる。

利得制御された複数のデータは、ベースバンド信号処理部１４４によって、適切に処理される。
また、計算部２０によって、複数のデータがベースバンドフィルタ１４２から出力される際の平均電力値がそれぞれ導出され、導出された複数の平均電力値に基づいて、アナログ利得制御量およびデジタル利得制御量が算出される。

このように、第２の受信装置２は、計算部２０において、複数の信号の情報に基づいて利得制御量を算出し、アナログ利得制御部１５０およびデジタル利得制御部２８において、算出した利得制御量を用いた利得制御を行う。
このように、複数の信号の情報に基づいて利得制御量を算出し、これによる利得制御を行うことで、利得制御を効率的に行うことができる。

[変形例]
図８は、本願発明にかかる第３の受信装置３の構成を示す図である。
図８に示すように、第３の受信装置３は、アナログ信号処理部３０、Ａ／Ｄコンバータ１２（図１）、デジタル信号処理部２６（図３）、計算部２０（図３）を含む。
さらに、アナログ信号処理部３０は、アンテナ１００（図１）、ＢＰＦ１０２（図１）、ＬＮＡ１０４（図１）およびアナログ利得制御部１５０（図３）を含む。

つまり、第３の受信装置３は、図３に示した第２の受信装置２において、アナログ信号処理部１８をアナログ信号処理部３０に置換した構成を採る。
第３の受信装置３は、これらの構成部分により、上述した各受信装置と同様、移動局から信号を受信して利得制御を行い、データを復号し、さらに、復号したデータに対して所定の処理を行う。

ＬＮＡ１０４は、ＢＰＦ１０２から入力される複数の受信信号に対して、出力信号レベルを上げ、アナログ利得制御部１５０に対して出力する。
つまり、第３の受信装置３は、ＬＮＡ１０４から出力されたＲＦ（Radio Frequency；高周波）信号を用いて利得制御を行う。
したがって、ＲＦ信号がサンプリングされる場合であっても、第３の受信装置３を使用することにより、第２の受信装置２と同様、利得制御を効率的に行うことができる。

図９は、本願発明にかかる第４の受信装置４の構成を示す図である。
図９に示すように、第４の受信装置４は、アナログ信号処理部１８、Ａ／Ｄコンバータ１２、デジタル信号処理部２６および計算部３２を含む。
さらに、計算部３２は、電力演算部１６０（図３）、有効キャリア設定部２００（図３）、最大レンジ閾値設定部２０２（図３）、微分部２０４（図３）、メモリ２０６（図３）、選択部２２（図３）、アナログ利得算出部２４（図３）および受信レベル測定部３４を含む。

つまり、第４の受信装置４は、図２に示した第２の受信装置２において、計算部２０を計算部３２に置換した構成を採る。
第４の受信装置４は、これらの構成部分により、上述した各受信装置と同様、移動局から信号を受信して利得制御を行い、データを復号し、さらに、復号したデータに対して所定の処理を行う。

受信レベル測定部３４は、電力演算部１６０から入力される平均電力値およびアナログ利得制御部１５０から入力されるアナログ利得制御量の値に基づき、適切な受信レベルを算出し、ベースバンド信号処理部１４４に対して出力する。
したがって、第４の受信装置４は、受信信号ごとに受信レベルを算出することにより、利得制御を効率的に行うことができる。

図１０は、受信レベル測定部３４の構成を示す図である。
図１０に示すように、受信レベル測定部３４は、加算器３４０、平均化部３４２およびｄＢｍ変換部３４４を含む。

加算器３４０は、電力演算部１６０から入力される平均電力値と、アナログ利得制御部１５０から入力されるアナログ利得制御量の値とを加算して、平均化部３４２に対して出力する。
なお、受信信号のレベルに応じて精度が求められる場合等、必要に応じ、加算器３４０は、利得制御量に温度補正を行うことができる。

平均化部３４２は、加算器３４０から入力されるデータを平均計算し、ｄＢｍ変換部３４４に対して出力する。
ｄＢｍ変換部３４４は、平均化部３４２から入力されるデータをｄＢｍ変換し、ベースバンド信号処理部１４４に対して出力する。
例えば、ｄＢｍ変換部３４４は、平均化部３４２の出力データを対数演算回路に通し、平均化部３４２のデータを対数変換する。

このように、本発明に実施形態にかかる各受信装置は、複数の信号の情報に基づいて利得制御量を算出すること、および、複数の信号それぞれにおいて受信レベルを測定すること等によって、効率的な利得制御を行うことができる。
各受信装置は、効率的な利得制御を行うことで、ビット数の大きなＡ／Ｄコンバータを使用せずとも、Ａ／Ｄコンバータにおけるダイナミックレンジを有効に活用することができる。

本発明の実施形態にかかる各受信装置は、上記の構成要素のほか、適切な構成要素を加えることによって、受信機、送信機または送受信機のいずれかに使用することができる。なお、以上の説明は、単なる例示に過ぎず、本発明あるいはその応用または仕様を限定することを意図するものではない。
特に、ここに開示する受信装置は、セルラ電話通信システム以外の、その他システムに適用可能であり、ここに開示する構成要素もその他のシステムおよび用途に適用可能である。

本願発明にかかる第１の受信装置の構成を示す図である。デジタル利得制御部の構成を示す図である。本願発明にかかる第２の受信装置の構成を示す図である。選択部の構成を示す図である。アナログ利得算出部の構成を示す図である。メモリが保持する情報を示す図である。デジタル利得制御部の構成を示す図である。本願発明にかかる第３の受信装置の構成を示す図である。本願発明にかかる第４の受信装置の構成を示す図である。受信レベル測定部の構成を示す図である。

符号の説明

１・・・第１の受信装置
１０・・・アナログ信号処理部
１００・・・アンテナ
１０２・・・ＢＰＦ
１０４・・・ＬＮＡ
１０６・・・周波数変換部
１０８・・・ＩＦ−ＢＰＦ
１１０・・・中間周波数増幅器
１２・・・Ａ／Ｄコンバータ
１４・・・デジタル信号処理部
１４０・・・直交検波部
１４２・・・ベースバンドフィルタ
１６・・・デジタル利得制御部
１６０・・・電力演算部
１６２・・・ｄＢｆｓ変換器
１６４・・・減算回路
１６６・・・真値変換器
１６８・・・乗算器
１４４・・・ベースバンド処理部
１４６・・・メモリ
１４８・・・移動局
１５０・・・アナログ利得制御部
２・・・第２の受信装置
２０・・・計算部
２００・・・有効キャリア設定部
２０２・・・最大レンジ閾値設定部
２０４・・・微分部
２０６・・・メモリ
２２・・・選択部
２２０・・・最小値検出部
２２２・・・合成部
２２４・・・ｄＢｆｓ変換部
２２６・・・加算器
２２８・・・比較部
２３０・・・セレクタ
２４・・・アナログ利得算出部
２４０・・・ｄＢｆｓ変換部
２４２・・・減算回路
２４４・・・乗算器
２４６・・・比較部
２４８・・・セレクタ
２５０・・・加算器
２５２・・・遅延器
２６・・・デジタル信号処理部
２８・・・デジタル利得制御部
２８０・・・加算器
３・・・第３の受信装置
３０・・・アナログ信号処理部
４・・・第４の受信装置
３２・・・計算部
３４・・・受信レベル測定部
３４０・・・加算器
３４２・・・平均化部
３４４・・・ｄＢｍ変換部

Claims

第１の利得制御データに従って、受信データを含むアナログ形式の受信信号に対する利得制御を行う第１の利得制御手段と、
前記利得制御された受信信号を、アナログ／デジタル変換するアナログ／デジタル変換手段と、
第２の利得制御データに従って、前記デジタル形式に変換された受信信号から、複数のディジタル形式の前記受信データを復調する復調手段と、
前記復調により得られた複数の受信データそれぞれに対する利得制御を行う第２の利得制御手段と、
前記複数の受信データの強度を示す複数の強度データを生成し、これらの強度データそれぞれの平均値を算出する複数の強度データ平均値算出手段と、
指定されたタイミングで、前記複数の強度データ平均値算出手段が算出した強度データそれぞれの平均値から、これらの平均値である総平均値を算出する総平均値算出手段と、
前記複数の強度データの平均値から、最小の平均値を選択する第１の選択手段と、
前記算出された総平均値および前記選択された最小の平均値のいずれかを選択して出力する第２の選択手段と、
前記選択された総平均値および前記最小の平均値のいずれかと、前記受信データの強度の目標値との差分を示す差分データを算出する差分算出手段と、
前記算出された差分データに基づいて、前記第１の利得制御データを算出する第１の利得制御データ算出手段と、
前記選択された総平均値および前記最小の平均値のいずれかに基づいて、前記第２の利得制御データを生成する第２の利得データ算出手段と
を有する受信装置。