JP4737458B2 - 受信振幅補正回路及び受信振幅補正方法並びにそれを用いた受信機 - Google Patents

受信振幅補正回路及び受信振幅補正方法並びにそれを用いた受信機 Download PDF

Info

Publication number
JP4737458B2
JP4737458B2 JP2007535583A JP2007535583A JP4737458B2 JP 4737458 B2 JP4737458 B2 JP 4737458B2 JP 2007535583 A JP2007535583 A JP 2007535583A JP 2007535583 A JP2007535583 A JP 2007535583A JP 4737458 B2 JP4737458 B2 JP 4737458B2
Authority
JP
Japan
Prior art keywords
digital signal
amplitude
band
unit
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007535583A
Other languages
English (en)
Other versions
JPWO2007032550A1 (ja
Inventor
正貴 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007535583A priority Critical patent/JP4737458B2/ja
Publication of JPWO2007032550A1 publication Critical patent/JPWO2007032550A1/ja
Application granted granted Critical
Publication of JP4737458B2 publication Critical patent/JP4737458B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3089Control of digital or coded signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/001Digital control of analog signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3052Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/30Circuits for homodyne or synchrodyne receivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G2201/00Indexing scheme relating to subclass H03G
    • H03G2201/30Gain control characterized by the type of controlled signal
    • H03G2201/302Gain control characterized by the type of controlled signal being baseband signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本発明は受信振幅補正回路及び受信振幅補正方法並びにそれを用いた受信機に関し、特にAGC機能を有しダイレクトコンバージョン方式の受信方式を採用した無線通信装置に用いて好適な受信振幅補正回路に関する。
無線通信装置における受信機には、図1に示すようなダイレクトコンバージョン方式のものがある。図1を参照すると、アンテナ201で受信された高周波信号は、低雑音増幅器(以下、LNAと略称する)202により増幅される。実際には、アンテナ201とLNA202との間には、デュプレクサや高周波フィルタ(チャンネル帯域制限用ではない広帯域のフィルタ)などが設けられているが、図示は省略している。
LNA202で増幅された信号は、高周波バンドパスフィルタ(以下、RF BPFと略称する)203により受信帯域全体(チャンネルではない)の受信成分が抽出され、受信帯域以外の、例えば装置自体が送信する送信信号などが抑圧される。RF BPF203の出力は直交復調回路204に入力される。直交復調回路204は入力信号を復調し、同相成分であるI成分と、直交成分であるQ成分とを出力する。
直交復調回路204は、バッファアンプ221と、バランスドミキサである乗算器222及び223と、直交信号発生器224と、ローカル発振器225とからなる。この種の構成は周知であるので、詳しい説明は省略する。直交復調回路204により復調されたI成分,Q成分は、ベースバンドフィルタ(以下、BB BPFと略称する)205,206へ入力されて、それぞれ帯域制限される。BB BPF205,206はバンドパスフィルタ(BPF)である。これは、直交復調回路204で発生するDCオフセットを除去するために隣接チャンネル成分を抑圧するのみならず、非常に直流に近い低周波成分をも抑圧するためである。以下、この種のフィルタをチャンネルフィルタと呼ぶ。
チャンネルフィルタ205,206により帯域制限されたI成分,Q成分は、ベースバンド回路207に入力される。ベースバンド回路207は、可変利得増幅器(以下、VGAと略称する)208,209,210及び211,212,213、A/D変換器215,216、利得制御部214からなっている。ベースバンド回路207においては、帯域制限されたI成分,Q成分がそれぞれVGA208〜210、211〜213により、後段のA/D変換器215,216において最適な変換処理が可能な所定レベルまで増幅される。図1では、VGAを3段構成としているが、1段以上の構成であれば良い。また、チャンネルフィルタ205,206とVGA208〜210、211〜213の位置関係も、図1の例に限られるものではない。更に、チャンネルフィルタ205,206がそれぞれ複数段に分割されてVGAの間に配置される構成でも良い。
VGAの最終段のI成分出力,Q成分出力は、それぞれA/D変換器215,216においてA/D変換されてディジタルI信号,Q信号として後段のディジタル信号処理回路(図2参照)へ送られる。
図2はディジタル信号処理回路100を示す図である。ディジタル振幅計算器303は、図1のベースバンド回路207から送られてきたディジタルI信号,Q信号から、例えばCDMAやTDMAにおける1スロット間の平均振幅を計算する。続いて、平均振幅の計算結果と目標とする基準振幅との差が、減算器302で算出される。算出された差はディジタル利得制御データ発生器301へ入力される。ディジタル利得制御データ発生器301は、算出された差からVGAの利得を制御するための利得制御データを発生する。
利得制御データは、図1に示した利得制御部214へ送られる。利得制御部214は利得制御データをもとにVGA208〜210、211〜213の利得制御を行う。この場合、利得制御データはアナログ信号であってもディジタル信号であっても良い。また、VGAは、図1では、すべてベースバンド回路207に集中して設けられているが、LNA202やバッファアンプ221もVGAとして用いることが可能である。その場合には、LNA202やバッファアンプ221も、利得制御部214からの利得制御データによって利得制御されることは勿論である。
以上の構成及び動作によって、A/D変換器215,216への入力信号レベルが、A/D変換器215,216のダイナミックレンジに最適に収まるように、I成分,Q成分の信号レベルが自動的に調整(AGC)されることになる。
なお、この様な受信機におけるAGCの一例は、特許文献1(特開2001−168664号公報)に開示されている。
図1に示したダイレクトコンバージョン方式の受信機は、CDMAやW−CDMAなどの既存の通信方式においては問題なく機能している。しかし、近年、より高速の伝送方式である、例えば3GPP(Third Generation Partnership Project)におけるHSDPA(High Speed Downlink Packet Access)方式の導入が進められている。HSDPA方式では、QPSK復調方式のみならず16値QAMなどの下り変調方式が採用され、しかも拡散率が極めて小さい高速データ伝送が要求されている。このような要求に対処するためには、通信端末装置の受信側の復調精度を厳しくする必要がある。
例えば、従来は15〜20%程度のEVM(Error Vector Magnitude)で良かったが、HSDPA方式では、5%以下のEVMが必要になると考えられる。このような高精度の復調を行うには、アナログチャンネルフィルタを用いたのでは、実現が困難である。例えば、アナログチャンネルフィルタを構成している部品における特性のバラツキや経年変化などによって、EVMを5%以下に維持することは容易ではない。
そこで、チャンネルフィルタをディジタルフィルタで構成し、A/D変換器の後段に設けるという方法が考えられる。ディジタルフィルタであれば、部品における特性のバラツキや経年変化が発生しないので、高精度の復調が可能である。
チャンネルフィルタをディジタルフィルタとした例を図3に示す。図3において、図1と同等部分は同一符号により示している。
図3は、図1におけるチャンネルフィルタ205,206をそれぞれディジタルフィルタ(DLPF)217,218に置き換え、これらをA/D変換器215,216の後段に配置した例を示している。ここでは、ディジタル処理によるチャンネルフィルタは、ローパスフィルタとしているが、DCオフセットを除去するためのハイパスフィルタとしても良い。また、A/D変換に伴うエイリアジングを防止するためのローパスフィルタを、A/D変換器215,216の前段に残すことも考えられる。
図4は、ディジタルフィルタ217,218の周波数特性の例を示している。図4に示す如く、受信すべき希望チャンネルの帯域はできる限りそのまま通過させ、隣接チャンネルを含む残余のチャンネルの帯域は抑圧する周波数特性となっている。EVMを小さく抑えるために、通常は、周波数特性をルートコサインロールオフ特性に限りなく近い特性とする必要があり、現にそのような設計は可能である。
図5A及び図5Bは、図4に示した周波数特性を有するディジタルフィルタを通過した場合の希望波と隣接チャンネルの妨害波とのレベル変化の例を示している。図5Aに示すように、ディジタルチャンネルフィルタ217,218の入力側では、隣接チャンネルの妨害波が希望波に比べて非常に大きい場合であっても、ディジタルチャンネルフィルタ217,218を通過した後では、図5Bに示すように、その周波数特性によって妨害波は大幅に抑圧されるので、希望波よりも妨害波のレベルは小さくなる。
このように、ディジタルチャンネルフィルタ217,218の前後では、妨害波のレベルが大きく変化する。妨害波の抑圧されたディジタルI信号、Q信号を図2のディジタル信号処理回路100へ入力すると、ディジタル振幅計算器303は、A/D変換器215,216の直後よりも、妨害波を過小に見積った値で平均振幅を算出する。これは、算出された平均振幅と基準振幅との差が実際よりも小さくなってしまうことを意味する。その結果、ディジタル信号処理回路100では過大な利得制御データが生成され、よってVGAの利得が過大になる。
このとき問題になるのは、A/D変換器215,216の入力における振幅が、隣接チャンネルの妨害波によって、A/D変換器215,216の適正な入力レンジを逸脱してしまうことである。このような状況になると、A/D変換器215,216の正常な動作は期待できなくなり、結果的に受信機として正常に機能しなくなる。
なお、特許文献1に開示された受信機においては、AGC制御のために、ディジタルチャンネルフィルタの入力信号の平均振幅を検出して、検出された平均振幅と基準値との差に応じてAGC制御信号を生成するものであり、ディジタルチャンネルフィルタの出力信号の平均振幅を検出して、AGC制御を行うものではない。
本発明の目的は、チャンネルフィルタとしてディジタルチャンネルフィルタを用い、このディジタルチャンネルフィルタの出力信号の平均振幅に応じてAGC制御を行う場合にも、A/D変換器が正常な動作を行うようにして、受信機としての機能を維持可能な受信振幅補正回路及び受信振幅補正方法並びにそれを用いた受信機を提供することである。
上述した従来技術における問題の発生原因は、希望波とそれ以外の妨害波が存在する場合に、ディジタルチャンネルフィルタの入出力レベルが一致しないか、または所定レベル差にないことである。そこで、本発明では、ディジタルチャンネルフィルタの入出力レベルが平均的にほぼ一致、あるいは所定レベル差になるような構成を採用するようにしている。
本発明による受信振幅補正回路は、受信アナログ信号をディジタル信号に変換するA/D変換部と、このディジタル信号の帯域制限をなす帯域制限部と、この帯域制限後にディジタル信号処理をなすディジタル信号処理部と、このディジタル信号処理部内の信号レベルに基づいて受信アナログ信号のレベル制御のための利得制御をなす利得制御部とを含む受信機に適用される。本受信振幅補正回路は、前記帯域制限部の直前の平均振幅を計算する第1の計算部と、前記帯域制限部の直後の平均振幅を計算する第2の計算部と、前記帯域制限部の直前の平均振幅と前記帯域制限部の直後の平均振幅とを比較して、その比較結果に応じて前記帯域制限部の直後の振幅の補正をなす振幅補正部と、を有する補正部、又は、前記帯域制限部の直後に設けられた乗算器と、前記帯域制限部の直前の平均振幅を計算する第1の計算部と、前記乗算器の直後の平均振幅を計算する第2の計算部と、前記帯域制限部の直前の平均振幅と前記乗算器の直後の平均振幅とを比較して、その比較結果に応じて前記乗算器の乗数を算出する乗数算出部と、を有する補正部を備えることを特徴とする。
本発明による受信振幅補正方法は、受信アナログ信号をディジタル信号に変換し、このディジタル信号に対して帯域制限部により帯域制限を行い、この帯域制限後にディジタル信号処理部によりディジタル信号処理を行い、このディジタル信号処理部内の信号レベルに基づいて受信アナログ信号のレベル制御のための利得制御をなすようにした受信機に適用される。本受信振幅補正方法は、前記帯域制限部の直前の平均振幅と直後の平均振幅とを比較して、その比較結果に応じて前記帯域制限部の直後の振幅の補正をなす補正ステップ、又は、前記帯域制限部の直前の平均振幅と前記帯域制限部の直後に設けられた乗算器の直後の平均振幅とを比較して、その比較結果に応じて前記乗算器の乗数を算出する補正ステップを含むことを特徴とする
本発明による受信機は、上記の受信振幅補正回路を含むことを特徴とする。
本発明によれば、チャンネルフィルタであるディジタルフィルタにより妨害波を抑圧する前と後とで、ディジタル信号の振幅を平均的にほぼ等しくするか、あるいは一定差になるようにすることにより、A/D変換部の入力において、信号レベルがA/D変換範囲(A/D変換部のダイナミックレンジ)を逸脱する事態を防止できる。
従来のダイレクトコンバージョン方式による受信機の一例を示すブロック図である。 図1に示されたベースバンド回路の後段に設けられるディジタル信号処理回路のブロック図である。 従来のダイレクトコンバージョン方式による受信機の他の例を示すブロック図である。 図3に示されたディジタルローパスフィルタの周波数特性を示す図である。 図3に示されたディジタルローパスフィルタの通過前の信号のレベル変化を示す図である。 図3に示されたディジタルローパスフィルタの通過後の信号のレベル変化を示す図である。 本発明の実施形態による受信機の構成を示すブロック図である。 図6の回路における各部の信号のレベルを示す図である。 図6の回路における各部の信号のレベルを示す図である。 図6の回路における各部の信号のレベルを示す図である。 本発明の他の実施形態による受信機の構成を示すブロック図である。
以下、図面を用いて本発明の実施形態について説明する。図6は本発明による受信振幅補正回路の実施形態を示すブロック図であり、図3に示した受信機に適用することができる。受信振幅補正回路は、図3に示したチャンネルフィルタであるディジタルローパスフィルタ(DLPF)217,218の直前(入力)のIデータ,Qデータを入力として、それらの平均振幅を計算する振幅計算回路101(第1の計算部)と、ディジタルローパスフィルタ(DLPF)217,218の直後(出力)のIデータ,Qデータを入力として、それらの平均振幅を計算する振幅計算回路102(第2の計算部)とを備えている。振幅の平均を計算する期間は、通信フレームを構成する最小単位であるスロットを用いるのが望ましいが、これに限定されない。
振幅計算回路101,102の出力は、利得差計算回路103(算出部)へ入力される。利得差計算回路103は、振幅計算回路101,102で計算された平均振幅に基いて乗算器104,105での乗数αを算出する。乗数αとチャンネルフィルタ217,218の各出力とが乗算器104,105においてそれぞれ乗算され、これら乗算結果がディジタルI信号,Q信号としてディジタル信号処理回路へ導出される。上記以外の構成は図3の構成と同じで良く、詳しい説明は省略する。また、ディジタル信号処理回路も図2で説明したディジタル信号処理回路100と同じで良い。なお、振幅計算回路101,102、利得差計算回路103、乗算器104,105はまとめて補正部と呼ばれても良い。また、利得差計算回路103、乗算器104,105はまとめて振幅補正部と呼ばれても良い。
かかる構成において、1スロットに含まれるIデータ,Qデータのサンプル数をそれぞれNとし、チャンネルフィルタ217,218の直前のIサンプル値,Qサンプル値をそれぞれIinj ,Qinj とし、チャンネルフィルタ217,218の直後のIサンプル値,Qサンプル値をそれぞれIoutj,Qoutjとする。この場合、あるスロットにおけるチャンネルフィルタ217,218の直前、直後の平均振幅Ain,Aoutは、以下の数式(1)、(2)で表される。
Figure 0004737458
Figure 0004737458
利得差計算回路103は、これらの平均振幅Ain,Aout を用いて次のスロットで採用する乗算器104,105の乗数αを算出する。乗数αは、以下の数式(3)で表される。
α=Ain/Aout (3)
次のスロットで、算出された乗数αとチャンネルフィルタ217,218の各出力とが乗算器104,105で乗算される。これら乗算結果が、ディジタルI信号,Q信号として、ディジタル信号処理回路へ出力される。
すなわち、チャンネルフィルタ217,218の直前の平均振幅と直後の平均振幅の比(Aout/Ain)の逆数(Ain/Aout)を乗数αとして算出し、この乗数αをチャンネルフィルタ217,218の出力に乗算する。これにより、スロット間の微小な揺らぎはやむをえないとしても、チャンネルフィルタ217,218の直前の振幅と、乗算器104,105の直後の振幅とをほぼ同じ値にすることができる。なお、乗数αの代りに、α・k(kは1以上の定数とする)を用いて乗算を行えば、定数kに対応する所定のレベル差を与えることができる。
図7A〜図7Cは図6の回路における希望波と妨害波とのレベルの変化を示したものである。図7Aはディジタルチャンネルフィルタ217,218の直前(入力)での希望波と妨害波のレベル、図7Bはディジタルチャンネルフィルタ217,218の直後(出力)での希望波と妨害波のレベル、図7Cは乗算器104,105によりレベル補正された後のディジタル信号のレベルを、それぞれ示している。
図8は本発明による受信振幅補正回路の他の実施形態のブロック図であり、図6と同等部分は同一符号により示している。チャンネルフィルタ217,218の直前のIデータ,Qデータの平均振幅を振幅計算回路101(第1の計算部)で計算することは、先の実施形態と同じである。本実施形態と先の実施形態の違いは、乗算器104,105の直後のIデータ,Qデータの平均振幅を、振幅計算回路102(第2の計算部)で計算するようにした点にある。
これら振幅計算回路101,102で計算された平均振幅が利得差計算回路103(乗数算出部)へ入力され、利得差計算回路103で乗算器104,105に与える乗数αが算出される。この乗数αとチャンネルフィルタ217,218の各出力とが乗算器104,105によりそれぞれ乗算され、これら乗算結果が、ディジタルI信号,Q信号としてディジタル信号処理回路(図2)へ導出される。他の構成は、図3と同じである。なお、振幅計算回路101,102、利得差計算回路103、乗算器104,105はまとめて補正部と呼ばれても良い。
かかる構成において、平均振幅を算出する平均区間を、先の実施形態と同じく、通信フレームの最小単位であるスロットとし、ディジタルチャンネルフィルタ217,218の直前のIサンプル値,Qサンプル値を、それぞれIinj,Qinjとし、また乗算器104,105の直後のIサンプル値,Qサンプル値を、それぞれIoutj,Qoutjとする。あるスロットにおけるディジタルチャンネルフィルタ217,218の直前及び乗算器104,105の直後の平均振幅Ain,Aoutは、上記式(1),(2)と同一となる。
利得差計算回路103では、次のスロットで採用する乗算器104,105の乗数をαとし、1つ前のスロットでの乗数をα-1とすると、乗数αは以下の数式(4)で表される。
α=(Aout/Ain)×α-1 (4)
よって、当該スロットで、この乗数αとディジタルチャンネルフィルタ217,218の出力とを、乗算器104,105にて乗算し、これらの乗算結果をディジタルI信号,Q信号としてディジタル信号処理回路へ導出する。
こうすることにより、本実施形態においても、スロット間の微小な揺らぎはやむをえないものの、ディジタルチャンネルフィルタの直前の振幅と、乗算器の直後の振幅とをほぼ同じにすることができる。なお、乗数αの代りに、定数kをαに掛けた値α・kを乗数として用いても良い。この場合には、定数kに対応する所定のレベル差を、フィルタ直前と乗算器直後の各レベルに対して与えることができる。
従って、本実施形態でも、チャンネルフィルタにおいて妨害波を抑圧する前と後とで、振幅を平均的にほぼ同じにするか、あるいは所定定数倍にすることができる。このような機能を図2のディジタル信号処理回路100の前段に設けてレベル補正を行えば、A/D変換器215,216(図3)の入力において、信号レベルがA/D変換範囲を逸脱するような事態を防止することができる。

Claims (11)

  1. 受信アナログ信号をディジタル信号に変換するA/D変換部と、このディジタル信号の帯域制限をなす帯域制限部と、この帯域制限後にディジタル信号処理をなすディジタル信号処理部と、このディジタル信号処理部内の信号レベルに基づいて前記受信アナログ信号のレベル制御のための利得制御をなす利得制御部とを含む受信機における受信振幅補正回路であって、
    前記帯域制限部の直前の平均振幅を計算する第1の計算部と、前記帯域制限部の直後の平均振幅を計算する第2の計算部と、前記帯域制限部の直前の平均振幅と前記帯域制限部の直後の平均振幅とを比較して、その比較結果に応じて前記帯域制限部の直後の振幅の補正をなす振幅補正部と、を有する補正部を備えることを特徴とする受信振幅補正回路。
  2. 前記振幅補正部は、前記帯域制限部の直前の平均振幅と前記帯域制限部の直後の平均振幅との比の逆数を算出する算出部と、前記比の逆数またはこの逆数の所定倍数を前記帯域制限部の出力に乗算する乗算器とを有することを特徴とする請求項1に記載の受信振幅補正回路。
  3. 受信アナログ信号をディジタル信号に変換するA/D変換部と、このディジタル信号の帯域制限をなす帯域制限部と、この帯域制限後にディジタル信号処理をなすディジタル信号処理部と、このディジタル信号処理部内の信号レベルに基づいて前記受信アナログ信号のレベル制御のための利得制御をなす利得制御部とを含む受信機における受信振幅補正回路であって、
    前記帯域制限部の直後に設けられた乗算器と、前記帯域制限部の直前の平均振幅を計算する第1の計算部と、前記乗算器の直後の平均振幅を計算する第2の計算部と、前記帯域制限部の直前の平均振幅と前記乗算器の直後の平均振幅とを比較して、その比較結果に応じて前記乗算器の乗数を算出する乗数算出部とを有する補正部を備えることを特徴とする受信振幅補正回路。
  4. 前記乗数算出部は、前記帯域制限部の前記直前の平均振幅と前記乗算器の前記直後の平均振幅との比の逆数を算出し、前記比の逆数またはこの逆数の所定倍数に対して、直前の平均区間の乗数を掛けたものを、その平均区間の乗数とすることを特徴とする請求項3に記載の受信振幅補正回路。
  5. 前記補正部は、通信フレームの最小単位であるスロット期間を平均区間とすることを特徴とする請求項1〜のいずれか1項に記載の受信振幅補正回路。
  6. 受信アナログ信号をディジタル信号に変換し、このディジタル信号に対して帯域制限部により帯域制限を行い、この帯域制限後にディジタル信号処理部によりディジタル信号処理を行い、このディジタル信号処理部内の信号レベルに基づいて前記受信アナログ信号のレベル制御のための利得制御をなすようにした受信機における受信振幅補正方法であって、
    前記帯域制限部の直前の平均振幅と直後の平均振幅とを比較して、その比較結果に応じて前記帯域制限部の直後の振幅の補正をなす補正ステップを含むことを特徴とする受信振幅補正方法。
  7. 前記補正ステップは、前記帯域制限部の前記直前の平均振幅と前記帯域制限部の前記直後の平均振幅との比の逆数を算出し、前記比の逆数またはこの逆数の所定倍数を前記帯域制限部の出力に乗算することを特徴とする請求項6に記載の受信振幅補正方法。
  8. 受信アナログ信号をディジタル信号に変換し、このディジタル信号に対して帯域制限部により帯域制限を行い、この帯域制限後にディジタル信号処理部によりディジタル信号処理を行い、このディジタル信号処理部内の信号レベルに基づいて前記受信アナログ信号のレベル制御のための利得制御をなすようにした受信機における受信振幅補正方法であって、
    前記帯域制限部の直前の平均振幅と前記帯域制限部の直後に設けられた乗算器の直後の平均振幅とを比較して、その比較結果に応じて前記乗算器の乗数を算出する補正ステップを含むことを特徴とする受信振幅補正方法。
  9. 前記補正ステップは、前記帯域制限部の前記直前の平均振幅と前記乗算器の前記直後の平均振幅との比の逆数を算出し、前記比の逆数またはこの逆数の所定倍数に対して、直前の平均区間の乗数を掛けたものを、その平均区間の乗数とすることを特徴とする請求項8に記載の受信振幅補正方法。
  10. 前記補正ステップは、通信フレームの最小単位であるスロット期間を平均区間とすることを特徴とする請求項のいずれか1項に記載の受信振幅補正方法。
  11. 請求項1〜のいずれか1項に記載の受信振幅補正回路を備えたことを特徴とする受信機。
JP2007535583A 2005-09-14 2006-09-14 受信振幅補正回路及び受信振幅補正方法並びにそれを用いた受信機 Expired - Fee Related JP4737458B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007535583A JP4737458B2 (ja) 2005-09-14 2006-09-14 受信振幅補正回路及び受信振幅補正方法並びにそれを用いた受信機

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005266179 2005-09-14
JP2005266179 2005-09-14
JP2007535583A JP4737458B2 (ja) 2005-09-14 2006-09-14 受信振幅補正回路及び受信振幅補正方法並びにそれを用いた受信機
PCT/JP2006/318665 WO2007032550A1 (ja) 2005-09-14 2006-09-14 受信振幅補正回路及び受信振幅補正方法並びにそれを用いた受信機

Publications (2)

Publication Number Publication Date
JPWO2007032550A1 JPWO2007032550A1 (ja) 2009-03-19
JP4737458B2 true JP4737458B2 (ja) 2011-08-03

Family

ID=37865120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007535583A Expired - Fee Related JP4737458B2 (ja) 2005-09-14 2006-09-14 受信振幅補正回路及び受信振幅補正方法並びにそれを用いた受信機

Country Status (5)

Country Link
US (1) US8050367B2 (ja)
EP (1) EP1944871A4 (ja)
JP (1) JP4737458B2 (ja)
CN (1) CN101263659B (ja)
WO (1) WO2007032550A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101291517B (zh) * 2007-04-17 2012-01-04 华为技术有限公司 一种测量处理方法及装置
JP2009088972A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 無線通信の受信装置
JP5582039B2 (ja) * 2011-01-07 2014-09-03 富士通株式会社 光伝送装置およびアナログ−デジタル変換装置
RU2576593C2 (ru) 2011-07-08 2016-03-10 Нек Корпорейшн Приемное устройство и способ регулировки усиления

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252868A (ja) * 1999-03-01 2000-09-14 Toshiba Corp Cdma通信装置とその自動利得制御回路
JP2004153718A (ja) * 2002-10-31 2004-05-27 Samsung Yokohama Research Institute Co Ltd Agc制御回路及びagc増幅器制御方法
WO2004068754A1 (ja) * 2003-01-30 2004-08-12 Fujitsu Limited マルチキャリア受信装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357574A (en) * 1992-12-14 1994-10-18 Ford Motor Company Coherent signal generation in digital radio receiver
JP2001086183A (ja) * 1999-09-09 2001-03-30 Alps Electric Co Ltd デジタル変調信号受信機
JP3528727B2 (ja) 1999-12-08 2004-05-24 日本電気株式会社 受信電力計算回路及びそれを用いた受信機
US7043242B2 (en) * 2001-01-31 2006-05-09 Nokia Corporation Measurement method and device for activating interfrequency handover in a wireless telecommunication network
US7046749B2 (en) * 2001-05-01 2006-05-16 Ipr Licensing, Inc. Narrowband gain control of receiver with digital post filtering
US7209528B2 (en) * 2001-06-01 2007-04-24 National Semiconductor, Inc. Over-sampling A/D converter with adjacent channel power detection
US7120410B2 (en) * 2001-09-28 2006-10-10 Broadcom Corporation LNA gain adjustment in an RF receiver to compensate for intermodulation interference
DE10155179B4 (de) * 2001-11-12 2006-11-23 Andrew Wireless Systems Gmbh Digitaler Repeater mit Bandpassfilterung, adaptiver Vorentzerrung und Unterdrückung der Eigenschwingung
US7299021B2 (en) 2001-12-28 2007-11-20 Nokia Corporation Method and apparatus for scaling the dynamic range of a receiver for continuously optimizing performance versus power consumption
JP3805258B2 (ja) * 2002-01-29 2006-08-02 松下電器産業株式会社 ダイレクトコンバージョン受信機
CN2580690Y (zh) * 2002-11-22 2003-10-15 乔巍巍 通信接收机低频降噪电路装置
WO2005055447A1 (ja) * 2003-12-01 2005-06-16 Matsushita Electric Industrial Co., Ltd. 受信装置及び受信方法
DE102004035609A1 (de) * 2004-07-22 2006-02-16 Infineon Technologies Ag Mobilfunkempfänger mit hybrider Einstellung der Verstärkung und entsprechendes Verfahren zur Einstellung der Verstärkung in einem Mobilfunkempfänger

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252868A (ja) * 1999-03-01 2000-09-14 Toshiba Corp Cdma通信装置とその自動利得制御回路
JP2004153718A (ja) * 2002-10-31 2004-05-27 Samsung Yokohama Research Institute Co Ltd Agc制御回路及びagc増幅器制御方法
WO2004068754A1 (ja) * 2003-01-30 2004-08-12 Fujitsu Limited マルチキャリア受信装置

Also Published As

Publication number Publication date
CN101263659B (zh) 2012-08-08
JPWO2007032550A1 (ja) 2009-03-19
US20090285340A1 (en) 2009-11-19
EP1944871A4 (en) 2011-01-05
WO2007032550A1 (ja) 2007-03-22
EP1944871A1 (en) 2008-07-16
CN101263659A (zh) 2008-09-10
US8050367B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
JP5180206B2 (ja) 無線通信用マルチキャリア受信機
US7912437B2 (en) Radio frequency receiver having dynamic bandwidth control and method of operation
US7929650B2 (en) AGC for narrowband receivers
US20080170646A1 (en) Automatic gain control using multiple equalized estimates and dynamic hysteresis
US9461681B1 (en) Receiver
US7203476B2 (en) Method and apparatus for minimizing baseband offset error in a receiver
JP3822163B2 (ja) Agcシステム
US6965658B1 (en) Method and means for telecommunication
JP4737458B2 (ja) 受信振幅補正回路及び受信振幅補正方法並びにそれを用いた受信機
US20110059711A1 (en) Wcdma agc receiver snr adjustment and signalling
EP2647130B1 (en) Receiver gain adjustment to reducing an influence of a dc offset
JP2004023508A (ja) 自動利得制御回路
US7805121B2 (en) Radio signal receiver and gain control method thereof
JP4288458B2 (ja) 振幅制限回路及びcdma通信装置
US20110274223A1 (en) Agc tuner for mimo systems
JP5908444B2 (ja) 受信装置
JP4779523B2 (ja) 受信電界強度検出回路及びその方法並びにそれを用いた受信機
KR100737746B1 (ko) 적응적 자동이득제어 방법 및 장치
JP4973029B2 (ja) 受信装置及びその利得制御方法
KR20110050651A (ko) 무선 기지국
WO2014132310A1 (ja) 受信装置および復調方法
JP2004274453A (ja) 無線基地局受信装置
WO2008088635A2 (en) Automatic gain control using multiple equalized estimates and dynamic hysteresis
JP2004242137A (ja) 無線受信機
JP2009204566A (ja) 追尾受信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110419

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees