JP4973029B2 - 受信装置及びその利得制御方法 - Google Patents

Description

本発明は、移動体通信に用いられる受信装置に関し、より詳しくはダイレクトコンバージョン方式によって受信信号から復調したベースバンド信号の利得の制御を行う、ディジタル自動利得制御（AGC: Auto Gain Control）処理に関する。

図１は、ダイレクトコンバージョン方式を用いることにより、ベースバンド信号に対する処理の大部分をディジタル信号処理により行う従来の受信装置の構成例を示す図である。
受信装置１は、受信信号を受信するためのアンテナ１１と、アンテナ１１で受信された受信信号を増幅する低雑音増幅器（LNA）１２と、所要の周波数帯の無線周波数信号のみを受信信号から取り出すためのバンドパスフィルタ（BPF）１３と、バンドパスフィルタ１３で帯域濾過されたアナログ形式の無線周波数受信信号をディジタルベースバンド信号に復調する無線周波数信号処理部２０と、無線周波数信号処理部２０で復調されたディジタルベースバンド信号を処理するベースバンド信号処理部６０とを備えて構成される。

無線周波数信号処理部２０は、例えばＬＳＩ等で構成され、バンドパスフィルタ１３から出力された無線周波数信号をアナログベースバンドＩ、Ｑ信号に復調する直交復調器（QDEM）２１と、復調されたアナログベースバンド信号としてのＱ信号及びＩ信号をそれぞれディジタルベースバンド信号に変換するアナログディジタル変換器（ADC）３１及び４１と、アナログディジタル変換器３１及び４１へ入力するＱ信号及びＩ信号の入力周波数帯域をそれぞれ制限するアンチエイリアスフィルタ（AAF）３０及び４０を備える。

無線周波数信号処理部２０は、変換されたディジタルベースバンド信号としてのＱ信号及びＩ信号のそれぞれの帯域制限及び波形整形を行い信号成分を取り出すためのルートロールオフフィルタ（RRC）３２及び４２をさらに備える。ルートロールオフフィルタ３２及び４２は、ディジタル有限長インパルス応答（FIR: Finite Impulse Response）フィルタ（以下、「ＦＩＲディジタルフィルタ」と記すことがある）によって構成されたチャンネルフィルタである。
また無線周波数信号処理部２０は、ルートロールオフフィルタ３２及び４２から取り出されたＱ信号及びＩ信号のそれぞれの信号成分の周波数特性の偏差を補正するためのイコライザ（Com）３３及び４３を備える。このイコライザ３３及び４３もまたＦＩＲディジタルフィルタで構成される。

イコライザ３３及び４３で補正されたディジタルベースバンド信号のＱ信号及びＩ信号の振幅は、それぞれ可変利得デジタルアンプ（VGA）３４及び４４によって正規化され、これによってＱ信号及びＩ信号は、後段のベースバンド信号処理部６０で必要とされる振幅を有するように電力値が調整されてから、後段のベースバンド信号処理部６０に出力される。
なお、以下の説明の便宜のために、後段のベースバンド信号処理部６０へ入力される段階のベースバンド信号を、以下「ＩＱ信号Ｓ」と記すことがある。

ベースバンド信号処理部６０もまた例えばＬＳＩ等で構成され、入力されたＩＱ信号Ｓに復調処理などの受信装置本来の各種信号処理を行う信号処理回路（図示せず）に加えて、入力されるＩＱ信号Ｓの電力値を一定に保つための自動利得制御部（AGC）６１を備える。
ベースバンド信号の復調処理を正しく行うためにはＩＱ信号Ｓの信号対ノイズ比（Ｓ／Ｎ）がある一定値以上である必要があり、ＩＱ信号Ｓは、必要なＳ／Ｎに対応するダイナミックレンジを確保できるビット数で表されていなければならない。このため自動利得制御部６１は、ＩＱ信号Ｓが必要なＳ／Ｎを確保できるビット数で表されるように、ＩＱ信号Ｓの電力値を一定に保つ機能を有する。

すなわち、仮に無線周波数信号処理部２０内の各構成要素の利得が動的に変化せず一定であるとすると、着信電力が変動するとＩＱ信号Ｓの電力も変化する。着信電力が増加しＩＱ信号Ｓの振幅が過度に大きくなると、ベースバンド信号処理部６０へ入力するＩＱ信号Ｓに割り当てられたビット数により表現可能な値を超えてオーバーフローが生じる。逆に着信電力が減少すると、ＩＱ信号Ｓに割り当てられたビット数に応じて定まるノイズレベルに対して、ＩＱ信号Ｓの振幅が小さくなるためＳ／Ｎが劣化する。
いずれの場合も着信性能に大きな影響を与えるため、着信レベルが変動してもベースバンド信号処理部６０へ入力するＩＱ信号Ｓが、入力ビット数に対して最適な振幅となるように無線周波数信号処理部２０内部の利得を調節する機能が必要となる。このような機能を自動利得制御（AGC: Auto Gain Control）と呼ぶ。

一般的な自動利得制御は、着信電力の着信レベルを推定して、着信レベルをベースバンド信号処理部６０に必要な電力レベルに調整する電力利得を求め、得られた電力利得に従って可変利得アンプの利得を制御することによって実現される。図１に示す受信装置１における自動利得制御動作を以下に説明する。
ベースバンド信号処理部６０内の自動利得制御部６１は、ベースバンド信号処理部６０内に入力されたＩＱ信号Ｓの電力レベルを検出し、検出された電力レベルをベースバンド信号処理部６０に適した電力レベルとするために必要な電力利得量を求め、求められた連力利得量に応じた利得制御信号ＧＳを無線周波数信号処理部２０にフィードバックする。

無線周波数信号処理部２０では、フィードバックされた電力利得信号ＧＳに応じて可変利得デジタルアンプ３４、４４の利得を変化させることによって、ＩＱ信号Ｓの電力レベルを調整する。
ここで、可変利得デジタルアンプ３４、４４によるＩＱ信号Ｓの電力レベル調整処理によって、レベル調整されたＩＱ信号ＳのＳ／Ｎが、このＩＱ信号Ｓに割り当てられたビット数に応じたＳ／Ｎよりも劣化することを防止するために、可変利得デジタルアンプ３４、４４の入力ビット数（ダイナミックレンジ）は、可変利得デジタルアンプ３４、４４が出力するＩＱ信号Ｓに割り当てた出力ビット数に、可変利得デジタルアンプ３４、４４による利得可変幅分のビット数を加えたビット数としている。

例えば、図２に示すように、可変利得デジタルアンプ３４が８ビットのＩＱ信号Ｓを出力する場合には、可変利得デジタルアンプ３４の利得可変幅が４８ｄＢ、すなわち８ビット分である場合には、その入力ビット数に、出力ビット数（８ビット）＋利得可変幅（８ビット）＝１６ビットとする必要がある。
またこれに伴って、可変利得デジタルアンプ３４、４４よりも前段のディジタル処理回路においても、図２に示すように可変利得デジタルアンプ３４、４４の入力ビット数と同じかそれ以上のビット数で信号を処理することが必要となる。

その結果、アナログディジタル変換回路３１、４１には、広ダイナミックレンジの信号処理（図２の例では１６ビット）が必要となるが、実際にはアナログディジタル変換回路のダイナミックレンジには限界があるために可変利得デジタルアンプ３４、４４の利得可変幅はアナログディジタル変換回路３１、４１の構成と相互に関連して決定される。
ここで、予想される着信電力の変動が可変利得デジタルアンプ３４、４４の利得可変幅より小さければ特に問題はないが、実際には殆どの場合、着信電力の変動は可変利得デジタルアンプ３４、４４の利得可変幅より大きなものとなる。このため不足分の利得調整をアナログディジタル変換回路３１、４１の前段のアナログ信号回路で行う必要があり、図１の構成例では低雑音増幅器１２の利得を変化させる構成としている。

特開平２０００−２５２７９４号公報 特開平２００１−１８９６４４号公報 特開昭６３−１０４５２９号公報 特開平１−３００７０５号公報

図２によると、可変利得デジタルアンプ３４、４４の利得制御によりＩＱ信号Ｓの電力レベルの正規化を行う従来の回路構成では、無線周波数信号処理部２０内のディジタルベースバンド信号処理が、可変利得デジタルアンプ３４、４４の直前まで、ベースバンド信号処理部６０で最終的に必要とされるビット数よりも大きなビット数で演算している。
ここで無線周波数信号処理部２０で使用されるＦＩＲディジタルフィルタは、一般にシフトレジスタと乗加算器で構成され、その回路規模と消費電流は処理を行うビット数に比例して増加する。
このため従来の構成では、無線周波数信号処理部２０内のＦＩＲディジタルフィルタの回路規模は本来ベースバンド信号処理部６０で必要な回路規模以上のものになっており、低消費電力が重要視される移動通信端末においては不利な構成となっている。

上記目的を鑑み、本発明は、受信信号を復調したディジタルベースバンド信号を、ディジタル有限長インパルス応答フィルタにて処理する受信装置において、その回路規模の削減と省電力を実現することを目的とする。

実施例の一形態によれば、受信信号をディジタルベースバンド信号に復調する復調回路と、復調された前記ディジタルベースバンド信号をフィルタリングする多段接続された複数のディジタル有限長インパルス応答フィルタと、を有する受信装置が与えられる。この受信装置において、ディジタルベースバンド信号の電力値の利得制御の少なくとも一部は、複数のディジタル有限長インパルス応答フィルタのそれぞれの利得を可変制御することによって行われ、複数のディジタル有限長インパルス応答フィルタは、入力ビット数に比べて出力ビット数が小さい。

実施例の他の一形態によれば、受信装置の利得制御方法が与えられる。この方法は、受信信号をディジタルベースバンド信号に復調し、多段接続された複数のディジタル有限長インパルス応答フィルタにより前記ディジタルベースバンド信号をフィルタリングし、前記複数のディジタル有限長インパルス応答フィルタのそれぞれの利得を可変制御することによって、前記ディジタルベースバンド信号の電力値の利得制御の少なくとも一部を行う。上記複数のディジタル有限長インパルス応答フィルタは、入力ビット数に比べて出力ビット数が小さい。

本発明によれば、受信信号を復調したディジタルベースバンド信号を、ディジタル有限長インパルス応答フィルタにて処理する受信装置において、その回路規模の削減と省電力を実現することが可能となる。

以下、添付する図面を参照して本発明の実施例を説明する。上述の通り本発明による受信装置は、受信信号を復調したディジタルベースバンド信号をフィルタリングするディジタル有限長インパルス応答フィルタの利得を可変させることによって、ディジタルベースバンド信号の自動利得制御の少なくとも一部を行う。
したがって、まず利得制御可能なディジタル有限長インパルス応答フィルタを構成例を説明する。図３は、従来のＦＩＲディジタルフィルタの構成例を示す図であり、図４は、後述する本発明の実施例による受信装置に使用されるＦＩＲディジタルフィルタの第１構成例を示す図である。
一般にＦＩＲフィルタによって行う演算の演算式は、次式（１）で表され、そのインパルス応答及び伝達関数は式（２）及び（３）でそれぞれ表される。

ここでｘｎ（ｎ＝ｋ，ｋ−１，…，ｋーＭ）は入力信号列を示し、ｙｋは出力信号列を示し、Ｍは（インパルス応答長−１）を示し、ｈｍ及びａｍ（ｍ＝０，１，…，Ｍ）は、インパルス応答列であるタップ係数を示している。また図３は、このようなＦＩＲフィルタを実現する従来のディジタルフィルタの構成例を示す。
図３に示すように、ＦＩＲディジタルフィルタ７０は、Ｍ個のシフトレジスタＲ１〜ＲＭを有し、各々のシフトレジスタで入力信号列ｘｎを１サンプリング時間分遅延させる。またＦＩＲディジタルフィルタ７０は、入力信号ｘｎにタップ係数ｈ０を乗じる乗除算器Ｐ０、並びにシフトレジスタＲ１〜ＲＭによって１〜Ｍサンプリング時間分だけ各々遅延した入力信号ｘ（ｎ−１）〜ｘ（ｎーＭ）に各タップ係数ｈ１〜ｈＭをそれぞれ乗じる乗除算器Ｐ１〜ＰＭと、これら入力信号ｘｎ〜ｘ（ｎ−Ｍ）にタップ係数ｈ０〜ｈＭをそれぞれ乗じた結果を合計して出力信号列ｙｋを算出する加算器７１とを備えて構成される。

いま、ＦＩＲディジタルフィルタ７０に利得Ｇをもたせると、その伝達関数は次式（４）のように表すことができる。これは図３に示すＦＩＲディジタルフィルタ７０において、入力信号ｘｎ〜ｘ（ｎーＭ）を一律にＧ倍すること、すなわち各タップ係数ｈ０〜ｈＭを一律に利得Ｇを乗じることを示している。したがってこの利得Ｇを可変制御することによって、ＦＩＲディジタルフィルタ７０の通過利得を変化させることが可能となり、すなわちＦＩＲディジタルフィルタ７０に可変利得アンプの機能を持たせることが可能となる。

図４は、可変利得Ｇを各タップ係数ｈ０〜ｈＭに乗じることによって、通過利得を可変できる可変通過利得ＦＩＲディジタルフィルタの第１構成例である。ＦＩＲディジタルフィルタ７０は、図１に示したような受信装置１の受信利得を制御する自動利得制御部６１から利得制御信号ＧＳを入力して、この信号によって指示される利得Ｇを、各タップ係数ｈ０〜ｈＭにそれぞれ乗じる乗除算器ＰＧ０〜ＰＧＭを備えている。

また、可変通過利得ＦＩＲディジタルフィルタ７０は、入力信号ｘｎの利得制御を行うことによって入力信号ｘｎの電力強度の変化を吸収することができるので、入力信号ｘｎに対する出力信号ｙｋのＳ／Ｎを劣化させることなく、入力信号ｘｎのビット数に対して出力信号ｙｋのビット数を低減することができる。
ここで１ビット分のダイナミックレンジは６ｄＢに相当するので、入力ビット数に対する出力ビット数の最大許容低減量は、可変通過利得ＦＩＲディジタルフィルタ７０に与えられた利得可変幅を６で割った商となる。
出力ビット数を低減するため、例えば加算器７１は、入力信号ｘｎ〜ｘ（ｎ−Ｍ）にタップ係数Ｇ×ｈ０〜Ｇ×ｈＭをそれぞれ乗じた結果を合計した信号から、低減量分の下位ビットを捨てた値を出力信号ｙｋとして算出してよい。

図５は、可変通過利得ＦＩＲディジタルフィルタの第２構成例である。本構成例では、乗除算器ＰＧ０〜ＰＧＭが、利得Ｇを入力信号列ｘｎ（ｎ＝ｋ，ｋ−１，…，ｋーＭ）に乗じている。かかる構成でも同様にＦＩＲディジタルフィルタ７０の通過利得を変化させることができる。

図６は、本発明の第１実施例による無線装置の概略構成図である。図６に示す受信装置１は、以下に説明する事項を除いて図１を参照して説明した受信装置と同様の構成を有しており、同じ構成要素には同じ参照符号を付して説明を省略する。
本構成例では、図４及び図５を参照して説明した可変通過利得ＦＩＲディジタルフィルタ７０を用いて、ルートロールオフフィルタ３２及び４２を構成する。そして自動利得制御部６１が生成する利得制御信号ＧＳに従ってルートロールオフフィルタ３２及び４２の通過利得を制御することによって、無線周波数信号処理部２０の自動利得制御を行っている。

上記構成によって、本実施例では図１の従来例で使用していた可変利得デジタルアンプを不要とし回路規模の縮小と省電力を実現している。また、ルートロールオフフィルタ３２及び４２は、利得を変化させてディジタルベースバンド信号の電力変動を吸収できるので、ディジタルベースバンド信号の出力ビット数を入力ビット数よりも低減し、これ以降の処理ビット数を低減することにより、更に回路規模を縮小し消費電力を削減する。図６の例ではルートロールオフフィルタ３２及び４２の利得可変幅を４８ｄＢ（８ビット分）とすることによって、入力ビット数が１６ビットに対し、出力ビットを８ビットに低減することによって、その後のイコライザ３３及び４３の処理ビット数を軽減している。

なお、図６の構成例では、自動利得制御部６１をベースバンド信号処理部６０に設けているが、自動利得制御部６１は無線周波数信号処理部２０に設けてもよい。図７は、本発明の第２実施例による無線装置の概略構成図である。本明細書において、以下に示す無線周波数信号処理部２０の各実施例においても、同様に自動利得制御部６１を無線周波数信号処理部２０側に設けてよい。

図８は、可変通過利得ＦＩＲディジタルフィルタ７０の第３構成例である。図４及び図５に示した可変通過利得ＦＩＲディジタルフィルタ７０の構成では、出力ビット数を少なくすることができるが、実際の回路構成としてはタップ段数Ｍ＋１の数だけ新たな乗除算器ＰＧ０〜ＰＧＭが必要となり効果的な回路規模の削減が期待できない。この点を改良したものが図８の構成例である。
自動利得制御部６１による利得制御はディジタル信号による制御なので、利得Ｇはある決まった離散値を取る。そこで予想される利得Ｇｉ（ｉ＝１、２、３、…、ｎ）を各タップ係数ｈ０〜ｈＭに各々乗じた利得別タップ係数の組合せＧｉ×ｈ０〜Ｇｉ×ｈＭを予め算出しておき、タップ係数テーブルＴとして所定の記憶手段（本明細書では、タップ係数記憶部７１と記す）に記憶しておく。

そして、自動利得制御部６１からの利得制御信号ＧＳが示す利得Ｇｉに従って、乗算器Ｐ０〜ＰＭでそれぞれ乗じるべき利得別タップ係数の組Ｇｉ×ｈ０〜Ｇｉ×ｈＭをタップ係数記憶部７１内のタップ係数テーブルＴから読み出して、読み出した各タップ係数Ｇｉ×ｈ０〜Ｇｉ×ｈＭを乗算器Ｐ０〜ＰＭによって入力信号ｘｎ〜ｘ（ｎ−Ｍ）にそれぞれ乗じる。
このため、可変通過利得ＦＩＲディジタルフィルタ７０は、自動利得制御部６１からの利得制御信号ＧＳが示す利得Ｇｉに従って、乗算器Ｐ０〜ＰＭでそれぞれ乗じるべき各タップ係数Ｇｉ×ｈ０〜Ｇｉ×ｈＭをタップ係数記憶部７１内のタップ係数テーブルＴから順次読み出し、乗算器Ｐ０〜ＰＭに入力するタップ係数を変更するタップ係数変更部７２を備える。タップ係数変更部７２は、例えばメモリ素子で実現されたタップ係数記憶部７１内に記憶された、各利得Ｇｉに応じて予め定めた各タップ係数Ｇｉ×ｈ０〜Ｇｉ×ｈＭの記憶場所を、自動利得制御部６１から入力したディジタル形式の利得制御信号ＧＳによって特定するデコード回路を備えて構成してよい。

このように可変通過利得ＦＩＲディジタルフィルタ７０を構成することで、乗除算回路を新たに増やすことなく利得制御信号ＧＳに応じてフィルタ利得を可変制御することが可能となる。なお、タップ係数記憶部７１及びタップ係数変更部７２は、可変通過利得ＦＩＲディジタルフィルタ７０内に内蔵してもよく、可変通過利得ＦＩＲディジタルフィルタ７０の外部に設け、外部から各タップ係数Ｇｉ×ｈ０〜Ｇｉ×ｈＭを可変通過利得ＦＩＲディジタルフィルタ７０に供給するように構成してもよい。

可変通過利得ＦＩＲディジタルフィルタ７０を図８に示すように構成すると、利得制御幅を広くする場合、及び／又は利得制御ステップ幅を細かくして分解能を上げる場合には、利得制御信号ＧＳが示す離散値Ｇｉが採りうる値の数が多くなり、タップ係数テーブルＴの規模が大きくなる。例えば利得制御幅を４８ｄＢとし、ステップ幅を１ｄＢとすれば４９組の利得別タップ係数が必要となる。

図９に示す無線周波数信号処理部２０の構成例では、ディジタルベースバンド信号をフィルタリングするために設けられた多段接続された複数のＦＩＲディジタルフィルタを、上述の可変通過利得ＦＩＲディジタルフィルタで構成し、これら多段接続された複数の可変通過利得ＦＩＲディジタルフィルタで利得制御を分散して行うことによって、タップ係数テーブルＴの規模を縮小する。
図９の構成例では、ルートロールオフフィルタ３２及び４２において、利得可変幅１２ｄＢ及び利得分解能（利得制御ステップ幅）１ｄＢの利得制御を行う。このために必要な利得別タップ係数は１３組となる。なお、ルートロールオフフィルタ３２及び４２では１２ｄＢの利得制御を行うので、着信電力の変動を１２ｄＢ吸収できるのと同意であり、入力信号のＳ／Ｎを損なうことなく出力信号のビット数を２ビット低減することが可能である。このため、９６ｄＢ相当のダイナミックレンジを有する１６ビットの信号を入力して、８４ｄＢ相当のダイナミックレンジを有する１４ビットの信号を出力している。

またイコライザ３３及び４３において、利得可変幅３６ｄＢ及び利得分解能１２ｄＢの利得制御を行う。このために必要な利得別タップ係数は４組となる。
したがって、ルートロールオフフィルタ３２及び４２及びイコライザ３３及び４３において、利得可変幅１２ｄＢ＋３６ｄＢ＝４８ｄＢ、及び利得分解能１ｄＢの利得制御を行うことが可能である。かつこのために必要な利得別タップ係数は１３＋４＝１７組であり、１つのＦＩＲディジタルフィルタで同等の利得制御を行うために必要な利得別タップ係数である４９組に比べて大幅に節減することが可能である。

なお、イコライザ３３及び４３では３６ｄＢの利得制御を行うので、着信電力の変動を３６ｄＢ吸収できるのと同意であり、入力信号のＳ／Ｎを損なうことなく出力信号のビット数を６ビット低減することが可能である。このため、８４ｄＢ相当のダイナミックレンジを有する１４ビットの信号を入力して、４８ｄＢ相当のダイナミックレンジを有する８ビットのディジタルベースバンドＩＱ信号Ｓを出力している。

図１０は、Ｑチャネル及Ｉチャネルのアナログベースバンド信号を各々ディジタルベースバンド信号に変換するディジタルアナログ変換器に、ΣΔ型のアナログディジタル変換器（以下「ΣΔＡＤＣ」と記す）３５及び４５を用いた場合の、無線周波数信号処理部２０の構成例を示す。ΣΔＡＤＣ３５及び４５を用いる場合にはそれらの出力段にそれぞれデシメーションフィルタ（Dec）３６及び４６を設ける必要があるが、これらデシメーションフィルタ３６及び４６もまた、上述の可変通過利得ＦＩＲディジタルフィルタ７０で構成してよい。そしてデシメーションフィルタ３６及び４６でも自動利得制御部６１が生成する利得制御信号ＧＳに従って通過利得を制御することによって、無線周波数信号処理部２０の利得制御を行ってもよい。

ディジタルベースバンド信号を、多段構成されたＦＩＲディジタルフィルタでフィルタリングした場合、後段のＦＩＲディジタルフィルタに入力された信号ほど、それより前段のフィルタで不要電力が除去されているためＳ／Ｎが改善する。この様子を図１１及び図１２を参照して説明する。

図１１は、図１０に示すルートロールオフフィルタ３２及び４２の周波数特性とデシメーションフィルタ３６及び４６の周波数特性である。図１１において、点線がルートロールオフフィルタ３２及び４２単体の周波数特性を示し、一点鎖線がデシメーションフィルタ３６及び４６単体の周波数特性を示し、実線がこれらを重畳した周波数特性を示す。ここで、希望波の帯域を０〜２ＭＨｚとし妨害波が８ＭＨｚの連続波であったとする。

図示するように、妨害波が存在する８ＭＨｚではデシメーションフィルタ３６及び４６の減衰量は約２０ｄＢであり、ルートロールオフフィルタ３２及び４２の減衰量は６０ｄＢである。したがって、希望波と妨害波の関係を模式的に示すと図１２の（Ａ）〜（Ｃ）に示すようになる。ここで図１２の（Ａ）はデシメーションフィルタ３６及び４６の通過前の関係を示し、図１２の（Ｂ）はデシメーションフィルタ３６及び４６の通過後の関係を示し、図１２の（Ｃ）はルートロールオフフィルタ３２及び４２の通過後の関係を示す。

図１２の（Ａ）〜（Ｃ）に示すように、後段のＦＩＲディジタルフィルタに入力された信号ほどＳ／Ｎが向上する。したがって図９及び図１０並びに後述の図１３に示すようにディジタルベースバンド信号の利得を制御する可変通過利得ＦＩＲディジタルフィルタを多段構成する場合には、比較的後段に設けられた可変通過利得ＦＩＲディジタルフィルタにより大きな利得可変幅を割り当てることによって、ディジタルベースバンド信号のＳ／Ｎを損なうことなく大きな利得可変幅を実現することが可能となる。

このとき、比較的前段に設けられ小さな利得可変幅が割り当てられた可変通過利得ＦＩＲディジタルフィルタの利得制御ステップ幅を、自動利得制御の必要利得分解能に対応するステップ幅とし、比較的後段に設けられた上記可変通過利得ＦＩＲディジタルフィルタの利得制御ステップ幅を大きくすることによって、タップ係数テーブルＴに記憶される利得別タップ係数の組数を少なくすることが可能となる。

ところで、ΣΔＡＤＣの後段に使用されるデシメーションフィルタは、ΣΔＡＤＣのオーバーサンプルレートと、最終的なディジタルベースバンド信号に必要なサンプルレートとの間の関係によって、多段構成されることが多い。図１３は、図６に示す受信装置の無線周波数信号処理部の第４構成例を示す図である。図１３では、Ｑチャネルのディジタル信号を得るΣΔＡＤＣ３５の後段に、多段構成されたデシメーションフィルタ３６及び３７が設けられ、Ｉチャネルのディジタル信号を得るΣΔＡＤＣ４５の後段に、多段構成されたデシメーションフィルタ４６及び４７が設けられている。

このようにデシメーションフィルタが多段構成された場合であっても、デシメーションフィルタ３６及び４６並びに３７及び４７の通過利得を制御することは可能であり、また必要な利得可変幅と分解能が得られるのであれば、多段構成されたデシメーションフィルタの一部の段を構成するＦＩＲディジタルフィルタのみの通過利得を制御してもよい。
図１３の例では２段構成のデシメーションフィルタ３６及び４６並びに３７及び４７のうち最終段のデシメーションフィルタ３７及び４７を上述の可変通過利得ＦＩＲディジタルフィルタ７０で構成し、自動利得制御部６１からの利得制御信号ＧＳに従って、デシメーションフィルタ３７及び４７の利得を制御する。

図１３の例では、デシメーションフィルタ３７及び４７では６ｄＢの利得制御を、利得分解能１ｄＢで行うこととし、９６ｄＢ相当のダイナミックレンジを有する１６ビットの入力信号のビット数を１ビット低減して、出力信号のビット数を９０ｄＢ相当のダイナミックレンジを有する１５ビットとする。デシメーションフィルタ３７及び４７での利得制御に必要な利得別タップ係数の数は７組である。
また、ルートロールオフフィルタ３２及び４２では１２ｄＢの利得制御を、利得分解能６ｄＢで行うこととし、９０ｄＢ相当のダイナミックレンジを有する１５ビットの入力信号のビット数を２ビット低減して、出力信号のビット数を７８ｄＢ相当のダイナミックレンジを有する１３ビットとする。ルートロールオフフィルタ３２及び４２での利得制御に必要な利得別タップ係数の数は３組である。

また、イコライザ３３及び４３では３６ｄＢの利得制御を、利得分解能１８ｄＢで行うこととし、７８ｄＢ相当のダイナミックレンジを有する１３ビットの入力信号のビット数を５ビット低減して、４８ｄＢ相当のダイナミックレンジを有する８ビットのディジタルベースバンドＩＱ信号Ｓを出力する。ルートロールオフフィルタ３２及び４２での利得制御に必要な利得別タップ係数の数は３組である。

なお、ディジタルフィルタは、入力ビット数に対する出力ビット数の低減量に応じてフィルタの周波数特性が変化する。例えば帯域制限フィルタであるルートロールオフフィルタ３２及び４２では、入力ビット数に対する出力ビット数の低減量に応じて帯域外周波数の低減量が変化する。この様子を図１４を参照して説明する。
図１４は出力ビット数の低減量に対するルートロールオフフィルタ３２及び４２の周波数特性の変化を説明する図である。図１４において、点線は出力ビット数の低減を行わず入力ビット数と同じ１６ビットの信号を出力する場合を示し、実線は１６ビット数の入力ビット数に対し出力ビット数を１３ビットに低減した場合を示し、一点鎖線は１６ビット数の入力ビット数に対し出力ビット数を８ビットに低減した場合を示す。

図示するとおり、帯域制限フィルタであるルートロールオフフィルタ３２及び４２では、出力ビット数を８ビットにまで低減した場合には、帯域外の妨害波に対する低減量が減少し周波数特性が悪化するのに対し、出力ビット数を１３ビットまでの低減にとどめた場合には、出力ビット数を１６ビットのままとした本来の周波数特性を損なわないことが分かる。
このように、ルートロールオフフィルタ３２及び４２における入力ビット数に対する出力ビット数の低減量は、ルートロールオフフィルタ３２及び４２に必要とされる所定の周波数特性の範囲を満たすように（例えば出力ビット数を１３ビットとして本来の周波数特性を損なわないように）、決定することが好適である。

したがって、無線周波数信号処理部２０を構成するディジタルフィルタのいずれかを可変通過利得ＦＩＲディジタルフィルタ７０とし、利得制御を行うとともにディジタルベースバンド信号の処理ビット数を低減する場合には、このフィルタにおける入力ビット数に対する出力ビット数の低減量は、ビット数低減に伴い変化するこのフィルタの周波数特性がこのフィルタに必要とされる周波数特性の範囲に収まるように、あるいはビット数低減に伴い変化するこのフィルタの周波数特性の変動量が所定の範囲内に収まるように決定することが好ましい。

以上、本発明を特にその好ましい実施の形態を参照して詳細に説明したが、本発明の容易な理解のために、本発明の具体的な形態を以下に付記する。

（付記１）
受信信号をディジタルベースバンド信号に復調する復調回路と、復調された前記ディジタルベースバンド信号をフィルタリングするディジタル有限長インパルス応答フィルタと、を有する受信装置であって、
前記ディジタルベースバンド信号の電力値を所望の値に正規化するための利得制御の少なくとも一部を、前記ディジタル有限長インパルス応答フィルタの利得を可変制御することによって行うことを特徴とする受信装置。

（付記２）
前記ディジタルベースバンド信号の電力値に応じて前記ディジタル有限長インパルス応答フィルタのタップ係数を変更する利得制御部を備えることを特徴とする付記１に記載の受信装置。

（付記３）
利得が異なる複数のタップ係数を予め記憶するタップ係数記憶部と、
前記ディジタル有限長インパルス応答フィルタのタップ係数を、前記タップ係数記憶部に記憶された前記複数のタップ係数のいずれかに変更するタップ係数変更部と、
を備えることを特徴とする付記２に記載の受信装置。

（付記４）
前記ディジタルベースバンド信号をフィルタリングする、複数のディジタル有限長インパルス応答フィルタを多段接続して備え、
これら複数のディジタル有限長インパルス応答フィルタのうちの複数の利得を可変制御することを特徴とする付記１〜３のいずれか一項に記載の受信装置。

（付記５）
利得が制御される前記ディジタル有限長インパルス応答フィルタは、入力ビット数に比べて出力ビット数が小さいことを特徴とする付記１〜４のいずれか一項に記載の受信装置。

（付記６）
前記ディジタルベースバンド信号をフィルタリングする、複数のディジタル有限長インパルス応答フィルタを多段接続して備え、
多段接続された前記ディジタル有限長インパルス応答フィルタのうちのいずれか少なくとも一つの前記ディジタル有限長インパルス応答フィルタは、これより前段に設けられた他のいずれかの前記ディジタル有限長インパルス応答フィルタよりも、可変制御される利得幅が大きいことを特徴とする付記１〜３のいずれか一項に記載の受信装置。

（付記７）
利得が可変制御される前記ディジタル有限長インパルス応答フィルタは、入力ビット数に比べて出力ビット数が小さく、
このディジタル有限長インパルス応答フィルタにおける前記入力ビット数に対する前記出力ビット数の低減量は、このビット数の低減に伴い増加する前記ディジタル有限長インパルス応答フィルタの周波数特性の変動量が所定の範囲内に収まるように定められることを特徴とする付記１〜３及び付記６のいずれか一項に記載の受信装置。

（付記８）
受信信号を復調したディジタルベースバンド信号の電力値を所望の値に正規化する、受信装置の利得制御方法であって、
前記ディジタルベースバンド信号をフィルタリングするディジタル有限長インパルス応答フィルタの利得を可変制御することにより、前記ディジタルベースバンド信号の利得制御を行うことを特徴とする利得制御方法。

（付記９）
前記ディジタルベースバンド信号の電力値に応じて前記ディジタル有限長インパルス応答フィルタのタップ係数を変更することを特徴とする付記８に記載の利得制御方法。

（付記１０）
利得が異なる複数のタップ係数を所定のタップ係数記憶部に予め記憶し、
前記タップ係数記憶部に記憶された前記複数のタップ係数のいずれかを選択し、前記ディジタル有限長インパルス応答フィルタのタップ係数を、選択された前記タップ係数に変更する、ことを特徴とする付記８に記載の利得制御方法。

（付記１１）
前記ディジタルベースバンド信号をフィルタリングする多段接続された複数のディジタル有限長インパルス応答フィルタのうちの複数の利得を可変制御することを特徴とする付記８〜１０のいずれか一項に記載の利得制御方法。

（付記１２）
利得が制御される前記ディジタル有限長インパルス応答フィルタは、入力ビット数に比べて出力ビット数が小さいことを特徴とする付記８〜１１のいずれか一項に記載の利得制御方法。

（付記１３）
前記ディジタル有限長インパルス応答フィルタを複数個多段接続し、
多段接続された前記ディジタル有限長インパルス応答フィルタのうちのいずれか少なくとも一つの前記ディジタル有限長インパルス応答フィルタは、これより前段に設けられた他のいずれかの前記ディジタル有限長インパルス応答フィルタよりも、可変制御される利得幅が大きいことを特徴とする付記８〜１０のいずれか一項に記載の利得制御方法。

（付記１４）
前記ディジタル有限長インパルス応答フィルタは、入力ビット数に比べて出力ビット数が小さく、
このディジタル有限長インパルス応答フィルタにおける前記入力ビット数に対する前記出力ビット数の低減量は、このビット数の低減に伴い増加する前記ディジタル有限長インパルス応答フィルタの周波数特性の変動量が所定の範囲内に収まるように定められることを特徴とする付記８に記載の利得制御方法。

本発明は、移動体通信に用いられような、受信信号をディジタルベースバンド信号に復調する受信装置の自動利得制御処理に広く利用可能であり、より好適には、ダイレクトコンバージョン方式によって受信信号から復調したベースバンド信号の利得の制御を行うディジタル自動利得制御処理に利用可能である。

ダイレクトコンバージョン方式を用いる従来の受信装置の構成例を示す図である。 可変利得デジタルアンプの入出力ビット数と利得可変幅との関係を説明する図である。 従来のＦＩＲディジタルフィルタの構成例を示す図である。 本発明の実施例による受信装置に使用されるＦＩＲディジタルフィルタの第１構成例を示す図である。 本発明の実施例による受信装置に使用されるＦＩＲディジタルフィルタの第２構成例を示す図である。 本発明の第１実施例による受信装置の構成例を示す図である。 本発明の第２実施例による受信装置の構成例を示す図である。 本発明の実施例による受信装置に使用されるＦＩＲディジタルフィルタの第３構成例を示す図である。 図６に示す受信装置の無線周波数信号処理部の第２構成例を示す図である。 図６に示す受信装置の無線周波数信号処理部の第３構成例を示す図である。 図１０に示すルートロールオフフィルタ及びデシメーションフィルタの周波数特性図である。 フィルタ通過時の希望波と妨害波の関係の変化を示す模式図である。 図６に示す受信装置の無線周波数信号処理部の第４構成例を示す図である。 出力ビット数の低減量に対するルートロールオフフィルタの周波数特性の変化を説明する図である。

符号の説明

１ 受信装置
１１ アンテナ
１２ 低雑音増幅器
１３ バンドパスフィルタ
２０ 無線周波数信号処理部
２１ 直交復調器
３０、４０ アンチエイリアスフィルタ
３１、４１ アナログディジタル変換器
３２、４２ ルートロールオフフィルタ
３３、４３ イコライザ
３４、４４ 可変利得デジタルアンプ
６０ ベースバンド信号処理部
６１ 自動利得制御部
Ｓ ＩＱディジタルベースバンド信号

Claims (4)

1. 受信信号をディジタルベースバンド信号に復調する復調回路と、
   復調された前記ディジタルベースバンド信号をフィルタリングする多段接続された複数のディジタル有限長インパルス応答フィルタと、を有し、
   前記ディジタルベースバンド信号の電力値の利得制御の少なくとも一部は、前記複数のディジタル有限長インパルス応答フィルタのそれぞれの利得を可変制御することによって行われ、かつ、
   前記複数のディジタル有限長インパルス応答フィルタは、入力ビット数に比べて出力ビット数が小さいことを特徴とする受信装置。
2. 請求項１記載の受信装置であって、
   前記複数のディジタル有限長インパルス応答フィルタにおける前記入力ビット数に対する前記出力ビット数の低減量は、前記ビット数の低減に伴い増加する前記複数のディジタル有限長インパルス応答フィルタの周波数特性の変動量が所定の範囲内に収まるように定められることを特徴とする受信装置。
3. 受信装置の利得制御方法であって、
   受信信号をディジタルベースバンド信号に復調し、
   多段接続された複数のディジタル有限長インパルス応答フィルタにより前記ディジタルベースバンド信号をフィルタリングし、
   前記複数のディジタル有限長インパルス応答フィルタのそれぞれの利得を可変制御することによって、前記ディジタルベースバンド信号の電力値の利得制御の少なくとも一部を行い、
   前記複数のディジタル有限長インパルス応答フィルタは、入力ビット数に比べて出力ビット数が小さい、ことを特徴とする受信装置の利得制御方法。
4. 請求項３記載の受信装置の利得制御方法であって、
   前記複数のディジタル有限長インパルス応答フィルタにおける前記入力ビット数に対する前記出力ビット数の低減量は、前記ビット数の低減に伴い増加する前記複数のディジタル有限長インパルス応答フィルタの周波数特性の変動量が所定の範囲内に収まるように定められることを特徴とする受信装置の利得制御方法。

Images