JP5694981B2 - 自動利得調整回路 - Google Patents

自動利得調整回路 Download PDF

Info

Publication number
JP5694981B2
JP5694981B2 JP2012068689A JP2012068689A JP5694981B2 JP 5694981 B2 JP5694981 B2 JP 5694981B2 JP 2012068689 A JP2012068689 A JP 2012068689A JP 2012068689 A JP2012068689 A JP 2012068689A JP 5694981 B2 JP5694981 B2 JP 5694981B2
Authority
JP
Japan
Prior art keywords
amplitude
gain
signal
unit
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012068689A
Other languages
English (en)
Other versions
JP2013201600A (ja
Inventor
美濃谷 直志
直志 美濃谷
森村 浩季
浩季 森村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2012068689A priority Critical patent/JP5694981B2/ja
Publication of JP2013201600A publication Critical patent/JP2013201600A/ja
Application granted granted Critical
Publication of JP5694981B2 publication Critical patent/JP5694981B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Transmitters (AREA)
  • Circuits Of Receivers In General (AREA)

Description

本発明は、自動で利得を調整する技術に関する。
無線通信や測定器など強度が桁で変化する入力信号を扱う装置、即ち広い入力信号のダイナミックレンジが要求される装置には自動利得調整回路が使用される。自動利得調整回路は、出力信号の振幅が所定の値以上にならないように適切な利得に調整する。具体的には、入力信号の振幅が小さい時では利得を最大にしておき、入力信号の振幅が大きくなると出力信号の振幅が所定の値になるまで利得を小さくする。
図19に従来の自動利得調整回路の機能ブロック図を示す。可変利得増幅器101の出力信号の振幅を振幅検波回路102により取得し、求める振幅値に対応させて予め設定した参照信号との偏差を比較回路103で演算する。可変利得増幅器101の出力信号の振幅と参照信号の偏差がゼロになるまで可変利得増幅器101の利得を調整回路104で変化させる負帰還の制御を用いて所定の振幅の出力信号を得る。
James Staley, "VGAを1個使用した60dBの広いダイナミックレンジを持つ低周波AGC回路"、[online]、アナログ・デバイセズ株式会社、[平成24年3月2日検索]、インターネット〈 URL:http://www.analog.com/static/imported-files/jp/application_notes/AN-934.pdf〉
しかしながら、上記の負帰還の帰還制御では、安定した制御で利得を調整すると最適な利得を得るまでに時間が掛かるという課題があった。
本発明は、上記に鑑みてなされたものであり、短時間で利得を調整できる自動利得調整回路を提供することを目的とする。
第1の本発明に係る自動利得調整回路は、入力信号を設定された利得で増幅した出力信号を出力する可変利得増幅手段と、前記可変利得増幅手段を利得Goに設定したときの前記出力信号の振幅|Vout|を検波して振幅データ信号Amを出力する振幅モニタ手段と、前記振幅データ信号Amと予め求めておいた所望の前記出力信号の振幅に対応する振幅データ信号Adesと前記利得Goを式
Figure 0005694981
(ただし、A mL は振幅データ信号の下限、|V mL |は出力信号の振幅の下限を表し、k=(A m −A mL )/(|V out |−|V mL |)である)に代入して最適な利得を求めて前記可変利得増幅手段に設定する利得設定手段と、を有することを特徴とする。
第2の本発明に係る自動利得調整回路は、入力信号を設定された利得で増幅した出力信号を出力する可変利得増幅手段と、前記可変利得増幅手段に入力される入力信号の振幅|Vin|を検波して振幅データ信号Amを出力する振幅モニタ手段と、前記振幅データ信号Amと予め求めておいた所望の前記出力信号の振幅に対応する振幅データ信号Adesを式
Figure 0005694981
(ただし、A mL は振幅データ信号の下限、|V mL |は出力信号の振幅の下限を表し、k=(A m −A mL )/(|V in |−|V mL |)である)に代入して最適な利得を求めて前記可変利得増幅手段に設定する利得設定手段と、を有することを特徴とする。
上記自動利得調整回路において、前記可変利得増幅手段の前段に段階的に利得を設定して入力した信号を設定した利得で増幅する利得切替増幅手段を有し、前記利得設定手段は、前記振幅モニタ手段が検波した振幅が所定のしきい値より大きい場合は、前記利得切替増幅手段の利得を切り替えることを特徴とする。
上記自動利得調整回路において、前記利得切替増幅手段は、利得の異なる複数の固定利得増幅器と当該複数の固定利得増幅器の出力信号から1つ選択するセレクタとを有することを特徴とする。
第3の本発明に係る自動利得調整回路は、入力信号を設定された利得で増幅した出力信号を出力する可変利得増幅手段と、前記可変利得増幅手段を利得G o に設定したときの前記出力信号の振幅|V out |を検波して振幅データ信号A m を出力する振幅モニタ手段と、前記振幅データ信号A m と予め求めておいた所望の前記出力信号の振幅に対応する振幅データ信号A des と前記利得G o を式
Figure 0005694981
(ただし、A mL は振幅データ信号の下限、|V mL |は出力信号の振幅の下限を表し、k=(A m −A mL )/(|V out |−|V mL |)である)のいずれかに代入して最適な利得を求めて前記可変利得増幅手段に設定する利得設定手段と、をそれぞれ備え、互いに特性が異なる複数の自動利得調整部を有し、さらに、前記複数の自動利得調整の出力信号のうち、出力が飽和していない出力信号の中で最大の出力信号を1つ選択するセレクタと、を有することを特徴とする。
第4の本発明に係る自動利得調整回路は、入力信号を設定された利得で増幅した出力信号を出力する可変利得増幅手段と、前記可変利得増幅手段に入力される入力信号の振幅|V in |を検波して振幅データ信号A m を出力する振幅モニタ手段と、前記振幅データ信号A m と予め求めておいた所望の前記出力信号の振幅に対応する振幅データ信号A des を式
Figure 0005694981
(ただし、A mL は振幅データ信号の下限、|V mL |は出力信号の振幅の下限を表し、k=(A m −A mL )/(|V in |−|V mL |)である)のいずれかに代入して最適な利得を求めて前記可変利得増幅手段に設定する利得設定手段と、をそれぞれ備え、互いに特性が異なる複数の自動利得調整部を有し、さらに、前記複数の自動利得調整部の出力信号のうち、出力が飽和していない出力信号の中で最大の出力信号を1つ選択するセレクタと、を有することを特徴とする。
上記自動利得調整回路において、前記振幅モニタ手段が検波した前記出力信号の振幅と参照振幅信号とを比較し、前記出力信号の振幅前記参照振幅信号よりも大きい場合に、前記利得設定手段に最適な利得を求めさせる開始判定手段を有することを特徴とする。
上記自動利得調整回路において、前記振幅モニタ手段は、入力した信号のピーク値を保持してピーク値信号を出力するピークホールド回路を備えることを特徴とする。
本発明によれば、短時間で利得を調整できる自動利得調整回路を提供することができる。
第1の実施の形態における自動利得調整回路の構成を示す機能ブロック図である。 図1の自動利得調整回路の各部に入力される信号と各部の処理のタイミングを示す図である。 第1の実施の形態における自動利得調整回路の変形例の構成を示す機能ブロック図である。 図3の自動利得調整回路の各部に入力される信号と各部の処理のタイミングを示す図である。 開始判定部の変形例の構成を示す機能ブロック図である。 入力信号と出力信号と開始判定部の各部が出力する信号を示す図である。 開始判定部の別の変形例の構成を示す機能ブロック図である。 図7の自動利得調整回路の各部に入力される信号と各部の処理のタイミングを示す図である。 クリア付ピークホールド部を備えた振幅モニタ部を含めた自動利得調整回路の構成を示す機能ブロック図である。 図9の自動利得調整回路の各部に入力される信号と各部の処理のタイミングを示す図である。 別の変形例の振幅モニタ部の構成を示す機能ブロック図である。 第2の実施の形態における自動利得調整回路の構成を示す機能ブロック図である。 第3の実施の形態における自動利得調整回路の構成を示す機能ブロック図である。 図13の自動利得調整回路の各部に入力される信号と各部の処理のタイミングを示す図である。 第3の実施の形態における別の自動利得調整回路の構成を示す機能ブロック図である。 利得切替増幅部を利得の異なるN個の固定利得増幅器で構成した自動利得調整回路の構成を示す機能ブロック図である。 第3の実施の形態におけるさらに別の自動利得調整回路の構成を示す機能ブロック図である。 振幅モニタ部での振幅データ信号と増幅信号の関係を示す図である。 従来の自動利得調整回路の構成を示す機能ブロック図である。
以下、本発明の実施の形態について図面を用いて説明する。
[第1の実施の形態]
図1は、第1の実施の形態における自動利得調整回路の構成を示す機能ブロック図である。
図1に示す自動利得調整回路は、可変利得増幅器11、振幅モニタ部12、および除算処理・制御部13を備える。
可変利得増幅器11は最大の利得(最大利得)を有し、利得制御信号により設定された最大利得以下の利得で入力信号を増幅して信号(以下、増幅信号とする)を出力する。
振幅モニタ部12は、増幅信号の振幅を取得して振幅データ信号を出力する。振幅モニタ部12は、交流信号の振幅を検波して検波信号を出力する振幅検波回路121と検波信号をデジタル信号に変換するとともに変換するタイミングを制御するアナログ−デジタル変換・タイミング制御部122で構成される。振幅検波回路121が検波する方法はダイオード検波、2乗検波などいずれでもよい。
除算処理・制御部13は、可変利得増幅器11が最大利得のときに検波した増幅信号の振幅データ信号と予め定めた増幅信号の所望の振幅の振幅データ信号に基づいて最適な利得を求める除算処理部131と、状態制御信号に基づいて処理を開始し、除算処理部131が求めた最適な利得に設定する利得制御信号で可変利得増幅器11を制御する利得制御・信号生成部132で構成される。
ここで、自動利得調整回路の動作原理を説明する。
可変利得増幅器11の入力信号をVin、増幅信号をVout、最大利得をGoとする。また、振幅モニタ部12の振幅データ信号AmとVoutの関係をAm=k|Vout|とする。なお、|Vout|は増幅信号Voutの振幅を表す。増幅信号の振幅の目標値を|Vdes|とし、この時の振幅データ信号をAdes=k|Vdes|とする。
状態制御信号が入力されていない時は、可変利得増幅器11の利得を初期値(最大利得Go)に設定する。可変利得増幅器11に信号が入力された状態で除算処理・制御部13に状態制御信号が入力された場合を考える。入力信号Vinの振幅を|Vin|とすると増幅信号Voutの振幅が目標値|Vdes|となる最適な利得Goptは以下の式で表される。
Figure 0005694981
定義より以下の式(2)、式(3)が成立するため、最適な利得Goptは次式(4)のように表される。
Figure 0005694981
式(4)において、増幅信号の振幅の目標値|Vdes|に対応する振幅データ信号Adesと最大利得Goは入力信号の振幅|Vin|と関係なく予め決定でき、可変利得増幅器11の利得が最大利得Goのときの増幅信号の振幅に対応する振幅データ信号Amは振幅モニタ部12から取得できる。したがって、振幅データ信号Amを振幅モニタ部12から取得し、式(4)により最適な利得Goptを決定すれば最適な出力振幅が得られる。このとき、増幅信号の振幅と目標値との偏差を観測しつつ可変利得増幅器11の利得を徐々に最適な利得に近づける動作は必要なく、処理の繰り返し回数が少なく最適な利得を得るまでの時間を短くできる。
なお、本実施の形態においては、可変利得増幅器11の利得の初期値として最大利得Goを設定したが、初期値を最大利得Goではなく、予め定めた所定の利得としてもよい。
次に、第1の実施の形態における自動利得調整回路の動作について、自動利得調整回路の各部に入力される信号を用いて説明する。
図2は、各部に入力される信号と各部の処理のタイミングを示す図である。
可変利得増幅器11に信号が入力されると(図2(a))、可変利得増幅器11は入力信号を設定された利得(ここでは最大利得Go)で増幅して増幅信号を出力する(図2(b))。
このとき、除算処理・制御部13に状態制御信号が入力されると(図2(c))、利得制御・信号生成部132から処理開始信号が出力されて除算処理部131が初期化され、除算処理部131が振幅モニタ部12にモニタ開始信号を出力して、振幅モニタ処理が開始される(図2(d))。振幅モニタ処理では、振幅検波回路121が出力の安定する期間も含めた所定の期間、増幅信号の振幅を検波し、アナログ−デジタル変換・タイミング制御部122が検波信号をデジタル信号に変換する。そして、アナログ−デジタル変換・タイミング制御部122は、振幅検波回路121が検波した増幅信号の振幅に対応する振幅データ信号Amを除算処理部131に出力する(図2(e))。
除算処理部131は、振幅データ信号Am、予め定めた目標となる振幅データ信号Ades、および可変利得増幅器11に設定した最大利得Goを用いて式(4)の演算を実施して最適な利得Goptを決定する(図2(f))。式(4)の演算は除算演算が可能な計算機を使用して行ってもよいが、GoptとAmは1対1対応であるため、予めGoptとAmの対応表を求め、式(4)の演算をこの対応表で行いAmからGoptを求めてもよい。
利得制御・信号生成部132は、最適な利得Goptに対応した利得制御信号を可変利得増幅器11に出力する(図2(g))。最適な利得設定後では、増幅信号の振幅は|Vdes|となる。
〈開始判定部を備える変形例〉
次に、第1の実施の形態における自動利得調整回路の変形例について説明する。
図3は、第1の実施の形態における自動利得調整回路の変形例の構成を示す機能ブロック図である。
図1で示した自動利得調整回路では外部から状態制御信号を入力したが、図3の自動利得調整回路では、可変利得増幅器11に信号が入力されたことを検知して状態制御信号を出力する開始判定部14を備えた。
開始判定部14は、比較部141と判定論理処理部142を備える。比較部141は、振幅検波回路121が増幅信号の振幅を検波した検波信号と開始用参照振幅信号を入力して比較し、比較結果を判定論理処理部142に出力する。判定論理処理部142は、増幅信号の振幅が開始用参照振幅信号よりも大きくなると状態制御信号を除算処理・制御部13に出力して最適な利得を演算する処理を開始させる。また、可変利得増幅器11を最適な利得に設定後、増幅信号の振幅が開始用参照振幅信号よりも大きい場合は最適な利得を維持する。さらに、可変利得増幅器11に信号が入力されなくなり、増幅信号の振幅が開始用参照振幅信号より小さくなると、可変利得増幅器11の利得を最大利得に戻す。
次に、開始判定部14が状態制御信号を出力する処理について説明する。
図4は、各部に入力される信号と各部の処理のタイミングを示す図である。
可変利得増幅器11に信号が入力されて(図4(a))、増幅信号の振幅が開始用参照振幅信号Ar1よりも大きくなると(図4(b))、開始判定部14が状態制御信号を低電位から高電位にして(図4(c))、振幅モニタ処理が開始される(図4(d))。
開始判定部14では振幅モニタ部12の検波信号Amdと開始用参照振幅信号Ar1を比較部141で比較する。比較部141の比較結果に基づいて、判定論理処理部142が状態制御信号の電位を制御する。比較結果がAmd>Ar1の場合は状態制御信号を高電位にし、Amd≦Ar1の場合は状態制御信号を低電位にする。
図4(d)〜(g)の最適な利得を演算する処理の動作は図2と同様であるので、ここでの説明は省略する。
可変利得増幅器11に信号が入力されなくなり、増幅信号の振幅が開始用参照振幅信号以下となると、つまり比較部141の比較結果がAmd≦Ar1となると、判定論理処理部142は状態制御信号を低電位に戻し、利得制御・信号生成部132が初期化され、利得制御信号を最大利得Goとなる設定値に戻す(図4(g))。
次に、開始判定部の変形例について説明する。
図5は、図3の開始判定部14の変形例の構成を示す機能ブロック図である。
図3の自動利得調整回路では振幅検波回路121が出力する検波信号を比較部141に入力したが、図5の自動利得調整回路では、増幅信号を比較部141に入力する。図5に示す開始判定部14は、比較部141と判定論理処理部142との間に低域通過フィルタ143を備える。
ここで、図5の開始判定部14が状態制御信号を出力する処理について説明する。
図6は、入力信号と出力信号と開始判定部の各部が出力する信号を示す図である。
可変利得増幅器11に信号が入力されると(図6(a))、増幅信号が開始用参照振幅信号Ar1より大きくなる時間が生じる(図6(b))。比較部141の出力信号は、増幅信号が開始用参照振幅信号Ar1より小さい時は低電位となり、大きい時は高電位となる(図6(c))。
比較部141の出力信号を低域通過フィルタ143に通すと、可変利得増幅器11に信号が入力されたときは大きくなり、信号が入力されなくなると元の状態に戻る信号が得られる(図6(d))。
この低域通過フィルタ143の出力を判定論理処理部142に入力して波形整形することで状態制御信号が得られる(図6(e))。
次に、開始判定部の別の変形例について説明する。
図7は、図3の開始判定部の別の変形例の構成を示す機能ブロック図である。
図7の開始判定部14は、開始用参照振幅信号Ar1を入力する比較部144、復帰用参照振幅信号Ar2を入力する比較部145、および判定論理処理部142を備え、最適な利得設定後に増幅信号の振幅が変化する場合に対応する。
除算処理・制御部13には、最適な利得を演算する状態、最適な利得を維持する状態、最大利得にする状態の3種の状態がある。図7の開始判定部14では、最適な利得を演算する処理を開始させる基準となる開始用参照振幅信号Ar1と、最大利得に戻す基準となる復帰用参照振幅信号Ar2を使用する。振幅モニタ部12の検波信号Amdと開始用参照振幅信号Ar1を比較部144で比較し、検波信号Amdと復帰用参照振幅信号Ar2を比較部145で比較する。比較部144と比較部145の比較結果に基づいて、判定論理処理部142が除算処理・制御部13の状態を制御する。具体的には、Amd>Ar1では最適な利得を演算する処理を開始させる信号を出力し、Ar1≧Amd≧Ar2では最適な利得を維持させ、Amd<Ar2では最大利得にさせる。
図7の自動利得調整回路の動作について、自動利得調整回路の各部に入力される信号を用いて説明する。
図8は、各部に入力される信号と各部の処理のタイミングを示す図である。
可変利得増幅器11に信号が入力されて(図8(a))、Amd>Ar1かつAmd>Ar2となると(図8(b))、開始判定部14が状態制御信号A,Bをともに高電位にして(図8(c))、最適な利得を演算する処理を開始させる(図8(d)〜(g))。最適な利得を演算する処理の動作は図2と同様であるので、ここでの説明は省略する。
最適な利得が可変利得増幅器11に設定され、Ar1≧Amd≧Ar2となると(図8(b))、状態制御信号Aを高電位のまま、状態制御信号Bを低電位にして(図8(c))、最適な利得を維持させる。
可変利得増幅器11に信号が入力されなくなり(図8(a))、Amd<Ar1かつAmd<Ar2となると(図8(b))、状態制御信号A,Bをともに低電位にして(図8(c))、可変利得増幅器11の利得を最大利得Goに戻す(図8(g))。
なお、図10では検波信号を比較部144,145に入力したが、増幅信号を比較部144,145に入力してもよい。
〈振幅モニタ部の変形例〉
これまで説明した振幅モニタ部12では、振幅検波回路121により増幅信号の振幅を取得していたが、ピークホールド回路により振幅を取得してもよい。
図9は、クリア付ピークホールド部123を備えた振幅モニタ部12を含めた自動利得調整回路の構成を示す機能ブロック図である。
クリア付ピークホールド部123は、入力信号のピーク値を保持してピーク値信号を出力する。クリア信号が入力されると内部状態を初期化して出力するピーク値をクリアする。
アナログ−デジタル変換・タイミング制御部122は、ピーク値信号をデジタル信号に変換するとともに変換するタイミングを制御する。
図9の自動利得調整回路の動作について、自動利得調整回路の各部に入力される信号を用いて説明する。
図10は、各部に入力される信号と各部の処理のタイミングを示す図である。
可変利得増幅器11に信号が入力されて(図10(a))、Amd>Ar1かつAmd>Ar2となると(図10(b))、開始判定部14が状態制御信号A,Bをともに高電位にして(図10(e))、最適な利得を演算する処理が開始させる。なお、図10(c),(d)に示すような比較部144,145の出力から状態制御信号A,Bを得る処理は、図6で説明したものと同様であるので説明は省略する。
最適な利得を演算する処理では、まず、除算処理・制御部13がモニタ開始信号を振幅モニタ部12に出力する。
そして、アナログ−デジタル変換・タイミング制御部122からクリア信号をクリア付ピークホールド部123に出力し(図10(f))、クリア付ピークホールド部123が初期化されてピークホールド動作が開始される(図10(g))。
続いて、ピークホールド動作開始から一定期間T1の後、アナログ−デジタル変換・タイミング制御部122がピーク値信号をアナログ−デジタル変換して振幅データを取得し、振幅データ信号として除算処理・制御部13に出力する(図10(h))。なお、一定期間T1は搬送波の周期より長ければよく、振幅検波部を使用する場合に比べ短い期間で振幅をモニタできる。
除算処理部131は、式(4)の演算を実施して最適な利得を決定し(図10(i))、利得制御・信号生成部132が最適な利得に対応した利得制御信号を可変利得増幅器11に出力する(図10(j))。
その後、可変利得増幅器11に信号が入力されなくなり(図10(a))、Amd<Ar1かつAmd<Ar2となると(図10(b))、開始判定部14が状態制御信号A,Bがともに低電位にして(図10(e))、可変利得増幅器11の利得を最大利得Goに戻す(図10(j))。
以上の説明ではピークホールド動作を1回のみ行って振幅データを決定したが、複数回行った平均値を振幅データとして出力してもよい。
次に、振幅モニタ部12の別の変形例について説明する。
図11は、別の変形例の振幅モニタ部12の構成を示す機能ブロック図である。図9の振幅モニタ部12では、振幅を取得するのに期間T1のピーク値すなわち最大値のみを測定したが、図11の振幅モニタ部12は、最大値と最小値から振幅を取得する。
図11の振幅モニタ部12は、差動出力バッファ部124、2つのクリア付ピークホールド部123−1,123−2、およびアナログ−デジタル変換・タイミング制御部122を備える。
差動出力バッファ部124は非反転出力と反転出力を有し、入力した増幅信号と同相の信号が非反転出力からクリア付ピークホールド部123−1に出力され、入力した増幅信号を反転した信号が反転出力からクリア付ピークホールド部123−2に出力される。
振幅モニタ処理時には、クリア付ピークホールド部123−1で期間T1内での差動出力バッファ部124の出力の最大値をホールドし、クリア付ピークホールド部123−2で期間T1内での差動出力バッファ部124の出力の最小値をホールドして、それぞれ最大値信号、最小値信号としてアナログ−デジタル変換・タイミング制御部122に出力する。
アナログ−デジタル変換・タイミング制御部122ではピークホールド動作開始から期間T1経過後、最大値信号、最小値信号をそれぞれアナログ−デジタル変換して差動出力バッファ部124の出力の最大値と最小値を得る。最大値と最小値の差に基づいて振幅データを求めた後、振幅データ信号を出力する。振幅データの求め方は、最大値から最小値の差を振幅データとしてもよいし、最大値から最小値の差の半分を振幅データとしてもよい。また、最大値から最小値の差や最大値から最小値の差の半分を1回取得して振幅データを求めてもよいが、最大値から最小値の差や最大値から最小値の差の半分を複数回取得した平均値を振幅データとしてもよい。
以上説明したように、本実施の形態によれば、可変利得増幅器11の出力信号(増幅信号)の振幅を振幅モニタ部12で検波し、振幅モニタ部12が検波した振幅データ信号Amと予め求めておいた所望の増幅信号の振幅に対応する振幅データ信号Adesと可変利得増幅器11に設定した利得Goから、所望の増幅信号を得るための利得Goptを(Ades/Am)Goにより算出し、可変利得増幅器11に設定することにより、短時間で利得の調整が可能となる。
本実施の形態によれば、増幅信号の振幅と開始用参照振幅信号とを比較して、増幅信号の振幅が開始用参照振幅信号よりも大きい場合に、最適な利得を演算する処理を開始させる状態制御信号を出力する開始判定部14を備えることにより、自動利得調整回路の外部から状態制御信号を入力する必要がなくなる。
本実施の形態によれば、振幅モニタ部12に入力信号のピーク値を保持してピーク値信号を出力するクリア付ピークホールド部123を備えることにより、振幅モニタ部12が増幅信号の振幅を検波する一定期間T1を短くすることができる。
[第2の実施の形態]
第1の実施の形態では、可変利得増幅器11の出力信号(増幅信号)の振幅をモニタして最適な利得を決定したが、可変利得増幅器11の入力信号の振幅をモニタして最適な利得を決定することも可能である。
図12は、第2の実施の形態における自動利得調整回路の構成を示す機能ブロック図である。
図12に示す自動利得調整回路は、第1の実施の形態と同様に、可変利得増幅器11、振幅モニタ部12、および除算処理・制御部13を備える。第1の実施の形態とは、振幅モニタ部12が入力信号の振幅を検波する点で異なる。
可変利得増幅器11は、利得制御信号により設定された利得で入力信号を増幅し、増幅信号を出力する。振幅モニタ部12は、可変利得増幅器11の入力信号の振幅を取得して振幅データ信号を除算処理・制御部13に出力する。除算処理・制御部13は、振幅データ信号に基づいて最適な利得を導出し、最適な利得に対応した利得制御信号を出力する。
ここで、第2の実施の形態における自動利得調整回路の動作原理を説明する。
可変利得増幅器11の入力信号をVin、増幅信号をVoutとする。また、振幅モニタ部12の振幅データ信号AmとVinの関係をAm=k|Vin|とする。増幅信号の振幅の目標値を|Vdes|とする。
可変利得増幅器11に信号が入力された状態で除算処理・制御部13に状態制御信号が入力された場合を考える。入力信号Vinの振幅を|Vin|とすると増幅信号Voutの振幅が|Vdes|となる最適な利得Goptは式(1)と同じである。定義より以下の式(5)が成立するため、最適な利得Goptは式(6)のように表される。
Figure 0005694981
des=k|Vdes|とすれば式(6)は以下の式(7)になる。
Figure 0005694981
式(6)と式(7)において、k|Vdes|またはAdesは入力信号の振幅|Vin|と関係なく予め決定でき、振幅データ信号Amは振幅モニタ部12から取得できる。可変利得増幅器11に入力された入力信号の振幅データ信号Amを振幅モニタ部12から取得し、式(6)または式(7)により最適な利得Goptを決定すれば最適な出力振幅が得られる。このとき、増幅信号の振幅と目標値との偏差を観測しつつ可変利得増幅器11の利得を徐々に最適な利得に近づける動作は必要なく、処理の繰り返し回数が少なく最適な利得を得るまでの時間を短くできる。
なお、図12の自動利得調整回路では外部から状態制御信号を入力しているが、第1の実施の形態と同様に、開始判定部14を付加して入力信号の振幅から状態制御信号を生成することも可能である。このとき、最適な利得を得る処理を開始するために開始用参照振幅信号Ar1のみを使用する構成や、最適な利得設定後に増幅信号の振幅が変化する場合に対応するために、開始用参照振幅信号Ar1と復帰用参照振幅信号Ar2を使用する構成にすることが可能である。
また、振幅モニタ部12においては、第1の実施の形態で示した振幅検波回路121やクリア付ピークホールド部123を使用する。
以上説明したように、本実施の形態によれば、可変利得増幅器11に入力する入力信号の振幅を振幅モニタ部12で検波し、振幅モニタ部12が検波した振幅データ信号Amと予め求めておいた所望の増幅信号の振幅に対応する振幅データ信号Adesから、所望の増幅信号を得るための利得GoptをAdes/Amにより算出し、可変利得増幅器11に設定することにより、短時間で利得の調整が可能となる。式(7)の演算は除算演算が可能な計算機を使用して行ってもよいが、GoptとAmは1対1対応であるため、予めGoptとAmの対応表を求め、式(7)の演算をこの対応表で行いAmからGoptを求めてもよい。
[第3の実施の形態]
上記の実施の形態の例で使用されている可変利得増幅器11では入力信号が大きくても増幅信号の振幅が飽和しないことが前提であった。しかしながら、低電力化のため回路に印加する電源電圧を下げると可変利得増幅器11の増幅信号の振幅の飽和や、振幅モニタ部12のダイナミックレンジの低下が起こる、即ち入出力特性の線形領域が限定される。そこで、第3の実施の形態では、増幅信号の飽和に対応した自動利得調整回路を示す。
図13は、第3の実施の形態における自動利得調整回路の構成を示す機能ブロック図である。
図13に示す自動利得調整回路は、可変利得増幅器11、振幅モニタ部12、および除算処理・制御部13を備える。
可変利得増幅器11は、選択信号によって利得を離散的にN段階で変化させる利得切替増幅部111、利得制御信号によって利得を設定される微調整用可変利得増幅部112を備える。
振幅モニタ部12は、可変利得増幅器11の出力信号(増幅信号)の振幅をモニタして振幅データ信号として除算処理・制御部13に出力する。
除算処理・制御部13は、状態制御信号が入力されるとモニタ開始信号を振幅モニタ部12に出力して振幅モニタ処理を開始させる。その後、振幅モニタ部12から出力される振幅データ信号が表す増幅信号の振幅が増幅信号や振幅モニタ部12の線形領域の上限を表す所定のしきい値Vthより大きい場合には、選択信号により利得切替増幅部111の利得を低減させて、再度モニタ開始信号を振幅モニタ部12に出力して振幅モニタ処理を開始させる。増幅信号の振幅がしきい値Vth以下の場合は、式(4)に従って最適な利得を求めて、利得制御信号により微調整用可変利得増幅部112を最適な利得に設定する。
次に、第3の実施の形態における自動利得調整回路の動作について、自動利得調整回路の各部に入力される信号を用いて説明する。
図14は、各部に入力される信号と各部の処理のタイミングを示す図である。自動利得調整回路に信号が入力されていないときは、利得切替増幅部111と微調整用可変利得増幅部112の利得は最大に設定されているとする。
可変利得増幅器11に信号が入力されると(図14(a))、可変利得増幅器11は入力信号を増幅して増幅信号を出力する(図14(b))。ここではしきい値Vthより大きな振幅の増幅信号が出力される例を示している。
この状態で除算処理・制御部13に状態制御信号が入力されると(図14(c))、除算処理・制御部13からモニタ開始信号が振幅モニタ部12に出力されて振幅モニタ処理が開始される(図14(d))。振幅モニタ処理が終わると、振幅モニタ部12は増幅信号の振幅を検波した振幅データ信号を除算処理・制御部13に出力する(図14(e))。
除算処理・制御部13は、振幅データ信号の示す増幅信号の振幅の値がしきい値Vthより大きいため、利得決定処理では、選択信号により利得切替増幅部111の利得を減少させる処理を行う(図14(f))。図14の例では、1回目と2回目の振幅モニタ処理により検波された増幅信号の振幅がしきい値Vthより大きいため、利得決定処理では利得切替増幅部111の利得を減少させた。
増幅信号の振幅がしきい値Vth以下の場合(図14(d)では、3回目の振幅モニタ処理)、振幅データ信号が示す増幅信号の振幅から微調整用可変利得増幅部112に設定する最適な利得を求め、最適な利得に対応した利得制御信号を微調整用可変利得増幅部112に出力する(図14(g))。最適な利得は式(4)を演算して求める。
図13の自動利得調整回路では可変利得増幅器11の出力信号(増幅信号)の振幅をモニタしたが、可変利得増幅器11の入力信号の振幅をモニタしてもよい。また、図15に示すように微調整用可変利得増幅部112に入力される信号、つまり利得切替増幅部111の出力信号の振幅をモニタしてもよい。
〈可変利得増幅器の変形例〉
図16は、利得切替増幅部111を利得の異なるN個の固定利得増幅器111−1〜111−Nで構成した自動利得調整回路の構成を示す機能ブロック図である。
利得切替増幅部を利得の異なるN個の固定利得増幅器111−1〜111−Nで構成し、各固定利得増幅器111−1〜111−Nそれぞれの出力信号の振幅を中間振幅モニタ部12−1〜12−Nそれぞれでモニタする。
除算処理・制御部13では、中間振幅モニタ部12−1〜12−Nから受け取った振幅データ信号のうち、振幅データ信号が示す振幅が所定のしきい値V以下の振幅データ信号を用いて最適な利得を導出し、最適な利得を導出するのに用いた振幅データ信号を出力した固定利得増幅器111−1〜111−Nの出力信号を選択するように選択信号をセレクタ113に出力するとともに、利得制御信号により微調整用可変利得増幅部112を導出した最適な利得に設定する。
図17は、第3の実施の形態におけるさらに別の自動利得調整回路の構成を示す機能ブロック図である。
図17に示す自動利得調整回路は、可変利得増幅器11、振幅モニタ部12、および除算処理・制御部13を有するN個の特性が異なる自動利得調整部21−1〜21−Nを備え、自動利得調整部21−1〜21−Nそれぞれの出力信号と選択信号をセレクタ22に入力する構成である。図17の構成にしても、自動利得調整部21−1〜21−Nそれぞれの可変利得増幅器11や振幅モニタ部12の入出力特性の線形領域が限定された場合でもダイナミックレンジを広くとれる。
図17の自動利得調整回路では、出力が飽和していない自動利得調整部21−1〜21−Nの中で最大の出力信号の振幅を示す選択信号をセレクタ22で読み取り、その選択信号に対応する自動利得調整部21−1〜21−Nの出力信号を増幅信号としてセレクタ22から出力する。
第3の実施の形態における自動利得調整回路では外部から状態制御信号を入力しているが、第1の実施の形態と同様に、開始判定部14を付加して入力信号の振幅から状態制御信号を生成することも可能である。このとき、最適な利得を得る処理を開始するために開始用参照振幅信号のみを使用する構成や、最適な利得設定後に増幅信号の振幅が変化する場合に対応するために、開始用参照振幅信号と復帰用参照振幅信号を使用する構成にすることが可能である。
また、振幅モニタ部12あるいは中間振幅モニタ部12−1〜12−Nにおいては、第1の実施の形態で示した振幅検波回路121やクリア付ピークホールド部123を使用する。
以上説明したように、本実施の形態によれば、選択信号によって利得をN段階で変化させる利得切替増幅部111を備え、振幅モニタ部12が検波した増幅信号の振幅が所定のしきい値Vthより大きい場合には、利得切替増幅部111の利得を低減させ、増幅信号の振幅が所定のしきい値Vth以下の場合には、微調整用可変利得増幅部112に設定する最適な利得を求めることにより、増幅信号の飽和に対応することができる。
〈振幅モニタ部が理想的ではない場合〉
図1、3、5、7、9で示した増幅信号の振幅をモニタする実施形態例では振幅モニタ部の入出力の関係、即ち振幅データ信号Amと増幅信号Voutの関係を線形で扱ってきたが、振幅データ信号Amと増幅信号Voutの関係が原点を通らない直線で表される場合でも振幅データ信号から最適な利得Goptを求めることは可能である。図18にこの場合のAmとVoutの関係の例を示す。この例では|Vout |が|VmL|以上の大きさにならないとAmが変化しない。振幅モニタ部の振幅検波回路やピークホールド回路で用いられるダイオードやトランジスタの特性が理想的でなく、しきい値近傍にバイアスした場合にこの関係が得られる。また、振幅検波回路やピークホールド回路の出力にオフセット電圧が含まれる場合があるためAmの下限のAmLを考慮した。利得の制御においては|VmL|とAmLは定数として扱う。
原点を通らない直線で表される図18で示した特性の|Vout|>|VmL|における関係式は以下の式(8)ようになる。
Figure 0005694981
同様に|Vdes|とAdesの関係は以下の式(9)で表される。
Figure 0005694981
式(8)と式(9)から以下の式(10)と式(11)が導出できる。
Figure 0005694981
|Vout|=Go|Vin|を使って、式(10)と式(11)を式(1)に代入すると以下の式(12)が得られる。
Figure 0005694981
式(12)でAm以外は|Vin|では変化しない定数であるため、振幅モニタ部でAmが得られれば、振幅モニタ部の入出力の関係が原点を通らない直線で表される場合でも最適な利得Goptが得られる。式(12)の演算は除算演算が可能な計算機を使用して行ってもよいが、GoptとAmは1対1対応であるため、予めGoptとAmの対応表を求め、式(12)の演算をこの対応表で行いAmからGoptを求めてもよい。
図12に示した入力信号の振幅をモニタする場合では式(8)が以下のようになる。
Figure 0005694981
式(13)から以下の式(14)が導出できる。
Figure 0005694981
式(14)と式(11)を式(1)に代入すると以下の式(15)が得られる。
Figure 0005694981
この場合でもAm以外は|Vin|では変化しない定数であるため、振幅モニタ部でAmが得られれば最適な利得Goptが得られる。式(15)の演算は除算演算が可能な計算機を使用して行ってもよいが、GoptとAmは1対1対応であるため、予めGoptとAmの対応表を求め、式(15)の演算をこの対応表で行いAmからGoptを求めてもよい。
11…可変利得増幅器
111…利得切替増幅部
111−1〜111−N…固定利得増幅器
112…微調整用可変利得増幅部
113…セレクタ
12…振幅モニタ部
121…振幅検波回路
122…デジタル変換・タイミング制御部
123…クリア付ピークホールド部
124…差動出力バッファ部
12−1〜12−N…中間振幅モニタ部
13…除算処理・制御部
131…除算処理部
132…利得制御・信号生成部
14…開始判定部
141…比較部
142…判定論理処理部
143…低域通過フィルタ
144,145…比較部
21−1〜21−N…自動利得調整部
22…セレクタ
101…可変利得増幅器
102…振幅検波回路
103…比較回路
104…調整回路

Claims (8)

  1. 入力信号を設定された利得で増幅した出力信号を出力する可変利得増幅手段と、
    前記可変利得増幅手段を利得Goに設定したときの前記出力信号の振幅|Vout|を検波して振幅データ信号Amを出力する振幅モニタ手段と、
    前記振幅データ信号Amと予め求めておいた所望の前記出力信号の振幅に対応する振幅データ信号Adesと前記利得Goを式
    Figure 0005694981
    (ただし、AmLは振幅データ信号の下限、|VmL|は出力信号の振幅の下限を表し、k=(Am−AmL)/(|Vout|−|VmL|)である)に代入して最適な利得を求めて前記可変利得増幅手段に設定する利得設定手段と、
    を有することを特徴とする自動利得調整回路。
  2. 入力信号を設定された利得で増幅した出力信号を出力する可変利得増幅手段と、
    前記可変利得増幅手段に入力される入力信号の振幅|Vin|を検波して振幅データ信号Amを出力する振幅モニタ手段と、
    前記振幅データ信号Amと予め求めておいた所望の前記出力信号の振幅に対応する振幅データ信号Adesを式
    Figure 0005694981
    (ただし、AmLは振幅データ信号の下限、|VmL|は出力信号の振幅の下限を表し、k=(Am−AmL)/(|Vin|−|VmL|)である)に代入して最適な利得を求めて前記可変利得増幅手段に設定する利得設定手段と、
    を有することを特徴とする自動利得調整回路。
  3. 前記可変利得増幅手段の前段に段階的に利得を設定して入力した信号を設定した利得で増幅する利得切替増幅手段を有し、
    前記利得設定手段は、前記振幅モニタ手段が検波した振幅が所定のしきい値より大きい場合は、前記利得切替増幅手段の利得を切り替えることを特徴とする請求項1又は2記載の自動利得調整回路。
  4. 前記利得切替増幅手段は、利得の異なる複数の固定利得増幅器と当該複数の固定利得増幅器の出力信号から1つ選択するセレクタとを有することを特徴とする請求項3記載の自動利得調整回路。
  5. 入力信号を設定された利得で増幅した出力信号を出力する可変利得増幅手段と、
    前記可変利得増幅手段を利得G o に設定したときの前記出力信号の振幅|V out |を検波して振幅データ信号A m を出力する振幅モニタ手段と、
    前記振幅データ信号A m と予め求めておいた所望の前記出力信号の振幅に対応する振幅データ信号A des と前記利得G o を式
    Figure 0005694981
    (ただし、A mL は振幅データ信号の下限、|V mL |は出力信号の振幅の下限を表し、k=(A m −A mL )/(|V out |−|V mL |)である)のいずれかに代入して最適な利得を求めて前記可変利得増幅手段に設定する利得設定手段と、
    をそれぞれ備え、互いに特性が異なる複数の自動利得調整部を有し、さらに、
    前記複数の自動利得調整の出力信号のうち、出力が飽和していない出力信号の中で最大の出力信号を1つ選択するセレクタと、
    を有することを特徴とする自動利得調整回路。
  6. 入力信号を設定された利得で増幅した出力信号を出力する可変利得増幅手段と、
    前記可変利得増幅手段に入力される入力信号の振幅|V in |を検波して振幅データ信号A m を出力する振幅モニタ手段と、
    前記振幅データ信号A m と予め求めておいた所望の前記出力信号の振幅に対応する振幅データ信号A des を式
    Figure 0005694981
    (ただし、A mL は振幅データ信号の下限、|V mL |は出力信号の振幅の下限を表し、k=(A m −A mL )/(|V in |−|V mL |)である)のいずれかに代入して最適な利得を求めて前記可変利得増幅手段に設定する利得設定手段と、
    をそれぞれ備え、互いに特性が異なる複数の自動利得調整部を有し、さらに、
    前記複数の自動利得調整の出力信号のうち、出力が飽和していない出力信号の中で最大の出力信号を1つ選択するセレクタと、
    を有することを特徴とする自動利得調整回路。
  7. 前記振幅モニタ手段が検波した前記出力信号の振幅と参照振幅信号とを比較し、前記出力信号の振幅前記参照振幅信号よりも大きい場合に、前記利得設定手段に最適な利得を求めさせる開始判定手段を有することを特徴とする請求項1乃至のいずれかに記載の自動利得調整回路。
  8. 前記振幅モニタ手段は、入力した信号のピーク値を保持してピーク値信号を出力するピークホールド回路を備えることを特徴とする請求項1乃至のいずれかに記載の自動利得調整回路。
JP2012068689A 2012-03-26 2012-03-26 自動利得調整回路 Expired - Fee Related JP5694981B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012068689A JP5694981B2 (ja) 2012-03-26 2012-03-26 自動利得調整回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012068689A JP5694981B2 (ja) 2012-03-26 2012-03-26 自動利得調整回路

Publications (2)

Publication Number Publication Date
JP2013201600A JP2013201600A (ja) 2013-10-03
JP5694981B2 true JP5694981B2 (ja) 2015-04-01

Family

ID=49521477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012068689A Expired - Fee Related JP5694981B2 (ja) 2012-03-26 2012-03-26 自動利得調整回路

Country Status (1)

Country Link
JP (1) JP5694981B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108768329B (zh) * 2018-07-23 2023-10-13 上海艾为电子技术股份有限公司 双agc系统
WO2021205558A1 (ja) * 2020-04-08 2021-10-14 三菱電機株式会社 受信機及び自動利得制御方法
CN114900140A (zh) * 2022-04-22 2022-08-12 中国电子科技集团公司第十研究所 自动增益控制方法、装置、设备及介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138208A (en) * 1981-02-20 1982-08-26 Hitachi Ltd Power detecting circuit and gain control circuit using it
JP3555887B2 (ja) * 2001-11-21 2004-08-18 日本電気株式会社 自動利得制御装置
JP2003347873A (ja) * 2002-05-24 2003-12-05 Hitachi Ltd 多段アンプのゲイン制御方法及び装置
JP3803641B2 (ja) * 2003-01-22 2006-08-02 松下電器産業株式会社 デジタルagc回路
JP2004320196A (ja) * 2003-04-14 2004-11-11 Hitachi Ltd 利得可変増幅回路及びその利得制御方法
JP2005020120A (ja) * 2003-06-24 2005-01-20 Renesas Technology Corp 通信用半導体集積回路および無線通信システム
CN100492921C (zh) * 2006-05-30 2009-05-27 华为技术有限公司 一种接收机及接收无线信号的方法
JP4843397B2 (ja) * 2006-07-20 2011-12-21 株式会社日立国際電気 受信装置
JP2008154156A (ja) * 2006-12-20 2008-07-03 Toshiba Corp Gcaのゲイン調整回路およびゲイン調整方法
JP4800352B2 (ja) * 2008-07-29 2011-10-26 シャープ株式会社 自動利得制御回路、チューナ、テレビ受信機およびセットトップボックス

Also Published As

Publication number Publication date
JP2013201600A (ja) 2013-10-03

Similar Documents

Publication Publication Date Title
US7948317B2 (en) Power amplifier integrated circuit with compensation mechanism for temperature and output power
US10110173B2 (en) Envelope tracking current bias circuit and power amplifier apparatus
JP5694981B2 (ja) 自動利得調整回路
JP5272872B2 (ja) 増幅回路、入力バイアス調整方法、及び電源電圧調整方法
TW200935734A (en) Gain partitioning in a receiver
JP2008148068A (ja) 光受信装置および光受信装置のバイアス電圧制御方法
TWI539741B (zh) 具有伺服控制迴路之對數均方功率檢測器
TW201206056A (en) Circuit and method for automatic gain control and amplification apparatus
JP2006303524A (ja) アバランシェフォトダイオード用バイアス電圧制御回路およびその調整方法
CN101924523A (zh) 具有温度和输出功率补偿机制的功率放大器集成电路
JP3402363B2 (ja) 送信ダイバーシチ方式送信機における遅延時間制御方式。
JP4580950B2 (ja) 半導体集積回路
JP4821618B2 (ja) 高周波電力増幅器のための出力電力検波器
US9007244B2 (en) Sampling rate based adaptive analog biasing
CN116633284A (zh) 一种高增益跨阻放大器及高增益光电转换器
JP2006319388A (ja) 自動利得制御回路及びそれを用いた正弦波発振回路
KR102268173B1 (ko) 적응형 등화 장치 및 그 방법
JP2007159020A (ja) 電流電圧変換回路
US11223337B2 (en) Logarithmic power detector
US9955441B2 (en) Receiving method and apparatus
US7583141B1 (en) Output circuit of vacuum-tube amplifier
JP2018536349A5 (ja)
US9866179B1 (en) Multipath linear low noise amplifier
KR20160068562A (ko) 증폭 성능을 향상시킬 수 있는 버퍼 회로
JP7418389B2 (ja) 高周波電源

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150205

R150 Certificate of patent or registration of utility model

Ref document number: 5694981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees