JP2008228029A - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP2008228029A
JP2008228029A JP2007064834A JP2007064834A JP2008228029A JP 2008228029 A JP2008228029 A JP 2008228029A JP 2007064834 A JP2007064834 A JP 2007064834A JP 2007064834 A JP2007064834 A JP 2007064834A JP 2008228029 A JP2008228029 A JP 2008228029A
Authority
JP
Japan
Prior art keywords
frequency
output
control signal
sine wave
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007064834A
Other languages
English (en)
Other versions
JP4580950B2 (ja
Inventor
Kenichi Agawa
川 謙 一 阿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007064834A priority Critical patent/JP4580950B2/ja
Priority to US12/047,724 priority patent/US7671683B2/en
Priority to CN2008100865379A priority patent/CN101266275B/zh
Publication of JP2008228029A publication Critical patent/JP2008228029A/ja
Application granted granted Critical
Publication of JP4580950B2 publication Critical patent/JP4580950B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G5/00Tone control or bandwidth control in amplifiers
    • H03G5/16Automatic control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G5/00Tone control or bandwidth control in amplifiers
    • H03G5/005Tone control or bandwidth control in amplifiers of digital signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/153Feedback used to stabilise the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/393A measuring circuit being coupled to the output of an amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45514Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC

Abstract

【課題】振幅特性から安定性を判定し、位相補償用容量を最適値にすることによりコストを低減することができる半導体集積回路を提供する。
【解決手段】位相補償容量Cを含み帰還ループを有する増幅回路と、所定の周波数における前記増幅回路の出力電圧の振幅を測定し、前記振幅の比に基づいて前記位相補償容量の容量値を調整する安定性判定調整回路2と、を備える。
【選択図】図1

Description

本発明は、半導体集積回路に関するものである。
演算増幅器を用いた回路の多くはフィードバック(負帰還)を含む回路である。負帰還を含む回路では、高周波帯域において位相回りによって正帰還となり発振を引き起こす場合がある。そのため、帰還ループを有する回路が高周波帯域で発振条件を満たすような条件を持たないかどうか(安定性)の判定が行われる。
帰還ループの安定性判定法として位相余裕を用いるものがある(例えば特許文献1参照)。これはまず閉ループ回路の一端を開放して開ループ回路を構成し、その一端から周波数を変化させて信号を入力し、他端の出力を求め、開ループ伝達関数を求める。開ループ伝達関数のゲイン−周波数特性からゲインが0dB(1倍)になるユニティゲイン周波数fuを求め、位相−周波数特性からこのユニティゲイン周波数fuにおける位相と遅れ位相180°との差を求める。この差が位相余裕である。この位相余裕が基準値(例えば15°)以上であれば発振のおそれがなく安定であると判定する。しかし、位相特性を評価する回路は複雑であり、コスト増大を招く。
また、演算増幅器が有する位相補償用容量の値を大きめに設定し、位相余裕を大きくとり、安定性を確保することが行われている。しかし、位相補償用容量の増大に伴い、ゲインが低下し、回路は狭帯域化する。また、位相補償用容量が大きいとスルーレートが下がり、出力の波形歪みが起きるという問題を有していた。
特開2006−10596号公報
本発明は振幅特性から安定性を判定し、位相補償用容量を最適値にすることによりコストを低減することができる半導体集積回路を提供することを目的とする。
本発明の一態様による半導体集積回路は、位相補償容量を含み帰還ループを有する増幅回路と、所定の周波数における前記増幅回路の出力電圧の振幅を測定し、前記振幅の比に基づいて前記位相補償容量の容量値を調整する安定性判定調整回路と、を備えるものである。
また、本発明の一態様による半導体集積回路は、位相補償容量を含み、第1及び第2の入力端子からの入力電圧差を増幅して出力端子から出力する増幅器を有し、前記第1の入力端子と前記出力端子との間に帰還ループを形成する増幅回路と、周波数制御信号に基づいて周波数を変化させて正弦波電圧を前記第1又は第2の入力端子に到る経路を介して前記第1又は第2の入力端子に入力させる正弦波発生部と、前記出力端子に接続され、前記出力端子からの出力電圧の振幅を測定する振幅測定部と、容量制御信号に基づき前記位相補償容量の容量値を調整する制御部と、前記周波数制御信号を出力し、前記振幅測定部において測定される振幅及び前記正弦波発生部から出力される正弦波電圧の振幅から前記周波数制御信号に基づく周波数における閉ループゲインを算出し、第1の周波数における前記閉ループゲインと前記第1の周波数より低い第2の周波数における前記閉ループゲインとの比が所定値になるように前記制御部へ前記容量制御信号を出力する演算部と、を備えるものである。
また、本発明の一態様による半導体集積回路は、周波数制御信号に基づいて周波数を変えて正弦波電圧を出力する正弦波発生部と、位相補償容量を含み、第1及び第2の入力端子からの入力電圧差を増幅して出力端子から出力する増幅器と、前記第1の入力端子と前記出力端子とを接続して帰還ループを形成するか又は前記第1の入力端子と前記正弦波発生部とを接続するかを切り替える第1のスイッチと、を有する増幅回路と、前記第1又は第2の入力端子と前記正弦波発生部との間に接続される第2のスイッチと、前記出力端子に接続され、前記出力端子からの出力電圧の振幅を測定する振幅測定部と、スイッチ制御信号に基づき前記第1及び第2のスイッチの制御を行い、容量制御信号に基づき前記位相補償容量の容量値の調整を行う制御部と、前記周波数制御信号を出力し、前記第1のスイッチを介して前記第1の入力端子と前記正弦波発生部とが接続され、前記第2のスイッチがオフするように前記スイッチ制御信号を出力して任意の周波数における前記増幅回路のループゲインを求め、前記ループゲインに基づきユニティゲイン周波数を算出し、前記第1のスイッチを介して前記第1の入力端子と前記出力端子とが接続され帰還ループを形成し、前記第2のスイッチがオンするように前記スイッチ制御信号を出力して、前記ユニティゲイン周波数における前記増幅回路の閉ループゲインと前記ユニティゲイン周波数より低い第2の周波数における閉ループゲインとの比を算出し、前記比が所定値になるように前記制御部へ前記容量制御信号を出力する演算部と、を備えるものである。
また、本発明の一態様による半導体集積回路は、周波数制御信号に基づいて周波数を変えて正弦波電圧を出力する正弦波発生部と、位相補償容量を含み、第1及び第2の入力端子からの入力電圧差を増幅して出力端子から出力する増幅器と、前記第1の入力端子と前記出力端子とを接続して帰還ループを形成するか又は前記第1の入力端子と前記正弦波発生部とを接続するか又は前記正弦波発生部と前記出力端子とを接続するかを切り替える第1のスイッチと、を有する増幅回路と、前記第1又は第2の入力端子と前記正弦波発生部との間に接続される第2のスイッチと、前記出力端子に接続され、与えられる信号の振幅を測定する振幅測定部と、前記出力端子に接続され、与えられる信号の位相を測定する位相測定部と、スイッチ制御信号に基づき前記第1及び第2のスイッチの制御を行い、容量制御信号に基づき前記位相補償容量の容量値の調整を行う制御部と、前記周波数制御信号を出力し、前記第1のスイッチを介して前記第1の入力端子と前記正弦波発生部とが接続され、前記第2のスイッチがオフするように前記スイッチ制御信号を出力して任意の周波数における前記増幅回路のループゲインを求め、前記ループゲインに基づきユニティゲイン周波数を算出し、前記正弦波発生部の出力する正弦波電圧の周波数が前記ユニティゲイン周波数となるように前記周波数制御信号を出力し、前記第1のスイッチを介して前記正弦波発生部と前記出力端子とが接続され、前記第2のスイッチがオフするように前記スイッチ制御信号を出力した際に前記位相測定部で測定される位相と、前記第1のスイッチを介して前記第1の入力端子と前記出力端子とが接続され帰還ループを形成し、前記第2のスイッチがオンするように前記スイッチ制御信号を出力した際に前記位相測定部で測定される位相との位相差を算出し、前記位相差が所定値になるように前記制御部へ前記容量制御信号を出力する演算部と、を備えるものである。
本発明によれば、振幅特性から安定性を判定し、最適な位相補償用容量値を求めることによりコストを低減することができる。
以下、本発明の実施形態による半導体集積回路を図面に基づいて説明する。
(第1の実施形態)図1に本発明の第1の実施形態に係る半導体集積回路の概略構成を示す。半導体集積回路は増幅器1、安定性判定調整回路2、抵抗R1、R2を備える。増幅器1は位相補償用容量Cを含む。
増幅器1はオペアンプであり、反転入力端子IN1、非反転入力端子IN2、出力端子OUTを有する。
抵抗R1の一端はノードXに接続され、残りの一端は増幅器1の反転入力端子IN1に接続されている。ノードXとは、外部からのアナログ信号が入力される端子である。
増幅器1の反転入力端子IN1には抵抗R1を介してノードXからアナログ信号が入力される。また、出力端子OUTと反転入力端子IN1との間に抵抗R2が接続され、増幅器1は負帰還がかけられている。増幅器1の非反転入力端子IN2は接地されている。
安定性判定調整回路2はAD変換器21、DA変換器22、振幅測定部23、制御部24、演算部25及び正弦波発生部26を有する。
AD変換器21はアナログデジタル変換器であり、増幅器1の出力端子OUTからの信号が入力されて、デジタル値に変換して出力する。AD変換器21はさらに振幅測定部23に接続されて、このデジタル値を振幅測定部23に出力する。
振幅測定部23は、AD変換器21から出力されたデジタル値が入力されて、デジタル値の大きさを測定する。すなわち、振幅測定部23は、AD変換器21を介して増幅器1の出力電圧の振幅を測定する。
演算部25は、任意の周波数ωにおける増幅器1の閉ループゲインを測定し、閉ループゲインに基づいて増幅器1の位相補償用容量Cの大きさを制御する回路である。そのため、演算部25は振幅測定部23の出力が入力される。また、演算部25は制御部24に接続され、位相補償用容量Cの大きさを制御する容量制御信号を出力する。また、演算部25は正弦波発生部26に接続され、正弦波発生部26に対して周波数制御信号を出力すると共に、正弦波発生部26からのフィードバック情報(デジタル値)が入力される。
制御部24は演算部25から出力される容量制御信号に基づき、位相補償用容量Cの容量値を制御する。
正弦波発生部26は演算部25から出力される周波数制御信号に基づく発振周波数で正弦波のデジタル出力を生成する。正弦波発生部26はこのデジタル出力をDA変換器22に出力する。正弦波発生部26には例えば数値制御発振器(NCO:Numerical Controlled Oscillator)を用いる。
DA変換器22はデジタルアナログ変換器であり、正弦波発生部26からの正弦波のデジタル出力が入力されて、アナログ値の正弦波電圧に変換して出力する。DA変換器22はノードXに接続されており、DA変換器22から出力される正弦波電圧は抵抗R1を介して増幅器1の反転入力端子IN1に入力される。
演算部25は、正弦波発生部26からのフィードバック情報に含まれる正弦波発生部26から出力されたデジタル出力正弦波の大きさと、振幅測定部23から出力されるデジタル値の大きさとの比から閉ループゲインを求める。
一般にオペアンプの閉ループゲイン|G(ω)|は、図2(グラフはLogスケールで描かれている)に示されるように、位相余裕の減少に伴いピーキングがみられるようになる。例えば、ゲイン|G(ω)|のピーク値が低周波帯域でのゲイン|G(ω)|の約1.3倍(約2dB)のとき、位相余裕は約45°になる。本実施形態はこのような閉ループ特性を利用するものであり、ゲイン|G(ω)|のピーク値と低周波帯域でのゲイン|G(ω)|を求め、これらの比から安定性を判定する。
安定でない場合、すなわち位相余裕が小さい場合、はゲイン|G(ω)|のピーク値と低周波帯域でのゲイン|G(ω)|の比が、所望の位相余裕における比になるように位相補償用容量Cの容量値を調整する。例えば、ゲイン|G(ω)|のピーク値が低周波帯域でのゲイン|G(ω)|の3倍であり、位相余裕を約45°に設定したい場合は、ゲイン|G(ω)|のピーク値が低周波帯域でのゲイン|G(ω)|の約1.3倍になるように位相補償用容量Cの容量値を調整(容量値を大きく)する。
正弦波発生部26から例えばLogスケールで1オーダ10ポイントプロットできるような幅で周波数を変化させて正弦波電圧を出力する。こうすることで図2に示すような周波数ωに対するゲイン|G(ω)|の変化を求めることができる。
そして、ゲイン|G(ω)|がピーク値をとる周波数f1を検出する。本実施形態では例えば、低周波帯域を周波数f1の10分の1以下の周波数帯とし、ゲイン|G(ω)|のピーク値が低周波帯域でのゲインの1.3倍(約2dB)以下であれば安定であると判定する。これは位相余裕が約45°に相当する。
ゲイン|G(ω)|のピーク値が低周波帯域でのゲインの1.3倍より大きい場合は、演算部25は回路が不安定であると判定し、位相補償用容量Cの容量値を大きくするよう制御部24へ容量制御信号を出力する。制御部24はこの容量制御信号に基づき位相補償用容量Cの容量値を大きくするよう制御する。位相補償用容量Cの容量値増加に伴いゲイン|G(ω)|は減少する。ゲイン|G(ω)|のピーク値が低周波帯域でのゲインの1.3倍になるように容量値が調整される。
また、位相補償用容量Cの容量値を最初は大きな値に設定しておき、ゲイン|G(ω)|のピーク値が低周波帯域におけるゲイン|G(ω)|の1.3倍になるように位相補償用容量Cの容量値を徐々に小さくしていくように調整しても良い。
位相補償用容量Cの構成の一例を図3に示す。位相補償用容量Cは並列に接続されたn個(nは2以上の整数)の容量C1〜Cnを有し、それぞれの容量にはスイッチトランジスタTr1が直列に接続され、スイッチトランジスタTr2が並列に接続される。
スイッチトランジスタTr1のゲート電極にはオンオフ切替信号ON1〜ONnが入力され、オンオフ制御される。また、スイッチトランジスタTr2のゲート電極には反転されたオンオフ切替信号/ON1〜/ONnが入力され、オンオフ制御される。
制御部24から出力される容量制御信号がこのオンオフ切替信号であり、オンするトランジスタTr1の数を変えることで位相補償用容量Cの容量値を調整することができる。容量C1〜Cnはすべて同じ容量値となるようにしてもよいし、C1<C2<…<Cnとなるようにしてもよい。
位相補償用容量Cの容量値の調整方法について説明する。容量値は当初大きめの値に設定されているとする。位相余裕を45°〜55°に設定する場合の調整方法を図4に示すフローチャートを用いて説明する。
(ステップS1)増幅回路の設計から予想されるユニティゲイン周波数の10分の1倍をスタート周波数、10倍をストップ周波数とし、Logスケールで1オーダ10ポイントプロットできるようなステップで周波数を変化させて正弦波発生部26から正弦波電圧を発生する。
(ステップS2)各周波数における増幅器1からの出力電圧の振幅を振幅測定部23により測定し、振幅の最大値と、振幅が最大となる周波数の10分の1倍の周波数における振幅の上昇比を算出する。
(ステップS3)上昇比が1dBより小さいかどうかを判定する。小さい場合はステップS4へ進み、1dB以上なら調整を終了する。
(ステップS4)位相補償用容量Cの容量値を減らしてステップ1に戻る。
次に位相余裕を60°〜70°に設定する場合の調整方法を図5に示すフローチャートを用いて説明する。
(ステップS11)増幅回路の設計から予想されるユニティゲイン周波数の10分の1倍をスタート周波数、10倍をストップ周波数とし、Logスケールで1オーダ10ポイントプロットできるようなステップで周波数を変化させて正弦波発生部26から正弦波電圧を発生する。
(ステップS12)各周波数における増幅器1の出力電圧の振幅を振幅測定部23により測定し、振幅の最大値と、振幅が最大となる周波数の10分の1倍の周波数における振幅の上昇比を算出する。ここで振幅が最大となる周波数をfmとする。
(ステップS13)上昇比が3dBより小さいかどうかを判定する。小さい場合はステップS14へ進み、3dB以上の場合はステップS15へ進む。
(ステップS14)位相補償用容量Cの容量値を減らしてステップS11に戻る。
(ステップS15)周波数fmにおける出力振幅の周波数fm/10における出力振幅に対する減衰比を算出する。
(ステップS16)減衰比が0dB以下かどうかを判定する。0dBより大きい場合はステップS17へ進み、0dB以下なら調整を終了する。
(ステップS17)位相補償用容量Cの容量値を増加させてステップS15に戻る。
このような調整方法を用いて位相補償用容量の容量値を調整することで、増幅回路の位相余裕を所望の値にすることができる。なお、ステップS11〜S14は出力振幅が最大となる周波数fmを算出するための動作であるため、ステップS13での上昇比の閾値は3dB以外の値でもよい。
このように本実施形態による半導体集積回路は位相特性を評価することなく、振幅特性のみを測定することで回路が安定か否かを判定することができるため、位相特性を評価する回路が不要になり、コストを低減することができる。
また、位相補償容量の容量値を最適値にすることができるため、位相余裕を大きく取る必要がなく、回路を広帯域化できる。
また、正弦波発生部26に例えば、加算器、乗算器、フリップフロップ及びROM等で構成され得るNCOを用いているので、本実施形態による半導体集積回路はオンチップで構成することができる。
また、閉ループゲインがピーク値をとる周波数(周波数Aとする)及び低周波帯域(周波数Bとする)でのゲイン|G(ω)|の比から安定性を判定するため、周波数A及びBにおける出力端子OUTからの出力電圧の振幅(共に絶対値)を、相対精度良く測定できればよい。出力端子OUTからの出力電圧の振幅を絶対値として高精度に測定しなくて良いので、絶対精度が求められる回路より回路規模を小さくすることができる。
また、増幅器1に入力される正弦波電圧(正弦波発生部26から出力される正弦波のデジタル出力)は同じ大きさであるため、異なる周波数におけるゲイン|G(ω)|の比(相対値)は、AD変換器21を介して振幅測定部23にて測定される増幅器1の出力電圧の振幅の比となる。
例えば、増幅器1に周波数f1、f2の正弦波電圧Vin1、Vin2が入力され、その時の出力電圧をそれぞれVout1、Vout2、ゲインをそれぞれG1、G2とすると、G1=Vout1/Vin1、G2=Vout2/Vin2と表すことができる。ゲインG1、G2の比G1/G2はG1/G2=(Vout1・Vin2)/(Vout2・Vin1)となる。ここでVin1=Vin2の場合、G1/G2=Vout1/Vout2となり、ゲインの比は増幅器1の出力電圧の振幅比となることが分かる。
従って、ゲイン|G(ω)|を算出せずに、AD変換器21を介して振幅測定部23にて測定される増幅器1の出力電圧の振幅の比を用いて安定性を判定してもよい。
(第2の実施形態)図6に本発明の第2の実施形態による半導体集積回路の概略構成を示す。半導体集積回路は増幅器1、安定性判定調整回路3、抵抗R1、R2、スイッチSW1、SW2を備える。増幅器1は位相補償用容量Cを含む。
増幅器1はオペアンプであり、反転入力端子IN1、非反転入力端子IN2及び出力端子OUTを有する。
抵抗R1の一端はノードXに接続され、他端は増幅器1の反転入力端子IN1に接続される。ノードXは外部からのアナログ信号が与えられる端子である。
増幅器1の反転入力端子IN1には抵抗R1を介してノードXからアナログ信号が入力される。抵抗R2の一端は増幅器1の反転入力端子IN1に接続され、他端はスイッチSW1によって増幅器1の出力端子OUT又はDA変換器32に接続が切り替えられる。抵抗R2の他端が増幅器1の出力端子OUTに接続される場合、増幅器1には負帰還がかけられる。増幅器1の非反転入力端子IN2は接地されている。
安定性判定調整回路3はAD変換器31、DA変換器32、振幅測定部33、制御部34、演算部35及び正弦波発生部36を有する。
AD変換器31はアナログデジタル変換器であり、増幅器1の出力端子OUTからの信号が入力されて、デジタル値に変換して出力する。AD変換器31はさらに振幅測定部33に接続されて、このデジタル値を振幅測定部33に出力する。
振幅測定部33は、AD変換器31から出力されたデジタル値が入力されて、デジタル値の大きさを測定する。すなわち、振幅測定部33は、AD変換器31を介して増幅器1の出力電圧の振幅を測定する。
演算部35は、任意の周波数ωにおける増幅器1のループゲイン|βH(ω)|を測定し、ループゲイン|βH(ω)|に基づいてユニティゲイン周波数fuを算出する。ここでβは帰還率、H(ω)は開ループ利得(増幅器1単体の増幅率)を示す。また、ユニティゲイン周波数fu及び低周波帯域における閉ループゲイン|G(ω)|に基づいて増幅器1の位相補償用容量Cの大きさを制御する。
そのため、演算部35は振幅測定部33の出力が入力される。また、演算部35は制御部34に接続され、位相補償用容量Cの大きさを制御する容量制御信号及びスイッチSW1、SW2の切替を制御するスイッチ制御信号を出力する。また、演算部35は正弦波発生部36に接続され、正弦波発生部36に対して周波数制御信号を出力すると共に、正弦波発生部36からのフィードバック情報(デジタル値)が入力される。
制御部34は演算部35から出力される容量制御信号に基づき、位相補償用容量Cの容量値を制御する。また、スイッチ制御信号に基づき、スイッチSW1、SW2の切替制御を行う。
正弦波発生部36は演算部35から出力される周波数制御信号に基づく発振周波数で正弦波のデジタル出力を生成する。正弦波発生部36はこのデジタル出力をDA変換器32に出力する。正弦波発生部36には例えば数値制御発振器(NCO:Numerical Controlled Oscillator)を用いる。
DA変換器32はデジタルアナログ変換器であり、正弦波発生部36からの正弦波のデジタル出力が入力されて、アナログ値の正弦波電圧に変換して出力する。DA変換器32はスイッチSW2を介してノードXに接続されており、スイッチSW2がオンしているとき、DA変換器22から出力される正弦波電圧は抵抗R1を介して増幅器1の反転入力端子IN1に入力される。また、スイッチSW1を介して抵抗R2に正弦波電圧を与えることができる。
演算部35は、正弦波発生部36からのフィードバック情報に含まれる正弦波発生部36から出力されたデジタル出力正弦波の大きさと、振幅測定部33から出力されるデジタル値の大きさとの比から増幅器1のループゲイン|βH(ω)|、閉ループゲイン|G(ω)|を求める。スイッチSW2をオフし、抵抗R2の一端がDA変換器32に接続するようにスイッチSW1を切り替えることでループゲイン|βH(ω)|を測定することができる。また、スイッチSW2をオンし、抵抗R2の一端が増幅器1の出力端子OUTに接続するようにスイッチSW1を切り替えることで閉ループゲイン|G(ω)|を測定することができる。
一般にオペアンプのループゲイン|βH(ω)|は図7に示すように周波数の増加に対して一定の傾きで減少し、ユニティゲイン周波数fuでループゲイン|βH(ω)|=1となる。この傾きは設計時のシミュレーションから分かっており、1つの周波数(ループゲイン|βH(ω)|が周波数の増加に伴い一定の傾きで減少する領域の周波数)におけるループゲイン|βH(ω)|を測定することでユニティゲイン周波数fuは容易に算出することができる。ピーキングがみられる閉ループゲイン|G(ω)|では、ユニティゲイン周波数fuにおいてピーク値をとる。従って、本実施形態はこのようにして算出されたユニティゲイン周波数fu及び低周波帯域(例えば周波数fu/10)における閉ループゲイン|G(ω)|を測定し、これらの比から安定性を判定するものである。
この半導体集積回路を用いた安定性の判定及び位相補償用容量の容量値調整の方法を図8に示すフローチャートを用いて説明する。
(ステップS21)スイッチSW2をオフし、抵抗R2にDA変換器32から出力される正弦波電圧が入力されるようにスイッチSW1を切り替える。演算部35において増幅器1のループゲイン|βH(ω)|を測定し、設計時のシミュレーションに基づき、ユニティゲイン周波数fuを算出する。
(ステップS22)スイッチSW2をオンし、抵抗R2に増幅器1の出力端子OUTが接続されるようにスイッチSW1を切り替える。演算部35が、ユニティゲイン周波数fuと周波数fu/10の正弦波電圧を出力するよう正弦波発生部36へ周波数制御信号を出力し、ユニティゲイン周波数fuと周波数fu/10のそれぞれでの閉ループゲイン|G(ω)|を測定する。
(ステップS23)ユニティゲイン周波数fuにおけるゲイン|G(ω)|が閉ループゲインのピーク値、周波数fu/10におけるゲイン|G(ω)|が低周波帯域でのゲインとみなすことができ、両者の比が基準値(例えば1.3倍)以下であれば回路が安定であると判定される。比が基準値より大きい場合は位相余裕が小さく不安定であると判定し、演算部35が容量制御信号を制御部34へ出力し、位相補償用容量Cの容量値を調整する。容量値の調整は上記第1の実施形態と同様であるので説明を省略する。
上記第1の実施形態では複数の周波数におけるゲイン|G(ω)|を測定し、ピーク値をとる周波数を検出する必要があった。しかし本実施形態では1つの周波数におけるループゲイン|βH(ω)|を測定し、それを用いて閉ループゲイン|G(ω)|がピーク値をとるユニティゲイン周波数fuを求めるため、安定性の判定及び位相補償用容量の調整に要する時間を短縮することができる。
1つの周波数でのループゲイン|βH(ω)|の測定からユニティゲイン周波数fuを測定しているが、複数の周波数でのループゲイン|βH(ω)|を測定し、より精度高くユニティゲイン周波数fuを求めるようにしても良い。
このように本実施形態に係る半導体集積回路により振幅特性のみを測定することで回路が安定か否かを高速に判定することができる。また、位相補償容量の容量値を最適値にすることで回路を広帯域化できる。また、正弦波発生部36にNCOを用いているのでオンチップにすることができる。
(第3の実施形態)図9に本発明の第3の実施形態による半導体集積回路の概略構成を示す。半導体集積回路は増幅器1、安定性判定調整回路4、抵抗R1、R2、スイッチSW1、SW2を備える。増幅器1は位相補償用容量Cを含む。
安定性判定調整回路4はアナログデジタル変換器であるAD変換器41、デジタルアナログ変換器であるDA変換器42、振幅測定部43、制御部44、演算部45、正弦波発生部46及び位相測定部47を有する。
抵抗R2の一端は増幅器1の反転入力端子IN1に接続され、他端はスイッチSW1によって増幅器1の出力端子OUT又はDA変換器42に接続が切り替えられる。また、スイッチSW1はDA変換器42とAD変換器41とを接続するように切り替えることができる。スイッチSW1の切り替え制御は演算部45より出力されるスイッチ制御信号に基づき制御部44により行われる。
位相測定部47は、AD変換器41を介して増幅器1又はDA変換器42の出力電圧の位相を測定し、測定結果を演算部45へ出力する。
抵抗R1、スイッチSW2、振幅測定部43、正弦波発生部46等の接続関係は図6に示す上記第2の実施形態による半導体集積回路と同様のため省略する。
この半導体集積回路を用いた安定性の判定及び位相補償用容量の容量値調整の方法を説明する。
まず、上記第2の実施形態と同様の方法でユニティゲイン周波数fuを求め、周波数fuの正弦波電圧を出力するよう演算部45が正弦波発生部46へ周波数制御信号を出力する。
次に、スイッチSW2をオフし、抵抗R2にDA変換器42の出力が入力するようSW1を切り替えて位相測定部47において増幅器1の出力の位相Ph1を測定する。
続いて、DA変換器42の出力端子とAD変換器41の入力端子とが接続するようにスイッチSW1を切り替え、位相測定部47においてDA変換器42の出力の位相Ph2を測定する。
測定された2つの位相Ph1、Ph2の位相差を演算部45にて求め、ユニティゲイン周波数fuでの位相余裕に基づいての安定性の判定を行う。また、位相差(又は位相余裕)が所定値となるように位相補償用容量Cの調整を行う。
本実施形態による半導体集積回路は位相測定部を備えるためコスト低減とはならないが、位相余裕を正確に求めることができるため、最適な位相補償容量値を求めることができ、安定で広帯域な増幅回路を得ることができる。
(応用形態)上記実施形態による半導体集積回路はマルチモード対応の無線トランシーバLSIに含まれるアンプへの使用に適している。上記第1の実施形態による半導体集積回路をマルチモード対応の無線トランシーバLSIに含まれるアンプに適用した例を図10に示す。この無線トランシーバLSIでは、ZigBee(ジグビー)用、Bluetooth(ブルートゥース)用、WLAN(ワイヤレスLAN)用のアナログデジタル変換器ADC1〜3がそれぞれスイッチSW3〜5を介してアンプ101に接続されている。
安定性判定調整回路2内のAD変換器21、DA変換器22がそれぞれアンプ101の出力端子、入力端子に接続される。
スイッチSW3〜5の切り替えによりアンプ101の用途はZigBee、Bluetooth又はWLANになり、用途の切り替わり時に安定性判定調整回路2がアンプ101の位相補償用容量Cの容量値を調整する。
これにより無線トランシーバLSIは用途毎にアンプの位相補償用容量が最適化され、効率的に動作することができる。
上述した実施の形態はいずれも一例であって制限的なものではないと考えられるべきである。例えば、上記第1乃至第3の実施形態では反転増幅器の構成で説明をしたが、非反転増幅器又は差動増幅器構成にも適用することが出来る。
本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の第1の実施形態に係る半導体集積回路の概略構成図である。 閉ループゲインの一例を示す図である。 位相補償用容量の概略構成図である。 位相補償用容量の容量値調整のフローチャートを示す図である。 位相補償用容量の容量値調整のフローチャートを示す図である。 本発明の第2の実施形態に係る半導体集積回路の概略構成図である。 ループゲインの一例を示す図である。 同第2の実施形態による安定性判定のフローチャートを示す図である。 本発明の第3の実施形態に係る半導体集積回路の概略構成図である。 マルチモード対応無線トランシーバLSIに含まれるアンプへの適用例を示す図である。
符号の説明
1 増幅器
2 安定性判定調整回路

Claims (5)

  1. 位相補償容量を含み帰還ループを有する増幅回路と、
    所定の周波数における前記増幅回路の出力電圧の振幅を測定し、前記振幅の比に基づいて前記位相補償容量の容量値を調整する安定性判定調整回路と、
    を備えることを特徴とする半導体集積回路。
  2. 位相補償容量を含み、第1及び第2の入力端子からの入力電圧差を増幅して出力端子から出力する増幅器を有し、前記第1の入力端子と前記出力端子との間に帰還ループを形成する増幅回路と、
    周波数制御信号に基づいて周波数を変化させて正弦波電圧を前記第1又は第2の入力端子に到る経路を介して前記第1又は第2の入力端子に入力させる正弦波発生部と、
    前記出力端子に接続され、前記出力端子からの出力電圧の振幅を測定する振幅測定部と、
    容量制御信号に基づき前記位相補償容量の容量値を調整する制御部と、
    前記周波数制御信号を出力し、前記振幅測定部において測定される振幅及び前記正弦波発生部から出力される正弦波電圧の振幅から前記周波数制御信号に基づく周波数における閉ループゲインを算出し、第1の周波数における前記閉ループゲインと前記第1の周波数より低い第2の周波数における前記閉ループゲインとの比が所定値になるように前記制御部へ前記容量制御信号を出力する演算部と、
    を備えることを特徴とする半導体集積回路。
  3. 前記演算部は、前記閉ループゲインが最大値となる周波数を第1の周波数とし、前記最大値と前記第2の周波数における前記閉ループゲインとの比が所定値になるように前記容量制御信号を出力することを特徴とする請求項2に記載の半導体集積回路。
  4. 周波数制御信号に基づいて周波数を変えて正弦波電圧を出力する正弦波発生部と、
    位相補償容量を含み、第1及び第2の入力端子からの入力電圧差を増幅して出力端子から出力する増幅器と、前記第1の入力端子と前記出力端子とを接続して帰還ループを形成するか又は前記第1の入力端子と前記正弦波発生部とを接続するかを切り替える第1のスイッチと、を有する増幅回路と、
    前記第1又は第2の入力端子と前記正弦波発生部との間に接続される第2のスイッチと、
    前記出力端子に接続され、前記出力端子からの出力電圧の振幅を測定する振幅測定部と、
    スイッチ制御信号に基づき前記第1及び第2のスイッチの制御を行い、容量制御信号に基づき前記位相補償容量の容量値の調整を行う制御部と、
    前記周波数制御信号を出力し、前記第1のスイッチを介して前記第1の入力端子と前記正弦波発生部とが接続され、前記第2のスイッチがオフするように前記スイッチ制御信号を出力して任意の周波数における前記増幅回路のループゲインを求め、前記ループゲインに基づきユニティゲイン周波数を算出し、前記第1のスイッチを介して前記第1の入力端子と前記出力端子とが接続され帰還ループを形成し、前記第2のスイッチがオンするように前記スイッチ制御信号を出力して、前記ユニティゲイン周波数における前記増幅回路の閉ループゲインと前記ユニティゲイン周波数より低い第2の周波数における閉ループゲインとの比を算出し、前記比が所定値になるように前記制御部へ前記容量制御信号を出力する演算部と、
    を備えることを特徴とする半導体集積回路。
  5. 周波数制御信号に基づいて周波数を変えて正弦波電圧を出力する正弦波発生部と、
    位相補償容量を含み、第1及び第2の入力端子からの入力電圧差を増幅して出力端子から出力する増幅器と、前記第1の入力端子と前記出力端子とを接続して帰還ループを形成するか又は前記第1の入力端子と前記正弦波発生部とを接続するか又は前記正弦波発生部と前記出力端子とを接続するかを切り替える第1のスイッチと、を有する増幅回路と、
    前記第1又は第2の入力端子と前記正弦波発生部との間に接続される第2のスイッチと、
    前記出力端子に接続され、与えられる信号の振幅を測定する振幅測定部と、
    前記出力端子に接続され、与えられる信号の位相を測定する位相測定部と、
    スイッチ制御信号に基づき前記第1及び第2のスイッチの制御を行い、容量制御信号に基づき前記位相補償容量の容量値の調整を行う制御部と、
    前記周波数制御信号を出力し、前記第1のスイッチを介して前記第1の入力端子と前記正弦波発生部とが接続され、前記第2のスイッチがオフするように前記スイッチ制御信号を出力して任意の周波数における前記増幅回路のループゲインを求め、前記ループゲインに基づきユニティゲイン周波数を算出し、前記正弦波発生部の出力する正弦波電圧の周波数が前記ユニティゲイン周波数となるように前記周波数制御信号を出力し、前記第1のスイッチを介して前記正弦波発生部と前記出力端子とが接続され、前記第2のスイッチがオフするように前記スイッチ制御信号を出力した際に前記位相測定部で測定される位相と、前記第1のスイッチを介して前記第1の入力端子と前記出力端子とが接続され帰還ループを形成し、前記第2のスイッチがオンするように前記スイッチ制御信号を出力した際に前記位相測定部で測定される位相との位相差を算出し、前記位相差が所定値になるように前記制御部へ前記容量制御信号を出力する演算部と、
    を備えることを特徴とする半導体集積回路。
JP2007064834A 2007-03-14 2007-03-14 半導体集積回路 Expired - Fee Related JP4580950B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007064834A JP4580950B2 (ja) 2007-03-14 2007-03-14 半導体集積回路
US12/047,724 US7671683B2 (en) 2007-03-14 2008-03-13 Semiconductor integrated circuit and method for adjusting a capacitance value of a phase compensating capacitor
CN2008100865379A CN101266275B (zh) 2007-03-14 2008-03-14 半导体集成电路及其相位补偿用电容的电容值调整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007064834A JP4580950B2 (ja) 2007-03-14 2007-03-14 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2008228029A true JP2008228029A (ja) 2008-09-25
JP4580950B2 JP4580950B2 (ja) 2010-11-17

Family

ID=39762064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007064834A Expired - Fee Related JP4580950B2 (ja) 2007-03-14 2007-03-14 半導体集積回路

Country Status (3)

Country Link
US (1) US7671683B2 (ja)
JP (1) JP4580950B2 (ja)
CN (1) CN101266275B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455676B2 (en) 2014-03-31 2016-09-27 Megachips Corporation Semiconductor circuit and amplifier circuit
US9525390B2 (en) 2014-08-19 2016-12-20 Rohm Co., Ltd. Switching circuit

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237488B2 (en) * 2010-05-06 2012-08-07 Aeroflex Colorado Springs Inc. Continuous-time circuit and method for capacitance equalization based on electrically tunable voltage pre-distortion of a C-V characteristic
US10033331B1 (en) * 2016-12-29 2018-07-24 Texas Instruments Incorporated Op-amp IC chip
CN112838023B (zh) * 2019-11-25 2022-12-16 中芯国际集成电路制造(天津)有限公司 一种半导体制造设备的补偿调节方法、装置及系统
CN111913027A (zh) * 2020-08-05 2020-11-10 青岛鼎信通讯股份有限公司 一种应用于电力电子变压器的高压宽频的电压检测电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111507A (ja) * 1983-11-21 1985-06-18 Nippon Telegr & Teleph Corp <Ntt> 増幅回路
JPS60233914A (ja) * 1984-04-19 1985-11-20 エヌ・ベー・フイリツプス・フルーイランペンフアブリケン 増幅器
JPH05144025A (ja) * 1991-11-19 1993-06-11 Matsushita Electric Ind Co Ltd 光学式記録再生装置
JPH10276050A (ja) * 1997-03-28 1998-10-13 Hitachi Ltd 増幅回路及び通信用lsi
JP2004120564A (ja) * 2002-09-27 2004-04-15 Ricoh Co Ltd 演算増幅器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836861A (en) * 1973-03-02 1974-09-17 Beckman Instruments Inc Low dissipation power amplifier
SE515107C2 (sv) * 1996-06-17 2001-06-11 Abb Ab Förfarande och anordning för kompensering av reaktiv effekt
SE516753C2 (sv) * 1999-06-11 2002-02-26 Allgon Ab Metod och anordning för bestämning av stabilitetsmarginal i en repeater
JP2001274332A (ja) * 2000-03-27 2001-10-05 Mitsumi Electric Co Ltd 半導体装置
JP4557139B2 (ja) 2004-06-29 2010-10-06 富士電機システムズ株式会社 発振判定機能付き電子トランス
JP4246177B2 (ja) * 2005-04-28 2009-04-02 シャープ株式会社 オフセット補正回路およびオペアンプ回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111507A (ja) * 1983-11-21 1985-06-18 Nippon Telegr & Teleph Corp <Ntt> 増幅回路
JPS60233914A (ja) * 1984-04-19 1985-11-20 エヌ・ベー・フイリツプス・フルーイランペンフアブリケン 増幅器
JPH05144025A (ja) * 1991-11-19 1993-06-11 Matsushita Electric Ind Co Ltd 光学式記録再生装置
JPH10276050A (ja) * 1997-03-28 1998-10-13 Hitachi Ltd 増幅回路及び通信用lsi
JP2004120564A (ja) * 2002-09-27 2004-04-15 Ricoh Co Ltd 演算増幅器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455676B2 (en) 2014-03-31 2016-09-27 Megachips Corporation Semiconductor circuit and amplifier circuit
US9525390B2 (en) 2014-08-19 2016-12-20 Rohm Co., Ltd. Switching circuit

Also Published As

Publication number Publication date
US20080224767A1 (en) 2008-09-18
CN101266275A (zh) 2008-09-17
CN101266275B (zh) 2011-06-08
US7671683B2 (en) 2010-03-02
JP4580950B2 (ja) 2010-11-17

Similar Documents

Publication Publication Date Title
KR101126053B1 (ko) 동적 바이어스를 갖는 증폭기
JP5045151B2 (ja) 送信電力制御回路
JP4738090B2 (ja) Btl方式の増幅回路
US8854125B2 (en) Linear amplifier that perform level shift and method of level shifting
JP4580950B2 (ja) 半導体集積回路
US7642852B2 (en) Resistor self-trim circuit for increased performance
JP4527592B2 (ja) 定電圧電源回路
JP2007528682A (ja) ハイリニア可変利得増幅器
JP2014174737A (ja) 定電圧回路
US20150028956A1 (en) Semiconductor device
CN113016138A (zh) 被斩断三角波pwm量化器和具有可控的模拟增益和可校准影响特性的多个非理想的增益的量化器的pwm调制器
WO2011161858A1 (ja) 電力検出回路
JP2008544724A (ja) 広ダイナミックレンジスイッチング可変利得増幅器および制御
JP2007233657A (ja) 増幅器とそれを用いた降圧レギュレータ及び演算増幅器
JP2006319388A (ja) 自動利得制御回路及びそれを用いた正弦波発振回路
KR100416168B1 (ko) 전력 증폭기
JP2008227667A (ja) 可変利得増幅回路
JP2012186715A (ja) 信号変換装置及び信号変換方法
JP2002208823A (ja) 増幅回路
JP2008227712A (ja) 可変ゲイン増幅回路
JP2005080090A (ja) 差動増幅回路の出力電圧制御回路及び電圧検出器
JPWO2003028210A1 (ja) 低消費電力の可変利得増幅器
US11047890B2 (en) Minimizing phase mismatch and offset sensitivity in a dual-path system
KR100657822B1 (ko) 광대역 가변 이득 증폭기
JP2012015954A (ja) 位相可変増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100730

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees