JP3555887B2 - 自動利得制御装置 - Google Patents
自動利得制御装置 Download PDFInfo
- Publication number
- JP3555887B2 JP3555887B2 JP2001356209A JP2001356209A JP3555887B2 JP 3555887 B2 JP3555887 B2 JP 3555887B2 JP 2001356209 A JP2001356209 A JP 2001356209A JP 2001356209 A JP2001356209 A JP 2001356209A JP 3555887 B2 JP3555887 B2 JP 3555887B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- circuit
- output
- variable
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、広いダイナミックレンジを持つ受信信号を受信する受信機に利用する。特に、受信信号レベルを所定の受信信号レベルとなるように制御する自動利得制御技術に関する。
【０００２】
【従来の技術】
バースト信号を受信するための高速自動利得制御（オートマティック ゲインコントロール、Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ、ＡＧＣ）方式として、特願平８−２１０８２５に示されるように、可変利得アンプを粗調整と微調整の２段階に分けて制御する方式が知られている。この方式の動作について、図１０を用いて説明する。図１０において、９０は入力端子、９１は受信電力検出回路、９２は可変利得アンプ、９３はバースト検出回路、９４はタイミング制御回路、９５は利得粗調整制御回路、９６は利得微調整制御回路、９７はセレクタ、９８は出力端子である。
【０００３】
入力端子９０から入力された受信信号は、受信電力検出回路９１でその信号電力が求められ、バースト検出回路９３に供給される。バースト検出回路９３は、入力された信号電力が予め定められたしきい値より大きくなるとバーストを受信したと認識し、受信開始制御信号をタイミング制御回路９４に出力する。
【０００４】
一方、受信電力検出回路９１の出力は、利得粗調整制御回路９５にも供給される。利得粗調整制御回路９５は、受信電力検出回路９１から入力された信号電力に基づき、受信信号レベルが所定のレベルとなるように可変利得アンプ９２の利得を制御するための粗調利得制御信号を出力する。
【０００５】
タイミング制御回路９４は、受信開始制御信号が入力された時点に基づき、利得粗調整制御回路９５の処理時間をカウントし、その処理が完了する時点に、利得粗調制御完了信号を利得粗調整制御回路９５へ出力する。同時に、セレクタ９７に対してセレクタ制御信号を出力し、利得粗調整制御回路９５からの信号を選択して可変利得アンプ９２へ出力するように制御する。
【０００６】
その後、利得微調整制御回路９６は、可変利得アンプ９２の出力を入力し、受信信号レベルが所定のレベルとなるように利得を微調整し、可変利得アンプの利得を制御するための微調整利得制御信号を出力する。タイミング制御回路９４は、受信開始制御信号が入力された時点に基づき、利得微調整制御回路９６の処理時間をカウントし、その処理が完了する時点に、利得微調制御完了信号を利得微調整制御回路９６へ出力する。同時に、セレクタ９７に対してセレクタ制御信号を出力し、利得微調整制御回路９６からの信号を選択して可変利得アンプ９２へ出力するように制御する。
【０００７】
【発明が解決しようとする課題】
しかしながらこの方式では、ダイナミックレンジが広い受信信号を受信する場合に、広いダイナミックレンジを持つ可変利得アンプを用いなければならない。このとき、可変利得アンプばかりではなく、その周辺回路に対しても広いダイナミックレンジにわたる線形性が要求され、設計が複雑になるとともに、コストも増大する。
【０００８】
本発明は、このような背景に行われたものであって、広いダイナミックレンジを持つ受信信号を受信する際に、迅速かつ低コストで、受信信号レベルを所定のレベルとなるように制御することができる自動利得制御方法および自動利得制御装置およびプログラムを提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明では、粗調整の段階で、可変利得アンプばかりではなく、可変減衰器も用いて、可変利得アンプと可変減衰器を同時に制御する。このように、可変減衰器と可変利得アンプの両方を用いた制御を行うため、可変利得アンプに要求されるダイナミックレンジを狭くできる。また、可変減衰器を可変利得アンプの前段に配することで、可変減衰器以降の回路に対する線形性の要求も緩和され、回路設計が容易になるとともに、コストの低減も図れる。また、本発明では、微調整段階における制御は、ディジタル演算処理で実現できる構成であり、迅速かつ高精度な制御を行うことができる。
【００１０】
すなわち、本発明の第一の観点は、受信信号を所定のレベルとなるように利得を自動的に設定する自動利得制御方法であって、本発明の特徴とするところは、前記受信信号のレベルに基づいて前記所定のレベルと等しくなるように可変減衰制御信号と粗調可変利得アンプ制御信号とを出力する第一の利得設定過程と、前記受信信号と前記可変減衰制御信号とを入力し前記受信信号に前記可変減衰制御信号に基づいた減衰を与える可変減衰過程と、前記可変減衰過程の出力と前記粗調可変利得アンプ制御信号もしくは微調可変利得アンプ制御信号とを可変利得アンプ制御信号として入力し前記可変利得アンプ制御信号に基づいた利得を前記可変減衰過程の出力に与える可変利得過程と、前記可変利得過程の出力と前記粗調可変利得アンプ制御信号とを入力し前記可変利得過程の出力レベルが前記所定のレベルと等しくなるように前記微調可変利得アンプ制御信号を出力する第二の利得設定過程と、前記粗調可変利得アンプ制御信号または前記微調可変利得アンプ制御信号のいずれかを選択して前記可変利得アンプ制御信号として出力する選択過程とを有するところにある。
【００１１】
本発明の第二の観点は、受信信号を所定のレベルとなるように利得を自動的に設定する手段を備えた自動利得制御装置であって、本発明の特徴とするところは、前記設定する手段は、前記受信信号を入力して可変減衰制御信号に基づいて前記受信信号に段階的な減衰を与える可変減衰器と、前記可変減衰器からの出力を入力し可変利得制御信号に基づいて前記可変減衰器からの出力に利得を与える可変利得アンプと、前記受信信号を入力してレベルを検出する信号レベル検出回路と、前記信号レベル検出回路の出力を入力し前記受信信号のレベルが前記所定のレベルとなるように前記可変減衰制御信号と粗調可変利得制御信号とを出力する利得粗調整制御回路と、前記可変利得アンプの出力と前記粗調可変利得制御信号と前記所定のレベルとを入力し前記可変利得アンプの出力信号レベルが前記所定のレベルとなるように前記粗調可変利得制御信号を調整して微調可変利得制御信号として出力する利得微調整制御回路と、前記微調可変利得制御信号または前記粗調可変利得制御信号のいずれかを選択して前記可変利得制御信号として出力する第一のセレクタとを備えたところにある。
【００１２】
前記可変減衰器は、ｊ段（２≦ｊ、整数）の異なる減衰量を与える手段を備え、前記利得粗調整制御回路は、ｊ−１個のしきい値を記憶する第一のメモリと、前記ｊ−１個のそれぞれのしきい値と前記信号レベル検出回路の出力とを比較する第一の比較回路と、前記第一の比較回路の出力を前記可変減衰制御信号として出力する手段と、前記信号レベル検出回路の出力に対応した前記粗調可変利得制御信号を記憶する第二のメモリと、前記信号レベル検出回路の出力を読み出しアドレスとして前記第二のメモリから読み出された値を前記粗調可変利得制御信号として出力する手段とを備えることが望ましい。
【００１３】
前記利得微調整制御回路は、前記可変利得アンプの出力信号レベルを測定する信号レベル測定回路と、前記信号レベル測定回路の出力と前記所定のレベルとの比を求める除算回路と、前記粗調可変利得制御信号に基づく前記可変利得アンプの利得を求める利得推定回路と、前記利得推定回路出力と前記除算回路の出力とを乗算し前記可変利得アンプの微調整後の利得を求める乗算回路と、前記可変利得アンプの微調整後の利得を入力し前記可変利得アンプの微調整後の利得を生じさせる制御電圧を推定して前記微調可変利得制御信号として出力する制御電圧推定回路とを備えることが望ましい。
【００１４】
前記利得推定回路は、ｋ−１個（２≦ｋ、整数）のしきい値を記憶する第三のメモリと、ｋ個の乗算係数を記憶する第四のメモリと、ｋ個の加算係数を記憶する第五のメモリと、前記第三のメモリに記憶されている前記ｋ−１個のしきい値と前記粗調可変利得制御信号の値とを比較する第二の比較回路と、前記第二の比較回路の出力に基づいて前記第四のメモリに記憶されている前記ｋ個の乗算係数のいずれかを選択して粗調整利得導出用乗算係数として出力する第二のセレクタと、前記第二の比較回路の出力に基づいて前記第五のメモリに記憶されている前記ｋ個の加算係数のいずれかを選択して粗調整利得導出用加算係数として出力する第三のセレクタと、前記粗調可変利得制御信号の値と前記粗調整利得導出用乗算係数とを乗算して出力する乗算回路と、前記乗算回路の出力と前記粗調整利得導出用加算係数とを加算し前記粗調可変利得制御信号に基づく可変利得アンプの利得として出力する加算回路とを備えることが望ましい。
【００１５】
前記制御電圧推定回路は、ｋ−１個（２≦ｋ、整数）のしきい値を記憶する第六のメモリと、ｋ個の加算係数を記憶する第七のメモリと、ｋ個の乗算係数を記憶する第八のメモリと、前記第六のメモリに記憶されている前記ｋ−１個のしきい値と前記可変利得アンプの微調整後の利得とを比較する第三の比較回路と、前記第三の比較回路の出力に基づいて前記第七のメモリに記憶されている前記ｋ個の加算係数のいずれかを選択して微調整後利得生成制御信号導出用加算係数として出力する第四のセレクタと、前記第三の比較回路の出力に基づいて前記第八のメモリに記憶されている前記ｋ個の乗算係数のいずれかを選択して微調整後利得生成制御信号導出用乗算係数として出力する第五のセレクタと、前記可変利得アンプの微調整後の利得と前記微調整後利得生成制御信号導出用加算係数とを加算して出力する加算回路と、前記加算回路出力と前記微調整後利得生成制御信号導出用乗算係数とを乗算し前記微調可変利得制御信号として出力する乗算回路とを備えることが望ましい。
【００１６】
本発明の第三の観点は、情報処理装置にインストールすることにより、その情報処理装置に、受信信号が所定のレベルとなるように利得を自動的に設定する機能を実現させるプログラムであって、本発明の特徴とするところは、前記設定する機能として、前記受信信号を入力して可変減衰制御信号に基づいて前記受信信号に段階的な減衰を与える機能と、前記段階的な減衰を与える機能からの出力を入力し可変利得制御信号に基づいて前記段階的な減衰を与える機能からの出力に利得を与える機能と、前記受信信号を入力してレベルを検出する機能と、前記レベルを検出する機能の出力を入力し前記受信信号のレベルが前記所定のレベルとなるように前記可変減衰制御信号と粗調可変利得制御信号とを出力する利得粗調整制御機能と、前記利得を与える機能の出力と前記粗調可変利得制御信号と前記所定のレベルとを入力し前記利得を与える機能の出力信号レベルが前記所定のレベルとなるように前記粗調可変利得制御信号を調整して微調可変利得制御信号として出力する利得微調整制御機能と、前記微調可変利得制御信号または前記粗調可変利得制御信号のいずれかを選択して前記可変利得制御信号として出力する第一のセレクタ機能とを実現させるところにある。
【００１７】
前記段階的な減衰を与える機能は、ｊ段（２≦ｊ、整数）の異なる減衰量を与える機能を備え、前記利得粗調整制御機能として、ｊ−１個のしきい値を記憶する第一のメモリ機能と、前記ｊ−１個のそれぞれのしきい値と前記レベルを検出する機能の出力とを比較するｊ−１個の第一の比較機能と、前記第一の比較機能の出力を前記可変減衰制御信号として出力する機能と、前記レベルを検出する機能の出力に対応した前記粗調可変利得制御信号を記憶する第二のメモリ機能と、前記レベルを検出する機能の出力を読み出しアドレスとして前記第二のメモリ機能から読み出された値を前記粗調可変利得制御信号として出力する機能とを実現させることが望ましい。
【００１８】
前記利得微調整制御機能として、前記利得を与える機能の出力信号レベルを測定する機能と、前記レベルを測定する機能の出力と前記所定のレベルとの比を求める除算機能と、前記粗調可変利得制御信号に基づく前記利得を与える機能の利得を求める利得推定機能と、前記利得推定機能の出力と前記除算機能の出力とを乗算し前記利得を与える機能の微調整後の利得を求める乗算機能と、前記利得を与える機能の微調整後の利得を入力し前記利得を与える機能の微調整後の利得を生じさせる制御電圧を推定して前記微調可変利得制御信号として出力する制御電圧推定機能とを実現させることが望ましい。
【００１９】
前記利得推定機能として、ｋ−１個（２≦ｋ、整数）のしきい値を記憶する第三のメモリ機能と、ｋ個の乗算係数を記憶する第四のメモリ機能と、ｋ個の加算係数を記憶する第五のメモリ機能と、前記第三のメモリ機能に記憶されている前記ｋ−１個のしきい値と前記粗調可変利得制御信号の値とを比較する第二の比較機能と、前記第二の比較機能の出力に基づいて前記第四のメモリ機能に記憶されている前記ｋ個の乗算係数のいずれかを選択して粗調整利得導出用乗算係数として出力する第二のセレクタ機能と、前記第二の比較機能の出力に基づいて前記第五のメモリ機能に記憶されている前記ｋ個の加算係数のいずれかを選択して粗調整利得導出用加算係数として出力する第三のセレクタ機能と、前記粗調可変利得制御信号の値と前記粗調整利得導出用乗算係数とを乗算して出力する乗算機能と、前記乗算機能の出力と前記粗調整利得導出用加算係数とを加算し前記粗調可変利得制御信号に基づく前記利得を与える機能の利得として出力する加算機能と実現させることが望ましい。
【００２０】
前記制御電圧推定機能として、ｋ−１個（２≦ｋ、整数）のしきい値を記憶する第六のメモリ機能と、ｋ個の加算係数を記憶する第七のメモリ機能と、ｋ個の乗算係数を記憶する第八のメモリ機能と、前記第六のメモリ機能に記憶されている前記ｋ−１個のしきい値と前記利得を与える機能の微調整後の利得とを比較する第三の比較機能と、前記第三の比較機能の出力に基づいて前記第七のメモリ機能に記憶されている前記ｋ個の加算係数のいずれかを選択して微調整後利得生成制御信号導出用加算係数として出力する第四のセレクタ機能と、前記第三の比較機能の出力に基づいて前記第八のメモリ機能に記憶されている前記ｋ個の乗算係数のいずれかを選択して微調整後利得生成制御信号導出用乗算係数として出力する第五のセレクタ機能と、前記利得を与える機能の微調整後の利得と前記微調整後利得生成制御信号導出用加算係数とを加算して出力する加算機能と、前記加算機能の出力と前記微調整後利得生成制御信号導出用乗算係数とを乗算し前記微調可変利得制御信号として出力する乗算機能とを実現させることが望ましい。
【００２１】
本発明のプログラムは、前記情報処理装置が読取可能な記録媒体に記録されることにより、前記情報処理装置は、この記録媒体を用いて本発明のプログラムをインストールすることができる。あるいは、本発明のプログラムを保持するサーバからネットワークを介して直接前記情報処理装置に本発明のプログラムをインストールすることもできる。
【００２２】
これにより、コンピュータ装置等の情報処理装置により、広いダイナミックレンジを持つ受信信号を受信する際に、迅速かつ低コストで、受信信号レベルを所定のレベルとなるように制御することができる自動利得制御装置を実現することができる。
【００２３】
【発明の実施の形態】
本発明実施例の自動利得制御装置の構成を図１、図２、図３、図６、図８、図９を参照して説明する。図１は本発明の自動利得制御装置の実施例を示す系統図である。図２は本発明の自動利得制御方法の実施例を示す模式図であり、横軸に時間をとり、縦軸に受信信号レベルをとる。図３は利得粗調整制御回路の実施例を示す系統図である。図６は利得微調整制御回路の実施例を示す系統図である。図８は利得推定回路の実施例を示す系統図である。図９は制御電圧推定回路の実施例を示す系統図である。
【００２４】
本実施例は、図２に示すように、受信信号が所定のレベルとなるように利得を自動的に設定する手段を備えた自動利得制御装置であって、本実施例の特徴とするところは、図１に示すように、前記設定する手段は、前記受信信号を入力して可変減衰制御信号に基づいて前記受信信号に段階的な減衰を与える可変減衰器２２と、可変減衰器２２からの出力を入力し可変利得制御信号に基づいて可変減衰器２２からの出力に利得を与える可変利得アンプ２３と、前記受信信号を入力してレベルを検出する信号レベル検出回路２１と、信号レベル検出回路２１の出力を入力し前記受信信号のレベルが前記所定のレベルとなるように前記可変減衰制御信号と粗調可変利得制御信号とを出力する利得粗調整制御回路２６と、可変利得アンプ２３の出力と前記粗調可変利得制御信号と前記所定のレベルとを入力し可変利得アンプ２３の出力信号レベルが前記所定のレベルとなるように前記粗調可変利得制御信号を調整して微調可変利得制御信号として出力する利得微調整制御回路２７と、前記微調可変利得制御信号または前記粗調可変利得制御信号のいずれかを選択して前記可変利得制御信号として出力するセレクタ２５とを備えたところにある。
【００２５】
可変減衰器２２は、ｊ段（２≦ｊ、整数）の異なる減衰量を与える手段を備え、利得粗調整制御回路２６は、図３に示すように、ｊ−１個のしきい値を記憶するメモリ４３−１〜４３−（ｊ−１）と、前記ｊ−１個のそれぞれのしきい値と信号レベル検出回路２１の出力とを比較するｊ−１個の比較回路４４−１〜４４−（ｊ−１）と、比較回路４４−１〜４４−（ｊ−１）の出力を前記可変減衰制御信号として出力するゲート回路４６と、信号レベル検出回路２１の出力に対応した前記粗調可変利得制御信号を記憶するメモリ４５と、信号レベル検出回路２１の出力を読み出しアドレスとしてメモリ４５から読み出された値を前記粗調可変利得制御信号として出力するゲート回路４７とを備える。
【００２６】
図６に示すように、利得微調整制御回路２７は、可変利得アンプ２３の出力信号レベルを測定する信号レベル測定回路６２と、信号レベル測定回路６２の出力と入力端子５１から入力される前記所定のレベルとの比を求める除算回路５５と、前記粗調可変利得制御信号に基づく可変利得アンプ２３の利得を求める利得推定回路５６と、利得推定回路５６の出力と除算回路５５の出力とを乗算し可変利得アンプ２３の微調整後の利得を求める乗算回路５７と、可変利得アンプ２３の微調整後の利得を入力し可変利得アンプ２３の微調整後の利得を生じさせる制御電圧を推定して前記微調可変利得制御信号として出力する制御電圧推定回路５８とを備える。
【００２７】
図８に示すように、利得推定回路５６は、ｋ−１個（２≦ｋ、整数）のしきい値を記憶するｋ−１個のメモリ７８−１〜７８−（ｋ−１）と、ｋ個の乗算係数を記憶するｋ個のメモリ７６−１〜７６−ｋと、ｋ個の加算係数を記憶するｋ個のメモリ７７−１〜７７−ｋと、メモリ７８−１〜７８−（ｋ−１）のそれぞれに記憶されている値と入力端子７０から入力される前記粗調可変利得制御信号の値とを比較するｋ−１個の比較回路７９−１〜７９−（ｋ−１）と、比較回路７９−１〜７９−（ｋ−１）の出力に基づいてメモリ７６−１〜７６−ｋのそれぞれに記憶されている値のいずれかを選択して粗調整利得導出用乗算係数として出力するセレクタ７４と、比較回路７９−１〜７９−（ｋ−１）の出力に基づいてメモリ７７−１〜７７−ｋのそれぞれに記憶されている値のいずれかを選択して粗調整利得導出用加算係数として出力するセレクタ７５と、前記粗調可変利得制御信号の値と前記粗調整利得導出用乗算係数とを乗算して出力する乗算回路７２と、乗算回路７２の出力と前記粗調整利得導出用加算係数とを加算し前記粗調可変利得制御信号に基づく可変利得アンプ２３の利得として出力する加算回路７３とを備える。
【００２８】
図９に示すように、制御電圧推定回路５８は、ｋ−１個（２≦ｋ、整数）のしきい値を記憶するｋ−１個のメモリ８８−１〜８８−（ｋ−１）と、ｋ個の加算係数を記憶するｋ個のメモリ８６−１〜８６−ｋと、ｋ個の乗算係数を記憶するｋ個のメモリ８７−１〜８７−ｋと、メモリ８８−１〜８８−（ｋ−１）のそれぞれに記憶されている値と入力端子８０から入力される可変利得アンプ２３の微調整後の利得とを比較するｋ−１個の比較回路８９−１〜８９−（ｋ−１）と、比較回路８９−１〜８９−（ｋ−１）の出力に基づいてメモリ８６−１〜８６−ｋのそれぞれに記憶されている値のいずれかを選択して微調整後利得生成制御信号導出用加算係数として出力するセレクタ８４と、比較回路８９−１〜８９−（ｋ−１）の出力に基づいてメモリ８７−１〜８７−ｋのそれぞれに記憶されている値のいずれかを選択して微調整後利得生成制御信号導出用乗算係数として出力するセレクタ８５と、可変利得アンプ２３の微調整後の利得と前記微調整後利得生成制御信号導出用加算係数とを加算して出力する加算回路８２と、加算回路８２の出力と前記微調整後利得生成制御信号導出用乗算係数とを乗算し前記微調可変利得制御信号として出力する乗算回路８３とを備える。
【００２９】
以下では、本発明実施例をさらに詳細に説明する。
【００３０】
図２は、本発明の自動利得制御方法による受信信号レベル制御の模式図である。図２で、符号１０は受信信号レベル、符号１１は可変減衰器による減衰量、符号１２は可変利得アンプの粗調整による利得量、符号１３は可変利得アンプの微調整による利得量である。バースト信号を受信すると、その受信信号レベルは上昇し、受信機は時刻ｔ１においてバースト信号の受信を検出する。受信機は、時刻ｔ２において、受信レベルの粗調整を行う。可変減衰器と可変利得アンプの両方を同時に制御して、受信レベルの粗調整を行う。このとき、可変減衰器は符号１１で示される減衰を与え、可変利得アンプは符号１２で示される利得を与える。さらに、時刻ｔ３において、信号レベルの微調整を行い、符号１３だけ可変利得アンプの利得を上昇させ、受信信号レベルを所定の受信信号レベルに合わせ込む。
【００３１】
図１は、本発明の自動利得制御装置の実施例を示す系統図である。図１の符号２０、３３は入力端子、符号２１は信号レベル検出回路、符号２２は可変減衰器、符号２３は可変利得アンプ、符号２４はバースト検出回路、符号２５はセレクタ、符号２６は利得粗調整制御回路、符号２７は利得微調整制御回路、符号２８はタイミング制御回路、符号２９は出力端子、符号３０、３１はＡＤコンバータ、符号３２はＤＡコンバータである。この実施例では、受信信号は、可変減衰器２２、可変利得アンプ２３によって所定のレベルに調整され、出力端子２９から出力されるＡＤコンバータ３０で量子化された信号を利得制御後の信号として出力する。利得制御は、まず、信号レベル検出回路２１によって得られた受信信号電力に基づいて受信信号レベルを粗調整し、その後、利得制御信号として出力される量子化された可変利得アンプ２３出力に基づいて利得を微調整する。本発明の特徴は、利得粗調整の際に、可変利得アンプ２３ばかりではなく、可変減衰器２２も同時に制御することで、可変利得アンプの利得可変幅を抑えるとともに、可変減衰器２２以降のダイナミックレンジを狭くすることにより低コスト化を図る。さらに、利得粗調整制御、利得微調整制御における利得制御方法として、フィードバックループを用いる逐次的な制御ではなく、フィードフォワード制御を行うことで利得制御時間の短縮化を図る。
【００３２】
次に、図１に基づいて、本実施例の動作を詳細に説明する。入力端子２０からは、帯域制限された中間周波数（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ、ＩＦ）帯の受信信号が入力される。この信号は、信号レベル検出回路２１へ入力される。信号レベル検出回路２１は、広いダイナミックレンジにわたる受信信号レベルのみを検出するため、入出力特性の線形性を保つ必要はない。このため、例えば、ログリニアな特性を持つアンプを用いて実現できる。信号レベル検出回路２１の出力は、ＡＤコンバータ３１へ入力され、ディジタル信号に変換される。この信号は、バースト検出回路２４に入力され、バースト信号の受信を開始したか否かを検出する。バースト検出回路２４がバースト信号の受信を検出すると、受信開始信号をタイミング制御回路２８へ出力する。タイミング制御回路２８は、受信開始信号の入力タイミングを基準として、利得粗調整制御回路２６、利得微調整制御回路２７、セレクタ２５に対して、それぞれ、粗調整制御値出力信号、微調整制御値出力信号、セレクタ制御信号を適切なタイミングで出力する。セレクタ制御信号は、粗調整制御値出力信号を出力している間は利得粗調整制御回路２６の出力、微調整制御値出力信号を出力している間は利得微調整制御回路２７の出力を選択して出力する信号である。
【００３３】
利得粗調整制御回路２６は、ＡＤコンバータ３１からの信号を入力し、受信信号レベルが予め定められた所定のレベルになるように、可変減衰器２２の減衰量を定める可変減衰量指示信号と可変利得アンプ２３の利得を定める粗調可変利得制御信号を出力する。粗調可変利得制御信号は、セレクタ２５を介して可変利得アンプ２３に供給され、粗調可変利得制御信号に基づいた利得を得る。利得粗調整制御回路２６は、図３のように構成する。図３の符号４０、４８は入力端子、符号４１、４２は出力端子、符号４３−１〜４３−（ｊ−１）、４５はメモリ、符号４４−１〜４４−（ｊ−１）は比較回路、符号４６、４７はゲート回路、符号４９は平均化回路である。この例では、可変減衰器２２はｊ段階の減衰レベルを持つ。入力端子４０には、ＡＤコンバータ３１の出力が入力され、平均化回路４９により平均され雑音の影響を抑圧する。この例では、平均化回路４９の出力はｎビットの信号としている。平均化回路４９の出力は、メモリ４３−１〜４３−（ｊ−１）に記憶されている予め定められたｊ−１個のしきい値のそれぞれと比較される。比較によって得られたｊ−１ビットの結果は、ゲート回路４６を介して、可変減衰量指示信号として出力端子４１に出力する。
【００３４】
一方、メモリ４５は、平均化回路４９の出力に応じて、受信信号レベルが所定のレベルになるように、可変利得アンプ２３の利得を制御する値を記憶している。メモリ４５の内容は、平均化回路４９から得られるｎビットの信号をアドレスとして読み出され、ゲート回路４７を介して、粗調可変利得制御信号として出力端子４２に出力される。ゲート回路４６、４７は、タイミング制御回路２８から供給される粗調整制御値出力信号が入力されたときに、ゲートを開放し、可変減衰量指示信号、粗調整制御値出力信号を出力する。
【００３５】
図４および図５を用いて、利得粗調整制御回路２６の具体例を示す。図４は横軸に出力端子４２の出力値をとり、縦軸に可変利得アンプの利得特性をとる。所定の信号レベルを−５ｄＢｍとして、可変利得アンプ２３の利得特性として図４のものを用いる。図４は、出力端子４２から４ビットの信号が出力されたときの出力値（横軸）に対するゲイン特性の例である。また、可変減衰器２２は０ｄＢ、５ｄＢ、１０ｄＢの３段階の減衰を与えるものを用い、平均化回路４９の出力が４ビットである場合について説明する。平均化回路４９の４ビットの出力は、図５の第１列、第２列に示すように、受信信号レベルが−１０ｄＢｍ〜＋５ｄＢｍまでの１ｄＢ毎に量子化するように設計する。可変減衰器２２は、
・受信信号レベルが−１０ｄＢｍ以上−４ｄＢｍ未満の場合（平均化回路４９の４ビットが００００、０００１、００１０、００１１、０１００、０１０１）は、０ｄＢの減衰
・受信信号レベルが−４ｄＢｍ以上１ｄＢｍ未満の場合（平均化回路４９の４ビットが０１１０、０１１１、１０００、１００１）は、５ｄＢの減衰
・受信信号レベルが１ｄＢｍ以上の場合（平均化回路４９の４ビットが１０１１、１１００、１１０１、１１１０、１１１１）は、１０ｄＢの減衰
を与える。このとき、メモリ４３−１、４３−２には、それぞれ、”０１０１”、”１０１１”の値（ストレートバイナリ表示では“５”、“１１”）が設定される。比較回路４４−１、４４−２では、メモリ４３−１、４３−２の値と平均化回路４９の出力を比較して、その結果を出力する。この結果は、図５のＡ０、Ａ１に示すようになる。Ａ０、Ａ１は出力端子４１から可変減衰量指示信号として出力される。また、メモリ４５は、平均化回路４９の出力値（００００〜１１１１）をアドレスとして、図５のＢ０〜Ｂ３に示される値を記憶する。これらの値に対するゲインは、Ｂ０〜Ｂ３をストレートバイナリでエンコードすると図４の縦軸に示すものとなる。このゲインとＢ０〜Ｂ３の関係を図５の出力端子４２の列に記載する。平均化回路４９の出力値（００００〜１１１１）をアドレスとしてメモリ４５から出力される値を粗調可変利得制御信号として出力する。このようにすると、粗調整制御後の信号レベルは、図５の信号レベルの列に示すように、所定の信号レベルである−５ｄＢｍとなる。この例では、可変減衰器と可変利得アンプを併用することで、ダイナミックレンジが０ｄＢ〜５ｄＢの可変利得アンプを用いて、−１０ｄＢｍ〜＋５ｄＢｍの１５ｄＢのダイナミックレンジを持つ受信信号を所定の信号レベルに制御できる。
【００３６】
以上のように、利得粗調整制御では、利得粗調整制御回路２６により、ＡＤコンバータ３１の出力に基づいて、利得制御を行う。しかしながら、ＡＤコンバータ３１は、広いダイナミックレンジにわたる受信信号レベルのみを検出するため、例えば、ログリニアな特性を持つアンプで実現される信号レベル検出回路２１の出力を量子化して出力する。
【００３７】
利得粗調整制御の後、利得粗調整制御回路２６から出力される可変減衰量指示信号、粗調可変利得制御信号によって利得制御された可変減衰器２２、可変利得アンプ２３で利得制御された受信信号は、ＡＤコンバータ３０によって量子化されて利得微調整制御回路２７に入力される。利得微調整制御回路２７は、ＡＤコンバータ３０からの信号、入力端子３３から入力される所定のレベルに対応した値および利得粗調整制御回路２６から出力される粗調整制御値出力信号に対応した値に基づき、受信信号のレベルが所定の信号レベルに等しくなるように、利得の微調整を行う。
【００３８】
一方、タイミング制御回路２８は、利得微調整制御回路２７が微調整を行う利得を求め終わったタイミングをカウントし、微調整制御値出力信号を利得微調整制御回路２７へ出力する。利得微調整制御回路２７は、微調整制御値出力信号を入力した時点で、微調整を行うための利得を得るための信号を微調可変利得制御信号として出力する。同時に、タイミング制御回路２８は、セレクタ２５に対してセレクタ制御信号を出力し、利得微調整制御回路２７からの微調可変利得制御信号を選択して、ＤＡコンバータ３２に出力するように制御する。ＤＡコンバータ３２によってＤＡ変換されたセレクタ２５からの信号は、可変利得アンプ２３に出力されその利得を制御する。以上の利得微調整制御の後、出力端子２９から利得制御された受信信号が出力される。
【００３９】
利得微調整制御回路２７は、図６のように構成する。図６の符号５０、５１、５２、６１は入力端子、符号５３は絶対値演算回路、符号５４は移動平均演算回路、符号５５は除算回路、符号５６は利得推定回路、符号５７は乗算回路、符号５８は制御電圧推定回路、符号６０はゲート回路、符号５９は出力端子である。入力端子５０を介して、ＡＤコンバータ３０から得られる量子化されたＩＦ信号が入力され、絶対値演算回路５３で絶対値が求められる。移動平均演算回路５４は、絶対値演算回路５３の出力を平均化し、雑音による影響を抑圧して平均信号レベルを求める。一方、入力端子５１からは、所定の信号レベルが入力される。除算回路５５では、移動平均演算回路５４からの出力信号と入力端子５１から入力される所定の信号レベルとの比（所定の信号レベル／移動平均演算回路５４からの出力信号）を求める。
【００４０】
この比の値が１であれば所定の信号レベルと移動平均演算回路５４からの出力信号は同じである。また、１より大きければ所定の信号レベルは移動平均演算回路５４からの出力信号よりも大きいため、利得微調整制御によって利得を下げる必要がある。
【００４１】
一方、１より小さい場合は、所定の信号レベルは移動平均演算回路５４からの出力信号よりも小さいため、利得微調整制御によって利得を上げる必要がある。また、入力端子５２からは、利得粗調整制御回路２６からの粗調可変利得制御信号が入力され、利得推定回路５６に入力される。利得推定回路５６は、粗調可変利得制御信号によって可変利得アンプ２３が発生する利得を推定し、その推定値を出力する。この推定値は、利得粗調整制御によって定められた可変利得アンプ２３における利得の推定値である。
【００４２】
乗算回路５７は、利得推定回路５６で推定された利得と除算回路５５の出力を乗算することで、可変利得アンプ２３が発生させるべき利得を求める。さらに、乗算回路５７の出力は、制御電圧推定回路５８に入力される。制御電圧推定回路５８では、可変利得アンプ２３が乗算回路５７で求められた利得を発生させるために必要な制御電圧を求めて、ゲート回路６０へ出力する。ゲート回路６０は、入力端子６１を介して入力されるタイミング制御回路２８からの微調整制御値出力信号が入力されるとゲートを開け、制御電圧推定回路５８の出力を微調可変利得制御信号として出力端子５９へ出力する。
【００４３】
利得推定回路５６は、図８のように構成する。図８の符号７０は入力端子、符号７１は出力端子、符号７２は乗算回路、符号７３は加算回路、符号７６−１〜７６−５、７７−１〜７７−５、７８−１〜７８−４はメモリ、符号７９−１〜７９−４は比較回路、符号７４、７５はセレクタである。この例では、可変利得アンプ２３の制御電圧−線形利得特性が図７の曲線６５のような特性になっている場合について示す。図７は横軸に制御電圧をとり、縦軸に利得をとる。まず、符号６５の特性を示す曲線を、直線６５−１〜６５−５に示す５本の直線で区間線形近似を行う。このとき、可変利得アンプの利得をＧ、制御電圧をＶとすれば、直線６５−１〜６５−５は、
Ｇ＝ａ（直線６５−１）×Ｖ＋ｂ（直線６５−１）
と書ける。但し、ｉ＝１，２，３，４，５であり、ａ（直線６５−ｉ）、ｂ（直線６５−ｉ）は直線６５−ｉの傾きと接片であり、
Ｖ≦Ｖ１の場合 ：直線６５−１ （１）
Ｖ１＜Ｖ≦Ｖ２の場合：直線６５−２ （２）
Ｖ２＜Ｖ≦Ｖ３の場合：直線６５−３ （３）
Ｖ３＜Ｖ≦Ｖ４の場合：直線６５−４ （４）
Ｖ４＜Ｖの場合 ：直線６５−５ （５）
を曲線６５の近似式として用いる。メモリ７８−１〜７８−４にはＶ１〜Ｖ４がしきい値＃１〜＃４として、メモリ７６−１〜７６−５にはａ（直線６５−１）〜ａ（直線６５−５）が乗算値＃１〜＃５として、メモリ７７−１〜７７−５にはｂ（直線６５−１）〜ｂ（直線６５−５）の値が加算値＃１〜＃５として、それぞれ記憶されている。利得粗調整制御回路２６からの粗調可変利得制御信号は入力端子７０を介して入力され、まず、比較回路７９−１〜７９−４によってしきい値＃１〜＃４と比較され、式（１）〜（５）のいずれの近似式を用いるかが判断される。その結果に応じて、乗算値＃１〜＃５、加算値＃１〜＃５がセレクタ７４、７５によって選択され、乗算回路７２、加算回路７３によって、選択された近似式に基づいた利得が求められ、出力端子７１に出力される。
【００４４】
また、制御電圧推定回路５８は、図９のように構成する。図９の符号８０は入力端子、符号８１は出力端子、符号８２は乗算回路、符号８３は加算回路、符号８６−１〜８６−５、８７−１〜８７−５、８８−１〜８８−４はメモリ、符号８９−１〜８９−４は比較回路、符号８４、８５はセレクタである。この例では、可変利得アンプ２３の制御電圧−線形利得特性が式（１）〜式（５）のように区分的に線形近似できる場合の例を示す。制御電圧推定回路５８では、ある利得が与えられたときにその利得を与える制御電圧を推定するため、式（１）〜式（５）の逆関数を演算することに帰着する。すなわち、利得から制御電圧を求める近似式の値、
Ｇ≦Ｇ１の場合：
Ｖ＝（Ｇ−ｂ（直線６５−１））×（１／ａ（直線６５−１）） （６）
Ｇ１＜Ｇ≦Ｇ２の場合：
Ｖ＝（Ｇ−ｂ（直線６５−２））×（１／ａ（直線６５−２）） （７）
Ｇ２＜Ｇ≦Ｇ３の場合：
Ｖ＝（Ｇ−ｂ（直線６５−３））×（１／ａ（直線６５−３）） （８）
Ｇ３＜Ｇ≦Ｇ４の場合：
Ｖ＝（Ｇ−ｂ（直線６５−４））×（１／ａ（直線６５−４）） （９）
Ｇ４＜Ｇの場合：
Ｖ＝（Ｇ−ｂ（直線６５−５））×（１／ａ（直線６５−５）） （１０）
を求めればよい。ここで、
Ｇ１＝Ｖ１×ａ（直線６５−１）＋ｂ（直線６５−１）
Ｇ２＝Ｖ２×ａ（直線６５−２）＋ｂ（直線６５−２）
Ｇ３＝Ｖ３×ａ（直線６５−３）＋ｂ（直線６５−３）
Ｇ４＝Ｖ４×ａ（直線６５−４）＋ｂ（直線６５−４）
である。メモリ８８−１〜８８−４にはＧ１〜Ｇ４がしきい値＃１〜＃４として、メモリ８６−１〜８６−５には−ｂ（直線６５−１）〜−ｂ（直線６５−５）が加算値＃１〜＃５として、メモリ８７−１〜８７−５には１／ａ（直線６５−１）〜１／ａ（直線６５−５）の値が乗算値＃１〜＃５として、それぞれ記憶されている。利得微調整制御で必要となる可変利得アンプ２３の利得である乗算回路５７の出力は、入力端子８０を介して入力され、比較回路８９−１〜８９−４によって、メモリ８８−１〜８８−４に記憶されるＧ１〜Ｇ４のそれぞれの値と比較され、制御電圧を求める近似式（６）〜（１０）のいずれの式を用いるかを判断する。この判断に基づき、セレクタ８４、セレクタ８５によって、メモリ８６−１〜８６−５に記憶される加算値＃１〜加算値＃５、メモリ８７−１〜８７−５に記憶される乗算値＃１〜＃５の適切な値を選択する。さらに、加算回路８２、乗算回路８３によって、選択された近似式の値を制御電圧として求め、出力端子８１に出力する。
【００４５】
本発明の自動利得制御装置は、情報処理装置としてのコンピュータ装置を用いて実現することができる。すなわち、コンピュータ装置にインストールすることにより、そのコンピュータ装置に、受信信号が所定のレベルとなるように利得を自動的に設定する機能を実現させるプログラムを用いて実現することができる。
【００４６】
具体的には、本発明のプログラムは、前記設定する機能として、前記受信信号を入力して可変減衰制御信号に基づいて前記受信信号に段階的な減衰を与える可変減衰器２２に相応する機能と、前記段階的な減衰を与える機能からの出力を入力し可変利得制御信号に基づいて前記段階的な減衰を与える機能からの出力に利得を与える可変利得アンプ２３に相応する機能と、前記受信信号を入力してレベルを検出する信号レベル検出回路２１に相応する機能と、前記レベルを検出する機能の出力を入力し前記受信信号のレベルが前記所定のレベルとなるように前記可変減衰制御信号と粗調可変利得制御信号とを出力する利得粗調整制御回路２６に相応する利得粗調整制御機能と、前記利得を与える機能の出力と前記粗調可変利得制御信号と前記所定のレベルとを入力し前記利得を与える機能の出力信号レベルが前記所定のレベルとなるように前記粗調可変利得制御信号を調整して微調可変利得制御信号として出力する利得微調整制御回路２７に相応する利得微調整制御機能と、前記微調可変利得制御信号または前記粗調可変利得制御信号のいずれかを選択して前記可変利得制御信号として出力するセレクタ２５に相応する第一のセレクタ機能とを実現させる。
【００４７】
また、前記段階的な減衰を与える機能は、ｊ段（２≦ｊ、整数）の異なる減衰量を与える機能を備え、前記利得粗調整制御機能として、ｊ−１個のしきい値を記憶するメモリ４３−１〜４３−（ｊ−１）に相応する第一のメモリ機能と、前記ｊ−１個のそれぞれのしきい値と前記レベルを検出する機能の出力とを比較するｊ−１個の比較回路４４−１〜４４−（ｊ−１）に相応する第一の比較機能と、前記第一の比較機能の出力を前記可変減衰制御信号として出力するゲート回路４６に相応する機能と、前記レベルを検出する機能の出力に対応した前記粗調可変利得制御信号を記憶するメモリ４５に相応する第二のメモリ機能と、前記レベルを検出する機能の出力を読み出しアドレスとして前記第二のメモリ機能から読み出された値を前記粗調可変利得制御信号として出力するゲート回路４７に相応する機能とを実現させる。
【００４８】
また、前記利得微調整制御機能として、前記利得を与える機能の出力信号レベルを測定する信号レベル測定回路６２に相応する機能と、前記レベルを測定する機能の出力と前記所定のレベルとの比を求める除算回路５５に相応する除算機能と、前記粗調可変利得制御信号に基づく前記利得を与える機能の利得を求める利得推定回路５６に相応する利得推定機能と、前記利得推定機能の出力と前記除算機能の出力とを乗算し前記利得を与える機能の微調整後の利得を求める乗算回路５７に相応する乗算機能と、前記利得を与える機能の微調整後の利得を入力し前記利得を与える機能の微調整後の利得を生じさせる制御電圧を推定して前記微調可変利得制御信号として出力する制御電圧推定回路５８に相応する制御電圧推定機能とを実現させる。
【００４９】
また、前記利得推定機能として、ｋ−１個（２≦ｋ、整数）のしきい値を記憶するメモリ７８−１〜７８−（ｋ−１）に相応する第三のメモリ機能と、ｋ個の乗算係数を記憶するメモリ７６−１〜７６−ｋに相応する第四のメモリ機能と、ｋ個の加算係数を記憶するメモリ７７−１〜７７−ｋに相応する第五のメモリ機能と、前記第三のメモリ機能のそれぞれに記憶されている値と前記粗調可変利得制御信号の値とを比較する比較回路７９−１〜７９−（ｋ−１）に相応する第二の比較機能と、前記第二の比較機能の出力に基づいて前記第四のメモリ機能のそれぞれに記憶されている値のいずれかを選択して粗調整利得導出用乗算係数として出力するセレクタ７４に相応する第二のセレクタ機能と、前記第二の比較機能の出力に基づいて前記第五のメモリ機能のそれぞれに記憶されている値のいずれかを選択して粗調整利得導出用加算係数として出力するセレクタ７５に相応する第三のセレクタ機能と、前記粗調整可変利得制御信号の値と前記粗調整利得導出用乗算係数とを乗算して出力する乗算回路７２に相応する乗算機能と、前記乗算機能の出力と前記粗調整利得導出用加算係数とを加算し前記粗調可変利得制御信号に基づく前記利得を与える機能の利得として出力する加算回路７３に相応する加算機能と実現させる。
【００５０】
また、前記制御電圧推定機能として、ｋ−１個（２≦ｋ、整数）のしきい値を記憶するメモリ８８−１〜８８−（ｋ−１）に相応する第六のメモリ機能と、ｋ個の加算係数を記憶するメモリ８６−１〜８６−ｋに相応する第七のメモリ機能と、ｋ個の乗算係数を記憶するメモリ８７−１〜８７−ｋに相応する第八のメモリ機能と、前記第六のメモリ機能のそれぞれに記憶されている値と前記利得を与える機能の微調整後の利得とを比較する比較回路８９−１〜８９−（ｋ−１）に相応する第三の比較機能と、前記第三の比較機能の出力に基づいて前記第七のメモリ機能のそれぞれに記憶されている値のいずれかを選択して微調整後利得生成制御信号導出用加算係数として出力するセレクタ８４に相応する第四のセレクタ機能と、前記第三の比較機能の出力に基づいて前記第八のメモリ機能のそれぞれに記憶されている値のいずれかを選択して微調整後利得生成制御信号導出用乗算係数として出力するセレクタ８５に相応する第五のセレクタ機能と、前記利得を与える機能の微調整後の利得と前記微調整後利得生成制御信号導出用加算係数とを加算して出力する加算回路８３に相応する加算機能と、前記加算機能の出力と前記微調整後利得生成制御信号導出用乗算係数とを乗算し前記微調可変利得制御信号として出力する乗算回路８２に相応する乗算機能とを実現させる。
【００５１】
本発明のプログラムは、コンピュータ装置が読取可能な記録媒体に記録されることにより、コンピュータ装置は、この記録媒体を用いて本発明のプログラムをインストールすることができる。あるいは、本発明のプログラムを保持するサーバからネットワークを介して直接コンピュータ装置に本発明のプログラムをインストールすることもできる。
【００５２】
これにより、コンピュータ装置により、広いダイナミックレンジを持つ受信信号を受信する際に、迅速かつ低コストで、受信信号レベルを所定のレベルとなるように制御することができる自動利得制御装置を実現することができる。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、広いダイナミックレンジを持つ受信信号を受信する際に、迅速かつ低コストで、受信信号を所定のレベルとなるように制御することができる。
【図面の簡単な説明】
【図１】本発明の自動利得制御装置の実施例を示す系統図。
【図２】本発明の自動利得制御方法の実施例を示す模式図。
【図３】利得粗調整制御回路の実施例を示す系統図。
【図４】可変利得アンプのデシベル利得特性の例を示す図。
【図５】利得粗調整制御回路のメモリに記憶される値の例を示す表を示す図。
【図６】利得微調整制御回路の実施例を示す系統図。
【図７】可変利得アンプの線形利得特性の例を示す図。
【図８】利得推定回路の実施例を示す系統図。
【図９】制御電圧推定回路の実施例を示す系統図。
【図１０】従来例の自動利得制御装置の系統図。
【符号の説明】
１０ 受信信号レベル
１１ 可変減衰器による減衰量
１２ 可変利得アンプの粗調整による利得量
１３ 可変利得アンプの微調整による利得量
２０、３３、４０、４８、５０、５１、５２、６１、７０、８０、９０ 入力端子
２１ 信号レベル検出回路
２２ 可変減衰器
２３、９２ 可変利得アンプ、
２４、９３ バースト検出回路、
２５、７４、７５、８４、８５、９７ セレクタ、
２６、９５ 利得粗調整制御回路、
２７、９６ 利得微調整制御回路、
２８、９４ タイミング制御回路、
２９、４１、４２、５９、７１、８１、９８ 出力端子
３０、３１ ＡＤコンバータ
３２ ＤＡコンバータ
４３−１〜４３−（ｊ−１）、４５、７６−１〜７６−５、７７−１〜７７−５、７８−１〜７８−４、８６−１〜８６−５、８７−１〜８７−５、８８−１〜８８−４ メモリ
４４−１〜４４−（ｊ−１）、７９−１〜７９−４、８９−１〜８９−４ 比較回路
４６、４７、６０ ゲート回路
４９ 平均化回路
５３ 絶対値演算回路
５４ 移動平均演算回路
５５ 除算回路
５６ 利得推定回路
５７、７２、８３ 乗算回路
５８ 制御電圧推定回路
６２ 信号レベル測定回路
６５ 曲線（可変利得アンプの制御電圧−線形利得特性）
６５−１〜６５−５ 直線（可変利得アンプの制御電圧−線形利得特性の近似直線）
７３、８２ 加算回路
９１ 受信電力検出回路、
【発明の属する技術分野】
本発明は、広いダイナミックレンジを持つ受信信号を受信する受信機に利用する。特に、受信信号レベルを所定の受信信号レベルとなるように制御する自動利得制御技術に関する。
【０００２】
【従来の技術】
バースト信号を受信するための高速自動利得制御（オートマティック ゲインコントロール、Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ、ＡＧＣ）方式として、特願平８−２１０８２５に示されるように、可変利得アンプを粗調整と微調整の２段階に分けて制御する方式が知られている。この方式の動作について、図１０を用いて説明する。図１０において、９０は入力端子、９１は受信電力検出回路、９２は可変利得アンプ、９３はバースト検出回路、９４はタイミング制御回路、９５は利得粗調整制御回路、９６は利得微調整制御回路、９７はセレクタ、９８は出力端子である。
【０００３】
入力端子９０から入力された受信信号は、受信電力検出回路９１でその信号電力が求められ、バースト検出回路９３に供給される。バースト検出回路９３は、入力された信号電力が予め定められたしきい値より大きくなるとバーストを受信したと認識し、受信開始制御信号をタイミング制御回路９４に出力する。
【０００４】
一方、受信電力検出回路９１の出力は、利得粗調整制御回路９５にも供給される。利得粗調整制御回路９５は、受信電力検出回路９１から入力された信号電力に基づき、受信信号レベルが所定のレベルとなるように可変利得アンプ９２の利得を制御するための粗調利得制御信号を出力する。
【０００５】
タイミング制御回路９４は、受信開始制御信号が入力された時点に基づき、利得粗調整制御回路９５の処理時間をカウントし、その処理が完了する時点に、利得粗調制御完了信号を利得粗調整制御回路９５へ出力する。同時に、セレクタ９７に対してセレクタ制御信号を出力し、利得粗調整制御回路９５からの信号を選択して可変利得アンプ９２へ出力するように制御する。
【０００６】
その後、利得微調整制御回路９６は、可変利得アンプ９２の出力を入力し、受信信号レベルが所定のレベルとなるように利得を微調整し、可変利得アンプの利得を制御するための微調整利得制御信号を出力する。タイミング制御回路９４は、受信開始制御信号が入力された時点に基づき、利得微調整制御回路９６の処理時間をカウントし、その処理が完了する時点に、利得微調制御完了信号を利得微調整制御回路９６へ出力する。同時に、セレクタ９７に対してセレクタ制御信号を出力し、利得微調整制御回路９６からの信号を選択して可変利得アンプ９２へ出力するように制御する。
【０００７】
【発明が解決しようとする課題】
しかしながらこの方式では、ダイナミックレンジが広い受信信号を受信する場合に、広いダイナミックレンジを持つ可変利得アンプを用いなければならない。このとき、可変利得アンプばかりではなく、その周辺回路に対しても広いダイナミックレンジにわたる線形性が要求され、設計が複雑になるとともに、コストも増大する。
【０００８】
本発明は、このような背景に行われたものであって、広いダイナミックレンジを持つ受信信号を受信する際に、迅速かつ低コストで、受信信号レベルを所定のレベルとなるように制御することができる自動利得制御方法および自動利得制御装置およびプログラムを提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明では、粗調整の段階で、可変利得アンプばかりではなく、可変減衰器も用いて、可変利得アンプと可変減衰器を同時に制御する。このように、可変減衰器と可変利得アンプの両方を用いた制御を行うため、可変利得アンプに要求されるダイナミックレンジを狭くできる。また、可変減衰器を可変利得アンプの前段に配することで、可変減衰器以降の回路に対する線形性の要求も緩和され、回路設計が容易になるとともに、コストの低減も図れる。また、本発明では、微調整段階における制御は、ディジタル演算処理で実現できる構成であり、迅速かつ高精度な制御を行うことができる。
【００１０】
すなわち、本発明の第一の観点は、受信信号を所定のレベルとなるように利得を自動的に設定する自動利得制御方法であって、本発明の特徴とするところは、前記受信信号のレベルに基づいて前記所定のレベルと等しくなるように可変減衰制御信号と粗調可変利得アンプ制御信号とを出力する第一の利得設定過程と、前記受信信号と前記可変減衰制御信号とを入力し前記受信信号に前記可変減衰制御信号に基づいた減衰を与える可変減衰過程と、前記可変減衰過程の出力と前記粗調可変利得アンプ制御信号もしくは微調可変利得アンプ制御信号とを可変利得アンプ制御信号として入力し前記可変利得アンプ制御信号に基づいた利得を前記可変減衰過程の出力に与える可変利得過程と、前記可変利得過程の出力と前記粗調可変利得アンプ制御信号とを入力し前記可変利得過程の出力レベルが前記所定のレベルと等しくなるように前記微調可変利得アンプ制御信号を出力する第二の利得設定過程と、前記粗調可変利得アンプ制御信号または前記微調可変利得アンプ制御信号のいずれかを選択して前記可変利得アンプ制御信号として出力する選択過程とを有するところにある。
【００１１】
本発明の第二の観点は、受信信号を所定のレベルとなるように利得を自動的に設定する手段を備えた自動利得制御装置であって、本発明の特徴とするところは、前記設定する手段は、前記受信信号を入力して可変減衰制御信号に基づいて前記受信信号に段階的な減衰を与える可変減衰器と、前記可変減衰器からの出力を入力し可変利得制御信号に基づいて前記可変減衰器からの出力に利得を与える可変利得アンプと、前記受信信号を入力してレベルを検出する信号レベル検出回路と、前記信号レベル検出回路の出力を入力し前記受信信号のレベルが前記所定のレベルとなるように前記可変減衰制御信号と粗調可変利得制御信号とを出力する利得粗調整制御回路と、前記可変利得アンプの出力と前記粗調可変利得制御信号と前記所定のレベルとを入力し前記可変利得アンプの出力信号レベルが前記所定のレベルとなるように前記粗調可変利得制御信号を調整して微調可変利得制御信号として出力する利得微調整制御回路と、前記微調可変利得制御信号または前記粗調可変利得制御信号のいずれかを選択して前記可変利得制御信号として出力する第一のセレクタとを備えたところにある。
【００１２】
前記可変減衰器は、ｊ段（２≦ｊ、整数）の異なる減衰量を与える手段を備え、前記利得粗調整制御回路は、ｊ−１個のしきい値を記憶する第一のメモリと、前記ｊ−１個のそれぞれのしきい値と前記信号レベル検出回路の出力とを比較する第一の比較回路と、前記第一の比較回路の出力を前記可変減衰制御信号として出力する手段と、前記信号レベル検出回路の出力に対応した前記粗調可変利得制御信号を記憶する第二のメモリと、前記信号レベル検出回路の出力を読み出しアドレスとして前記第二のメモリから読み出された値を前記粗調可変利得制御信号として出力する手段とを備えることが望ましい。
【００１３】
前記利得微調整制御回路は、前記可変利得アンプの出力信号レベルを測定する信号レベル測定回路と、前記信号レベル測定回路の出力と前記所定のレベルとの比を求める除算回路と、前記粗調可変利得制御信号に基づく前記可変利得アンプの利得を求める利得推定回路と、前記利得推定回路出力と前記除算回路の出力とを乗算し前記可変利得アンプの微調整後の利得を求める乗算回路と、前記可変利得アンプの微調整後の利得を入力し前記可変利得アンプの微調整後の利得を生じさせる制御電圧を推定して前記微調可変利得制御信号として出力する制御電圧推定回路とを備えることが望ましい。
【００１４】
前記利得推定回路は、ｋ−１個（２≦ｋ、整数）のしきい値を記憶する第三のメモリと、ｋ個の乗算係数を記憶する第四のメモリと、ｋ個の加算係数を記憶する第五のメモリと、前記第三のメモリに記憶されている前記ｋ−１個のしきい値と前記粗調可変利得制御信号の値とを比較する第二の比較回路と、前記第二の比較回路の出力に基づいて前記第四のメモリに記憶されている前記ｋ個の乗算係数のいずれかを選択して粗調整利得導出用乗算係数として出力する第二のセレクタと、前記第二の比較回路の出力に基づいて前記第五のメモリに記憶されている前記ｋ個の加算係数のいずれかを選択して粗調整利得導出用加算係数として出力する第三のセレクタと、前記粗調可変利得制御信号の値と前記粗調整利得導出用乗算係数とを乗算して出力する乗算回路と、前記乗算回路の出力と前記粗調整利得導出用加算係数とを加算し前記粗調可変利得制御信号に基づく可変利得アンプの利得として出力する加算回路とを備えることが望ましい。
【００１５】
前記制御電圧推定回路は、ｋ−１個（２≦ｋ、整数）のしきい値を記憶する第六のメモリと、ｋ個の加算係数を記憶する第七のメモリと、ｋ個の乗算係数を記憶する第八のメモリと、前記第六のメモリに記憶されている前記ｋ−１個のしきい値と前記可変利得アンプの微調整後の利得とを比較する第三の比較回路と、前記第三の比較回路の出力に基づいて前記第七のメモリに記憶されている前記ｋ個の加算係数のいずれかを選択して微調整後利得生成制御信号導出用加算係数として出力する第四のセレクタと、前記第三の比較回路の出力に基づいて前記第八のメモリに記憶されている前記ｋ個の乗算係数のいずれかを選択して微調整後利得生成制御信号導出用乗算係数として出力する第五のセレクタと、前記可変利得アンプの微調整後の利得と前記微調整後利得生成制御信号導出用加算係数とを加算して出力する加算回路と、前記加算回路出力と前記微調整後利得生成制御信号導出用乗算係数とを乗算し前記微調可変利得制御信号として出力する乗算回路とを備えることが望ましい。
【００１６】
本発明の第三の観点は、情報処理装置にインストールすることにより、その情報処理装置に、受信信号が所定のレベルとなるように利得を自動的に設定する機能を実現させるプログラムであって、本発明の特徴とするところは、前記設定する機能として、前記受信信号を入力して可変減衰制御信号に基づいて前記受信信号に段階的な減衰を与える機能と、前記段階的な減衰を与える機能からの出力を入力し可変利得制御信号に基づいて前記段階的な減衰を与える機能からの出力に利得を与える機能と、前記受信信号を入力してレベルを検出する機能と、前記レベルを検出する機能の出力を入力し前記受信信号のレベルが前記所定のレベルとなるように前記可変減衰制御信号と粗調可変利得制御信号とを出力する利得粗調整制御機能と、前記利得を与える機能の出力と前記粗調可変利得制御信号と前記所定のレベルとを入力し前記利得を与える機能の出力信号レベルが前記所定のレベルとなるように前記粗調可変利得制御信号を調整して微調可変利得制御信号として出力する利得微調整制御機能と、前記微調可変利得制御信号または前記粗調可変利得制御信号のいずれかを選択して前記可変利得制御信号として出力する第一のセレクタ機能とを実現させるところにある。
【００１７】
前記段階的な減衰を与える機能は、ｊ段（２≦ｊ、整数）の異なる減衰量を与える機能を備え、前記利得粗調整制御機能として、ｊ−１個のしきい値を記憶する第一のメモリ機能と、前記ｊ−１個のそれぞれのしきい値と前記レベルを検出する機能の出力とを比較するｊ−１個の第一の比較機能と、前記第一の比較機能の出力を前記可変減衰制御信号として出力する機能と、前記レベルを検出する機能の出力に対応した前記粗調可変利得制御信号を記憶する第二のメモリ機能と、前記レベルを検出する機能の出力を読み出しアドレスとして前記第二のメモリ機能から読み出された値を前記粗調可変利得制御信号として出力する機能とを実現させることが望ましい。
【００１８】
前記利得微調整制御機能として、前記利得を与える機能の出力信号レベルを測定する機能と、前記レベルを測定する機能の出力と前記所定のレベルとの比を求める除算機能と、前記粗調可変利得制御信号に基づく前記利得を与える機能の利得を求める利得推定機能と、前記利得推定機能の出力と前記除算機能の出力とを乗算し前記利得を与える機能の微調整後の利得を求める乗算機能と、前記利得を与える機能の微調整後の利得を入力し前記利得を与える機能の微調整後の利得を生じさせる制御電圧を推定して前記微調可変利得制御信号として出力する制御電圧推定機能とを実現させることが望ましい。
【００１９】
前記利得推定機能として、ｋ−１個（２≦ｋ、整数）のしきい値を記憶する第三のメモリ機能と、ｋ個の乗算係数を記憶する第四のメモリ機能と、ｋ個の加算係数を記憶する第五のメモリ機能と、前記第三のメモリ機能に記憶されている前記ｋ−１個のしきい値と前記粗調可変利得制御信号の値とを比較する第二の比較機能と、前記第二の比較機能の出力に基づいて前記第四のメモリ機能に記憶されている前記ｋ個の乗算係数のいずれかを選択して粗調整利得導出用乗算係数として出力する第二のセレクタ機能と、前記第二の比較機能の出力に基づいて前記第五のメモリ機能に記憶されている前記ｋ個の加算係数のいずれかを選択して粗調整利得導出用加算係数として出力する第三のセレクタ機能と、前記粗調可変利得制御信号の値と前記粗調整利得導出用乗算係数とを乗算して出力する乗算機能と、前記乗算機能の出力と前記粗調整利得導出用加算係数とを加算し前記粗調可変利得制御信号に基づく前記利得を与える機能の利得として出力する加算機能と実現させることが望ましい。
【００２０】
前記制御電圧推定機能として、ｋ−１個（２≦ｋ、整数）のしきい値を記憶する第六のメモリ機能と、ｋ個の加算係数を記憶する第七のメモリ機能と、ｋ個の乗算係数を記憶する第八のメモリ機能と、前記第六のメモリ機能に記憶されている前記ｋ−１個のしきい値と前記利得を与える機能の微調整後の利得とを比較する第三の比較機能と、前記第三の比較機能の出力に基づいて前記第七のメモリ機能に記憶されている前記ｋ個の加算係数のいずれかを選択して微調整後利得生成制御信号導出用加算係数として出力する第四のセレクタ機能と、前記第三の比較機能の出力に基づいて前記第八のメモリ機能に記憶されている前記ｋ個の乗算係数のいずれかを選択して微調整後利得生成制御信号導出用乗算係数として出力する第五のセレクタ機能と、前記利得を与える機能の微調整後の利得と前記微調整後利得生成制御信号導出用加算係数とを加算して出力する加算機能と、前記加算機能の出力と前記微調整後利得生成制御信号導出用乗算係数とを乗算し前記微調可変利得制御信号として出力する乗算機能とを実現させることが望ましい。
【００２１】
本発明のプログラムは、前記情報処理装置が読取可能な記録媒体に記録されることにより、前記情報処理装置は、この記録媒体を用いて本発明のプログラムをインストールすることができる。あるいは、本発明のプログラムを保持するサーバからネットワークを介して直接前記情報処理装置に本発明のプログラムをインストールすることもできる。
【００２２】
これにより、コンピュータ装置等の情報処理装置により、広いダイナミックレンジを持つ受信信号を受信する際に、迅速かつ低コストで、受信信号レベルを所定のレベルとなるように制御することができる自動利得制御装置を実現することができる。
【００２３】
【発明の実施の形態】
本発明実施例の自動利得制御装置の構成を図１、図２、図３、図６、図８、図９を参照して説明する。図１は本発明の自動利得制御装置の実施例を示す系統図である。図２は本発明の自動利得制御方法の実施例を示す模式図であり、横軸に時間をとり、縦軸に受信信号レベルをとる。図３は利得粗調整制御回路の実施例を示す系統図である。図６は利得微調整制御回路の実施例を示す系統図である。図８は利得推定回路の実施例を示す系統図である。図９は制御電圧推定回路の実施例を示す系統図である。
【００２４】
本実施例は、図２に示すように、受信信号が所定のレベルとなるように利得を自動的に設定する手段を備えた自動利得制御装置であって、本実施例の特徴とするところは、図１に示すように、前記設定する手段は、前記受信信号を入力して可変減衰制御信号に基づいて前記受信信号に段階的な減衰を与える可変減衰器２２と、可変減衰器２２からの出力を入力し可変利得制御信号に基づいて可変減衰器２２からの出力に利得を与える可変利得アンプ２３と、前記受信信号を入力してレベルを検出する信号レベル検出回路２１と、信号レベル検出回路２１の出力を入力し前記受信信号のレベルが前記所定のレベルとなるように前記可変減衰制御信号と粗調可変利得制御信号とを出力する利得粗調整制御回路２６と、可変利得アンプ２３の出力と前記粗調可変利得制御信号と前記所定のレベルとを入力し可変利得アンプ２３の出力信号レベルが前記所定のレベルとなるように前記粗調可変利得制御信号を調整して微調可変利得制御信号として出力する利得微調整制御回路２７と、前記微調可変利得制御信号または前記粗調可変利得制御信号のいずれかを選択して前記可変利得制御信号として出力するセレクタ２５とを備えたところにある。
【００２５】
可変減衰器２２は、ｊ段（２≦ｊ、整数）の異なる減衰量を与える手段を備え、利得粗調整制御回路２６は、図３に示すように、ｊ−１個のしきい値を記憶するメモリ４３−１〜４３−（ｊ−１）と、前記ｊ−１個のそれぞれのしきい値と信号レベル検出回路２１の出力とを比較するｊ−１個の比較回路４４−１〜４４−（ｊ−１）と、比較回路４４−１〜４４−（ｊ−１）の出力を前記可変減衰制御信号として出力するゲート回路４６と、信号レベル検出回路２１の出力に対応した前記粗調可変利得制御信号を記憶するメモリ４５と、信号レベル検出回路２１の出力を読み出しアドレスとしてメモリ４５から読み出された値を前記粗調可変利得制御信号として出力するゲート回路４７とを備える。
【００２６】
図６に示すように、利得微調整制御回路２７は、可変利得アンプ２３の出力信号レベルを測定する信号レベル測定回路６２と、信号レベル測定回路６２の出力と入力端子５１から入力される前記所定のレベルとの比を求める除算回路５５と、前記粗調可変利得制御信号に基づく可変利得アンプ２３の利得を求める利得推定回路５６と、利得推定回路５６の出力と除算回路５５の出力とを乗算し可変利得アンプ２３の微調整後の利得を求める乗算回路５７と、可変利得アンプ２３の微調整後の利得を入力し可変利得アンプ２３の微調整後の利得を生じさせる制御電圧を推定して前記微調可変利得制御信号として出力する制御電圧推定回路５８とを備える。
【００２７】
図８に示すように、利得推定回路５６は、ｋ−１個（２≦ｋ、整数）のしきい値を記憶するｋ−１個のメモリ７８−１〜７８−（ｋ−１）と、ｋ個の乗算係数を記憶するｋ個のメモリ７６−１〜７６−ｋと、ｋ個の加算係数を記憶するｋ個のメモリ７７−１〜７７−ｋと、メモリ７８−１〜７８−（ｋ−１）のそれぞれに記憶されている値と入力端子７０から入力される前記粗調可変利得制御信号の値とを比較するｋ−１個の比較回路７９−１〜７９−（ｋ−１）と、比較回路７９−１〜７９−（ｋ−１）の出力に基づいてメモリ７６−１〜７６−ｋのそれぞれに記憶されている値のいずれかを選択して粗調整利得導出用乗算係数として出力するセレクタ７４と、比較回路７９−１〜７９−（ｋ−１）の出力に基づいてメモリ７７−１〜７７−ｋのそれぞれに記憶されている値のいずれかを選択して粗調整利得導出用加算係数として出力するセレクタ７５と、前記粗調可変利得制御信号の値と前記粗調整利得導出用乗算係数とを乗算して出力する乗算回路７２と、乗算回路７２の出力と前記粗調整利得導出用加算係数とを加算し前記粗調可変利得制御信号に基づく可変利得アンプ２３の利得として出力する加算回路７３とを備える。
【００２８】
図９に示すように、制御電圧推定回路５８は、ｋ−１個（２≦ｋ、整数）のしきい値を記憶するｋ−１個のメモリ８８−１〜８８−（ｋ−１）と、ｋ個の加算係数を記憶するｋ個のメモリ８６−１〜８６−ｋと、ｋ個の乗算係数を記憶するｋ個のメモリ８７−１〜８７−ｋと、メモリ８８−１〜８８−（ｋ−１）のそれぞれに記憶されている値と入力端子８０から入力される可変利得アンプ２３の微調整後の利得とを比較するｋ−１個の比較回路８９−１〜８９−（ｋ−１）と、比較回路８９−１〜８９−（ｋ−１）の出力に基づいてメモリ８６−１〜８６−ｋのそれぞれに記憶されている値のいずれかを選択して微調整後利得生成制御信号導出用加算係数として出力するセレクタ８４と、比較回路８９−１〜８９−（ｋ−１）の出力に基づいてメモリ８７−１〜８７−ｋのそれぞれに記憶されている値のいずれかを選択して微調整後利得生成制御信号導出用乗算係数として出力するセレクタ８５と、可変利得アンプ２３の微調整後の利得と前記微調整後利得生成制御信号導出用加算係数とを加算して出力する加算回路８２と、加算回路８２の出力と前記微調整後利得生成制御信号導出用乗算係数とを乗算し前記微調可変利得制御信号として出力する乗算回路８３とを備える。
【００２９】
以下では、本発明実施例をさらに詳細に説明する。
【００３０】
図２は、本発明の自動利得制御方法による受信信号レベル制御の模式図である。図２で、符号１０は受信信号レベル、符号１１は可変減衰器による減衰量、符号１２は可変利得アンプの粗調整による利得量、符号１３は可変利得アンプの微調整による利得量である。バースト信号を受信すると、その受信信号レベルは上昇し、受信機は時刻ｔ１においてバースト信号の受信を検出する。受信機は、時刻ｔ２において、受信レベルの粗調整を行う。可変減衰器と可変利得アンプの両方を同時に制御して、受信レベルの粗調整を行う。このとき、可変減衰器は符号１１で示される減衰を与え、可変利得アンプは符号１２で示される利得を与える。さらに、時刻ｔ３において、信号レベルの微調整を行い、符号１３だけ可変利得アンプの利得を上昇させ、受信信号レベルを所定の受信信号レベルに合わせ込む。
【００３１】
図１は、本発明の自動利得制御装置の実施例を示す系統図である。図１の符号２０、３３は入力端子、符号２１は信号レベル検出回路、符号２２は可変減衰器、符号２３は可変利得アンプ、符号２４はバースト検出回路、符号２５はセレクタ、符号２６は利得粗調整制御回路、符号２７は利得微調整制御回路、符号２８はタイミング制御回路、符号２９は出力端子、符号３０、３１はＡＤコンバータ、符号３２はＤＡコンバータである。この実施例では、受信信号は、可変減衰器２２、可変利得アンプ２３によって所定のレベルに調整され、出力端子２９から出力されるＡＤコンバータ３０で量子化された信号を利得制御後の信号として出力する。利得制御は、まず、信号レベル検出回路２１によって得られた受信信号電力に基づいて受信信号レベルを粗調整し、その後、利得制御信号として出力される量子化された可変利得アンプ２３出力に基づいて利得を微調整する。本発明の特徴は、利得粗調整の際に、可変利得アンプ２３ばかりではなく、可変減衰器２２も同時に制御することで、可変利得アンプの利得可変幅を抑えるとともに、可変減衰器２２以降のダイナミックレンジを狭くすることにより低コスト化を図る。さらに、利得粗調整制御、利得微調整制御における利得制御方法として、フィードバックループを用いる逐次的な制御ではなく、フィードフォワード制御を行うことで利得制御時間の短縮化を図る。
【００３２】
次に、図１に基づいて、本実施例の動作を詳細に説明する。入力端子２０からは、帯域制限された中間周波数（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ、ＩＦ）帯の受信信号が入力される。この信号は、信号レベル検出回路２１へ入力される。信号レベル検出回路２１は、広いダイナミックレンジにわたる受信信号レベルのみを検出するため、入出力特性の線形性を保つ必要はない。このため、例えば、ログリニアな特性を持つアンプを用いて実現できる。信号レベル検出回路２１の出力は、ＡＤコンバータ３１へ入力され、ディジタル信号に変換される。この信号は、バースト検出回路２４に入力され、バースト信号の受信を開始したか否かを検出する。バースト検出回路２４がバースト信号の受信を検出すると、受信開始信号をタイミング制御回路２８へ出力する。タイミング制御回路２８は、受信開始信号の入力タイミングを基準として、利得粗調整制御回路２６、利得微調整制御回路２７、セレクタ２５に対して、それぞれ、粗調整制御値出力信号、微調整制御値出力信号、セレクタ制御信号を適切なタイミングで出力する。セレクタ制御信号は、粗調整制御値出力信号を出力している間は利得粗調整制御回路２６の出力、微調整制御値出力信号を出力している間は利得微調整制御回路２７の出力を選択して出力する信号である。
【００３３】
利得粗調整制御回路２６は、ＡＤコンバータ３１からの信号を入力し、受信信号レベルが予め定められた所定のレベルになるように、可変減衰器２２の減衰量を定める可変減衰量指示信号と可変利得アンプ２３の利得を定める粗調可変利得制御信号を出力する。粗調可変利得制御信号は、セレクタ２５を介して可変利得アンプ２３に供給され、粗調可変利得制御信号に基づいた利得を得る。利得粗調整制御回路２６は、図３のように構成する。図３の符号４０、４８は入力端子、符号４１、４２は出力端子、符号４３−１〜４３−（ｊ−１）、４５はメモリ、符号４４−１〜４４−（ｊ−１）は比較回路、符号４６、４７はゲート回路、符号４９は平均化回路である。この例では、可変減衰器２２はｊ段階の減衰レベルを持つ。入力端子４０には、ＡＤコンバータ３１の出力が入力され、平均化回路４９により平均され雑音の影響を抑圧する。この例では、平均化回路４９の出力はｎビットの信号としている。平均化回路４９の出力は、メモリ４３−１〜４３−（ｊ−１）に記憶されている予め定められたｊ−１個のしきい値のそれぞれと比較される。比較によって得られたｊ−１ビットの結果は、ゲート回路４６を介して、可変減衰量指示信号として出力端子４１に出力する。
【００３４】
一方、メモリ４５は、平均化回路４９の出力に応じて、受信信号レベルが所定のレベルになるように、可変利得アンプ２３の利得を制御する値を記憶している。メモリ４５の内容は、平均化回路４９から得られるｎビットの信号をアドレスとして読み出され、ゲート回路４７を介して、粗調可変利得制御信号として出力端子４２に出力される。ゲート回路４６、４７は、タイミング制御回路２８から供給される粗調整制御値出力信号が入力されたときに、ゲートを開放し、可変減衰量指示信号、粗調整制御値出力信号を出力する。
【００３５】
図４および図５を用いて、利得粗調整制御回路２６の具体例を示す。図４は横軸に出力端子４２の出力値をとり、縦軸に可変利得アンプの利得特性をとる。所定の信号レベルを−５ｄＢｍとして、可変利得アンプ２３の利得特性として図４のものを用いる。図４は、出力端子４２から４ビットの信号が出力されたときの出力値（横軸）に対するゲイン特性の例である。また、可変減衰器２２は０ｄＢ、５ｄＢ、１０ｄＢの３段階の減衰を与えるものを用い、平均化回路４９の出力が４ビットである場合について説明する。平均化回路４９の４ビットの出力は、図５の第１列、第２列に示すように、受信信号レベルが−１０ｄＢｍ〜＋５ｄＢｍまでの１ｄＢ毎に量子化するように設計する。可変減衰器２２は、
・受信信号レベルが−１０ｄＢｍ以上−４ｄＢｍ未満の場合（平均化回路４９の４ビットが００００、０００１、００１０、００１１、０１００、０１０１）は、０ｄＢの減衰
・受信信号レベルが−４ｄＢｍ以上１ｄＢｍ未満の場合（平均化回路４９の４ビットが０１１０、０１１１、１０００、１００１）は、５ｄＢの減衰
・受信信号レベルが１ｄＢｍ以上の場合（平均化回路４９の４ビットが１０１１、１１００、１１０１、１１１０、１１１１）は、１０ｄＢの減衰
を与える。このとき、メモリ４３−１、４３−２には、それぞれ、”０１０１”、”１０１１”の値（ストレートバイナリ表示では“５”、“１１”）が設定される。比較回路４４−１、４４−２では、メモリ４３−１、４３−２の値と平均化回路４９の出力を比較して、その結果を出力する。この結果は、図５のＡ０、Ａ１に示すようになる。Ａ０、Ａ１は出力端子４１から可変減衰量指示信号として出力される。また、メモリ４５は、平均化回路４９の出力値（００００〜１１１１）をアドレスとして、図５のＢ０〜Ｂ３に示される値を記憶する。これらの値に対するゲインは、Ｂ０〜Ｂ３をストレートバイナリでエンコードすると図４の縦軸に示すものとなる。このゲインとＢ０〜Ｂ３の関係を図５の出力端子４２の列に記載する。平均化回路４９の出力値（００００〜１１１１）をアドレスとしてメモリ４５から出力される値を粗調可変利得制御信号として出力する。このようにすると、粗調整制御後の信号レベルは、図５の信号レベルの列に示すように、所定の信号レベルである−５ｄＢｍとなる。この例では、可変減衰器と可変利得アンプを併用することで、ダイナミックレンジが０ｄＢ〜５ｄＢの可変利得アンプを用いて、−１０ｄＢｍ〜＋５ｄＢｍの１５ｄＢのダイナミックレンジを持つ受信信号を所定の信号レベルに制御できる。
【００３６】
以上のように、利得粗調整制御では、利得粗調整制御回路２６により、ＡＤコンバータ３１の出力に基づいて、利得制御を行う。しかしながら、ＡＤコンバータ３１は、広いダイナミックレンジにわたる受信信号レベルのみを検出するため、例えば、ログリニアな特性を持つアンプで実現される信号レベル検出回路２１の出力を量子化して出力する。
【００３７】
利得粗調整制御の後、利得粗調整制御回路２６から出力される可変減衰量指示信号、粗調可変利得制御信号によって利得制御された可変減衰器２２、可変利得アンプ２３で利得制御された受信信号は、ＡＤコンバータ３０によって量子化されて利得微調整制御回路２７に入力される。利得微調整制御回路２７は、ＡＤコンバータ３０からの信号、入力端子３３から入力される所定のレベルに対応した値および利得粗調整制御回路２６から出力される粗調整制御値出力信号に対応した値に基づき、受信信号のレベルが所定の信号レベルに等しくなるように、利得の微調整を行う。
【００３８】
一方、タイミング制御回路２８は、利得微調整制御回路２７が微調整を行う利得を求め終わったタイミングをカウントし、微調整制御値出力信号を利得微調整制御回路２７へ出力する。利得微調整制御回路２７は、微調整制御値出力信号を入力した時点で、微調整を行うための利得を得るための信号を微調可変利得制御信号として出力する。同時に、タイミング制御回路２８は、セレクタ２５に対してセレクタ制御信号を出力し、利得微調整制御回路２７からの微調可変利得制御信号を選択して、ＤＡコンバータ３２に出力するように制御する。ＤＡコンバータ３２によってＤＡ変換されたセレクタ２５からの信号は、可変利得アンプ２３に出力されその利得を制御する。以上の利得微調整制御の後、出力端子２９から利得制御された受信信号が出力される。
【００３９】
利得微調整制御回路２７は、図６のように構成する。図６の符号５０、５１、５２、６１は入力端子、符号５３は絶対値演算回路、符号５４は移動平均演算回路、符号５５は除算回路、符号５６は利得推定回路、符号５７は乗算回路、符号５８は制御電圧推定回路、符号６０はゲート回路、符号５９は出力端子である。入力端子５０を介して、ＡＤコンバータ３０から得られる量子化されたＩＦ信号が入力され、絶対値演算回路５３で絶対値が求められる。移動平均演算回路５４は、絶対値演算回路５３の出力を平均化し、雑音による影響を抑圧して平均信号レベルを求める。一方、入力端子５１からは、所定の信号レベルが入力される。除算回路５５では、移動平均演算回路５４からの出力信号と入力端子５１から入力される所定の信号レベルとの比（所定の信号レベル／移動平均演算回路５４からの出力信号）を求める。
【００４０】
この比の値が１であれば所定の信号レベルと移動平均演算回路５４からの出力信号は同じである。また、１より大きければ所定の信号レベルは移動平均演算回路５４からの出力信号よりも大きいため、利得微調整制御によって利得を下げる必要がある。
【００４１】
一方、１より小さい場合は、所定の信号レベルは移動平均演算回路５４からの出力信号よりも小さいため、利得微調整制御によって利得を上げる必要がある。また、入力端子５２からは、利得粗調整制御回路２６からの粗調可変利得制御信号が入力され、利得推定回路５６に入力される。利得推定回路５６は、粗調可変利得制御信号によって可変利得アンプ２３が発生する利得を推定し、その推定値を出力する。この推定値は、利得粗調整制御によって定められた可変利得アンプ２３における利得の推定値である。
【００４２】
乗算回路５７は、利得推定回路５６で推定された利得と除算回路５５の出力を乗算することで、可変利得アンプ２３が発生させるべき利得を求める。さらに、乗算回路５７の出力は、制御電圧推定回路５８に入力される。制御電圧推定回路５８では、可変利得アンプ２３が乗算回路５７で求められた利得を発生させるために必要な制御電圧を求めて、ゲート回路６０へ出力する。ゲート回路６０は、入力端子６１を介して入力されるタイミング制御回路２８からの微調整制御値出力信号が入力されるとゲートを開け、制御電圧推定回路５８の出力を微調可変利得制御信号として出力端子５９へ出力する。
【００４３】
利得推定回路５６は、図８のように構成する。図８の符号７０は入力端子、符号７１は出力端子、符号７２は乗算回路、符号７３は加算回路、符号７６−１〜７６−５、７７−１〜７７−５、７８−１〜７８−４はメモリ、符号７９−１〜７９−４は比較回路、符号７４、７５はセレクタである。この例では、可変利得アンプ２３の制御電圧−線形利得特性が図７の曲線６５のような特性になっている場合について示す。図７は横軸に制御電圧をとり、縦軸に利得をとる。まず、符号６５の特性を示す曲線を、直線６５−１〜６５−５に示す５本の直線で区間線形近似を行う。このとき、可変利得アンプの利得をＧ、制御電圧をＶとすれば、直線６５−１〜６５−５は、
Ｇ＝ａ（直線６５−１）×Ｖ＋ｂ（直線６５−１）
と書ける。但し、ｉ＝１，２，３，４，５であり、ａ（直線６５−ｉ）、ｂ（直線６５−ｉ）は直線６５−ｉの傾きと接片であり、
Ｖ≦Ｖ１の場合 ：直線６５−１ （１）
Ｖ１＜Ｖ≦Ｖ２の場合：直線６５−２ （２）
Ｖ２＜Ｖ≦Ｖ３の場合：直線６５−３ （３）
Ｖ３＜Ｖ≦Ｖ４の場合：直線６５−４ （４）
Ｖ４＜Ｖの場合 ：直線６５−５ （５）
を曲線６５の近似式として用いる。メモリ７８−１〜７８−４にはＶ１〜Ｖ４がしきい値＃１〜＃４として、メモリ７６−１〜７６−５にはａ（直線６５−１）〜ａ（直線６５−５）が乗算値＃１〜＃５として、メモリ７７−１〜７７−５にはｂ（直線６５−１）〜ｂ（直線６５−５）の値が加算値＃１〜＃５として、それぞれ記憶されている。利得粗調整制御回路２６からの粗調可変利得制御信号は入力端子７０を介して入力され、まず、比較回路７９−１〜７９−４によってしきい値＃１〜＃４と比較され、式（１）〜（５）のいずれの近似式を用いるかが判断される。その結果に応じて、乗算値＃１〜＃５、加算値＃１〜＃５がセレクタ７４、７５によって選択され、乗算回路７２、加算回路７３によって、選択された近似式に基づいた利得が求められ、出力端子７１に出力される。
【００４４】
また、制御電圧推定回路５８は、図９のように構成する。図９の符号８０は入力端子、符号８１は出力端子、符号８２は乗算回路、符号８３は加算回路、符号８６−１〜８６−５、８７−１〜８７−５、８８−１〜８８−４はメモリ、符号８９−１〜８９−４は比較回路、符号８４、８５はセレクタである。この例では、可変利得アンプ２３の制御電圧−線形利得特性が式（１）〜式（５）のように区分的に線形近似できる場合の例を示す。制御電圧推定回路５８では、ある利得が与えられたときにその利得を与える制御電圧を推定するため、式（１）〜式（５）の逆関数を演算することに帰着する。すなわち、利得から制御電圧を求める近似式の値、
Ｇ≦Ｇ１の場合：
Ｖ＝（Ｇ−ｂ（直線６５−１））×（１／ａ（直線６５−１）） （６）
Ｇ１＜Ｇ≦Ｇ２の場合：
Ｖ＝（Ｇ−ｂ（直線６５−２））×（１／ａ（直線６５−２）） （７）
Ｇ２＜Ｇ≦Ｇ３の場合：
Ｖ＝（Ｇ−ｂ（直線６５−３））×（１／ａ（直線６５−３）） （８）
Ｇ３＜Ｇ≦Ｇ４の場合：
Ｖ＝（Ｇ−ｂ（直線６５−４））×（１／ａ（直線６５−４）） （９）
Ｇ４＜Ｇの場合：
Ｖ＝（Ｇ−ｂ（直線６５−５））×（１／ａ（直線６５−５）） （１０）
を求めればよい。ここで、
Ｇ１＝Ｖ１×ａ（直線６５−１）＋ｂ（直線６５−１）
Ｇ２＝Ｖ２×ａ（直線６５−２）＋ｂ（直線６５−２）
Ｇ３＝Ｖ３×ａ（直線６５−３）＋ｂ（直線６５−３）
Ｇ４＝Ｖ４×ａ（直線６５−４）＋ｂ（直線６５−４）
である。メモリ８８−１〜８８−４にはＧ１〜Ｇ４がしきい値＃１〜＃４として、メモリ８６−１〜８６−５には−ｂ（直線６５−１）〜−ｂ（直線６５−５）が加算値＃１〜＃５として、メモリ８７−１〜８７−５には１／ａ（直線６５−１）〜１／ａ（直線６５−５）の値が乗算値＃１〜＃５として、それぞれ記憶されている。利得微調整制御で必要となる可変利得アンプ２３の利得である乗算回路５７の出力は、入力端子８０を介して入力され、比較回路８９−１〜８９−４によって、メモリ８８−１〜８８−４に記憶されるＧ１〜Ｇ４のそれぞれの値と比較され、制御電圧を求める近似式（６）〜（１０）のいずれの式を用いるかを判断する。この判断に基づき、セレクタ８４、セレクタ８５によって、メモリ８６−１〜８６−５に記憶される加算値＃１〜加算値＃５、メモリ８７−１〜８７−５に記憶される乗算値＃１〜＃５の適切な値を選択する。さらに、加算回路８２、乗算回路８３によって、選択された近似式の値を制御電圧として求め、出力端子８１に出力する。
【００４５】
本発明の自動利得制御装置は、情報処理装置としてのコンピュータ装置を用いて実現することができる。すなわち、コンピュータ装置にインストールすることにより、そのコンピュータ装置に、受信信号が所定のレベルとなるように利得を自動的に設定する機能を実現させるプログラムを用いて実現することができる。
【００４６】
具体的には、本発明のプログラムは、前記設定する機能として、前記受信信号を入力して可変減衰制御信号に基づいて前記受信信号に段階的な減衰を与える可変減衰器２２に相応する機能と、前記段階的な減衰を与える機能からの出力を入力し可変利得制御信号に基づいて前記段階的な減衰を与える機能からの出力に利得を与える可変利得アンプ２３に相応する機能と、前記受信信号を入力してレベルを検出する信号レベル検出回路２１に相応する機能と、前記レベルを検出する機能の出力を入力し前記受信信号のレベルが前記所定のレベルとなるように前記可変減衰制御信号と粗調可変利得制御信号とを出力する利得粗調整制御回路２６に相応する利得粗調整制御機能と、前記利得を与える機能の出力と前記粗調可変利得制御信号と前記所定のレベルとを入力し前記利得を与える機能の出力信号レベルが前記所定のレベルとなるように前記粗調可変利得制御信号を調整して微調可変利得制御信号として出力する利得微調整制御回路２７に相応する利得微調整制御機能と、前記微調可変利得制御信号または前記粗調可変利得制御信号のいずれかを選択して前記可変利得制御信号として出力するセレクタ２５に相応する第一のセレクタ機能とを実現させる。
【００４７】
また、前記段階的な減衰を与える機能は、ｊ段（２≦ｊ、整数）の異なる減衰量を与える機能を備え、前記利得粗調整制御機能として、ｊ−１個のしきい値を記憶するメモリ４３−１〜４３−（ｊ−１）に相応する第一のメモリ機能と、前記ｊ−１個のそれぞれのしきい値と前記レベルを検出する機能の出力とを比較するｊ−１個の比較回路４４−１〜４４−（ｊ−１）に相応する第一の比較機能と、前記第一の比較機能の出力を前記可変減衰制御信号として出力するゲート回路４６に相応する機能と、前記レベルを検出する機能の出力に対応した前記粗調可変利得制御信号を記憶するメモリ４５に相応する第二のメモリ機能と、前記レベルを検出する機能の出力を読み出しアドレスとして前記第二のメモリ機能から読み出された値を前記粗調可変利得制御信号として出力するゲート回路４７に相応する機能とを実現させる。
【００４８】
また、前記利得微調整制御機能として、前記利得を与える機能の出力信号レベルを測定する信号レベル測定回路６２に相応する機能と、前記レベルを測定する機能の出力と前記所定のレベルとの比を求める除算回路５５に相応する除算機能と、前記粗調可変利得制御信号に基づく前記利得を与える機能の利得を求める利得推定回路５６に相応する利得推定機能と、前記利得推定機能の出力と前記除算機能の出力とを乗算し前記利得を与える機能の微調整後の利得を求める乗算回路５７に相応する乗算機能と、前記利得を与える機能の微調整後の利得を入力し前記利得を与える機能の微調整後の利得を生じさせる制御電圧を推定して前記微調可変利得制御信号として出力する制御電圧推定回路５８に相応する制御電圧推定機能とを実現させる。
【００４９】
また、前記利得推定機能として、ｋ−１個（２≦ｋ、整数）のしきい値を記憶するメモリ７８−１〜７８−（ｋ−１）に相応する第三のメモリ機能と、ｋ個の乗算係数を記憶するメモリ７６−１〜７６−ｋに相応する第四のメモリ機能と、ｋ個の加算係数を記憶するメモリ７７−１〜７７−ｋに相応する第五のメモリ機能と、前記第三のメモリ機能のそれぞれに記憶されている値と前記粗調可変利得制御信号の値とを比較する比較回路７９−１〜７９−（ｋ−１）に相応する第二の比較機能と、前記第二の比較機能の出力に基づいて前記第四のメモリ機能のそれぞれに記憶されている値のいずれかを選択して粗調整利得導出用乗算係数として出力するセレクタ７４に相応する第二のセレクタ機能と、前記第二の比較機能の出力に基づいて前記第五のメモリ機能のそれぞれに記憶されている値のいずれかを選択して粗調整利得導出用加算係数として出力するセレクタ７５に相応する第三のセレクタ機能と、前記粗調整可変利得制御信号の値と前記粗調整利得導出用乗算係数とを乗算して出力する乗算回路７２に相応する乗算機能と、前記乗算機能の出力と前記粗調整利得導出用加算係数とを加算し前記粗調可変利得制御信号に基づく前記利得を与える機能の利得として出力する加算回路７３に相応する加算機能と実現させる。
【００５０】
また、前記制御電圧推定機能として、ｋ−１個（２≦ｋ、整数）のしきい値を記憶するメモリ８８−１〜８８−（ｋ−１）に相応する第六のメモリ機能と、ｋ個の加算係数を記憶するメモリ８６−１〜８６−ｋに相応する第七のメモリ機能と、ｋ個の乗算係数を記憶するメモリ８７−１〜８７−ｋに相応する第八のメモリ機能と、前記第六のメモリ機能のそれぞれに記憶されている値と前記利得を与える機能の微調整後の利得とを比較する比較回路８９−１〜８９−（ｋ−１）に相応する第三の比較機能と、前記第三の比較機能の出力に基づいて前記第七のメモリ機能のそれぞれに記憶されている値のいずれかを選択して微調整後利得生成制御信号導出用加算係数として出力するセレクタ８４に相応する第四のセレクタ機能と、前記第三の比較機能の出力に基づいて前記第八のメモリ機能のそれぞれに記憶されている値のいずれかを選択して微調整後利得生成制御信号導出用乗算係数として出力するセレクタ８５に相応する第五のセレクタ機能と、前記利得を与える機能の微調整後の利得と前記微調整後利得生成制御信号導出用加算係数とを加算して出力する加算回路８３に相応する加算機能と、前記加算機能の出力と前記微調整後利得生成制御信号導出用乗算係数とを乗算し前記微調可変利得制御信号として出力する乗算回路８２に相応する乗算機能とを実現させる。
【００５１】
本発明のプログラムは、コンピュータ装置が読取可能な記録媒体に記録されることにより、コンピュータ装置は、この記録媒体を用いて本発明のプログラムをインストールすることができる。あるいは、本発明のプログラムを保持するサーバからネットワークを介して直接コンピュータ装置に本発明のプログラムをインストールすることもできる。
【００５２】
これにより、コンピュータ装置により、広いダイナミックレンジを持つ受信信号を受信する際に、迅速かつ低コストで、受信信号レベルを所定のレベルとなるように制御することができる自動利得制御装置を実現することができる。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、広いダイナミックレンジを持つ受信信号を受信する際に、迅速かつ低コストで、受信信号を所定のレベルとなるように制御することができる。
【図面の簡単な説明】
【図１】本発明の自動利得制御装置の実施例を示す系統図。
【図２】本発明の自動利得制御方法の実施例を示す模式図。
【図３】利得粗調整制御回路の実施例を示す系統図。
【図４】可変利得アンプのデシベル利得特性の例を示す図。
【図５】利得粗調整制御回路のメモリに記憶される値の例を示す表を示す図。
【図６】利得微調整制御回路の実施例を示す系統図。
【図７】可変利得アンプの線形利得特性の例を示す図。
【図８】利得推定回路の実施例を示す系統図。
【図９】制御電圧推定回路の実施例を示す系統図。
【図１０】従来例の自動利得制御装置の系統図。
【符号の説明】
１０ 受信信号レベル
１１ 可変減衰器による減衰量
１２ 可変利得アンプの粗調整による利得量
１３ 可変利得アンプの微調整による利得量
２０、３３、４０、４８、５０、５１、５２、６１、７０、８０、９０ 入力端子
２１ 信号レベル検出回路
２２ 可変減衰器
２３、９２ 可変利得アンプ、
２４、９３ バースト検出回路、
２５、７４、７５、８４、８５、９７ セレクタ、
２６、９５ 利得粗調整制御回路、
２７、９６ 利得微調整制御回路、
２８、９４ タイミング制御回路、
２９、４１、４２、５９、７１、８１、９８ 出力端子
３０、３１ ＡＤコンバータ
３２ ＤＡコンバータ
４３−１〜４３−（ｊ−１）、４５、７６−１〜７６−５、７７−１〜７７−５、７８−１〜７８−４、８６−１〜８６−５、８７−１〜８７−５、８８−１〜８８−４ メモリ
４４−１〜４４−（ｊ−１）、７９−１〜７９−４、８９−１〜８９−４ 比較回路
４６、４７、６０ ゲート回路
４９ 平均化回路
５３ 絶対値演算回路
５４ 移動平均演算回路
５５ 除算回路
５６ 利得推定回路
５７、７２、８３ 乗算回路
５８ 制御電圧推定回路
６２ 信号レベル測定回路
６５ 曲線（可変利得アンプの制御電圧−線形利得特性）
６５−１〜６５−５ 直線（可変利得アンプの制御電圧−線形利得特性の近似直線）
７３、８２ 加算回路
９１ 受信電力検出回路、
Claims (3)
- 受信信号が所定のレベルとなるように利得を自動的に設定する手段を備えた自動利得制御装置において、
前記設定する手段は、前記受信信号を入力して可変減衰制御信号に基づいて前記受信信号に段階的な減衰を与える可変減衰器と、
前記可変減衰器からの出力を入力し可変利得制御信号に基づいて前記可変減衰器からの出力に利得を与える可変利得アンプと、
前記受信信号を入力してレベルを検出する信号レベル検出回路と、前記信号レベル検出回路の出力を入力し前記受信信号のレベルが前記所定のレベルとなるように前記可変減衰制御信号と粗調可変利得制御信号とを出力する利得粗調整制御回路と、
前記可変利得アンプの出力と前記粗調可変利得制御信号と前記所定のレベルとを入力し前記可変利得アンプの出力信号レベルが前記所定のレベルとなるように前記粗調可変利得制御信号を調整して微調可変利得制御信号として出力する利得微調整制御回路と、
前記微調可変利得制御信号または前記粗調可変利得制御信号のいずれかを選択して前記可変利得制御信号として出力する第一のセレクタと
を備え、
前記利得微調整制御回路は、前記可変利得アンプの出力信号レベルを測定する信号レベル測定回路と、前記信号レベル測定回路の出力と前記所定のレベルとの比を求める除算回路と、前記粗調可変利得制御信号に基づく前記可変利得アンプの利得を求める利得推定回路と、前記利得推定回路出力と前記除算回路の出力とを乗算し前記可変利得アンプが発生すべき利得を求める乗算回路と、前記可変利得アンプが発生すべき利得を入力し前記可変利得アンプが発生すべき利得を生じさせる制御電圧を推定して前記微調可変利得制御信号として出力する制御電圧推定回路とを備え、
前記利得推定回路は、ｋ−１個（２≦ｋ、整数）のしきい値を記憶する第三のメモリと、ｋ個の乗算係数を記憶する第四のメモリと、ｋ個の加算係数を記憶する第五のメモリと、前記第三のメモリに記憶されている前記ｋ−１個のしきい値と前記粗調可変利得制御信号の値とを比較するｋ−１個の第二の比較回路と、前記第二の比較回路の出力に基づいて前記第四のメモリに記憶されている前記ｋ個の乗算係数のいずれかを選択して粗調整利得導出用乗算係数として出力する第二のセレクタと、前記第二の比較回路の出力に基づいて前記第五のメモリに記憶されている前記ｋ個の加算係数のいずれかを選択して粗調整利得導出用加算係数として出力する第三のセレクタと、前記粗調可変利得制御信号の値と前記粗調整利得導出用乗算係数とを乗算して出力する乗算回路と、前記乗算回路の出力と前記粗調整利得導出用加算係数とを加算し前記粗調可変利得制御信号に基づく可変利得アンプの利得として出力する加算回路とを備えた
ことを特徴とする自動利得制御装置。 - 受信信号が所定のレベルとなるように利得を自動的に設定する手段を備えた自動利得制御装置において、
前記設定する手段は、前記受信信号を入力して可変減衰制御信号に基づいて前記受信信号に段階的な減衰を与える可変減衰器と、
前記可変減衰器からの出力を入力し可変利得制御信号に基づいて前記可変減衰器からの出力に利得を与える可変利得アンプと、
前記受信信号を入力してレベルを検出する信号レベル検出回路と、前記信号レベル検出回路の出力を入力し前記受信信号のレベルが前記所定のレベルとなるように前記可変減衰制御信号と粗調可変利得制御信号とを出力する利得粗調整制御回路と、
前記可変利得アンプの出力と前記粗調可変利得制御信号と前記所定のレベルとを入力し前記可変利得アンプの出力信号レベルが前記所定のレベルとなるように前記粗調可変利得制御信号を調整して微調可変利得制御信号として出力する利得微調整制御回路と、
前記微調可変利得制御信号または前記粗調可変利得制御信号のいずれかを選択して前記可変利得制御信号として出力する第一のセレクタと
を備え、
前記利得微調整制御回路は、前記可変利得アンプの出力信号レベルを測定する信号レベル測定回路と、前記信号レベル測定回路の出力と前記所定のレベルとの比を求める除算回路と、前記粗調可変利得制御信号基づく前記可変利得アンプの利得を求める利得推定回路と、前記利得推定回路出力と前記除算回路の出力とを乗算し前記可変利得アンプが発生すべき利得を求める乗算回路と、前記可変利得アンプが発生すべき利得を入力し前記可変利得アンプが発生すべき利得を生じさせる制御電圧を推定して前記微調可変利得制御信号として出力する制御電圧推定回路とを備え、
前記制御電圧推定回路は、ｋ−１個（２≦ｋ、整数）のしきい値を記憶する第六のメモリと、ｋ個の加算係数を記憶する第七のメモリと、ｋ個の乗算係数を記憶する第八のメモリと、前記第六のメモリに記憶されている前記ｋ−１個のしきい値と前記可変利得アンプが発生すべき利得とを比較する第三の比較回路と、前記第三の比較回路の出力に基づいて前記第七のメモリに記憶されている前記ｋ個の加算係数のいずれかを選択して微調整後利得生成制御信号導出用加算係数として出力する第四のセレクタと、前記第三の比較回路の出力に基づいて前記第八のメモリに記憶されている前記ｋ個の乗算係数のいずれかを選択して微調整後利得生成制御信号導出用乗算係数として出力する第五のセレクタと、前記可変利得アンプの微調整後の利得と前記微調整後利得生成制御信号導出用加算係数とを加算して出力する加算回路と、前記加算回路出力と前記微調整後利得生成制御信号導出用乗算係数とを乗算し前記微調可変利得制御信号として出力する乗算回路とを備えた
ことを特徴とする自動利得制御装置。 - 前記可変減衰器は、ｊ段（２≦ｊ、整数）の異なる減衰量を与える手段を備え、前記利得粗調整制御回路は、ｊ−１個のしきい値を記憶する第一のメモリと、前記ｊ−１個のそれぞれのしきい値と前記信号レベル検出回路の出力とを比較する第一の比較回路と、前記第一の比較回路の出力を前記可変減衰制御信号として出力する手段と、前記信号レベル検出回路の出力に対応した前記粗調可変利得制御信号を記憶する第二のメモリと、前記信号レベル検出回路の出力を読み出しアドレスとして前記第二のメモリから読み出された値を前記粗調可変利得制御信号として出力する手段とを備えた請求項１または２記載の自動利得制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001356209A JP3555887B2 (ja) | 2001-11-21 | 2001-11-21 | 自動利得制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001356209A JP3555887B2 (ja) | 2001-11-21 | 2001-11-21 | 自動利得制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003158435A JP2003158435A (ja) | 2003-05-30 |
| JP3555887B2 true JP3555887B2 (ja) | 2004-08-18 |
Family
ID=19167774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001356209A Expired - Lifetime JP3555887B2 (ja) | 2001-11-21 | 2001-11-21 | 自動利得制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3555887B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4196380B2 (ja) | 2003-12-15 | 2008-12-17 | 京セラ株式会社 | 無線受信装置 |
| JP2010245666A (ja) | 2009-04-02 | 2010-10-28 | Renesas Electronics Corp | 増幅装置およびその制御方法 |
| JP5694981B2 (ja) * | 2012-03-26 | 2015-04-01 | 日本電信電話株式会社 | 自動利得調整回路 |
-
2001
- 2001-11-21 JP JP2001356209A patent/JP3555887B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003158435A (ja) | 2003-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100436187B1 (ko) | 향상된 동적 범위 및 ｄｃ 오프셋 정정 기능을 갖춘 무선전화 수신기 및 방법 | |
| JP3134338B2 (ja) | ディジタル音声信号符号化方法 | |
| JP4016206B2 (ja) | 音声信号処理装置及び音声信号処理方法 | |
| US7113758B2 (en) | Automatic gain controller | |
| US7110557B2 (en) | Level adjustment circuit | |
| US7277511B2 (en) | Two-stage non-linear filter for analog signal gain control in an OFDM receiver | |
| US6362764B1 (en) | Digital to analog conversion apparatus and method with cross-fading between new and old data | |
| JP2007181136A (ja) | Ａｇｃ回路、ａｇｃ方法、プログラム及び記録媒体 | |
| JP3555887B2 (ja) | 自動利得制御装置 | |
| US7774079B2 (en) | Method and system for receiving and decoding audio signals | |
| JP3493574B2 (ja) | 逆量子化装置及び逆量子化方法 | |
| JPH10200351A (ja) | デジタルオーディオプロセッサ | |
| US7277510B1 (en) | Adaptation algorithm based on signal statistics for automatic gain control | |
| JPH09153748A (ja) | 音量可変装置 | |
| JPH11177358A (ja) | Ａｇｃ回路 | |
| JPH08102644A (ja) | 適応フィルタシステム | |
| JP3505722B2 (ja) | 信号レベル制御装置 | |
| KR100468683B1 (ko) | 광대역히스토그램확장장치및방법 | |
| JPH0870225A (ja) | 出力特性設定装置及び係数設定装置 | |
| JP3457552B2 (ja) | 音声入力制御方法及び装置 | |
| JP3105159B2 (ja) | Ａｌｃ回路 | |
| JPH07105679B2 (ja) | オーディオ装置 | |
| JP3202902B2 (ja) | ノイズ抑圧装置 | |
| JPH05198092A (ja) | レベルコントロール回路 | |
| JP3252298B2 (ja) | サンプリングレートコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040507 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3555887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |