TWI746164B - 訊號增益值判斷電路及判斷訊號增益值的方法 - Google Patents
訊號增益值判斷電路及判斷訊號增益值的方法 Download PDFInfo
- Publication number
- TWI746164B TWI746164B TW109131763A TW109131763A TWI746164B TW I746164 B TWI746164 B TW I746164B TW 109131763 A TW109131763 A TW 109131763A TW 109131763 A TW109131763 A TW 109131763A TW I746164 B TWI746164 B TW I746164B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- count value
- value
- sensing
- signal gain
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 20
- 230000010354 integration Effects 0.000 claims abstract description 132
- 238000010586 diagram Methods 0.000 description 18
- 108700012361 REG2 Proteins 0.000 description 7
- 101150108637 REG2 gene Proteins 0.000 description 7
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 description 7
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 description 7
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 6
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 6
- 101001096074 Homo sapiens Regenerating islet-derived protein 4 Proteins 0.000 description 6
- 108091058543 REG3 Proteins 0.000 description 6
- 102100027336 Regenerating islet-derived protein 3-alpha Human genes 0.000 description 6
- 102100037889 Regenerating islet-derived protein 4 Human genes 0.000 description 6
- 230000003321 amplification Effects 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/4155—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by programme execution, i.e. part programme or machine function execution, e.g. selection of a programme
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/10—Output circuits comprising logic circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/34—Director, elements to supervisory
- G05B2219/34292—Filtering noise I-O
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
本發明公開一種訊號增益值判斷電路,包括一數位比較器、一數位控制器以及一算術模組。第一暫存器用來儲存一預定計數值。一感測積分電路在一第一積分時間內,根據一第一感測訊號產生一第一計數值。數位比較器用來比較第一計數值及預定計數值以產生一比較結果。數位控制器用來根據比較結果,產生用來指示一訊號增益值的一控制訊號到感測積分電路的一訊號放大器;其中訊號放大器根據訊號增益值來調整第一感測訊號以產生一第二感測訊號,使感測積分電路在一第二積分時間內產生對應於第二感測訊號的一第二計數值。算術模組用來根據第二計數值及訊號增益值,產生對應於第一感測訊號的一輸出計數值。
Description
本發明涉及一種訊號增益值判斷電路及相關方法,特別是涉及用於一感測積分電路的一種訊號增益值判斷電路及相關方法。
在現有感測器(例如光、壓力、電量、溫度感測器等)中,以光感測器為例,當原始感測訊號在一預定積分時間內的一積分電壓值遞增到一預定參考電壓值時,便將積分器進行重置,同時透過計數器累加積分電壓值遞增到設定參考電壓值的次數。當預定積分時間結束時,通過讀取計數器的數值,可取得原始感測訊號在預定積分時間內所對應的計數值。
圖1為現有感測積分電路的計數值對訊雜比(signal-to-noise ratio,SNR)的一曲線CN_1示意圖。在實際應用中,申請人注意到本底雜訊(Noise floor)的訊號強度通常介於某個範圍,且本底雜訊與原始感測訊號的訊號強度不是等比例縮放。詳細來說,如圖1所示,當現有感測器操作在感測訊號強度較小的範圍時,本底雜訊強度在感測訊號強度小時,本底雜訊的佔比較高,如此導致訊雜比的表現較差;另一方面,本底雜訊強度在感測訊號強度大時,本底雜訊的佔比較小,如此使得訊雜比的表現較佳。
圖2為現有感測積分電路的感測訊號對計數值的一曲線CS_1示意圖。當感測訊號變動時,其相對應的計數值可能會不成比例的變化,如圖2所示,曲線CS_1的斜率並非定值,因此現有感測積分電路的線性度表現可能不夠好,而不適用於對於線性度表現較嚴格的產品。
簡言之,由於本底雜訊與原始感測訊號的訊號強度不是等比例縮放,導致現有感測器操作在不同感測訊號範圍時的訊雜比不均勻;此外,現有感測積分電路在感測訊號變動時所對應的計數值不呈比例變化,而不適用於對於線性度表現較嚴格的產品。
因此,如何讓感測器操作在不同感測訊號範圍時的訊雜比均勻度,以及如何改善現有感測器的線性度,已成為本領域欲解決的重要課題之一。
本發明所要解決的技術問題在於,針對現有技術的不足提供一種訊號增益值判斷電路,以改善感測器的訊雜比均勻度及線性度。
為了解決上述的技術問題,本發明所採用的其中一技術方案是提供一種訊號增益值判斷電路,用於一感測積分電路。該訊號增益值判斷電路包括一第一暫存器、一第二暫存器、一數位比較器、一數位控制器、一第三暫存器、一算術模組以及一第四暫存器。該第一暫存器用來儲存一預定計數值。該第二暫存器用來儲存一第一計數值。該感測積分電路在一第一積分時間內,根據一第一感測訊號產生該第一計數值。該數位比較器耦接於該第一暫存器及該第二暫存器,用來在該第一積分時間之後,比較該第一計數值及該預定計數值以產生一比較結果。該數位控制器耦接於該數位比較器,用來根據該比較結果,判斷一訊號增益值,以產生用來指示該訊號增益值的一控制訊號到該感測積分電路的一訊號放大器;其中該訊號放大器根據該訊號增益值來調整該第一感測訊號以產生一第二感測訊號,使該感測積分電路在一第二積分時間內產生對應於該第二感測訊號的一第二計數值,且該第二暫存器在該第二積分時間之後,儲存該第二計數值。該第三暫存器耦接於該數位控制器,用來儲存該訊號增益值。該算術模組耦接於該第三暫存器及該第二暫存器,用來在該第二積分時間之後,根據該第二計數值及該訊號增益值,產生對應於該第一感測訊號的一輸出計數值。該第四暫存器,用來儲存該輸出計數值。
為了解決上述的技術問題,本發明所採用的另外一技術方案是提供一種判斷訊號增益值的方法。該判斷訊號增益值的方法用於一感測積分電路,包括:配置該感測積分電路在一第一積分時間內產生對應於一第一感測訊號的一第一計數值;在該第一積分時間之後,比較該第一計數值及一預定計數值,以產生一比較結果;根據該比較結果,判斷一訊號增益值,以產生用來指示該訊號增益值的一控制訊號;根據該訊號增益值來調整該第一感測訊號以產生一第二感測訊號;配置該感測積分電路在一第二積分時間內產生對應於該第二感測訊號的一第二計數值;以及在該第二積分時間之後,根據該第二計數值及該訊號增益值,產生對應於該第一感測訊號的一輸出計數值。
本發明的其中一有益效果在於,本發明所提供的一種訊號增益值判斷電路及相關方法,其能通過“在第一積分時間內,比較對應於第一感測訊號的第一計數值及預定計數值,以判斷對應於第一感測訊號的訊號增益值;根據訊號增益值來調整第一感測訊號以產生一第二感測訊號;在一第二積分時間內產生對應於第二感測訊號的第二計數值;以及在第二積分時間之後,根據第二計數值及訊號增益值,產生對應於第一感測訊號的輸出計數值”的技術方案,可讓感測器操作在整體操作範圍內的訊雜比較為均勻分布,並同時改善感測器的線性度。
為使能進一步瞭解本發明的特徵及技術內容,請參閱以下有關本發明的詳細說明與圖式,然而所提供的圖式僅用於提供參考與說明,並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明所公開有關“訊號增益值判斷電路及相關方法”的實施方式,本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以實行或應用,本說明書中的各項細節也可基於不同觀點與應用,在不背離本發明的構思下進行各種修改與變更。另外,本發明的附圖僅為簡單示意說明,並非依實際尺寸的描繪,事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容,但所公開的內容並非用以限制本發明的保護範圍。另外,本文中所使用的術語“或”,應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
[第一實施例]
圖3為本發明實施例一感測積分電路10及一訊號增益值判斷電路12的功能方塊圖。感測積分電路10的電路架構如圖3所示,其包括一重置開關S1、一感測單元SD、一訊號放大器CA、一運算放大器OP、一積分電容Cint、一比較器CP以及一計數器CT。感測單元SD例如是光電二極體,用來產生一第一感測訊號S11(例如光感測電流)到訊號放大器CA;在其他實施例中,感測單元SD可以是用於感測壓力、溫度或電量的感測器,但不限於此。在一第一積分時間T1(繪於圖4)內,訊號放大器CA的增益值預設為1,因此第一感測訊號S11的大小不會被調整;且第一感測訊號S11對積分電容Cint進行充電,以在運算放大器OP的輸出端以及比較器CP的第一輸入端產生一積分電壓Vint。比較器CP的第二輸入端用來接收一參考電壓Vref,每當積分電壓Vint遞增到參考電壓Vref時,比較器CP的輸出端產生一比較電壓Vcomp,使得重置開關S1根據比較電壓Vcomp來重置感測單元SD(例如將感測單元SD的陰極以及訊號放大器CA的輸入端接地,以將積分電容Cint的積分電壓Vint放電歸零)。同時,每當積分電壓Vint遞增到參考電壓Vref時,計數器CT根據比較電壓Vcomp來增加數值1。當第一積分時間T1結束時,計數器CT將累加計數值(即,第一計數值D11)輸出到訊號增益值判斷電路12。簡言之,感測積分電路10在第一積分時間T1內,根據感測單元SD產生的第一感測訊號S11,使得計數器CT產生第一計數值D11到訊號增益值判斷電路12。
訊號增益值判斷電路12耦接於感測積分電路10,並包括一第一暫存器REG1、一第二暫存器REG2、一第三暫存器REG3、一第四暫存器REG4、一算數模組MC、一數位比較器DCP以及一數位控制器DC。
第一暫存器REG1耦接於數位比較器DCP,用來儲存一預定計數值Dth。第二暫存器REG2耦接於計數器CT、數位比較器DCP及算術模組MC,用來在第一積分時間T1內,儲存第一計數值D11。數位比較器DCP耦接於第一暫存器REG1、第二暫存器REG2及數位控制器DC,用來在第一積分時間T1之後,比較第一計數值D11及預定計數值Dth,以產生一比較結果Dresult。數位控制器DC耦接於數位比較器DCP、第三暫存器REG3及訊號放大器CA,用來在一第一計算時間Tset內,根據比較結果Dresult,判斷一訊號增益值GS11,以產生用來指示訊號增益值GS11的一控制訊號CTRL到訊號放大器CA;同時,數位控制器DC將訊號增益值GS11輸出到第三暫存器REG3,使得第三暫存器REG3儲存訊號增益值GS11。訊號放大器CA根據訊號增益值GS11來調整第一感測訊號S11以產生一第二感測訊號S12,使感測積分電路10在一第二積分時間T2內產生對應於第二感測訊號S12的一第二計數值D12,且第二暫存器REG2在第二積分時間T2之後,儲存第二計數值D12。算術模組MC耦接於第二暫存器REG2、第三暫存器及第四暫存器REG4,用來在第二積分時間T2之後的一第二計算時間Tout內,根據第二計數值D12及訊號增益值GS11,產生對應於第一感測訊號S11的一輸出計數值Dout;同時,算術模組MC將輸出計數值Dout輸出到第四暫存器REG4,使得第四暫存器REG4儲存輸出計數值Dout。
圖4為根據本發明第一實施例的積分時間、計算時間、積分節點電壓、第一計數值D11及預定計數值的訊號時序圖。如圖4所示,在第一積分時間T1內,第一感測訊號S11對積分電容Cint進行充電積分,每當積分電壓Vint遞增到參考電壓Vref一次時,計數器CT記錄的一累加計數值Dcount則會累加數值1,因此累加計數值Dcount的曲線會隨著第一積分時間T1的流逝而遞增。在第一積分時間T1結束之後,累加計數值Dcount小於預定計數值Dth,表示感測積分電路10操作在第一感測訊號S11較小的範圍內,故第一感測訊號S11受到雜訊影響而導致訊雜比不佳的機率較高。
因此,為了降低第一感測訊號S11受到雜訊影響的機率,在第一積分時間T1之後的第一計算時間Tset內,數位控制器DC根據比較結果Dresult(即,第一計數值D11小於預定計數值Dth),判斷需放大第一感測訊號S11(藉此提高第一感測訊號S11在本底雜訊中的佔比),據此輸出控制訊號CTRL來設定訊號放大器CA的增益值,以使訊號放大器CA產生訊號強度大於第一感測訊號S11的第二感測訊號S12。換言之,當訊號增益值大於1時,訊號放大器CA根據訊號增益值來放大第一感測訊號S11以產生第二感測訊號S12,使對應於第二感測訊號S12的第二計數值D12大於對應於第一感測訊號S11的該第一計數值D11。
在第二積分時間T2內,第二感測訊號S12對積分電容Cint進行充電積分,累加計數值Dcount的曲線會隨著第二積分時間T2的流逝而遞增。在第二積分時間T2結束之後,累加計數值Dcount大於預定計數值Dth,表示感測積分電路10操作在第二感測訊號S12較大的範圍內,故第二感測訊號S12受到雜訊影響而導致訊雜比不佳的機率較低。然而,為了忠實表現第一感測訊號S11所對應的實際計數值,在第二積分時間T2結束後的第二計算時間Tout內,算術模組MC將第二計數值D12除以訊號增益值GS11,以產生對應於第一感測訊號S11的輸出計數值Dout,藉此還原第一感測訊號S11對應的輸出計數值Dout。
圖5為根據本發明第一實施例的計數值對訊雜比的曲線CN_1、CN_2示意圖。於第一實施例中,當比較結果Dresult指示第一計數值D11小於預定計數值Dth時,訊號增益值GS11大於1;以及當比較結果Dresult指示第一計數值D11不小於預定計數值Dth時,訊號增益值等於1。換言之,當訊號增益值GS11大於1時,第一感測訊號S11被放大為第二感測訊號S12,以產生上升斜率較大的曲線CN_2,藉此改善訊號強度較小的感測訊號的訊雜比;以及當訊號增益值GS11等於1,第一感測訊號S11不變,以產生上升斜率較小的曲線CN_1(此部分的曲線CN_1與圖1所對應的部分曲線相同),如此可不影響感測積分電路10操作在感測訊號強度較大時的操作表現。換言之,本發明的訊號增益值判斷電路12可在不影響原本感測積分電路10的操作表現的前提下,改善感測訊號強度較小的訊雜比。
關於訊號增益值判斷電路12的操作方式可歸納為一訊號增益值判斷的流程,如圖6所示,該流程包含以下步驟:
步驟S10:開始。
步驟S11:配置感測積分電路在第一積分時間內產生對應於第一感測訊號的第一計數值。
步驟S12:在第一積分時間之後,比較第一計數值及預定計數值,以產生比較結果。
步驟S13:根據比較結果,判斷訊號增益值,以產生用來指示訊號增益值的控制訊號。
步驟S14:根據訊號增益值來調整第一感測訊號,以產生第二感測訊號。
步驟S15:配置感測積分電路在一第二積分時間內產生對應於第二感測訊號的第二計數值。
步驟S16:在第二積分時間之後,根據第二計數值及訊號增益值,產生對應於第一感測訊號的輸出計數值。
步驟S17:結束。
於圖6中,步驟S11可由感測積分電路10來執行,步驟S12可由數位比較器DCP來執行,步驟S13數位控制器DC來執行,步驟S14可由訊號放大器CA來執行,步驟S15可由感測積分電路10來執行,步驟S16可由算數模組MC來執行。關於圖6的詳細說明可參考圖1到圖5的敘述,於此不贅述。
[第二實施例]
圖7為根據本發明第二實施例的積分時間、計算時間、積分節點電壓、第一計數值及預定計數值的訊號時序圖。在假設感測積分電路10的線性度在允許範圍內的條件下,當第二積分時間T2為第一積分時間T1’的X倍時,算術模組MC在第二積分時間之後的第二計算時間Tout內,將第二計數值乘以X倍並除以訊號增益值GS11,以產生對應於第一感測訊號S11的輸出計數值Dout,其中X為大於1的數值。舉例來說,當X等於數值2時,表示第二積分時間T2為一第一積分時間T1’的兩倍,如此相當於第一積分時間T1’為第二積分時間T2的一半。因此,在第一積分時間T1’內的第一感測訊號S11產生的第一計數值D11’相當於在第一積分時間T1內的第一計數值D11的一半。據此,為了忠實表現第一感測訊號S11所對應的實際計數值,在第二積分時間T2結束後的第二計算時間Tout內,算術模組MC將第二計數值D12乘以X倍(例如,2倍)並除以訊號增益值GS11,以產生對應於第一感測訊號S11的輸出計數值Dout,藉此還原第一感測訊號S11對應的輸出計數值Dout。
換一角度而言,感測積分電路10操作在第一積分時間T1的用意在於判斷第一感測訊號S11的訊號強度落在小訊號範圍或是大訊號範圍。於第二實施例中,透過縮短第一積分時間T1,可節省判斷第一感測訊號S11的訊號強度所對應的範圍的時間,以在更短的時間內產生對應於第一感測訊號S11的輸出計數值Dout。
再者,於第二實施例中,第一暫存器REG1(未繪於圖7)用來儲存N個預定計數值,N個預定計數值中的第(M+1)個預定計數值大於第M個預定計數值;N個預定計數值分別對應N個訊號增益值,N個訊號增益值中的第(M+1)個訊號增益值小於第M個訊號增益值;N、M為正整數,且1≤M<N。舉例來說,圖7繪示了多個預定計數值Dth1、Dth2、Dth3及Dth4,其中Dth1<Dth2<Dth3<Dth4。多個預定計數值Dth1、Dth2、Dth3及Dth4分別對應多個訊號增益值G1、G2、G3及G4,其中G1>G2>G3>G4>1。於一實施例中,N個預定計數值的大小分別為最大計數值除以2
N的降冪值,假設最大計數值為800,則Dth1=800/2
4=50、Dth2=800/2
3=100、Dth3=800/2
2=200、Dth4=2
1=800/400,但不限於此。於一實施例中,N個訊號增益值的大小分別為2
N的降冪值,例如G1=2
4=16、G2=2
3=8、G3=2
2=4、G4=2
1=2,但不限於此。
圖8為根據本發明第二實施例的計數值對訊雜比的曲線示意圖。當第一感測訊號S11對應的第一計數值D11小於等於預定計數值Dth1時,則第一感測訊號S11對應的放大倍率為訊號增益值G1且對應的平均訊雜比為R1,當第一感測訊號S11對應的第一計數值D11大於預定計數值Dth1且小於等於預定計數值Dth2時,則第一感測訊號S11對應的放大倍率為訊號增益值G2且對應的平均訊雜比為R2,當第一感測訊號S11對應的第一計數值D11大於預定計數值Dth2且小於等於預定計數值Dth3時,則第一感測訊號S11對應的放大倍率為訊號增益值G3且對應的平均訊雜比為R3,當第一感測訊號S11對應的第一計數值D11大於預定計數值Dth3且小於等於預定計數值Dth4時,則第一感測訊號S11對應的放大倍率為訊號增益值G4且對應的平均訊雜比為R4,且當第一感測訊號S11對應的第一計數值D11大於預定計數值Dth4且小於等於最大計數值時,則第一感測訊號S11對應的放大倍率為訊號增益值G5(其中G5=1)且對應的平均訊雜比為R5。如此一來,本發明第二實施例透過設定多個預定計數值及對應的多個訊號增益值,如此可分別改善感測積分電路10操作在多個不同感測訊號範圍時的訊雜比。
[第三實施例]
圖9為根據本發明第三實施例的計數值對訊雜比的一曲線CN_3及曲線CN_1示意圖。於第三實施例中,多個預定計數值是根據感測積分電路10的至少一目標訊雜比來預定。具體而言,於圖9中,假設最大訊雜比為266且其對應的最大計數值為800,目標訊雜比為133且其對應的預定計數值Dth2為400,用虛線繪示的部分曲線CN_1說明第一感測訊號S11在第一積分時間T1內所對應的訊雜比低於目標訊雜比133,此時第一感測訊號S11需被放大來改善其訊雜比。於一實施例中,電路設計者可根據應用需求,在第一感測訊號S11的訊雜比低於目標訊雜比133的前提下,設定多個預定計數值Dth1、Dth2及其對應的多個訊號增益值G1、G2(其中最大訊雜比266對應的訊號增益值G3=1),如此可分別改善感測積分電路10操作在多個不同感測訊號範圍時的訊雜比。
圖10為根據本發明第三實施例的感測訊號對計數值的曲線示意圖。於圖10中,用虛線繪示的部分曲線CS_1說明當感測訊號變動時,其相對應的計數值可能會不成比例的變化,也就是曲線CS_1的斜率並非定值。為了解決上述問題,當第一感測訊號S11對應的第一計數值D11小於預定計數值Dth1時,則第一感測訊號S11對應的放大倍率為訊號增益值G1;當第一感測訊號S11對應的第一計數值D11小於預定計數值Dth2且大於等於預定計數值Dth1時,則第一感測訊號S11對應的放大倍率為訊號增益值G2。如此一來,用實線繪示的曲線CS_3可說明當感測訊號變動時,其相對應的計數值較為接近成比例的變化,也就是曲線CS_3的斜率較接近定值,故感測積分電路10在整體操作範圍內的線性度較佳。
[實施例的有益效果]
本發明的其中一有益效果在於,本發明所提供的訊號增益值判斷電路及相關方法,其能通過“在第一積分時間內,比較對應於第一感測訊號的第一計數值及預定計數值,以判斷對應於第一感測訊號的訊號增益值;根據訊號增益值來調整第一感測訊號以產生一第二感測訊號;在一第二積分時間內產生對應於第二感測訊號的第二計數值;以及在第二積分時間之後,根據第二計數值及訊號增益值,產生對應於第一感測訊號的輸出計數值”的技術方案,可讓感測積分電路操作在不同感測訊號範圍時的訊雜比較為均勻分布,並同時改善感測器在整體操作範圍內的線性度。
本發明的另一有益效果在於,本發明所提供的訊號增益值判斷電路及相關方法,其能通過“當第二積分時間為第一積分時間的X倍時,算術模組在第二積分時間之後,將第二計數值乘以X倍並除以訊號增益值,以產生對應於第一感測訊號的輸出計數值” 的技術方案,可節省判斷第一感測訊號的訊號強度所對應的範圍的時間,以在更短的時間內產生對應於第一感測訊號的輸出計數值。
本發明的另一有益效果在於,本發明所提供的訊號增益值判斷電路及相關方法,其能通過“預定N個預定計數值及其分別對應的N個訊號增益值”以及“根據感測積分電路的至少一目標訊雜比來預定N個預定計數值” 的技術方案,可讓感測積分電路操作在不同感測訊號範圍時的訊雜比較為均勻分布,並同時改善感測器在整體操作範圍內的線性度。
以上所公開的內容僅為本發明的優選可行實施例,並非因此侷限本發明的申請專利範圍,所以凡是運用本發明說明書及圖式內容所做的等效技術變化,均包含於本發明的申請專利範圍內。
10:感測積分電路
S1:重置開關
S11:第一感測訊號
S12:第二感測訊號
SD:感測單元
Cint:積分電容
CA:訊號放大器
CP:比較器
CT:計數器
CTRL:控制訊號
D11:第一計數值
D12:第二計數值
Dth, Dth1, Dth2, Dth3, Dth4:預定計數值
Dresult:比較結果
Dout:輸出計數值
GS11, G1, G2, G3, G4, G5:訊號增益值
OP:運算放大器
Vint:積分電壓
Vref:參考電壓
Vcomp:比較電壓
12:訊號增益值判斷電路
DCP:數位比較器
DC:數位控制器
MC:算數模組
REG1:第一暫存器
REG2:第二暫存器
REG3:第三暫存器
REG4:第四暫存器
R1, R2, R3, R4, R5:平均訊雜比
T1, T1’:第一積分時間
T2:第二積分時間
Tset:第一計算時間
Tout:第二計算時間
Dcount:累加計數值
CN_1, CN_2, CN_3, CS_1, CS_3:曲線
S10, S11, S12, S13, S14, S15, S16, S17:步驟
圖1為現有感測積分電路的計數值對訊雜比的曲線示意圖。
圖2為現有感測積分電路的感測訊號對計數值的曲線示意圖。
圖3為根據本發明第一實施例的感測積分電路及訊號增益值判斷電路的功能方塊圖。
圖4為根據本發明第一實施例的積分時間、計算時間、積分節點電壓、第一計數值及預定計數值的訊號時序圖。
圖5為根據本發明第一實施例的計數值對訊雜比的曲線示意圖。
圖6為根據本發明第一實施例的判斷訊號增益值的方法的流程圖。
圖7為根據本發明第二實施例的積分時間、計算時間、積分節點電壓、第一計數值及預定計數值的訊號時序圖。
圖8為根據本發明第二實施例的計數值對訊雜比的曲線示意圖。
圖9為根據本發明第三實施例的計數值對訊雜比的曲線示意圖。
圖10為根據本發明第三實施例的感測訊號對計數值的曲線示意圖。
10:感測積分電路
S1:重置開關
S11:第一感測訊號
S12:第二感測訊號
SD:感測單元
Cint:積分電容
CA:訊號放大器
CP:比較器
CT:計數器
CTRL:控制訊號
D11:第一計數值
D12:第二計數值
Dth:預定計數值
Dresult:比較結果
Dout:輸出計數值
GS11:訊號增益值
OP:運算放大器
Vref:參考電壓
Vcomp:比較電壓
Vint:積分電壓
12:訊號增益值判斷電路
DCP:數位比較器
DC:數位控制器
MC:算數模組
REG1:第一暫存器
REG2:第二暫存器
REG3:第三暫存器
REG4:第四暫存器
Claims (14)
- 一種訊號增益值判斷電路,用於一感測積分電路,包括:一第一暫存器,用來儲存一預定計數值;一第二暫存器,用來儲存一第一計數值;其中該感測積分電路在一第一積分時間內,根據一第一感測訊號產生該第一計數值;一數位比較器,耦接於該第一暫存器及該第二暫存器,用來在該第一積分時間之後,比較該第一計數值及該預定計數值以產生一比較結果;一數位控制器,耦接於該數位比較器,用來根據該比較結果,判斷一訊號增益值,以產生用來指示該訊號增益值的一控制訊號到該感測積分電路的一訊號放大器;其中該訊號放大器根據該訊號增益值來調整該第一感測訊號以產生一第二感測訊號,使該感測積分電路在一第二積分時間內產生對應於該第二感測訊號的一第二計數值,且該第二暫存器在該第二積分時間之後,儲存該第二計數值;一第三暫存器,耦接於該數位控制器,用來儲存該訊號增益值;一算術模組,耦接於該第三暫存器及該第二暫存器,用來在該第二積分時間之後,根據該第二計數值及該訊號增益值,產生對應於該第一感測訊號的一輸出計數值;以及一第四暫存器,用來儲存該輸出計數值,其中該算術模組在該第二積分時間之後,將該第二計數值除以該訊號增益值,以產生對應於該第一感測訊號的該輸出計數值。
- 如請求項1所述的訊號增益值判斷電路,其中當該比較結果指示該第一計數值小於該預定計數值時,該訊號增益值大於1;以及當該比較結果指示該第一計數值不小於該預定計數值時,該訊號增益值等於1。
- 如請求項2所述的訊號增益值判斷電路,其中當該訊號增益值大於1時,該訊號放大器根據該訊號增益值來放大該第一感測訊號以產生該第二感測訊號,使對應於該第二感測訊號的該第二計數值大於對應於該第一感測訊號的該第一計數值。
- 如請求項3所述的訊號增益值判斷電路,其中當該第二積分時間為該第一積分時間的X倍時,該算術模組在該第二積分時間之後,將該第二計數值乘以該X倍並除以該訊號增益值,以產生對應於該第一感測訊號的該輸出計數值,其中X為大於1的數值。
- 如請求項1所述的訊號增益值判斷電路,其中該第一暫存器用來儲存N個預定計數值,且該N個預定計數值分別對應N個訊號增益值。
- 如請求項5所述的訊號增益值判斷電路,其中該N個預定計數值是根據該感測積分電路的至少一目標訊雜比來預定。
- 一種判斷訊號增益值的方法,用於一感測積分電路,包括:配置該感測積分電路在一第一積分時間內產生對應於一第一感測訊號的一第一計數值;在該第一積分時間之後,比較該第一計數值及一預定計數值,以產生一比較結果;根據該比較結果,判斷一訊號增益值,以產生用來指示該訊號增益值的一控制訊號;根據該訊號增益值來調整該第一感測訊號以產生一第二感測訊號;配置該感測積分電路在一第二積分時間內產生對應於該第二感測訊號的一第二計數值;以及在該第二積分時間之後,根據該第二計數值及該訊號增益值,產生對應於該第一感測訊號的一輸出計數值,其中,在該第二積分時間之後,根據該第二計數值及該訊號增益值,產生對應於該第一感測訊號的該輸出計數值的步驟包含:將該第二計數值除以該訊號增益值,以產生對應於該第一感測訊號的該輸出計數。
- 如請求項8所述的判斷訊號增益值的方法,其中根據該比較結果,判斷該訊號增益值的步驟包含:當該比較結果指示該第一計數值小於該預定計數值時,該訊 號增益值大於1;以及當該比較結果指示該第一計數值不小於該預定計數值時,該訊號增益值等於1。
- 如請求項8所述的判斷訊號增益值的方法,其中當該訊號增益值大於1時,該訊號放大器根據該訊號增益值來放大該第一感測訊號以產生該第二感測訊號,使對應於該第二感測訊號的該第二計數值大於對應於該第一感測訊號的該第一計數值。
- 如請求項10所述的判斷訊號增益值的方法,其中當該第二積分時間為該第一積分時間的X倍時,在該第二積分時間之後,根據該第二計數值及該訊號增益值,產生對應於該第一感測訊號的該輸出計數值的步驟包含:將該第二計數值乘以該X倍並除以該訊號增益值,以產生對應於該第一感測訊號的該輸出計數值,其中X為大於零的數值。
- 如請求項8所述的判斷訊號增益值的方法,另包含:配置一第一暫存器來儲存該預定計數值,其中該預定計數值包含N個預定計數值。
- 如請求項12所述的判斷訊號增益值的方法,另包含:根據至少一預定訊雜比來預設該N個預定計數值。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109131763A TWI746164B (zh) | 2020-09-15 | 2020-09-15 | 訊號增益值判斷電路及判斷訊號增益值的方法 |
CN202011027200.8A CN114189243A (zh) | 2020-09-15 | 2020-09-25 | 信号增益值判断电路及相关方法 |
US17/141,161 US11573556B2 (en) | 2020-09-15 | 2021-01-04 | Signal gain determination circuit and signal gain determination method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109131763A TWI746164B (zh) | 2020-09-15 | 2020-09-15 | 訊號增益值判斷電路及判斷訊號增益值的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI746164B true TWI746164B (zh) | 2021-11-11 |
TW202212837A TW202212837A (zh) | 2022-04-01 |
Family
ID=79907638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109131763A TWI746164B (zh) | 2020-09-15 | 2020-09-15 | 訊號增益值判斷電路及判斷訊號增益值的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11573556B2 (zh) |
CN (1) | CN114189243A (zh) |
TW (1) | TWI746164B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200832931A (en) * | 2006-01-19 | 2008-08-01 | Mediatek Inc | Automatic gain control apparatus |
TW201027910A (en) * | 2009-01-13 | 2010-07-16 | Realtek Semiconductor Corp | Gain control circuit and gain control method |
US20110227591A1 (en) * | 2009-01-05 | 2011-09-22 | Freescale Semiconductor, Inc. | Current sensing circuitry and integrated circuit and method for sensing a current |
US20150233981A1 (en) * | 2014-02-17 | 2015-08-20 | Sony Corporation | Automatic gain control apparatus, automatic gain control method, and receiver |
TWI699973B (zh) * | 2019-12-31 | 2020-07-21 | 茂達電子股份有限公司 | 可動態控制時間增益的光感測裝置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4225976A (en) * | 1978-02-28 | 1980-09-30 | Harris Corporation | Pre-calibration of gain control circuit in spread-spectrum demodulator |
-
2020
- 2020-09-15 TW TW109131763A patent/TWI746164B/zh active
- 2020-09-25 CN CN202011027200.8A patent/CN114189243A/zh active Pending
-
2021
- 2021-01-04 US US17/141,161 patent/US11573556B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200832931A (en) * | 2006-01-19 | 2008-08-01 | Mediatek Inc | Automatic gain control apparatus |
US20110227591A1 (en) * | 2009-01-05 | 2011-09-22 | Freescale Semiconductor, Inc. | Current sensing circuitry and integrated circuit and method for sensing a current |
TW201027910A (en) * | 2009-01-13 | 2010-07-16 | Realtek Semiconductor Corp | Gain control circuit and gain control method |
US20150233981A1 (en) * | 2014-02-17 | 2015-08-20 | Sony Corporation | Automatic gain control apparatus, automatic gain control method, and receiver |
TWI699973B (zh) * | 2019-12-31 | 2020-07-21 | 茂達電子股份有限公司 | 可動態控制時間增益的光感測裝置 |
Also Published As
Publication number | Publication date |
---|---|
TW202212837A (zh) | 2022-04-01 |
CN114189243A (zh) | 2022-03-15 |
US20220083028A1 (en) | 2022-03-17 |
US11573556B2 (en) | 2023-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7615753B2 (en) | Radiation detecting system with double resetting pulse count | |
US9860640B2 (en) | Amplifier and frequency response correction method | |
US20070007945A1 (en) | Automatic non-linear phase response calibration and compensation for a power measurement device | |
CN101501975B (zh) | 低功率宽动态范围rms-dc转换器 | |
JPH04316205A (ja) | 高周波電力増幅装置 | |
JP5088334B2 (ja) | 光受信回路 | |
WO2020038373A1 (zh) | 一种音量调节方法及设备 | |
TWI746164B (zh) | 訊號增益值判斷電路及判斷訊號增益值的方法 | |
JPS61133713A (ja) | Agc装置 | |
CN110471482A (zh) | 一种电压校准方法和校准电路 | |
JP5588413B2 (ja) | 広帯域低雑音センサ増幅回路 | |
TWI750713B (zh) | 快速預估感測數值電路及其方法 | |
JP2013017107A (ja) | パワーアンプ付き真空管増幅器 | |
JP6718284B2 (ja) | 信号処理回路、クーロンカウンタ回路、電子機器 | |
CN114744859A (zh) | 用于dcm下升压转换器的控制电路 | |
JP4959412B2 (ja) | 四重極型質量分析装置およびイオン電流測定方法 | |
US7583141B1 (en) | Output circuit of vacuum-tube amplifier | |
TW200419320A (en) | Automatic power controller | |
US7355475B2 (en) | Output circuit of vacuum-tube amplifier | |
JP4977829B2 (ja) | Dc−dcコンバータ用の高精度レベルの改良されたウィンドウ・コンパレータ | |
CN220231862U (zh) | 一种功率检测电路 | |
JP2004071864A (ja) | 半導体集積回路の温度検出装置 | |
CN107911120B (zh) | 微小信号采集方法和微小信号采集器 | |
US20080132171A1 (en) | Apparatus and method for compensating for audio signal distortion in mobile terminal | |
TW201840126A (zh) | 放大電路 |