JP6718284B2 - 信号処理回路、クーロンカウンタ回路、電子機器 - Google Patents

Description

本発明は、Ａ／Ｄ変換に関する。

さまざまな電子機器において、内部回路の電気的状態や電子機器の物理的状態をデジタル信号処理するために、これらの状態を表すアナログ信号をデジタル信号に変換するＡ／Ｄコンバータが用いられる。

図１は、本発明者が検討した信号処理回路１００ｒの回路図である。信号処理回路１００ｒは、アンプ１０、Ａ／Ｄコンバータ２０およびデジタル回路３０を備える。監視対象の入力アナログ信号Ｓ１が微小である場合には、Ａ／Ｄコンバータ２０の前段にアンプ１０が設けられる。アンプ１０は、入力アナログ信号Ｓ１をＡ／Ｄコンバータ２０の入力レンジに適したレベルに増幅し、Ａ／Ｄコンバータ２０は、増幅後のアナログ信号Ｓ２をＡ／Ｄ変換の対象とする。デジタル回路３０は、Ａ／Ｄコンバータ２０からのデジタル信号Ｓ３を処理する。

国際公開第０３／０６７７６４号パンフレット 特開２０１０−０９８６６８号公報

本発明者は、図１の信号処理回路１００ｒについて検討した結果、以下の課題を認識するに至った。

入力アナログ信号Ｓ１の振る舞い（波形）が、そのときどきで異なる場合がある。たとえば電子機器に搭載されるバッテリの電流は、電子機器の休止状態においては、ほとんど変動せず、静的であるのに対して、電子機器の使用状態では、ダイナミックに高速に変動する。

アンプ１０のゲインやＡ／Ｄコンバータ２０のサンプリング周波数などを、ある代表的な状況における入力アナログ信号Ｓ１の振る舞いに対して最適化して設計すると、入力アナログ信号Ｓ１の振る舞いが変化したときに、正しいデジタル値を取得することが難しい。

振る舞いが大きく変化する入力アナログ信号Ｓ１を適切にデジタル信号Ｓ３に変換するために、アンプ１０およびＡ／Ｄコンバータ２０の特性（動作パラメータ）を、アナログ信号の振る舞いに応じて動的ないし適応的に切りかえるアプローチを採ることも考えられる。しかしながら、アンプ１０やＡ／Ｄコンバータ２０の動作パラメータの切りかえには、ある程度の時間を要する。したがってアンプ１０やＡ／Ｄコンバータ２０の動作パラメータの切りかえが発生すると、しばらくの間、入力アナログ信号Ｓ１を測定することができなくなってしまう。特にＡ／Ｄコンバータの特性を切りかえる場合、特性の切りかえ毎にキャリブレーションを行うと、入力アナログ信号Ｓ１を測定できない無効時間はさらに長くなってしまう。

本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、振る舞いが変化するアナログ信号を適切に測定可能な信号処理回路の提供にある。

本発明のある態様は信号処理回路に関する。信号処理回路は、それぞれが、入力アナログ信号を増幅するアンプおよびアンプの出力信号をデジタル信号に変換するＡ／Ｄコンバータを含む複数チャンネルのＡ／Ｄ変換ユニットを備える。アンプおよびＡ／Ｄコンバータの動作パラメータの少なくともひとつが、チャンネル毎に個別に設定可能である。

この態様によると、複数チャンネルのＡ／Ｄ変換ユニットそれぞれの動作パラメータや特性を、入力アナログ信号の振る舞い、波形の変動を想定して設定しておき、複数チャンネルのＡ／Ｄ変換ユニットの中から、現在の入力アナログ信号の状態に適したひとつを選択することにより、アナログ信号を適切に測定できる。

Ａ／Ｄコンバータは、ΔΣ型であってもよい。
ΔΣ型のＡ／Ｄコンバータは、逐次比較型などのＡ／Ｄコンバータに比べて、１回の測定に長い時間を要する上に、動作パラメータの切りかえにも長い時間を要する。したがってΔΣ型のＡ／Ｄコンバータを備える信号処理回路に、本発明を適用することにより、その効果をより一層享受できる。

Ａ／Ｄコンバータは、サンプリングレートおよびフィルタ特性が可変であってもよい。アンプは、ゲインが可変であってもよい。

複数チャンネルのＡ／Ｄ変換ユニットは、広いダイナミックレンジを高速にサンプリング可能な第１Ａ／Ｄ変換ユニットと、狭いダイナミックレンジを高精度で低速にサンプリング可能な第２Ａ／Ｄ変換ユニットと、を含んでもよい。

入力アナログ信号の状態に応じて、複数チャンネルのＡ／Ｄ変換ユニットのひとつを有効化し、有効なＡ／Ｄ変換ユニットからのデジタル信号を処理対象としてもよい。

入力アナログ信号の状態に応じて、複数チャンネルのＡ／Ｄ変換ユニットのうち複数を有効化し、有効な複数のＡ／Ｄ変換ユニットからの複数のデジタル信号のうち、最適なひとつを処理対象としてもよい。

ある態様の信号処理回路は、入力アナログ信号を固定した状態で、複数チャンネルのＡ／Ｄ変換ユニットにより複数のデジタル信号を生成し、複数のデジタル信号にもとづいて、各チャンネルの異常の有無を判定する異常検出部をさらに備えてもよい。

信号処理回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。

本発明の別の態様は、クーロンカウンタ回路に関する．クーロンカウント回路は、バッテリに流れる電流を示す電流検出信号を受ける入力端子と、電流検出信号をデジタル信号に変換する上述のいずれかの信号処理回路と、信号処理回路の出力信号を積算する演算部と、を備えてもよい。

本発明の別の態様は、電子機器に関する．電子機器は、バッテリと、バッテリを充電する充電回路と、バッテリの充放電電荷を検出する上述のクーロンカウンタ回路と、クーロンカウンタ回路の出力にもとづいて、バッテリの残量を検出する残量検出回路と、を備えてもよい。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、振る舞いが変化するアナログ信号を適切に測定できる。

本発明者が検討した信号処理回路の回路図である。 実施の形態に係る信号処理回路のブロック図である。 図２の信号処理回路の動作波形図である。 信号処理回路を備える電子機器のブロック図である。 信号処理回路を備える電子機器のブロック図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係る信号処理回路１００のブロック図である。信号処理回路１００は、入力端子ＩＮＰ，ＩＮＮの電位差に相当する入力アナログ信号Ｓ１をデジタル信号に変換し、所定の信号処理を施す。信号処理回路１００は、ひとつの半導体基板に集積化された機能ＩＣであってもよい。信号処理回路１００は、複数チャンネルＣＨ１〜ＣＨｎのＡ／Ｄ変換ユニット４０＿１〜４０＿ｎを備える。本実施の形態では、説明の簡潔化と理解の容易化のために、ｎ＝２の場合を説明するが、ｎは３以上の任意の整数でありうる。以下、チャンネルを区別する必要が無い場合、各符号のチャンネル番号１，２…を示す添え字（＿１，＿２…）は適宜省略する。

電源（ＶＣＣ）端子には外部から、アナログ回路ブロックに対する電源電圧が供給される。各Ａ／Ｄ変換ユニット４０には、共通の入力アナログ信号Ｓ１が入力されている。Ａ／Ｄ変換ユニット４０＿ｉ（ｉ＝１，２…）は、入力アナログ信号Ｓ１を増幅するアンプ１０と、アンプ１０の出力信号Ｓ２＿ｉをデジタル信号Ｓ３＿ｉに変換するＡ／Ｄコンバータ２０を含む。

複数チャンネルのＡ／Ｄ変換ユニット４０＿１〜４０＿ｎは同一の構成を有しており、アンプ１０およびＡ／Ｄコンバータ２０の動作パラメータの少なくともひとつが、チャンネル毎に個別に設定可能である。たとえばアンプ１０の利得、Ａ／Ｄコンバータ２０のサンプリングレート、フィルタ特性などが、チャンネルごとに個別に設定可能である。

Ａ／Ｄコンバータ２０は、ΔΣ型であってもよい。各Ａ／Ｄコンバータ２０は、サンプリングレートおよびフィルタ特性が可変である。

基準電圧源５０および内部電圧源５２は、それぞれ異なる電圧レベルの基準電圧Ｖ_{ＲＥＦ２５}，Ｖ_{ＲＥＦ１５}を生成する。アンプ１０は、非反転型の差動増幅器であり、入力アナログ信号Ｓ１を、基準電圧Ｖ_{ＲＥＦ２５}を基準として増幅し、アナログ信号Ｓ２を生成する。Ａ／Ｄコンバータ２０は、基準電圧Ｖ_{ＲＥＦ２５}およびＶ_{ＲＥＦ１５}を利用して、アナログ信号Ｓ２をデジタル信号Ｓ３に変換する。基準電圧（ＶＲＥＦ２５）端子および内部電圧（ＶＲＥＦ１５）端子はそれぞれ、基準電圧源５０および内部電圧源５２の出力と接続され、外付けの平滑キャパシタが接続される。また信号処理回路１００の外部回路から、基準電圧Ｖ_{ＲＥＦ２５}および内部電圧Ｖ_{ＲＥＦ１５}が参照可能となっている。

デジタル回路３０には、Ａ／Ｄ変換ユニット４０＿１〜４０＿２が生成するデジタル信号Ｓ３＿１〜Ｓ３＿２が入力される。デジタル回路３０は、デジタル信号Ｓ３＿１〜Ｓ３＿２に所定の信号処理を施す。デジタル回路３０は、インタフェース回路５４を介して外部のプロセッサと接続され、信号処理後のデータを送信する。インタフェース回路５４は、たとえばＳＰＩ（Serial Peripheral Interface）であってもよいし、Ｉ^２Ｃ（Inter IC）インタフェースであってもよい。デジタル回路３０による信号処理の内容は特に限定されない。電源（ＶＤＤ）端子には、デジタル回路ブロックへの電源電圧が供給される。ＤＩＮはデータ入力端子、ＤＯＵＴはデータ出力端子、ＣＳはチップセレクト端子、ＣＬＫはシリアルクロックの入力端子である。またデジタル回路３０は、何らかの異常を検出すると、アラーム（ＡＬＡＲＭ）端子の電気的状態を制御して外部回路に通知する。

Ａ／Ｄ変換ユニット４０＿１およびＡ／Ｄ変換ユニット４０＿２それぞれの動作パラメータ、特性は、入力アナログ信号Ｓ１の振る舞い、波形の変動を想定して設定されている。複数チャンネルのＡ／Ｄ変換ユニット４０の動作パラメータは、信号処理回路１００の起動時に、セットアップされ、動作開始後は固定される。

複数チャンネルのＡ／Ｄ変換ユニット４０の動作パラメータの設定例を、入力アナログ信号Ｓ１の振る舞いと対応付けて説明する。

入力アナログ信号Ｓ１の信号レベル（すなわち強度あるいは量）は、状況によって大きく変化するものとする。この場合、たとえば第１Ａ／Ｄ変換ユニット４０＿１は、広いダイナミックレンジを高速にサンプリング可能となるように、動作パラメータが設定される。具体的には、アンプ１０の利得が相対的に低く設定され、Ａ／Ｄコンバータ２０のサンプリング周波数が相対的に高く、内部フィルタの係数が相対的に広帯域に設定される。

一方、第２Ａ／Ｄ変換ユニット４０＿２は、狭いダイナミックレンジを高精度で低速にサンプリング可能となるように、動作パラメータが設定される。具体的にはアンプ１０の利得が相対的に高く設定され、Ａ／Ｄコンバータ２０のサンプリング周波数が相対的に低く、内部フィルタの係数が相対的に狭帯域に設定される。

第１Ａ／Ｄ変換ユニット４０＿１によれば、値の大きな入力アナログ信号Ｓ１を正確に測定できる。一方、第２Ａ／Ｄ変換ユニット４０＿２によれば、値の小さな入力アナログ信号Ｓ１を正確に測定できる。ここでＡ／Ｄコンバータ２０はサンプリング周波数が低いほど低ノイズであるから、第２Ａ／Ｄ変換ユニット４０＿２を用いることで、値の小さな入力アナログ信号Ｓ１の検出精度はさらに向上する。

デジタル回路３０は、過去のデジタル信号Ｓ３＿１、Ｓ３＿２の履歴から、現在の入力アナログ信号Ｓ１の振る舞いや波形を推定あるいは検出し、その結果にもとづいて、複数チャンネルのＡ／Ｄ変換ユニット４０の中から、現在の入力アナログ信号Ｓ１の状態に適したひとつを有効化し、有効なチャンネルのＡ／Ｄ変換ユニット４０からのデジタル信号Ｓ３を処理対象とする。

デジタル回路３０は、有効化されたチャンネルのＡ／Ｄ変換ユニット４０のみを動作させ、残りのチャンネルのＡ／Ｄ変換ユニット４０を停止状態としてもよい。これにより消費電力を削減できる。

以上が信号処理回路１００の構成である。続いてその動作を説明する。図３は、図２の信号処理回路１００の動作波形図である。本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。

時刻ｔ０〜ｔ１の間、入力アナログ信号Ｓ１の信号レベルは小さく、第１チャンネルＣＨ１が有効となる。デジタル信号Ｓ３は相対的に低いサンプリングレートで生成される。

時刻ｔ１〜ｔ２の間、入力アナログ信号Ｓ１の信号レベルは大きくなり、第２チャンネルＣＨ２が有効となる。デジタル信号Ｓ３は相対的に高いサンプリングレートで生成される。

時刻ｔ２に、入力アナログ信号Ｓ１の信号レベルが再び小さくなると、第１チャンネルＣＨ１が有効となる。

以上が信号処理回路１００の動作である。この信号処理回路１００によれば、入力アナログ信号Ｓ１の振る舞いに応じて、複数のＡ／Ｄ変換ユニット４０を用意しておき、それらを切りかえて使用することにより、入力アナログ信号Ｓ１を正確に測定することが可能となる。

特に、ΔΣ型のＡ／Ｄコンバータ２０は、逐次比較型などのＡ／Ｄコンバータに比べて、１回の測定に長い時間を要する上に、動作パラメータの切りかえにも長い時間を要する。したがってΔΣ型のＡ／Ｄコンバータ２０を備える信号処理回路１００に、本発明を適用することにより、その効果をより一層享受できる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
実施の形態では、チャンネルごとにアンプ１０の利得とＡ／Ｄコンバータ２０のサンプリングレート、フィルタ特性が異なる場合を説明したが本発明はそれに限定されない。入力アナログ信号Ｓ１の信号レベルの変動がそれほど大きくなく、状況に応じて、その変動速度が変化するような場合には、Ａ／Ｄコンバータ２０の動作パラメータのみをチャンネルごとに異ならしめてもよい。

（第２変形例）
実施の形態では、複数チャンネルのひとつを動作させ、残りのチャンネルを停止したが、本発明はそれに限定されない。たとえば、複数チャンネルのＡ／Ｄ変換ユニット４０を動作させて、複数のデジタル信号Ｓ３を生成しておき、デジタル回路３０によって、最適なデジタル信号Ｓ３を選択するようにしてもよい。

（第３変形例）
入力アナログ信号Ｓ１が電流信号である場合には、アンプ１０は、トランスインピーダンスアンプで構成してもよい。

（第４変形例）
チャンネル数を３以上とした場合には、チャンネルごとに、アンプ１０とＡ／Ｄコンバータ２０の動作パラメータをさらに多様に変化させることができる。

（第５変形例）
実施の形態では、信号処理回路１００の起動時に、複数チャンネルのＡ／Ｄ変換ユニット４０の動作パラメータを設定したが、本発明はそれに限定されない。たとえば信号処理回路１００の設計段階において、各チャンネルに必要な動作パラメータが分かっている場合には、製造段階において、複数のＡ／Ｄ変換ユニット４０の動作パラメータを異なるように設計すればよい。

（第６変形例）
図２の信号処理回路１００は、２つの入力端子ＩＮＰ，ＩＮＮを有したが、接地電圧を基準とするシングルエンドの入力アナログ信号Ｓ１を受け付けてもよい。

（第７変形例）
デジタル回路３０は、異常検出部を含んでもよい。異常検出部は、入力アナログ信号Ｓ１を固定した状態で、複数チャンネルのＡ／Ｄ変換ユニット４０により複数のデジタル信号Ｓ３を生成し、複数のデジタル信号Ｓ３の比較結果にもとづいて、各チャンネルの異常の有無を判定する。これにより、信号処理回路１００の動作中においても、故障や異常を検出できる。

（用途）
続いて、信号処理回路１００の用途を説明する。信号処理回路１００は、変動の時間スケールが動的に変化する電気的状態や物理的状態をセンシングする用途に好適である。こうした用途として、バッテリの残量検出が挙げられる。

図４は、信号処理回路１００を備える電子機器３００のブロック図である。具体的には信号処理回路１００は、クーロンカウンタ回路１１０に用いることができる。クーロンカウンタ回路１１０は、電池駆動型の電子機器３００に搭載される。電子機器３００は、クーロンカウンタ回路１１０に加えて、バッテリ３０２、充電回路３０４、電源回路３０６を備える。

充電回路３０４は、外部からの電圧Ｖ_ＥＸＴを受け、バッテリ３０２を充電する。電源回路３０６は、バッテリ電圧Ｖ_ＢＡＴあるいは外部からの電圧Ｖ_ＥＸＴを受け、それを昇圧あるいは降圧し、図示しない負荷に電源電圧Ｖ_ＤＤを供給する。バッテリ３０２に流れる電流Ｉ_ＢＡＴを測定するための電流センサが設けられる。電流センサは、たとえばバッテリ３０２と直列に設けられたセンス抵抗Ｒ_Ｓで構成することができ、センス抵抗Ｒ_Ｓの電圧降下が、電流量を示す入力アナログ信号Ｓ１として、クーロンカウンタ回路１１０に入力される。

クーロンカウンタ回路１１０は、クーロンカウント法によるバッテリの残量検出に使用され、バッテリの充電電荷量の積算値（ＣＣＣ：Charge Coulomb Count）、バッテリの放電電荷量の積算値（ＤＣＣ：Discharge Coulomb Count）、累積カウント値（ＡＣＣ：Accumulate Coulomb Count）の少なくともひとつを生成する。デジタル回路３０は、デジタル信号Ｓ３を積算する演算器を含む。たとえばデジタル回路３０は、正の電流Ｉ_ＢＡＴに対応するデジタル信号Ｓ３＿１もしくはＳ３＿２を積算し、ＣＣＣ値を生成してもよい。またデジタル回路３０は、負の電流Ｉ_ＢＡＴに対応するデジタル信号Ｓ３＿１もしくはＳ３＿２を積算し、ＤＣＣ値を生成してもよい。またデジタル回路３０は、正負にかかわらずデジタル信号Ｓ３＿１もしくはＳ３＿２を積算し、ＡＣＣ値を生成してもよい。

デジタル回路３０が生成したクーロンカウント値は、インタフェース回路５４を介してマイコン３１０に送信される。マイコン３１０は、クーロンカウント値にもとづいて、バッテリ３０２の残量を計算する。

バッテリ電流Ｉ_ＢＡＴの変化速度や、電流量は電子機器３００の動作状態に応じて大きく変動する。このような性質を持つバッテリ電流Ｉ_ＢＡＴの測定は、信号処理回路１００の用途として好適である。

図５は、信号処理回路１００を備える電子機器３００のブロック図である。信号処理回路１００は、バッテリ残量検出回路２００に用いることができる。バッテリ残量検出回路２００は、バッテリ３０２の充電状態（ＳＯＣ：State Of Charge）を検出する。たとえばバッテリ残量検出回路２００には、バッテリ電圧Ｖ_ＢＡＴ、バッテリ３０２の充放電電流を示す電流検出信号Ｖ_ＣＳ、バッテリ３０２の温度を示す温度検出信号Ｖ_ＴＳが入力される。電流検出信号Ｖ_ＣＳは、たとえばバッテリ３０２に直列に挿入されたセンス抵抗Ｒ_Ｓの電圧降下である。温度検出信号Ｖ_ＴＳは、サーミスタや熱電対などの温度センサ３０８により生成される。バッテリ残量検出回路２００は、上述の信号処理回路１００を備える。信号処理回路１００は、バッテリ電圧Ｖ_ＢＡＴ、電流検出信号Ｖ_ＣＳ、温度検出信号Ｖ_ＴＳを受け、それらをデジタル値に変換する。

演算部２０２は、信号処理回路１００によって測定されたバッテリ電圧、電流値、温度にもとづいて、バッテリ３０２の残量を推定する。バッテリ３０２の残量推定の方法はいくつかあるが、たとえばバッテリの無負荷状態において測定される開放電圧（ＯＣＶ：Open Circuit Voltage)にもとづく方法や、充放電電流を積算するクーロンカウント法などを用いることができる。

バッテリ電流Ｉ_ＢＡＴ、バッテリ電圧Ｖ_ＢＡＴの変化速度は電子機器３００の状態に応じて異なる。たとえば電子機器３００が通信端末である場合に、高負荷動作させた場合や、急速充電中には、バッテリ電圧Ｖ_ＢＡＴは短い時間スケールで変化する。反対に、電子機器３００の不使用状態、すなわちスリープ状態では、バッテリ電圧Ｖ_ＢＡＴの変化速度はきわめて遅くなる。また温度についても変動の時間スケールは動的に変化する。

したがって、バッテリ電圧、温度、バッテリ電流の測定に、信号処理回路１００は好適に利用できる。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…信号処理回路、１０…アンプ、２０…Ａ／Ｄコンバータ、３０…デジタル回路、４０…Ａ／Ｄ変換ユニット、５０…基準電圧源、５２…内部電圧源、５４…インタフェース回路、１１０…クーロンカウンタ回路、Ｓ１…入力アナログ信号、Ｓ２…アナログ信号、Ｓ３…デジタル信号、２００…バッテリ残量検出回路、３００…電子機器、３０２…バッテリ、３０４…充電回路、３０６…電源回路、３０８…温度センサ、３１０…マイコン。

Claims (10)

1. それぞれが、共通の入力アナログ信号を増幅するアンプおよび前記アンプの出力信号をデジタル信号に変換するＡ／Ｄコンバータを含む複数チャンネルのＡ／Ｄ変換ユニットを備え、
   前記アンプおよび前記Ａ／Ｄコンバータの動作パラメータの少なくともひとつが、チャンネル毎に個別に設定可能であり、
   前記複数チャンネルのＡ／Ｄ変換ユニットは、広いダイナミックレンジを高速にサンプリング可能な第１Ａ／Ｄ変換ユニットと、狭いダイナミックレンジを高精度で低速にサンプリング可能な第２Ａ／Ｄ変換ユニットと、を含むことを特徴とする信号処理回路。
2. 前記Ａ／Ｄコンバータは、ΔΣ型であることを特徴とする請求項１に記載の信号処理回路。
3. 前記Ａ／Ｄコンバータは、サンプリングレートおよびフィルタ特性が可変であることを特徴とする請求項２に記載の信号処理回路。
4. 前記アンプは、ゲインが可変であることを特徴とする請求項１から３のいずれかに記載の信号処理回路。
5. 前記入力アナログ信号の状態に応じて、前記複数チャンネルのＡ／Ｄ変換ユニットのひとつを有効化し、有効なＡ／Ｄ変換ユニットからの前記デジタル信号を処理対象とすることを特徴とする請求項１から４のいずれかに記載の信号処理回路。
6. 前記入力アナログ信号の状態に応じて、前記複数チャンネルのＡ／Ｄ変換ユニットのうち複数を有効化し、有効な複数のＡ／Ｄ変換ユニットからの複数のデジタル信号のうち、最適なひとつを処理対象とすることを特徴とする請求項１から４のいずれかに記載の信号処理回路。
7. 前記入力アナログ信号を固定した状態で前記複数チャンネルのＡ／Ｄ変換ユニットにより複数のデジタル信号を生成し、前記複数のデジタル信号にもとづいて、各チャンネルの異常の有無を判定する異常検出部をさらに備えることを特徴とする請求項１から６のいずれかに記載の信号処理回路。
8. ひとつの半導体基板に一体集積化されることを特徴とする請求項１から７のいずれかに記載の信号処理回路。
9. バッテリに流れる電流を示す電流検出信号を受ける入力端子と、
   前記電流検出信号をデジタル信号に変換する請求項１から８のいずれかに記載の信号処理回路と、
   前記信号処理回路の出力信号を積算する演算部と、
   を備えることを特徴とするクーロンカウンタ回路。
10. バッテリと、
    前記バッテリを充電する充電回路と、
    前記バッテリの充放電電荷を検出する請求項９に記載のクーロンカウンタ回路と、
    前記クーロンカウンタ回路の出力にもとづいて、前記バッテリの残量を検出する残量検出回路と、
    を備えることを特徴とする電子機器。

Images