JP3815607B2 - アナログデジタル変換器を用いた温度伝送器 - Google Patents
アナログデジタル変換器を用いた温度伝送器 Download PDFInfo
- Publication number
- JP3815607B2 JP3815607B2 JP2001351198A JP2001351198A JP3815607B2 JP 3815607 B2 JP3815607 B2 JP 3815607B2 JP 2001351198 A JP2001351198 A JP 2001351198A JP 2001351198 A JP2001351198 A JP 2001351198A JP 3815607 B2 JP3815607 B2 JP 3815607B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- approximately
- gain amplifier
- variable gain
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、耐ノイズ性が高いアナログデジタル変換器に関し、特に温度伝送器などの信号伝送器に用いて好適なアナログデジタル変換器に関するものである。
【０００２】
【従来の技術】
図８に温度伝送器の構成を示す。この温度伝送器は熱電対と測温抵抗体の両方を使用できるように構成されている。図８において、８１は測温抵抗体であり、入力端子７１の１〜３番端子に接続され、リファレンス部７２からこの測温抵抗体８１に流す電流（例えば０．２ｍＡ）が供給される。また、８２は熱電対であり、入力端子７１の２と３に接続される。
【０００３】
入力端子７１から入力された信号はフィルタ７３で主として商用周波数のノイズが除去され、マルチプレクサ７４に入力される。マルチプレクサ７４にはまたリファレンス部から校正用の信号Ｖｒが入力される。マルチプレクサ７４はこれらの信号を選択してプリアンプ７５に出力する。
【０００４】
プリアンプ７５で増幅された信号はＡ／Ｄコンバータ７６でデジタル信号に変換され、ＣＰＵ７７で演算処理された後出力回路７８から外部に出力される。また、ＣＰＵ７７はマルチプレクサ７４を制御して、適当な信号を選択する。
【０００５】
温度伝送器の場合、入力電圧範囲が−１０〜８０ｍＶになるように設計される場合が多い。これは、熱電対８２の起電力の範囲が−１０〜８０ｍＶであること、および測温抵抗体８１の出力電圧範囲が０．４〜６６ｍＶ（Ｐｔ１００を使用して抵抗値範囲２０〜３３０Ωとし、０．２ｍＡの電流を流した場合）であるためである。大きくても、入力電圧範囲はこれの２倍、すなわち−２０〜１６０ｍＡ程度で設計される場合が多い。
【０００６】
一方、一般的なＡ／Ｄコンバータの入力電圧範囲は１〜２．５Ｖ程度のものが多い。そのため、Ａ／Ｄコンバータ７６の前段にプリアンプ７５を設置して、１０〜２０倍程度増幅するようにしている。
【０００７】
Ａ／Ｄコンバータ７６としては２重積分方式、デルタシグマ方式、電荷平衡方式など比較的高精度が得やすい方式のものが用いられる。図９に電荷平衡方式のＡ／Ｄコンバータの構成を示す。なお、図８と同じ要素には同一符号を付し、説明を省略する。
【０００８】
図９では、プリアンプとして利得が可変出来る可変ゲインアンプ７９を用いている。すなわち、ＦＥＴＱ１、Ｑ２をオンオフすることにより、ゲインを変化させることができる。マルチプレクサ７４の出力は可変ゲインアンプ７９で１０〜２０倍に増幅され、Ａ／Ｄコンバータ７６に出力される。
【０００９】
Ａ／Ｄコンバータ７６は積分器７６１、コンパレータ７６２およびコントローラ７６３から構成される。積分器７６１で可変ゲインアンプ７９の出力電圧および信号ＲＥＦＳＷを積分し、この積分器７６１の出力をコンパレータ７６２で比較して、その比較結果ＣＯＭＰＩＮからコントローラ７６３でデジタル信号ＤＡＴＡに変換する。コントローラ７６３はまた可変ゲインアンプ７９の利得の制御も行う。
【００１０】
なお、コントローラ７６３内のCounter1は総積分時間を測定するカウンタ、Counter2は信号ＲＥＦＳＷが高レベルである時間を測定するカウンタ、Timer1は１００ｍ秒を測定するタイマである。
【００１１】
次に、図１０に基づいてＡ／Ｄコンバータ７６の変換原理を説明する。図１０（Ａ）は入力電圧が小さいとき、同図（Ｂ）は入力電圧が大きいときの場合であり、▲１▼は積分器７６１の出力Ｖｏ、▲２▼は信号ＲＥＦＳＷである。
【００１２】
積分器７６１の出力ＶｏがＶｉｈになると、リファレンス信号ＲＥＦＳＷの極性が反転するので、Ｖｏは低下していく。ＶｏがＶｉｌになるとＲＥＦＳＷの極性が再度反転するので、Ｖｏは増加していく。積分器７６１はこの動作を繰り返す。信号ＲＥＦＳＷが高レベルの時間をＳＷｏｎ時間とする。
【００１３】
図１０に示すように、最初に積分器７６１の出力ＶｏがＶｉｈになってから１００ｍＳ経過した後に、Ｖｏが最初にＶｉｈなるまでの時間を総積分時間とし、ＳＷｏｎ時間の合計をこの総積分時間で割った値からデジタル変換した値を求める。
【００１４】
なお、図１０の（Ａ）と（Ｂ）とでは本質的な違いはないが、（Ａ）の入力電圧が小さいときはＳＷｏｎ時間が比較的長くてＶｏが減少する時間が長いのに対して、入力電圧が大きい（Ｂ）ではこれらの時間の割合が逆転している点が異なる。
【００１５】
【発明が解決しようとする課題】
しかしながら、このようなＡ／Ｄコンバータには、次のような課題があった。
【００１６】
このようなＡ／Ｄコンバータは、入力信号に入力電圧範囲を越える過大なノイズ、例えば５０Ｈｚのような商用周波数のノイズが重畳すると、Ａ／Ｄコンバータが飽和して正常なデジタル値が得られなくなるという課題があった。
【００１７】
図１１にＡ／Ｄコンバータ７６の動作波形を示す。同図（Ａ）はノイズが重畳していない正常な波形である。右側の波形は左側の波形を拡大したものであり、鋸波状の波形になっていることがわかる。
【００１８】
同図（Ｂ）は５０Ｈｚのノイズが重畳しているが、積分器７６１が飽和していない場合の波形である。積分器７６１の出力は２０ｍＳの周期で異常値を示しているが、積分時間を調整することによりこのノイズの影響は平均化されて変換後のデジタル値には影響しない。
【００１９】
同図（Ｃ）は５０Ｈｚのノイズによって積分器７６１が飽和した場合の波形である。右側の拡大した波形は、正常な（Ａ）の右側の波形とは全く異なっており、正常なデジタル値が得られないことは明らかである。
【００２０】
また、積分器７６１が飽和するような過大なノイズが重畳した場合でも、ノイズは正負の両方向に振られるために、あたかも正常な変換が行われているような動作をしてしまうという課題もあった。
【００２１】
従って本発明が解決しようとする課題は、ノイズが重畳しても正確にアナログデジタル変換を行うことができるアナログデジタル変換器を提供することにある。
【００２２】
【課題を解決するための手段】
このような課題を解決する、本発明は以下のとおりである。
（１）アナログ信号が入力される可変ゲインアンプと、この可変ゲインアンプの出力が入力され、この出力を積分する積分部を有するアナログデジタル変換部とを有し、この積分部の動作に基づいて前記アナログデジタル変換部の動作が異常であることを検出すると共に、このアナログデジタル変換部の動作が異常であることを検出したときに、前記可変ゲインアンプのゲインを下げるようにし、前記可変ゲインアンプは、ゲインが大略１で入力電圧範囲が大略−２５０ｍＶ〜７９０ｍＶのレンジと、ゲインが大略３．７で入力電圧範囲が大略−７０ｍＶ〜２１０ｍＶのレンジと、ゲインが大略９で入力電圧範囲が大略−３０ｍＶ〜８０ｍＶのレンジとを備え、熱電対と測温抵抗体との両方を使用できるように構成されたことを特徴とするアナログデジタル変換器を用いた温度伝送器。
（２）前記積分部の積分時間を測定して、前記アナログデジタル変換部の動作が異常であると判定するようにしたことを特徴とする（１）記載のアナログデジタル変換器を用いた温度伝送器。
（３）前記積分部の出力のレベルと所定の電圧とを比較する比較部を有し、
この比較部の出力によって前記アナログデジタル変換部の動作が異常であることを検出するようにしたことを特徴とする（１）記載のアナログデジタル変換器を用いた温度伝送器。
（４）アナログ信号が入力される可変ゲインアンプと、この可変ゲインアンプの出力が入力され、この入力信号をデジタル信号に変換するアナログデジタル変換部とを有し、前記アナログ信号にノイズが重畳したときに、前記可変ゲインアンプのゲインを下げるようにし、前記可変ゲインアンプは、ゲインが大略１で入力電圧範囲が大略−２５０ｍＶ〜７９０ｍＶのレンジと、ゲインが大略３．７で入力電圧範囲が大略−７０ｍＶ〜２１０ｍＶのレンジと、ゲインが大略９で入力電圧範囲が大略−３０ｍＶ〜８０ｍＶのレンジとを備え、熱電対と測温抵抗体との両方を使用できるように構成されたことを特徴とするアナログデジタル変換器を用いた温度伝送器。
また、本発明の実施例は、アナログ信号が入力される可変ゲインアンプ１と、この可変ゲインアンプ１の出力が入力され、この入力信号をデジタル信号に変換するアナログデジタル変換部２とを有し、前記アナログ信号にノイズが重畳したときに、前記可変ゲインアンプ１のゲインを下げるようにしたものである。信号にノイズが重畳しても正確なデジタル信号を得ることができる。
【００２３】
さらに、本発明の実施例は、アナログデジタル変換部２は、入力信号を積分し、この積分結果に基づいてデジタル信号を生成する構成のアナログデジタル変換部であることを特徴としたものである。ノイズの影響が平均化される変換方式で特に効果が大きい。
【００２４】
また、本発明の実施例は、アナログデジタル変換部２は、電荷平衡方式のアナログデジタル変換部であることを特徴としたものである。よく用いられる変換方式のアナログデジタル変換器で構成できる。
【００２５】
さらに、本発明の実施例は、可変ゲインアンプ１のゲインを決定する抵抗として可変抵抗を用いたことを特徴としたものである。正確にゲインを設定することができる。
【００２６】
また、本発明の実施例は、アナログ信号が入力される可変ゲインアンプ１と、この可変ゲインアンプ１の出力が入力され、この出力を積分する積分部２１を有するアナログデジタル変換部２とを有し、この積分部２１の動作に基づいてアナログデジタル変換部２の動作が異常であることを検出すると共に、このアナログデジタル変換部２の動作が異常であることを検出したときに、可変ゲインアンプ１のゲインを下げるようにしたものである。自動的に最適のゲインを設定できる。
【００２７】
さらに、本発明の実施例は、積分部２１の積分時間を測定して、前記アナログデジタル変換部の動作が異常であると判定するようにしたものである。自動的に最適のゲインを設定できる。
【００２８】
また、本発明の実施例は、積分部２１の出力のレベルと所定の電圧とを比較する比較部５を有し、この比較部５の出力によって前記アナログデジタル変換部の動作が異常であることを検出するようにしたものである。自動的に最適のゲインを設定できる。
【００２９】
さらに、本発明の実施例は、アナログデジタル変換部２は、電荷平衡方式のアナログデジタル変換部であることを特徴としたものである。よく用いられる変換方式のアナログデジタル変換器で構成できる。
【００３０】
【発明の実施の形態】
以下に、図に基づいて本発明を詳細に説明する。
図１は本発明に係るアナログデジタル変換器の一実施例を示す構成図である。なお、図９と同じ要素には同一符号を付し、説明を省略する。図１において、１は可変ゲインアンプであり、その出力はＡ／Ｄコンバータ７６１とほぼ同様の構成を有する電荷平衡方式Ａ／Ｄコンバータ２に入力される。
【００３１】
可変ゲインアンプ１は図９の可変ゲインアンプ７９と同様の構成を有するが、抵抗ＲｘとＦＥＴＱｘが追加されている。この抵抗ＲｘとＦＥＴＱｘは直列接続され、抵抗Ｒ６とＦＥＴＱ１の直列回路に並列に接続されている。ＦＥＴＱｘはＦＥＴＱ１およびＱ２と同様にＡ／Ｄコンバータ２内のコントローラ２３によってそのオンオフが制御される。
【００３２】
２は電荷平衡方式のＡ／Ｄコンバータであり、可変ゲインアンプ１の出力が入力され、この信号を積分する積分器２１、この積分器２１の出力レベルを判定するコンパレータ２２およびこのコンパレータ２２の出力が入力され、全体を制御するコントローラ２３から構成されている。動作は図９のＡ／Ｄコンパレータ７６とほぼ同じなので、説明を省略する。
【００３３】
コントローラ２３は可変ゲインアンプ１内のＦＥＴＱ１，Ｑ２およびＱｘのオンオフを制御してそのゲインを変化させる。図２に可変ゲインアンプ１の特性の一例を示す。可変ゲインアンプ１はＡ，Ｂ，Ｃの３つのレンジが設定できるようになっており、それぞれＦＥＴＱｘ、Ｑ１，Ｑ２をオンした場合に対応する。
【００３４】
レンジＡはゲインが１であり、可変ゲインアンプ１の入力での入力電圧範囲が−２５０ｍＶ〜７９０ｍＶであり、Ｐｔ２００などのセンサに対応するレンジである。同様に、レンジＢはゲインが３．７であり−７０ｍＶ〜２１０ｍＶの入力電圧範囲、レンジＣはゲインが９でありー３０ｍＶ〜８０ｍＶの入力電圧範囲になる。各レンジの詳細な特性を図２表に示す。
【００３５】
同じレベルのノイズが信号に重畳した場合、可変ゲインアンプ１のゲインが高いほど積分器２１が飽和しやすい。従って、レンジＣが一番ノイズに弱く、レンジＡが一番強い。例えば、レンジＢでは２７０ｍＶ以上のノイズが重畳すると、出力に影響が出る。
【００３６】
この実施例では、商用周波のノイズなどのノイズが入力電圧に重畳して積分器２１が飽和したときに、可変ゲインアンプ１のゲインを下げて、積分器２１が飽和しないようにするものである。
【００３７】
すなわち、レンジＢを使用していた場合において積分器２１が飽和するとレンジをＡに切り替えて飽和しないようにする。また。レンジＣを使用していたときに積分器２１が飽和すると、レンジをＢに変更し、それでも飽和すると更にレンジをＡに変更する。
【００３８】
このようにすると、測定精度は若干悪くなるが、ノイズのために積分器２１が飽和して測定不可能になることがなくなる。これらのレンジ変更はユーザができるようにしてもよく、また耐ノイズを向上させるオプションとして準備するようにしてもよい。
【００３９】
図３に本発明の他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図３において、３は可変ゲインアンプであり、入力電圧Ｖｉｎを増幅してＡ／Ｄコンバータ２に出力する。この実施例では可変ゲインアンプ３のゲインを決める抵抗Ｒ７として可変抵抗を用いて、最適なゲインが設定できるようにしている。
【００４０】
なお、実際には図１と同様に可変抵抗Ｒ７とＦＥＴＱ２の直列回路に並列に抵抗Ｒ６とＦＥＴＱ１および抵抗ＲｘとＦＥＴＱｘと直列回路が接続されるが、この図では省略している。抵抗Ｒ６およびＲｘも可変抵抗にしてもよい。
【００４１】
ノイズはいつ入ってくるか予測できないので、積分器２１が飽和したことを検出して、可変ゲインアンプ１のゲインを自動的に変更することができると効果が大きい。図４以下にこのような実施例について説明する。
【００４２】
図４に積分器２１が飽和したことを検出することができるＡ／Ｄコンバータの構成を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図４において、２４はコントローラである。このコントローラ２４は図１のコントローラ２３とほぼ同様の動作を行うが、タイマｔｉｍｅｒ２が追加されている。このタイマｔｉｍｅｒ２は信号ＲＥＦＳＷが変化する時間間隔を計測する。
【００４３】
この実施例の動作を説明するために、電荷平衡方式のＡ／Ｄコンバータの動作を説明する。図４に示すように、信号ＲＥＦＳＷによってコントローラ２４から積分器２１の入力端子に流れ込む電流をＩｒｅｆ＋とし、逆方向に流れる電流をＩｒｅｆ−とする。また、積分コンデンサＣ１から流れ出す電流をＩｉｎｔ＋、流れ込む電流をＩｉｎｔ−、積分器２１の入力端子から流れ出す電流をＩｉｎとする。
【００４４】
このようにすると、このＡ／Ｄコンバータが正常に動作するためには、下記（１）、（２）式の関係がなければならない。なお、ABS()は絶対値を求める関数である。
Iint+＝ABS(Iref-)−ABS(Iin) ・・・・・・ （１）
Iint-＝ABS(Iref+)−ABS(Iin) ・・・・・・ （２）
【００４５】
また、積分器２１の出力Ｖｏの鋸波の周期ｔは、コンパレータ２２のスレッシュホールド電圧の値をＶｔｈ、Ｖｔｌとすると、
t＝(C1*(Vth−Vtl))／Iint- ＋ (C1*(Vtl−Vth))／Iint+
になる。なお、Ｃ１は積分器２１の積分コンデンサの容量である。
【００４６】
前記（１）、（２）式より、下記（３）、（４）式が成立すれば、積分器２１の出力Ｖｏが鋸波になる。
ABS(Iin)＜ABS(Iref+) ・・・・・・ （３）
ABS(Iin)＞ABS(Iref-) ・・・・・・ （４）
【００４７】
積分器２１のオフセット電圧をＶｏｆｆ、積分抵抗をＲ１とすると、
Iin＝(Voff−Vin)／R1
であるので、積分器２１が正常に動作する入力電圧Ｖｉｎの範囲は下記（５）式で表される。
Voff−ABS(Iref-)*R1＞Vin＞Voff−ABS(Iref+)*R1 ・・・・ （５）
【００４８】
アナログデジタル変換を行っている途中で、積分器２１の入力電圧Ｖｉｎが前記（５）式の範囲を越えると、正常なアナログデジタル変換が行われなくなる。また、積分器２１の出力電圧が飽和すると、積分コンデンサに蓄えられる電荷量の連続性が崩れて、大きな変換誤差が発生する。図１１の（Ｃ）はこのような場合の波形である。
【００４９】
図５にコントローラ２４の内部構成を示す。図５において、４１はコンパレータ２２の出力COMPINが入力され、信号ＲＥＦＳＷを発生するフリップフロップ、４２，４３は変換されたデジタル信号を発生するカウンタ、４５はこれらを制御するコントローラである。
【００５０】
カウンタ４３は総積分時間を測定するカウンタ、カウンタ４２は信号ＲＥＦＳＷが高レベルである時間を測定するカウンタ、タイマ４６は１００ｍ秒を測定するタイマである。これらは電荷平衡方式Ａ／Ｄコンバータの一般的な構成であるので、詳細な説明を省略する。
【００５１】
この実施例では、タイマ４４が追加されている。このタイマ４４によって信号ＲＥＦＳＷが変化する時間間隔を測定し、エラー信号ＥＲＲを発生する。このエラー信号ＥＲＲによって可変ゲインアンプ１のゲインを下げるようにする。
【００５２】
図１１の波形図から明らかなように、アナログデジタル変換が正常に行われている（Ａ）、（Ｂ）では、信号ＲＥＦＳＷは５００μ秒以下の時間で変化しているが、ノイズが重畳した（Ｃ）では、２〜５ｍ秒と長くなっている。そのため、タイマ４４で信号ＲＥＦＳＷが変化する時間間隔を測定し、例えば２ｍ秒以上になるとエラー信号ＥＲＲを発生するようにする。信号ＲＥＦＳＷが変化する時間間隔は積分部２１の積分時間に関係している。
【００５３】
図６に他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明書省略する。図６において、５はＶｏ飽和監視コンパレータであり、積分器２１の出力Ｖｏが入力される。Ｖｏ飽和監視コンパレータ５は積分部２１の出力Ｖｏと所定の電圧Ｖｓを比較し、ＶｏがＶｓより大きくなるとエラー信号ＥＲＲを出力する。
【００５４】
前述したように、積分部２１の出力Ｖｏが前記（５）式を満たしている場合に限り、正常なアナログデジタル変換が実行される。そのため、Ｖｏ飽和監視コンパレータ５でＶｏが前記（５）式の範囲内に入っているかを監視し、外れたときにエラー信号ＥＲＲを出力する。
【００５５】
このエラー信号ＥＲＲによって可変ゲインアンプ１のゲインを下げるようにすると、入力信号にノイズが重畳しても、正常なアナログデジタル変換を実行することができる。なお、図６では積分器２１の出力Ｖｏが所定の電圧Ｖｓより大きいときにエラー信号ＥＲＲを出力するようにしたが、小さい方にはずれたときにもエラー信号を出すようにしてもよい。
【００５６】
図７に可変ゲインアンプとＡ／Ｄコンバータを組み合わせた構成を示す。図７において、１は図１で説明した可変ゲインアンプ、６は図４あるいは図６の構成を有するＡ／Ｄコンバータである。Ａ／Ｄコンバータ６が正常にアナログデジタル変換できなかったことを示すエラー信号ＥＲＲによって、ＦＥＴＱｘをオンし、ゲインが最低になるように制御している。
【００５７】
なお、これらの実施例では、可変ゲインアンプ１は３段階でゲインを可変できる構成としたが、２段階あるいは４段階以上可変出来るようにしてもよい。また、連続的にゲインを可変出来るような構成であってもよい。
【００５８】
また、これらの実施例では温度伝送器に用いるＡ／Ｄコンバータとして説明したが、他の信号伝送器、あるいは他の用途に用いることもできる。また、Ａ／Ｄコンバータも電荷平衡方式だけでなく、他の方式のＡ／Ｄコンバータを用いることもできる。
【００５９】
【発明の効果】
以上説明したことから明らかなように、本発明の実施例によれば、次の効果が期待できる。本発明の実施例によれば、アナログ信号が入力される可変ゲインアンプ１と、この可変ゲインアンプ１の出力が入力され、この入力信号をデジタル信号に変換するアナログデジタル変換部２とを有し、前記アナログ信号にノイズが重畳したときに、前記可変ゲインアンプ１のゲインを下げるようにした。
【００６０】
信号に商用電源周波数などのノイズが重畳してもアナログデジタル変換部が飽和することがなくなるので、常に正確なデジタル信号を得ることができるという効果がある。客先とのトラブル事例から、ノイズの電圧レベルは５００ｍＶｐ−ｐ以下が大部分なので、信号の変換精度をそれほど落とすことなく、ノイズの影響を除去することができる。
【００６１】
また、モータの起動ノイズが回り込むようなノイズに対しても対応することができるという効果もある。
【００６２】
また、本発明の実施例によれば、アナログデジタル変換部２は、入力信号を積分し、この積分結果に基づいてデジタル信号を生成する構成のアナログデジタル変換部であることを特徴とした。積分器が飽和することがなくなるので、正確かつ信頼性の高いデジタル値を得ることができるという効果がある。
【００６３】
さらに、本発明の実施例によれば、アナログデジタル変換部２は、電荷平衡方式のアナログデジタル変換部であることを特徴とした。一般的なアナログデジタル変換器に用いることができるという効果がある。
【００６４】
また、本発明の実施例によれば、可変アンプ１のゲインを決定する抵抗として可変抵抗を用いたことを特徴とした。可変抵抗を調整することにより、正確にゲインを設定することができるという効果がある。
【００６５】
さらに、本発明の実施例によれば、アナログ信号が入力される可変ゲインアンプ１と、この可変ゲインアンプ１の出力が入力され、この出力を積分する積分部２１を有するアナログデジタル変換部２とを有し、この積分部２１の動作に基づいてアナログデジタル変換部２の動作が異常であることを検出すると共に、このアナログデジタル変換部２の動作が異常であることを検出したときに、可変ゲインアンプ１のゲインを下げるようにした。
【００６６】
積分部２１が飽和したことを検出して自動的にゲインを下げることができるので、取り扱いが容易でかつ信頼性の高いアナログデジタル変換器を実現することができるという効果がある。また、モータの起動ノイズなど突発的なノイズに対しても自動的に対応することができるという効果もある。
【００６７】
また、本発明の実施例によれば、積分部２１の積分時間を測定して、前記アナログデジタル変換部の動作が異常であると判定するようにした。
【００６８】
全てデジタル的に処理をすることができるので、ゲートアレイなどのカスタムＩＣを用いた場合にコストアップの要因にならないという効果もある。
【００６９】
さらに、本発明の実施例によれば、積分部の出力のレベルと所定の電圧とを比較する比較部５を有し、この比較部５の出力によって前記アナログデジタル変換部の動作が異常であることを検出するようにした。簡単に積分部２１の異常を検出することができるという効果がある。
【００７０】
また、本発明の実施例によれば、アナログデジタル変換部２は、電荷平衡方式のアナログデジタル変換部であることを特徴とした。一般的なアナログデジタル変換器に用いることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】可変レンジアンプの各レンジと特性を説明した表である。
【図３】本発明の他の実施例を示す構成図である。
【図４】本発明の他の実施例を示す構成図である。
【図５】本発明の他の実施例を示す構成図である。
【図６】本発明の他の実施例を示す構成図である。
【図７】本発明の他の実施例を示す構成図である。
【図８】温度伝送器の構成図である。
【図９】電荷平衡方式アナログデジタル変換器の構成図である。
【図１０】電荷平衡方式アナログデジタル変換器の動作を説明するための図である。
【図１１】電荷平衡方式アナログデジタル変換器の波形図である。
【符号の説明】
１、３ 可変ゲインアンプ
２、６ Ａ／Ｄコンバータ
２１ 積分部
２２ コンパレータ
２３、２４ コントローラ
４２，４３ カウンタ
４４，４６ タイマ
５ Ｖｏ飽和監視コンパレータ
【発明の属する技術分野】
この発明は、耐ノイズ性が高いアナログデジタル変換器に関し、特に温度伝送器などの信号伝送器に用いて好適なアナログデジタル変換器に関するものである。
【０００２】
【従来の技術】
図８に温度伝送器の構成を示す。この温度伝送器は熱電対と測温抵抗体の両方を使用できるように構成されている。図８において、８１は測温抵抗体であり、入力端子７１の１〜３番端子に接続され、リファレンス部７２からこの測温抵抗体８１に流す電流（例えば０．２ｍＡ）が供給される。また、８２は熱電対であり、入力端子７１の２と３に接続される。
【０００３】
入力端子７１から入力された信号はフィルタ７３で主として商用周波数のノイズが除去され、マルチプレクサ７４に入力される。マルチプレクサ７４にはまたリファレンス部から校正用の信号Ｖｒが入力される。マルチプレクサ７４はこれらの信号を選択してプリアンプ７５に出力する。
【０００４】
プリアンプ７５で増幅された信号はＡ／Ｄコンバータ７６でデジタル信号に変換され、ＣＰＵ７７で演算処理された後出力回路７８から外部に出力される。また、ＣＰＵ７７はマルチプレクサ７４を制御して、適当な信号を選択する。
【０００５】
温度伝送器の場合、入力電圧範囲が−１０〜８０ｍＶになるように設計される場合が多い。これは、熱電対８２の起電力の範囲が−１０〜８０ｍＶであること、および測温抵抗体８１の出力電圧範囲が０．４〜６６ｍＶ（Ｐｔ１００を使用して抵抗値範囲２０〜３３０Ωとし、０．２ｍＡの電流を流した場合）であるためである。大きくても、入力電圧範囲はこれの２倍、すなわち−２０〜１６０ｍＡ程度で設計される場合が多い。
【０００６】
一方、一般的なＡ／Ｄコンバータの入力電圧範囲は１〜２．５Ｖ程度のものが多い。そのため、Ａ／Ｄコンバータ７６の前段にプリアンプ７５を設置して、１０〜２０倍程度増幅するようにしている。
【０００７】
Ａ／Ｄコンバータ７６としては２重積分方式、デルタシグマ方式、電荷平衡方式など比較的高精度が得やすい方式のものが用いられる。図９に電荷平衡方式のＡ／Ｄコンバータの構成を示す。なお、図８と同じ要素には同一符号を付し、説明を省略する。
【０００８】
図９では、プリアンプとして利得が可変出来る可変ゲインアンプ７９を用いている。すなわち、ＦＥＴＱ１、Ｑ２をオンオフすることにより、ゲインを変化させることができる。マルチプレクサ７４の出力は可変ゲインアンプ７９で１０〜２０倍に増幅され、Ａ／Ｄコンバータ７６に出力される。
【０００９】
Ａ／Ｄコンバータ７６は積分器７６１、コンパレータ７６２およびコントローラ７６３から構成される。積分器７６１で可変ゲインアンプ７９の出力電圧および信号ＲＥＦＳＷを積分し、この積分器７６１の出力をコンパレータ７６２で比較して、その比較結果ＣＯＭＰＩＮからコントローラ７６３でデジタル信号ＤＡＴＡに変換する。コントローラ７６３はまた可変ゲインアンプ７９の利得の制御も行う。
【００１０】
なお、コントローラ７６３内のCounter1は総積分時間を測定するカウンタ、Counter2は信号ＲＥＦＳＷが高レベルである時間を測定するカウンタ、Timer1は１００ｍ秒を測定するタイマである。
【００１１】
次に、図１０に基づいてＡ／Ｄコンバータ７６の変換原理を説明する。図１０（Ａ）は入力電圧が小さいとき、同図（Ｂ）は入力電圧が大きいときの場合であり、▲１▼は積分器７６１の出力Ｖｏ、▲２▼は信号ＲＥＦＳＷである。
【００１２】
積分器７６１の出力ＶｏがＶｉｈになると、リファレンス信号ＲＥＦＳＷの極性が反転するので、Ｖｏは低下していく。ＶｏがＶｉｌになるとＲＥＦＳＷの極性が再度反転するので、Ｖｏは増加していく。積分器７６１はこの動作を繰り返す。信号ＲＥＦＳＷが高レベルの時間をＳＷｏｎ時間とする。
【００１３】
図１０に示すように、最初に積分器７６１の出力ＶｏがＶｉｈになってから１００ｍＳ経過した後に、Ｖｏが最初にＶｉｈなるまでの時間を総積分時間とし、ＳＷｏｎ時間の合計をこの総積分時間で割った値からデジタル変換した値を求める。
【００１４】
なお、図１０の（Ａ）と（Ｂ）とでは本質的な違いはないが、（Ａ）の入力電圧が小さいときはＳＷｏｎ時間が比較的長くてＶｏが減少する時間が長いのに対して、入力電圧が大きい（Ｂ）ではこれらの時間の割合が逆転している点が異なる。
【００１５】
【発明が解決しようとする課題】
しかしながら、このようなＡ／Ｄコンバータには、次のような課題があった。
【００１６】
このようなＡ／Ｄコンバータは、入力信号に入力電圧範囲を越える過大なノイズ、例えば５０Ｈｚのような商用周波数のノイズが重畳すると、Ａ／Ｄコンバータが飽和して正常なデジタル値が得られなくなるという課題があった。
【００１７】
図１１にＡ／Ｄコンバータ７６の動作波形を示す。同図（Ａ）はノイズが重畳していない正常な波形である。右側の波形は左側の波形を拡大したものであり、鋸波状の波形になっていることがわかる。
【００１８】
同図（Ｂ）は５０Ｈｚのノイズが重畳しているが、積分器７６１が飽和していない場合の波形である。積分器７６１の出力は２０ｍＳの周期で異常値を示しているが、積分時間を調整することによりこのノイズの影響は平均化されて変換後のデジタル値には影響しない。
【００１９】
同図（Ｃ）は５０Ｈｚのノイズによって積分器７６１が飽和した場合の波形である。右側の拡大した波形は、正常な（Ａ）の右側の波形とは全く異なっており、正常なデジタル値が得られないことは明らかである。
【００２０】
また、積分器７６１が飽和するような過大なノイズが重畳した場合でも、ノイズは正負の両方向に振られるために、あたかも正常な変換が行われているような動作をしてしまうという課題もあった。
【００２１】
従って本発明が解決しようとする課題は、ノイズが重畳しても正確にアナログデジタル変換を行うことができるアナログデジタル変換器を提供することにある。
【００２２】
【課題を解決するための手段】
このような課題を解決する、本発明は以下のとおりである。
（１）アナログ信号が入力される可変ゲインアンプと、この可変ゲインアンプの出力が入力され、この出力を積分する積分部を有するアナログデジタル変換部とを有し、この積分部の動作に基づいて前記アナログデジタル変換部の動作が異常であることを検出すると共に、このアナログデジタル変換部の動作が異常であることを検出したときに、前記可変ゲインアンプのゲインを下げるようにし、前記可変ゲインアンプは、ゲインが大略１で入力電圧範囲が大略−２５０ｍＶ〜７９０ｍＶのレンジと、ゲインが大略３．７で入力電圧範囲が大略−７０ｍＶ〜２１０ｍＶのレンジと、ゲインが大略９で入力電圧範囲が大略−３０ｍＶ〜８０ｍＶのレンジとを備え、熱電対と測温抵抗体との両方を使用できるように構成されたことを特徴とするアナログデジタル変換器を用いた温度伝送器。
（２）前記積分部の積分時間を測定して、前記アナログデジタル変換部の動作が異常であると判定するようにしたことを特徴とする（１）記載のアナログデジタル変換器を用いた温度伝送器。
（３）前記積分部の出力のレベルと所定の電圧とを比較する比較部を有し、
この比較部の出力によって前記アナログデジタル変換部の動作が異常であることを検出するようにしたことを特徴とする（１）記載のアナログデジタル変換器を用いた温度伝送器。
（４）アナログ信号が入力される可変ゲインアンプと、この可変ゲインアンプの出力が入力され、この入力信号をデジタル信号に変換するアナログデジタル変換部とを有し、前記アナログ信号にノイズが重畳したときに、前記可変ゲインアンプのゲインを下げるようにし、前記可変ゲインアンプは、ゲインが大略１で入力電圧範囲が大略−２５０ｍＶ〜７９０ｍＶのレンジと、ゲインが大略３．７で入力電圧範囲が大略−７０ｍＶ〜２１０ｍＶのレンジと、ゲインが大略９で入力電圧範囲が大略−３０ｍＶ〜８０ｍＶのレンジとを備え、熱電対と測温抵抗体との両方を使用できるように構成されたことを特徴とするアナログデジタル変換器を用いた温度伝送器。
また、本発明の実施例は、アナログ信号が入力される可変ゲインアンプ１と、この可変ゲインアンプ１の出力が入力され、この入力信号をデジタル信号に変換するアナログデジタル変換部２とを有し、前記アナログ信号にノイズが重畳したときに、前記可変ゲインアンプ１のゲインを下げるようにしたものである。信号にノイズが重畳しても正確なデジタル信号を得ることができる。
【００２３】
さらに、本発明の実施例は、アナログデジタル変換部２は、入力信号を積分し、この積分結果に基づいてデジタル信号を生成する構成のアナログデジタル変換部であることを特徴としたものである。ノイズの影響が平均化される変換方式で特に効果が大きい。
【００２４】
また、本発明の実施例は、アナログデジタル変換部２は、電荷平衡方式のアナログデジタル変換部であることを特徴としたものである。よく用いられる変換方式のアナログデジタル変換器で構成できる。
【００２５】
さらに、本発明の実施例は、可変ゲインアンプ１のゲインを決定する抵抗として可変抵抗を用いたことを特徴としたものである。正確にゲインを設定することができる。
【００２６】
また、本発明の実施例は、アナログ信号が入力される可変ゲインアンプ１と、この可変ゲインアンプ１の出力が入力され、この出力を積分する積分部２１を有するアナログデジタル変換部２とを有し、この積分部２１の動作に基づいてアナログデジタル変換部２の動作が異常であることを検出すると共に、このアナログデジタル変換部２の動作が異常であることを検出したときに、可変ゲインアンプ１のゲインを下げるようにしたものである。自動的に最適のゲインを設定できる。
【００２７】
さらに、本発明の実施例は、積分部２１の積分時間を測定して、前記アナログデジタル変換部の動作が異常であると判定するようにしたものである。自動的に最適のゲインを設定できる。
【００２８】
また、本発明の実施例は、積分部２１の出力のレベルと所定の電圧とを比較する比較部５を有し、この比較部５の出力によって前記アナログデジタル変換部の動作が異常であることを検出するようにしたものである。自動的に最適のゲインを設定できる。
【００２９】
さらに、本発明の実施例は、アナログデジタル変換部２は、電荷平衡方式のアナログデジタル変換部であることを特徴としたものである。よく用いられる変換方式のアナログデジタル変換器で構成できる。
【００３０】
【発明の実施の形態】
以下に、図に基づいて本発明を詳細に説明する。
図１は本発明に係るアナログデジタル変換器の一実施例を示す構成図である。なお、図９と同じ要素には同一符号を付し、説明を省略する。図１において、１は可変ゲインアンプであり、その出力はＡ／Ｄコンバータ７６１とほぼ同様の構成を有する電荷平衡方式Ａ／Ｄコンバータ２に入力される。
【００３１】
可変ゲインアンプ１は図９の可変ゲインアンプ７９と同様の構成を有するが、抵抗ＲｘとＦＥＴＱｘが追加されている。この抵抗ＲｘとＦＥＴＱｘは直列接続され、抵抗Ｒ６とＦＥＴＱ１の直列回路に並列に接続されている。ＦＥＴＱｘはＦＥＴＱ１およびＱ２と同様にＡ／Ｄコンバータ２内のコントローラ２３によってそのオンオフが制御される。
【００３２】
２は電荷平衡方式のＡ／Ｄコンバータであり、可変ゲインアンプ１の出力が入力され、この信号を積分する積分器２１、この積分器２１の出力レベルを判定するコンパレータ２２およびこのコンパレータ２２の出力が入力され、全体を制御するコントローラ２３から構成されている。動作は図９のＡ／Ｄコンパレータ７６とほぼ同じなので、説明を省略する。
【００３３】
コントローラ２３は可変ゲインアンプ１内のＦＥＴＱ１，Ｑ２およびＱｘのオンオフを制御してそのゲインを変化させる。図２に可変ゲインアンプ１の特性の一例を示す。可変ゲインアンプ１はＡ，Ｂ，Ｃの３つのレンジが設定できるようになっており、それぞれＦＥＴＱｘ、Ｑ１，Ｑ２をオンした場合に対応する。
【００３４】
レンジＡはゲインが１であり、可変ゲインアンプ１の入力での入力電圧範囲が−２５０ｍＶ〜７９０ｍＶであり、Ｐｔ２００などのセンサに対応するレンジである。同様に、レンジＢはゲインが３．７であり−７０ｍＶ〜２１０ｍＶの入力電圧範囲、レンジＣはゲインが９でありー３０ｍＶ〜８０ｍＶの入力電圧範囲になる。各レンジの詳細な特性を図２表に示す。
【００３５】
同じレベルのノイズが信号に重畳した場合、可変ゲインアンプ１のゲインが高いほど積分器２１が飽和しやすい。従って、レンジＣが一番ノイズに弱く、レンジＡが一番強い。例えば、レンジＢでは２７０ｍＶ以上のノイズが重畳すると、出力に影響が出る。
【００３６】
この実施例では、商用周波のノイズなどのノイズが入力電圧に重畳して積分器２１が飽和したときに、可変ゲインアンプ１のゲインを下げて、積分器２１が飽和しないようにするものである。
【００３７】
すなわち、レンジＢを使用していた場合において積分器２１が飽和するとレンジをＡに切り替えて飽和しないようにする。また。レンジＣを使用していたときに積分器２１が飽和すると、レンジをＢに変更し、それでも飽和すると更にレンジをＡに変更する。
【００３８】
このようにすると、測定精度は若干悪くなるが、ノイズのために積分器２１が飽和して測定不可能になることがなくなる。これらのレンジ変更はユーザができるようにしてもよく、また耐ノイズを向上させるオプションとして準備するようにしてもよい。
【００３９】
図３に本発明の他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図３において、３は可変ゲインアンプであり、入力電圧Ｖｉｎを増幅してＡ／Ｄコンバータ２に出力する。この実施例では可変ゲインアンプ３のゲインを決める抵抗Ｒ７として可変抵抗を用いて、最適なゲインが設定できるようにしている。
【００４０】
なお、実際には図１と同様に可変抵抗Ｒ７とＦＥＴＱ２の直列回路に並列に抵抗Ｒ６とＦＥＴＱ１および抵抗ＲｘとＦＥＴＱｘと直列回路が接続されるが、この図では省略している。抵抗Ｒ６およびＲｘも可変抵抗にしてもよい。
【００４１】
ノイズはいつ入ってくるか予測できないので、積分器２１が飽和したことを検出して、可変ゲインアンプ１のゲインを自動的に変更することができると効果が大きい。図４以下にこのような実施例について説明する。
【００４２】
図４に積分器２１が飽和したことを検出することができるＡ／Ｄコンバータの構成を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図４において、２４はコントローラである。このコントローラ２４は図１のコントローラ２３とほぼ同様の動作を行うが、タイマｔｉｍｅｒ２が追加されている。このタイマｔｉｍｅｒ２は信号ＲＥＦＳＷが変化する時間間隔を計測する。
【００４３】
この実施例の動作を説明するために、電荷平衡方式のＡ／Ｄコンバータの動作を説明する。図４に示すように、信号ＲＥＦＳＷによってコントローラ２４から積分器２１の入力端子に流れ込む電流をＩｒｅｆ＋とし、逆方向に流れる電流をＩｒｅｆ−とする。また、積分コンデンサＣ１から流れ出す電流をＩｉｎｔ＋、流れ込む電流をＩｉｎｔ−、積分器２１の入力端子から流れ出す電流をＩｉｎとする。
【００４４】
このようにすると、このＡ／Ｄコンバータが正常に動作するためには、下記（１）、（２）式の関係がなければならない。なお、ABS()は絶対値を求める関数である。
Iint+＝ABS(Iref-)−ABS(Iin) ・・・・・・ （１）
Iint-＝ABS(Iref+)−ABS(Iin) ・・・・・・ （２）
【００４５】
また、積分器２１の出力Ｖｏの鋸波の周期ｔは、コンパレータ２２のスレッシュホールド電圧の値をＶｔｈ、Ｖｔｌとすると、
t＝(C1*(Vth−Vtl))／Iint- ＋ (C1*(Vtl−Vth))／Iint+
になる。なお、Ｃ１は積分器２１の積分コンデンサの容量である。
【００４６】
前記（１）、（２）式より、下記（３）、（４）式が成立すれば、積分器２１の出力Ｖｏが鋸波になる。
ABS(Iin)＜ABS(Iref+) ・・・・・・ （３）
ABS(Iin)＞ABS(Iref-) ・・・・・・ （４）
【００４７】
積分器２１のオフセット電圧をＶｏｆｆ、積分抵抗をＲ１とすると、
Iin＝(Voff−Vin)／R1
であるので、積分器２１が正常に動作する入力電圧Ｖｉｎの範囲は下記（５）式で表される。
Voff−ABS(Iref-)*R1＞Vin＞Voff−ABS(Iref+)*R1 ・・・・ （５）
【００４８】
アナログデジタル変換を行っている途中で、積分器２１の入力電圧Ｖｉｎが前記（５）式の範囲を越えると、正常なアナログデジタル変換が行われなくなる。また、積分器２１の出力電圧が飽和すると、積分コンデンサに蓄えられる電荷量の連続性が崩れて、大きな変換誤差が発生する。図１１の（Ｃ）はこのような場合の波形である。
【００４９】
図５にコントローラ２４の内部構成を示す。図５において、４１はコンパレータ２２の出力COMPINが入力され、信号ＲＥＦＳＷを発生するフリップフロップ、４２，４３は変換されたデジタル信号を発生するカウンタ、４５はこれらを制御するコントローラである。
【００５０】
カウンタ４３は総積分時間を測定するカウンタ、カウンタ４２は信号ＲＥＦＳＷが高レベルである時間を測定するカウンタ、タイマ４６は１００ｍ秒を測定するタイマである。これらは電荷平衡方式Ａ／Ｄコンバータの一般的な構成であるので、詳細な説明を省略する。
【００５１】
この実施例では、タイマ４４が追加されている。このタイマ４４によって信号ＲＥＦＳＷが変化する時間間隔を測定し、エラー信号ＥＲＲを発生する。このエラー信号ＥＲＲによって可変ゲインアンプ１のゲインを下げるようにする。
【００５２】
図１１の波形図から明らかなように、アナログデジタル変換が正常に行われている（Ａ）、（Ｂ）では、信号ＲＥＦＳＷは５００μ秒以下の時間で変化しているが、ノイズが重畳した（Ｃ）では、２〜５ｍ秒と長くなっている。そのため、タイマ４４で信号ＲＥＦＳＷが変化する時間間隔を測定し、例えば２ｍ秒以上になるとエラー信号ＥＲＲを発生するようにする。信号ＲＥＦＳＷが変化する時間間隔は積分部２１の積分時間に関係している。
【００５３】
図６に他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明書省略する。図６において、５はＶｏ飽和監視コンパレータであり、積分器２１の出力Ｖｏが入力される。Ｖｏ飽和監視コンパレータ５は積分部２１の出力Ｖｏと所定の電圧Ｖｓを比較し、ＶｏがＶｓより大きくなるとエラー信号ＥＲＲを出力する。
【００５４】
前述したように、積分部２１の出力Ｖｏが前記（５）式を満たしている場合に限り、正常なアナログデジタル変換が実行される。そのため、Ｖｏ飽和監視コンパレータ５でＶｏが前記（５）式の範囲内に入っているかを監視し、外れたときにエラー信号ＥＲＲを出力する。
【００５５】
このエラー信号ＥＲＲによって可変ゲインアンプ１のゲインを下げるようにすると、入力信号にノイズが重畳しても、正常なアナログデジタル変換を実行することができる。なお、図６では積分器２１の出力Ｖｏが所定の電圧Ｖｓより大きいときにエラー信号ＥＲＲを出力するようにしたが、小さい方にはずれたときにもエラー信号を出すようにしてもよい。
【００５６】
図７に可変ゲインアンプとＡ／Ｄコンバータを組み合わせた構成を示す。図７において、１は図１で説明した可変ゲインアンプ、６は図４あるいは図６の構成を有するＡ／Ｄコンバータである。Ａ／Ｄコンバータ６が正常にアナログデジタル変換できなかったことを示すエラー信号ＥＲＲによって、ＦＥＴＱｘをオンし、ゲインが最低になるように制御している。
【００５７】
なお、これらの実施例では、可変ゲインアンプ１は３段階でゲインを可変できる構成としたが、２段階あるいは４段階以上可変出来るようにしてもよい。また、連続的にゲインを可変出来るような構成であってもよい。
【００５８】
また、これらの実施例では温度伝送器に用いるＡ／Ｄコンバータとして説明したが、他の信号伝送器、あるいは他の用途に用いることもできる。また、Ａ／Ｄコンバータも電荷平衡方式だけでなく、他の方式のＡ／Ｄコンバータを用いることもできる。
【００５９】
【発明の効果】
以上説明したことから明らかなように、本発明の実施例によれば、次の効果が期待できる。本発明の実施例によれば、アナログ信号が入力される可変ゲインアンプ１と、この可変ゲインアンプ１の出力が入力され、この入力信号をデジタル信号に変換するアナログデジタル変換部２とを有し、前記アナログ信号にノイズが重畳したときに、前記可変ゲインアンプ１のゲインを下げるようにした。
【００６０】
信号に商用電源周波数などのノイズが重畳してもアナログデジタル変換部が飽和することがなくなるので、常に正確なデジタル信号を得ることができるという効果がある。客先とのトラブル事例から、ノイズの電圧レベルは５００ｍＶｐ−ｐ以下が大部分なので、信号の変換精度をそれほど落とすことなく、ノイズの影響を除去することができる。
【００６１】
また、モータの起動ノイズが回り込むようなノイズに対しても対応することができるという効果もある。
【００６２】
また、本発明の実施例によれば、アナログデジタル変換部２は、入力信号を積分し、この積分結果に基づいてデジタル信号を生成する構成のアナログデジタル変換部であることを特徴とした。積分器が飽和することがなくなるので、正確かつ信頼性の高いデジタル値を得ることができるという効果がある。
【００６３】
さらに、本発明の実施例によれば、アナログデジタル変換部２は、電荷平衡方式のアナログデジタル変換部であることを特徴とした。一般的なアナログデジタル変換器に用いることができるという効果がある。
【００６４】
また、本発明の実施例によれば、可変アンプ１のゲインを決定する抵抗として可変抵抗を用いたことを特徴とした。可変抵抗を調整することにより、正確にゲインを設定することができるという効果がある。
【００６５】
さらに、本発明の実施例によれば、アナログ信号が入力される可変ゲインアンプ１と、この可変ゲインアンプ１の出力が入力され、この出力を積分する積分部２１を有するアナログデジタル変換部２とを有し、この積分部２１の動作に基づいてアナログデジタル変換部２の動作が異常であることを検出すると共に、このアナログデジタル変換部２の動作が異常であることを検出したときに、可変ゲインアンプ１のゲインを下げるようにした。
【００６６】
積分部２１が飽和したことを検出して自動的にゲインを下げることができるので、取り扱いが容易でかつ信頼性の高いアナログデジタル変換器を実現することができるという効果がある。また、モータの起動ノイズなど突発的なノイズに対しても自動的に対応することができるという効果もある。
【００６７】
また、本発明の実施例によれば、積分部２１の積分時間を測定して、前記アナログデジタル変換部の動作が異常であると判定するようにした。
【００６８】
全てデジタル的に処理をすることができるので、ゲートアレイなどのカスタムＩＣを用いた場合にコストアップの要因にならないという効果もある。
【００６９】
さらに、本発明の実施例によれば、積分部の出力のレベルと所定の電圧とを比較する比較部５を有し、この比較部５の出力によって前記アナログデジタル変換部の動作が異常であることを検出するようにした。簡単に積分部２１の異常を検出することができるという効果がある。
【００７０】
また、本発明の実施例によれば、アナログデジタル変換部２は、電荷平衡方式のアナログデジタル変換部であることを特徴とした。一般的なアナログデジタル変換器に用いることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】可変レンジアンプの各レンジと特性を説明した表である。
【図３】本発明の他の実施例を示す構成図である。
【図４】本発明の他の実施例を示す構成図である。
【図５】本発明の他の実施例を示す構成図である。
【図６】本発明の他の実施例を示す構成図である。
【図７】本発明の他の実施例を示す構成図である。
【図８】温度伝送器の構成図である。
【図９】電荷平衡方式アナログデジタル変換器の構成図である。
【図１０】電荷平衡方式アナログデジタル変換器の動作を説明するための図である。
【図１１】電荷平衡方式アナログデジタル変換器の波形図である。
【符号の説明】
１、３ 可変ゲインアンプ
２、６ Ａ／Ｄコンバータ
２１ 積分部
２２ コンパレータ
２３、２４ コントローラ
４２，４３ カウンタ
４４，４６ タイマ
５ Ｖｏ飽和監視コンパレータ
Claims (4)
- アナログ信号が入力される可変ゲインアンプと、この可変ゲインアンプの出力が入力され、この出力を積分する積分部を有するアナログデジタル変換部とを有し、
この積分部の動作に基づいて前記アナログデジタル変換部の動作が異常であることを検出すると共に、このアナログデジタル変換部の動作が異常であることを検出したときに、前記可変ゲインアンプのゲインを下げるようにし、
前記可変ゲインアンプは、ゲインが大略１で入力電圧範囲が大略−２５０ｍＶ〜７９０ｍＶのレンジと、ゲインが大略３．７で入力電圧範囲が大略−７０ｍＶ〜２１０ｍＶのレンジと、ゲインが大略９で入力電圧範囲が大略−３０ｍＶ〜８０ｍＶのレンジとを備え、熱電対と測温抵抗体との両方を使用できるように構成された
ことを特徴とするアナログデジタル変換器を用いた温度伝送器。 - 前記積分部の積分時間を測定して、前記アナログデジタル変換部の動作が異常であると判定するようにした
ことを特徴とする請求項１記載のアナログデジタル変換器を用いた温度伝送器。 - 前記積分部の出力のレベルと所定の電圧とを比較する比較部を有し、
この比較部の出力によって前記アナログデジタル変換部の動作が異常であることを検出するようにした
ことを特徴とする請求項１記載のアナログデジタル変換器を用いた温度伝送器。 - アナログ信号が入力される可変ゲインアンプと、この可変ゲインアンプの出力が入力され、この入力信号をデジタル信号に変換するアナログデジタル変換部とを有し、
前記アナログ信号にノイズが重畳したときに、前記可変ゲインアンプのゲインを下げるようにし、
前記可変ゲインアンプは、ゲインが大略１で入力電圧範囲が大略−２５０ｍＶ〜７９０ｍＶのレンジと、ゲインが大略３．７で入力電圧範囲が大略−７０ｍＶ〜２１０ｍＶのレンジと、ゲインが大略９で入力電圧範囲が大略−３０ｍＶ〜８０ｍＶのレンジとを備え、熱電対と測温抵抗体との両方を使用できるように構成された
ことを特徴とするアナログデジタル変換器を用いた温度伝送器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351198A JP3815607B2 (ja) | 2001-11-16 | 2001-11-16 | アナログデジタル変換器を用いた温度伝送器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351198A JP3815607B2 (ja) | 2001-11-16 | 2001-11-16 | アナログデジタル変換器を用いた温度伝送器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152543A JP2003152543A (ja) | 2003-05-23 |
| JP3815607B2 true JP3815607B2 (ja) | 2006-08-30 |
Family
ID=19163536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001351198A Expired - Fee Related JP3815607B2 (ja) | 2001-11-16 | 2001-11-16 | アナログデジタル変換器を用いた温度伝送器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3815607B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1606884A2 (en) * | 2003-03-21 | 2005-12-21 | D2Audio Corporation | Clip detection in pwm amplifier |
| JP2006331143A (ja) * | 2005-05-27 | 2006-12-07 | Yokogawa Electric Corp | 伝送器 |
| KR100909251B1 (ko) * | 2007-01-31 | 2009-07-23 | 주식회사 하이닉스반도체 | 아날로그-디지털 변환기 및 이를 포함하는 온도정보출력장치 |
| KR102242034B1 (ko) | 2015-02-04 | 2021-04-21 | 삼성디스플레이 주식회사 | 전류 센싱 회로 및 이를 포함한 유기전계발광 표시장치 |
-
2001
- 2001-11-16 JP JP2001351198A patent/JP3815607B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003152543A (ja) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10156589B2 (en) | Sensor module that switches plural sensors capable of measuring different ranges to extend dynamic range | |
| JP4291616B2 (ja) | 測定回路 | |
| US6957173B2 (en) | Sensor with frequency selectable operating modes | |
| US20090212983A1 (en) | Integrated circuit device and electronic instrument | |
| US10534015B2 (en) | Sensor and method for diagnosing sensor | |
| US20220412817A1 (en) | Method For Monitoring The Function of a Capacitive Pressure Measurement Cell | |
| JP3815607B2 (ja) | アナログデジタル変換器を用いた温度伝送器 | |
| CN113489466B (zh) | 一种用于消除电荷放大器信号偏移量的电路 | |
| CN111033247B (zh) | 用于操作气体传感器装置的方法和气体传感器装置 | |
| US11536616B2 (en) | Sensor device and method for operating a sensor device | |
| EP2822458B1 (en) | Apparatus and method for processing signals | |
| JP4284851B2 (ja) | 圧力センサ回路 | |
| JP6718284B2 (ja) | 信号処理回路、クーロンカウンタ回路、電子機器 | |
| JP6372780B2 (ja) | 赤外線検出装置 | |
| US5345064A (en) | Temperature probe conditioner circuit | |
| CN113155159B (zh) | 桥式检测器 | |
| JP6860633B2 (ja) | センサ及びセンサをチェックする方法 | |
| JPH0833213A (ja) | 二次電池の容量表示装置 | |
| JP3105446B2 (ja) | 反転増幅回路のテスト回路 | |
| JP3765915B2 (ja) | 増幅器の温度零点補正装置 | |
| CN111342785A (zh) | 一种信号调理电路 | |
| US11733060B2 (en) | Diagnosis of electrical failures in capacitive sensors | |
| JPH081678B2 (ja) | ２線式計測回路 | |
| CN111707297B (zh) | 传感器补偿电路 | |
| JP3321966B2 (ja) | 時間比率検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140616 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |