JP3815607B2 - アナログデジタル変換器を用いた温度伝送器 - Google Patents

アナログデジタル変換器を用いた温度伝送器 Download PDF

Info

Publication number
JP3815607B2
JP3815607B2 JP2001351198A JP2001351198A JP3815607B2 JP 3815607 B2 JP3815607 B2 JP 3815607B2 JP 2001351198 A JP2001351198 A JP 2001351198A JP 2001351198 A JP2001351198 A JP 2001351198A JP 3815607 B2 JP3815607 B2 JP 3815607B2
Authority
JP
Japan
Prior art keywords
analog
approximately
gain amplifier
variable gain
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001351198A
Other languages
English (en)
Other versions
JP2003152543A (ja
Inventor
誠 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2001351198A priority Critical patent/JP3815607B2/ja
Publication of JP2003152543A publication Critical patent/JP2003152543A/ja
Application granted granted Critical
Publication of JP3815607B2 publication Critical patent/JP3815607B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、耐ノイズ性が高いアナログデジタル変換器に関し、特に温度伝送器などの信号伝送器に用いて好適なアナログデジタル変換器に関するものである。
【0002】
【従来の技術】
図8に温度伝送器の構成を示す。この温度伝送器は熱電対と測温抵抗体の両方を使用できるように構成されている。図8において、81は測温抵抗体であり、入力端子71の1〜3番端子に接続され、リファレンス部72からこの測温抵抗体81に流す電流(例えば0.2mA)が供給される。また、82は熱電対であり、入力端子71の2と3に接続される。
【0003】
入力端子71から入力された信号はフィルタ73で主として商用周波数のノイズが除去され、マルチプレクサ74に入力される。マルチプレクサ74にはまたリファレンス部から校正用の信号Vrが入力される。マルチプレクサ74はこれらの信号を選択してプリアンプ75に出力する。
【0004】
プリアンプ75で増幅された信号はA/Dコンバータ76でデジタル信号に変換され、CPU77で演算処理された後出力回路78から外部に出力される。また、CPU77はマルチプレクサ74を制御して、適当な信号を選択する。
【0005】
温度伝送器の場合、入力電圧範囲が−10〜80mVになるように設計される場合が多い。これは、熱電対82の起電力の範囲が−10〜80mVであること、および測温抵抗体81の出力電圧範囲が0.4〜66mV(Pt100を使用して抵抗値範囲20〜330Ωとし、0.2mAの電流を流した場合)であるためである。大きくても、入力電圧範囲はこれの2倍、すなわち−20〜160mA程度で設計される場合が多い。
【0006】
一方、一般的なA/Dコンバータの入力電圧範囲は1〜2.5V程度のものが多い。そのため、A/Dコンバータ76の前段にプリアンプ75を設置して、10〜20倍程度増幅するようにしている。
【0007】
A/Dコンバータ76としては2重積分方式、デルタシグマ方式、電荷平衡方式など比較的高精度が得やすい方式のものが用いられる。図9に電荷平衡方式のA/Dコンバータの構成を示す。なお、図8と同じ要素には同一符号を付し、説明を省略する。
【0008】
図9では、プリアンプとして利得が可変出来る可変ゲインアンプ79を用いている。すなわち、FETQ1、Q2をオンオフすることにより、ゲインを変化させることができる。マルチプレクサ74の出力は可変ゲインアンプ79で10〜20倍に増幅され、A/Dコンバータ76に出力される。
【0009】
A/Dコンバータ76は積分器761、コンパレータ762およびコントローラ763から構成される。積分器761で可変ゲインアンプ79の出力電圧および信号REFSWを積分し、この積分器761の出力をコンパレータ762で比較して、その比較結果COMPINからコントローラ763でデジタル信号DATAに変換する。コントローラ763はまた可変ゲインアンプ79の利得の制御も行う。
【0010】
なお、コントローラ763内のCounter1は総積分時間を測定するカウンタ、Counter2は信号REFSWが高レベルである時間を測定するカウンタ、Timer1は100m秒を測定するタイマである。
【0011】
次に、図10に基づいてA/Dコンバータ76の変換原理を説明する。図10(A)は入力電圧が小さいとき、同図(B)は入力電圧が大きいときの場合であり、▲1▼は積分器761の出力Vo、▲2▼は信号REFSWである。
【0012】
積分器761の出力VoがVihになると、リファレンス信号REFSWの極性が反転するので、Voは低下していく。VoがVilになるとREFSWの極性が再度反転するので、Voは増加していく。積分器761はこの動作を繰り返す。信号REFSWが高レベルの時間をSWon時間とする。
【0013】
図10に示すように、最初に積分器761の出力VoがVihになってから100mS経過した後に、Voが最初にVihなるまでの時間を総積分時間とし、SWon時間の合計をこの総積分時間で割った値からデジタル変換した値を求める。
【0014】
なお、図10の(A)と(B)とでは本質的な違いはないが、(A)の入力電圧が小さいときはSWon時間が比較的長くてVoが減少する時間が長いのに対して、入力電圧が大きい(B)ではこれらの時間の割合が逆転している点が異なる。
【0015】
【発明が解決しようとする課題】
しかしながら、このようなA/Dコンバータには、次のような課題があった。
【0016】
このようなA/Dコンバータは、入力信号に入力電圧範囲を越える過大なノイズ、例えば50Hzのような商用周波数のノイズが重畳すると、A/Dコンバータが飽和して正常なデジタル値が得られなくなるという課題があった。
【0017】
図11にA/Dコンバータ76の動作波形を示す。同図(A)はノイズが重畳していない正常な波形である。右側の波形は左側の波形を拡大したものであり、鋸波状の波形になっていることがわかる。
【0018】
同図(B)は50Hzのノイズが重畳しているが、積分器761が飽和していない場合の波形である。積分器761の出力は20mSの周期で異常値を示しているが、積分時間を調整することによりこのノイズの影響は平均化されて変換後のデジタル値には影響しない。
【0019】
同図(C)は50Hzのノイズによって積分器761が飽和した場合の波形である。右側の拡大した波形は、正常な(A)の右側の波形とは全く異なっており、正常なデジタル値が得られないことは明らかである。
【0020】
また、積分器761が飽和するような過大なノイズが重畳した場合でも、ノイズは正負の両方向に振られるために、あたかも正常な変換が行われているような動作をしてしまうという課題もあった。
【0021】
従って本発明が解決しようとする課題は、ノイズが重畳しても正確にアナログデジタル変換を行うことができるアナログデジタル変換器を提供することにある。
【0022】
【課題を解決するための手段】
このような課題を解決する、本発明は以下のとおりである。
(1)アナログ信号が入力される可変ゲインアンプと、この可変ゲインアンプの出力が入力され、この出力を積分する積分部を有するアナログデジタル変換部とを有し、この積分部の動作に基づいて前記アナログデジタル変換部の動作が異常であることを検出すると共に、このアナログデジタル変換部の動作が異常であることを検出したときに、前記可変ゲインアンプのゲインを下げるようにし、前記可変ゲインアンプは、ゲインが大略1で入力電圧範囲が大略−250mV〜790mVのレンジと、ゲインが大略3.7で入力電圧範囲が大略−70mV〜210mVのレンジと、ゲインが大略9で入力電圧範囲が大略−30mV〜80mVのレンジとを備え、熱電対と測温抵抗体との両方を使用できるように構成されたことを特徴とするアナログデジタル変換器を用いた温度伝送器。
(2)前記積分部の積分時間を測定して、前記アナログデジタル変換部の動作が異常であると判定するようにしたことを特徴とする(1)記載のアナログデジタル変換器を用いた温度伝送器。
(3)前記積分部の出力のレベルと所定の電圧とを比較する比較部を有し、
この比較部の出力によって前記アナログデジタル変換部の動作が異常であることを検出するようにしたことを特徴とする(1)記載のアナログデジタル変換器を用いた温度伝送器。
(4)アナログ信号が入力される可変ゲインアンプと、この可変ゲインアンプの出力が入力され、この入力信号をデジタル信号に変換するアナログデジタル変換部とを有し、前記アナログ信号にノイズが重畳したときに、前記可変ゲインアンプのゲインを下げるようにし、前記可変ゲインアンプは、ゲインが大略1で入力電圧範囲が大略−250mV〜790mVのレンジと、ゲインが大略3.7で入力電圧範囲が大略−70mV〜210mVのレンジと、ゲインが大略9で入力電圧範囲が大略−30mV〜80mVのレンジとを備え、熱電対と測温抵抗体との両方を使用できるように構成されたことを特徴とするアナログデジタル変換器を用いた温度伝送器。
また、本発明の実施例は、アナログ信号が入力される可変ゲインアンプ1と、この可変ゲインアンプ1の出力が入力され、この入力信号をデジタル信号に変換するアナログデジタル変換部2とを有し、前記アナログ信号にノイズが重畳したときに、前記可変ゲインアンプ1のゲインを下げるようにしたものである。信号にノイズが重畳しても正確なデジタル信号を得ることができる。
【0023】
さらに、本発明の実施例アナログデジタル変換部2は、入力信号を積分し、この積分結果に基づいてデジタル信号を生成する構成のアナログデジタル変換部であることを特徴としたものである。ノイズの影響が平均化される変換方式で特に効果が大きい。
【0024】
また、本発明の実施例アナログデジタル変換部2は、電荷平衡方式のアナログデジタル変換部であることを特徴としたものである。よく用いられる変換方式のアナログデジタル変換器で構成できる。
【0025】
さらに、本発明の実施例可変ゲインアンプ1のゲインを決定する抵抗として可変抵抗を用いたことを特徴としたものである。正確にゲインを設定することができる。
【0026】
また、本発明の実施例は、アナログ信号が入力される可変ゲインアンプ1と、この可変ゲインアンプ1の出力が入力され、この出力を積分する積分部21を有するアナログデジタル変換部2とを有し、この積分部21の動作に基づいてアナログデジタル変換部2の動作が異常であることを検出すると共に、このアナログデジタル変換部2の動作が異常であることを検出したときに、可変ゲインアンプ1のゲインを下げるようにしたものである。自動的に最適のゲインを設定できる。
【0027】
さらに、本発明の実施例積分部21の積分時間を測定して、前記アナログデジタル変換部の動作が異常であると判定するようにしたものである。自動的に最適のゲインを設定できる。
【0028】
また、本発明の実施例積分部21の出力のレベルと所定の電圧とを比較する比較部5を有し、この比較部5の出力によって前記アナログデジタル変換部の動作が異常であることを検出するようにしたものである。自動的に最適のゲインを設定できる。
【0029】
さらに、本発明の実施例アナログデジタル変換部2は、電荷平衡方式のアナログデジタル変換部であることを特徴としたものである。よく用いられる変換方式のアナログデジタル変換器で構成できる。
【0030】
【発明の実施の形態】
以下に、図に基づいて本発明を詳細に説明する。
図1は本発明に係るアナログデジタル変換器の一実施例を示す構成図である。なお、図9と同じ要素には同一符号を付し、説明を省略する。図1において、1は可変ゲインアンプであり、その出力はA/Dコンバータ761とほぼ同様の構成を有する電荷平衡方式A/Dコンバータ2に入力される。
【0031】
可変ゲインアンプ1は図9の可変ゲインアンプ79と同様の構成を有するが、抵抗RxとFETQxが追加されている。この抵抗RxとFETQxは直列接続され、抵抗R6とFETQ1の直列回路に並列に接続されている。FETQxはFETQ1およびQ2と同様にA/Dコンバータ2内のコントローラ23によってそのオンオフが制御される。
【0032】
2は電荷平衡方式のA/Dコンバータであり、可変ゲインアンプ1の出力が入力され、この信号を積分する積分器21、この積分器21の出力レベルを判定するコンパレータ22およびこのコンパレータ22の出力が入力され、全体を制御するコントローラ23から構成されている。動作は図9のA/Dコンパレータ76とほぼ同じなので、説明を省略する。
【0033】
コントローラ23は可変ゲインアンプ1内のFETQ1,Q2およびQxのオンオフを制御してそのゲインを変化させる。図2に可変ゲインアンプ1の特性の一例を示す。可変ゲインアンプ1はA,B,Cの3つのレンジが設定できるようになっており、それぞれFETQx、Q1,Q2をオンした場合に対応する。
【0034】
レンジAはゲインが1であり、可変ゲインアンプ1の入力での入力電圧範囲が−250mV〜790mVであり、Pt200などのセンサに対応するレンジである。同様に、レンジBはゲインが3.7であり−70mV〜210mVの入力電圧範囲、レンジCはゲインが9でありー30mV〜80mVの入力電圧範囲になる。各レンジの詳細な特性を図2表に示す。
【0035】
同じレベルのノイズが信号に重畳した場合、可変ゲインアンプ1のゲインが高いほど積分器21が飽和しやすい。従って、レンジCが一番ノイズに弱く、レンジAが一番強い。例えば、レンジBでは270mV以上のノイズが重畳すると、出力に影響が出る。
【0036】
この実施例では、商用周波のノイズなどのノイズが入力電圧に重畳して積分器21が飽和したときに、可変ゲインアンプ1のゲインを下げて、積分器21が飽和しないようにするものである。
【0037】
すなわち、レンジBを使用していた場合において積分器21が飽和するとレンジをAに切り替えて飽和しないようにする。また。レンジCを使用していたときに積分器21が飽和すると、レンジをBに変更し、それでも飽和すると更にレンジをAに変更する。
【0038】
このようにすると、測定精度は若干悪くなるが、ノイズのために積分器21が飽和して測定不可能になることがなくなる。これらのレンジ変更はユーザができるようにしてもよく、また耐ノイズを向上させるオプションとして準備するようにしてもよい。
【0039】
図3に本発明の他の実施例を示す。なお、図1と同じ要素には同一符号を付し、説明を省略する。図3において、3は可変ゲインアンプであり、入力電圧Vinを増幅してA/Dコンバータ2に出力する。この実施例では可変ゲインアンプ3のゲインを決める抵抗R7として可変抵抗を用いて、最適なゲインが設定できるようにしている。
【0040】
なお、実際には図1と同様に可変抵抗R7とFETQ2の直列回路に並列に抵抗R6とFETQ1および抵抗RxとFETQxと直列回路が接続されるが、この図では省略している。抵抗R6およびRxも可変抵抗にしてもよい。
【0041】
ノイズはいつ入ってくるか予測できないので、積分器21が飽和したことを検出して、可変ゲインアンプ1のゲインを自動的に変更することができると効果が大きい。図4以下にこのような実施例について説明する。
【0042】
図4に積分器21が飽和したことを検出することができるA/Dコンバータの構成を示す。なお、図1と同じ要素には同一符号を付し、説明を省略する。図4において、24はコントローラである。このコントローラ24は図1のコントローラ23とほぼ同様の動作を行うが、タイマtimer2が追加されている。このタイマtimer2は信号REFSWが変化する時間間隔を計測する。
【0043】
この実施例の動作を説明するために、電荷平衡方式のA/Dコンバータの動作を説明する。図4に示すように、信号REFSWによってコントローラ24から積分器21の入力端子に流れ込む電流をIref+とし、逆方向に流れる電流をIref−とする。また、積分コンデンサC1から流れ出す電流をIint+、流れ込む電流をIint−、積分器21の入力端子から流れ出す電流をIinとする。
【0044】
このようにすると、このA/Dコンバータが正常に動作するためには、下記(1)、(2)式の関係がなければならない。なお、ABS()は絶対値を求める関数である。
Iint+=ABS(Iref-)−ABS(Iin) ・・・・・・ (1)
Iint-=ABS(Iref+)−ABS(Iin) ・・・・・・ (2)
【0045】
また、積分器21の出力Voの鋸波の周期tは、コンパレータ22のスレッシュホールド電圧の値をVth、Vtlとすると、
t=(C1*(Vth−Vtl))/Iint- + (C1*(Vtl−Vth))/Iint+
になる。なお、C1は積分器21の積分コンデンサの容量である。
【0046】
前記(1)、(2)式より、下記(3)、(4)式が成立すれば、積分器21の出力Voが鋸波になる。
ABS(Iin)<ABS(Iref+) ・・・・・・ (3)
ABS(Iin)>ABS(Iref-) ・・・・・・ (4)
【0047】
積分器21のオフセット電圧をVoff、積分抵抗をR1とすると、
Iin=(Voff−Vin)/R1
であるので、積分器21が正常に動作する入力電圧Vinの範囲は下記(5)式で表される。
Voff−ABS(Iref-)*R1>Vin>Voff−ABS(Iref+)*R1 ・・・・ (5)
【0048】
アナログデジタル変換を行っている途中で、積分器21の入力電圧Vinが前記(5)式の範囲を越えると、正常なアナログデジタル変換が行われなくなる。また、積分器21の出力電圧が飽和すると、積分コンデンサに蓄えられる電荷量の連続性が崩れて、大きな変換誤差が発生する。図11の(C)はこのような場合の波形である。
【0049】
図5にコントローラ24の内部構成を示す。図5において、41はコンパレータ22の出力COMPINが入力され、信号REFSWを発生するフリップフロップ、42,43は変換されたデジタル信号を発生するカウンタ、45はこれらを制御するコントローラである。
【0050】
カウンタ43は総積分時間を測定するカウンタ、カウンタ42は信号REFSWが高レベルである時間を測定するカウンタ、タイマ46は100m秒を測定するタイマである。これらは電荷平衡方式A/Dコンバータの一般的な構成であるので、詳細な説明を省略する。
【0051】
この実施例では、タイマ44が追加されている。このタイマ44によって信号REFSWが変化する時間間隔を測定し、エラー信号ERRを発生する。このエラー信号ERRによって可変ゲインアンプ1のゲインを下げるようにする。
【0052】
図11の波形図から明らかなように、アナログデジタル変換が正常に行われている(A)、(B)では、信号REFSWは500μ秒以下の時間で変化しているが、ノイズが重畳した(C)では、2〜5m秒と長くなっている。そのため、タイマ44で信号REFSWが変化する時間間隔を測定し、例えば2m秒以上になるとエラー信号ERRを発生するようにする。信号REFSWが変化する時間間隔は積分部21の積分時間に関係している。
【0053】
図6に他の実施例を示す。なお、図1と同じ要素には同一符号を付し、説明書省略する。図6において、5はVo飽和監視コンパレータであり、積分器21の出力Voが入力される。Vo飽和監視コンパレータ5は積分部21の出力Voと所定の電圧Vsを比較し、VoがVsより大きくなるとエラー信号ERRを出力する。
【0054】
前述したように、積分部21の出力Voが前記(5)式を満たしている場合に限り、正常なアナログデジタル変換が実行される。そのため、Vo飽和監視コンパレータ5でVoが前記(5)式の範囲内に入っているかを監視し、外れたときにエラー信号ERRを出力する。
【0055】
このエラー信号ERRによって可変ゲインアンプ1のゲインを下げるようにすると、入力信号にノイズが重畳しても、正常なアナログデジタル変換を実行することができる。なお、図6では積分器21の出力Voが所定の電圧Vsより大きいときにエラー信号ERRを出力するようにしたが、小さい方にはずれたときにもエラー信号を出すようにしてもよい。
【0056】
図7に可変ゲインアンプとA/Dコンバータを組み合わせた構成を示す。図7において、1は図1で説明した可変ゲインアンプ、6は図4あるいは図6の構成を有するA/Dコンバータである。A/Dコンバータ6が正常にアナログデジタル変換できなかったことを示すエラー信号ERRによって、FETQxをオンし、ゲインが最低になるように制御している。
【0057】
なお、これらの実施例では、可変ゲインアンプ1は3段階でゲインを可変できる構成としたが、2段階あるいは4段階以上可変出来るようにしてもよい。また、連続的にゲインを可変出来るような構成であってもよい。
【0058】
また、これらの実施例では温度伝送器に用いるA/Dコンバータとして説明したが、他の信号伝送器、あるいは他の用途に用いることもできる。また、A/Dコンバータも電荷平衡方式だけでなく、他の方式のA/Dコンバータを用いることもできる。
【0059】
【発明の効果】
以上説明したことから明らかなように、本発明の実施例によれば、次の効果が期待できる。発明の実施例によれば、アナログ信号が入力される可変ゲインアンプ1と、この可変ゲインアンプ1の出力が入力され、この入力信号をデジタル信号に変換するアナログデジタル変換部2とを有し、前記アナログ信号にノイズが重畳したときに、前記可変ゲインアンプ1のゲインを下げるようにした。
【0060】
信号に商用電源周波数などのノイズが重畳してもアナログデジタル変換部が飽和することがなくなるので、常に正確なデジタル信号を得ることができるという効果がある。客先とのトラブル事例から、ノイズの電圧レベルは500mVp−p以下が大部分なので、信号の変換精度をそれほど落とすことなく、ノイズの影響を除去することができる。
【0061】
また、モータの起動ノイズが回り込むようなノイズに対しても対応することができるという効果もある。
【0062】
また、本発明の実施例によればアナログデジタル変換部2は、入力信号を積分し、この積分結果に基づいてデジタル信号を生成する構成のアナログデジタル変換部であることを特徴とした。積分器が飽和することがなくなるので、正確かつ信頼性の高いデジタル値を得ることができるという効果がある。
【0063】
さらに、本発明の実施例によればアナログデジタル変換部2は、電荷平衡方式のアナログデジタル変換部であることを特徴とした。一般的なアナログデジタル変換器に用いることができるという効果がある。
【0064】
また、本発明の実施例によれば可変アンプ1のゲインを決定する抵抗として可変抵抗を用いたことを特徴とした。可変抵抗を調整することにより、正確にゲインを設定することができるという効果がある。
【0065】
さらに、本発明の実施例によれば、アナログ信号が入力される可変ゲインアンプ1と、この可変ゲインアンプ1の出力が入力され、この出力を積分する積分部21を有するアナログデジタル変換部2とを有し、この積分部21の動作に基づいてアナログデジタル変換部2の動作が異常であることを検出すると共に、このアナログデジタル変換部2の動作が異常であることを検出したときに、可変ゲインアンプ1のゲインを下げるようにした。
【0066】
積分部21が飽和したことを検出して自動的にゲインを下げることができるので、取り扱いが容易でかつ信頼性の高いアナログデジタル変換器を実現することができるという効果がある。また、モータの起動ノイズなど突発的なノイズに対しても自動的に対応することができるという効果もある。
【0067】
また、本発明の実施例によれば積分部21の積分時間を測定して、前記アナログデジタル変換部の動作が異常であると判定するようにした。
【0068】
全てデジタル的に処理をすることができるので、ゲートアレイなどのカスタムICを用いた場合にコストアップの要因にならないという効果もある。
【0069】
さらに、本発明の実施例によれば積分部の出力のレベルと所定の電圧とを比較する比較部5を有し、この比較部5の出力によって前記アナログデジタル変換部の動作が異常であることを検出するようにした。簡単に積分部21の異常を検出することができるという効果がある。
【0070】
また、本発明の実施例によればアナログデジタル変換部2は、電荷平衡方式のアナログデジタル変換部であることを特徴とした。一般的なアナログデジタル変換器に用いることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示す構成図である。
【図2】可変レンジアンプの各レンジと特性を説明した表である。
【図3】本発明の他の実施例を示す構成図である。
【図4】本発明の他の実施例を示す構成図である。
【図5】本発明の他の実施例を示す構成図である。
【図6】本発明の他の実施例を示す構成図である。
【図7】本発明の他の実施例を示す構成図である。
【図8】温度伝送器の構成図である。
【図9】電荷平衡方式アナログデジタル変換器の構成図である。
【図10】電荷平衡方式アナログデジタル変換器の動作を説明するための図である。
【図11】電荷平衡方式アナログデジタル変換器の波形図である。
【符号の説明】
1、3 可変ゲインアンプ
2、6 A/Dコンバータ
21 積分部
22 コンパレータ
23、24 コントローラ
42,43 カウンタ
44,46 タイマ
5 Vo飽和監視コンパレータ

Claims (4)

  1. アナログ信号が入力される可変ゲインアンプと、この可変ゲインアンプの出力が入力され、この出力を積分する積分部を有するアナログデジタル変換部とを有し、
    この積分部の動作に基づいて前記アナログデジタル変換部の動作が異常であることを検出すると共に、このアナログデジタル変換部の動作が異常であることを検出したときに、前記可変ゲインアンプのゲインを下げるようにし、
    前記可変ゲインアンプは、ゲインが大略1で入力電圧範囲が大略−250mV〜790mVのレンジと、ゲインが大略3.7で入力電圧範囲が大略−70mV〜210mVのレンジと、ゲインが大略9で入力電圧範囲が大略−30mV〜80mVのレンジとを備え、熱電対と測温抵抗体との両方を使用できるように構成された
    ことを特徴とするアナログデジタル変換器を用いた温度伝送器。
  2. 前記積分部の積分時間を測定して、前記アナログデジタル変換部の動作が異常であると判定するようにした
    ことを特徴とする請求項1記載のアナログデジタル変換器を用いた温度伝送器。
  3. 前記積分部の出力のレベルと所定の電圧とを比較する比較部を有し、
    この比較部の出力によって前記アナログデジタル変換部の動作が異常であることを検出するようにした
    ことを特徴とする請求項1記載のアナログデジタル変換器を用いた温度伝送器。
  4. アナログ信号が入力される可変ゲインアンプと、この可変ゲインアンプの出力が入力され、この入力信号をデジタル信号に変換するアナログデジタル変換部とを有し、
    前記アナログ信号にノイズが重畳したときに、前記可変ゲインアンプのゲインを下げるようにし、
    前記可変ゲインアンプは、ゲインが大略1で入力電圧範囲が大略−250mV〜790mVのレンジと、ゲインが大略3.7で入力電圧範囲が大略−70mV〜210mVのレンジと、ゲインが大略9で入力電圧範囲が大略−30mV〜80mVのレンジとを備え、熱電対と測温抵抗体との両方を使用できるように構成された
    ことを特徴とするアナログデジタル変換器を用いた温度伝送器。
JP2001351198A 2001-11-16 2001-11-16 アナログデジタル変換器を用いた温度伝送器 Expired - Fee Related JP3815607B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001351198A JP3815607B2 (ja) 2001-11-16 2001-11-16 アナログデジタル変換器を用いた温度伝送器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001351198A JP3815607B2 (ja) 2001-11-16 2001-11-16 アナログデジタル変換器を用いた温度伝送器

Publications (2)

Publication Number Publication Date
JP2003152543A JP2003152543A (ja) 2003-05-23
JP3815607B2 true JP3815607B2 (ja) 2006-08-30

Family

ID=19163536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001351198A Expired - Fee Related JP3815607B2 (ja) 2001-11-16 2001-11-16 アナログデジタル変換器を用いた温度伝送器

Country Status (1)

Country Link
JP (1) JP3815607B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894855B (zh) * 2003-03-21 2011-06-15 D2音频有限公司 用于限幅检测和信号修改的系统和方法
JP2006331143A (ja) * 2005-05-27 2006-12-07 Yokogawa Electric Corp 伝送器
KR100909251B1 (ko) * 2007-01-31 2009-07-23 주식회사 하이닉스반도체 아날로그-디지털 변환기 및 이를 포함하는 온도정보출력장치
KR102242034B1 (ko) 2015-02-04 2021-04-21 삼성디스플레이 주식회사 전류 센싱 회로 및 이를 포함한 유기전계발광 표시장치

Also Published As

Publication number Publication date
JP2003152543A (ja) 2003-05-23

Similar Documents

Publication Publication Date Title
US10156589B2 (en) Sensor module that switches plural sensors capable of measuring different ranges to extend dynamic range
JP4291616B2 (ja) 測定回路
US6957173B2 (en) Sensor with frequency selectable operating modes
US20090212983A1 (en) Integrated circuit device and electronic instrument
US10534015B2 (en) Sensor and method for diagnosing sensor
US20220412817A1 (en) Method For Monitoring The Function of a Capacitive Pressure Measurement Cell
JP3815607B2 (ja) アナログデジタル変換器を用いた温度伝送器
CN111033247B (zh) 用于操作气体传感器装置的方法和气体传感器装置
JP4756614B2 (ja) 信号検出装置
EP2822458B1 (en) Apparatus and method for processing signals
JP4284851B2 (ja) 圧力センサ回路
JP6718284B2 (ja) 信号処理回路、クーロンカウンタ回路、電子機器
JP6372780B2 (ja) 赤外線検出装置
US5345064A (en) Temperature probe conditioner circuit
CN113155159B (zh) 桥式检测器
JP6860633B2 (ja) センサ及びセンサをチェックする方法
JPH0833213A (ja) 二次電池の容量表示装置
JP3765915B2 (ja) 増幅器の温度零点補正装置
CN111342785A (zh) 一种信号调理电路
JP3105446B2 (ja) 反転増幅回路のテスト回路
US11733060B2 (en) Diagnosis of electrical failures in capacitive sensors
US11536616B2 (en) Sensor device and method for operating a sensor device
JPH081678B2 (ja) 2線式計測回路
CN111707297B (zh) 传感器补偿电路
JP3321966B2 (ja) 時間比率検出回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130616

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140616

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees