JP2007049251A - アドレス生成装置およびその方法 - Google Patents
アドレス生成装置およびその方法 Download PDFInfo
- Publication number
- JP2007049251A JP2007049251A JP2005229059A JP2005229059A JP2007049251A JP 2007049251 A JP2007049251 A JP 2007049251A JP 2005229059 A JP2005229059 A JP 2005229059A JP 2005229059 A JP2005229059 A JP 2005229059A JP 2007049251 A JP2007049251 A JP 2007049251A
- Authority
- JP
- Japan
- Prior art keywords
- address
- distortion
- frequency
- table index
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Multi Processors (AREA)
Abstract
【解決手段】 アドレス変換部14から出力されるアドレスの発生頻度をアドレス頻度演算部で計数し、閾値と比較した結果を用いて、CPU16がアドレス変換部14のアドレス変換テーブルを書き換える。アドレス頻度が閾値より小さい場合は、1つの出力アドレスに対応する入力アドレスの数を多くすることによって、出力アドレスの発生頻度を上げる。また、フィードバックされた出力信号の歪を検出し、歪が小さくなるようにアドレス変換テーブルを書き換える。
【選択図】図1
Description
従来の歪補償装置では、ルックアップテーブル(LUT)の索引用アドレスを入力電力に応じ生成しているが、該アドレスを入力電力のLOGとした場合、入力電力に応じて生成されるアドレスの発生確率は、図6中のスルーのような分布になる。このスルーというのは、入力電力に対して、LUT索引用アドレスを線形に割り当てた場合である。しかし、アドレスの発生分布には偏りがあり、電力の大きな領域ではアドレスの発生確率が小さくなり、歪補償テーブルの収束が悪くなる。すなわち、発生確率が小さいアドレスに対応する歪補償係数は、更新される頻度が小さくなり、歪補償係数の値が適切な値に収束するのが遅くなる。図7は、入力電力に対する索引用アドレスの生成方法がスルーである場合の、歪補償係数の値の例を示す。図7では、所定時間後の歪補償係数値を縦軸にとっており、横軸には、索引用アドレスの値をとっている。この図から明らかなように、ところどころ歪補償係数の値が異常な値をとっていることがわかる。
アドレス変換テーブルを制御する具体的な手法を説明する。
アドレス生成部13は、入力電力をアドレス値に変換し、アドレス変換部14のアドレス変換テーブルに与える。アドレス変換テーブルの出力は、アドレス頻度演算部17の、頻度計数アドレス指定回路17−1に入力する。頻度計数アドレス指定回路17−1は、どの範囲のアドレスの発生頻度を計数するかを指定する回路であり、指定された範囲のアドレスは通過させ、それ以外はアドレスをブロックする。アドレス頻度演算部17のアドレス頻度計数カウンタ閾値判定部17−2は、頻度計数アドレス指定回路17−1を通過したアドレスの発生回数を計数し、閾値と比較する。アドレス頻度計数カウンタ閾値判定部17−2は、計数したアドレス範囲と閾値との比較結果をCPU16で構成される変換アドレス生成部に送る。変換アドレス生成部は、閾値との比較結果から、計数したアドレス範囲のアドレスのアドレス変換テーブルを書き換える。
その1
ある一定期間、各アドレスの頻度を計測する。
その2
上記において、アドレス頻度の閾値を複数もち、アドレス頻度に応じて、複数の傾斜をアドレス変換テーブルに適用する。
その3
アドレス変換テーブルの制御として、歪特性をモニタし、歪補償特性が最も良好になるようにアドレス変換テーブルを制御する。
(1) 増幅器の出力に対してFFT等を行い、歪を測定する。
(2) ある特定区間のアドレス頻度を増加させる。
(3) 増幅器の歪を再度測定し、歪が増加したか、減少したか判定する。
(4) 判定結果により、歪が減少していた場合は、さらに頻度を増加させ歪が増加した場合には、逆に頻度を減少させる。
(5) (3)、(4)を繰り返し、最も歪が良くなる値にアドレス変換テーブルを設定する。
(6) 初めに指定した特定区間を移動し、(3)〜(5)の処理を繰り返す。
(7) すべてのアドレスに対し処理繰り返し行い、アドレス変換テーブルの最適化を行う。
図4は、歪測定を行わない場合の処理フローである。
ステップS10において、閾値を設定する。ステップS11において、アドレスの発生頻度を計数する範囲を設定する。ステップS12において、アドレス変換テーブルのアドレスの傾斜を緩和する。すなわち、1つの出力アドレスに割り当てられる入力アドレスの個数を増加する。ステップS13において、設定されたアドレス範囲のアドレスの発生頻度を計測する。ステップS14において、アドレス頻度が閾値以下か否かを判断する。閾値以下と判断された場合には、ステップS12に戻って、処理を繰り返す。閾値より大きいと判断された場合には、ステップS15に進む。ステップS15においては、全アドレスを計測したか否かを判断する。ステップS15の判断がNoの場合には、ステップS11に戻って、新たなアドレス範囲を設定し、アドレス変換テーブルの最適化を行う。ステップS15の判断がYesの場合には、処理を終了する。ここで、アドレス傾斜の緩和の仕方は、前述したように、あらかじめ設定した値(1/2や1/4等)を適用する。
ステップS20において、アドレス傾斜変更区間を設定する。ステップS21において、指定区間のアドレス変換テーブルの傾斜を増加する。ステップS22において、歪の測定を行う。ステップS23において、歪が減少したか否かを判断する。ステップS23の判断がYesの場合には、ステップS21に戻って、処理を繰り返す。ステップS23の判断がNoの場合には、ステップS24に進む。
また、本発明の実施形態のアドレス変換テーブルの最適化方法を、当該歪補償装置を搭載した通信装置の製造の最終段階で、テスト信号を使って実行し、出荷前に、アドレス変換テーブルを最適化しておいてもよいし、通信装置の使用中に、リアルタイムで、ダイナミックに、アドレス変換テーブルの最適化を行うようにしてもよい。
11 D/Aコンバータ
12 アンプ
13 アドレス生成部
14 アドレス変換部
15 歪補償テーブル
16 CPU
17 アドレス頻度演算部
17−1 頻度計数アドレス指定回路
17−2 アドレス頻度計数カウンタ閾値判定部
18 歪補償係数演算部
19 遅延器
20 減算器
21 A/Dコンバータ
22 FFT(歪検出)部
Claims (9)
- 入力信号の電力値をアドレスに変換し、該アドレスを変換したテーブル索引用アドレスを用いてテーブルを索引する歪補償装置におけるアドレス生成装置において、
前記テーブルに入力されるテーブル索引用アドレスの発生頻度を計数し、閾値と比較する演算手段と、
該発生頻度と閾値との比較結果にしたがって、該テーブル索引用アドレスに対応する前記アドレスの数を可変するアドレス可変手段と、
を備えることを特徴とするアドレス生成装置。 - 前記アドレス可変手段は、前記発生頻度が閾値より小さい場合、テーブル索引用アドレスに対応する前記アドレスの数を多くすることを特徴とする請求項1に記載のアドレス生成装置。
- 前記アドレス可変手段は、前記発生頻度が閾値より大きい場合、テーブル索引用アドレスに対応する前記アドレスの数を少なくすることを特徴とする請求項1に記載のアドレス生成装置。
- 歪補償され、アンプによって増幅された後の信号に含まれる歪成分の量を測定する歪検出手段を更に備え、
前記アドレス可変手段は、該歪成分の量が小さくなるように、前記テーブル索引用アドレスと前記アドレスとの対応関係を調整することを特徴とする請求項1に記載のアドレス生成装置。 - 前記可変処理は、テーブル索引用アドレスの指定範囲毎に行われることを特徴とする請求項1に記載のアドレス生成装置。
- 前記可変処理は、テーブル索引用アドレスに対応する前記アドレスの数を、所定数倍に可変することを特徴とする請求項1に記載のアドレス生成装置。
- 前記アドレス生成装置は、前記歪補償装置が搭載された通信装置の出荷前に起動され、テーブルの可変処理が完了してから、該通信装置が出荷されることを特徴とする請求項1に記載のアドレス生成装置。
- 前記アドレス生成装置は、前記歪補償装置が搭載された通信装置が使用されている間に、ダイナミックに動作することを特徴とする請求項1に記載のアドレス生成装置。
- 入力信号の電力値をアドレスに変換し、該アドレスを変換したテーブル索引用アドレスを用いてテーブルを索引する歪補償装置におけるアドレス生成方法において、
テーブルに入力されるテーブル索引用アドレスの発生頻度を計数し、閾値と比較し、
該発生頻度と閾値との比較結果にしたがって、テーブル索引用アドレスに対応する前記アドレスの数を可変する、
ことを特徴とするアドレス生成方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005229059A JP4323470B2 (ja) | 2005-08-08 | 2005-08-08 | アドレス生成装置およびその方法 |
EP05023784A EP1753144B1 (en) | 2005-08-08 | 2005-10-31 | Address generating device and method of generating address |
DE602005020775T DE602005020775D1 (de) | 2005-08-08 | 2005-10-31 | Adressengenerator und Verfahren zur Erzeugung von Adressen |
US11/268,652 US7466763B2 (en) | 2005-08-08 | 2005-11-08 | Address generating device and method of generating address |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005229059A JP4323470B2 (ja) | 2005-08-08 | 2005-08-08 | アドレス生成装置およびその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007049251A true JP2007049251A (ja) | 2007-02-22 |
JP4323470B2 JP4323470B2 (ja) | 2009-09-02 |
Family
ID=37198732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005229059A Expired - Fee Related JP4323470B2 (ja) | 2005-08-08 | 2005-08-08 | アドレス生成装置およびその方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7466763B2 (ja) |
EP (1) | EP1753144B1 (ja) |
JP (1) | JP4323470B2 (ja) |
DE (1) | DE602005020775D1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012039235A (ja) * | 2010-08-04 | 2012-02-23 | Fujitsu Ltd | 送信信号電力制御装置、送信信号電力制御方法及び通信装置 |
JP2013197897A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 送信装置及び送信方法 |
WO2013179399A1 (ja) | 2012-05-29 | 2013-12-05 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP2014039260A (ja) * | 2012-08-20 | 2014-02-27 | Fujitsu Ltd | デジタルプリディストーション係数の更新を制御する方法及び装置 |
US8897391B2 (en) | 2011-09-30 | 2014-11-25 | Fujitsu Limited | Distortion compensator and distortion compensation method |
JP2018521517A (ja) * | 2016-05-23 | 2018-08-02 | ケイエムダブリュ インコーポレーテッドKmw Inc. | デジタルプリディストーション装置のためのサンプル有効性の判別方法及び装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6551115B2 (ja) * | 2015-09-30 | 2019-07-31 | 富士通株式会社 | 無線装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1265271B1 (it) * | 1993-12-14 | 1996-10-31 | Alcatel Italia | Sistema di predistorsione in banda base per la linearizzazione adattativa di amplificatori di potenza |
US6247036B1 (en) * | 1996-01-22 | 2001-06-12 | Infinite Technology Corp. | Processor with reconfigurable arithmetic data path |
JP2003347944A (ja) | 2002-05-24 | 2003-12-05 | Fujitsu Ltd | 歪補償送信装置 |
JP3957077B2 (ja) * | 2002-05-31 | 2007-08-08 | 富士通株式会社 | 歪補償装置 |
WO2003103167A1 (ja) * | 2002-05-31 | 2003-12-11 | 富士通株式会社 | テーブル参照型プリディストータ |
KR100480278B1 (ko) * | 2002-12-24 | 2005-04-07 | 삼성전자주식회사 | 광대역 전력 증폭기를 위한 디지털 전치보상기 및 그적응화 방법 |
-
2005
- 2005-08-08 JP JP2005229059A patent/JP4323470B2/ja not_active Expired - Fee Related
- 2005-10-31 EP EP05023784A patent/EP1753144B1/en not_active Expired - Fee Related
- 2005-10-31 DE DE602005020775T patent/DE602005020775D1/de active Active
- 2005-11-08 US US11/268,652 patent/US7466763B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012039235A (ja) * | 2010-08-04 | 2012-02-23 | Fujitsu Ltd | 送信信号電力制御装置、送信信号電力制御方法及び通信装置 |
US8897391B2 (en) | 2011-09-30 | 2014-11-25 | Fujitsu Limited | Distortion compensator and distortion compensation method |
JP2013197897A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 送信装置及び送信方法 |
US8855232B2 (en) | 2012-03-19 | 2014-10-07 | Fujitsu Limited | Transmission apparatus and transmission method |
WO2013179399A1 (ja) | 2012-05-29 | 2013-12-05 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
US9337783B2 (en) | 2012-05-29 | 2016-05-10 | Fujitsu Limited | Distortion compensation apparatus and distortion compensation method |
JP2014039260A (ja) * | 2012-08-20 | 2014-02-27 | Fujitsu Ltd | デジタルプリディストーション係数の更新を制御する方法及び装置 |
JP2018521517A (ja) * | 2016-05-23 | 2018-08-02 | ケイエムダブリュ インコーポレーテッドKmw Inc. | デジタルプリディストーション装置のためのサンプル有効性の判別方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
US20070030920A1 (en) | 2007-02-08 |
JP4323470B2 (ja) | 2009-09-02 |
DE602005020775D1 (de) | 2010-06-02 |
EP1753144A2 (en) | 2007-02-14 |
EP1753144B1 (en) | 2010-04-21 |
US7466763B2 (en) | 2008-12-16 |
EP1753144A3 (en) | 2009-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4323470B2 (ja) | アドレス生成装置およびその方法 | |
US8107643B2 (en) | Apparatus and method of automatically compensating an audio volume in response to channel change | |
US8548402B2 (en) | Power amplification device and method for acquiring power adjusting coefficient | |
US9998101B2 (en) | Method for controlling operation of moving average filter | |
EP2058945B1 (en) | Audio processing apparatus and program | |
US20100260365A1 (en) | Configuration and Method for Detecting Feedback in Hearing Devices | |
JP5681531B2 (ja) | 自動利得制御装置および自動利得制御方法 | |
JP5853913B2 (ja) | アドレス制御装置、送信装置およびアドレス制御方法 | |
JP2003347944A (ja) | 歪補償送信装置 | |
JP6272703B2 (ja) | レーダ装置 | |
US8144895B2 (en) | Howling control apparatus and acoustic apparatus | |
US9634683B1 (en) | Low power sigma-delta modulator architecture capable of correcting dynamic range automatically, method for implementing low power circuit thereof, and method for correcting and extending dynamic range of sigma-delta modulator automatically | |
JPH10200351A (ja) | デジタルオーディオプロセッサ | |
JP5509455B2 (ja) | 歪補償装置 | |
JP5023794B2 (ja) | デジタル音声処理装置及びデジタル音声処理プログラム | |
JP7151472B2 (ja) | オーディオ信号制御回路、音響システム、および、オーディオ信号制御方法 | |
JP2009171057A (ja) | 増幅回路 | |
JP2016001846A (ja) | 歪み補償装置及び歪み補償方法 | |
JP2010272923A (ja) | 歪み補償増幅器、プリディストータ | |
JP2005214849A (ja) | 自動利得制御回路 | |
JP6539908B2 (ja) | 電力制御装置 | |
KR100575796B1 (ko) | 이동 통신 단말기의 사운드 출력 앰프의 이득 제어 장치와방법 | |
JP6583020B2 (ja) | 送信機および歪補正方法 | |
US7340498B2 (en) | Apparatus and method for determining fixed point in mobile communication system | |
KR101952207B1 (ko) | 동일하지 않은 지연수에 대한 절대 입력 신호의 합을 이용하는 디지털 전치 왜곡 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4323470 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |