JP2001021597A

JP2001021597A - 周波数分析装置

Info

Publication number: JP2001021597A
Application number: JP11196334A
Authority: JP
Inventors: Masumi Nagahora; 真澄永洞
Original assignee: Toyo Communication Equipment Co Ltd
Current assignee: Toyo Communication Equipment Co Ltd
Priority date: 1999-07-09
Filing date: 1999-07-09
Publication date: 2001-01-26
Anticipated expiration: 2019-07-09
Also published as: JP4460678B2

Abstract

(57)【要約】（修正有）【課題】周波数分析装置における最適なＡＧＣ制御と
最適なサンプリング周波数制御を行なうことにより、効
率よく周波数分析装置の持つ能力の最大限のダイナミッ
クレンジまで拡大するとともに、低消費電力化を行なう
ことができる周波数分析装置を提供する。【解決手段】ＦＦＴ演算部４からのスペクトル出力信
号に基づいて２つの帰還制御回路を備える。つまり、そ
の一方は、Ｓ／Ｎ検出器６と利得制御部７とからなり、
増幅器１の利得を制御する自動利得制御回路と、もう一
方は、雑音電力検出器９とサンプリング周波数制御部１
０とからなり、Ａ／Ｄ変換器８のサンプリング周波数を
制御する自動サンプリング周波数制御回路とを備えて構
成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、周波数分析装置に
関し、特に、自動利得制御とサンプリング周波数制御と
に係わる適応制御を行なう周波数分析装置に関する。

【０００２】

【従来の技術】近年、電子機器においてはディジタル化
が進み、ラジオ放送や携帯無線機等の受信機をとってみ
ても、その内部構成の多くはディジタル信号処理がなさ
れている。そして、一定の周波数帯域内にいくつかのチ
ャネルが分布しているようなものの場合にあっては、ア
ンテナに誘起した原信号をそのままサンプリングしてデ
ィジタル信号処理を行うことで、チューニング回路等を
設けることなしに、ソフトウェアによって任意のチャネ
ルを復調する方式が提案されている。このようなディジ
タル信号処理手段を用いて高速フーリエ変換（ＦＦＴ）
演算し、入力信号に含まれる所望の周波数帯域内におけ
るスペクトル成分を解析する周波数分析装置がある。そ
して、近年の移動体無線通信に見られるような小型無線
装置においても周波数分析装置が内蔵されることが多く
なり、周波数分析装置を構成する回路部分の更なる高機
能化、省電力化等が要求されている。

【０００３】従来、このように取り込んだアナログ信号
をディジタル変換し、これをディジタル信号処理によっ
て周波数成分の分析を行なう装置としては、例えば図２
に示す構成のものがある。図９は従来の周波数分析装置
の構成例を示す図である。この例に示す周波数分析装置
は、利得可変型の増幅器１と、前記増幅器１からのレベ
ル制御されたアナログ入力信号の不要周波数帯域を抑圧
するローパスフィルタ（ＬＰＦ）２と、前記ＬＰＦから
のアナログ信号をディジタル信号に変換するＡ／Ｄ変換
器３と、ディジタル信号を高速フーリエ変換（ＦＦＴ）
演算処理によりスペクトル変換するＦＦＴ演算部４と、
前記Ａ／Ｄ変換器３からのディジタル信号に基づいて前
記増幅器１の利得を自動的に制御するＡＧＣ（automati
c gain control）５を備えている。なお、前記ＦＦＴ演
算部４は、一般的にＤＳＰ（digital signal processo
r）やＣＰＵ（central processing unit）といった演算
回路が用いられる。また、図示は省略したが一般的には
前記ＦＦＴ演算部４の周辺回路としてメモリ回路を有す
ることが多く、ディジタル化された信号の一時記憶や、
演算処理時の演算データの一時記憶などに用いられてお
り、リアルタイム処理だけでなくストレージ処理も可能
となっている。

【０００４】この図に示す周波数分析装置は以下のよう
に機能する。即ち、前記増幅器１に入力される様々な周
波数、様々なレベルの信号成分を含むアナログ信号は、
増幅器１によりレベル調整される。このレベル調整は後
述するＡＧＣ５により制御される。次に、ＬＰＦ２によ
り不要な周波数帯域である高周波成分をカットし、所定
の周波数以下の帯域信号のみを通過させることにより帯
域制限を行なった後、Ａ／Ｄ変換器３によりディジタル
信号に変換される。こうしてディジタル化された信号
は、ＦＦＴ演算部４により高速フーリエ変換演算され各
周波数成分に分離して出力される。前記ＡＧＣ５は、前
記増幅器１の利得（増幅率）を制御するものであり、前
記Ａ／Ｄ変換器３からのディジタル信号に基づいて増幅
器１へ利得制御信号を出力し、このＡＧＣ５を含む帰還
ループにより入力信号は所定のレベルに自動調整される
のである。また、ＡＧＣ５による制御手段としては、例
えば所定の単位時間におけるディジタル信号を自乗平均
した全電力を求め、その値を基にＡ／Ｄ変換器３に入力
されるアナログ信号のレベル（全電力）が前記Ａ／Ｄ変
換器３のフルスケールレンジ（ＦＳＲ）と一致するよう
に利得を制御する。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
た従来の周波数分析装置においては、以下に示すような
問題点があった。つまり、Ａ／Ｄ変換後のディジタル信
号の全電力がＡ／Ｄ変換器のフルスケールレンジと一致
するように調整した場合にあっては、増幅器の非線型性
や雑音特性、或いは、Ａ／Ｄ変換時に生じる量子化雑音
等の影響により必ずしも最適なＳ／Ｎ比が得られている
とは限らない。即ち、最適なＳ／Ｎ比が得られていない
場合には、周波数分析装置が持つ分析能力のダイナミッ
クレンジを最大限に使用していないことになり、分析効
率が低下する。例えば、増幅器として、非線型性や雑音
特性の優れたものを用いればよいが、それだけ高価な装
置となりコストの増大につながる。また、Ａ／Ｄ変換器
については、サンプリング周波数の高速化と量子化ステ
ップ数の高精度化に対応した高分解能なものを用いれば
よいが、それだけ高価なＡ／Ｄ変換器となるだけでな
く、ディジタル化される信号データ量の増大に伴って、
ＦＦＴ演算を行なう演算回路についてもこれに対応する
高い処理能力が要求されることになり、極めて高コスト
な装置になってしまう。また、Ａ／Ｄ変換器のサンプリ
ング周波数が、Ａ／Ｄ変換器に帯域制限されて入力され
る信号帯域の最高周波数に基づいて、標本化定理を満足
するに充分なサンプリング周波数に設定されているため
に、例えば、その時々によって変化する実際の入力信号
において、目的とする所望のスペクトルを解析するのに
必要以上のサンプリングを行なっている場合があり、こ
の処理に伴って必要以上の電力が消費されることにな
り、この周波数分析装置が電池駆動時の携帯電子機器に
搭載されている場合にあっては動作時間の短縮につなが
ってしまう。

【０００６】本発明はこのような問題点を解決するため
になされたものであり、個々の機能回路を高価なものに
置き換えることなく、周波数分析装置における最適なＡ
ＧＣ制御と最適なサンプリング周波数制御を行なうこと
により、効率よく周波数分析装置の持つ能力の最大限の
ダイナミックレンジまで拡大するとともに、低消費電力
化を行なうことができる周波数分析装置を提供すること
を目的とする。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に本発明に係わる周波数分析装置請求項１の発明は、入
力された信号のレベルを増幅或いは減衰するレベル可変
手段と、入力された信号の周波数帯域を制限する帯域制
限手段と、レベルと帯域が適当に調整されたアナログ入
力信号をディジタル信号に変換するＡ／Ｄ変換手段と、
前記ディジタル化された信号を高速フーリエ変換（ＦＦ
Ｔ）によりスペクトルを求める高速フーリエ変換手段
と、前記求めたスペクトル出力信号の最大スペクトル信
号対雑音比（Ｓ／Ｎ）を求めるＳ／Ｎ検出手段と、前記
Ｓ／Ｎ検出手段からの出力に基づいて前記レベル可変手
段のレベル制御を行うレベル制御手段とを備えたことを
特徴とする。また、本発明に係わる周波数分析装置請求
項２の発明は、入力された信号のレベルを増幅或いは減
衰するレベル可変手段と、入力された信号の周波数帯域
を制限する帯域制限手段と、レベルと帯域が適当に調整
されたアナログ入力信号をディジタル信号に変換するサ
ンプリング周波数変更可能なＡ／Ｄ変換手段と、前記デ
ィジタル化された信号を高速フーリエ変換（ＦＦＴ）に
よりスペクトルを求める高速フーリエ変換手段と、前記
求めたスペクトル出力信号の雑音電力を求める雑音検出
手段と、前記雑音検出手段からの出力に基づいて前記Ａ
／Ｄ変換器のサンプリング周波数制御を行なうサンプリ
ング周波数制御手段とを備えたことを特徴とする。

【０００８】

【発明の実施の形態】以下、図示した実施の形態例に基
づいて本発明を詳細に説明する。図１は本発明に係わる
周波数分析装置の実施の形態例を示す機能ブロック図で
ある。

【０００９】この例に示す周波数分析装置は、利得可変
型の増幅器１と、前記増幅器１からのレベル制御された
アナログ入力信号の不要周波数帯域を抑圧するローパス
フィルタ（ＬＰＦ）２と、前記ＬＰＦ２からのアナログ
信号をディジタル信号に変換するＡ／Ｄ変換器３と、前
記ディジタル化された信号を高速フーリエ変換（ＦＦ
Ｔ）演算処理してスペクトル変換するＦＦＴ演算部４
と、前記ＦＦＴ演算部４により求めたスペクトル出力信
号から最大スペクトル信号（Ｓ_max）と雑音（Ｎ）との
信号対雑音比（Ｓ／Ｎ）を検出するＳ／Ｎ検出器６と、
前記Ｓ／Ｎ検出器６により検出されたＳ／Ｎ比に基づい
て前記増幅器１の利得を自動的に制御する利得制御部７
を備えている。

【００１０】この図に示す周波数分析装置は以下のよう
に機能する。即ち、前記増幅器１に入力される様々な周
波数、様々なレベルの信号成分を含むアナログ信号は、
増幅器１によりレベル調整される。このレベル調整は上
述したＳ／Ｎ検出器６と利得制御部７とを含む帰還ルー
プ回路により制御される。次に、ＬＰＦ２により不要な
周波数帯域である高周波成分をカットし、所定の周波数
以下の帯域信号のみを通過させることにより帯域制限を
行なった後、Ａ／Ｄ変換器３によりディジタル信号に変
換される。こうしてディジタル化された信号は、ＦＦＴ
演算部４により高速フーリエ変換演算され各周波数成分
に分離してスペクトル信号として出力される。ここまで
の基本動作は上述した従来例と同様である。

【００１１】本発明の特徴的な構成である、Ｓ／Ｎ検出
器６と利得制御部７とからなる帰還ループ回路は次に示
すように動作する。前記Ｓ／Ｎ検出器６は、求められた
スペクトル出力信号のうち、最大レベルのスペクトル信
号と雑音レベルとからＳ_max／Ｎ比を算出し、その結果
を利得制御部７に出力する。

【００１２】例えば、求められたスペクトル出力信号
に、明確な３つのスペクトル信号、（Ｓ₁），（Ｓ₂），
（Ｓ₃）が存在する場合について図を用いて説明する。
図２はスペクトル出力信号の一例を示す図であり、横軸
を周波数、縦軸を信号強度としている。なお、縦軸に示
されるＦＳＲとは、Ａ／Ｄ変換器３の入力信号のフルス
ケールレンジを示す。この図に示すように、本発明にお
いては周波数が一様に分布した低強度の雑音（Ｎ）と最
大信号強度を示すＳ₁のスペクトル信号を検出し、この
Ｓ／Ｎ比を算出して、これに基づき増幅器１を制御する
のである。

【００１３】これ以下の動作手順について、更に図を用
いて説明する。図３は、Ｓ／Ｎ検出器６と利得制御部７
を介する帰還ループ回路による利得制御アルゴリズムの
例を示すフローチャートである。前記利得制御部７は、
Ｓ／Ｎ検出器６からの出力に基づいて増幅器１の利得を
制御する訳であるが、まず最初は、Ｓ／Ｎ検出器６が検
出した最大信号強度を示すＳ₁の信号強度レベル
（Ｓ_max）を検出し、これがＡ／Ｄ変換器３の入力信号
のフルスケールレンジ（ＦＳＲ）と一致するように〈Ｓ
ＴＥＰ１〉→〈ＳＴＥＰ２〉→〈ＳＴＥＰ３〉の制御を
行なう。

【００１４】次に、Ｓ／Ｎ検出器６により最大信号強度
を示すＳ₁がＦＳＲとほぼ一致している状態でノイズを
検出〈ＳＴＥＰ４〉し、この時のＳ_max／Ｎ比が算出さ
れると、利得制御部７は、この算出結果を記憶する。
〈ＳＴＥＰ５〉例えば、この時のＳ／Ｎ比をＡとする。

【００１５】そして、利得制御部７は、増幅器１の利得
を少し下げるよう制御する。〈ＳＴＥＰ６〉この場合の下げ幅は任意であるが、ここでは一定の割合
でＳ₁レベル（Ｓ_max強度）の１／５０程度の下げ幅で制
御を行なうものとする。

【００１６】その後、Ｓ／Ｎ検出器６により最大信号強
度を示すＳ₁が前回より少し下げられた状態での最大信
号強度Ｓ_maxと雑音Ｎを検出〈ＳＴＥＰ７〉し、この時
のＳ_m _ax／Ｎ比が算出されると、利得制御部７は、この
時のＳ／Ｎ比をＢとして記憶する。〈ＳＴＥＰ８〉

【００１７】そして、前記利得制御部７は、前回のＳ／
Ｎ比（Ａ）と、今回のＳ／Ｎ比（Ｂ）とを比較〈ＳＴＥ
Ｐ９〉する。その結果Ａ＞Ｂでなければ、つまり、前回
のＳ／Ｎ比（Ａ）に対し、増幅器１の利得を下げて計測
した今回のＳ／Ｎ比（Ｂ）が改善されていれば、前記利
得制御部７は、今回のＳ／Ｎ比（Ｂ）を次回の計測結果
との比較対象とするためにＡのデータに変わってＢのデ
ータを置き換えて記憶する。〈ＳＴＥＰ１０〉その後、上述した〈ＳＴＥＰ６〉→〈ＳＴＥＰ７〉→
〈ＳＴＥＰ８〉→〈ＳＴＥＰ９〉の手順により制御が行
なわれる。これにより、この帰還ループ制御が繰り返し
行なわれる毎に、最大信号強度を示すＳ₁のレベルは低
下していくことになる。一方、比較結果がＡ＞Ｂであれ
ば、つまり、前回のＳ／Ｎ比（Ａ）に対し、増幅器１の
利得を下げて計測した今回のＳ／Ｎ比（Ｂ）が悪化して
いれば、利得制御部７は、前回のＳ／Ｎ比（Ａ）を算出
したときの利得制御信号の値を選択〈ＳＴＥＰ１１〉し
て、この値により増幅器１の利得（増幅率又は減衰率）
を維持する。すなわち、この利得で動作した時に、増幅
器１が有する雑音特性が最適であると判断する。実際に
はＡ／Ｄ変換器３による量子化雑音による雑音レベルが
増幅器１による雑音レベルに台頭して現れてくるポイン
トとなる。

【００１８】上述した手順により増幅器１の利得を制御
すると、Ｓ／Ｎ比が最大となる状態にレベル調節される
ことになり、周波数分析装置の持つ性能（ダイナミック
レンジ）を最大限に広げて利用することができ、高い精
度で周波数の分析が可能となる。

【００１９】図４は本発明に係わる周波数分析装置の他
の実施の形態例を示す機能ブロック図である。なお、上
述した図１の説明と同様の機能ブロックについては、同
じ符号を付してその説明を省略する。また、ここでは説
明の明瞭化のために入力信号のレベル制御に係わる自動
利得制御（ＡＧＣ）回路部分について図示を省略する。

【００２０】この例に示す周波数分析装置は、サンプリ
ング周波数を変更可能なＡ／Ｄ変換器８と、スペクトル
出力信号から雑音Ｎの雑音電力（α）を検出する雑音電
力検出器９と、前記雑音電力検出器９により検出された
雑音電力に基づいて自動的に制御したサンプリング周波
数を生成してこれを前記Ａ／Ｄ変換器８に出力するサン
プリング周波数制御部１０とを備えている。

【００２１】この図に示す周波数分析装置は以下のよう
に機能する。即ち、増幅器１とＬＰＦ２によってレベル
と帯域が調整加工されたアナログ入力信号が前記Ａ／Ｄ
変換器８によりディジタル信号に変換される。このＡ／
Ｄ変換器８は、サンプリング周波数制御装置１０からの
クロック信号に基づいてサンプリングを行なう。このク
ロック信号、即ち、サンプリング周波数は、サンプリン
グ周波数制御装置１０が雑音検出器９により検出される
ＦＦＴ演算器５からのスペクトル信号に含まれる雑音電
力に基づいて周波数制御された信号である。

【００２２】ここで、サンプリング周波数と量子化雑音
との関係を図５に示す。但し、量子化雑音以外の雑音は
充分に小さいとした場合のものである。この図は横軸を
周波数、縦軸を量子化雑音としたものであり、サンプリ
ング周波数ｆ_sのときに量子化雑音のスペクトラム密度
がγ₀、サンプリング周波数ｆ_s’のときに量子化雑音の
スペクトラム密度がγ₀’となっている。このように量
子化雑音は、サンプリング周波数の１／２以下の領域で
一様に分布する。更に、量子化雑音のスペクトラム密度
とサンプリング周波数の１／２とを乗じた値は、量子化
雑音電力ｑ²／１２（ｑ＝ＦＳＲ／２ⁿ，ｎ：ビット数）
と等しくなる。このことから、サンプリング周波数ｆ_s
を高くすることにより、量子化雑音のスペクトラム密度
を広帯域に分散することができ、量子化雑音レベルが低
減されることがわかる。

【００２３】以下に図を用いて動作手順を説明する。図
６は、ＦＦＴ演算部４の出力を、雑音電力検出器９とサ
ンプリング周波数制御部１０とを介してＡ／Ｄ変換機８
へ帰還するための帰還ループ回路によるサンプリング周
波数制御アルゴリズムの例を示すフローチャートであ
る。まず始めは、Ａ／Ｄ変換器８に入力される信号帯域
内最高周波数の２倍付近のサンプリング周波数
（ｆ_smin）をＡ／Ｄ変換器８に与えるようにサンプリン
グ周波数制御装置１０が設定されている。また、このサ
ンプリング周波数でディジタル化された信号によるＦＦ
Ｔ演算部４の結果に基づき、図示を省略したが、増幅器
１の自動利得制御（ＡＧＣ）を行ない、最大信号強度の
スペクトル信号（Ｓ_ma _x）がＡ／Ｄ変換器８の入力信号
のフルスケールレンジ（ＦＳＲ）となるように増幅器１
の利得を制御する。〈ＳＴＥＰ１〉

【００２４】次に、雑音電力検出部９はＦＦＴ演算部４
からのスペクトル出力信号に含まれる雑音Ｎの電力
（α）を求め〈ＳＴＥＰ２〉、この結果をサンプリング
周波数制御部１０に出力する。ここで求めたαを、α_A
とする。サンプリング周波数制御部１０は、α_Aの値を
不図示のメモリＡに記憶〈ＳＴＥＰ３〉すると共に、Ａ
／Ｄ変換器８に供給するサンプリング周波数を少し上げ
る。〈ＳＴＥＰ４〉この場合の上げ幅（ステップ周波数）は、サンプリング
周波数の可変可能範囲(ｆ_smin〜ｆ_smax) の間において
任意（対数あるいは直線）に設定可能であるが、例え
ば、ｆ_smax／１０００毎に一定のステップで可変するこ
ととする。なお、ここでいうｆ_smaxとはＡ／Ｄ変換器８
が動作可能な上限値のことを指す。

【００２５】その後、上述と同様の手順により雑音電力
検出部９がＦＦＴ演算部４からのスペクトル出力信号に
含まれる雑音Ｎの電力（α）を求め〈ＳＴＥＰ５〉、サ
ンプリング周波数制御部１０は、求められた雑音電力α
_Bの値を不図示のメモリＢに記憶〈ＳＴＥＰ６〉する。
ここで、サンプリング周波数制御部１０は、二つの雑音
電力値、即ち、メモリＡに記憶したα_AとメモリＢに記
憶したα_Bとの差（Δα）を求め、これを不図示のメモ
リＣに記憶する。〈ＳＴＥＰ７〉そして、メモリＣに記憶したΔαを、予め定められた基
準値α_refと比較する。〈ＳＴＥＰ８〉ここで、基準値α_refと差分雑音電力Δαとの関係につ
いて図を用いて説明する。図７は、横軸を周波数、縦軸
を雑音として、ある二つの差分雑音電力Δαを示した図
である。サンプリング周波数を徐々に高くしていくと、
メモリＡの雑音とメモリＢの雑音との差の変化が少なく
なってくる。そして、任意に定められた基準値α
_refと、メモリＣに記憶される差分雑音電力Δαを比較
するのである。この比較結果が、Ｃ（Δα）＜α_refで
なければ、つまり、差分雑音電力Δαが基準値α_refよ
りも大きければＳＴＥＰ９に移行し、Ｃ（Δα）＜α
_refであれば、つまり、差分雑音電力Δαが基準値α_ref
よりも小さければＳＴＥＰ１０に移行する。

【００２６】前記ＳＴＥＰ９では、メモリＢに記憶して
いた値をメモリＡに移して、ＳＴＥＰ４に移行し、再び
〈ＳＴＥＰ４〉→〈ＳＴＥＰ５〉→〈ＳＴＥＰ６〉→
〈ＳＴＥＰ７〉→〈ＳＴＥＰ８〉の手順が行なわれる。
こうして差分雑音電力Δαが基準値α_refよりも小さく
なるまで繰り返す。

【００２７】また、前記ＳＴＥＰ１０では、サンプリン
グ周波数制御部１０はメモリＢに記憶した雑音電力を求
めたときのサンプリング周波数を選択して、Ａ／Ｄ変換
器８へのサンプリング周波数を維持する。すなわち、そ
の時々に応じて外来雑音のレベルの大小が異なっている
ことを考慮し、外来雑音が大きいときにいくら量子化雑
音を下げるようサンプリング周波数を高くしても無駄に
なってしまうので、サンプリング周波数を上げることに
より低下する雑音の変化量を監視して、妥当なサンプリ
ング周波数を見つけるというものである。

【００２８】以上説明した本発明の実施の形態例におい
ては、利得制御と周波数制御とを区別して例を示した
が、本発明の実施にあってはこの例に限らず、例えば図
８に示すように、これらを組み合わせた構成にしても良
い。これによれば、Ｓ／Ｎ検出器６と雑音電力検出器９
とを合わせた検出器１１として、ＦＦＴ演算部４のスペ
クトル出力信号から最大スペクトル信号、Ｓ／Ｎ比、雑
音電力等の各種データを検出し、増幅器１の利得を自動
的に最適化できると共に、Ａ／Ｄ変換器８のサンプリン
グ周波数を適宜に対応処理することができる。この場合
にあっては、まず最大スペクトル信号のレベルをＡ／Ｄ
変換機のＦＳＲと一致するようにした後、利得制御処理
を行って利得を決定し、その後、サンプリング周波数制
御処理を行ってサンプリング周波数を決定すればよい。
なお、利得制御とサンプリング周波数制御とを行なう手
順を並行して同時に進行することも考えられる。

【００２９】また、更なる応用例として、例えば、ＦＦ
Ｔ演算部４により求められたスペクトル出力信号に対
し、ある閾値を与え、この閾値を超えたスペクトル信号
のうち最も高い周波数のスペクトルに基づいてサンプリ
ング周波数の最低速値（ｆ_smin）を定めた後、上述のサ
ンプリング周波数制御処理を行なうようにしてもよい。
つまり、最低速値（ｆ_smin）は、初め入力信号帯域にお
ける最高周波数の２倍付近とし、これにより求めたスペ
クトル出力信号から実際に目的とする信号を、一定の閾
値を超えたか否かにより選別し、選別した信号群におけ
る最高周波数の２倍付近にサンプリング周波数の最低速
値（ｆ_smin）を切替えることにより、更に低域のサンプ
リング周波数においても適応可能か否かを調べることが
可能となる。これにより選択されるサンプリング周波数
が低くなれば、それだけ低消費電力とすることができ、
電池駆動の場合にあっては長時間の動作が可能になる。

【００３０】また、本発明の実施の形態例においては、
アナログ信号入力のレベル調節の手段として増幅器１を
示して説明したが、本発明の実施にあってはこの例に限
らず、例えば、レベル調節手段としては、他に減衰器等
の手段があり、これらに対して本発明を適用可能なこと
は言うまでもない。

【００３１】以上のように、本発明に係わる周波数分析
装置は、個々の機能回路を高価なものに置き換えること
なく、周波数分析装置における最適なＡＧＣ制御と最適
なサンプリング周波数制御を行なうことにより、効率よ
く周波数分析装置の持つ能力の最大限のダイナミックレ
ンジまで拡大するとともに、低消費電力化を行なうこと
ができる。

【００３２】

【発明の効果】以上のように本発明に係わる周波数分析
装置は、ＦＦＴ演算部４からのスペクトル出力信号に基
づいて２つの帰還制御回路を備える。つまり、その一方
は、Ｓ／Ｎ検出器６と利得制御部７とからなり、増幅器
１の利得を制御する自動利得制御回路と、もう一方は、
雑音電力検出器９とサンプリング周波数制御部１０とか
らなり、Ａ／Ｄ変換器８のサンプリング周波数を制御す
る自動サンプリング周波数制御回路とを備えて構成し、
前記自動利得制御回路は最大スペクトル信号について最
もＳ／Ｎ比が大きくなる利得を選択するように機能し、
前記自動サンプリング周波数制御回路は量子化雑音と外
来雑音の兼ね合いについて必要最小限のサンプリング周
波数を選択するように機能するので、周波数分析装置の
持つ能力の最大限のダイナミックレンジ（Ｓ／Ｎ比）ま
で効率よく拡大するとともに、必要十分なサンプリング
周波数に設定することにより消費電力の低減を図ること
が可能な周波数分析装置が実現できる。

【図面の簡単な説明】

【図１】本発明に係る周波数分析装置の構成例の機能ブ
ロック図である。

【図２】スペクトル出力信号の一例を示すグラフ図であ
る。

【図３】本発明に係る利得制御アルゴリズムの例を示す
のフローチャート図である。

【図４】本発明に係る周波数分析装置の他の構成例の機
能ブロック図である。

【図５】サンプリング周波数と量子化雑音との関係例を
示すグラフ図である。

【図６】本発明に係るサンプリング周波数制御アルゴリ
ズムの例を示すフローチャート図である。

【図７】差分雑音電力（Δα）の変化の様子を説明する
ための図である。

【図８】本発明に係る周波数分析装置の応用例を示すた
めの機能ブロック図である。

【図９】従来における周波数分析装置の構成例を示す機
能ブロック図である。

【符号の説明】

１・・・増幅器２・・・ＬＰＦ（ローパスフィルタ）３・・・Ａ／Ｄ変換器４・・・ＦＦＴ演算部５・・・ＡＧＣ６・・・Ｓ／Ｎ検出器７・・・利得制御部８・・・Ａ／Ｄ変換器（サンプリング周波数変更可能）９・・・雑音電力検出器１０・・・サンプリング周波数制御部１１・・・検出器

Claims

【特許請求の範囲】

【請求項１】入力された信号のレベルを増幅或いは減衰
するレベル可変手段と、入力された信号の周波数帯域を制限する帯域制限手段
と、レベルと帯域が適当に調整されたアナログ入力信号をデ
ィジタル信号に変換するＡ／Ｄ変換手段と、前記ディジタル化された信号を高速フーリエ変換（ＦＦ
Ｔ）によりスペクトルを求める高速フーリエ変換手段
と、前記求めたスペクトル出力信号の最大スペクトル信号対
雑音比（Ｓ／Ｎ）を求めるＳ／Ｎ検出手段と、前記Ｓ／Ｎ検出手段からの出力に基づいて前記レベル可
変手段のレベル制御を行うレベル制御手段と、を備えた
ことを特徴とする周波数分析装置。
【請求項２】入力された信号のレベルを増幅或いは減衰
するレベル可変手段と、入力された信号の周波数帯域を制限する帯域制限手段
と、レベルと帯域が適当に調整されたアナログ入力信号をデ
ィジタル信号に変換するサンプリング周波数変更可能な
Ａ／Ｄ変換手段と、前記ディジタル化された信号を高速フーリエ変換（ＦＦ
Ｔ）によりスペクトルを求める高速フーリエ変換手段
と、前記求めたスペクトル出力信号の雑音電力を求める雑音
検出手段と、前記雑音検出手段からの出力に基づいて前記Ａ／Ｄ変換
器のサンプリング周波数制御を行なうサンプリング周波
数制御手段と、を備えたことを特徴とする周波数分析装
置。