JPH0661789A - サンプリング周波数変換器 - Google Patents

サンプリング周波数変換器

Info

Publication number
JPH0661789A
JPH0661789A JP4140995A JP14099592A JPH0661789A JP H0661789 A JPH0661789 A JP H0661789A JP 4140995 A JP4140995 A JP 4140995A JP 14099592 A JP14099592 A JP 14099592A JP H0661789 A JPH0661789 A JP H0661789A
Authority
JP
Japan
Prior art keywords
sampling frequency
signal
clock pulse
samples
frequency converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4140995A
Other languages
English (en)
Other versions
JP3193769B2 (ja
Inventor
Dieter E M Therssen
エルネスト ミヒェル テルッセン ディエテル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH0661789A publication Critical patent/JPH0661789A/ja
Application granted granted Critical
Publication of JP3193769B2 publication Critical patent/JP3193769B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0614—Non-recursive filters using Delta-modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0628—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing the input and output signals being derived from two separate clocks, i.e. asynchronous sample rate conversion

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Amplifiers (AREA)
  • Compounds Of Unknown Constitution (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 低いオーバーサンプリング周波数において良
好な信号対雑音比で動作するサンプリング周波数変換
器。 【構成】 離散時間信号(di)のサンプリング周波数をサ
ンプルバリデーションにより第１サンプリング周波数(f
i)から第２サンプリング周波数(fo)に変換するサンプリ
ング周波数変換器である。離散時間信号のサンプルが単
位時間当たりに第１サンプリング周波数と第２サンプリ
ング周波数との間の差に応じて削除される（叉は繰り返
される）。結果として、バリデーション処理されたサン
プルの系列が第３サンプリング周波数(fv)で発生し、こ
の周波数は本質的にfo（叉はfi）に等しい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、離散時間信号のサン
プリング周波数を第１周波数から第２周波数へ変換する
サンプリング周波数変換器に関する。
【０００２】更に詳述すると、本発明は上述したような
サンプリング周波数変換器であって、− 第１周波数で
生ずる第１クロックパルスを発生する第１クロックパル
ス発生器と、− 第２周波数で生ずる第２クロックパル
スを発生する第２クロックパルス発生器と、− 離散時
間信号の選択されたサンプルを第３周波数で発生する第
３クロックパルスのテンポで供給する選択手段と、−
上記第３クロックパルスを発生する選択信号発生器と、
を有するようなサンプリング周波数変換器に関する。
【０００３】
【従来の技術】この種の変換器は、1981年のProceeding
s IEEE International Conference onAcoustics, Speec
h and Signal Processing (ICASSP 81)の第２巻、595〜
598頁及び第1B図に掲載された「デジタルオーディオ用
の万能デジタルサンプリング周波数変換器」なる記事か
ら既知である。サンプリング周波数変換器はデジタル化
された信号のサンプリング周波数を変更する場合に使用
される。このような状況は特にデジタルオーディオ信号
の場合に生ずる。コンパクトディスクシステムの場合は
サンプリング周波数は44.1KHzであり、衛星放送の場合
は32KHzであり、叉プロ用の記録の場合は48KHzである。
異なるサンプリング周波数のデジタル信号源を結合しな
ければならない場合は、一方の信号源のサンプリング周
波数を変化させねばならない。
【０００４】例えばヨーロッパ特許出願公開第EP005284
7号公報に述べられているサンプリング周波数変換方法
は、デジタル信号をアナログ信号に変換する過程と、こ
のアナログ信号を所望のサンプリング周波数を持つデジ
タル信号に変換する過程とからなっている。この場合、
偽信号（アリアス）及び他の妨害信号の全てを防止する
ために上記のアナログ信号は注意深くフィルタされねば
ならない。このフィルタ、デジタル／アナログ変換器及
びアナログ／デジタル変換器はこのサンプリング周波数
変換方法を複雑且つ高価なものとしてしまう。
【０００５】かくして、アナログの中間段階を有さない
完全にデジタル的な解決法が求められていた。これらの
方法は、デジタルの補間及びデジメーション（間引き）
フィルタの助けにより、新たなサンプルの値を変換すべ
きデジタル信号の利用可能な各サンプルに基づいて計算
することを基本としている。与えられたサンプル及び所
望のサンプリング周波数が有理数の比を有している限
り、上記のようなフィルタの助けによる変換は比較的簡
単な方法で実施することができる。この場合には、与え
られたサンプル及び所望のサンプルの時間パターンは一
致（マッチ）する。上記のような変換器の例は米国特許
第3997773号、第3988607号、第4020332号及び第4472785
号の各明細書に記載されている。また、補間及びデジメ
ーションフィルタの動作の概説は1981年３月の雑誌Proc
eedings of the IEEEの第69巻、第３号の300〜331頁に
掲載された「デシマル・フィルタの補間及びデジメーシ
ョン−教示的レビュー」なる記事に記載されており、こ
の記事は同様に他の文献を参照している。
【０００６】時間パターンが一致しない場合はもっと難
しくなる。この場合には、所望のサンプルと与えられた
サンプルとの間の間隔は常に異なる。ヨーロッパ特許第
EP0052847号、第EP0099600号、第EP0137323号、第EP015
1829号及び第EP0227172号の明細書からもサンプリング
周波数変換器が既知であり、これらの変換器においては
補間叉はデジメーションフィルタの係数が上記の間隔に
基づいて常に調整されるようになっている。この種の変
換器によれば極めて良好な結果を得ることができるが、
上記の係数を計算するためにかなり大きなハードウェア
が必要である。
【０００７】サンプリング周波数変換の非常に単純な方
法としては、単位時間当たりに入力されるサンプル流か
ら特定の数のサンプルを、与えられたサンプリング周波
数と所望のサンプリング周波数との間の周波数差に応じ
て削除叉は繰り返すことに基づくものがある。サンプル
の削除、サンプルの受け渡し叉はサンプルの繰り返しの
処理は、認可すなわちバリデーション（validation）と
呼ぶ。認可（バリデーション）されたサンプルの系列は
等間隔のサンプルの系列が得られるように所望のサンプ
リング周波数で再配列される。しかしながら、この処理
は信号歪につながる。元のサンプルの系列のサンプルの
削除／追加、及びそれらサンプルの新たな時間パターン
での再配列は、当該デジタル信号の伸長／圧縮となる。
しかしながら、これらサンプルが上記の新たな時間パタ
ーンで再配列される際に、この伸長／圧縮は除かれる。
一方、削除／追加はアナログ信号に元々なかったような
信号のジャンプ（跳躍）となる。与えられたサンプリン
グ周波数の差に対しては、上記の伸長／圧縮は固定の値
を有するので、アナログ信号における周波数成分の数の
増加につれて相対的に一層増加する位相ずれを引き起こ
す。アナログ信号の歪を特定のレベル以下に維持するた
めには、サンプリング周波数は非常に高いレベルにまで
上昇されねばならず、その後に前記ICASSP81の記事に述
べているようにバリデーションが行われる。この記事に
は、約50KHzの周波数でサンプルされるべき20KHzの周波
数のオーディオ信号に対しては、再配列後に90dBの信号
対雑音比を得るには215＝32768なるオーバーサンプリン
グ係数が必要であると、述べられている。このことは約
1.5GHzのオーバーサンプリング周波数を必要とする。し
かしながら、このような高い周波数はサンプリング周波
数変換器の実施を困難、複雑、高価かつ通常の集積回路
製造工程では殆ど得られないようなものとしてしまう。
【０００８】
【発明の目的及び概要】したがって、本発明の目的とす
るところは本質的に単純なバリデーション原理に基づい
て動作するが、アナログ信号において特定の信号対雑音
比を得ねばならない場合においてもより低いオーバーサ
ンプリング周波数で動作することが可能なサンプリング
周波数変換器を提供することにある。
【０００９】本発明によれば、本明細書の冒頭で述べた
ような形式のサンプリング周波数変換器において前記選
択信号発生器が、− 前記第２周波数と前記第３周波数
に比例した周波数との間の周波数差に応じて制御信号を
発生する周波数測定器と、− 上記制御信号を少なくと
も２値の判定信号に変換するシグマ−デルタ変調器と、
− 前記第１クロックパルスに応答して、第１の判定信
号値の間は第１クロックパルスを抑制し第２の判定信号
値の間は第１クロックパルスを通過させることにより前
記第３クロックパルスを発生させるバリデーション・ゲ
ートと、を有することを特徴としている。
【００１０】ノイズ整形器とも呼ばれるシグマ−デルタ
変調器自体は種々の構成及び構成で知られており、アナ
ログ叉はデジタルの形態で実施することができる。この
ような変調器においては、高周波で例えば+1と-1との間
で変化する２値出力信号が、オーバーサンプリング及び
エラー信号帰還を付与することにより発生される。この
２値信号の低周波数スペクトルは、当該シグマ−デルタ
変調器の入力端子に印加される信号のスペクトルに略等
しく、高い周波数に関しては、エラー信号の比較的強い
ノイズ成分で満たされる。このようにシグマ−デルタ変
調器の出力信号は、事実上付加的なノイズを持たない入
力信号と、多くのノイズを有するがそのノイズのスペク
トルが当該入力信号のスペクトルの略完全に外側に位置
するようなエラー信号とにより形成されているものと仮
定することができる。上記出力信号の平均値は入力信号
に比例する。最小入力信号の場合は出力信号は概ね常に
+1となり、最大入力信号の場合は出力信号は概ね常に-1
となる。入力信号が最小値と最大値との間の中間である
場合は、出力信号は平均して同数の+1と-1とを有する。
ノイズ整形器についてのこれ以上の説明に関しては、下
記の文献を参照されたい。 (1) 1978年７月のIEEE Transactions on Circuits and
Systems、第CAS-25巻、第７号の436〜447頁に掲載され
た「Ｎ＞１次のオーバーサンプルされた線形予測及びノ
イズ整形符号器」、(2) 1989年４月のIEEE Jornal of
Solid State Circuits、第24巻、第２号の256〜266頁に
掲載された「14ビット、80KHzのシグマ−デルタA/D変換
器：試作、設計及び性能評価」、(3) 1989年６月のJor
nal of the Audio Engineering Society、第37巻、第６
号の476〜486頁に掲載された「デジタルオーディオ用の
ステレオ16ビット・デルタ−シグマA/D変換器」、(4)
1989年12月のJornal of the Audio Engineering Societ
y、第37巻、第12号の980〜1001頁に掲載された「デジタ
ル−アナログ変換におけるカオス、オーバーサンプリン
グ及びノイズ整形」。
【００１１】この発明はノイズ整形器の出力信号をサン
プルのバリデーション用判定信号として使用するとの理
解に基づくものである。この場合、ノイズ整形器の入力
端子には、与えられたサンプリング周波数と所望のサン
プリング周波数との間の差の測定値である信号が供給さ
れる。この結果、繰り返され叉は削除されたサンプルの
数の平均値は所望のサンプリング周波数差に正確に等し
くなる。このバリデーション処理の間に発生するエラー
は高周波のスペクトルを持つが、このスペクトルは変換
すべきデジタル信号のオーバーサンプリング及び補間に
より十分な帯域幅が設けられればサンプルされたアナロ
グ信号のスペクトルに対し偽信号とならない。そして、
高周波数のノイズスペクトルはダウンサンプリング及び
デシメーションにより除去することができる。３次のノ
イズ整形器を使用した場合は、コンパクトディスクなみ
の品質のデジタルオーディオ信号（90dB以上のアナログ
信号対雑音比）のサンプリング周波数を前記限界内（32
〜48KHz）で変更するには64ないし96のオーバーサンプ
リング係数で十分であることが分かった。このことは、
先に言及した1.5GHzなる周波数より300倍低い約5MHzな
るオーバーサンプリング周波数を意味する。必要とされ
るデジタルの補間及びデシメーションフィルタは比較的
簡単な構成でよい。何故なら、それらのフィルタの係数
は固定であるからである。
【００１２】ここで、補間及びデシメーションの方法、
シグマ−デルタ変調器の形式、及びシグマ−デルタ変調
器の出力でバリデーションを行うやり方の全てが最終的
なアナログ信号の信号品質に影響することに注意された
い。このように、構成要素の選択及び設計には十分な自
由度がある。しかしながら、この選択には与えられた叉
は所望のアナログ信号の品質においては限界がある。
【００１３】本発明によるサンプリング周波数変換器の
第１実施例は、更に、離散時間信号を第４サンプリング
周波数で入力するよう接続された入力端子を有すると共
にＮを１以上の数とした場合に該第４サンプリング周波
数を第１係数Ｎにより前記第１サンプリング周波数まで
増加させる一方、その出力端子に離散時間サンプルを前
記第１クロックパルスの割合で供給する補間フィルタ
と、前記補間フィルタの出力端子における離散時間サン
プルを前記第３クロックパルスの割合で入力するよう接
続された入力端子を有すると共にＭを１以上の数とした
場合にこれらのサンプルのサンプリング周波数を第２係
数Ｍにより減少させる一方、その出力端子に離散時間サ
ンプルを前記係数Ｍにより除算された前記第３周波数の
値と等しい値を持つ第５サンプリング周波数で供給する
デシメーション・フィルタと、前記デシメーション・フ
ィルタの出力端子の離散時間サンプルを前記第５サンプ
リング周波数で入力するための入力端子と、これらのサ
ンプルを前記第２クロックパルスの割合で且つ上記入力
端子に入力された順序で供給する出力端子とを具備する
バッファ手段と、を有していることを特徴としている。
【００１４】この実施例においては、デジタル入力信号
は先ず補間フィルタでオーバーサンプルされ、次いでデ
シメーション・フィルタでダウンサンプルされ、最後に
新しい時間パターンで再サンプルされる。ここで、バリ
デーションゲートは第１クロックパルスを間欠的に遮断
するので、デシメーション・フィルタにおいてはよどみ
が生じることになる。この場合にはサンプルは補間フィ
ルタの出力端子からは受け取られない。このようなサン
プルは実際に失われる。デシメーション・フィルタの出
力端子におけるサンプル流もよどみを有し、従って不規
則なテンポとなる。このテンポは周波数測定器において
所望の出力クロック速度と比較されて制御信号に変換さ
れ、この制御信号はシグマ−デルタ変調器によりバリデ
ーション判定信号に変換される。そして、前記の不規則
なテンポはバッファ手段において回復される。この実施
例は、変換すべきデジタル信号のクロックパルスがサン
プリング周波数の倍数で利用可能である場合のサンプリ
ング周波数変換にとって適している。
【００１５】バリデーション・ゲートが判定信号に応答
するやり方は周波数変換及びバリデーションに起因する
ノイズに影響する。上述した本発明による第１実施例
は、更に、前記バリデーション・ゲートが前記判定信号
が第１の値の間に第１クロックパルスの２個以上のパル
スは連続して阻止しないように構成され、叉は前記バリ
デーション・ゲートが前記判定信号が第１の値の間に第
１クロックパルスの各パルスを阻止するように構成され
ることを特徴としている。前者の場合は、２個以上のサ
ンプルが連続して削除されることが決してないので、ノ
イズレベルは低い。一方、後者の場合は２個以上のサン
プルが連続して削除される可能性があるのでノイズレベ
ルは高いが、他方では当該サンプリング周波数変換器は
大きなサンプリング周波数差に対処することができる。
【００１６】本発明によるサンプリング周波数変換器の
第２実施例は、前記第２サンプリング周波数を持つ離散
時間信号に結合され該信号のサンプルを前記第２クロッ
クパルスの割合で入力する入力端子と、これらのサンプ
ルを第６サンプリング周波数で且つ上記入力端子に入力
された順序で供給する出力端子とを具備するバッファ手
段と、前記バッファ手段の出力端子に接続された入力端
子を有すると共にＮを１以上の整数とした場合に前記第
６サンプリング周波数の値を第１係数Ｎにより前記第３
サンプリング周波数まで上昇させる一方、その出力端子
に離散時間サンプルを前記第３クロックパルスの割合で
供給する補間フィルタと、前記補間フィルタの出力端子
から離散時間サンプルを入力する入力端子を有すると共
に前記第１クロックパルスの割合のこれらサンプルのサ
ンプリング周波数を第２係数Ｍにより減少させる一方、
その出力端子に離散時間サンプルを前記第３クロックパ
ルス周波数の前記係数Ｍによる除算値に等しい値を持つ
第７サンプリング周波数で供給するデシメーション・フ
ィルタと、を有することを特徴としている。
【００１７】この実施例においては、デジタル入力信号
は先ずバッファに記憶され、次いで補間され、その後に
デシメーション処理される。ここでは、バリデーション
・ゲートは補間フィルタ用のクロックパルスを遮断す
る。変換すべきデジタル信号サンプルの入力におけるよ
どみは、この場合当該サンプリング周波数変換器の入力
側に位置するバッファ手段により除去される。この場合
には、デシメーション・フィルタによるサンプルの連続
した取り込みがあるが、この取り込みは補間フィルタで
よどみが生じる間も継続される。ここで、補間フィルタ
の出力端子におけるサンプルは実際に繰り返されること
になる。この実施例は、デジタル信号源が信号源のサン
プリング周波数に対応するような速度のクロックパルス
叉は再生クロックパルスのみを発生するような応用例に
特に適している。
【００１８】上記の場合も、バリデーション・ゲートが
判定信号に応答する仕方が、周波数変換及びバリデーシ
ョンに起因するノイズに影響する。この本発明による第
２実施例は、更に、バリデーション・ゲートが判定信号
が第１の値である場合に第１クロックパルスの２個以上
のパルスを連続して阻止しないように構成され、叉はバ
リデーション・ゲートが判定信号が第１の値である場合
に第１クロックパルスの各パルスを阻止するように構成
されることを特徴とする。前者の場合は、２個以上のサ
ンプルが連続して削除されることが決してないので、ノ
イズレベルは低い。一方、後者の場合は２個以上のサン
プルが連続して削除される可能性があるのでノイズレベ
ルは高いが、他方では当該サンプリング周波数変換器は
大きなサンプリング周波数差に対処することができる。
【００１９】以下、本発明によるサンプリング周波数変
換器の実施例を図面を参照して詳細に説明する。
【００２０】
【実施例】離散時間信号のサンプリング周波数を変更す
る最も簡単な手段の中の一つは、与えられたサンプリン
グ周波数と所望のサンプリング周波数との間の周波数差
に応じて単位時間当たりに信号の特定の数のサンプルを
削除叉は繰り返すようなバリデーション原理に従って動
作するものである。図１は周期Ｔのサイン形状のアナロ
グ信号を示し、該信号は周期当たり14回サンプルされて
いる。サンプリング周波数も低減するには、例えば常に
２つのサンプルが、即ち２番目及び９番目のサンプル
が、削除され、その後残りの12個のサンプルが周期Ｔに
わたって等間隔で再配列される。この場合、元の信号の
周波数は悪化されないままとなっているが、信号の形状
はこの処理により大幅に乱されている。また、当該アナ
ログ信号の周期T/2の割合での変調が発生してしまい、
この変調はフィルタ手段によっては除去することはでき
ない。この変調に起因する信号のジャンプ（跳躍）は、
フェーズ・シフト・キーイング（Phase Shift Keying）
の場合に発生するような、ステップ状に位相が変化され
たサイン形状信号における信号跳躍と対比されるような
ものである。図１におけるサンプルされたサイン形状信
号からの一つのサンプルの削除は、360/14度の位相ずれ
と見なすことができる。このずれはサンプルされる信号
のアナログ周波数が増加するにつれて強くなる。これ
は、14個のサンプルの中の２個のサンプルの削除が当該
アナログ信号の各周期中において相対的により頻繁に発
生することになるからである。サンプル系列を与えられ
た時間パターンで先ずオーバーサンプリングし、次いで
これらを所望の時間パターンに従って再サンプリング
し、その際にオーバーサンプリングされた系列の中の最
も近いものをとるようにすれば、結果としてのアナログ
信号の歪は許容できる程度まで減少する。前述したICAS
SP81の記事には、再配列後に90dBの信号対雑音比を得る
には約50KHzの周波数でサンプルされる20KHzの周波数の
オーディオ信号に対しては215＝32768なるオーバーサン
プリング係数が必要であると述べられている。このこと
は約1.5GHzのオーバーサンプリング周波数を要する。こ
の場合、最も近いサンプルの選択は、結果としてのアナ
ログ信号の変調が90dBなる設定限界値以下に留まるよう
な歪しか発生しないように微妙に調整された時間パター
ンに従ってなされる。しかしながら、上記のような高い
周波数はこの種のサンプリング周波数変換器の実施をか
なり困難にする。
【００２１】本発明の元となる考えは、前記バリデーシ
ョン処理を、与えられたサンプリング周波数と所望のサ
ンプリング周波数との間の周波数差の測定結果である信
号がその入力端子に供給されるシグマ−デルタ変調器の
出力信号の制御の元で進行させることにある。この場
合、サンプルのバリデーションはシグマ−デルタ変調器
の出力信号を特徴付けるものであって図１に示した固定
のパターンよりも乱すことの少ないパターンに従って進
む。シグマ−デルタ変調器自体は種々の形で既知であ
り、アナログ叉はデジタルの構成のものがある。図２の
ａはしばしば使用される３次のシグマ−デルタ変調器10
を例示している。この図において、入力端子12の入力信
号ｘは３個の直列接続された１次積分回路網14、16及び
18を通過する。このようにフィルタされた信号は、１ビ
ットの量子化器20において、クロック入力端子22の比較
的高いクロック信号fsの速度で量子化され、出力端子24
におけるビット流出力信号ｙに変換される。適切に選択
された乗算器26、28及び30は負帰還により前記出力信号
ｙを各積分回路網14、16及び18に供給する。この場合、
上記の各積分回路網14、16及び18は加算段32、34及び36
を各々有している。図２のｂは上記出力信号ｙとクロッ
ク信号fsとを示している。信号ｙは極限値+1と-1との間
をクロック信号fsの割合で常に変化する。出力信号ｙは
比較的大きな量子化エラーe(t)を有する信号であるが、
図２のｃに示すこのエラーの周波数スペクトルE(f)は、
上記負帰還及び３次フィルタリングの結果、３次フィル
タのフィルタ特性の逆の形状を有している。結果とし
て、出力信号ｙの平均値は入力信号ｘの瞬時値と等しく
なる。ここで、上記量子化雑音E(f)を除去するためにデ
シメーションフィルタを使用することができる。
【００２２】前記入力信号ｘとしてバリデーション処理
によりサンプリング周波数を変更しなければならない離
散時間信号の現サンプリング周波数と所望のサンプリン
グ周波数との間の周波数差の測定値である信号を用いれ
ば、サンプルのバリデーションに起因する歪が図２のｃ
に示されるようなスペクトルを持つようになる。この場
合、削除叉は繰り返されたサンプルの数の平均値が所望
のサンプリング周波数差に正確に等しくなる一方、この
バリデーション処理に起因する振幅及び位相変調は十分
なオーバーサンプリングにより偽信号とはならないよう
な高周波成分を主に有することになる。これらの高周波
成分は所望に応じてデシメーション・フィルタにより抑
圧することができる。結果として得られるものは、歪の
ないアナログ信号を表す所望のサンプリング周波数の新
たなサンプル流である。
【００２３】新たな時間パターンによるオーバーサンプ
リング及び最も近いサンプルの選択は、シグマ−デルタ
変調器の出力信号がバリデーションの基準として使用さ
れる結果、より低いオーバーサンプリング周波数で実施
することができる。これに関しては、バリデーション雑
音の電力密度がフィルタ可能なより妨害の少ない周波数
領域に移動される。また、この場合バリデーションは非
常にランダムに行われ、従ってより妨害が少ないことが
分かる。オーバーサンプルされた系列の新たな時間パタ
ーンの割合での最も近いサンプルの選択及びそれに伴う
サンプルの削除叉はサンプルの繰り返し（即ち、バリデ
ーション）は、厳格なパターンに従っては発生しない
が、大幅に少ない歪しか起きない高速のランダムなパタ
ーンにより発生する。従って、より低いオーバーサンプ
リング周波数で同様の信号対雑音比を得ることが可能で
ある。
【００２４】図３は本発明によるサンプリング周波数変
換器の第１実施例のブロック図を示している。この変換
器は補間フィルタ40、デジメーション・フィルタ42及び
先入先出（FIFO）バッファ44の縦続接続を有している。
変換すべき離散時間信号diのサンプルは第１クロックパ
ルス手段46からの低い方の第１クロックパルスfiの率で
発生し、該信号diは補間フィルタ40において、上記第１
クロックパルス手段46により出力される周波数Nfiの高
い方の第１クロックパルスと同じＮ倍高いサンプリング
周波数を持つ離散時間信号dNに変換される。この離散時
間信号dNのサンプリング周波数は次いでデジメーション
・フィルタ42においてバリデーションされたクロック信
号Nfi *の速度で係数Ｍだけ低減されるが、このクロック
信号Nfi *は前記の高い方の第１クロックパルスNfiをバ
リデーション・ゲート48でバリデーションすることによ
り発生される。上記のＭ及びＮは共に「１」以上の整数
である。この実施例においては等間隔のクロックパルス
Nfiの系列からクロックパルスが削除される。このよう
に、クロックパルスNfi *にはクロックパルスの抜けがあ
る。結果として、このデジメーション・フィルタ42の離
散時間出力信号dMは減少した速度fv＝（N/M）fi *で発生
し、この速度にはよどみ（stagnation）がある。信号dM
に関するこのよどみはFIFOバッファ44において再び除去
される。この場合、信号dMのサンプルは上記のよどみの
あるクロック速度fvで書き込まれ、第２クロック信号手
段50のクロック速度foで、入力された順序で再び読み出
される。このようにして、再サンプルされた離散時間信
号doが発生されるが、この信号のサンプルは（所望の）
周波数foの割合で等間隔に発生する。上記のよどみのあ
るパルス系列fvと連続したパルス系列foとの間のその時
点の周波数差は周波数測定器52において制御信号vcに変
換され、ループ・フィルタ54を介して叉は直接に例えば
図２のａに示した形式のシグマ−デルタ変調器10の入力
端子12に供給される。このシグマ−デルタ変調器の１ビ
ット量子化器はそのクロック入力端子22に印加される前
記クロック信号Nfi *によりクロックされる。そして、そ
の出力端子24の１ビットの信号は前記バリデーション・
ゲート48に供給される・
【００２５】上記構成におけるバリデーションは以下の
ようにして行われる・ − シグマ−デルタ変調器の出力信号が+1であれば、オ
ーバーサンプルされた離散時間信号dNからのサンプルは
容認され受け渡される。 − シグマ−デルタ変調器の出力信号が-1の場合は、オ
ーバーサンプルされた離散時間信号dNからのサンプルは
容認されず削除される。しかし、次のサンプルは受け渡
される。
【００２６】このようにして、連続する２個のサンプル
が削除されることは決してない。上記目的のために、信
号dN中の冗長なサンプルを削除すべきときは、デジメー
ション・フィルタ42へのクロックパルスが少しの間停止
される。周波数測定器52、シグマ−デルタ変調器10、バ
リデーション・ゲート48及びデシメーション・フィルタ
42は前述したよどみのあるクロック信号fvの平均周波数
を連続周波数foに等しく維持するための制御ループを形
成している。シグマ−デルタ変調器10はよどみのあるク
ロックパルスNfi *によりクロックされるので、バリデー
ション・ゲート48はクロックパルスが削除された後にシ
グマ−デルタ変調器10とデシメーション・フィルタ42と
を再スタートさせるリスタート回路を有する必要があ
る。
【００２７】図４は図３に示したサンプリング周波数変
換器において発生する各信号の一例を示している。ここ
で、図４のａはサンプリング周波数fiの離散時間信号di
を示している。図４のｂは信号diから４倍オーバーサン
プリングと補間とにより得られた信号dNを示している。
図４のｃはシグマ−デルタ変調器10からの、よどみのあ
るクロックNfi *の割合で発生する出力信号を示してい
る。この出力信号が-1の場合は次のサンプルはデジメー
ション・フィルタ42には受け入れられない。その一例と
して、25個の中の８個が削除されるような状況を示す。
図４のｄはデジメーション・フィルタ42がどのサンプル
をよどみのあるクロックNfi *の割合で処理するかを示し
ている。同一の配列であるが等間隔の時間パターンMfo
で配置されたサンプルが図４のｅに示されている。ま
た、図４のｆには結果としてのエラー信号が示されてい
る。最後に、図４のｇは４倍のデシメーション（Ｍ＝
４）を行い且つ周波数foの等間隔の時間パターンに従っ
て再配置した出力信号doを示している。前記のエラー信
号はデシメーション・フィルタ42によるフィルタ作用に
より低減される。
【００２８】図５は図３のサンプリング周波数変換器で
発生する幾つかの信号の周波数スペクトルを示してい
る。ここで、図５のａは補間フィルタ40の出力端子にお
けるオーバーサンプルされ且つフィルタされたサイン状
信号dNのスペクトルを示している。図５のｂはバリデー
ション後の基本波のスペクトルを示している。位相変調
はこの基本波の両側に側波帯を発生させ、一方の側波帯
は偽信号となる。この偽信号側波帯は破線で示されてい
る。基本波の高調波も位相変調を受けるが、これが図５
のｃに示されている。この位相変調は比較的深いが、変
調スペクトルに対する全体としての影響は、基本波に対
する高調波の振幅が比較的小さいため、少ない。図５の
ｄはデジメーション・フィルタで処理されるであろうバ
リデーションされた信号dNの全体のスペクトルを示して
いる。上記の変調スペクトルは次いでデシメーション・
フィルタ42において効果的に抑圧される。
【００２９】このサンプリング周波数変換器により処理
される周波数差は、係数Ｎ及びＭにより、及びシグマ−
デルタ変調器10をその全能力まで駆動することができる
範囲によって決定される。既知のように、シグマ−デル
タ変調器の入力信号は、当該シグマ−デルタ変調器にお
ける不安定さを避けるために、その理論的な最小叉は最
大の能力まで駆動するものであってはならない。３次の
シグマ−デルタ変調器の安全限界は理論的な最大叉は最
小値の78%のあたりである。このサンプリング周波数変
換器で達成される変換比は次のように算出することがで
きる。 ｆo＝［２Ｎ／｛（３−ｖc）Ｍ｝］ｆi 図10のａはＭ＝Ｎに対する制御信号vcと周波数fi及びfo
との関係を示している。最大の制御信号vcの場合は、シ
グマ−デルタ変調器の出力信号は常に+1であり全てのサ
ンプルは受け渡されるので、fo＝fiとなる。最小の制御
信号の場合は、出力信号は常に-1でありサンプルの半分
が通過されるので、fo＝fi/2となる。制御信号が零の場
合はサンプルの中の３分の１が削除されるので、fo＝2f
i/3となる。なお、78%の限界は破線を用いて示されてい
る。バリデーション・ゲートはオーバーサンプルされた
信号dNの２以上のサンプルを連続して削除することは決
してないので、乱れは比較的小さい。しかしながら、こ
のことはfiとfoとの間の周波数差が位置する範囲として
は比較的狭い範囲しかないという事実により相殺され
る。
【００３０】図６は図３のサンプリング周波数変換器の
変形例を示している。この場合、バリデーションは次の
ようになされる。 − シグマ−デルタ変調器の出力信号が+1の場合は、オ
ーバーサンプルされた離散時間信号dNからのサンプルを
容認し通過させる。 − シグマ−デルタ変調器の出力信号が-1の場合は、オ
ーバーサンプルされた離散時間信号dNのサンプルは容認
されず削除される。 したがって、この例ではシグマ−デルタ変調器の出力信
号が負に留まる場合、連続したサンプルが削除される。
この目的のため、信号dNにおける冗長なサンプルを削除
すべきときはデシメーション・フィルタへのクロックパ
ルスは停止される。一方、シグマ−デルタ変調器は連続
したクロックパルスNfiでクロックされる。図７はこの
図６の変形例における各信号を図４と同様の態様かつ順
序で示しており、その詳細は説明する必要がないであろ
う。この場合も、係数Ｎ及びＭは一例として４に等しく
なるように選択され、25個のサンプルの中の11個が削除
されるものと仮定してある。このサンプリング周波数変
換器の変形例により得られる変換比は次のように算出す
ることができる。 ｆo＝｛（１＋ｖc）Ｎ／２Ｍ｝ｆi 図10のｂはＭ＝Ｎに対する制御信号vcと周波数fi及びfo
との関係を示している。最大の制御信号vcの場合は、シ
グマ−デルタ変調器の出力信号は常に+1であり全てのサ
ンプルが受け渡されるから、fo＝fiとなる。最小の制御
信号の場合は、上記出力信号は常に-1であり全てのサン
プルが削除されるから、fo＝０となる。制御信号が零の
場合は、サンプルの中の半分が削除されるからfo＝fi/2
となる。なお、78%の限界は破線で示されている。この
変形例は大きな範囲を持つが、他面、雑音信号が大き
い。
【００３１】図３及び図６に示したサンプリング周波数
変換器は、離散時間信号diに関連するクロック信号fi及
びNfiが利用可能な応用例に適している。しかしなが
ら、状況が逆の場合もある。その場合には、クロック信
号が出力信号に関して利用することができる。このよう
な応用例の場合は、図８に示すようなサンプリング周波
数変換器が解決策となる。この解決策の構成は図３に示
したのと同様の構成要素を有するがそれらは異なる形で
接続されている。即ち、FIFOバッファ44はデジメーショ
ン・フィルタ42の後ではなくて補間フィルタ40の前に挿
入されている。第１クロック手段46は離散時間入力信号
diのサンプリング周波数fiの割合でクロックパルスを生
成する。上記FIFOバッファ44は信号diのサンプルをクロ
ックfiの割合で読み込み、それらサンプルを到着した順
序で且つよどみのあるクロック信号fvの割合で出力す
る。この後者のクロック信号は補間フィルタ40から発生
する。周波数fiとfvとの間の差は周波数測定器52におい
て制御信号vcに変換される。シグマ−デルタ変調器10は
この制御信号を再び２値信号に変換し、この２値信号が
バリデーション・ゲート48を制御する。第２クロック手
段50は低い方の第２クロックパルスfoと高い方の第２ク
ロックパルスMfoとをデシメーション・フィルタ42に供
給する。バリデーション・ゲート48によりバリデーショ
ン処理された高い方の第２クロックパルスMfo *はシグマ
−デルタ変調器10のクロック入力端子22と補間フィルタ
40のクロック入力端子とに供給される。前述したよどみ
のある周波数fvは(M/N)fo *に等しい。
【００３２】上記構成におけるバリデーションは以下の
ように行われる。 − シグマ−デルタ変調器の出力信号が+1の場合は、オ
ーバーサンプルされた離散時間信号dNからのサンプルは
容認され且つ受け渡される。 − シグマ−デルタ変調器の出力信号が-1の場合は、オ
ーバーサンプルされた離散時間信号dNからのサンプルは
容認され且つ１回だけ繰り返される。 このように、サンプルは決して２回以上は繰り返される
ことはない。このために、信号dNからのサンプルが繰り
返されなければならない場合は、補間フィルタへのクロ
ックパルスはしばらくの間停止される。叉この構成にお
いては、サンプルが繰り返された後にシグマ−デルタ変
調器10及び補間フィルタ40を再スタートさせるためにバ
リデーション・ゲート48にはリスタート回路を含めなけ
ればならない。この図８に示したサンプリング周波数変
換器の変形例で得られる変換比は次のように計算するこ
とができる。 ｆo＝｛（３−ｖc）Ｎ／２Ｍ｝ｆi 図10のｃはＭ＝Ｎに対する制御信号vcと周波数fi及びfo
との間の関係を示している。最大の制御信号vcの場合
は、シグマ−デルタ変調器の出力信号は常に+1であり全
サンプルが通過されるから、fo＝fiとなる。また、最小
の制御信号vcの場合は上記出力信号は常に-1であり全サ
ンプルが１回だけ繰り返されるから、fo＝2fiとなる。
制御信号が零の場合は、サンプルの半分が繰り返される
のでfo＝3fi/2となる。なお、78%限界は破線で示されて
いる。図３のサンプリング周波数変換器の場合と同様
に、この図８のサンプリング周波数変換器は、fiとfoと
の間の周波数差に対して低い雑音レベルと比較的狭い範
囲とを有している。
【００３３】図９は図８のサンプリング周波数変換器の
変形例を示す。この場合、バリデーションは次のように
行われる。 − シグマ−デルタ変調器の出力信号が+1の場合は、オ
ーバーサンプルされた離散時間信号dNからのサンプルは
容認され且つ受け渡される。 − シグマ−デルタ変調器の出力信号が-1の場合は、オ
ーバーサンプルされた離散時間信号dNからのサンプルは
容認され且つ繰り返される。 負の信号が連続して発生する場合は、サンプルは間欠的
に繰り返される。この目的のため、信号dNからのサンプ
ルが繰り返されねばならない場合は補間フィルタ用のク
ロックパルスはしばらくの間停止される。一方、シグマ
−デルタ変調器は連続したクロックパルスMfoでクロッ
クされる。このサンプリング周波数変換器の変形例によ
り得られる変換比は次のように算出することができる。 ｆo＝［２Ｎ／｛（１＋ｖc）Ｍ｝］ｆi 図10のｄはＭ＝Ｎに対する制御信号vcと周波数fi及びfo
との間の関係を示している。最大の制御信号vcの場合
は、シグマ−デルタ変調器の出力信号は常に+1であり全
サンプルが通過されるから、fo＝fiとなる。また、最小
の制御信号vcの場合は上記出力信号は常に-1であり全サ
ンプルが繰り返されるから、foは無限大となる。制御信
号が零の場合は、全てのサンプルが平均して１回だけ繰
り返されるのでfo＝2fiとなる。なお、78%限界は破線で
示されている。このサンプリング周波数変換器は広い範
囲を持つが、他面雑音レベルも大きい。
【００３４】シグマ−デルタ変調器10の入力端子12に供
給される制御信号vcはよどみのあるクロックfvと連続し
たクロックfi叉はfoとの間の周波数差に関する情報を有
さねばならない。この目的のため、FIFOバッファ44内に
何個のサンプルがあるかを示すポインタ信号を使用する
こともできる。この場合には周波数測定器52は不要とな
る。このようなポインタ信号では特定の応用例にとって
はステップが粗過ぎる場合は、前記周波数測定器52を高
い方のクロック周波数Nfi叉はMfoの単位で前記周波数差
を計数するリセット可能なカウンタとして構成してもよ
い。また、制御ループはその応用例の要件及び仕様に適
応化するようなループフィルタ54を有してもよい。ルー
プフィルタ54を適応化させることにより、速い補足時間
（capturing time）及び高精度を達成することができ
る。
【００３５】図示した各サンプリング周波数変換器の中
のどれを選択するかは、利用可能なクロック信号、特定
の信号対雑音比で達成されねばならないサンプリング周
波数差の範囲、及びこれらを全て実現することができる
ハードウェアの容易さの重み付けにより決定される。例
えば、補間フィルタ及びデシメーション・フィルタは、
サンプリング周波数変換を前述した各式により記述され
た範囲内にするような非整数の係数Ｎ及び／叉はＭを生
成すべく組み合わせてもよい。コンパクトディスクなみ
の品質は、線形な位相特性を持ち且つ高周波が一層抑圧
されるような64倍の補間フィルタ、線形な位相特性を持
ち且つ高周波が一層抑圧されるような96倍のデシメーシ
ョン・フィルタ、当該システム全体において予測される
周波数変化に長さが適合されるバッファ、３次のデジタ
ル・シグマ−デルタ変調器、及び比例積分特性を持つデ
ジタル・ループフィルタを備えることにより得ることが
できる。
【００３６】２値のシグマ−デルタ変調器出力以上のも
のに基づくバリデーションも可能である。例えば、「+
1」及び「-1」の値がバリデーションの判定に有用であ
るばかりでなく、中間値「０」もこの目的に使用するこ
とができる。このようにすれば、サンプリング周波数差
の範囲を増大することができるか、叉は雑音レベルを低
減することができる。
【００３７】更に、所要のオーバーサンプリング係数Ｎ
を応用例に適合された補間アルゴリズムを選択すること
により減少させることも可能である。シグマ−デルタ変
調器の出力信号を補間フィルタの係数に影響させるよう
に使用することもできる。係数N1でオーバーサンプルし
た後、２つのサンプルのリニヤな組み合わせを計算する
ための比率は、残りの係数N2でオーバーサンプリングす
る間においてシグマ−デルタ変調器の出力により０：１
と１：０との間で制御される。この構成によれば、ハー
ドウェアを節約することができる。
【００３８】図８の形式のサンプリング周波数変換器に
は、必要に応じて、図３に示したサンプリング周波数変
換器を後続させることができる。このような縦続接続は
簡略化することができる。例えば、図８のデシメーショ
ン・フィルタ42と図３の補間フィルタ40とは省略するこ
とができる。図８のクロックパルス手段50と図３のクロ
ックパルス手段46とは、２つのバリデーション・ゲート
48に対してMfo（図８）及びNfi（図３）として作用する
周波数を持つような共通のクロックパルスを発生する共
通クロックパルス発生器により置き換えることができ
る。また、２つのシグマ−デルタ変調器10は単一のシグ
マ−デルタ変調器に置き換えることができる。この場
合、この単一のシグマ−デルタ変調器の出力判定信号は
２つのバリデーション・ゲートを制御することになる。
この判定信号が+1の場合は一方のゲートが共通クロック
パルスを抑圧し、判定信号が-1の場合は他方のゲートが
クロックパルスを抑圧する。判定信号が０の場合は共通
クロックパルスの抑圧は行われない。かくして、シグマ
−デルタ変調器は周波数差の組み合わされた測定により
発生される制御信号に応答して３値の判定信号を発生す
ることになる。
【図面の簡単な説明】
【図１】 図１は本発明の説明に用いる信号形状を示
す波形図、
【図２】 図２はシグマ−デルタ変調器の基本回路、
その出力信号及びクロック信号、及びシグマ−デルタ変
調器の出力信号におけるエラー成分のスペクトルを各々
示す説明図、
【図３】 図３は本発明によるサンプリング周波数変
換器の第１実施例の基本構成を示すブロック図、
【図４】 図４は図３のサンプリング周波数変換器に
おいて発生する各信号の波形等を示すタイムチャート、
【図５】 図５は図３のサンプリング周波数変換器に
おいて発生する各信号のスペクトルを示す図、
【図６】 図６は図３のサンプリング周波数変換器の
変形例を示すブロック図、
【図７】 図７は図６のサンプリング周波数変換器に
おいて発生する各信号の波形等を示すタイムチャート、
【図８】 図８は本発明によるサンプリング周波数変
換器の第２実施例の基本構成を示すブロック図、
【図９】 図９は図８のサンプリング周波数変換器の
変形例を示すブロック図、
【図１０】 図１０は図３、図６、図８及び図９の各サ
プリング周波数変換器の特性を示す特性図である。
【符号の説明】
10…シグマ−デルタ変調器、 40…補間フィル
タ、42…デシメーション・フィルタ、 44…FIFOバッ
ファ、46…第１クロックパルス手段、 48…バリデ
ーション・ゲート、50…第２クロックパルス手段、
52…周波数測定器、54…ループ・フィルタ。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 離散時間信号のサンプリング周波数を第
    １周波数から第２周波数へ変換するサンプリング周波数
    変換器であって、 第１周波数で生ずる第１クロックパルスを発生する第１
    クロックパルス発生器と、 第２周波数で生ずる第２クロックパルスを発生する第２
    クロックパルス発生器と、 前記離散時間信号の選択されたサンプルを、第３周波数
    で生じる第３クロックパルスのテンポで供給する選択手
    段と、 前記第３クロックパルスを発生する選択信号発生器と、 を有するようなサンプリング周波数変換器において、前
    記選択信号発生器が、 前記第２周波数と前記第３周波数に比例する周波数との
    間の周波数差に応答して制御信号を発生する周波数測定
    器と、 前記制御信号を少なくとも２値の判定信号に変換するシ
    グマ−デルタ変調器と、 前記第１クロックパルスに応答して前記２値判定信号の
    中の第１判定信号値の間は前記第１クロックパルスを抑
    圧し、前記２値判定信号の中の第２判定信号値の間は前
    記第１クロックパルスを通過させるバリデーション・ゲ
    ートと、 を有することを特徴とするサンプリング周波数変換器。
  2. 【請求項２】 請求項１に記載のサンプリング周波数変
    換器において、 離散時間信号を第４サンプリング周波数で入力するよう
    接続された入力端子を有すると共にＮを１以上の数とし
    た場合に該第４サンプリング周波数を第１係数Ｎにより
    前記第１サンプリング周波数まで増加させる一方、その
    出力端子に離散時間サンプルを前記第１クロックパルス
    の割合で供給する補間フィルタと、 前記補間フィルタの出力端子の離散時間サンプルを前記
    第３クロックパルスの割合で入力するよう接続された入
    力端子を有すると共にＭを１以上の数とした場合にこれ
    らのサンプルのサンプリング周波数を第２係数Ｍにより
    減少させる一方、その出力端子に離散時間サンプルを前
    記係数Ｍにより除算された前記第３周波数の値と等しい
    値を持つ第５サンプリング周波数で供給するデシメーシ
    ョン・フィルタと、 前記デシメーション・フィルタの出力端子の離散時間サ
    ンプルを前記第５サンプリング周波数で入力するための
    入力端子と、これらのサンプルを前記第２クロックパル
    スの割合で且つ上記入力端子に入力された順序で供給す
    る出力端子とを具備するバッファ手段と、 を更に有していることを特徴とするサンプリング周波数
    変換器。
  3. 【請求項３】 請求項１に記載のサンプリング周波数変
    換器において、 前記第２サンプリング周波数を持つ離散時間信号に結合
    され該信号のサンプルを前記第２クロックパルスの割合
    で入力する入力端子と、これらのサンプルを第６サンプ
    リング周波数で且つ上記入力端子に入力された順序で供
    給する出力端子とを具備するバッファ手段と、 前記バッファ手段の出力端子に接続された入力端子を有
    すると共にＮを１以上の整数とした場合に前記第６サン
    プリング周波数の値を第１係数Ｎにより前記第３サンプ
    リング周波数まで上昇させる一方、その出力端子に離散
    時間サンプルを前記第３クロックパルスの割合で供給す
    る補間フィルタと、 前記補間フィルタの出力端子から離散時間サンプルを入
    力する入力端子を有すると共に前記第１クロックパルス
    の割合のこれらサンプルのサンプリング周波数を第２係
    数Ｍにより減少させる一方、その出力端子に離散時間サ
    ンプルを前記第３クロックパルス周波数の前記係数Ｍに
    よる除算値に等しい値を持つ第７サンプリング周波数で
    供給するデシメーション・フィルタと、 を有することを特徴とするサンプリング周波数変換器。
  4. 【請求項４】 請求項２叉は請求項３に記載のサンプリ
    ング周波数変換器において、前記バリデーション・ゲー
    トが前記判定信号が前記第１の値の場合に前記第１クロ
    ックパルスの２個以上のパルスを連続して阻止しないよ
    うに構成されていることを特徴とするサンプリング周波
    数変換器。
  5. 【請求項５】 請求項２叉は請求項３に記載のサンプリ
    ング周波数変換器において、前記バリデーション・ゲー
    トが前記判定信号が前記第１の値の場合に前記第１クロ
    ックパルスの各パルスを阻止するように構成されている
    ことを特徴とするサンプリング周波数変換器。
  6. 【請求項６】 請求項２ないし５の何れか一項に記載の
    サンプリング周波数変換器において、前記シグマ−デル
    タ変調器が２値を越える判定信号を出力するように構成
    されていることを特徴とするサンプリング周波数変換
    器。
  7. 【請求項７】 請求項２ないし６の何れか一項に記載の
    サンプリング周波数変換器において、前記補間フィルタ
    が前記判定信号の制御の下でその係数を適応化するよう
    に構成されていることを特徴とするサンプリング周波数
    変換器。
  8. 【請求項８】 請求項２ないし７の何れか一項に記載の
    サンプリング周波数変換器において、前記制御信号が前
    記バッファ手段の満たされた程度を表す測定信号から得
    られるように構成されていることを特徴とするサンプリ
    ング周波数変換器。
JP14099592A 1991-05-10 1992-05-06 サンプリング周波数変換器 Expired - Fee Related JP3193769B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL91201136.8 1991-05-10
EP91201136 1991-05-10

Publications (2)

Publication Number Publication Date
JPH0661789A true JPH0661789A (ja) 1994-03-04
JP3193769B2 JP3193769B2 (ja) 2001-07-30

Family

ID=8207651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14099592A Expired - Fee Related JP3193769B2 (ja) 1991-05-10 1992-05-06 サンプリング周波数変換器

Country Status (8)

Country Link
US (1) US5225787A (ja)
JP (1) JP3193769B2 (ja)
KR (1) KR100218812B1 (ja)
AT (1) ATE156946T1 (ja)
BR (1) BR9201712A (ja)
DE (1) DE69221526T2 (ja)
ES (1) ES2108726T3 (ja)
FI (1) FI922042A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001021597A (ja) * 1999-07-09 2001-01-26 Toyo Commun Equip Co Ltd 周波数分析装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513209A (en) * 1993-02-26 1996-04-30 Holm; Gunnar Resampling synchronizer of digitally sampled signals
EP0632597B1 (en) * 1993-06-29 2002-08-28 Sony Corporation Audio signal transmitting apparatus and the method thereof
US5619202A (en) * 1994-11-22 1997-04-08 Analog Devices, Inc. Variable sample rate ADC
US5563535A (en) * 1994-11-29 1996-10-08 Microunity Systems Engineering, Inc. Direct digital frequency synthesizer using sigma-delta techniques
US5719571A (en) * 1995-09-22 1998-02-17 Sony Corporation Sampling rate converting method and apparatus
EP0872017A1 (en) * 1995-11-21 1998-10-21 Koninklijke Philips Electronics N.V. Digital transmission system for transmitting a digital audio signal being in the form of samples of a specific wordlength and occurring at a specific sampling rate
JP3593805B2 (ja) * 1996-07-26 2004-11-24 ソニー株式会社 特殊効果処理装置
DE19937246B4 (de) 1999-08-06 2005-12-22 Siemens Ag Kaskadierter Sigma-Delta-Modulator
US6531971B2 (en) * 2000-05-15 2003-03-11 Achim Kempf Method for monitoring information density and compressing digitized signals
US6819725B1 (en) * 2000-08-21 2004-11-16 Pmc-Sierra, Inc. Jitter frequency shifting Δ-Σ modulated signal synchronization mapper
US6907096B1 (en) * 2000-09-29 2005-06-14 Intel Corporation Data recovery method and apparatus
US6778621B1 (en) * 2000-10-18 2004-08-17 Lockheed Martin Corporation Precision resampling system
DE10102166B4 (de) 2001-01-18 2008-08-21 Rohde & Schwarz Gmbh & Co. Kg Vorrichtung und Verfahren zur Abtastratenumsetzung
GB2386280B (en) * 2002-03-07 2005-09-14 Zarlink Semiconductor Inc Digital microphone
US7764758B2 (en) * 2003-01-30 2010-07-27 Lsi Corporation Apparatus and/or method for variable data rate conversion
US8019035B2 (en) * 2003-08-05 2011-09-13 Stmicroelectronics Nv Noise shaped interpolator and decimator apparatus and method
DE102004023147A1 (de) * 2004-05-07 2005-11-24 Endress + Hauser Flowtec Ag, Reinach Vorrichtung zur Bestimmung und/oder Überwachung des Volumen- und/oder Massendurchflusses eines Mediums
US7599451B2 (en) * 2005-05-11 2009-10-06 Sigmatel, Inc. Sample rate conversion module and applications thereof
DE102005041455A1 (de) * 2005-08-31 2007-03-15 Abb Patent Gmbh Automatisierungstechnische Einrichtung
DE102005043487A1 (de) * 2005-09-13 2007-03-15 Abb Patent Gmbh Automatisierungstechnische Einrichtung
DE102005043419A1 (de) * 2005-09-13 2007-03-15 Abb Patent Gmbh Automatisierungstechnische Einrichtung
DE102005043482A1 (de) * 2005-09-13 2007-03-15 Abb Patent Gmbh Automatisierungstechnische Einrichtung
DE102005043481A1 (de) * 2005-09-13 2007-03-15 Abb Patent Gmbh Automatisierungstechnische Einrichtung
DE102005043485A1 (de) * 2005-09-13 2007-03-15 Abb Patent Gmbh Automatisierungstechnische Einrichtung
CN108226636B (zh) * 2016-12-15 2021-06-11 欧姆龙株式会社 自动滤波方法和装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3918866A1 (de) * 1989-06-09 1990-12-13 Blaupunkt Werke Gmbh Anordnung zur umsetzung eines signals mit einer ersten abtastrate in ein signal mit einer zweiten abtastrate
US4965531A (en) * 1989-11-22 1990-10-23 Carleton University Frequency synthesizers having dividing ratio controlled by sigma-delta modulator
US5128623A (en) * 1990-09-10 1992-07-07 Qualcomm Incorporated Direct digital synthesizer/direct analog synthesizer hybrid frequency synthesizer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001021597A (ja) * 1999-07-09 2001-01-26 Toyo Commun Equip Co Ltd 周波数分析装置

Also Published As

Publication number Publication date
KR920022683A (ko) 1992-12-19
DE69221526T2 (de) 1998-02-19
FI922042A0 (fi) 1992-05-06
KR100218812B1 (ko) 1999-09-01
DE69221526D1 (de) 1997-09-18
FI922042A (fi) 1992-11-11
BR9201712A (pt) 1992-12-15
ES2108726T3 (es) 1998-01-01
ATE156946T1 (de) 1997-08-15
JP3193769B2 (ja) 2001-07-30
US5225787A (en) 1993-07-06

Similar Documents

Publication Publication Date Title
JP3193769B2 (ja) サンプリング周波数変換器
Stewart et al. Oversampling and sigma-delta strategies for data conversion
US5786778A (en) Variable sample-rate DAC/ADC/converter system
EP0586021B1 (en) Digital noise shaper circuit
US5625359A (en) Variable sample rate ADC
Kenney et al. Design of multibit noise-shaping data converters
EP0512619B1 (en) Sampling frequency converter
Van Engelen et al. Bandpass sigma delta modulators: stability analysis, performance and design aspects
WO1996016482A9 (en) Variable sample rate adc
JPH08321781A (ja) オーバサンプリング変調器
Claasen et al. Signal processing method for improving the dynamic range of A/D and D/A converters
CN110708069B (zh) 一种异步采样率转换装置及转换方法
KR100219155B1 (ko) 디지탈/아날로그 변환장치
JP2006521712A (ja) ビット・バイナリ・レート・マルチプライヤで構成されるバイカッド型フィルタ回路
US10659074B2 (en) Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator
JPH10107639A (ja) アナログ／デジタル変換装置
US6278392B1 (en) Gain adjustable sigma delta modulator system
US6567027B2 (en) Method and apparatus for analog to digital conversion utilizing a moving sum
Yu et al. Adaptive quantisation for one-bit sigma-delta modulation
JP3040546B2 (ja) ノイズシェーピングａ−ｄ変換器
JP3812774B2 (ja) １ビット信号処理装置
Venugopal et al. Design and implementation of a decimation filter for hearing aid applications
US8878710B2 (en) Low latency filter
JP3232865B2 (ja) デジタル／アナログ信号変換装置
JPH09307447A (ja) 高次δς変調器とδς変調型コンバータ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010510

LAPS Cancellation because of no payment of annual fees