JPH01157128A - オーバーサンプリングａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、アナログ電圧信号を一定周期のサンプリング
周波数ｆｓでディジタル信号に量子化するオーバーサン
プリングＡ／Ｄ変換器に関するものである。更に詳述す
れば、本発明はＬＳＩ化に適したオーバーサンプリング
Ａ／Ｄ変換器の改良に関するものであり、小形で高性能
なＡ／Ｄ変換器を低価格で実現することを可能としたも
のである。

［従来の技術］ 音声やビデオ信号などの高度な処理や高品質伝送がディ
ジタル信号では可能であるため、従来から広くＡ／Ｄ変
換器が利用されている。

まず、オーバーサンプリングＡ／Ｄ変換器の原理につい
て説明する。

アナログ信号をサンプリングするにはナイキストの定理
により信号帯域ｆＢＷの２倍のサンプリング周波数ｆｓ
を使えば原信号が再生できる。また、ｆｓでサンプリン
グしたアナログ信号をディジタル化するときに生じる量
子化雑音はＯＣ〜ｆｓ／２の帯域に分布する。一般的な
Ａ／Ｄ変換器では、ｆｓはｆｌｌＷの２倍程度に設定さ
れる。これに対して、オーバーサンプリングＡ／Ｄ変換
器は、ｆ３をｆ工に対して非常に高い周波数に設定し、
ＤＣ−ｆｓ／２に広く分布する量子化雑音のうち信号帯
域外の成分をディジタルフィルタで除去することにより
量子化雑音を大幅に低減するものである。サンプリング
周波数ｆｓが高いほど量子化雑音の低減効果は大きく、
１ｂｉｔ程度の低い分解能の量子化精度で高い分解能の
Ａ／Ｄ変換器に相当する高精度変換特性を実現できる。

オーバーサンプリングＡ／Ｄ変換器の基本構　について オーバーサンプリングＡ／Ｄ変換器の基本構成を第１３
図に示す、サンプリングによる折り返し防止用のプレフ
ィルタ１０２．アナログ信号をディジタル信号に量子化
するＡ／Ｄ変換部１０４　、　ＡＤＤ変換部１０４の高
サンプリングレートのディジタル出力を信号帯域の数倍
程度のサンプリング周波数まで低減するためのデータ間
引き用デシメーションフィルタ１０６．更に帯域外の雑
音を急峻なカットオフ特性で除去して信号帯域成分を取
り出す帯域制限ディジタルフィルタ１０８により一般的
には構成される。

Ａ二」」［仁二氏ニュ］二ρＬ乙冬友互］Ｕ１」悲仄塁
について Δ−Σ形と呼ばれるオーバーサンプリングＡ／Ｄ変換器
（参考文献：　Ｔ、Ｍｉｓａｗａ、　Ｊ、Ｅ、Ｉｗｅｒ
ｓｅｎ、　Ｌ。

Ｊ、Ｌｏｐｏｒｃａｒｏ、　ａｎｄ　Ｊ、Ｇ、Ｒｕｃｈ
、Ｓｉｎｇｌｅ　Ｃｈｉｐ　ｐｅｒ（：ｈａｎｎｅｌ　
Ｃｏｄｅｃ　ｗｉｔｈ　Ｆｉｌｔｅｒｓ　Ｕｔｉｌｉｘ
ｉｎｇ　Ｄｅｌｔａ−５ｉｇｍａ　Ｍｏｄｕｌａｔｉｏ
ｎ、　”　、　ＩＥＥＥ、　Ｊ、５ｏｌｉｄ−５ｔａｔ
ｅＣｉｒｃｕｉｆｓ、　ｖｏｌ、５ｃ−１６，Ｎｏ、４
．　Ａｕｇｕｓｔ　１９８１．）は、積分器、量子化器
（電圧比較器）、帰還Ｄ／Ａ変換回路でフィードバック
ループを構成し、量子化信号を帰還するＤ／八へ換回路
の出力と入力信号との差を積分し、量子化器はこの積分
値を量子化する。これにより、量子化雑音は積分器の利
得により抑圧され、低い周波数での雑音レベルは非常に
低減し、高い周波数域へ雑音電力は８動する。量子化雑
音がランダム雑音と同様なスペクトル分布である場合の
ｆｓに対するＳ／Ｎの改善効果は３ｄＢ１０ｃｔ、であ
るが、積分器１個で量子化雑音を抑圧するΔ−Σ形オー
バーサンプリングＡ／Ｄ変換器では９ｄＢ１０ｃｔ、、
積分器２個の２重積分形では１５ｄＢ／ａｃｔ、と大き
く、より高Ｓ／Ｎ特性が得られる。

アナログ量子化器について アナログ量子化器はアナログ入力電圧Ｖｌｎと基準電圧
Ｖｒｓｆの大きさを比較して、その結果をディジタル信
号として出力する。１　ｂｉｔの分解能の量子化器は１
個のＶｒｅｆに対して大きいか小さいかの１　ｂｉｔ情
報を出力する。ｎｂｉｔの分解能の量子化器は（２’−
１）個のＶｒａｆと入力電圧を比較するＡ／Ｄ変換器で
あり、フラッシュ形Ａ／Ｄ変換器では、（２°−１）個
の電圧比較器を用いてアナログ信号をｎｂｉｔのディジ
タル信号に変換する。

量子化器の回路と伝達モデルを第１４図に示す。

同図（ｄ）の伝達モデルは、単に入力信号に量子化雑音
ｖｑが加算されるものである。出力Ｖ。ｕｔは次式％式
％ ■Ｑの大きさは量子化器の分解能・に反比例し、最小分
解電圧をｖｔ、ｓ＋ｓとすると、ｖ９はＶＬｓａ／２〜
−ＶＬＳＩＩ／２の間に分布するランダム電圧となり、
−様な周波数分布を持つホワイト雑音となるのが一般的
である。

征立堡について 積分器の回路とその周波数特性を第１５図に示す。理想
的な積分器は周波数に反比例した大きな利得を有する。

しかし、演算増幅器（オペアンプ）を使った同図（ｃ）
のＲＣ形積分器や、同図（ｄ）のスイッチト・キャパシ
タ形積分器ではアンプ利得によって積分器の最大利得が
制限されて、同図（ｂ）に示すような周波数特性を持っ
ている。同図（ｂ）の周波数特性を持つサンプリングモ
デル積分器を同図（ｅ）に示す。定数Ａ、Ｂによって積
分器の直流利得Ｇとゼロクロス周波数ｆ０を設定できる
。

ｆｏ＝Ｂｆｓ／２π Ｇ　＝　８／（１−Ａ）　　　　　　　　　　　（２）
サンプリングモデルはサンプリング周期の間隔で信号を
処理し、Ｚ関数で伝達特性が得られるため、スイッチト
・キャパシタ形積分器については正確に伝達特性を表現
できるが、ＲＣ形積分器は連続的に信号なＩＡ埋する回
路なのでサンプリング周波数近辺以上の帯域では適用で
きない、しかし、オーバーサンプリングＡ／Ｄ変換器で
は信号帯域よりはるかに高いサンプリング周波数を使用
するので、信号、ｆＦ域付近ではサンプリングモデルで
伝達特性を表現しても全く問題ない。

帰還Ｄ／Ａ変換回路について 帰遠り高変換回路は、量子化されたディジタル信号をア
ナログ信号に戻してフィードバックループを構成するた
めに必要である。　Ｄ／Ａ変換器に誤差がある場合には
、量子化誤差と同様に問題となる。量子化誤差は積分器
利得などによって抑圧されるが、Ｄ／Ａ変換器の誤差は
直接に変換誤差になるので特に問題である。更に、Ｄ／
Ａ変換器によって発生する高調波歪は信号帯域内に発生
し、後段のディジタルフィルタによっても除去されず、
オーバーサンプリングＡ／Ｄ変換器のメリットが生かさ
れない、そこで誤差の問題のない１ｂｉｔ　Ｄ／Ａ変換
回路が使用される。

１　ｂｉｔ量子ヒのりｔ徴について １　ｂｉｔ分解能の量子化器は１個の基準電圧に対する
大小を判定して、２レベルの値を出力する。

１ｂｉｔ　Ｄハ変換回路は量子化されたディジタル信号
に対して２電圧を出力する。この２値は常に直線上にあ
るので、多ビットＤ／Ａ変換回路で生じる素子精度に依
存する非線形性の問題がない。従って、１　ｂｉｔ　Ｍ
子化を用いたオーバーサンプリングＡ／Ｄ変換器は、ア
ナログ回路規模も小さく、素子精度に制限されずにノー
トリミングで高精度変換を実現するＬＳＩ化に適した方
式である。

Δ−Σ形オーバーサンプリングＡ／Ｄ換器の伝達艷径旦
りについて フィードバックループ内に１個の積分器を含むΔ−Σ形
Ａ／Ｄ変換器の構成を第１’６図に示す。Δ−Σ形＾／
Ｄ変換器を信号伝達サンプリングモデルに置き換えたも
のを第１７図に示す。これよりΔ−Σ形八／へ変換器の
ディジタル出力り。ｕｔは次式のようになる。信号＋ｔ
Ｆ域のある低周波域におい−では近似式が得られる。

低周波域における近似式 ただし、ｌｌａはアナログ積分器伝達特性、ＶＱａは量
子化雑音である。ｖｑ、はホワイト雑音として分布する
が、ｌｌａは低周波はど大きな利得を有するので、信号
帯域での雑音レベルは大きく抑圧されることが明らかで
ある。

Ａ二」」しＬニヘニュニ二ρＬ乙区戊１」Ｕ１４因佐遣
特性（２）について フィードバックループ内に２個の積分器を含む２重積分
Δ−Σ形八／Ｄ変換器（参考文献：　Ｊ、Ｃ。

Ｃａｎｄｙ、　”Ａ　Ｌｌｓｅ　ｏｆ　Ｄｏｕｂｌｅ　
Ｉｎｔｅｇｒａｔｉｏｎ　ｉｎ　ＳｉｇｍａＤｅｌｔａ
　Ｍｏｄｕｌａｔｉｏｎ、　”　、　ＩＥＥＥ　Ｔｒａ
ｎｓ、　Ｃｏｍｍｕｎｉ−ｃａｔｉｏｎｓ、　ｖｏｌ、
ｃＯＭ−３３，Ｎｏ、３．　ｐｐ、２４９−２５８．　
Ｍａｒｃｈ１９８５、）の構成を第１８図に示す。２重
積分Δ−Σ形Ａ／Ｄ変換器を信号伝達サンプリングモデ
ルに置き換えたものを第１９図に示す。これより２重積
分Δ−Σ形八１０変換器のディジタル出力Ｄａｕｔは次
式のようになる。信号イＩＦ域のある低周波域において
は近似式が得られる。

低周波域における近似式 ただし、Ｈａｌ、ＩＩａ２はアナログ積分器伝達特性、
Ｖｑａは量子化雑音である。ｖｑａはホワイト雑音とし
て分布するが、ｌ１ａｌ、Ｈａ２は低周波はど大きな利
得を有するので、信号帯域での雑音レベルは大きく抑圧
されることが明らかである。

人二工±２：ｌ亡」ｊ二なしと乙Ａ／［１１玖塁亙ヱ２
プ利得について Δ−Σ形オーバーサンプリングＡ／Ｄ変換器は量子化誤
差を積分して信号帯域内雑音を抑圧するが、このアナロ
グ積分器に使用するアンプ利得によって雑音抑圧量が制
限される。また、アンプ帯域によってもサンプリング周
波数ｆｓが制限される。このため、アンプの特性でオー
バーサンプリングＡ／Ｄ変換器の性能が制限されてしま
う欠点がある。

ｌｆｉ積分Δ−Σ形Ａ／Ｄ変換器のアナログ積分器の伝
達特性Ｈａに、有限な利得の演算増幅器を使った積分器
の特性を代入した場合のディジタル出力０゜ｕｔを次式
に示す。

量子化雑音の抑圧量の周波数特性は第２０図のように、
アンプ利得が小さいと低周波域で抑圧も制限される。従
って、高い変換精度を実現するには、高い利得のアンプ
が必要である。

次に、２重積分Δ−Σ形Ａ／Ｄ変換器のアナログ積分器
の伝達特性ｔｌａに、有限な利得の演算増幅器を使った
積分器の特性（Ｈａ、＝（１−＾＋Ｚ−’）／ａｔ、　
Ｈａ２＝　（１−Ａ２Ｚ−’）／８２）を代入した場合
のディジタル出力り。ｕｔを次式に示す。

量子化雑音の抑圧量の周波数特性は第２１図のように、
アンプ利得が小さいと低周波域での抑圧が制限される。

従って、高い変換精度を実現するには、高い利得のアン
プが必要である。

変換精度の評価について オーバーサンプリングＡ／Ｄ変換器の変換精度を評価す
るためにサンプリングモデルの時間領域における波形解
析を計算機シミュレーションにより行った。時間領域に
もける波形解析でばループの安定性、各部の動作波形や
振幅が求められるので、実際回路を使った評価に近い結
果が得られる。Ｓ／Ｎ比評価もシミュレーションにより
求めたディジタル出力バタンをＦＦＴ解析して求めた。

入力信号の最大ピークレベルは＋１′〜−１の大ぎさに
規格化し、１ｂｉｔ　Ｄハ変換回路は＋１．−１の２値
を出力するものと仮定した。また、各部の信号レベルや
ＤＣオフセット電圧も入力信号レベルに対する規格化し
た大きさで示した。シミュレーション条件を、サンプリ
ング周波数ｆｓ”　２５６ＭＨｚ、信号帯域ｆａｗ＝４
ＭＩｌｚ、入力信号周波数ｆ＋ｎ＝　１．０１５６２５
Ｍ１１２　、　ＦＦＴデータ数Ｎ　＝　１６３８４に設
定して特性評価を行った結果を以下に示す。

Ｌ二ｌ覧Ａ／Ｄ衾班互五ユ五について １重積分Δ−Σ形八／［１変換器のＳ／Ｎ比の入力レベ
ル依存性を第２２図に示す。アンプ利得が理想的な場合
とアンプ利得が２０ｄＢの場合について示していご。ア
ンプ利得が２０ｄＢの場合には、Ｓ／Ｎ劣化が著しく、
大きな利得のアンプが必要であることを示している。

２重積分Δ−Σ形八／Ｄ変換器のＳ／Ｎ比の入力レベル
依存性を第２３図に示す。アンプ利得が理想的な場合と
アンプ利得が２０ｄＢの場合について示している。アン
プ利得が２０ｄＢの場合には、Ｓ／Ｎ劣化が著しく、大
きな利得のアンプが必要であることを示している。

次に、その他の従来技術として、ｖＣＯ回路を用ｂｚ　
ｆ＝　Ａ／Ｄ　”上Ａｓについて説明する。

ＶＣＯ回路は入力電圧に比例した周波数で発振する回路
で、電圧／周波数変換器と考えることができる。７６０
回路の発振周波数は次式で求められる。

ｆｖ＝　ａ　（Ｖ＋ｖ＋β）（９） ただし、ｆｖはＶＣＯ回路発振周波数、ＶｌｖはＶＣＯ
入力端子、αは感度、βはオフセットである。また、発
振感度α＝ｆｖＢ／ｖＲＮｏであり、ｔｖａはｖｃｏ発
振周波数範囲、ＶＲＮ（ｌは入力電圧範囲である。ＶＣ
Ｏ回路は負の発振周波数では動作しないので、入力信号
にはオフセット電圧Ｖ、を与えて正の領域のみを使用す
る。　゛ ＶＣＯ回路の動作波形を第２４図に示す。７６０回路の
出力波形は回路描成によって異なるが、入力電圧に比例
して位相の進み速度が速くなり、２π進むごとにパルス
が出力されるのが一般的である。

出力パルスの周期ｔｖは次式で表される。

ｔｖ＝　１／ｆｖ＝　１／ａ　（Ｖ、ｖ＋β）　　　　
　　　（１０）ｖｃｏ　ｇ　　形＾Ｄ亦換器の構成につ
いてＶＣＯ計数形Ａ／Ｄ変換器の構成を第２５図に示す
。

ｖＣＯ計数形＾／Ｄ変Ｉｎ器は、サンプル／ホールド（
Ｓ／Ｉ＋）回路、　ＶＣＯ回路、カウンタ回路で構成さ
れ、信号帯域の２〜４倍の低いサンプリング周波数ｆｓ
でアナログ信号をディジタル信号に変換する従来形の＾
／Ｄ変換器である。入力電圧に比例して発振する７６０
回路の出力パルス数をサンプリング周期ごとに７６０回
路とカウンタ回路をリセットして計数する方式で、入力
電圧に比例したディジタル計数値を得ている。そのため
、サンプリング周期の間、入力電圧を一定に保つための
５７８回路が必要である。この方式で高精度変換を実現
するには極めて高い発振周波数と直線性を兼ね備えた７
６０回路の設計が重要である。

ｖＣＯ計数形Ａ／Ｄ亦換器の伝′式についてＶＣＯ計数
形＾／Ｄ変換器のカウンタ回路出力Ｎｃは次式で求めら
れる。

Ｎｃ＝　（Ｔｓ−ｔｑ）／ｌｖ＝　ａ　（Ｖ１ｖ＋β）
／ｆｓ−Ｖｔｃ　　　（ｔｔ）ただし、Ｔ８はサンプリ
ング周期、ｔｑはカウントされなかった時間誤差、ｔｖ
はＶＣＯ回路発振周期、Ｖ、ｃ＝　ｔｑ／ｌｖで量子化
誤差である。Ｄ／Ｄ変換回路はカウンタ回路出力を必要
なディジタル出力に変換するもので、Ｄｏｕｔ＝にａ　
（Ｎｃ−Ｋｂ）の特性を持っている。　ＶＣＯ計数形八
／へ変換器のディジタル出力Ｄｏｕｔは以下に示すよう
になる。

Ｄｏｕｔ”にａ（αｖｔｖ／ｆｓ−Ｖｑｃ÷αβ／ｌｓ
−にｂ）　　　（１２）Ｋｂ＝αβ／ｆｓとして、ＤＣ
成分を除去すると、Ｄａｕｔ＝　Ｈａ　（ａ　Ｖｌｖ／
ｆｓ−Ｖｔｃ）　　　　　　　　（１３）発振感度α”
　ｆＶ１１／ＶＲＮＧを代入すると、ただし、ｆＶＢは
ＶＣＯ発振周波数範囲、ＶＲＮＧは入力電圧範囲、Ｖｑ
ＣはＶＣＯ量子化雑音である。ｖｑｃはホワイト雑音と
して分布し、次式により入力電圧範囲に対する雑音電圧
比ＮＲは求められる。

信号帯域ｆｆ１Ｗの２倍にｆ３が設定されている場合に
は、全ての量子化雑音が信号帯域に存在するため、上式
でＳ／Ｎ比が決まる。例えば、ｆｓ＝８Ｍ）Ｉｚ。

ｆｖａ＝５１２ＭＩｈではＮＲ＝　１／６４で６　ｂｉ
ｔ相当の分解能で変換が可能であることを示している。

ＶＣＯ計数形Ａ／Ｄ変換器の特性について　。

シミュレーション条件を、サンプリング周波数ｆｓ＝８
Ｍｌ＋、、信号帯域ｆａｗ＝　４ＭＩＩｚ、入力信号周
波数ｆ、ｎ＝　１．０ｙｌｌ□、　ＦＦＴデータ数Ｎ　
＝　１６３８４に設定して特性評価を行った。

ＶＣＯ計数形Ａ／Ｄ変換器のＳ／Ｎ比の入力レベル依存
性を第２６図に示す。ＶＣＯ発振周波数範囲ｆＶｎ　＝
５１２ＭＩＩ２に設定しであるので、６ｂｉｔ相当のリ
ニアなＳ／Ｎ特性が得られている。さらに、高精度化を
図るには、発振周波数範囲の拡大が必要であるが、デバ
イスの速度により制限されてしまう。

［発明が解決しようとする問題点１ 以上説明したように、従来形のΔ−Σ形オーバーサンプ
リング八／へ変換器では、変）＾精度はサンプリング周
波数ｆｓの高さと、量子化雑音を抑圧するアナログ積分
器の利得の大きさにほぼ比例して向上する。

しかし、アナログ積分器に使用するアンプの帯域と利得
はデバイス特性に制限され、アンプ帯域によりサンプリ
ング周波数ｆ、の上限が決まり、アンプ利得により量子
化雑音の抑圧量が決まる。さらに、アンプ特性は高利得
と広帯域化は一般に両立しないので、広帯域信号で高精
度のＡ／Ｄ変換器が得られない欠点があった。

また、ＶＣＯ回路を用いた計数形Ａ／Ｄ変換器でも、Ｖ
ＣＯ回路の発振周波数範囲に比例して変換精度は向上す
るが、高速ＣＭＯＳデバイスを使用しても発振周波数範
囲は５００ＭＨｚ程度で、やはり広帯域信号で゛高精度
のＡ／Ｄ変換器が得られない欠点があった。

よって本発明の目的は、広帯域信号用の高精度Ａ／Ｄ変
換器の小形化、低価格化および低電力化を図るため、以
下の特性を持つオーバーサンプリングＡ／Ｄ変換器を実
現することにある。

（１）　ＬＳＩ上にオンチップ化が容易なデバイスのみ
を使用し、ＬＳＩ化に適していること。

（２）高精度素子が不要で、無調整で高精度変換が得ら
れること。

（３）量子化雑音抑圧効果が高く、比較的低いサンブリ
ジグ周波数で広帯域信号の変換が可能であること。

（４）アナログ回路規模が小さく、耐電源雑音特性・低
電力性に優れていること。

［問題点を解決するための手段］ かかる目的を達成するために、本発明に係るオーバーサ
ンプリングＡ／Ｄ変換器では、アナログ入力信号の電圧
に比例した周波数で発振する電圧制御発振手段と、前記
電圧制御発振手段の発振出力を入力して、サンプリング
周波数ｆｓの１周期間に入力される波数を計数する計数
手段と、前記計数手段の出力を入力し、ｆ８／２以下の
りＩＦ域における一部信号帯域に分布する成分のみを通
過させるディジタルフィルタ手段とを備え、前記ディジ
タルフィルタ手段からディジタル変換出力を得る。

また、本発明に係るオーバーサンプリングＡ／Ｄ変換器
では、アナログ電圧を積分して出力するアナログ積分手
段と、前記アナログ積分手段の出力電圧に比例した周波
数で発振する電圧制御発振手段と、前記電圧制御発振手
段の発振出力を入力して、サンプリング周波数ｆｓの１
周期間に入力される波数を計数する計数手段と、前記計
数手段の出力を入力し、ｆｓ／２以下の帯域における一
部信号帯域に分布する成分のみを通過させるディジタル
フィルタ手段と、前記計数手段の出力に対応したアナロ
グ電圧と、変換すべきアナログ入力電圧との差を前記ア
ナログ積分手段の入力電圧として印加する減算手段とを
備え、前記ディジタルフィルタ手段からディジタル変換
出力を得る。

本発明の好適な実施例では、アナログ信号入力端子に、
アナログ信号電圧に比例した発振周波数で発振するＶＣ
Ｏ（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　０ｓｃｉ
ｌｌａｔｏｒ）回路の入力を接続し、該ＶＣＯ回路の発
振波形出力をカウンタ回路に入力し、該カウンタ回路は
一定周期のサンプリング周波数ｆｓのクロック信号の１
周期間に入力されるＶＣＯ回路の発振波形出力の波数を
計数し、該カウンタ回路出力の計数値に比例したディジ
タル信号をディジタルフィルタに入力し、該ディジタル
フィルタはｆ５／２以下の帯域の一部分の信号帯域に分
布する成分を通過させ、それ以外の帯域の成分を除去し
、該ディジタルフィルタの出力をディジタル出力とする
。

その他の好適な実施例では、アナログ信号入力端子に入
力されたアナログ信号と帰逼用Ｅｌ／Ａ変換回路出力電
圧との差電圧信号をアナログ積分器に入力し、該アナロ
グ積分器出力に、アナログ信号電圧に比例した発振周波
数で発振するＶＣＯ（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌ
ｌｅｄ　０ｓｃｉｌｌａｔｏｒ）回路の入力を接続し、
該ＶＣＯ回路の発振波形出力をカウンタ回路に入力し、
該カウンタ回路は一定周期のサンプリング周波数ｆｔの
クロック信号の１周期間に入力されるＶＣＯ回路の発振
波形出力の波数を計数し、該カウンタ回路出力の計数値
に比例したディジタル信号をディジタルフィルタに入力
するとともに該帰還用Ｄ／Ａ変換回路にも入力し、該デ
ィジタルフィルタはｆｓ／２以下の帯域の一部分の信号
帯域に分布する成分を通過させ、それ以外の帯域の成分
を除去し、該ディジタルフィルタの出力をディジタル出
力とする。

【作　用１ 本発明は、従来のへ′−Σ形オーバーサンプリング＾／
Ｄ変換器において、アンプを用いたアナログ積分器の利
得によフて量子化雑音を抑圧していたものを、７００回
路に積分機能を持たせることにより、７６０回路とカウ
ンタ回路で理想積分器を使用した場合と同様の量子化雑
音抑圧効果を実現したものである。　　＼ すなわち、従来のΔ−Σ形オーバーサンプリング八／へ
変換器では、アナログ積分器のアンプの帯域でサンプリ
ング周波数が、利得で量子化雑音抑圧量が制限され、広
帯域で高精度は得られなかった。しかし、本発明では、
高速で７６０回路を動作させても量子化雑音抑圧効果が
劣化せず、高いサンプリング周波数を精度劣化なしに設
定もきるため、広帯域で高精度が得られる。

また、従来形の７００回路を用いた計数形Ａ／Ｄ変換器
では、全量子化雑音が信号帯域内に含まれるので、７０
０回路の発振周波数範囲ｆＶＢに対する信号帯域ｆＢＷ
の大きさｆａｗ／ｆｖａに比例した量子化雑音レベルだ
けで変換精度が決まる。従って、ｆＶＢを高めることに
よる変換精度の改善効果は、例えば６ｄＢ１０ｃｔ、で
ある。これに対して、本発明では量子化雑音が低域はど
抑圧され、高域に分布する高レベルの帯域外雑音が除去
されるので、ｆＶｌｌを高めることによる変換精度の改
善効果は、例えば９ｄＢ１０Ｃｔ、　（帰還回路なし）
　、　１５ｄＢ１０Ｃｔ、（保還回路あり）と高くなっ
ている。このため、ｆＶ［ｌを高めるほど、本発明と従
来形の変換精度差は大きくなり、本発明の方が変換効率
が高くなる。

［実施例］ 以下、実施例に基づいて本発明の詳細な説明する。

火入型±について 第１図は、本発明を適用したＡ／Ｄ変換器の第１の実施
例を示すブロック図である。アナログ信号入力端子１０
より７６０回路２にアナログ信号へｌｎが加えられ、ア
ナログ信号電圧に比例して７６０回路２は発振する。ｖ
ＣＯ回路出力波形数はカウンタ回路４で計数され、計数
値へのオフセット加算、利得調整をディジタル／ディジ
タル（Ｄ／Ｄ）変換回路６で行い、ディジタルフィルタ
８は帯域外雑音を除去して、ディジタル出力ＡＤ、、ｔ
を得ている。サンプリングクロック（ｆｓ）はカウンタ
回路４およびディジタルフィルタ８に供給されており、
カウンタ回路４はサンプリング周波数ｆｓの周期でｖＣ
Ｏ回路出力のパルス数を計数している。また、７６０回
路２はサンプリングクロックとは独立に連続して発振し
ている。

７６０回路２とカウンタ回路４の機能についてＶＣＯ回
路２は、入力電圧に応じて発振周波数が変化するＶ−Ｆ
変換器である。つまり、７６０回路２の出力パルスの位
相は入力端子に比例して進むものであり、電圧軸上の情
報を時間軸上の位相情報に変換する回路と考えることが
できる。７６０回路２の出力パルスをカウンタ４で計数
し累積した値は入力電圧を積分したものとなり、７６０
回路２とカウンタ回路４によって積分器が実現できる。

また、一定周期間のｖＣＯ回路出力のパルス数をカウン
タ回路４で計数した値は、入力電圧値に比例した値であ
り、７６０回路２とカウンタ回路４で量子化器が実現で
きる。

乙ヱガ：！二」と乙り土上上−５Ｊ’Ｆ状卯−について
高い発振周波数で発振するのに最も適した回路構成とし
て、リングオシレータ形の７６０回路が考えられる。第
３図にインバータによるリングオシレータ形ｖＣＯ回路
を示す。ここでは、電流制御用トランジスタ（Ｍｌｌ−
１５）によりインバータの電流を制御して、遅延時間を
変えることにより発振周波数を制御している。各インバ
ータに電流制御トランジスタを設けることによって、Ｖ
−Ｆ変換特性の直線性範囲が大きくとれる。Ｖｄｄ＝　
５．ＯＶ、　　Ｖｓｓ＝　Ｏ，ＯＶの電源電圧のとき、
１．２ｖ〜２，８ｖの入力に対し、約３５０Ｍ８２〜ｌ
Ｇ１１□の範囲でリニアな発振特性が得られる。このと
き、ｆＶ２１は６５０ＭＨｚである。

ｖｃｏ’回路２とカウンタ回路４の伝゛特性について ・カウンタ回路４はサンプリング周期間のＶＣＯ回路出
力のパルス数を計数する回路である。第４図にカウンタ
回路４の構成と動作波形を示す。７６０回路２で入力電
圧は位相情報に変換されるが、カウンタ回路４はｖＣＯ
の出力パルス立上りあるいは立下りで動作するので、ｖ
ＣＯ出力パルス間の位相情報は切り捨てられて量子化誤
差となる。この量子化誤差はｖＣＯ００回路サンプリン
グ周波数ｆｓでリセットせずに、連続して発振させるこ
とによって位相情報として保持され、次周期にカウント
される。このため、量子化雑音は積分器１個を用いたΔ
−Σ形オーバーサンプリング八１へ変換器と同様に抑圧
される。また、カウンタ回路４の次段に設けたディジタ
ル／ディジタル（Ｄ／Ｄ）変換回路６では、ｖＣＯ回路
の感度α、オフセットβを補正できるような伝達特性を
持っている。適用する回路によってはＤ／Ｄ変換回路６
は省略することができる。カウンタ回路４の計数値Ｎｃ
は、前サンプリング周期に計数されずに残ったｔ、ｚ”
’　とサンプリング周期Ｔ８の和から、現サンプリング
周期に計数されずに残されるし、を差引いた時間が、ｖ
ＣＯ００回路発振周期ｔｖの何倍であるかを表している
。従って、１００回路出力を計数したＮｃは次式で表さ
れる。

ただし、ｆｓはサンプリング周波数、Ｖｑｅ＝ｊ＋／Ｌ
で量子化雑音を表す。また、（９）式より１／ｌ、＝ｆ
ｖ＝α（Ｖ＋ｖ＋β）である。

１００回路出力をカウンタ回路４で計数した結果はＤＣ
オフセットを含んでいるが、信号成分の伝達特性を考え
る上ではＤＣ成分は除去してもよい。そこで、　Ｄ／Ｄ
変換回路６でＯＣオフセットはキャンセルされると仮定
すると、次式のようにＤ／Ｄ変換回路出力Ｄｖは表され
る。

Ｄｖ＝にａ　（Ｎｃ−Ｋｂ） ＝　Ｋａ　（−Ｖｌｖ−（１−Ｚ−’）Ｖｑｃ＋　ｃｘ
β／ｌｓ−にｂ）Ｂ にｂ子αβ／ｌｓとすると Ｄｖ−Ｋａ（Ｎｃ−Ｋｂ）　＝にａ　（Ｖｌｖ−（Ｌ−
Ｚ−’）ＶＱＪ　　（１７）ＶＣＯ６０回路Ｄ／Ｄ変換
回路６の全体利得をＧｖとすると、Ｄｖは次式で求めら
れる。

Ｄｖ＝Ｇｖ（Ｖｌｖ　　　（１−Ｚ−’）Ｖ、ｅ）　　
　　　　　　　　（１８）α α＝　ｆｖａ／Ｖ＊Ｎａを代入すると、次式が得られる
。

ただし、Ｇｖ＝αＫａ／ｆｓである。上式よりｖＣＯ回
路２＋カウンタ回路４の信号伝達サンプリングモデルは
第５図のようになる。本図に示すように、量子化雑音Ｖ
ＱＣは微分特性（ｔ−ｚ−’）の周波数特性で分布し、
低周波では極めて小さなレベルに抑圧されることを示し
ている。この特性は従来のΔ−Σ形＾／Ｄ変換器の伝達
特性を示す（７）式に、アンプ利得が無限大の場合に相
当するＡ＝１を代入したものと等価である。また、ｖＣ
Ｏ発振周波数範囲ｆＶＢが大きいと、量子化雑音は小さ
くできることも上式より明らかである。さらに、ＶＣＯ
６０回路特性によって、ｒｖａが変化宰るのみで量子化
雑音抑圧特性は影舌されない。

第１の一施例によるへ／Ｄ亦換器の特性についてシミュ
レーション条件を、サンプリング周波数ｆＢ＝　２５８
Ｍ１１２．信号帯域ｆａｗ＝　４ＭＩ＋２．入力信号周
波数ｆＩｎ＝　１．０１５６２５ＭＩＩＺ　、　ＦＦ丁
データ数Ｎ　＝　１６３８４に設定して特性評価を行っ
た結果を以下に示す。

本実施例におけるカウンタ回路出力の量子化雑音スペク
トル分布を第６図に示す。量子化雑音レベルは、はぼ２
０ｄ［ｌ／ｄｅｃａｄｅの傾きで低周波はど抑圧される
。これは、微分特性（１−Ｚ−’）の周波数特性と一致
している。

本実施例のＳ／Ｎ比入六入力レベル依存性７図に示す。

従来ノｖＣＯ計数形では、　ｆｖａ＝　５１２ＭＩＩｚ
（’ＩＶＣＯ回路を使用した場合に６ｂｉｔ相当のＳ／
Ｎ特性であったが、同じ特性のｖＣＯ回路で８　ｂｉｔ
相当のＳ／Ｎ特性が得られており、変換効率が約１２ｄ
Ｂ改善されていると言える。

蕊底■ユについて 第２図は、本発明を適用した第２の実施例を示す。アナ
ログ信号入力端子１６と帰還用Ｄ／Ａ変換回路３０の出
力電圧との差電圧をアナログ積分器２０により積分し、
積分電圧がｖＣＯ回路２２に加えられ、積分電圧に比例
してＶＣＯ回路２２は発振する。ＶＣＯ回路出力波形数
はカウンタ回路２４で計数され、計数値へのオフセット
加算、利得調整をディジタル／ディジタル（Ｄ／Ｄ）変
換回路”２６で行い、Ｄ／Ａ変換回路３０で帰還されて
フィードバックループを４Ｉｖｌ成している。また、デ
ィジタルフィルタ２８はＤ／Ｄ変換回路出力の帯域外雑
音を除去して、ディジタル出力ＡＤ、ｕｔを得ている。

サンプリングクロック（ｆ３）はカウンタ回路２４．デ
ィジタルフィルタ２８に供給されており、カウンタ回路
２４はサンプリング周波数ｆｓの周期でＶＣＯ回路出力
のパルス数を計数している。また、　ＶＣＯ回路２２は
サンプリングクロックとは独立に連続して発振している
。

ｖＣＯ回路２２とカウンタ回路２４の機能やＶＣＯ回路
２２とカウンタ回路２４の伝達特性は実施例１で述べた
ものと同様である。

第２の１ｔＭ例によるＡ／Ｄ変−器の伝達式について 第２図に示したＡ／Ｄ変換器を信号伝達サンプリングモ
デルにＵき換えたものを第８図に示す。これより第２の
実施例によるＡ／Ｄ変換器のディジタル出力り。Ｕ、は
次式のようになる。

信号帯域のある低周波域においてはｌｌａ＞＞１なので
、次式のように近似できる。

α”　ｆＶｆｌ／ＶＲＮＧを代入すると、次式が得られ
る。

ただし、Ｈａはアナログ積分器伝達特性＋　ｆＶＩｓは
ＶＣＯ発振周波数範囲＊　ｖＲＮＧはＶＣＯ入力電圧範
囲。

Ｖｑｅは量子化雑音である。ｖｑｅはホワイト雑音とし
て分布するが、Ｈａと微分特性（１−Ｚ−’）によって
低周波はど雑音レベルは大きく抑圧される。この特性は
従来のΔ−Σ形八／へ変換器の伝達特性を示す（８）式
において、１個のアナログ積分器のアンプ利得が無限大
の場合に相当するＡ＝１を代入したものと等価である。

ｖＣＯ回路２２の特性によりｆｖａが変化するのみで量
子化雑音抑圧特性は影晋されない。従って、広帯域化を
図っても高精度変換が可能である。

第２の一施例によるへ／ＤＩ＾器の特性についてシミュ
レーション条件を、サンプリング周波数ｆ３＝２５６Ｍ
Ｈｚ、信号帯域ｆ　ａ　ｗ　＝４　Ｍ　ＩＩ　ｚ　＊入
力信号周波数ｆ＋ｎ＝１．ＯＬ５Ｂ２５Ｍｌｌｚ　、　
ＦＦＴデータ数Ｎ　＝　１６３８４に設定して特性評価
を行った結果を以下に示す。

本実施例におけるカウンタ回路出力の量子化雑音スペク
トル分布を第９図に示す。量子化雑音レベルは、はぼ４
０ｄＢ／ｄｅｃａｄｅの傾きで低周波はど抑圧される。

これは、微分特性（１−Ｚ−１）２の周波数特性と傾斜
が一致している。

本実施例のＳ／Ｎ比入力レベル依存性を第１θ図に示す
、従来のＶＣＯ計数形では、　ｆｖａ　＝　５１２Ｍｌ
１ｚのＶＣＯ回路を使用した場合に６　ｂｉｔ相当のＳ
／Ｎ特性であったが、同じ特性のｖＣＯ回路で９〜１０
ｂｉｔ相当のＳ／Ｎ特性が得られており、変換効率が約
１８〜２４ｄＢ改善されていると言える。

火嵐■ユについて 本発明の第３の実施例を第１１図に示す。本実施例は、
入力部の引算回路と積分器をｎｃ形積分器で構成した例
である。ＲＣ積分器ではアンプ７２の仮想接地点を利用
して入力信号の加算が可能であるので、入力抵抗Ｒ，，
Ｒ２を２個用意して、入力電圧と帰１０／八変換回路出
力電圧を加算している。この時に、積分器で極性が反転
されるので、入力も極性が反転する。極性を戻すには、
ディジタルフィルタ８０の部分で極性を反転すればよい
。

夫凰班五について 本発明の第４の実施例を第１２図に示す。本実施例は、
入力部の引算回路と積分器をスイッチト・キャパシタ形
積分器で構成した例である。スイッチト・キャパシタ積
分器でも同様にアンプ８４の仮想接地点を利用して入力
信号の加算が可能であるので、入力回路を２個用意して
、入力電圧と帰還Ｄ／＾変換回路出力電圧を加算してい
る。

［発明の効果］ 本発明を実施することにより、以下に述べる効果を得る
ことができる。

（り本発明オーバーサンプリングＡ／Ｄ変換器は、アン
プ特性で制限されるアナログ積分器利得で量子化雑音抑
圧を行う従来形のオーバーサンプリングＡ／Ｄ変換器よ
り、ｖＣＯ回路による広帯域で高利得の雑音抑圧が可能
なため、広帯域で高ｔｈ度の変換が実現できる。

（２）従来形のＶＣＯ回路を用いた計数形Ａ／Ｄ変換器
より変換効率が高いため、同じｖＣＯ回路を用いても高
精度の変換が実現できる。

（３）本発明では、ｖＣＯ回路以外は全てディジタル回
路であり、また、ｖＣＯ回路もディジタル回路と同様に
トランジスタのみで容易に実現できるので、汎用のＬＳ
Ｉプロセスで容易に１チツプＬＳＩ化が可能である。そ
のため、ＬＳＩ化による小型化。

経済化が図れる。

（４）アナログ回路規模が小さいので、耐電源雑音特性
、低電力性に優れている。

（５）高精度素子が不要であり、無調整で高精度変換が
得られるので、トリミングなどに要する製造コストが削
減できる。

最後に、応用分野における有効性について述べる。

ビデオ信号などの広帯域信号用のオーバーサンプリング
Ａ／Ｄ変換器はサンプリング周波数が極めて高くなるた
めに従来では実現が難しかった。そのため、フラッシュ
方式によるＡ／Ｄ変換器ＬＳＩが高速Ａ／Ｄ変換器の主
流となっている。しかし、本発明によるオーバーサンプ
リングＡ／Ｄ変換器はアナログ回路規模が小さく、ディ
ジタルフィルタなどとの適合性に優れており、微細プロ
セスを使ってＬＳＩ化することにより高速Ａ／Ｄ変換器
の小型化、経済化に大きな効果がある。

ビデオ信号処理には、８　ｂｉｔ精度以上が要求される
が、従来形のものでは６　ｂｉｔ程度の精度が限界であ
った。これに対して、本発明オーバーサンプリング八／
［＋変換器では、８ｂｉｔ相当以上の高精度がビデオ信
号帯域で得られるようになった。このため、従来のフラ
ッシュ方式Ａ／Ｄ変換器等では必要であった高精度アナ
ログフィルタや、高精度サンプル／ホールド（Ｓ／）Ｉ
）回路が不要になり、更に小型化、経済化が可能である
。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す図、第２図は本発
明の第２の実施例を示す図、第３図はＣＭＯＳインバー
タリングオシレータ形ｖＣＯ回路の例を示す図、 第４図はカウンタ回路の構成と動作波形を示す図、 第５図はｖＣＯ回路十カウンタ回路＋Ｄ／Ｄ変換回路の
信号伝達モデルを示す図、 第６図は実施例１のカウンタ回路出力の量子化雑音スペ
クトル分布を示す図、 第７図は実施例１によるＡ／Ｄ変換器のＳ／Ｎ特性を示
す図、 第８図は実施例２によるＡ／Ｄ変換器の信号伝達モデル
を示す図、 第９図は実施例２によるＡ／Ｄ変換器の量子化雑音スペ
クトル分布を示す図、 第１θ図は実施例２によるＡ／Ｄ変換器のＳ／Ｎ特性を
示す図、 第１１図は本発明Ａ／Ｄ変換器の実施例３を示す図、第
１２図は本発明Ａ／Ｄ変換器の実施例４を示す図、第１
３図はオーバーサンプリングＡ／Ｄ変換器の基本構成を
示す図、 第１４図はオーバーサンプリングＡ／Ｄ変換器に使われ
る量子化器回路と信号伝達モデルを示す図、第１５図は
オーバーサンプリングＡ／Ｄ変換器に使われる積分器回
路と周波数特性を示す図、第１６図は従来形のΔ−Σ形
オーバーサンプリングΔ／Ｄ変換器の構成を示す図、 第１７図は従来形のΔ−Σ形オーバーサンプリングＡ／
［）変換器の伝達特性モデルを示す図、第１８図は従来
形の２重積分Δ−Σ形オーバーサンプリングＡ／Ｄ変換
器の構成を示す図、第１９図は従来形の２重積分Δ−Σ
形オーバーサンプリングＡ／Ｄ変換器の伝達特性モデル
を示す図、第２０図は従来形のΔ−Σ形オーバーサンプ
リングＡ／Ｄ変換器の量子化雑音抑圧特性を示す図、第
２１図は従来形の２重積分Δ−Σ形オーバーサンプリン
グ八／Ｄ変換器の量子化雑音抑圧特性を示す図、 第２２図は従来形のΔ−Σ形オーバーサンプリング八／
へ変換器のＳ／Ｎ特性を示す図、 第２３図は従来形の２重積分Δ−Σ形オーバーサンプリ
ングＡ／Ｄ変換器のＳ／Ｎ特性を示す図、第２４図はＶ
ＣＯ回路の機能を示す図、第２５図は従来形のＶＣＯ計
数形Ａ／Ｄ変換器の構成と動作を示す図、 第２６図は従来形のＶＣＯ計数形Ａ／Ｄ変換器のＳ／Ｎ
特性を示す図である。 ２・・・ＶＣＯ（電圧制御形光振器）回路、４・・・カ
ウンタ、 ６・・・Ｄ／Ｄ　（ディジタル／ディジタル）変換回路
、８・・・ディジタル・フィルタ、 １８・・・減算器、 ２０・・・アナログ積分器、 ２２・・・ｖＣＯｌ ２４・・・カウンタ回路、 ２６・・・Ｄ／Ｄ変換回路、 ２８・・・ディジタル・フィルタ。 特許出願人　　　日本電信電話株式会社代　理　人　　
　弁理士　谷　　義　−Ｍｌ〜５　　：　　ＰＭＯＳ Ｍ６〜１５　：　　ＮＭＯ５ ＣＭＯＳインバータリングオシレタ影ＶＣＯ回娘ホＴ図
ＶＣ○÷方ウンタつＤ／Ｄ変圭史ｆ）仲ぞ伐しモヂノに
水す図文化イ列１　ｆ）カウンタ回ＩＲト出力ｌすを壬
イＬ雑音スヘ゛クトラバをホ丁図 第６図 欠プを、４列　１　ｆ）Ｓ／Ｎ−ペカレ’（＋し依存ヰ
主を示す図ｖｃｏ十カウンタ＋Ｄ／Ｄ変、♂廼目語奎光
明Ａ／Ｄｒ卆ａ痒のイ盲号伝克モうしく吹さ乞例２）を
示す区第８図 量壬化剥し管スΔクトラハ（亥デ芭例２）を爪す図第９
図 綺朗Ａ／Ｄ１２−１卸Ｓ／Ｎ碕柱（梵臣例２）をが市口
笛１０図 （０）童手化昏の詑？　　　　　　　Ｃｂ）ｘｂ＋ｔｉ
壬化器（ｃ化層　ｎｂｉｔ量乎化勝 Ｑ −ｔ）化務ｆ）回シトンイ云碑しヒデルを示１１囚第１
４図 （ａ）＃ｊｒｌｈ）記号　　　　　　　（ｂ）Ｈ７４ｆ
ｉ’ｉｐのｆＲ（ｃ）ＲＣ千饋介務 （ｄ）スイッ干トキイバシター箋矛ｉ吻４）、８４ｔｆ
）才霞分登と用液軟馴ｎ生を示す呂△−】示Ａ／Ｄ変家
務の楕べを示す兄 弟１６図 △−二二］杉Ａ／Ｄ２〔Ｒ６４９４１丈８室−４（ｔ〕
［七“う゛ルをカスす口笛１７図 第１８図 ２重積分Δ−］形Ａ／Ｄ亥］交朴のイ奮迷斗子、）支モ
ア７しを示す間第１９図 量尋化雑昔郭ア足オ子ノド支（１）を不す区第２０図 λガＬＥＶＥＬ（ＤＢ） １重積ゴ△−Σ形Ａ／Ｄ変鋏晋のＳ／Ｎ￥＋柱を示す口
笛２２図 ２１千１伊Δ−Σ形Ａ／Ｄ変士１腎のｓ／Ｎ挙計オｔを
＄ｆ図第２３図

Claims (1)

1. 【特許請求の範囲】 １）アナログ入力信号の電圧に比例した周波数で発振す
   る電圧制御発振手段と、 前記電圧制御発振手段の発振出力を入力して、サンプリ
   ング周波数ｆ＿ｓの１周期間に入力される波数を計数す
   る計数手段と、 前記計数手段の出力を入力し、ｆ＿ｓ／２以下の帯域に
   おける一部信号帯域に分布する成分のみを通過させるデ
   ィジタルフィルタ手段と を備え、前記ディジタルフィルタ手段からディジタル変
   換出力を得るようにしたことを特徴とするオーバーサン
   プリングＡ／Ｄ変換器。 ２）アナログ電圧を積分して出力するアナログ積分手段
   と、 前記アナログ積分手段の出力電圧に比例した周波数で発
   振する電圧制御発振手段と、 前記電圧制御発振手段の発振出力を入力して、サンプリ
   ング周波数ｆ＿ｓの１周期間に入力される波数を計数す
   る計数手段と、 前記計数手段の出力を入力し、ｆ＿ｓ／２以下の帯〜域
   における一部信号帯域に分布する成分のみを通過させる
   ディジタルフィルタ手段と、 前記計数手段の出力に対応したアナログ電圧と、変換す
   べきアナログ入力電圧との差を前記アナログ積分手段の
   入力電圧として印加する減算手段と を備え、前記ディジタルフィルタ手段からディジタル変
   換出力を得るようにしたことを特徴とするオーバーサン
   プリングＡ／Ｄ変換器。