JPH05160653A - 自動利得制御装置 - Google Patents
自動利得制御装置Info
- Publication number
- JPH05160653A JPH05160653A JP3350350A JP35035091A JPH05160653A JP H05160653 A JPH05160653 A JP H05160653A JP 3350350 A JP3350350 A JP 3350350A JP 35035091 A JP35035091 A JP 35035091A JP H05160653 A JPH05160653 A JP H05160653A
- Authority
- JP
- Japan
- Prior art keywords
- value
- error
- input
- dsp
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 11
- 238000009825 accumulation Methods 0.000 description 6
- 230000035508 accumulation Effects 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B11/00—Automatic controllers
- G05B11/01—Automatic controllers electric
- G05B11/36—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential
- G05B11/42—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential for obtaining a characteristic which is both proportional and time-dependent, e.g. P. I., P. I. D.
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
- G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
- G05B13/0205—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric not using a model or a simulator of the controlled system
- G05B13/024—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric not using a model or a simulator of the controlled system in which a parameter or coefficient is automatically adjusted to optimise the performance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Evolutionary Computation (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 入力ゲイン調整をＤＳＰプログラムで行うこ
とにより、調整用のハードウエアを要せず、またパラメ
ータの変更が容易であり、さらには目標とするエネルギ
値において安定し、且つ全体変動に対し素早く追従する
ことができ、しかも処理時間の短い自動利得制御を可能
とする。 【構成】 入力信号にＡＧＣ乗算係数をかける乗算手段
と、このＡＧＣ乗算係数を乗じられた出力信号の積分値
から目標値を減算して誤差を算出する加算手段と、この
誤差を基に所定の多項式で補正値を算出する演算手段
と、この補正値から前記ＡＧＣ乗算係数を作成する累算
手段とを備え、これらの各手段をデジタル信号処理器の
プログラムで構成する。
とにより、調整用のハードウエアを要せず、またパラメ
ータの変更が容易であり、さらには目標とするエネルギ
値において安定し、且つ全体変動に対し素早く追従する
ことができ、しかも処理時間の短い自動利得制御を可能
とする。 【構成】 入力信号にＡＧＣ乗算係数をかける乗算手段
と、このＡＧＣ乗算係数を乗じられた出力信号の積分値
から目標値を減算して誤差を算出する加算手段と、この
誤差を基に所定の多項式で補正値を算出する演算手段
と、この補正値から前記ＡＧＣ乗算係数を作成する累算
手段とを備え、これらの各手段をデジタル信号処理器の
プログラムで構成する。
Description
【０００１】
【産業上の利用分野】この発明は、デジタル信号処理器
（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏ
ｒ：ＤＳＰ）を用いて入力ゲイン調整を行う自動利得制
御装置に関する。
（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏ
ｒ：ＤＳＰ）を用いて入力ゲイン調整を行う自動利得制
御装置に関する。
【０００２】
【従来の技術】入力信号のレベルが変動しても出力信号
のレベルを一定に保つ自動利得制御（Ａｕｔｏｍａｔｉ
ｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ：ＡＧＣ）は、オーディ
オ装置等の分野で活用される。この種のＡＧＣ装置は、
入力信号レベルと目標値との誤差を検出し、その誤差を
縮小する方向にボリュームの減衰量又は可変利得増幅器
のゲインを変化させて出力信号のレベルを目標値に保と
うとするフィードバック系を用いる。
のレベルを一定に保つ自動利得制御（Ａｕｔｏｍａｔｉ
ｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ：ＡＧＣ）は、オーディ
オ装置等の分野で活用される。この種のＡＧＣ装置は、
入力信号レベルと目標値との誤差を検出し、その誤差を
縮小する方向にボリュームの減衰量又は可変利得増幅器
のゲインを変化させて出力信号のレベルを目標値に保と
うとするフィードバック系を用いる。
【０００３】図１０は従来のＡＧＣ装置の一例を示すブ
ロック図である。この図において、１はアナログ回路形
式のボリュームであり、ここにアナログ信号を入力する
とそのレベル変動を抑えた一定レベルの出力が得られ
る。即ち、ボリューム１の出力はフィードバックループ
を構成する整流器２にその一部が入力し、ここで全波整
流されることで電圧からエネルギに形態変換される。こ
の整流器２以降の回路をデジタル構成とする場合は、整
流器２の前段にＡ／Ｄ変換器を設け、ここでデジタル化
された信号を整流器２に入力する。この場合、整流器２
は入力デジタル信号の極性を判定し、負符号の信号は反
転して出力する（正符号の信号はそのまま出力する）。
ロック図である。この図において、１はアナログ回路形
式のボリュームであり、ここにアナログ信号を入力する
とそのレベル変動を抑えた一定レベルの出力が得られ
る。即ち、ボリューム１の出力はフィードバックループ
を構成する整流器２にその一部が入力し、ここで全波整
流されることで電圧からエネルギに形態変換される。こ
の整流器２以降の回路をデジタル構成とする場合は、整
流器２の前段にＡ／Ｄ変換器を設け、ここでデジタル化
された信号を整流器２に入力する。この場合、整流器２
は入力デジタル信号の極性を判定し、負符号の信号は反
転して出力する（正符号の信号はそのまま出力する）。
【０００４】整流器２の出力は２種類のカウンタ３Ａ，
３Ｂで計数される。これらのカウンタ３Ａ，３Ｂは常に
目標とする一定値（目標エネルギ）を減算しながら入力
値（入力エネルギ）を計数し、その減算値を所定累算タ
イミングで所定期間累算する積分器として動作する。こ
の場合、カウンタ３Ａ，３Ｂの累算期間が同じであり、
且つカウンタ３Ａの累算タイミングがカウンタ３Ｂより
長く設定されているものとすると、累算回数の少ないカ
ウンタ３Ａは、同期間により多くの累算回数を有するカ
ウンタ３Ｂに比べてより大きな誤差の検出に利用され
る。
３Ｂで計数される。これらのカウンタ３Ａ，３Ｂは常に
目標とする一定値（目標エネルギ）を減算しながら入力
値（入力エネルギ）を計数し、その減算値を所定累算タ
イミングで所定期間累算する積分器として動作する。こ
の場合、カウンタ３Ａ，３Ｂの累算期間が同じであり、
且つカウンタ３Ａの累算タイミングがカウンタ３Ｂより
長く設定されているものとすると、累算回数の少ないカ
ウンタ３Ａは、同期間により多くの累算回数を有するカ
ウンタ３Ｂに比べてより大きな誤差の検出に利用され
る。
【０００５】図１１はこの特性を示している。即ち、カ
ウンタ３Ｂが判定する誤差は小さい領域Ｃ３に限られ、
この場合図示の例では補正量０を適用する。これに対
し、カウンタ３Ａが判定する誤差はこれより大きな領域
Ｃ２，Ｃ４に及び、この場合補正量は次第に大きくな
る。４Ａ，４Ｂはこれらのカウンタ３Ａ，３Ｂの計数値
が図１１の５つの領域Ｃ１〜Ｃ５のいずれにあるかを判
定する領域比較器である。また、５はこれら領域比較器
４Ａ，４Ｂの判定結果に応じて補正量０を含む５つの補
正係数を選択出力する補正係数セレクタである。この補
正係数は累算器６に反転入力し、ボリューム１の減衰量
制御に利用される。
ウンタ３Ｂが判定する誤差は小さい領域Ｃ３に限られ、
この場合図示の例では補正量０を適用する。これに対
し、カウンタ３Ａが判定する誤差はこれより大きな領域
Ｃ２，Ｃ４に及び、この場合補正量は次第に大きくな
る。４Ａ，４Ｂはこれらのカウンタ３Ａ，３Ｂの計数値
が図１１の５つの領域Ｃ１〜Ｃ５のいずれにあるかを判
定する領域比較器である。また、５はこれら領域比較器
４Ａ，４Ｂの判定結果に応じて補正量０を含む５つの補
正係数を選択出力する補正係数セレクタである。この補
正係数は累算器６に反転入力し、ボリューム１の減衰量
制御に利用される。
【０００６】
【発明が解決しようとする課題】上述した従来のＡＧＣ
装置には次のような欠点がある。 （１）目標とするエネルギ値で入力信号を受けようとす
ると、全体レベル変動に追従する速度が低下する。
（２）全体レベル変動に対し速く追従しようとすると、
目標とするエネルギ値近傍で入力ボリューム値が振動す
る。 （３）目標とするエネルギ値と入力信号との誤差によっ
て追従係数を可変しようとすると、変化点の検出やパラ
メータの調整に対し、多くのハードウエアを必要とす
る。 （４）ハードロジック的な回路構成であるため、パラメ
ータの変更が難しい。 （５）装置構成上、多くのハードウエアを必要とする。
装置には次のような欠点がある。 （１）目標とするエネルギ値で入力信号を受けようとす
ると、全体レベル変動に追従する速度が低下する。
（２）全体レベル変動に対し速く追従しようとすると、
目標とするエネルギ値近傍で入力ボリューム値が振動す
る。 （３）目標とするエネルギ値と入力信号との誤差によっ
て追従係数を可変しようとすると、変化点の検出やパラ
メータの調整に対し、多くのハードウエアを必要とす
る。 （４）ハードロジック的な回路構成であるため、パラメ
ータの変更が難しい。 （５）装置構成上、多くのハードウエアを必要とする。
【０００７】この発明は、入力ゲイン調整をＤＳＰプロ
グラムで行うことにより、調整用のハードウエアを要せ
ず、またパラメータの変更が容易であり、さらには目標
とするエネルギ値において安定し、且つ全体変動に対し
素早く追従することができ、しかも処理時間の短い自動
利得制御装置を提供することを目的としている。
グラムで行うことにより、調整用のハードウエアを要せ
ず、またパラメータの変更が容易であり、さらには目標
とするエネルギ値において安定し、且つ全体変動に対し
素早く追従することができ、しかも処理時間の短い自動
利得制御装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するため
本発明では、入力信号にＡＧＣ乗算係数をかける乗算手
段と、このＡＧＣ乗算係数を乗じられた出力信号の積分
値から目標値を減算して誤差を算出する加算手段と、こ
の誤差を基に所定の多項式で補正値を算出する演算手段
と、この補正値から前記ＡＧＣ乗算係数を作成する累算
手段とを備え、これらの各手段をデジタル信号処理器の
プログラムで構成してなることを特徴としている。
本発明では、入力信号にＡＧＣ乗算係数をかける乗算手
段と、このＡＧＣ乗算係数を乗じられた出力信号の積分
値から目標値を減算して誤差を算出する加算手段と、こ
の誤差を基に所定の多項式で補正値を算出する演算手段
と、この補正値から前記ＡＧＣ乗算係数を作成する累算
手段とを備え、これらの各手段をデジタル信号処理器の
プログラムで構成してなることを特徴としている。
【０００９】
【作用】この発明では、ＡＧＣの入力ゲイン調整をＤＳ
Ｐプログラムで行うようにしてある。周知のようにＤＳ
Ｐは、データメモリ、乗算器、加算器、アキュウムレー
タ、セレクタ等を内蔵し、外部から取り込んだ入力デー
タとデータメモリ内のデータとの演算を加算器と乗算器
で平行して実行するため高速処理が可能である。このた
め、入力信号と目標値との誤差を補正する特性曲線を理
想特性に近づける場合でも、装置全体のハードウエア量
が増加せず、しかも処理速度も高速である。従来のハー
ドウエア構成では、膨大なハード量を伴ったとしても理
想補正特性を実現することは難しい。また、このように
してもパラメータを変更するためにはハード構成の変更
が必要である。これに対し、この発明によれば、パラメ
ータの変更も容易であり、また調整用のハードウエアも
要しない。
Ｐプログラムで行うようにしてある。周知のようにＤＳ
Ｐは、データメモリ、乗算器、加算器、アキュウムレー
タ、セレクタ等を内蔵し、外部から取り込んだ入力デー
タとデータメモリ内のデータとの演算を加算器と乗算器
で平行して実行するため高速処理が可能である。このた
め、入力信号と目標値との誤差を補正する特性曲線を理
想特性に近づける場合でも、装置全体のハードウエア量
が増加せず、しかも処理速度も高速である。従来のハー
ドウエア構成では、膨大なハード量を伴ったとしても理
想補正特性を実現することは難しい。また、このように
してもパラメータを変更するためにはハード構成の変更
が必要である。これに対し、この発明によれば、パラメ
ータの変更も容易であり、また調整用のハードウエアも
要しない。
【００１０】
【実施例】以下、図面を参照してこの発明を具体的に説
明する。図１はこの発明の原理図で、１０は入力信号を
デジタル値に変換するＡ／Ｄ変換器、２０は自動利得制
御を行うＤＳＰである。Ａ／Ｄ変換器１０は入力がデジ
タル信号の場合には不要であり、また出力をアナログ信
号とする場合には出力段にＤ／Ａ変換器を配置する。Ｄ
ＳＰ２０は、入力ボリュームに相当する乗算器２１、そ
の出力（電圧）を２乗してエネルギに変換する乗算器２
２、この入力エネルギから目標とするエネルギ２４を減
算しながら積分器２５の出力を加算して誤差Ｘを求める
加算器２３、この加算器２３の出力を累算する積分器２
５、上記誤差Ｘの補正に適した補正値Ｙを算出する演算
器２６、この補正値Ｙを乗算器２１のゲイン調整係数ｈ
に変換する累算器２７を有する。
明する。図１はこの発明の原理図で、１０は入力信号を
デジタル値に変換するＡ／Ｄ変換器、２０は自動利得制
御を行うＤＳＰである。Ａ／Ｄ変換器１０は入力がデジ
タル信号の場合には不要であり、また出力をアナログ信
号とする場合には出力段にＤ／Ａ変換器を配置する。Ｄ
ＳＰ２０は、入力ボリュームに相当する乗算器２１、そ
の出力（電圧）を２乗してエネルギに変換する乗算器２
２、この入力エネルギから目標とするエネルギ２４を減
算しながら積分器２５の出力を加算して誤差Ｘを求める
加算器２３、この加算器２３の出力を累算する積分器２
５、上記誤差Ｘの補正に適した補正値Ｙを算出する演算
器２６、この補正値Ｙを乗算器２１のゲイン調整係数ｈ
に変換する累算器２７を有する。
【００１１】ＡＧＣ特性としては、目標値近傍ではフィ
ードバック量が小さく、目標値から離れるに従いフィー
ドバック量が増大することが理想的である。図１１に示
した従来の特性は、これを近似的に実現したものである
が、ハード量の関係からその特性は滑らかではない。こ
れに対し、この発明では、図２に示すような理想曲線を
演算によって容易に実現することができる。例えば、上
述した補正量Ｙを誤差Ｘから次の多項式で算出する。
ードバック量が小さく、目標値から離れるに従いフィー
ドバック量が増大することが理想的である。図１１に示
した従来の特性は、これを近似的に実現したものである
が、ハード量の関係からその特性は滑らかではない。こ
れに対し、この発明では、図２に示すような理想曲線を
演算によって容易に実現することができる。例えば、上
述した補正量Ｙを誤差Ｘから次の多項式で算出する。
【００１２】
【数１】Ｙ＝ａ0＋ａ1Ｘ＋ａ2Ｘ2＋…＋ａnＸn ここで、ａ0，ａ1，ａ2，…，ａnは係数である。
【００１３】上記多項式は乗算と加算だけであり、ＤＳ
Ｐ内部では乗算と加算が平行して行われるため高速処理
が可能である。図３はこの発明の原理構成をより簡略的
に示したものである。即ち、ボリューム代わりの乗算器
２１から生じるＡＧＣ後出力２８をバッファ２５で累算
し、ここで目標値２４を減算して誤差２３を求める。演
算器２６はこの誤差を基に上記多項式の補正値演算を行
い、乗算器２１のゲイン調整に必要な補正係数２７を算
出する。
Ｐ内部では乗算と加算が平行して行われるため高速処理
が可能である。図３はこの発明の原理構成をより簡略的
に示したものである。即ち、ボリューム代わりの乗算器
２１から生じるＡＧＣ後出力２８をバッファ２５で累算
し、ここで目標値２４を減算して誤差２３を求める。演
算器２６はこの誤差を基に上記多項式の補正値演算を行
い、乗算器２１のゲイン調整に必要な補正係数２７を算
出する。
【００１４】図４はＤＳＰの具体的なハード構成であ
る。図中、３１はＤＳＰ内部バスで、ここに例えばサン
プリング周波数３８ｋＨｚのＡ／Ｄ変換器１０でＡ／Ｄ
変換したデジタル信号を入力する。３２は内蔵データメ
モリで、ここには上記デジタル信号や内部的に処理され
たデータが保存される。３３は前述した入力ボリューム
用の乗算、電圧・エネルギ変換用の乗算、補正値演算用
の乗算等を行う乗算器、３４は誤差演算や補正値演算の
加算に使用される加算器（ＡＬＵ）、３５は加算結果を
累積するアキュウムレータ、３６はメモリ３２の出力レ
ジスタ、３７はバス３１からのデータを保持するレジス
タ、３８，３９は乗算器３３の入力セレクタ、４０，４
１はＡＬＵの入力セレクタである。
る。図中、３１はＤＳＰ内部バスで、ここに例えばサン
プリング周波数３８ｋＨｚのＡ／Ｄ変換器１０でＡ／Ｄ
変換したデジタル信号を入力する。３２は内蔵データメ
モリで、ここには上記デジタル信号や内部的に処理され
たデータが保存される。３３は前述した入力ボリューム
用の乗算、電圧・エネルギ変換用の乗算、補正値演算用
の乗算等を行う乗算器、３４は誤差演算や補正値演算の
加算に使用される加算器（ＡＬＵ）、３５は加算結果を
累積するアキュウムレータ、３６はメモリ３２の出力レ
ジスタ、３７はバス３１からのデータを保持するレジス
タ、３８，３９は乗算器３３の入力セレクタ、４０，４
１はＡＬＵの入力セレクタである。
【００１５】図５は図１の乗算器２１をＤＳＰプログラ
ムで実現する場合の信号の流れを示している。即ち、Ａ
／Ｄ変換器１０から入力する今回のデータを内部バス３
１、セレクタ３９を通して乗算器３３に導く一方、デー
タメモリ３２から前回ＡＧＣ計算により算出された値
（補正係数ｈ）を読み出し、これをレジスタ３６、セレ
クタ３８を通して乗算器３３に導く。従って、この場合
の乗算器３３の出力はゲイン調整後の出力となる。これ
をセレクタ４０、ＡＬＵ３４を通してアキュウムレータ
３５に入力する。
ムで実現する場合の信号の流れを示している。即ち、Ａ
／Ｄ変換器１０から入力する今回のデータを内部バス３
１、セレクタ３９を通して乗算器３３に導く一方、デー
タメモリ３２から前回ＡＧＣ計算により算出された値
（補正係数ｈ）を読み出し、これをレジスタ３６、セレ
クタ３８を通して乗算器３３に導く。従って、この場合
の乗算器３３の出力はゲイン調整後の出力となる。これ
をセレクタ４０、ＡＬＵ３４を通してアキュウムレータ
３５に入力する。
【００１６】図６は図１の乗算器２２による２乗演算を
ＤＳＰプログラムで実現する場合の信号の流れを示して
いる。即ち、アキュウムレータ３５に保存されているＡ
ＧＣ調整後の値をセレクタ３８，３９で同時に乗算器３
３に入力することで２乗し、その結果をセレクタ４０、
ＡＬＵ３４、アキュウムレータ３５、バス３１を通して
メモリ３２へ出力用にセイブする。
ＤＳＰプログラムで実現する場合の信号の流れを示して
いる。即ち、アキュウムレータ３５に保存されているＡ
ＧＣ調整後の値をセレクタ３８，３９で同時に乗算器３
３に入力することで２乗し、その結果をセレクタ４０、
ＡＬＵ３４、アキュウムレータ３５、バス３１を通して
メモリ３２へ出力用にセイブする。
【００１７】図７は図１の加算器２３による積分値の加
算、目標値２４の減算、積分器２５による積分値の更新
を、ＤＳＰプログラムで実現する場合の信号の流れを示
している。即ち、積分値の加算は、アキュウムレータ３
５の出力をセレクタ４１でＡＬＵ３４に入力する一方、
メモリ３２にセイブされている値をレジスタ３６、セレ
クタ４０を通してＡＬＵ３４に入力することで実現でき
る。このとき、目標値の減算も同時に行われる。積分値
の更新はアキュウムレータ３５に循環する形で行われ
る。
算、目標値２４の減算、積分器２５による積分値の更新
を、ＤＳＰプログラムで実現する場合の信号の流れを示
している。即ち、積分値の加算は、アキュウムレータ３
５の出力をセレクタ４１でＡＬＵ３４に入力する一方、
メモリ３２にセイブされている値をレジスタ３６、セレ
クタ４０を通してＡＬＵ３４に入力することで実現でき
る。このとき、目標値の減算も同時に行われる。積分値
の更新はアキュウムレータ３５に循環する形で行われ
る。
【００１８】図８は図１の演算器２６による多項式の演
算をＤＳＰプログラムで実現する場合の信号の流れを示
している。即ち、メモリ３２から読みだした値（誤差
Ｘ）をレジスタ３６、セレクタ３９を通して乗算器３３
に入力し、このとき乗算器３３の出力を入力に帰還して
乗算する。この乗算器３３の出力は入力に帰還されると
同時にセレクタ４０を通してＡＬＵ３４に入力し、ここ
でアキュウムレータ３５の出力をセレクタ４１でＡＬＵ
３４に入力して加算する。この加算結果が補正値Ｙとな
るが、乗算器３３の乗算を例えば２０ステップ行うこと
で、図２のような理想特性に近い補正特性が得られる。
算をＤＳＰプログラムで実現する場合の信号の流れを示
している。即ち、メモリ３２から読みだした値（誤差
Ｘ）をレジスタ３６、セレクタ３９を通して乗算器３３
に入力し、このとき乗算器３３の出力を入力に帰還して
乗算する。この乗算器３３の出力は入力に帰還されると
同時にセレクタ４０を通してＡＬＵ３４に入力し、ここ
でアキュウムレータ３５の出力をセレクタ４１でＡＬＵ
３４に入力して加算する。この加算結果が補正値Ｙとな
るが、乗算器３３の乗算を例えば２０ステップ行うこと
で、図２のような理想特性に近い補正特性が得られる。
【００１９】図９は図１の累算器２７によるＡＧＣ乗算
係数ｈの演算をＤＳＰプログラムで実現する場合の信号
の流れを示している。即ち、アキュウムレータ３５の出
力（ＡＧＣ乗算係数ｈ）をセレクタ４１を通してＡＬＵ
３４に入力すると共にメモリ３２に入力し、一方でメモ
リ３２から読みだした値（補正値Ｙ）をレジスタ３６、
セレクタ４０を通してＡＬＵ３４に入力して加算（減
算）する。この動作を繰り返すことでＡＧＣ乗算係数ｈ
を更新する。
係数ｈの演算をＤＳＰプログラムで実現する場合の信号
の流れを示している。即ち、アキュウムレータ３５の出
力（ＡＧＣ乗算係数ｈ）をセレクタ４１を通してＡＬＵ
３４に入力すると共にメモリ３２に入力し、一方でメモ
リ３２から読みだした値（補正値Ｙ）をレジスタ３６、
セレクタ４０を通してＡＬＵ３４に入力して加算（減
算）する。この動作を繰り返すことでＡＧＣ乗算係数ｈ
を更新する。
【００２０】上述した各処理はＤＳＰの同じ内部構成を
利用したプログラムで繰り返し実行され、入力信号のレ
ベル変動を抑えた目標レベルの出力信号を作成する。こ
の出力信号はデジタルであるため、アナログ信号にする
場合はＤ／Ａ変換をする。
利用したプログラムで繰り返し実行され、入力信号のレ
ベル変動を抑えた目標レベルの出力信号を作成する。こ
の出力信号はデジタルであるため、アナログ信号にする
場合はＤ／Ａ変換をする。
【００２１】
【発明の効果】以上述べたようにこの発明によれば、入
力ゲイン調整をＤＳＰプログラムで行うようにしたの
で、調整用のハードウエアを要せず、またパラメータの
変更が容易である。さらには目標とするエネルギ値にお
いて安定し、且つ全体変動に対し素早く追従することが
でき、しかも短い処理時間で済む利点がある。
力ゲイン調整をＤＳＰプログラムで行うようにしたの
で、調整用のハードウエアを要せず、またパラメータの
変更が容易である。さらには目標とするエネルギ値にお
いて安定し、且つ全体変動に対し素早く追従することが
でき、しかも短い処理時間で済む利点がある。
【図１】 この発明の原理図である。
【図２】 この発明の誤差補正特性図である。
【図３】 この発明の他の原理図である。
【図４】 この発明の実施例を示すＤＳＰ内部構成図で
ある。
ある。
【図５】 ＤＳＰによるＡＧＣ乗算処理の動作説明図で
ある。
ある。
【図６】 ＤＳＰによる２乗処理の動作説明図である。
【図７】 ＤＳＰによる目標値減算、積分値加算、積分
値更新の動作説明図である。
値更新の動作説明図である。
【図８】 ＤＳＰによる多項式演算処理の動作説明図で
ある。
ある。
【図９】 ＤＳＰによるＡＧＣ乗算係数更新処理の動作
説明図である。
説明図である。
【図１０】 従来のＡＧＣ装置の構成図である。
【図１１】 従来の誤差補正特性図である。
１０…Ａ／Ｄ変換器、２０…ＤＳＰ、２１…入力ボリー
ューム用乗算器、２２…エネルギ変換用乗算器、２３…
誤差算出用加算器、２４…目標値、２５…誤差積分器、
２６…補正値演算器、２７…ＡＧＣ乗算係数累算器、３
１…ＤＳＰ内部バス、３２…内蔵データメモリ、３３…
乗算器、３４…加算器（ＡＬＵ）、３５…アキュウムレ
ータ、３６，３７…レジスタ、３８，３９，４０，４１
…セレクタ。
ューム用乗算器、２２…エネルギ変換用乗算器、２３…
誤差算出用加算器、２４…目標値、２５…誤差積分器、
２６…補正値演算器、２７…ＡＧＣ乗算係数累算器、３
１…ＤＳＰ内部バス、３２…内蔵データメモリ、３３…
乗算器、３４…加算器（ＡＬＵ）、３５…アキュウムレ
ータ、３６，３７…レジスタ、３８，３９，４０，４１
…セレクタ。
Claims (1)
- 【請求項１】 入力信号にＡＧＣ乗算係数をかける乗算
手段と、 このＡＧＣ乗算係数を乗じられた出力信号の積分値から
目標値を減算して誤差を算出する加算手段と、 この誤差を基に所定の多項式で補正値を算出する演算手
段と、 この補正値から前記ＡＧＣ乗算係数を作成する累算手段
とを備え、 これらの各手段をデジタル信号処理器のプログラムで構
成してなることを特徴とする自動利得制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3350350A JPH05160653A (ja) | 1991-12-09 | 1991-12-09 | 自動利得制御装置 |
| US07/985,036 US5465205A (en) | 1991-12-09 | 1992-12-03 | Automatic gain control apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3350350A JPH05160653A (ja) | 1991-12-09 | 1991-12-09 | 自動利得制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160653A true JPH05160653A (ja) | 1993-06-25 |
Family
ID=18409895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3350350A Pending JPH05160653A (ja) | 1991-12-09 | 1991-12-09 | 自動利得制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5465205A (ja) |
| JP (1) | JPH05160653A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001073945A1 (fr) * | 2000-03-31 | 2001-10-04 | Matsushita Electric Industrial Co., Ltd. | Dispositif de commande de gain |
| US6782061B2 (en) | 1998-04-06 | 2004-08-24 | Nec Corporation | AGC circuit |
| JP2006042227A (ja) * | 2004-07-30 | 2006-02-09 | Nec Network & Sensor Systems Ltd | 自動パルス波形整形方式 |
| JP2009284498A (ja) * | 2001-07-16 | 2009-12-03 | Qualcomm Inc | 対数と指数との変換を使用するディジタル電圧増幅器 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5794221A (en) | 1995-07-07 | 1998-08-11 | Egendorf; Andrew | Internet billing method |
| US5706217A (en) * | 1996-07-30 | 1998-01-06 | Hughes Aircraft | Digital signal processing automatic gain control amplifier |
| US5831888A (en) * | 1997-05-21 | 1998-11-03 | Texas Instruments Incorporated | Automatic gain control circuit and method |
| US6782335B1 (en) * | 1999-09-27 | 2004-08-24 | General Instrument Corporation | Method and system for estimating input power in a cable modem network |
| EP1204276A3 (en) * | 2000-10-10 | 2007-01-03 | Matsushita Electric Industrial Co., Ltd. | Apparatus for processing a digital Audio Video signal |
| TWM278180U (en) * | 2004-09-14 | 2005-10-11 | Inventec Appliances Corp | Circuit structure of mobile phone capable of dynamically controlling power |
| US10719859B2 (en) * | 2005-01-28 | 2020-07-21 | Wells Fargo Bank, N.A. | Electronic bill pay and bill presentment account number treatment system and method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6382010A (ja) * | 1986-09-25 | 1988-04-12 | Nec Corp | 自動利得制御装置 |
| JPH02237207A (ja) * | 1989-03-10 | 1990-09-19 | Canon Inc | デイジタルａｇｃ制御方式 |
| JPH037411A (ja) * | 1989-06-05 | 1991-01-14 | Mitsubishi Electric Corp | ディジタル形自動利得制御装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033987B2 (ja) * | 1978-05-02 | 1985-08-06 | トヨタ自動車株式会社 | フイ−ドバツク式空燃比制御装置 |
| US4334185A (en) * | 1980-12-18 | 1982-06-08 | Motorola, Inc. | Circuit for automatic gain control with constant response time |
| US5220468A (en) * | 1982-05-10 | 1993-06-15 | Digital Equipment Corporation | Disk drive with constant bandwidth automatic gain control |
| US4646275A (en) * | 1984-06-11 | 1987-02-24 | Geometrics, Inc. | Dynamic range compression for variable area or wiggle trace display method and apparatus |
| US4989074A (en) * | 1988-09-27 | 1991-01-29 | Matsushita Electric Industrial Co., Ltd. | Digital automatic gain control apparatus |
| JPH031772A (ja) * | 1989-05-30 | 1991-01-08 | Sony Corp | 撮像装置 |
| US5134631A (en) * | 1990-07-26 | 1992-07-28 | Unisys Corp. | Digital gain controller |
| US5107225A (en) * | 1990-11-30 | 1992-04-21 | Qualcomm Incorporated | High dynamic range closed loop automatic gain control circuit |
| US5216345A (en) * | 1992-05-04 | 1993-06-01 | Hughes Aircraft Company | Mixed mode stepper motor controller and method |
-
1991
- 1991-12-09 JP JP3350350A patent/JPH05160653A/ja active Pending
-
1992
- 1992-12-03 US US07/985,036 patent/US5465205A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6382010A (ja) * | 1986-09-25 | 1988-04-12 | Nec Corp | 自動利得制御装置 |
| JPH02237207A (ja) * | 1989-03-10 | 1990-09-19 | Canon Inc | デイジタルａｇｃ制御方式 |
| JPH037411A (ja) * | 1989-06-05 | 1991-01-14 | Mitsubishi Electric Corp | ディジタル形自動利得制御装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6782061B2 (en) | 1998-04-06 | 2004-08-24 | Nec Corporation | AGC circuit |
| WO2001073945A1 (fr) * | 2000-03-31 | 2001-10-04 | Matsushita Electric Industrial Co., Ltd. | Dispositif de commande de gain |
| JP2009284498A (ja) * | 2001-07-16 | 2009-12-03 | Qualcomm Inc | 対数と指数との変換を使用するディジタル電圧増幅器 |
| JP2013081184A (ja) * | 2001-07-16 | 2013-05-02 | Qualcomm Inc | 対数と指数との変換を使用するディジタル電圧増幅器 |
| JP2006042227A (ja) * | 2004-07-30 | 2006-02-09 | Nec Network & Sensor Systems Ltd | 自動パルス波形整形方式 |
| JP4527463B2 (ja) * | 2004-07-30 | 2010-08-18 | Ｎｅｃネットワーク・センサ株式会社 | 自動パルス波形整形方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5465205A (en) | 1995-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05160653A (ja) | 自動利得制御装置 | |
| JP2001284996A (ja) | ゲイン制御装置 | |
| JP2006109200A (ja) | 自動利得制御回路および方法 | |
| US4482973A (en) | Digital automatic gain control circuit | |
| US9634683B1 (en) | Low power sigma-delta modulator architecture capable of correcting dynamic range automatically, method for implementing low power circuit thereof, and method for correcting and extending dynamic range of sigma-delta modulator automatically | |
| JP3541263B2 (ja) | ゲイン設定方法 | |
| JP2002057580A (ja) | アナログ信号をデジタル形式に変換する方法およびアナログ／デジタルコンバータ（ａ／ｄ）システム | |
| JPS6382010A (ja) | 自動利得制御装置 | |
| JPH06164277A (ja) | 信号処理装置 | |
| JP2905212B2 (ja) | デジタルレベル検出器 | |
| JP3687096B2 (ja) | 音響信号コンプレッサ装置 | |
| JP2003283278A (ja) | 自動利得制御装置 | |
| JP3548953B2 (ja) | 信号強度検出器 | |
| JP2001345762A (ja) | デジタル信号発生方法 | |
| JPH07110687A (ja) | ピッチ情報検出装置 | |
| JPH08114632A (ja) | ノイズ除去装置 | |
| JPH07176966A (ja) | 信号処理装置 | |
| JP2006086681A (ja) | Ａ／ｄ変換装置のデータ補正装置およびデータ補正方法 | |
| JP3252298B2 (ja) | サンプリングレートコンバータ | |
| JP3687097B2 (ja) | 音響信号ディストーション装置 | |
| JPS604322A (ja) | デイジタルａｇｃ回路 | |
| JP3646932B2 (ja) | 通信装置、通信装置の送信電力制御方法、制御プログラムおよび記録媒体 | |
| JPH0522134A (ja) | 補正装置 | |
| JPH07336174A (ja) | ディジタルａｇｃ装置 | |
| JP2690410B2 (ja) | アナログ・デジタル変換回路 |