JPS6382010A - 自動利得制御装置 - Google Patents
自動利得制御装置Info
- Publication number
- JPS6382010A JPS6382010A JP22666986A JP22666986A JPS6382010A JP S6382010 A JPS6382010 A JP S6382010A JP 22666986 A JP22666986 A JP 22666986A JP 22666986 A JP22666986 A JP 22666986A JP S6382010 A JPS6382010 A JP S6382010A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- control coefficient
- control
- output
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 abstract description 3
- 238000005259 measurement Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１亙且１
本発明は自動利得制御装置に関し、特に通信装置に使用
される可変利得増幅器の電力利得自動制御装置に関する
。
される可変利得増幅器の電力利得自動制御装置に関する
。
（米亘薯
従来、この種の自動利得制御装置においては、可変利得
増幅器の出力電力と電力設定目標値との差を減算器にて
算出し、この減算結果を予め定められた所定の制御係数
と乗算してこの乗算結果を積分器により積分し、この積
分結果を可変利得増幅器の利得制御設定値としている。
増幅器の出力電力と電力設定目標値との差を減算器にて
算出し、この減算結果を予め定められた所定の制御係数
と乗算してこの乗算結果を積分器により積分し、この積
分結果を可変利得増幅器の利得制御設定値としている。
かかる自動利得制御装置において、可変利得増幅器とし
て利得制御設定値の対数に比例して利得がｆＩＱ ｆｌ
ｌされる利得特性を有する増幅器を用いる場合、以下の
如き不都合がある。すなわち、設定目標値よりも増幅器
の利得が大であってこの利１９が当該設定目標値へ向っ
て小となっていく場合と、それとは逆に利得が大きなっ
ていく場合とでは、利得が設定目標値へ収束するに要す
る時間が異なり、利得が大きくなっていく場合に比して
小となっていく場合が収束に要する時間は大となるとい
う欠点がある。
て利得制御設定値の対数に比例して利得がｆＩＱ ｆｌ
ｌされる利得特性を有する増幅器を用いる場合、以下の
如き不都合がある。すなわち、設定目標値よりも増幅器
の利得が大であってこの利１９が当該設定目標値へ向っ
て小となっていく場合と、それとは逆に利得が大きなっ
ていく場合とでは、利得が設定目標値へ収束するに要す
る時間が異なり、利得が大きくなっていく場合に比して
小となっていく場合が収束に要する時間は大となるとい
う欠点がある。
１亘立月道
本発明は上記従来のものの欠点を解決すべくなされたも
のであって、その目的とするところは、利得が小さくな
っていく場合にも設定目標値への収束時間を小とするこ
とが可能な自動利得制御装置を提供することにある。
のであって、その目的とするところは、利得が小さくな
っていく場合にも設定目標値への収束時間を小とするこ
とが可能な自動利得制御装置を提供することにある。
１乱立旦遁
本発明によれば、利得設定値の対数に比例する利得特性
を有する可変利得増幅器の自動利得制御装置であって、
前記可変利得増幅器の出力電力と電力設定目標値との差
を求める減算器と、この減算出力に制御係数を乗算する
乗０器と、前記減算出力の極性を判定する判定器と、こ
の極性判定結果に応じて前記制御係数を選択する制御係
数選択器とを有し、前記乗算器の乗算出力に応じて前記
可変利得増幅器の利得を設定制御するようにしたことを
特徴とする自動利得制御装置が得られる。
を有する可変利得増幅器の自動利得制御装置であって、
前記可変利得増幅器の出力電力と電力設定目標値との差
を求める減算器と、この減算出力に制御係数を乗算する
乗０器と、前記減算出力の極性を判定する判定器と、こ
の極性判定結果に応じて前記制御係数を選択する制御係
数選択器とを有し、前記乗算器の乗算出力に応じて前記
可変利得増幅器の利得を設定制御するようにしたことを
特徴とする自動利得制御装置が得られる。
実施例
以下、図面を用いて本発明の詳細な説明する。
図は本発明の実施例のブロック図であり、可変利得増幅
器１は外部からの利得制御設定値Ａｔの対数に比例して
電力利得が変化する如き利得特性を有し、例えば、Ｏｄ
Ｂから４ＱｄＢまで電力料４！Ｉが変化自在となる増幅
器である。
器１は外部からの利得制御設定値Ａｔの対数に比例して
電力利得が変化する如き利得特性を有し、例えば、Ｏｄ
Ｂから４ＱｄＢまで電力料４！Ｉが変化自在となる増幅
器である。
この電力出力はＡ／Ｄ （アナログ／ディジタル）変換
器２においてディジタル化され、このディジタル化され
た電力出力値ＰＯは電力計測器３にて計測される。この
計測結果は減算器４において利得設定目標値Ｔｈと比較
されその減算結果は乗算器５及び極性判定器６へ夫々入
力される。乗算器５においては、減算器４の減算結果に
制御係数が乗算されるものであり、この制御係数として
は２つの係数に１及びに２が準備されており、制御係数
選択器７により択一的に制御係数の選択が行われる。こ
の選択器７の制御は極性判定器６の判定結果に応じて行
われるものであり、減算結果が正橿性であれば制御係数
に１が選択され、負極性であればに２が選ばれる様にな
っている。
器２においてディジタル化され、このディジタル化され
た電力出力値ＰＯは電力計測器３にて計測される。この
計測結果は減算器４において利得設定目標値Ｔｈと比較
されその減算結果は乗算器５及び極性判定器６へ夫々入
力される。乗算器５においては、減算器４の減算結果に
制御係数が乗算されるものであり、この制御係数として
は２つの係数に１及びに２が準備されており、制御係数
選択器７により択一的に制御係数の選択が行われる。こ
の選択器７の制御は極性判定器６の判定結果に応じて行
われるものであり、減算結果が正橿性であれば制御係数
に１が選択され、負極性であればに２が選ばれる様にな
っている。
こうして得られた乗算結果Ｐｋは積分器１０を介して増
幅器１の利得制御設定値Ａｔとして用いられる。尚、こ
の積分器１０は従来構成と同一であり、単位時間Ｔの遅
延を行わせるためのレジスタ９と、このレジスタ９の出
力をレジスタ入力へ帰還して時間Ｔだけ前の積分出力と
乗算結果データｐｋとを加算する加算器８とからなる。
幅器１の利得制御設定値Ａｔとして用いられる。尚、こ
の積分器１０は従来構成と同一であり、単位時間Ｔの遅
延を行わせるためのレジスタ９と、このレジスタ９の出
力をレジスタ入力へ帰還して時間Ｔだけ前の積分出力と
乗算結果データｐｋとを加算する加算器８とからなる。
かかる構成において、減算器４の減算結果（Ｔｈ−Ｐｏ
）が負の場合（Ｔｈ ＜Ｐｏ ） 、極性判定器６がこ
れを判別して制御係数選択器７に対して制御係数に２を
選択する様制御指示する。よって、乗算器５の乗算出力
Ｐｋは、 Ｐｋ ＝に２ （Ｔｈ −ＰＯ’） となり、ここで、Ｋ２ ＝４に１に設定しておけば、Ｐ
ｋ ＝４に１ （Ｔｈ −Ｐｏ ）となる。増幅器１
はこのＰｋに応じて利得制御されることになり、よって
、制御係数かに１の場合よりも早く設定目標値へ収束す
ることになるのである。すなわち、減算出力が負極性の
とき、利得は設定目標値よりも大であることから、当該
設定目標値へ向けて小となる様に制御されるのであるが
、大となる場合に比して制御係数を４倍（この数値は単
に例を示すものである）としているので、それだけ収束
動作が速くなり目標値への収束に要する時間が従来に比
して短くなるのである。
）が負の場合（Ｔｈ ＜Ｐｏ ） 、極性判定器６がこ
れを判別して制御係数選択器７に対して制御係数に２を
選択する様制御指示する。よって、乗算器５の乗算出力
Ｐｋは、 Ｐｋ ＝に２ （Ｔｈ −ＰＯ’） となり、ここで、Ｋ２ ＝４に１に設定しておけば、Ｐ
ｋ ＝４に１ （Ｔｈ −Ｐｏ ）となる。増幅器１
はこのＰｋに応じて利得制御されることになり、よって
、制御係数かに１の場合よりも早く設定目標値へ収束す
ることになるのである。すなわち、減算出力が負極性の
とき、利得は設定目標値よりも大であることから、当該
設定目標値へ向けて小となる様に制御されるのであるが
、大となる場合に比して制御係数を４倍（この数値は単
に例を示すものである）としているので、それだけ収束
動作が速くなり目標値への収束に要する時間が従来に比
して短くなるのである。
尚、積分器１０の機能は利得修正をできるだけ速やかに
行う機能を有するものであり、簡単に説明する。ここで
、説明を簡単化すべく可変利得増幅器が設定値Ａｔに比
例するものを考えると、ＰＯ−Δ℃・Ｐｉと表わされる
。Ｐｉは増幅器の入力電力である。そして制御係数をＫ
とすれば、Ｐｉ ＝Ｋ （Ｐｏ −Ｔｈ ） ＝Ｋ （Ａｔ ・Ｐｉ −Ｔｈ ） となり、また積分器１０の作用により、Ａ ｔｎ＝ Ａ
ｔｎ−１＋ Ｐ ｋ となる。尚、Ａｔｎは積分器１０の現在の出力であり、
Ａ ｔｎ−１は１秒前の積分器１０の出力である。
行う機能を有するものであり、簡単に説明する。ここで
、説明を簡単化すべく可変利得増幅器が設定値Ａｔに比
例するものを考えると、ＰＯ−Δ℃・Ｐｉと表わされる
。Ｐｉは増幅器の入力電力である。そして制御係数をＫ
とすれば、Ｐｉ ＝Ｋ （Ｐｏ −Ｔｈ ） ＝Ｋ （Ａｔ ・Ｐｉ −Ｔｈ ） となり、また積分器１０の作用により、Ａ ｔｎ＝ Ａ
ｔｎ−１＋ Ｐ ｋ となる。尚、Ａｔｎは積分器１０の現在の出力であり、
Ａ ｔｎ−１は１秒前の積分器１０の出力である。
いま、ＰＯがＴｈより大であれば、積分器の出力は１秒
前のデータよりＰｋを差引いた値となる。
前のデータよりＰｋを差引いた値となる。
ここで、Ｋを負とすると、積分器の出力は小さくなり、
よって設定目標値に近づくことになる。逆に、ｐｏがＴ
ｈより小さい場合には、積分器の出力は大きくなってい
き、設定目標値に近づくことになる。この様に、積分器
１０は利得の修正を速くするための機能を有するもので
あり、増幅器１が設定値の対数に比例する利得特性の場
合も全く同様である。
よって設定目標値に近づくことになる。逆に、ｐｏがＴ
ｈより小さい場合には、積分器の出力は大きくなってい
き、設定目標値に近づくことになる。この様に、積分器
１０は利得の修正を速くするための機能を有するもので
あり、増幅器１が設定値の対数に比例する利得特性の場
合も全く同様である。
発明の効果
叙上の如く、本発明によれば、設定目標値と実際の出力
電力との差の極性に応じて制御係数を選択しているので
、利得が大なる方から小なる目標値へ向けて可変制御さ
れるときにも、利得の収束が従来よりも速くなるという
効果がある。
電力との差の極性に応じて制御係数を選択しているので
、利得が大なる方から小なる目標値へ向けて可変制御さ
れるときにも、利得の収束が従来よりも速くなるという
効果がある。
図は本発明の実施例のブロック図である。
主要部分の符号の説明
１・・・・・・可変利得増幅器
４・・・・・・減算器
５・・・・・・乗算器
６・・・・・・極性判定器
７・・・・・・制御係数選択器
Claims (1)
- 利得設定値の対数に比例する利得特性を有する可変利得
増幅器の自動利得制御装置であつて、前記可変利得増幅
器の出力電力と電力設定目標値との差を求める減算器と
、この減算出力に制御係数を乗算する乗算器と、前記減
算出力の極性を判定する判定器と、この極性判定結果に
応じて前記制御係数を選択する制御係数選択器とを有し
、前記乗算器の乗算出力に応じて前記可変利得増幅器の
利得を設定制御するようにしたことを特徴とする自動利
得制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22666986A JPS6382010A (ja) | 1986-09-25 | 1986-09-25 | 自動利得制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22666986A JPS6382010A (ja) | 1986-09-25 | 1986-09-25 | 自動利得制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6382010A true JPS6382010A (ja) | 1988-04-12 |
Family
ID=16848802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22666986A Pending JPS6382010A (ja) | 1986-09-25 | 1986-09-25 | 自動利得制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6382010A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160653A (ja) * | 1991-12-09 | 1993-06-25 | Yamaha Corp | 自動利得制御装置 |
| EP0607944A1 (en) * | 1993-01-20 | 1994-07-27 | Nec Corporation | An AGC circuit for burst signal |
| JPH06216954A (ja) * | 1993-01-20 | 1994-08-05 | Nec Corp | バースト信号用ａｇｃ回路 |
| JPH06216955A (ja) * | 1993-01-20 | 1994-08-05 | Nec Corp | バースト信号用ａｇｃ回路 |
| JP2006109200A (ja) * | 2004-10-07 | 2006-04-20 | Oki Electric Ind Co Ltd | 自動利得制御回路および方法 |
| JP2013141101A (ja) * | 2011-12-28 | 2013-07-18 | Icom Inc | 信号処理装置、信号処理方法及びプログラム |
-
1986
- 1986-09-25 JP JP22666986A patent/JPS6382010A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160653A (ja) * | 1991-12-09 | 1993-06-25 | Yamaha Corp | 自動利得制御装置 |
| EP0607944A1 (en) * | 1993-01-20 | 1994-07-27 | Nec Corporation | An AGC circuit for burst signal |
| JPH06216954A (ja) * | 1993-01-20 | 1994-08-05 | Nec Corp | バースト信号用ａｇｃ回路 |
| JPH06216955A (ja) * | 1993-01-20 | 1994-08-05 | Nec Corp | バースト信号用ａｇｃ回路 |
| JP2006109200A (ja) * | 2004-10-07 | 2006-04-20 | Oki Electric Ind Co Ltd | 自動利得制御回路および方法 |
| JP2013141101A (ja) * | 2011-12-28 | 2013-07-18 | Icom Inc | 信号処理装置、信号処理方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6382010A (ja) | 自動利得制御装置 | |
| KR100221050B1 (ko) | 비동기 기계를 위한 고정자 자속 평가치를 결정하기 위한 방법 | |
| JP3212336B2 (ja) | Ｐｉコントローラのリミット値制御方式 | |
| JPS6337599B2 (ja) | ||
| JPH0373889B2 (ja) | ||
| JPH02237207A (ja) | デイジタルａｇｃ制御方式 | |
| JPH033408A (ja) | ディジタル自動利得制御方式 | |
| JPH0984378A (ja) | 電流制御系の定数決定方法及びその定数決定装置 | |
| JP2001290504A (ja) | 制御装置 | |
| JPS60142404A (ja) | 制御系の構成方法 | |
| JPS60176104A (ja) | プロセス制御装置 | |
| JPH0713801B2 (ja) | 制御装置 | |
| JPH05127701A (ja) | 制御装置 | |
| JPH033409A (ja) | ディジタル自動利得制御方式 | |
| JPS6037826A (ja) | Ａ／ｄ変換装置 | |
| JPH0719162B2 (ja) | 調節装置 | |
| JPS6337598B2 (ja) | ||
| JPH05341806A (ja) | 適応制御装置 | |
| JP2590651Y2 (ja) | 動力計制御装置の不安定制御補正回路 | |
| KR860006724A (ko) | 조절방식을 갖는 프로세스제어장치 | |
| JPH0828734A (ja) | 電空変換器 | |
| JPH0612931B2 (ja) | 無効電力補償用制御装置 | |
| JPH01107687A (ja) | モータの制御方法 | |
| JPS634302A (ja) | フイ−ドバツクプロセス制御装置 | |
| JPH0947060A (ja) | 速度制御装置 |