JPH07110687A - ピッチ情報検出装置 - Google Patents
ピッチ情報検出装置Info
- Publication number
- JPH07110687A JPH07110687A JP5277875A JP27787593A JPH07110687A JP H07110687 A JPH07110687 A JP H07110687A JP 5277875 A JP5277875 A JP 5277875A JP 27787593 A JP27787593 A JP 27787593A JP H07110687 A JPH07110687 A JP H07110687A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- peak
- input
- signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【目的】 ＤＳＰの負担を少なくしてピッチ情報を検出
する。 【構成】 弦２の振動をピックアップ４によって検出
し、Ａ／Ｄ変換器８でディジタル化したディジタル弦信
号をＤＳＰ10に供給する。ＤＳＰ10では、ディジタル弦
信号をローパスフィルタ21で波形成形し、正負のピーク
検出手段22、24でピークを検出し、これらをピッチ測定
手段36に供給する。正負のピーク検出手段22、24は、デ
ィジタル弦信号を入力する加算器26、26a の入出力間の
帰還ループ内に加算器32、32a 、遅延回路34、34a で構
成した積分手段を設け、この加算器32、32a への加算器
26、26a の出力信号の供給量を調整する乗算器28、28a
、制御部30、30a を設けている。制御部30、30a は、
加算器26、26a の出力信号が負の場合、乗算器28、28a
に供給する係数Ｋを大きくし、加算器26、26a の出力信
号が正の場合、係数Ｋを小さくする。
する。 【構成】 弦２の振動をピックアップ４によって検出
し、Ａ／Ｄ変換器８でディジタル化したディジタル弦信
号をＤＳＰ10に供給する。ＤＳＰ10では、ディジタル弦
信号をローパスフィルタ21で波形成形し、正負のピーク
検出手段22、24でピークを検出し、これらをピッチ測定
手段36に供給する。正負のピーク検出手段22、24は、デ
ィジタル弦信号を入力する加算器26、26a の入出力間の
帰還ループ内に加算器32、32a 、遅延回路34、34a で構
成した積分手段を設け、この加算器32、32a への加算器
26、26a の出力信号の供給量を調整する乗算器28、28a
、制御部30、30a を設けている。制御部30、30a は、
加算器26、26a の出力信号が負の場合、乗算器28、28a
に供給する係数Ｋを大きくし、加算器26、26a の出力信
号が正の場合、係数Ｋを小さくする。
Description
【０００１】
【産業上の利用分野】本発明は、例えば電気弦楽器等に
おいて弦の振動のピッチを検出するピッチ検出装置に使
用するものであって、特に振動信号のピークを検出する
ことで、ピッチに対応したピーク情報（ピッチ情報）を
検出するためのものに関する。
おいて弦の振動のピッチを検出するピッチ検出装置に使
用するものであって、特に振動信号のピークを検出する
ことで、ピッチに対応したピーク情報（ピッチ情報）を
検出するためのものに関する。
【０００２】
【従来の技術】従来、電気弦楽器等では、弦にピックア
ップを設け、このピックアップによって弦の振動を検出
し、この検出した弦の振動をピッチ検出部に入力して、
これによって弦の振動のピッチを検出し、検出したピッ
チをＣＰＵに入力し、処理を行うことが行われていた
（例えば特開平２−２９７５９６号公報の第２図または
第６図参照）。
ップを設け、このピックアップによって弦の振動を検出
し、この検出した弦の振動をピッチ検出部に入力して、
これによって弦の振動のピッチを検出し、検出したピッ
チをＣＰＵに入力し、処理を行うことが行われていた
（例えば特開平２−２９７５９６号公報の第２図または
第６図参照）。
【０００３】
【発明が解決しようとする課題】しかし、このようにＣ
ＰＵとは別に、ピッチ検出部を設けた構成では、コスト
アップになるという問題点があった。最近、ＤＳＰ（デ
ィジタル信号処理装置）が普及してきており、ピッチ検
出も含めて、ディジタル的に処理可能となってきている
ので、ＤＳＰを使用すれば、上記のコストアップの問題
は解決できる。しかし、ディジタル的にピッチを検出す
る技術としては、自己相関関数やケプストラム等を使用
したものがあるが、これら技術では、ＤＳＰの負担が大
きくなるという新たな問題点が発生する。
ＰＵとは別に、ピッチ検出部を設けた構成では、コスト
アップになるという問題点があった。最近、ＤＳＰ（デ
ィジタル信号処理装置）が普及してきており、ピッチ検
出も含めて、ディジタル的に処理可能となってきている
ので、ＤＳＰを使用すれば、上記のコストアップの問題
は解決できる。しかし、ディジタル的にピッチを検出す
る技術としては、自己相関関数やケプストラム等を使用
したものがあるが、これら技術では、ＤＳＰの負担が大
きくなるという新たな問題点が発生する。
【０００４】
【課題を解決するための手段】上記の問題点を解決する
ために、本第１の発明は、変更可能なフィルタ係数に従
ってフィルタ演算を行う回帰型ディジタルフィルタ手段
と、この回帰型フィルタ手段中の信号レベルを検出し、
検出したレベルに対応して前記フィルタ係数を設定する
制御手段とで構成され、前記フィルタ手段は入力信号の
正レベルのピークまたは負レベルのピークを検出してピ
ーク情報を出力することを特徴とするものである。
ために、本第１の発明は、変更可能なフィルタ係数に従
ってフィルタ演算を行う回帰型ディジタルフィルタ手段
と、この回帰型フィルタ手段中の信号レベルを検出し、
検出したレベルに対応して前記フィルタ係数を設定する
制御手段とで構成され、前記フィルタ手段は入力信号の
正レベルのピークまたは負レベルのピークを検出してピ
ーク情報を出力することを特徴とするものである。
【０００５】また、第２の発明は、変更可能な第１のフ
ィルタ係数に従ってフィルタ演算を行う第１の回帰型デ
ィジタルフィルタ手段と、この第１の回帰型フィルタ手
段中の信号レベルを検出し、検出したレベルに対応して
前記第１のフィルタ係数を設定する第１の制御手段と、
変更可能な第２のフィルタ係数に従ってフィルタ演算を
行う第２の回帰型ディジタルフィルタ手段と、この第２
の回帰型フィルタ手段中の信号レベルを検出し、検出し
たレベルに対応して前記第２のフィルタ係数を設定する
第２の制御手段とで構成され、前記第１のフィルタ手段
は入力信号の正レベルのピークを検出して正ピーク情報
を出力し、前記第２のフィルタ手段は入力信号の負レベ
ルのピークを検出して負ピーク情報を出力することを特
徴とするものである。
ィルタ係数に従ってフィルタ演算を行う第１の回帰型デ
ィジタルフィルタ手段と、この第１の回帰型フィルタ手
段中の信号レベルを検出し、検出したレベルに対応して
前記第１のフィルタ係数を設定する第１の制御手段と、
変更可能な第２のフィルタ係数に従ってフィルタ演算を
行う第２の回帰型ディジタルフィルタ手段と、この第２
の回帰型フィルタ手段中の信号レベルを検出し、検出し
たレベルに対応して前記第２のフィルタ係数を設定する
第２の制御手段とで構成され、前記第１のフィルタ手段
は入力信号の正レベルのピークを検出して正ピーク情報
を出力し、前記第２のフィルタ手段は入力信号の負レベ
ルのピークを検出して負ピーク情報を出力することを特
徴とするものである。
【０００６】第１または第２の発明における回帰型ディ
ジタルフィルタ手段は、入力信号が入力される第１の入
力端子と第２の入力端子とを有し、それらの入力端子に
入力された信号を加算する加算手段と、その加算手段の
第２の入力端子と出力端子との間の帰還ループ内に乗算
手段と積分手段とを設けたものとすることが可能で、制
御手段は、積分手段への加算手段の出力信号の供給量を
その加算手段の出力信号の正負に応じて異なるように制
御するものとすることが可能である。
ジタルフィルタ手段は、入力信号が入力される第１の入
力端子と第２の入力端子とを有し、それらの入力端子に
入力された信号を加算する加算手段と、その加算手段の
第２の入力端子と出力端子との間の帰還ループ内に乗算
手段と積分手段とを設けたものとすることが可能で、制
御手段は、積分手段への加算手段の出力信号の供給量を
その加算手段の出力信号の正負に応じて異なるように制
御するものとすることが可能である。
【０００７】
【作用】本第１の発明によれば、回帰型ディジタルフィ
ルタ手段中の所定の信号レベルを検出し、その検出結果
に基づいて制御手段によってフィルタ係数を設定するこ
とによって、入力信号のピッチに対応した正または負の
ピークを検出することができるようになり、そして、そ
のピークを検出したことをピッチ情報として出力し、そ
のピッチ情報を後段に設けたピッチ測定手段において測
定すれば、入力信号のピッチを検出することができる。
ルタ手段中の所定の信号レベルを検出し、その検出結果
に基づいて制御手段によってフィルタ係数を設定するこ
とによって、入力信号のピッチに対応した正または負の
ピークを検出することができるようになり、そして、そ
のピークを検出したことをピッチ情報として出力し、そ
のピッチ情報を後段に設けたピッチ測定手段において測
定すれば、入力信号のピッチを検出することができる。
【０００８】本第２の発明によれば、第１の回帰型フィ
ルタ手段中の所定の信号レベルを検出し、その検出結果
に基づいて第１の制御手段によって第１のフィルタ手段
のフィルタ係数を設定することによって、入力信号の正
のピークを検出することができるようになり、第２の回
帰型フィルタ手段中の所定の信号レベルを検出し、その
検出結果に基づいて第２の制御手段によって第２のフィ
ルタ手段のフィルタ係数を設定することによって、入力
信号の負のピークを検出することができるようになり、
そして、その正負のピークを検出したことをピッチ情報
として出力し、そのピッチ情報を後段に設けたピッチ測
定手段によって測定すれば、入力信号のピッチを検出す
ることができる。
ルタ手段中の所定の信号レベルを検出し、その検出結果
に基づいて第１の制御手段によって第１のフィルタ手段
のフィルタ係数を設定することによって、入力信号の正
のピークを検出することができるようになり、第２の回
帰型フィルタ手段中の所定の信号レベルを検出し、その
検出結果に基づいて第２の制御手段によって第２のフィ
ルタ手段のフィルタ係数を設定することによって、入力
信号の負のピークを検出することができるようになり、
そして、その正負のピークを検出したことをピッチ情報
として出力し、そのピッチ情報を後段に設けたピッチ測
定手段によって測定すれば、入力信号のピッチを検出す
ることができる。
【０００９】
【実施例】本実施例は、図１に示すように電気ギターに
本発明を実施したもので、弦２を有している。この弦２
の振動を検出するように、弦２にはピックアップ４が設
けられている。このピックアップ４によって検出された
振動は、アンチエイリアス用のローパスフィルタ６を介
してＡ／Ｄ変換器８に供給され、ここでディジタル化さ
れ、ディジタル弦信号としてＤＳＰ１０に供給される。
なお、図１には弦２についてのみピックアップ４、ロー
パスフィルタ６、Ａ／Ｄ変換器８を示したが、実際に
は、これらは電気ギターの全ての弦に設けられ、ディジ
タル化された各弦の信号がＤＳＰ１０に供給される。
本発明を実施したもので、弦２を有している。この弦２
の振動を検出するように、弦２にはピックアップ４が設
けられている。このピックアップ４によって検出された
振動は、アンチエイリアス用のローパスフィルタ６を介
してＡ／Ｄ変換器８に供給され、ここでディジタル化さ
れ、ディジタル弦信号としてＤＳＰ１０に供給される。
なお、図１には弦２についてのみピックアップ４、ロー
パスフィルタ６、Ａ／Ｄ変換器８を示したが、実際に
は、これらは電気ギターの全ての弦に設けられ、ディジ
タル化された各弦の信号がＤＳＰ１０に供給される。
【００１０】ＤＳＰ１０の処理機能を、図１では説明を
簡略化するために、ブロック化して示す。Ａ／Ｄ変換器
８から供給されたディジタル弦信号は、乗算器１１、１
２、１３、１４、１５、１サンプル遅延回路１６、１
７、１８、１９、加算器２０によって構成されたローパ
スフィルタ２１に供給される。このローパスフィルタ２
１は、ディジタル弦信号を波形成形するために設けられ
ている。
簡略化するために、ブロック化して示す。Ａ／Ｄ変換器
８から供給されたディジタル弦信号は、乗算器１１、１
２、１３、１４、１５、１サンプル遅延回路１６、１
７、１８、１９、加算器２０によって構成されたローパ
スフィルタ２１に供給される。このローパスフィルタ２
１は、ディジタル弦信号を波形成形するために設けられ
ている。
【００１１】このローパスフィルタ２１の出力信号は、
正のピーク検出手段２２と、負のピーク検出手段２４と
に供給される。正のピーク検出手段２２は、加算器２６
を有し、これの減算入力端子にローパスフィルタ２１の
出力信号が供給されている。この加算器２６の出力信号
には、乗算器２８によって係数Ｋが乗算される。この係
数（０＜Ｋ＜１）は、制御部３０から供給される。制御
部３０は、加算器２６の出力信号が負のとき、大きな値
のＫ、例えば０．９９を乗算器２８に供給し、加算器２
６の出力信号が正のとき、小さな値のＫ、例えば０．０
１を乗算器２８に供給する。
正のピーク検出手段２２と、負のピーク検出手段２４と
に供給される。正のピーク検出手段２２は、加算器２６
を有し、これの減算入力端子にローパスフィルタ２１の
出力信号が供給されている。この加算器２６の出力信号
には、乗算器２８によって係数Ｋが乗算される。この係
数（０＜Ｋ＜１）は、制御部３０から供給される。制御
部３０は、加算器２６の出力信号が負のとき、大きな値
のＫ、例えば０．９９を乗算器２８に供給し、加算器２
６の出力信号が正のとき、小さな値のＫ、例えば０．０
１を乗算器２８に供給する。
【００１２】この乗算器２８の出力信号は、加算器３２
の減算入力端子に供給され、この加算器３２の出力信号
は、１サンプル遅延回路３４に供給され、この遅延回路
３４の出力信号は、加算器３２の加算入力端子に供給さ
れている。また、この遅延回路３４の出力信号は、加算
器２６の加算入力端子にも供給されている。従って、こ
れら加算器２６、３２、乗算器２８、遅延回路３４は、
回帰型ディジタルフィルタを構成している。
の減算入力端子に供給され、この加算器３２の出力信号
は、１サンプル遅延回路３４に供給され、この遅延回路
３４の出力信号は、加算器３２の加算入力端子に供給さ
れている。また、この遅延回路３４の出力信号は、加算
器２６の加算入力端子にも供給されている。従って、こ
れら加算器２６、３２、乗算器２８、遅延回路３４は、
回帰型ディジタルフィルタを構成している。
【００１３】このピーク検出手段２２は、例えば図２の
ような回路と等価である。これは、両者の伝達関数が、
−（１−Ｚ-1）／〔１−（１−Ｋ）Ｚ-1〕で表されるこ
とから明らかである。図２では、加算器３２１、遅延回
路３４１、乗算器２８２によって構成された積分回路が
設けられ、これには、入力Ｘを乗算器２８１で係数Ｋと
乗算した信号が入力として供給され、この積分回路の出
力から入力Ｘが加算器２６１によって減算され、これが
出力Ｙとして出力される。この出力Ｙが図１の加算器２
６の出力に相当する。
ような回路と等価である。これは、両者の伝達関数が、
−（１−Ｚ-1）／〔１−（１−Ｋ）Ｚ-1〕で表されるこ
とから明らかである。図２では、加算器３２１、遅延回
路３４１、乗算器２８２によって構成された積分回路が
設けられ、これには、入力Ｘを乗算器２８１で係数Ｋと
乗算した信号が入力として供給され、この積分回路の出
力から入力Ｘが加算器２６１によって減算され、これが
出力Ｙとして出力される。この出力Ｙが図１の加算器２
６の出力に相当する。
【００１４】このフィルタ回路では、Ｋが小さければ、
乗算器２８１からのＫＸの値も非常に小さくなり、逆に
１−Ｋの値が大きくなるので、積分回路は今までの値を
保持するようになる。従って、加算器２６１によって得
られる出力Ｙは、入力値Ｘと今までの積分値との差に近
い値となる。
乗算器２８１からのＫＸの値も非常に小さくなり、逆に
１−Ｋの値が大きくなるので、積分回路は今までの値を
保持するようになる。従って、加算器２６１によって得
られる出力Ｙは、入力値Ｘと今までの積分値との差に近
い値となる。
【００１５】また、逆にＫが大きければ、乗算器２８１
からのＫＸの値も大きくなり、逆に１−Ｋの値が小さく
なるので、積分回路の積分機能は非常に小さくなり、出
力Ｙは入力値Ｘとその１サンプル前の値ＸＺ-1との差に
近い値となる。
からのＫＸの値も大きくなり、逆に１−Ｋの値が小さく
なるので、積分回路の積分機能は非常に小さくなり、出
力Ｙは入力値Ｘとその１サンプル前の値ＸＺ-1との差に
近い値となる。
【００１６】従って、図１に示すピーク検出手段２２に
おいても、Ｋの値が０に近ければ、加算器２６の出力
は、入力値と今までの積分値との差に近い値となり、Ｋ
の値が１に近ければ、加算器２６の出力は、入力値とそ
の１サンプル前の値との差に近い値になる。
おいても、Ｋの値が０に近ければ、加算器２６の出力
は、入力値と今までの積分値との差に近い値となり、Ｋ
の値が１に近ければ、加算器２６の出力は、入力値とそ
の１サンプル前の値との差に近い値になる。
【００１７】仮に図３のＡに示すような正弦波信号がロ
ーパスフィルタ２１から加算器２６に入力された場合、
当初には遅延回路３４の出力は零であるので、加算器２
６の出力は零から入力正弦波を減算した値となり、これ
は図３のＢに示すように負となる。従って、Ｋの値は大
きく、例えば１に近い値となる。そのため、積分回路の
積分作用が小さくなり、図３のＣに示すように正弦波の
値が大きくなるに従って、加算器３２の出力も大きくな
る。この加算器３２の出力を遅延回路３４で１サンプル
遅延させた信号から入力正弦波を減算した加算器２６の
出力は、入力正弦波が正のピークに到達するまでは負の
値を維持する。
ーパスフィルタ２１から加算器２６に入力された場合、
当初には遅延回路３４の出力は零であるので、加算器２
６の出力は零から入力正弦波を減算した値となり、これ
は図３のＢに示すように負となる。従って、Ｋの値は大
きく、例えば１に近い値となる。そのため、積分回路の
積分作用が小さくなり、図３のＣに示すように正弦波の
値が大きくなるに従って、加算器３２の出力も大きくな
る。この加算器３２の出力を遅延回路３４で１サンプル
遅延させた信号から入力正弦波を減算した加算器２６の
出力は、入力正弦波が正のピークに到達するまでは負の
値を維持する。
【００１８】入力正弦波が正のピークに到達し、以後、
入力正弦波の値が小さくなると、加算器２６の出力信号
が負から正に変化し、Ｋの値は０に近い値となる。これ
によって積分回路の積分作用が大きくなり、加算器３２
の出力信号は、図３のＢに示すように、入力正弦波の正
のピーク値までを積分した値から徐々に値が小さくなっ
ていく。これは、Ｋの値が完全に１ではないからであ
る。この間、加算器３２の出力の遅延回路３４による遅
延出力（正の値）から入力正弦波（正のピークから値が
減少しつつある）を加算器２６によって減算するので、
加算器２６の出力は正の値を維持している。
入力正弦波の値が小さくなると、加算器２６の出力信号
が負から正に変化し、Ｋの値は０に近い値となる。これ
によって積分回路の積分作用が大きくなり、加算器３２
の出力信号は、図３のＢに示すように、入力正弦波の正
のピーク値までを積分した値から徐々に値が小さくなっ
ていく。これは、Ｋの値が完全に１ではないからであ
る。この間、加算器３２の出力の遅延回路３４による遅
延出力（正の値）から入力正弦波（正のピークから値が
減少しつつある）を加算器２６によって減算するので、
加算器２６の出力は正の値を維持している。
【００１９】そして、入力正弦波が負のピークを越え
て、増加に転じると、加算器２６の出力も正の値である
が減少を始め、入力正弦波が負から正に変わった頃に、
加算器２６の出力は負の値となる。これによって、Ｋの
値は１に近い値となり、積分回路の積分機能は小さくな
り、加算器３２の出力は入力正弦波に追従して値が大き
くなる。この間、加算器２６の出力は負の値を維持し、
入力正弦波が正のピークに到達すると、加算器２６の出
力は負から正に変化する。
て、増加に転じると、加算器２６の出力も正の値である
が減少を始め、入力正弦波が負から正に変わった頃に、
加算器２６の出力は負の値となる。これによって、Ｋの
値は１に近い値となり、積分回路の積分機能は小さくな
り、加算器３２の出力は入力正弦波に追従して値が大き
くなる。この間、加算器２６の出力は負の値を維持し、
入力正弦波が正のピークに到達すると、加算器２６の出
力は負から正に変化する。
【００２０】以下、同様にして動作する。従って、入力
正弦波の正のピークが、加算器２６の出力の負から正へ
の変化点（零クロス点）に対応する。
正弦波の正のピークが、加算器２６の出力の負から正へ
の変化点（零クロス点）に対応する。
【００２１】また、ピーク検出手段２４は、ピーク検出
手段２２とほぼ同様に構成されている。同等部分には、
同一符号の末尾にａの符号を付して、説明を省略する。
但し、ピーク検出手段２２では、加算器２６の減算入力
端子にディジタル弦信号を、加算端子に遅延回路３４の
出力信号が供給されていたのに対し、ピーク検出手段２
４では、加算器２６ａの２つの加算入力端子に遅延回路
３４ａの出力信号及びディジタル弦信号が供給されてい
る点で異なる。これは、ローパスフィルタ２１の出力信
号の負のピークを検出するためである。
手段２２とほぼ同様に構成されている。同等部分には、
同一符号の末尾にａの符号を付して、説明を省略する。
但し、ピーク検出手段２２では、加算器２６の減算入力
端子にディジタル弦信号を、加算端子に遅延回路３４の
出力信号が供給されていたのに対し、ピーク検出手段２
４では、加算器２６ａの２つの加算入力端子に遅延回路
３４ａの出力信号及びディジタル弦信号が供給されてい
る点で異なる。これは、ローパスフィルタ２１の出力信
号の負のピークを検出するためである。
【００２２】なお、参考のため、図３のＤに加算器２６
ａの出力を、図３のＥに加算器３２ａの出力を示す。こ
れからも、加算器２６ａの出力が負から正に変化する変
化点（零クロス点）が、入力信号の負のピークに対応す
ることが判る。
ａの出力を、図３のＥに加算器３２ａの出力を示す。こ
れからも、加算器２６ａの出力が負から正に変化する変
化点（零クロス点）が、入力信号の負のピークに対応す
ることが判る。
【００２３】これらピーク検出手段２２、２４の出力信
号は、ピッチ測定手段３６に供給される。ピッチ測定手
段３６は、零クロス検出手段３８、４０を有し、零クロ
ス検出手段３８は、ピーク検出手段２２からの出力信号
を受け、これが負から正に変化する零クロスのとき、出
力信号を発生する。同様に、零クロス検出手段４０は、
ピーク検出手段２４からの出力信号を受け、これが負か
ら正に変化する零クロスのとき、出力信号を発生する。
号は、ピッチ測定手段３６に供給される。ピッチ測定手
段３６は、零クロス検出手段３８、４０を有し、零クロ
ス検出手段３８は、ピーク検出手段２２からの出力信号
を受け、これが負から正に変化する零クロスのとき、出
力信号を発生する。同様に、零クロス検出手段４０は、
ピーク検出手段２４からの出力信号を受け、これが負か
ら正に変化する零クロスのとき、出力信号を発生する。
【００２４】零クロス検出手段３８の出力信号は、ＳＲ
フリップ・フロップ４２のＲ入力端子に供給され、零ク
ロス検出手段４０の出力信号は、ＳＲフリップ・フロッ
プ４２のＳ入力端子に供給されている。従って、このＳ
Ｒフリップ・フロップ４２のＱ出力端子は、図３のＦに
示すようにローパスフィルタ２１の出力信号の負のピー
クから正のピークまでの期間、出力信号を発生する。
フリップ・フロップ４２のＲ入力端子に供給され、零ク
ロス検出手段４０の出力信号は、ＳＲフリップ・フロッ
プ４２のＳ入力端子に供給されている。従って、このＳ
Ｒフリップ・フロップ４２のＱ出力端子は、図３のＦに
示すようにローパスフィルタ２１の出力信号の負のピー
クから正のピークまでの期間、出力信号を発生する。
【００２５】このＳＲフリップ・フロップ４２の出力信
号は、カウント手段４３に供給される。カウント手段４
３は、ＳＲフリップ・フロップ４２のＱ出力端子のハイ
の期間及びローの期間のサンプル数をカウントする。こ
のカウント値によって弦の振動のピッチを検出すること
ができる。但し、サンプル数はサンプリング周波数によ
る分解能しか持たないため、ピッチ検出の精度が不足す
る場合があるそのような場合には、前記零クロス検出に
おいてサンプル間の補間をし、サンプル数の小数部分と
して拡張すればよい。
号は、カウント手段４３に供給される。カウント手段４
３は、ＳＲフリップ・フロップ４２のＱ出力端子のハイ
の期間及びローの期間のサンプル数をカウントする。こ
のカウント値によって弦の振動のピッチを検出すること
ができる。但し、サンプル数はサンプリング周波数によ
る分解能しか持たないため、ピッチ検出の精度が不足す
る場合があるそのような場合には、前記零クロス検出に
おいてサンプル間の補間をし、サンプル数の小数部分と
して拡張すればよい。
【００２６】以上が第２の発明の実施例で、正負両方の
ピークを検出しているが、第１の発明ではいずれか一方
のピークのみを検出すればよい。この場合、ピッチ測定
手段の構成としては、例えばピーク検出手段２２、零ク
ロス検出手段３８、カウント手段４３を設ける。零クロ
ス検出手段３８の出力はカウント手段４３に供給され、
カウント手段４３は、零クロスから次の零クロスまでの
サンプル数をカウントすることになる。
ピークを検出しているが、第１の発明ではいずれか一方
のピークのみを検出すればよい。この場合、ピッチ測定
手段の構成としては、例えばピーク検出手段２２、零ク
ロス検出手段３８、カウント手段４３を設ける。零クロ
ス検出手段３８の出力はカウント手段４３に供給され、
カウント手段４３は、零クロスから次の零クロスまでの
サンプル数をカウントすることになる。
【００２７】また、上記の実施例では、ピーク値を検出
したのに対応して加算器２６、２６ａの出力信号が負か
ら正に変化するように構成したが、正から負に変化する
ように構成することもできる。この場合、加算器２６の
出力信号が負の場合、Ｋを小さな値、例えば０に近い値
に変化させ、正の場合、Ｋを大きな値、例えば１に近い
値に変化させればよい。
したのに対応して加算器２６、２６ａの出力信号が負か
ら正に変化するように構成したが、正から負に変化する
ように構成することもできる。この場合、加算器２６の
出力信号が負の場合、Ｋを小さな値、例えば０に近い値
に変化させ、正の場合、Ｋを大きな値、例えば１に近い
値に変化させればよい。
【００２８】さらに、図１のピーク検出手段２２に代え
て、図２に示したような構成のピーク検出手段も使用す
ることができる。また、図１のピーク検出手段２４に代
えて、図２に示した構成において加算器２６１の加算入
力端子に入力信号を供給し、減算入力端子に遅延回路３
４１の出力信号を供給したものを使用することもでき
る。
て、図２に示したような構成のピーク検出手段も使用す
ることができる。また、図１のピーク検出手段２４に代
えて、図２に示した構成において加算器２６１の加算入
力端子に入力信号を供給し、減算入力端子に遅延回路３
４１の出力信号を供給したものを使用することもでき
る。
【００２９】
【発明の効果】以上のように、本発明によれば、ディジ
タル的にピッチを検出しているにもかかわらず、回帰型
フィルタを用いて、入力信号のピークを検出しているの
で、ＤＳＰによって本発明を構成しても、ＤＳＰの負担
が少なくなる。
タル的にピッチを検出しているにもかかわらず、回帰型
フィルタを用いて、入力信号のピークを検出しているの
で、ＤＳＰによって本発明を構成しても、ＤＳＰの負担
が少なくなる。
【図１】本発明によるピッチ情報検出装置を用いたピッ
チ検出装置の１実施例のブロック図である。
チ検出装置の１実施例のブロック図である。
【図２】同実施例のピッチ検出手段の等価回路図であ
る。
る。
【図３】同実施例の各部の波形図である。
２２ ２４ ピーク検出手段 ２６ ２６ａ 加算器（回帰型ディジタルフィルタ手
段） ２８ ２８ａ 乗算器（回帰型ディジタルフィルタ手
段） ３２ ３２ａ 加算器（回帰型ディジタルフィルタ手
段） ３４ ３４ａ 遅延回路（回帰型ディジタルフィルタ手
段） ３０ ３０ａ 制御部（制御手段） ３６ ピッチ測定手段
段） ２８ ２８ａ 乗算器（回帰型ディジタルフィルタ手
段） ３２ ３２ａ 加算器（回帰型ディジタルフィルタ手
段） ３４ ３４ａ 遅延回路（回帰型ディジタルフィルタ手
段） ３０ ３０ａ 制御部（制御手段） ３６ ピッチ測定手段
Claims (3)
- 【請求項１】 変更可能なフィルタ係数に従ってフィル
タ演算を行う回帰型ディジタルフィルタ手段と、 この回帰型フィルタ手段中の信号レベルを検出し、検出
したレベルに対応して前記フィルタ係数を設定する制御
手段とで構成され、 前記フィルタ手段は入力信号の正レベルのピークまたは
負レベルのピークを検出してピーク情報を出力すること
を特徴とするピッチ情報検出装置。 - 【請求項２】 変更可能な第１のフィルタ係数に従って
フィルタ演算を行う第１の回帰型ディジタルフィルタ手
段と、 この第１の回帰型フィルタ手段中の信号レベルを検出
し、検出したレベルに対応して前記第１のフィルタ係数
を設定する第１の制御手段と、 変更可能な第２のフィルタ係数に従ってフィルタ演算を
行う第２の回帰型ディジタルフィルタ手段と、 この第２の回帰型フィルタ手段中の信号レベルを検出
し、検出したレベルに対応して前記第２のフィルタ係数
を設定する第２の制御手段とで構成され、 前記第１のフィルタ手段は入力信号の正レベルのピーク
を検出して正ピーク情報を出力し、前記第２のフィルタ
手段は入力信号の負レベルのピークを検出して負ピーク
情報を出力することを特徴とするピッチ情報検出装置。 - 【請求項３】 前記回帰型ディジタルフィルタ手段は、 入力信号が入力される第１の入力端子と第２の入力端子
とを有し、それらの入力端子に入力された信号を加算す
る加算手段と、 その加算手段の第２の入力端子と出力端子との間の帰還
ループ内に乗算手段と積分手段とを設けてなり、 前記制御手段は、積分手段への加算手段の出力信号の供
給量をその加算手段の出力信号の正負に応じて異なるよ
うに制御する請求項１または２記載のピッチ情報検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5277875A JPH07110687A (ja) | 1993-10-08 | 1993-10-08 | ピッチ情報検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5277875A JPH07110687A (ja) | 1993-10-08 | 1993-10-08 | ピッチ情報検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07110687A true JPH07110687A (ja) | 1995-04-25 |
Family
ID=17589509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5277875A Withdrawn JPH07110687A (ja) | 1993-10-08 | 1993-10-08 | ピッチ情報検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07110687A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09204184A (ja) * | 1996-01-26 | 1997-08-05 | Roland Corp | 電子弦楽器の楽音制御装置 |
| CZ298425B6 (cs) * | 2006-07-03 | 2007-09-26 | Ceské vysoké ucení technické v Praze Fakulta elektrotechnická | Zarízení pro kontinuální merení kmitu strunových tenzometrických snímacu s dvouvodicovým pripojením |
| US7470851B2 (en) | 2003-12-26 | 2008-12-30 | Roland Corporation | Electronic stringed instrument, system, and method with note height control |
| CZ300136B6 (cs) * | 2008-07-03 | 2009-02-18 | Ceské vysoké ucení technické v Praze Fakulta elektrotechnická | Zarízení pro kontinuální merení kmitu strunových tenzometrických snímacu s dvouvodicovým pripojením |
-
1993
- 1993-10-08 JP JP5277875A patent/JPH07110687A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09204184A (ja) * | 1996-01-26 | 1997-08-05 | Roland Corp | 電子弦楽器の楽音制御装置 |
| US7470851B2 (en) | 2003-12-26 | 2008-12-30 | Roland Corporation | Electronic stringed instrument, system, and method with note height control |
| CZ298425B6 (cs) * | 2006-07-03 | 2007-09-26 | Ceské vysoké ucení technické v Praze Fakulta elektrotechnická | Zarízení pro kontinuální merení kmitu strunových tenzometrických snímacu s dvouvodicovým pripojením |
| CZ300136B6 (cs) * | 2008-07-03 | 2009-02-18 | Ceské vysoké ucení technické v Praze Fakulta elektrotechnická | Zarízení pro kontinuální merení kmitu strunových tenzometrických snímacu s dvouvodicovým pripojením |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10242697B2 (en) | Pitch information generation device, pitch information generation method, and computer-readable recording medium therefor | |
| JPH0594191A (ja) | 電気弦楽器用ピツクアツプの周波数特性補償装置 | |
| JPH07110687A (ja) | ピッチ情報検出装置 | |
| US5923768A (en) | Digital audio processing | |
| Francesconi et al. | A low power logarithmic A/D converter | |
| JPH0734540B2 (ja) | Ａ／ｄ変換装置 | |
| JP3336089B2 (ja) | 信号処理装置 | |
| JP3123052B2 (ja) | 音響信号コンプレッサ装置 | |
| GB2078456A (en) | Frequency sensing circuit | |
| JPH06164277A (ja) | 信号処理装置 | |
| US5745743A (en) | Digital signal processor integrally incorporating a coefficient interpolator structured on a hardware basis | |
| JP3274503B2 (ja) | 楽音加工装置 | |
| JPH06317459A (ja) | ディジタル計量装置用低周波減衰器 | |
| JP3298382B2 (ja) | 波形発生装置 | |
| JPH03217898A (ja) | エンベロープフォロア | |
| JP4236592B2 (ja) | 電子弦楽器 | |
| JPS6331224A (ja) | Ａ／ｄ変換サンプル値の精度改善方式 | |
| JP2905212B2 (ja) | デジタルレベル検出器 | |
| JPH0456897A (ja) | 電子楽器 | |
| JP2671648B2 (ja) | ディジタルデータの補間装置 | |
| JP3136710B2 (ja) | 効果付加装置 | |
| JPH05100679A (ja) | スローアタツク効果付加装置 | |
| JPH05107281A (ja) | 周波数測定回路 | |
| JPH0563509A (ja) | デイジタルフイルタ | |
| KR100212067B1 (ko) | 톤주파수 검출방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |